KR20140030552A - 기준전압 발생장치 - Google Patents

기준전압 발생장치 Download PDF

Info

Publication number
KR20140030552A
KR20140030552A KR1020120096767A KR20120096767A KR20140030552A KR 20140030552 A KR20140030552 A KR 20140030552A KR 1020120096767 A KR1020120096767 A KR 1020120096767A KR 20120096767 A KR20120096767 A KR 20120096767A KR 20140030552 A KR20140030552 A KR 20140030552A
Authority
KR
South Korea
Prior art keywords
voltage
drain
reference voltage
nmos transistor
voltage generator
Prior art date
Application number
KR1020120096767A
Other languages
English (en)
Inventor
최영경
곽승욱
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120096767A priority Critical patent/KR20140030552A/ko
Publication of KR20140030552A publication Critical patent/KR20140030552A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205—Substrate bias-voltage generators
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G11C5/146—Substrate bias generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

본 발명에 따른 기준전압 발생장치는 공전변동에 둔감한 기준전압을 생성하는데, 온도변화에 독립적인 제 1 전압을 생성하기 위한 제 1 전압생성부, 온도변화에 독립적인 제 2 전압을 생성하기 위한 제 2 전압생성부, 제 1 전압생성부로부터 출력된 제 1 전압에 응답하여 제 2 전압의 레벨을 보상하기 위한 보상부, 및 제 2 전압에 응답하여 기준전압을 출력하기 위한 출력부를 구비한다.

Description

기준전압 발생장치{reference voltage generator}
본 발명은 기준전압을 발생하는 장치에 관한 것으로, 구체적으로는 공정조건의 변화에 둔감한 안정적인 기준전압 발생 기술에 관한 것이다.
종래의 기술에 따른 전압 발생장치, 특히 기준전압(Reference voltage)을 생성하는 회로는 다양한 형태로 구성될 수 있다.
기준전압을 생성하는 회로들 중 하나로서, 위들러(Widlar) 방식의 기준전압 발생회로가 사용된다.
도 1a는 종래의 위들러 방식의 기준전압 발생회로를 도시한 도면이다.
도 1a를 참조하면, 종래의 위들러 방식의 기준전압 발생회로는 구동전압생성부(10), 풀업구동부(20), 및 로딩부(30)를 포함한다. 여기서, '위들러 방식'이란 일반적인 위들러 회로를 포함하여 구성된 회로를 지칭하며, 일반적인 위들러 회로는 다시 설명하기로 한다.
구동전압생성부(10)는 공급전압단(VDD)의 전압레벨에 대응하는 레벨을 갖는 구동전압(VR_P)을 출력한다. 구동전압생성부(10)는 정전류원(11), 제 1, 2 NMOS트랜지스터(MN1, MN2), 및 온도보상부(12)를 포함하며, 온도변화에 따른 전압변동이 거의 없는 온도변화에 독립적인 구동전압(VR_P)을 생성한다.
구동전압생성부(10)은, 도1a를 참조하면, 일반적인 위들러 회로로 구성되는데, 정전류를 생성하는 정전류원(11), 게이트가 서로 연결된 제 1, 2 NMOS트랜지스터(MN1, MN2), 및 온도보상부(12)를 포함한다.
정전류원(11)은 게이트와 드레인이 공통 연결된 제 1 PMOS트랜지스터(MP1)과 소오스가 공급전압단(VDD)에 연결된 제 2 PMOS트랜지스터(MP2)로 구성되며, 제 2 PMOS트랜지스터(MP2)는 게이트를 제 1 PMOS트랜지스터(MP1)의 게이트로 연결하고, 제 1 PMOS트랜지스터(MP1)은 소오스를 공급전압단(VDD)에 연결한다.
정정류원(11)은 제 1 PMOS트랜지스터(MP1)의 드레인과 제 2 PMOS트랜지스터(MP2)의 드레인으로 정전류를 공급하는데, 제 1 PMOS트랜지스터(MP1)는 드레인을 제 1 NMOS트랜지스터(MN1)의 드레인과 연결하고, 제 2 PMOS트랜지스터(MP2)는 드레인을 제 2 NMOS트랜지스터(MN2)의 드레인과 연결한다. 게이트와 드레인이 서로 연결된 제 2 NMOS트랜지스터(MN2)는 소오스를 접지단(VSS)에 연결하며, 드레인이 구동전압(VR_P)에 연결된 제 1 NMOS트랜지스터(MN1)는 소오스를 온도보상부(12)의 일단에 연결하고, 온도보상부(12)의 다른 일단은 접지단(VSS)에 연결한다.
온도보상부(12)는 온도 보상을 위한 저항을 포함하는데, 온도 보상을 위한 저항은 액티브저항(R0, Active resistance)으로 구비될 수 있다. 액티브저항(R0, Active resistance)는 제 1 NMOS트랜지스터(MN1)와 접지전압(VSS) 사이에 연결되며, 온도에 따라 변동하는 구동전압(VR_P)를 보상하는 역할을 한다.
온도보상부(12)는 액티브저항(R0, Active resistance)과 제 1 NMOS트랜지스터(MN1)의 특성으로 온도 보상을 하게 된다. 도 1c에 도시한 바와 같이, 액티브저항(R0)의 경우 저항은 온도에 비례하고, 트랜지스터의 경우 저항은 온도에 반비례하므로, 온도 변화에 둔감한 삼중점(Zero temperature coefficient)을 갖는 액티브저항(R0)과 트랜지스터(MN1)의 조합으로 온도 보상 효과를 낼 수 있다. 따라서, 온도변화에 독립적인 구동전압(VR_P)를 생성할 수 있다.
참고적으로, 일반적인 위들러 회로의 동일한 기능을 구현하기 위해 필요에 따라 트랜지스터와 액티브 저항(R0)의 구성은 변경될 수 있다. PMOS트랜지스터와 NMOS트랜지스터의 구성은 서로 대체될 수 있을 것이며, 필요에 따라 다양한 트랜지스터를 대체하여 이용할 수 있다. 또한 위들러 회로의 액티브저항(R0)은 온도 보상 효과를 위해서 필요한 것으로, 액티브저항(R0)과 연결된 트랜지스터(MN2)와 함께 온도 보상 효과를 얻기 위해 필요한 구성이므로, 일정한 저항값을 가지면서도 온도에 비례하여 그 저항값이 증가하는 구성으로 대체할 수 있을 것이다.
풀업구동부(20)는 공급전압단(VDD)의 전압레벨 변화에 관계없이 일정한 전류를 기준전압출력단(N0)으로 구동한다. 즉, 기준전압(VREF)이 공급전압단(VDD)의 전압레벨 변동에 따라 기울기를 가지고 변동하는 것을 보완하기 위해서, 구동전압(VR_P)에 대응하여 전류의 양을 조절한다.
풀업구동부(20)는 게이트로 구동전압(VR_P)와 연결되고 공급전압단(VDD)에 소오스가 연결된 제3 PMOS트랜지스터(MP_d)를 포함하는데, 구동전압(VR_P) 및 공급전압단(VDD)의 전압차이에 대응하는 전류량으로 제 3 PMOS트랜지스터(MP_d)의 드레인인 기준전압출력단(N0)에 풀업 구동한다.
로딩부(30)는 기준전압출력단(N0)과 접지전압단(VSS) 사이에 접속되며 자신의 저항값에 대응하는 전압레벨을 갖는 기준전압(VREF)을 기준전압출력단(N0)에 생성한다. 풀업구동부(20)가 일정한 저항값을 갖는 것으로 해석한다면, 로딩부(30)의 저항값에 따라 기준전압 출력단(N0)에 형성되는 기준전압(VREF)의 전압레벨이 결정된다.
로딩부(30)는 풀업구동부(20)와 접지단(VSS) 사이에 있는 다이오드-연결 트랜지스터(MN_d, Diode-connected transistor)로 구성되므로, 로딩부(30)이 갖는 저항값에 의한 전압차이로 다이오드의 문턱전압(Threshold voltage)의 전압레벨을 기준전압(VREF)에 출력한다.
도1b 는 종래의 위들러방식 기준전압 발생장치에서 공정조건의 변동에 따른 내부 신호들의 전압 레벨의 변화를 도시한 그래프이다.
도 1a와 1b를 참조하여, 제 3 PMOS트랜지스터(MP_d)의 게이트로 입력되는 구동전압(VR_P)의 전압에 따라 제 3 PMOS트랜지스터(MP_d)의 저항값이 변화하므로, 정상공정 조건의 변동으로 변화하는 구동전압(VR_P)의 영향을 받아 기준전압(VREF)의 전압레벨이 변화한다. 즉, 구동전압(VR_P)의 전압레벨이 공정조건의 변동으로 인하여 낮아지면, 제 3 PMOS트랜지스터(MP_d)의 저항이 작아지면서 다이오드-연결 트랜지스터(MN_d)의 문턱전압이 높아져 기준전압(VREF)의 전압레벨이 높아지고, 이와 달리 구동전압(VR_P)의 전압레벨이 공정조건의 변동으로 인하여 높아지면, 제 3 PMOS트랜지스터(MP_d)의 저항이 커지면서 기준전압(VREF)의 전압 레벨이 낮아진다.
상기와 같이, 구동전압(VR_P)의 전압레벨은 트랜지스터(MP1, MN1)와 액티브저항(R0)의 각 저항값에 따라 달라지므로, 공정과정에서 발생하는 공정조건의 변동으로 인하여 트랜지스터와 액티브저항(R0)의 각 저항값의 변동으로 인하여, 정상공정 조건에서 설계한 목표 기준전압(VREF)의 전압레벨이 변동하는 문제점이 있다.
본 발명의 실시예는 공정조건의 변동에 따른 기준전압의 변동을 감소시킬 수 있도록 한 기준전압 발생장치를 제공하고자 한다.
본 발명에 따른 기준전압 발생장치는 온도변화에 독립적인 제 1 전압을 생성하기 위한 제 1 전압생성부, 온도변화에 독립적인 제 2 전압을 생성하기 위한 제 2 전압생성부, 제 1 전압생성부로부터 출력된 제 1 전압에 응답하여 제 2 전압의 레벨을 보상하기 위한 보상부, 및 제 2 전압에 응답하여 기준전압을 출력하기 위한 출력부를 구비한다.
본 발명에 따른 기준전압 발생장치는 공정조건의 변동에도 둔감한 일정한 크기를 갖는 기준전압을 생성할 수 있어 신뢰성을 향상시킬 수 있다.
도 1a는 종래 위들러(Widlar) 방식의 기준전압 발생장치를 도시한 도면이다.
도 1b는 종래 위들러(Widlar) 방식의 기준전압 발생장치에서 공정조건의 변동에 따른 내부 신호들의 전압 레벨의 변화를 도시한 그래프이다.
도 1c는 온도변화에 따른 트랜지스터와 액티브저항의 저항값 변화를 도시한 그래프이다.
도 2는 본 발명의 실시예에 따른 위들러(Widlar) 방식의 기준전압 발생장치를 도시한 회로도이다.
도3는 본 발명의 실시예에 따른 위들러(Widlar) 방식의 기준전압 발생장치와 종래 기술의 출력신호를 온도보상저항의 저항값 변동에 따라 비교한 시뮬레이션 그래프이다
도4는 본 발명의 실시예에 따른 위들러(Widlar) 방식의 기준전압 발생장치와 종래 기술의 출력신호를 트랜지스터 스큐 변동에 따라 비교한 시뮬레이션 그래프이다
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명하기로 한다.
도2는 본 발명의 실시예에 따른 위들러(Widlar) 방식의 기준전압 발생장치를 도시한 회로도이다.
도2를 참조하면, 본 발명의 실시예에 따른 위들러 방식의 기준전압 발생장치는 제 1 전압생성부(110), 제 2 전압생성부(130), 보상부(120), 출력부(200)를 포함한다.
제 1 전압생성부(110)는 공급전압단(VDD)의 전압레벨에 대응하는 레벨을 갖는 제 1 전압(VR_P1)을 생성하도록 구성한다.
제 1 전압생성부(110)는 각각의 소오스가 공통으로 공급전압단(VDD)에 연결된 제 1, 2 PMOS트랜지스터(MP11, MP12), 각각의 게이트가 서로 공통 연결된 제 1,2 NMOS트랜지스터(MN11, MN12), 및 일단이 접지단(VSS)에 연결된 온도보상저항(R1)을 포함한다.
제 1 전압생성부(110)에서, 게이트와 드레인이 연결된 제 1 PMOS트랜지스터(MP11)는 게이트를 제 2 PMOS트랜지스터(MP12)의 게이트에 연결하고, 게이트와 드레인이 연결된 제 2 NMOS트랜지스터(MN12)는 드레인을 제 2 PMOS트랜지스터(MP12)의 드레인에 연결하며, 제 2 NMOS트랜지스터(MN12)는 소오스를 접지단(VSS)에 연결하고, 제 1 NMOS트랜지스터(MN11)는 소오스를 온도보상저항(R1)의 다른 일단에 연결하며, 제 1 NMOS트랜지스터(MN11)는 드레인을 제 1 PMOS트랜지스터(MP11)의 드레인과 연결한다. 여기에서 제 1 NMOS트랜지스터(MN11)의 드레인은 제 1 전압(VR_P1)을 출력한다.
그 동작을 살펴보면, 제 1 전압생성부(110)는 제 1, 2 NMOS트랜지스터(MN11, MN12)에 커런트미러(Current mirror)로 동작하는 제 1, 2 PMOS트랜지스터(MP11, MP12)의 피드백(Feedback)을 통하여 일정한 전류를 제1 PMOS트랜지스터(MP11), 제 1 NMOS트랜지스터(MN11), 및 온도보상저항(R1)에 공급하므로, 제1 PMOS트랜지스터(MP11), 제 1 NMOS트랜지스터(MN11), 및 온도보상저항(R1)의 각 저항값에 의해서 제 1 전압(VR_P1)을 생성한다. 여기에서, 제 1 온도보상저항(R1)은 액티브저항(Active resistance)으로 구비될 수 있으며, 온도 변화에 둔감한 삼중점(Zero temperature coefficient)에 맞는 저항값을 가지므로, 온도변화에 독립적인 보상전압(VR_P)이 생성된다.
보상부(120)는 제 1 전압생성부(110)의 제 1 전압(VR_P1)에 대응하여 동전압생성부(130)의 내부에 흐르는 전류의 전류량을 조절하여, 공정조건의 변동에 따라 변동하는 제 2 전압(VR_P2)을 보상하도록 구성한다.
보상부(120)는 제 3 NMOS트랜지스터(MN23)를 포함하는데, 제 3 NMOS트랜지스터(MN23)는 게이트를 제 1 전압생성부(110)의 제 1 전압(VR_P1)에 연결하여, 제 1 전압(VR_P1)에 대응하여 제 3 NMOS트랜지스터(MN23)의 드레인과 소오스 양단에 흐르는 전류의 전류량을 조절한다. 즉, 제3 NMOS트랜지스터(MN23)의 드레인과 소오스가 제 2 전압생성부(130)의 내부 내부에 흐르는 전류에 병렬로 연결되므로, 보상부(120)은 제 1 전압(VR_P1)에 대응하여 제 2 전압생성부(130)의 내부에 흐르는 전류의 전류량을 조절한다.
제 2 전압생성부(130)는 보상부(120)에 따른 전류조절량과 공급전압단(VDD)의 전압레벨에 대응하는 전압 레벨을 갖는 제 2 전압(VR_P2)을 생성하도록 구성한다.
제 2 전압생성부(130)은 각각의 소오스가 공급전압단(VDD)에 공통 연결된 제 3, 4 PMOS트랜지스터(MP33, MP34), 게이트가 공통 연결된 제 4, 5 NMOS트랜지스터(MN34, MN35), 및 일단이 접지단(VSS)에 연결된 온도보상저항(R2)을 포함한다. 가장 바람직하게는 제 2 전압생성부(130)은 제 1 전압생성부(110)와 서로 실질적으로 동일한 소자구성을 가진다.
제 2 전압생성부(130)의 구성요소들과 연결상태는 제 1 전압생성부(110)와 거의 동일하며, 보상부(120)와의 연결상태에서만 차이점이 있으므로, 나머지 동일한 부분은 설명을 생략한다. 보상부(120)의 제 3 NMOS트랜지스터(MN23)의 드레인과 소오스 양단이 제 제 2 전압생성부(130)의 제 4 NMOS트랜지스터(MN34)의 드레인과 소오스 양단에 각각 연결되어, 즉 제 4 NMOS트랜지스터(MN34)에 흐르는 전류에 병렬연결되어 제 1 전압(VR_P1)에 대응하여 제 4 NMOS트랜지스터(MN34)에 흐르는 전류의 양을 조절 - 제 4 NMOS트랜지스터(MN34)에 흐르는 전류의 양을 조절하는 것은 제 4 NMOS트랜지스터(MN34)의 드레인의 전압의 레벨을 조절하는 것과 같은 말이다 - 한다.
제 2 전압생성부(130)는 제 4, 5 NMOS트랜지스터(MN34, MN35)에 커런트미러(Current mirror)로 동작하는 제 3, 4 PMOS트랜지스터(MP33, MP34)의 피드백(Feedback)을 통하여, 공급전압단(VDD)으로부터 일정한 전류를 제 3 PMOS트랜지스터(MP33)를 거쳐, 병렬연결된 제 3 NMOS트랜지스터(MN23)와 제 4 NMOS트랜지스터(MN34) 그리고 제 2 온도보상저항(R2)에 공급하므로, 제 3 PMOS트랜지스터(MP33), 병렬연결된 제 3, 4 NMOS트랜지스터(MN23, MN34), 및 제 2 온도보상저항(R2)의 각 저항값에 대응하여 제 2 전압(VR_P2)을 생성한다. 여기에서, 제 3 NMOS트랜지스터(MN23)의 저항값은 보상부(120)에 따른 전류조절량에 대응되므로, 즉 제 3 NMOS트랜지스터(MN23)의 게이트에 연결된 제 1 전압(VR_P1)의 전압 레벨에 대응한다. 즉, 병렬 연결된 제 3, 4 NMOS트랜지스터(MN23, MN34)의 드레인과 소오스 양단 사이의 저항값은 제 1 전압(VR_P1)의 전압 레벨에 대응하여 변화한다.
출력부(200)는 풀업구동부(210)과 로딩부(220)을 포함한다.
풀업구동부(210)는 제 2 전압(VR_P2)과 공급전압단(VDD)의 전압차이에 대응하는 전류량으로 기준전압출력단(N0)을 풀업 구동하도록 구성한다. 이때, 풀업구동부(210)는 공급전압단(VDD)의 변화에 관계없이 일정한 전류를 기준전압출력단(N0)으로 구동하게 된다. 즉, 기준전압(VREF)이 공급전압단(VDD)의 변동에 따라 변동하는 것을 보완하기 위하여 제 2 전압(VR_P2)에 대응하는 전류량을 조절한다.
풀업구동부(210)은 제 5 PMOS트랜지스터(MP_d)를 포함하는데, 공급전압단(VDD)를 소오스에 연결하는 제 5 PMOS트랜지스터(MP_d)는 게이트를 제 2 전압(VR_P2)에 연결하고, 드레인을 기준전압출력단(N0)에 연결한다.
로딩부(220)는 기준전압출력단(N0)과 접지단(VSS) 사이에 연결되며, 자신의 저항값에 대응하는 레벨을 갖는 기준전압(VREF)을 기준전압출력단(N0)에 형성하도록 구성한다. 즉, 풀업구동부(210)가 일정한 저항값을 갖는 것으로 해석한다면, 로딩부(30)의 저항값에 따라 기준전압출력단(N0)에 형성되는 기준전압(VREF)의 전압레벨이 결정된다.
로딩부(220)은 게이트와 드레인이 연결된 제 6 NMOS트랜지스터(MN_d)를 포함하는데, 제6 NMOS트랜지스터(MN_d)는 드레인을 기준전압출력단(N0)로 연결하고, 소오스를 전지단(VSS)로 연결한다. 여기에서, 로딩부(30)는 제 6 NMOS트랜지스터(MN_d)가 다이오드-연결 트랜지스터(Diode-connected transistor)로 구성되므로, 로딩부(30)가 갖는 저항값에 의한 전압차이로 다이오드 문턱전압의 전압레벨을 기준전압(VREF)에 출력한다.
이하에서는, 도1b, 2를 참조하여, 본 발명의 실시예에 따른 위들러 방식의 기준전압 발생장치에서 공정조건이 변동하는 경우에 보상하는 동작을 설명하기로 한다.
효과적인 설명을 위해서 제 1 전압생성부(110)과 제 2 전압생성부(130)에 있어서, 보상부(120)가 없다고 가정하여 공정조건이 변동하는 경우에서의 제 1 전압(VR_P1)와 제 2 전압(VR_P2)의 변화를 우선 설명하고, 이후 보상부(120)가 있는 경우에 보상하는 동작을 자세히 설명하기로 한다.
보상부(120)이 없다고 가정하였으므로, 도1b를 참조하면, 제 1 전압생성부(110)과 제 2 전압생성부(130)는 구성요소들이 동일하여 제 1 전압(VR_P1)와 제 2 전압(VR_P2)는 동일한 전압 레벨을 출력한다. 제 1 전압(VR_P1)는 제 1 PMOS트랜지스터(MP11), 제 1 NMOS트랜지스터(MN11), 및 제 1 온도보상저항(R1)의 각 저항값에 의해서 생성되고, 제 2 전압(VR_P2)는 제 3 PMOS트랜지스터(MP33), 제 4 NMOS트랜지스터(MN34), 및 제 2 온도보상저항(R2)의 각 저항값에 의해서 제 2 전압(VR_P2)을 생성된다. 따라서, 공정조건의 변동으로 인하여 제 1, 4 NMOS트랜지스터(MN11, MN34), 제 1, 2 온도보상저항(R1, R2), 및 제 1, 3 PMOS트랜지스터(MP11, MP33)의 각 저항값들이 변동하는 경우에는 제 1 전압(VR_P1)와 제 2 전압(VR_P2)가 변동한다.
보다 구체적으로, 만약 공정조건이 변동하여 정상공정 조건에서 벗어나, 제 1, 4 NMOS트랜지스터(MN11, MN34)와 제 1,2 온도보상저항(R1, R2)의 저항값들이 높아지고, 제1, 3 PMOS트랜지스터(MP11, MP33)의 저항값들이 낮아지는 경우에는, 제 1 전압(VR_P1)와 제 2 전압(VR_P2)의 전압레벨이 정상공정조건에 비하여 높아지게 된다.
제 1 전압(VR_P1)와 제 2 전압(VR_P2)의 전압레벨이 정상공정조건에 비하여 높아지게 된 경우, 보상부(120)가 있다고 하여 그 보상하는 동작을 살펴보면, 제 3 NMOS트랜지스터(MN23)의 게이트에 연결된 제 1 전압(VR_P1)의 전압레벨이 높아지므로, 제 3 NMOS트랜지스터(MN23)으로 흐르는 전류가 증가하면서, 결국 제 2 전압(VR_P2)의 값이 낮아지게 된다. 따라서, 기준전압(VREF)의 전압 레벨이 종래기술을 사용할 경우에 나오는 전압 레벨보다 높아지고, 정상공정 조건에서 설계한 목표 기준전압(VREF)의 전압 레벨에 근사하게 나오게 되는 보상이 이루어진다.
다른 경우인, 만약 공정조건이 변동하여 정상공정 조건에서 벗어나, 제 1, 4 NMOS트랜지스터(MN11, MN34)와 제 1,2 온도보상저항(R1, R2)의 저항값들이 낮아지고, 제 1, 3 PMOS트랜지스터(MP11, MP33)의 저항값들이 높아지는 경우에는, 제 1 전압(VR_P1)와 제 2 전압(VR_P2)의 전압레벨이 정상공정조건에 비하여 낮아지게 된다.
제 1 전압(VR_P1)와 제 2 전압(VR_P2)의 전압레벨이 정상공정조건에 비하여 낮아지게 된 경우, 보상부(120)가 있다고 하여 그 보상하는 동작을 살펴보면, 제 3 NMOS트랜지스터(MN23)의 게이트에 연결된 제 1 전압(VR_P1)의 전압레벨이 낮아지므로, 제 3 NMOS트랜지스터(MN23)으로 흐르는 전류가 감소하면서, 결국 제 2 전압(VR_P2)의 값이 높아지게 된다. 따라서, 기준전압(VREF)의 전압 레벨이 종래기술을 사용할 경우에 나오는 전압 레벨보다 낮아지고, 정상공정 조건에서 설계한 목표 기준전압(VREF)의 전압 레벨에 근사하게 나오게 되는 보상이 이루어진다.
추가적으로, 상기에서 설명한 보상부(120)이 없다고 가정하였을 때, 제 1 전압생성부(110)의 제 1 전압과 제 2 전압생성부(130)의 제 2 전압은 공정변화에 관계없이 동일한 전압 레벨을 출력한다. 본 발명은 제 1 전압생성부(110)과 제 2 전압생성부(130)의 출력 전압이 공정변화에 관계없이 동일한 전압 레벨을 출력하기 때문에 보상부(120)에 의한 보상동작이 효과적으로 일어나는 것이다. 따라서, 가장 바람직하게는 제 1 전압생성부(110)의 소자구성과 제 2 전압생성부(130)의 소자구성은 동일할 것이지만, 다른 실시예에 따라서는 제 1 전압생성부(110)과 제 2 전압생성부(130)의 제 1 전압과 제 2 전압이 동일한 전압 레벨로 출력되는 조건만 만족한다면, 제 1 전압생성부(110)의 소자구성과 제 2 전압생성부(130)의 소자구성은 다르게 할 수 있다.
도 3는 본 발명의 실시예에 따른 위들러 방식의 기준전압 발생장치와 종래 기술의 출력신호를 온도보상저항의 저항값 변동에 따라 비교한 시뮬레이션 그래프이다.
도 3의 시뮬레이션 그래프에 도시된 바와 같이, 정상공정 조건에서 목표 설계한 온도보상저항의 저항값이 공정조건의 변동으로 인하여 1/2배 감소하거나 2배로 증가하는 범위에서, 종래기술에서는 0.629V에서 0.450V까지의 변동을 갖는다. 이와 비교하여, 본 발명의 실시예에 따른 위들러방식 기준전압 발생장치의 출력신호는 0.597V에서 0.454V까지의 변동을 갖는 결과를 보인다. 따라서, 종래 기술에 비하여 본 발명에 따른 기준전압 발생장치가 공정변화에 따른 온도보상저항의 저항값의 변화에 둔감하게 동작한다.
도 4는 본 발명의 실시예에 따른 위들러 방식의 기준전압 발생장치와 종래 기술의 출력신호를 트랜지스터 스큐 변동에 따라 비교한 시뮬레이션 그래프이다.
도 4의 시뮬레이션 그래프에 도시된 바와 같이, 정상공정 조건인 TT(Typical, Typical)을 기준으로 NMOS트랜지스터와 PMOS트랜지스터가 공정변화에 따라 F(Fast)와 S(Slow)로 각각 스큐 변동이 일어나는 동안 출력신호가 변동하는 것을 시뮬레이션한 결과이다. 종래기술의 출력신호의 변동을 보면, 최소값 0.507V에서 최대값 0.588V로 변동하여, 그 차이값이 0.081V이다. 이와 비교하여, 본 발명의 실시예에 따른 위들러방식 기준전압 발생장치의 출력신호는 최소값 0.541V에서 최대값 0.6V로 변동하여, 그 차이값이 0.059V이다. 따라서, 종래 기술에 비하여 본 발명에 따른 기준전압 발생장치가 공정변화에 따른 트랜지스터의 스큐 변동에 둔감하게 동작한다.
상기와 같이, 본 발명의 실시예에 따라 구체적인 설명을 하였다. 상기에서 설명한 실시예는 위들러 회로를 구비하는 제 1 전압생성부(110)과 제 2 전압생성부(130)로 설명하였지만, 다른 실시예에 따라서는 제 1 전압생성부(110)와 제 2 전압생성부(130)은 온도변화에 독립적인 전압을 출력하는 밴드갭(Bandgap) 전압 발생 회로를 구비할 수 있다.
참고적으로, 본 발명의 기술적 사상과는 직접 관련이 없는 부분이지만, 본 발명을 보다 자세히 설명하기 위하여 추가적인 구성을 포함한 실시예를 예시할 수 있다. 또한, 신호 및 회로의 활성화 상태를 나타내기 위한 액티브 하이(Active high) 또는 액티브 로우(Active low)의 구성은 실시예에 따라 달라질 수 있다. 또한, 동일한 기능을 구현하기 위해 필요에 따라 트랜지스터의 구성은 변경될 수 있다. 즉, PMOS트랜지스터와 NMOS트랜지스터의 구성은 서로 대체될 수 있을 것이며, 필요에 따라 다양한 트랜지스터를 이용하여 구현될 수 있다. 실시의 변경에 따른 구체적인 설명은 너무 경우의 수가 많고, 이에 대한 변경은 통상의 전문가라면 누구나 쉽게 유추할 수 있기에 그에 대한 열거는 생략하기로 한다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
110: 제 1 전압생성부
120: 보상부
130: 제 2 전압생성부
200: 출력부
210: 풀업구동부
220: 로딩부

Claims (7)

  1. 온도변화에 독립적인 제 1 전압을 생성하기 위한 제 1 위들러 회로;
    온도변화에 독립적인 제 2 전압을 생성하기 위한 제 2 위들러 회로;
    상기 제 1 위들러 회로로부터 출력된 상기 제 1 전압에 응답하여 상기 제 2 전압의 레벨을 보상하기 위한 보상부; 및
    상기 제 2 전압에 응답하여 기준전압을 출력하기 위한 출력부
    를 구비하는 것을 특징으로 하는 기준전압 발생장치.
  2. 제 1 항에 있어서,
    상기 제 1 위들러 회로와 상기 제 2 위들러 회로는 서로 실질적으로 동일한 소자구성을 가지고,
    상기 제 2 위들러 회로는
    소오스가 상기 공급전압단에 연결되고, 드레인이 제 1 NMOS트랜지스터의 드레인에 연결되고, 게이트와 드레인이 서로 연결된 상기 제 1 PMOS트랜지스터;
    소오스가 공급전압단에 연결되고, 드레인이 제 2 NMOS트랜지스터의 드레인에 연결되고, 게이트가 제 1 PMOS트랜지스터의 게이트에 연결된 제 2 PMOS트랜지스터;
    소오스가 저항의 일단에 연결되고, 게이트가 제 2 NMOS트랜지스터에 연결되고, 드레인으로 상기 제 2 전압을 생성하는 상기 제 1 NMOS트랜지스터;
    소오스가 접지단에 연결되고, 게이트와 드레인이 서로 연결된 상기 제 2 NMOS트랜지스터; 및
    다른 일단이 상기 접지단에 연결된 상기 저항
    을 구비하고 특징으로 하는 기준전압 발생장치
  3. 제 2 항에 있어서,
    상기 보상부는
    게이트가 상기 제 1 전압에 연결되고, 드레인이 상기 제 1 NMOS트랜지스터의 드레인에 연결되고, 소오스가 상기 제 1 NMOS트랜지스터에 연결된 제 3 NMOS트랜지스터
    를 구비하는 것을 특징으로 하는 기준전압 발생장치
  4. 제 1 내지 3 항 중 어느 하나에 있어서,
    상기 출력부는
    게이트가 상기 제 2 전압에 연결되고, 소오스가 상기 공급전압단에 연결되고, 드레인이 상기 기준전압을 출력하는 제 3 PMOS트랜지스터; 및
    드레인이 상기 제 3 PMOS트랜지스터의 드레인에 연결되고, 소오스가 상기 접지단에 연결되고, 게이트와 드레인이 서로 연결된 다이오드-연결 NMOS트랜지스터
    를 구비하는 것을 특징으로 하는 기준전압 발생장치
  5. 온도변화에 독립적인 제 1 전압을 생성하기 위한 제 1 밴드갭 전압발생회로;
    온도변화에 독립적인 제 2 전압을 생성하기 위한 제 2 밴드갭 전압발생회로;
    상기 제 1 밴드갭 전압발생회로로부터 출력된 상기 제 1 전압에 응답하여 상기 제 2 전압의 레벨을 보상하기 위한 보상부; 및
    상기 제 2 전압에 응답하여 기준전압을 출력하기 위한 출력부
    를 구비하는 것을 특징으로 하는 기준전압 발생장치
  6. 상기 제 5 항에 있어서,
    상기 제 1 밴드캡 전압 발생회로와 상기 제 2 밴드갭 전압발생회로는 서로 실질적으로 동일한 소자구성을 가지는 것을 특징으로 하는 기준전압 발생장치
  7. 제 5 또는 6 항에 있어서,
    상기 출력부는
    게이트가 상기 제 2 전압에 연결되고, 소오스가 상기 공급전압단에 연결되고, 드레인이 상기 기준전압을 출력하는 PMOS트랜지스터; 및
    드레인이 상기 PMOS트랜지스터의 드레인에 연결되고, 소오스가 상기 접지단에 연결되고, 게이트와 드레인이 서로 연결된 다이오드-연결 NMOS트랜지스터
    를 구비하는 것을 특징으로 하는 기준전압 발생장치
KR1020120096767A 2012-08-31 2012-08-31 기준전압 발생장치 KR20140030552A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120096767A KR20140030552A (ko) 2012-08-31 2012-08-31 기준전압 발생장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120096767A KR20140030552A (ko) 2012-08-31 2012-08-31 기준전압 발생장치

Publications (1)

Publication Number Publication Date
KR20140030552A true KR20140030552A (ko) 2014-03-12

Family

ID=50642969

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120096767A KR20140030552A (ko) 2012-08-31 2012-08-31 기준전압 발생장치

Country Status (1)

Country Link
KR (1) KR20140030552A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108398978A (zh) * 2018-03-02 2018-08-14 湖南大学 一种具有抗工艺角变化和宽电压追踪范围的电压基准电路
CN114690824A (zh) * 2020-12-25 2022-07-01 圣邦微电子（北京）股份有限公司 一种温度补偿电压调节器
CN115113676A (zh) * 2021-03-18 2022-09-27 纮康科技股份有限公司 具有温度补偿功能的参考电路

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108398978A (zh) * 2018-03-02 2018-08-14 湖南大学 一种具有抗工艺角变化和宽电压追踪范围的电压基准电路
CN114690824A (zh) * 2020-12-25 2022-07-01 圣邦微电子（北京）股份有限公司 一种温度补偿电压调节器
CN114690824B (zh) * 2020-12-25 2024-01-30 圣邦微电子（北京）股份有限公司 一种温度补偿电压调节器
CN115113676A (zh) * 2021-03-18 2022-09-27 纮康科技股份有限公司 具有温度补偿功能的参考电路
CN115113676B (zh) * 2021-03-18 2024-03-01 纮康科技股份有限公司 具有温度补偿功能的参考电路

Similar Documents

Publication Publication Date Title
US10133287B2 (en) Semiconductor device having output compensation
TWI435198B (zh) 電壓穩壓器及其相關電壓調整方法
US7924094B2 (en) Amplifier and offset regulating circuit
JP2008217677A (ja) 定電圧回路及びその動作制御方法
US9146570B2 (en) Load current compesating output buffer feedback, pass, and sense circuits
US9395730B2 (en) Voltage regulator
KR100818105B1 (ko) 내부 전압 발생 회로
US9575498B2 (en) Low dropout regulator bleeding current circuits and methods
JP2008197749A (ja) シリーズレギュレータ回路
US7893728B2 (en) Voltage-current converter and voltage controlled oscillator
JP4445780B2 (ja) 電圧レギュレータ
TWI672572B (zh) 電壓調節器
US20150188436A1 (en) Semiconductor Device
US9152157B2 (en) Fast response current source
US9360877B2 (en) Negative voltage regulation circuit and voltage generation circuit including the same
KR20140030552A (ko) 기준전압 발생장치
US7420414B2 (en) Amplifier, and step-down regulator and operational amplifier using the amplifier
JP4614234B2 (ja) 電源装置およびそれを備える電子機器
KR101173482B1 (ko) 온도보상형 발진기
KR20130064991A (ko) 기준전압생성회로 및 이를 이용한 내부전압생성회로
KR20050011275A (ko) 내부전원 전압발생회로
KR20130064990A (ko) 기준전압생성회로 및 이를 이용한 내부전압생성회로
US8582385B2 (en) Semiconductor memory device
JP2019033386A (ja) 差動増幅回路
JP5849585B2 (ja) 過電流検出回路

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination