KR20140029814A - 비휘발성 메모리 장치 및 그 구동 방법 - Google Patents

비휘발성 메모리 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR20140029814A
KR20140029814A KR1020120095542A KR20120095542A KR20140029814A KR 20140029814 A KR20140029814 A KR 20140029814A KR 1020120095542 A KR1020120095542 A KR 1020120095542A KR 20120095542 A KR20120095542 A KR 20120095542A KR 20140029814 A KR20140029814 A KR 20140029814A
Authority
KR
South Korea
Prior art keywords
write
data
memory cell
control voltage
memory device
Prior art date
Application number
KR1020120095542A
Other languages
English (en)
Inventor
안창용
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120095542A priority Critical patent/KR20140029814A/ko
Priority to US13/720,764 priority patent/US8897058B2/en
Publication of KR20140029814A publication Critical patent/KR20140029814A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

비휘발성 메모리 장치의 구동 방법은 데이터 저장 준비 단계, 데이터 저장 단계, 데이터 검출 단계 및 데이터 검증 단계를 포함한다. 상기 데이터 저장 준비 단계는 라이트 제어 전압을 제 1 레벨의 전압으로 설정한다. 상기 데이터 저장 단계는 상기 라이트 제어 전압에 의해 구동 트랜지스터를 구동시켜 라이트 전류를 생성하고, 상기 라이트 전류를 통해 메모리 셀에 외부 데이터를 저장한다. 상기 데이터 검출 단계는 상기 라이트 제어 전압을 기설정된 전압 레벨에서 소정 레벨 상승(또는 하강)시키고, 상기 메모리 셀에 저장된 저장 데이터를 리드한다. 상기 데이터 검증 단계는 검출된 상기 저장 데이터가 상기 외부 데이터와 일치하는지 여부를 판단하여, 그 판단 결과에 따라 다시 상기 데이터 저장 단계 및 상기 데이터 검출 단계를 반복 수행하게 한다.

Description

비휘발성 메모리 장치 및 그 구동 방법{NONVOLATILE MEMORY APPARATUS AND DRIVING METHOD OF THE SAME}
본 발명은 비휘발성 메모리 장치에 관한 것으로, 더 상세하게는 비휘발성 메모리 장치의 구동 방법에 관한 것이다.
일반적으로 반도체 메모리 장치는 메모리 장치가 전원 차단 시에 저장된 데이터 내용을 유지할 수 있는 지의 여부에 따라 휘발성 또는 비휘발성으로 구분된다. 휘발성 메모리 장치들은 SRAM 및 DRAM과 같은 랜덤 액세스 메모리를 포함하고, 비휘발성 메모리 장치들은 EEPROM과 같은 읽기 전용 메모리 장치 및 플래시 메모리 장치 등을 포함한다.
최근 비휘발성 메모리 장치의 일 예로 저항체를 이용하여 데이터를 저장하는 다양한 메모리 장치가 대두되고 있다. 예컨대, 상변화 메모리 장치(Phase Change RAM), 저항 메모리 장치(Resistive RAM), 자기 메모리 장치(Magnetic RAM) 등이 이에 속한다. DRAM이나 플래시 메모리 장치가 전하(charge)를 이용하여 데이터를 저장하는 반면, 저항체를 이용한 비휘발성 메모리 장치는 상변화 물질의 상태 변화(Phase Change RAM), 가변 저항체의 저항 변화(Resistive RAM), 강자성체의 자화상태에 따른 MTJ(Magnetic Tunnel Junction) 박막의 저항 변화(Magnetic RAM) 등을 이용하여 데이터를 저장한다.
구체적으로 상변화 메모리 장치의 경우, 가열 후 냉각되면서 결정 상태 또는 비정질 상태로 변화하는 게르마늄 안티몬 텔룰라이드(GST; Ge2Sb2Te5)과 같은 상변화 물질을 이용하여 데이터를 저장한다. 결정 상태의 상변화 물질은 저항이 낮고 비정질 상태의 상변화 물질은 저항이 높기 때문에, 결정 상태는 셋(set) 또는 논리 레벨 0으로 정의하고 비정질 상태는 리셋(reset) 또는 논리 레벨 1로 정의할 수 있다.
상변화 메모리 장치는 상변화 물질에 셋 펄스 또는 리셋 펄스를 제공하고, 이로 인해 발생하는 주울(joule) 열을 이용하여 데이터를 라이트한다. 구체적으로, 리셋 펄스를 이용하여 상변화 물질을 녹는점 이상으로 가열한 후 빠르게 냉각시켜 비정질 상태가 되도록 하거나, 셋 펄스를 이용하여 상변화 물질을 결정화 온도 이상 녹는점 이하의 온도로 가열한 후 일정한 시간동안 그 온도를 유지한 후 냉각시켜 결정 상태가 되도록 한다.
불필요한 전류 낭비를 방지하기 위하여, 상변화 메모리 장치를 포함하는 저항체를 이용한 비휘발성 메모리 장치는 라이트 동작 시 라이트 검증(write verify) 동작을 채용할 수 있다. 즉, 입력 데이터를 라이트하고자 할 때, 우선 해당 가변 저항 메모리 셀(예컨대, 상변화 메모리 장치의 경우 상변화 메모리 셀)에 기저장된 데이터를 리드한다. 이후 리드된 상기 데이터와 기입하고자 하는 입력 데이터를 비교하여 두 데이터가 서로 다른 경우에만 해당 메모리 셀에 데이터를 라이트한다. 이러한 동작은 원하는 레벨의 데이터가 메모리 셀에 저장될 때까지 반복하여 수행되게 된다.
다만, 상기와 같이 검증용 리드 동작을 포함하는 라이트 동작을 수행하는 경우, 기저장된 데이터를 리드하는 동작 및 데이터를 라이트하는 동작이 각각 수행되기 때문에 전체 반도체 메모리 장치의 라이트 동작 소요 시간이 늘어나게 된다.
본 발명은 검증용 리드 동작을 포함하는 라이트 동작의 전체 동작 소요 시간을 감소시키는 비휘발성 메모리 장치를 제공한다.
본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 구동 방법은, 라이트 제어 전압을 제 1 레벨의 전압으로 설정하는 데이터 저장 준비 단계; 상기 라이트 제어 전압에 의해 구동 트랜지스터를 구동시켜 라이트 전류를 생성하고, 상기 라이트 전류를 통해 메모리 셀에 외부 데이터를 저장하는 데이터 저장 단계; 상기 라이트 제어 전압을 기설정된 전압 레벨에서 소정 레벨 상승(또는 하강)시키고, 상기 메모리 셀에 저장된 저장 데이터를 리드하는 데이터 검출 단계; 및 검출된 상기 저장 데이터가 상기 외부 데이터와 일치하는지 여부를 판단하여, 그 판단 결과에 따라 다시 상기 데이터 저장 단계 및 상기 데이터 검출 단계를 반복 수행하게 하는 데이터 검증 단계를 포함한다.
본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 구동 방법은, 데이터 입력 동작 시 외부 데이터와 저장 데이터가 일치할 때까지 라이트 동작 및 검증용 리드 동작을 반복하여 수행하되, 상기 라이트 동작은, 라이트 제어 전압에 의해 구동 트랜지스터를 구동시켜 라이트 전류를 생성하고, 상기 라이트 전류로 메모리 셀에 상기 외부 데이터를 저장하는 동작을 포함하고, 상기 검증용 리드 동작은, 상기 메모리 셀에 저장된 저장 데이터를 검출하면서, 상기 라이트 제어 전압을 기설정된 전압 레벨에서 소정 레벨 상승(또는 하강)시키는 동작을 포함한다.
본 발명의 일 실시예에 따른 비휘발성 메모리 장치는 데이터 입력 동작 시 라이트 동작 및 검증용 리드 동작을 반복하여 수행하는 비휘발성 메모리 장치로서, 워드라인과 비트라인의 교차 영역에 메모리 셀이 배열되는 메모리 셀 어레이; 상기 라이트 동작 및 상기 검증용 리드 동작 시, 수신하는 컬럼 어드레스에 대응하는 비트라인을 선택하는 컬럼 선택부; 상기 라이트 동작 시, 라이트 제어 전압에 응답하여 생성된 라이트 전류를 선택된 상기 비트라인으로 구동함으로써, 상기 메모리 셀에 외부 데이터를 저장시키는 라이트 드라이버; 상기 검증용 리드 동작 시, 선택된 상기 비트라인을 통해 상기 메모리 셀에 저장된 저장 데이터를 센싱하는 감지 증폭부; 및 상기 라이트 제어 전압의 레벨을, 매 상기 검증용 리드 동작마다 소정 레벨 상승(또는 하강)시키는 제어부를 포함한다.
본 기술에 의하면 비휘발성 메모리 장치의 라이트 동작 속도를 개선시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 비휘발성 메모리 장치를 나타내는 블록도,
도 2는 도 1에 도시된 비휘발성 메모리 장치의 구동 방법을 설명하기 위한 순서도,
도 3은 도 1에 도시된 비휘발성 메모리 장치의 구동 방법을 보다 상세하게 설명하기 위한 회로도,
도 4는 도 1 및 도 3에 도시된 비휘발성 메모리 장치의 동작을 설명하기 위한 타이밍도이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 비휘발성 메모리 장치를 나타내는 블록도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 비휘발성 메모리 장치는 메모리 셀 어레이(100), 로우 선택부(200), 컬럼 선택부(300), 리드 라이트 블록(400) 및 제어부(500)를 포함한다.
상기 메모리 셀 어레이(100)는 데이터를 저장하는 복수의 메모리 셀(미도시)을 포함한다. 상기 복수의 메모리 셀은 복수의 워드 라인(WLs) 및 복수의 비트 라인(BLs)의 교차 영역에 배열된다.
상기 로우 선택부(200)는 제어부(500)에서 인가되는 로우 선택 제어 신호(CTR_XI) 제어에 따라 동작한다. 로우 선택부(200)는 워드 라인(WLs)을 통해서 메모리 셀 어레이(100)와 연결된다. 로우 선택부(200)는 상기 로우 선택 제어 신호(CTR_XI)가 활성화되면 입력되는 로우 어드레스(XA)를 디코딩하여 해당 워드라인을 활성화시킨다. 즉, 로우 선택부(200)는 디코딩 결과에 따라 선택된 워드 라인과 비선택된 워드 라인으로 각각 다른 바이어스 전압을 제공한다.
상기 컬럼 선택부(300)는 제어부(500)에서 인가되는 라이트 컬럼 선택 제어 신호(CTR_YIWT) 및 리드 컬럼 선택 제어 신호(CTR_YIRD)의 제어에 따라 동작한다. 컬럼 선택부(300)는 비트 라인(BLs)을 통해서 메모리 셀 어레이(100)와 연결된다. 컬럼 선택부(300)는 상기 라이트 컬럼 선택 제어 신호(CTR_YIWT) 또는 리드 컬럼 선택 제어 신호(CTR_YIRD)가 활성화되면 입력되는 컬럼 어드레스(YA)를 디코딩하여 해당 비트라인을 활성화시킨다. 후술하겠지만, 구체적으로 컬럼 선택부(300)는 디코딩 결과에 따라 선택된 비트라인과 라이트 드라이버(430)를 연결하거나, 선택된 비트라인과 감지 증폭부(410)를 연결한다.
상기 데이터 리드 라이트 블록(400)는 제어부(500)에서 인가되는 리드 제어 신호(CTR_RD) 및 라이트 제어 전압(CTR_WT)의 제어에 따라 동작한다. 구체적으로, 데이터 리드 라이트 블록(400)은 감지 증폭부(410) 및 라이트 드라이버(430)를 포함한다. 라이트 드라이버(430)는 라이트 동작 시 상기 라이트 제어 전압(CTR_WT)의 제어에 따라 메모리 셀 어레이(100)의 선택된 메모리 셀에 데이터를 라이트하도록 구성된다. 이때, 상기 라이트 제어 전압(CTR_WT)의 레벨에 대응하는 라이트 전류(미도시)가 생성되고, 상기 라이트 전류에 의하여 메모리 셀에 데이터가 라이트된다. 감지 증폭부(410)는 리드 동작 시 선택된 메모리 셀에 저장된 데이터를 읽어내도록 구성된다.
이때, 해당 메모리 셀에 입력 데이터를 기입하는 동작은 다수의 반복되는 라이트 동작 및 검증용 리드 동작을 통해서 수행될 수 있다. 이때, 1 회의 라이트 동작 및 검증용 리드 동작을 1 회의 라이트 루프라 하자. 이러한 라이트 루프는 검증용 리드 동작 시 리드된 데이터가 입력 데이터와 동일할 때까지 다수 회 반복될 수 있다.
상기 제어부(500)는 라이트 루프가 반복될 때마다 상기 라이트 제어 전압(CTR_WT)의 레벨이 단계적으로 상승(또는 하강)하도록 설정하여, 상기 라이트 전류가 단계적으로 증가할 수 있도록 한다. 이때, 상기 라이트 제어 전압(CTR_WT)의 레벨은, 검증용 리드 동작 시에 리드된 데이터가 입력 데이터와 동일할 때까지, 매 검증용 리드 동작 마다 단계적으로 상승(또는 하강)하도록 설정될 수 있다.
상기 감지 증폭부(410)는 검증용 리드 동작을 수행하여 리드된 데이터가 입력 데이터와 동일한 경우 활성화된 패스 신호(PASS)를 상기 제어부(500)로 출력한다. 상기 패스 신호(PASS)가 활성화되었다는 의미는, 해당 메모리 셀이 원하는 레벨로 라이트 되었다는 의미이므로, 상기 제어부(500)는 반복되던 라이트 루프 동작을 종료하고, 모든 동작을 끝내게 된다.
상기 제어부(500)는 외부 장치로부터 제공된 명령에 응답하여 비휘발성 메모리 장치의 제반 동작을 제어하도록 구성된다. 예를 들면, 앞서 설명한 바와 같이 비휘발성 메모리 장치의 라이트 리드 동작 등을 제어할 수 있다.
구체적으로 입력 데이터를 해당 메모리 셀에 라이트하려는 경우, 우선 상기 제어부(500)는 리드 제어 신호(CTR_RD)를 활성화시킨다. 그러면 상기 감지 증폭부(410)가 해당 메모리 셀에 기저장된 데이터를 리드하고, 이를 입력 데이터와 비교하여 패스 신호(PASS)를 상기 제어부(500)로 출력한다.
만약 비활성화된 패스 신호(PASS)가 인가되면, 상기 제어부(500)는 라이트 제어 전압(CTR_WT) 및 라이트 컬럼 선택 신호(CTR_YIWT)를 인가하여 데이터를 라이트하고, 이후 리드 제어 신호(CTR_RD) 및 리드 컬럼 선택 신호(CTR_YIRD)를 인가하여 데이터를 리드한다. 활성화된 패스 신호(PASS)가 출력될 때까지 이러한 라이트 루프 동작을 수행한다. 이때, 라이트 루프가 반복될 때마다 검증용 리드 동작 시에 상기 라이트 제어 전압(CTR_WT)의 레벨이 단계적으로 상승(또는 하강)하도록 설정하여, 라이트 전류가 단계적으로 증가할 수 있도록 한다. 이는 검증용 리드 동작 시 다음 라이트 동작을 준비할 수 있게 함으로써 전체 라이트 동작 시간을 단축시킬 수 있다.
도 2는 도 1에 도시된 비휘발성 메모리 장치의 구동 방법을 설명하기 위한순서도이다. 상기 순서도는 입력 데이터를 메모리 셀에 라이트하고자 하는 경우, 기저장된 데이터가 입력 데이터와 다를 때 실행되는 구동 방법을 나타내고 있다.
도 2에서 m은 라이트 루프가 몇 번째 라이트 루프인가를 나타낸다. 예컨대, m이 1이면 첫 번째 기입 루프를 의미하고, m이 2이면 두 번째 기입 루프를 의미한다.
도 1 및 도 2를 참조하면, 먼저 m=1 즉 첫 번째 라이트 루프에서 라이트 제어 전압(CTR_WT)이 제 1 레벨(Vi)을 갖도록 설정된다(S1).
이어서, 상기 라이트 제어 전압(CTR_WT)에 응답하여 라이트 드라이버(430)가 구동함으로써 해당 메모리 셀에 라이트 동작을 수행하게 된다(S2).
상기 라이트 동작이 끝나면, 감지 증폭부(410)는 해당 메모리 셀에 라이트된 데이터에 대한 검증용 리드 동작을 수행한다. 이때, 상기 감지 증폭부(410)가 검증용 리드 동작을 수행하는 동안, 제어부(500)는 다음 라이트 동작을 준비하기 위하여, 상기 라이트 제어 전압(CTR_WT)을 소정 레벨 상승(또는 하강)시킨다(S3). 라이트 제어 전압(CTR_WT)의 레벨을 변화시키는 이유는 다음 라이트 동작을 수행함에 있어서 라이트 전류를 증가시키기 위함이므로, 라이트 전류가 증가하는 방향으로 설정에 따라 라이트 제어 전압(CTR_WT)을 상승시키거나 하강시키는 것으로 설계할 수 있다.
검증용 리드 동작이 종료한 경우, 리드된 데이터가 입력 데이터와 동일한지 여부를 판단하여 패스 신호(PASS)를 제어부(500)로 출력한다(S4).
상기 제어부(500)는 상기 패스 신호(PASS)가 활성화된 경우에는 전체 동작을 종료시키고, 상기 패스 신호(PASS)가 비활성화된 경우에는 두 번째 라이트 루프를 실행하도록 한다(S5).
이처럼 본 발명의 실시예에 따른 비휘발성 메모리 장치는 입력 데이터가 메모리 셀에 라이트될 때까지 라이트 루프를 반복하여 실행할 수 있다. 이때, 검증용 리드 동작을 수행하는 동안 다음 라이트 동작을 준비할 수 있도록 함으로써 전체 라이트 동작 시간을 단축시킬 수 있다.
도 3은 도 1에 도시된 비휘발성 메모리 장치의 구동 방법을 보다 상세하게 설명하기 위한 예시적인 회로도이다.
도 3에 도시된 비휘발성 메모리 장치는 메모리 셀(110), 라이트 컬럼 선택 트랜지스터(310), 구동 트랜지스터(431), 리드 컬럼 선택 트랜지스터(330) 및 감지 증폭기(411)를 포함한다.
도 3에 도시된 본 발명의 일 실시예에 따른 비휘발성 메모리 장치는, 상 변화 메모리 장치로 구성될 것이다. 하지만, 본 발명의 실시예에 따른 불휘발성 메모리 장치는 상 변화 메모리 장치에 국한되지 않는다. 불휘발성 메모리 장치는 예를 들면 낸드 플래시 메모리 장치, 노어 플래시 메모리 장치, 강유전체 커패시터를 이용한 강유전체 램(Ferroelectric RAM), 티엠알(tunneling magneto-resistive: TMR) 막을 이용한 자기 램(Magnetic RAM) 등과 같은 불휘발성 메모리 장치들 중 하나로 구성될 수 있다.
도 3에 도시된 본 발명의 일 실시예에 따른 메모리 셀(110)은 상 변화 메모리 셀로 구성된다. 메모리 셀은 기억 소자(RC)와 선택 소자(AC)를 포함한다.
상기 기억 소자(RC)는 인가되는 전류에 따라 가변적인 저항 값을 갖는다. 구체적으로 상기 기억 소자(16)는 상 변화 물질(GST)로 구성될 수 있다. 상기 기억 소자(RC)의 상부 전극은 비트 라인(BL)에 연결되고, 하부 전극은 선택 소자(AC) 사이에 연결된다.
상 변화 물질(GST)의 상태(phase)는 공급되는 전류의 크기 및 전류가 공급되는 시간 등에 따라 바뀌게 된다. 리셋 상태 또는 셋 상태에 대응하는 상 변화 물질의 상태는 비정질 양(amorphous volume)에 의해서 결정된다. 비정질 상태(amorphous state)에서 결정 상태(crystal state)로 진행될수록 비정질 양은 적어진다. 비정질 상태는 리셋 상태에, 결정 상태는 셋 상태에 대응한다. 상 변화 물질은 형성되는 비정질 양에 따라 가변되는 저항값을 갖는다. 즉, 인가되는 라이트 전류(Iwrite)에 따라 형성되는 상 변화 물질의 비정질 양에 의해서 기입되는 데이터가 결정된다.
상기 선택 소자(AC)는 다이오드(diode)로 구성된다. 다이오드의 애노드(anode)에는 기억 소자(RC)가 연결되고, 다이오드의 캐소드(cathode)에는 워드 라인(WL)이 연결된다. 메모리 셀(110)을 선택하기 위해서 워드 라인(WL)에 접지 전압이 인가되면, 다이오드의 애노드와 캐소드 사이의 전압 차가 변경된다. 다이오드의 애노드와 캐소드 사이의 전압 차가 다이오드의 문턱 전압보다 높아지면 다이오드는 턴 온된다. 다이오드가 턴 온되면 기억 소자(RC)는 비트 라인(BL)을 통해 전류를 공급받는다.
상기 라이트 컬럼 선택 트랜지스터(310)는 컬럼 선택부(300)에 포함되는 것으로, 라이트 컬럼 선택 신호(YIWT)에 응답하여 구동 트랜지스터(431)과 비트라인(BL)을 연결한다. 상기 라이트 컬럼 선택 신호(YIWT)는, 제어부(500)에서 활성화된 라이트 컬럼 선택 제어 신호(CTR_YIWT)가 인가될 때 컬럼 어드레스(YA)를 디코딩하여 생성되는 신호이다. 즉, 상기 라이트 컬럼 선택 신호(YIWT)는 해당 비트라인(BL)과 연결되는 메모리 셀(110)에 데이터를 라이트하는 경우 활성화되는 신호이다. 구체적으로 상기 라이트 컬럼 선택 트랜지스터(310)는 피모스 트랜지스터(P2)로 구현될 수 있고, 따라서 상기 라이트 컬럼 선택 신호(YIWT)는 로우 레벨로 활성화되는 것으로 설정될 수 있다.
상기 구동 트랜지스터(431)는 라이트 드라이버(430)에 포함되는 것으로, 라이트 제어 전압(CTR_WT)에 응답하여 공급전원(Vpower)으로부터 라이트 전류(Iwrite)를 구동한다. 이때, 라이트 루프가 반복될 때마다 상기 라이트 제어 전압(CTR_WT)의 레벨이 단계적으로 상승(또는 하강)하도록 설정되므로, 상기 라이트 전류(Iwrite)가 단계적으로 증가한다. 상기 라이트 제어 전압(CTR_WT)의 레벨은, 검증용 리드 동작 시에 리드된 데이터가 입력 데이터와 동일할 때까지 매 검증용 리드 동작 마다 단계적으로 상승(또는 하강)하도록 설정된다. 구체적으로 상기 구동 트랜지스터(431)는 피모스 트랜지스터(P1)로 구현될 수 있고, 따라서 상기 라이트 제어 전압(CTR_WT)의 레벨은 단계적으로 하강하도록 설정될 수 있다.
상기 리드 컬럼 선택 트랜지스터(330)는 컬럼 선택부(300)에 포함되는 것으로, 리드 컬럼 선택 신호(YIRD)에 응답하여 감지 증폭기(411)와 비트라인(BL)을 연결한다. 상기 리드 컬럼 선택 신호(YIRD)는, 제어부(500)에서 활성화된 리드 컬럼 선택 제어 신호(CTR_YIRD)가 인가될 때 컬럼 어드레스(YA)를 디코딩하여 생성되는 신호이다. 즉, 상기 리드 컬럼 선택 신호(YIRD)는 해당 비트라인(BL)과 연결되는 메모리 셀(110)에 라이트된 데이터를 리드하는 경우 활성화되는 신호이다. 구체적으로 상기 리드 컬럼 선택 트랜지스터(330)는 엔모스 트랜지스터(N1)로 구현될 수 있고, 따라서 상기 리드 컬럼 선택 신호(CTR_YIWT)는 하이 레벨로 활성화되는 것으로 설정될 수 있다.
상기 감지 증폭기(411)는 상기 검증용 리드 동작 시 활성화되는 리드 제어 신호(CTR_RD)에 응답하여 상기 메모리 셀의 데이터를 센싱하는 동작을 수행한다. 상기 감지 증폭기(411)는 검증용 리드 동작 시 상기 리드 컬럼 선택 트랜지스터(330)가 턴온되는 경우 메모리 셀(110)에 실린 데이터를 센싱할 수 있다.
도 4는 도 1 및 도 3에 도시된 비휘발성 메모리 장치의 동작을 설명하기 위한 타이밍도이다.
비휘발성 메모리 장치에 입력 데이터를 라이트하기 위해서는 우선 활성화된 리드 컬럼 선택 신호(YIRD) 펄스를 인가한다. 패스 신호(PASS)가 계속하여 비활성화 상태를 유지하는 데, 이는 해당 메모리 셀에 기저장되어 있는 데이터가 입력하고자하는 데이터와 레벨이 다르다는 것을 의미한다. 따라서, 본 실시예에 따른 비휘발성 메모리 장치는 해당 메모리 셀에 입력 데이터가 라이트될 때까지 라이트 동작 및 검증용 리드 동작을 포함하는 라이트 루프를 반복하여 수행하게 된다.
우선 라이트 제어 전압(CTR_WT)을 소정 레벨 하강 시킴으로써 구동 트랜지스터(431)가 구동될 수 있도록 준비한다.
이후, 라이트 동작 수행을 위해 활성화된 라이트 컬럼 선택 신호(YIWT) 펄스를 인가하여 소정 값의 라이트 전류(Iwrite)가 생성되도록 한다. 이후 검증용 리드 동작 수행을 위해, 활성화된 리드 컬런 선택 신호(YIRD) 펄스를 인가하여 라이트된 데이터를 리드한다. 검증용 리드 동작을 수행하는 동안 상기 라이트 제어 전압(CTR_WT)을 소정 레벨 하강 시킴으로써, 다음 라이트 동작을 준비할 수 있도록 한다. 패스 신호(PASS)가 계속하여 비활성화 상태를 유지하므로 다시 상기의 라이트 루프를 반복하도록 한다. 이러한 라이트 루프 동작은 리드된 데이터가 입력 데이터와 동일해질 때까지 반복된다. 즉, 패스 신호(PASS)가 활성화될 때까지 반복된다. 패스 신호(PASS)가 활성화되면 해당 메모리 셀에 대한 입력 데이터 라이트 동작을 종료시킨다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100 : 메모리 셀 어레이 200 : 로우 선택부
300 : 컬럼 선택부 400 : 리드 라이트 블록
410 : 감지 증폭부 430 : 라이트 드라이버
500 : 제어부 10 : 메모리 셀
310 : 라이트 컬럼 선택 트랜지스터 330 : 리드 컬럼 선택 트랜지스터
431 : 구동 트랜지스터 411 : 감지 증폭기

Claims (21)

  1. 라이트 제어 전압을 제 1 레벨의 전압으로 설정하는 데이터 저장 준비 단계;
    상기 라이트 제어 전압에 의해 구동 트랜지스터를 구동시켜 라이트 전류를 생성하고, 상기 라이트 전류를 통해 메모리 셀에 외부 데이터를 저장하는 데이터 저장 단계;
    상기 라이트 제어 전압을 기설정된 전압 레벨에서 소정 레벨 상승(또는 하강)시키고, 상기 메모리 셀에 저장된 저장 데이터를 리드하는 데이터 검출 단계; 및
    검출된 상기 저장 데이터가 상기 외부 데이터와 일치하는지 여부를 판단하여, 그 판단 결과에 따라 다시 상기 데이터 저장 단계 및 상기 데이터 검출 단계를 반복 수행하게 하는 데이터 검증 단계를 포함하는 비휘발성 메모리 장치의 구동 방법.
  2. 제 1 항에 있어서,
    상기 데이터 검출 단계에서 상기 라이트 제어 전압의 전압 레벨이 소정 레벨 상승(또는 하강)하면, 이후의 상기 데이터 저장 단계에서 상기 라이트 전류가 증가되는 비휘발성 메모리 장치의 구동 방법.
  3. 제 1 항에 있어서,
    상기 데이터 검출 단계에서는 상기 구동 트랜지스터와 상기 메모리 셀의 연결을 차단시키는 비휘발성 메모리 장치의 구동 방법.
  4. 제 1 항에 있어서,
    상기 데이터 검증 단계는, 상기 저장 데이터가 상기 외부 데이터와 일치하지 않는 경우 다시 상기 데이터 저장 단계부터 수행하게 하는 비휘발성 메모리 장치의 구동 방법.
  5. 제 1 항에 있어서,
    상기 데이터 검증 단계는, 상기 저장 데이터가 상기 외부 데이터와 일치하면 동작을 종료시키는 비휘발성 메모리 장치의 구동 방법.
  6. 제 1 항에 있어서,
    상기 메모리 셀은 저항성 메모리 셀인 비휘발성 메모리 장치의 구동 방법.
  7. 제 1 항에 있어서,
    상기 비휘발성 메모리 장치는 상변화 메모리 장치(Phase change Random Access Memory)인 비휘발성 메모리 장치의 구동 방법.
  8. 데이터 입력 동작 시 외부 데이터와 저장 데이터가 일치할 때까지 라이트 동작 및 검증용 리드 동작을 반복하여 수행하되,
    상기 라이트 동작은, 라이트 제어 전압에 의해 구동 트랜지스터를 구동시켜 라이트 전류를 생성하고, 상기 라이트 전류로 메모리 셀에 상기 외부 데이터를 저장하는 동작을 포함하고,
    상기 검증용 리드 동작은, 상기 메모리 셀에 저장된 저장 데이터를 검출하면서, 상기 라이트 제어 전압을 기설정된 전압 레벨에서 소정 레벨 상승(또는 하강)시키는 동작을 포함하는 비휘발성 메모리 장치의 구동 방법.
  9. 제 8 항에 있어서,
    상기 검증용 리드 동작 시 상기 라이트 제어 전압의 전압 레벨이 소정 레벨 상승(또는 하강)하면, 이후의 상기 라이트 동작에서 상기 라이트 전류가 증가되는 비휘발성 메모리 장치의 구동 방법.
  10. 제 8 항에 있어서,
    상기 검증용 리드 동작 시 상기 라이트 제어 전압의 레벨을 변화시키는 동안, 상기 구동 트랜지스터와 상기 메모리 셀의 연결을 차단하는 비휘발성 메모리 장치의 구동 방법.
  11. 제 8 항에 있어서,
    상기 라이트 동작 및 상기 검증용 리드 동작은, 상기 저장 데이터가 상기 외부 데이터와 일치할 때까지 반복적으로 수행되는 비휘발성 메모리 장치의 구동 방법.
  12. 제 8 항에 있어서,
    상기 메모리 셀은 저항성 메모리 셀인 비휘발성 메모리 장치의 구동 방법.
  13. 제 8 항에 있어서,
    상기 비휘발성 메모리 장치는 상변화 메모리 장치(Phase change Random Access Memory)인 비휘발성 메모리 장치의 구동 방법
  14. 데이터 입력 동작 시 라이트 동작 및 검증용 리드 동작을 반복하여 수행하는 비휘발성 메모리 장치로서,
    워드라인과 비트라인의 교차 영역에 메모리 셀이 배열되는 메모리 셀 어레이;
    상기 라이트 동작 및 상기 검증용 리드 동작 시, 수신하는 컬럼 어드레스에 대응하는 비트라인을 선택하는 컬럼 선택부;
    상기 라이트 동작 시, 라이트 제어 전압에 응답하여 생성된 라이트 전류를 선택된 상기 비트라인으로 구동함으로써, 상기 메모리 셀에 외부 데이터를 저장시키는 라이트 드라이버;
    상기 검증용 리드 동작 시, 선택된 상기 비트라인을 통해 상기 메모리 셀에 저장된 저장 데이터를 센싱하는 감지 증폭부; 및
    상기 라이트 제어 전압의 레벨을, 매 상기 검증용 리드 동작 마다 소정 레벨 상승(또는 하강)시키는 제어부를 포함하는 비휘발성 메모리 장치.
  15. 제 14 항에 있어서,
    상기 라이트 드라이버는,
    상기 라이트 동작 시, 상기 라이트 제어 전압에 응답하여 상기 라이트 전류를 구동하는 구동 트랜지스터를 포함하는 비휘발성 메모리 장치.
  16. 제 15 항에 있어서,
    상기 구동 트랜지스터는,
    상기 라이트 제어 전압 레벨이 소정 레벨 상승(또는 하강)하면, 증가된 상기 라이트 전류를 구동하는 비휘발성 메모리 장치.
  17. 제 14 항에 있어서,
    상기 컬럼 선택부는,
    상기 라이트 동작 시 상기 컬럼 어드레스에 대응하여 활성화되는 라이트 컬럼 선택 신호에 응답하여 상기 라이트 드라이버와 상기 비트라인을 전기적으로 연결하는 라이트 컬럼 선택 트랜지스터; 및
    상기 검증용 리드 동작 시 상기 컬럼 어드레스에 대응하여 활성화되는 리드 컬럼 선택 신호에 응답하여 상기 비트라인을 상기 감지 증폭부와 전기적으로 연결하는 리드 컬럼 선택 트랜지스터를 포함하는 비휘발성 메모리 장치.
  18. 제 14 항에 있어서,
    상기 감지 증폭부는,
    센싱된 상기 저장 데이터와 상기 외부 데이터가 비일치하는 경우 비활성화된 패스 신호를 상기 제어부로 출력하고, 센싱된 상기 저장 데이터와 상기 외부 데이터가 일치하는 경우 활성화된 상기 패스 신호를 상기 제어부로 출력하는 비휘발성 메모리 장치.
  19. 제 18 항에 있어서,
    상기 제어부는,
    활성화된 상기 패스 신호가 인가될 때까지, 상기 라이트 동작 및 상기 검증용 리드 동작을 반복하여 수행하게 하는 비휘발성 메모리 장치.
  20. 제 14 항에 있어서,
    상기 메모리 셀은 저항성 메모리 셀인 비휘발성 메모리 장치.
  21. 제 14 항에 있어서,
    상기 비휘발성 메모리 장치는 상변화 메모리 장치(Phase change Random Access Memory)인 비휘발성 메모리 장치.
KR1020120095542A 2012-08-30 2012-08-30 비휘발성 메모리 장치 및 그 구동 방법 KR20140029814A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120095542A KR20140029814A (ko) 2012-08-30 2012-08-30 비휘발성 메모리 장치 및 그 구동 방법
US13/720,764 US8897058B2 (en) 2012-08-30 2012-12-19 Nonvolatile memory apparatus and method for driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120095542A KR20140029814A (ko) 2012-08-30 2012-08-30 비휘발성 메모리 장치 및 그 구동 방법

Publications (1)

Publication Number Publication Date
KR20140029814A true KR20140029814A (ko) 2014-03-11

Family

ID=50187382

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120095542A KR20140029814A (ko) 2012-08-30 2012-08-30 비휘발성 메모리 장치 및 그 구동 방법

Country Status (2)

Country Link
US (1) US8897058B2 (ko)
KR (1) KR20140029814A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200008513A (ko) * 2018-07-16 2020-01-28 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 자기 랜덤 액세스 메모리에 기입하는 방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9263122B2 (en) * 2013-10-21 2016-02-16 Taiwan Semiconductor Manufacturing Company Ltd. Data-controlled auxiliary branches for SRAM cell
US9312001B1 (en) * 2015-02-17 2016-04-12 Winbond Electronics Corp. Writing and verifying circuit for a resistive memory and method for writing and verifying a resistive memory
US9779810B2 (en) 2015-09-11 2017-10-03 Macronix International Co., Ltd. Adjustable writing circuit
SG10201601703UA (en) 2016-03-04 2017-10-30 Silicon Storage Tech Inc Multi-step voltage for forming resistive random access memory (rram) cell filament
US9786345B1 (en) * 2016-09-16 2017-10-10 Micron Technology, Inc. Compensation for threshold voltage variation of memory cell components
US9887011B1 (en) 2017-02-06 2018-02-06 Macronix International Co., Ltd. Memory with controlled bit line charging
JP2018195365A (ja) * 2017-05-19 2018-12-06 ソニーセミコンダクタソリューションズ株式会社 メモリ装置およびメモリ装置の制御方法
JP2019057341A (ja) * 2017-09-20 2019-04-11 東芝メモリ株式会社 半導体記憶装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100498493B1 (ko) * 2003-04-04 2005-07-01 삼성전자주식회사 저전류 고속 상변화 메모리 및 그 구동 방식
KR100564577B1 (ko) * 2003-09-25 2006-03-28 삼성전자주식회사 리셋 상태에서 균일한 저항 범위를 가지는 상 변화 메모리장치 및 방법
KR100558548B1 (ko) * 2003-11-27 2006-03-10 삼성전자주식회사 상변화 메모리 소자에서의 라이트 드라이버 회로 및라이트 전류 인가방법
US20070183189A1 (en) * 2006-02-08 2007-08-09 Thomas Nirschl Memory having nanotube transistor access device
US8134866B2 (en) * 2006-04-06 2012-03-13 Samsung Electronics Co., Ltd. Phase change memory devices and systems, and related programming methods
KR100801082B1 (ko) * 2006-11-29 2008-02-05 삼성전자주식회사 멀티 레벨 가변 저항 메모리 장치의 구동 방법 및 멀티레벨 가변 저항 메모리 장치
KR100887138B1 (ko) * 2007-08-10 2009-03-04 주식회사 하이닉스반도체 상 변화 메모리 장치의 구동 방법
KR20090123244A (ko) * 2008-05-27 2009-12-02 삼성전자주식회사 상 변화 메모리 장치 및 그것의 쓰기 방법
TWI450274B (zh) * 2008-06-02 2014-08-21 Higgs Opl Capital Llc 記憶體與記憶體寫入方法
KR20100030979A (ko) * 2008-09-11 2010-03-19 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치
KR20100035445A (ko) * 2008-09-26 2010-04-05 삼성전자주식회사 비휘발성 메모리 장치 및 그 구동 방법
JP2010182373A (ja) * 2009-02-05 2010-08-19 Sony Corp 不揮発性半導体メモリデバイスと、そのベリファイ書き込み方法
US8295083B2 (en) * 2009-04-08 2012-10-23 Avalanche Technology, Inc. Method and apparatus for increasing the reliability of an access transitor coupled to a magnetic tunnel junction (MTJ)
US8363460B2 (en) * 2010-04-07 2013-01-29 Avalanche Technology, Inc. Method and apparatus for programming a magnetic tunnel junction (MTJ)
KR101069680B1 (ko) 2009-07-29 2011-10-04 주식회사 하이닉스반도체 비휘발성 반도체 메모리 회로 및 그의 제어 방법
KR20120079739A (ko) * 2011-01-05 2012-07-13 에스케이하이닉스 주식회사 반도체 메모리 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200008513A (ko) * 2018-07-16 2020-01-28 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 자기 랜덤 액세스 메모리에 기입하는 방법
US11238911B2 (en) 2018-07-16 2022-02-01 Taiwan Semiconductor Manufacturing Co., Ltd. Method for writing to magnetic random access memory
US11727974B2 (en) 2018-07-16 2023-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for writing to magnetic random access memory

Also Published As

Publication number Publication date
US20140063896A1 (en) 2014-03-06
US8897058B2 (en) 2014-11-25

Similar Documents

Publication Publication Date Title
KR20140029814A (ko) 비휘발성 메모리 장치 및 그 구동 방법
JP5520522B2 (ja) 相変化メモリ装置及びその読み出し方法
CN102779553B (zh) 非易失性存储器件及其感测方法
US8345464B2 (en) Resistive memory devices having a stacked structure and methods of operation thereof
JP5297525B2 (ja) 不揮発性記憶における同時書込みと検証
US7573758B2 (en) Phase-change random access memory (PRAM) performing program loop operation and method of programming the same
JP5301662B2 (ja) 不揮発性記憶用の短いリセットパルス
US7791935B2 (en) Method for driving a phase change memory device using various write conditions
US8111573B2 (en) Nonvolatile semiconductor memory device and method of controlling the same
US7768823B2 (en) Phase change memory device and operating method thereof
US8279664B2 (en) Phase change memory device, memory system, and programming method using variable verification pulses
US8271856B2 (en) Resistive memory devices and methods of controlling operations of the same
US20140063905A1 (en) Semiconductor memory device capable of measuring write current and method for measuring write current
US7791934B2 (en) Method for driving multi-level data to a phase change memory device
US8717801B2 (en) Semiconductor memory device
CN105320471A (zh) 操作存储装置的方法和操作存储***的方法
JP5091970B2 (ja) 半導体記憶装置およびその制御方法
US10192620B2 (en) Nonvolatile memory device, operating method of nonvolatile memory device, and storage device including nonvolatile memory device
KR20150116270A (ko) 비휘발성 메모리 장치와 이를 포함하는 메모리 시스템, 및 비휘발성 메모리 장치의 구동 방법
US10311921B1 (en) Multiple-mode current sources for sense operations
JP2008052867A (ja) 不揮発性半導体記憶装置
US8861286B2 (en) Verification read data output circuit of a semiconductor device and method for operating the same
US20210065792A1 (en) Memory device and method thereof
JP2018195365A (ja) メモリ装置およびメモリ装置の制御方法
KR20210100404A (ko) 저항성 메모리 장치 및 저항성 메모리 장치의 프로그램 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid