CN105320471A

CN105320471A - 操作存储装置的方法和操作存储***的方法

Info

Publication number: CN105320471A
Application number: CN201510455794.5A
Authority: CN
Inventors: 朴贤国; 吴荣训; 边大锡; 李镕圭; 权孝珍
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2014-07-29
Filing date: 2015-07-29
Publication date: 2016-02-10
Anticipated expiration: 2035-07-29
Also published as: KR20160014473A; US20160035417A1; US9472275B2; KR102188061B1; CN105320471B

Abstract

提供了一种操作存储装置的方法和一种操作存储***的方法，以执行读取重试操作。操作存储装置的方法包括：开始读取重试模式；利用不同的读取条件读取多个单元区域的数据；以及根据针对从单元区域读取的数据的数据确定操作的结果，针对单元区域设置最终读取条件。

Description

操作存储装置的方法和操作存储***的方法

要求于2014年7月29日在韩国知识产权局提交的第10-2014-0096768号韩国专利申请的优先权，该韩国专利申请的全部内容通过引用包含于此。

技术领域

发明构思涉及一种存储装置，更具体地讲，涉及执行读取重试操作的存储装置和存储***以及操作该存储装置的方法。

背景技术

响应于对高容量和低功耗存储装置的需求，正在对非易失性的并且不需要刷新操作的下一代存储装置进行研究。下一代存储装置通常需要动态随机存取存储器(DRAM)的高集成度特性、闪存的非易失性特性和静态RAM(SRAM)的高速度。作为下一代存储装置，相变RAM(PRAM)、纳米浮栅存储器(NFGM)、聚合物RAM(PoRAM)、磁RAM(MRAM)、铁电RAM(FeRAM)和电阻式RAM(RRAM)正备受关注。

发明内容

根据发明构思的一个方面，提供了一种操作存储装置的方法。所述方法包括开始读取重试模式；利用不同的读取条件读取多个单元区域的数据；以及根据针对从单元区域读取的数据的数据确定操作的结果，针对单元区域设置最终读取条件。

当在通过正常读取操作从单元区域读取的数据中发生的错误的数量大于阈值时，可以开始读取重试模式。

单元区域的数据可以被同时读取并且同时存储在页缓冲器中。此外，单元区域的数据可以被顺序地读取并且顺序地存储在页缓冲器中。

数据确定操作的结果可以预测单元区域的电阻大小分布的谷。可以将对应于预测的谷的读取条件设置为最终读取条件。

操作存储装置的方法还可以包括通过共同地利用最终读取条件来读取单元区域的数据。当在利用最终读取条件读取的数据中发生的错误的数量大于阈值时，所述方法还可以包括利用不同的读取条件针对单元区域重复地执行读取操作以及根据针对读取的数据的数据确定操作的结果设置最终读取条件。

操作存储装置的方法还可以包括通过共同利用最终读取条件读取单元区域的数据。当在利用最终读取条件读取的数据中发生的错误的数量等于或小于阈值时，所述方法还可以包括结束读取重试模式。

单元区域可以包括第一单元区域和第二单元区域。分别从第一单元区域和第二单元区域读取的第一数据和第二数据可以存储在页缓冲器中。可以基于第一读取条件从第一单元区域读取第一数据，可以基于第二读取条件从第二单元区域读取第二数据。

每个读取条件包括具有在读取数据中可用的钳位信号、预充电电压、预充电使能信号、参考电压、参考电流和感测使能信号的因素中的至少一种。第一读取条件和第二读取条件可以在包括钳位信号、预充电电压、预充电使能信号、参考电压、参考电流和感测使能信号的因素中的至少一种方面彼此不同。

第一单元区域和第二单元区域中的每个可以对应于纠错码(ECC)单元。

根据发明构思的另一方面，提供了一种操作包括存储单元阵列的存储***的方法，存储单元阵列包括具有第一单元区域和第二单元区域的至少一个页。所述方法包括：根据对从所述至少一个页读取的数据执行的检错结果，开始读取重试模式；在页缓冲器中存储基于第一读取条件从第一单元区域读取的第一数据；在页缓冲器中存储基于与第一读取条件不同的第二读取条件从第二单元区域读取的第二数据；以及基于存储在页缓冲器中的第一数据和第二数据中的每个数据的电阻大小分布的分析结果来设置最终读取条件。

根据发明构思的另一方面，提供了一种操作包括存储控制器的存储***的方法。所述方法包括：利用存储控制器接收基于第一正常读取条件读取的多个单元区域的数据；根据对单元区域的数据执行的检错结果，确定是否对单元区域开始读取重试模式；在读取重试模式下，控制基于不同的读取条件从所述多个单元区域读取数据；对基于不同的读取条件从单元区域读取的每个数据的电阻大小分布进行分析；根据电阻大小分布的分析结果，控制基于最终读取条件从单元区域读取数据。

根据发明构思的另一方面，提供了一种包括存储单元阵列、写入/读取电路和控制逻辑的存储装置，所述存储单元阵列具有多个单元区域。写入/读取电路被构造成对存储单元阵列执行写入操作和读取操作，写入/读取电路包括存储读取的数据的页缓冲器。控制逻辑被构造成对在读取重试模式下基于不同的读取条件从单元区域读取数据进行控制。

附图说明

通过结合附图的以下描述，将更清楚地理解发明构思的示例性实施例，在附图中：

图1是根据发明构思的实施例的包括存储装置的存储***的框图；

图2是根据发明构思的实施例的图1的存储装置的框图；

图3是根据实施例的图1的存储控制器的框图；

图4是示出图2的存储单元阵列的示例的电路图；

图5A至图5C是图4的存储单元的变型示例的电路图；

图6是示出电阻式存储装置所执行的读取操作的波形的示例的曲线图；

图7A至图7C示出了读取数据被存储在页缓冲器中的示例；

图8A和图8B是示出根据发明构思的实施例的应用于存储装置的读取电路的电路图；

图9是根据发明构思的另一实施例的执行读取重试操作的存储装置的框图；

图10示出了在读取重试模式期间读取页的数据的示例；

图11A和图11B示出了在读取重试模式期间读取页的数据的其他示例；

图12A至图12C是示出根据发明构思的实施例的预测电阻大小分布的谷的示例的曲线图；

图13是根据发明构思的实施例的存储装置的操作方法的流程图；

图14是根据发明构思的实施例的存储***的操作方法的流程图；

图15是示出根据发明构思的实施例的存储装置的操作的框图；

图16A至图18B示出了根据发明构思的实施例的改变读取条件的各个示例；

图19是根据发明构思的另一实施例的存储***的操作方法的流程图；

图20是根据发明构思的另一实施例的存储***的框图；

图21是根据发明构思的另一实施例的存储***的框图；

图22、图23A和图23B是在图21的实施例中信息被存储在存储单元的各个区域中的示例的框图；

图24是根据发明构思的实施例的存储***应用于存储卡***的示例的框图；

图25示出了根据发明构思的实施例的存储模块；以及

图26是根据发明构思的实施例的包括存储***的计算***的框图。

具体实施方式

现在将参照下面的描述和附图更充分地描述发明构思的实施例。然而，发明构思可以以许多不同的形式来实施，并且不应被理解为仅限于示出的实施例。相反，这些实施例被提供为示例，使得本公开将是彻底和完整的，并且这些实施例将把发明构思的范围充分地传达给本领域的普通技术人员。因此，对于多个实施例中的一些实施例，没有描述已知的工艺、元件和技术。除非另外指出，否则在整个附图和书面描述中同样的附图标号表示同样的元件。在附图中，为了清楚起见，可能夸大结构的尺寸和规模。

此外，这里叙述的所有示例和条件语言将被解释为不限于这样具体叙述的示例和条件。在整个说明书中，除非存在与其相反的具体描述，否则单数形式可以包括复数形式。另外，使用诸如“包括”或“具有”的术语来说明存在列举的形式、数量、工艺、操作、组件和/或它们的组，而不排除存在一个或更多个其他列举的形式、一个或更多个其他数量、一个或更多个其他工艺、一个或更多个其他操作、一个或更多个其他组件和/或它们的组。

当术语“第一”和“第二”用于描述各种组件时，显而易见的是，这些组件不限于术语“第一”和“第二”。术语“第一”和“第二”只用于在各组件之间进行区分。例如，在不与发明构思发生冲突的情况下，第一组件可指示第二组件，或者第二组件可指示第一组件。

除非另外清楚地描述，否则这里使用的所有术语(包括描述性术语或技术术语)应该被解释为具有对本领域普通技术人员显而易见的意思。另外，在通用字典中定义的并且在以下描述中使用的术语应该被解释为具有与相关描述中使用的意思等同的意思，并且除非这里另外清楚地描述，否则这些术语不应该被解释为是理想的或过度形式化的。

如这里使用的，术语“和/或”包括一个或更多个相关所列项的任何和全部组合。诸如“…中的至少一个/一种”的表述当在一列元件/元素之后时修饰整列元件/元素，而不修饰该列中的个别元件/元素。术语“示例性”意图表示示例或举例说明。

图1是根据发明构思的实施例的包括存储装置100的存储***10的框图。在本实施例中，存储装置100可以包括电阻式存储单元，因此可以被称作电阻式存储装置。可选择地，在本实施例中，存储装置100可以包括各种类型的存储单元。由于存储单元设置在多条第一信号线与多条第二信号线的交叉点处，因此存储装置可以被称为交叉点存储装置。在下文中，在发明构思的一个或更多个实施例中，假设存储装置100是电阻式存储装置，但是发明构思的实施例不限于此。

参照图1，存储***10包括存储装置100和存储控制器200。存储装置100包括存储单元阵列110、写入/读取电路120和控制逻辑130。另外，写入/读取电流120包括页缓冲器121。当存储单元阵列110包括电阻式存储单元时，存储***10可以被称作电阻式存储***。

响应于来自主机HOST的写入/读取请求，存储控制器200可以读取存储在存储装置100中的数据或者可以控制存储装置100以向存储装置100写入数据。更详细地，存储控制器200可向存储装置100提供地址ADDR、命令CMD和控制信号CTRL，因此可以控制对存储装置100的编程(或写入)操作、读取操作和擦除操作。此外，可以在存储控制器200和存储装置100之间交换写入目标数据DATA和读取数据DATA。

另外，存储控制器200包括读取重试控制器210和数据确定器220。存储控制器200可以对从存储装置100提供的数据执行检错和纠错，为此，存储控制器200可以进一步包括纠错码(ECC)单元(未示出)以执行检错和纠错。

尽管未示出，但是存储控制器200可以包括随机存取存储器(RAM)、处理单元、主机接口和存储接口。RAM可以用作处理单元的操作存储器。处理单元可以控制存储控制器200的操作。主机接口可以包括用于在主机和存储控制器200之间交换数据的协议。例如，存储控制器200可以通过使用包括通用串行总线(USB)、多媒体卡(MMC)、***组件互连高速(PCI-E)、高级技术附件(ATA)、串行ATA、并行ATA、小型计算机***接口(SCSI)、增强型小硬盘接口(ESDI)和集成驱动电子设备(IDE)的各种接口协议中的至少一种来与外部源(即，主机)通信。

存储单元阵列110包括分别设置在第一信号线与第二信号线交叉的区域中的多个存储单元(未示出)。在本实施例中，第一信号线可以是位线，第二信号线可以是字线。在另一实施例中，第一信号线可以是字线，第二信号线可以是位线。

此外，每个存储单元可以是存储一比特数据的单级单元(SLC)，或者可以是存储至少两比特数据的多级单元(MLC)。可选择地，存储单元阵列110可以包括SLC和MLC两者。当一比特数据被写入一个存储单元时，存储单元可以根据写入的数据而具有两个电阻大小分布。可选择地，当两比特数据被写入一个存储单元时，存储单元可以根据被写入的数据而具有四个电阻大小分布。在另一实施例中，当存储单元是存储三比特数据的三级单元(TLC)时，存储单元可以根据写入的数据而具有八个电阻大小分布。然而，发明构思的一个或更多个实施例不限于此。因此，在另一实施例中，每个存储单元可以存储至少四比特数据。

在实施例中，存储单元阵列110可以包括具有二维水平结构的存储单元。在另一实施例中，存储单元阵列110可以包括具有三维竖直结构的存储单元。

存储单元阵列110可以包括具有可变电阻器装置(未示出)的电阻型存储单元。对于一个示例，当由相变材料(例如，Ge-Sb-Te)形成的可变电阻器装置的电阻根据温度而变化时，电阻式存储装置可以是相变RAM(PRAM)。作为另一示例，当可变电阻器装置由包括上电极、下电极和位于上电极和下电极之间的过渡金属氧化物的复合金属材料形成时，电阻式存储装置可以是电阻式RAM(RRAM)。作为另一示例，当可变电阻器装置由磁性材料的上电极、磁性材料的下电极以及位于上电极和下电极之间的电介质形成时，电阻式存储装置可以是磁性RAM(MRAM)。

写入/读取电路120对存储单元执行写入操作和读取操作。写入/读取电路120可以经由位线连接到存储单元，并且可以包括向存储单元写入数据的写入驱动器和感测存储单元的电阻式组件的感测放大器。

控制逻辑130总体上控制存储装置100的操作，并且控制写入/读取电路120以执行诸如写入操作或读取操作的存储操作。对于存储装置100的写入操作和读取操作，控制逻辑130可以向写入/读取电路120提供诸如写入脉冲或读取脉冲等的各种脉冲信号。响应于各种脉冲信号，写入/读取电路120可以向存储单元阵列110提供写入电流(或写入电压)或读取电流(或读取电压)。产生各种脉冲信号的电力生成器(powergenerator)(未示出)可以布置在控制逻辑130内部或外部。

在针对存储装置100的写入操作中，存储单元阵列110的存储单元的可变电阻器的电阻值可以根据写入数据而增大或减小。例如，存储单元阵列110中的每个存储单元可以根据当前存储在其中的数据而具有电阻值，所述电阻值可以根据将被写入到每个存储单元的数据而增大或减小。写入操作可以被划分成重置写入操作和设置写入操作。在设置状态下，电阻式存储单元可以具有相对低的电阻值，在重置状态下，电阻式存储单元可以具有相对高的电阻值。重置写入操作涉及执行写入操作以增大电阻式存储单元的可变电阻器的电阻值，设置写入操作涉及执行写入操作以减小电阻式存储单元的可变电阻器的电阻值。

当不能纠正存储装置100所读取的数据中的检测到的错误时，存储控制器200可以控制存储装置100在读取重试模式下操作以执行读取重试操作。通常，在读取重试操作期间，存储装置100在存储装置100改变确定的数据“0”和数据“1”的参考(reference)(例如，读取参考(readreference))的同时读取(或再读取)数据，通过对读取的数据执行数据确定操作来分析存储单元的电阻大小分布中的谷，以及基于分析结果，执行选择读取参考的恢复算法从而使错误数据的发生最小化。读取重试控制器210可以向存储装置100提供与用于搜索存储单元的电阻大小分布中的谷的各种读取参考相关的信息，存储装置100可以基于接收到的信息来设置读取条件并且执行读取操作。读取数据可以被提供给存储控制器200，数据确定器220可以对通过读取操作得到的读取数据执行数据确定操作，并且可以由此产生确定结果。

在一个或更多个实施例中，假设用于正常读取操作的读取条件被称为“正常读取条件”，在读取重试模式下用于再读取操作的读取条件被称为“再读取条件”。然而，为了便于描述，即使当正常读取条件和再读取条件被设置为读取条件时，对于本领域普通技术人员将清楚的是，读取条件在正常读取操作期间对应于正常读取条件，在读取重试模式期间对应于再读取条件。

存储单元阵列110可以包括多个单元区域。例如，存储单元阵列110可以包括多个页，每个页可以被限定为连接到同一条信号线(例如，字线)并且因此能够通过一个行地址来访问的存储单元组。此外，每个页可以包括可以被不同地限定的多个单元区域。例如，当每个页的大小对应于8KB并且每个单元区域被限定为2KB时，页包括四个单元区域。在实施例中，每个单元区域可以对应于执行检错和纠错的ECC单元。

在本实施例中，在读取重试模式下，根据不同的再读取条件(在下文中，将在读取重试模式期间的再读取条件称作“读取条件”)从单元区域读取数据块(或数据片段)，并且将读取的数据块存储在页缓冲器121中。如上所述，例如，当在一个页中包括四个单元区域时，可以分别根据四个不同的读取条件(例如，第一读取条件至第四读取条件)来读取四个单元区域的数据块。四个单元区域中每个单元区域的读取数据可以被提供给数据确定器220。数据确定器220可以确定根据四个单元区域中的每个单元区域的数据，并且可以产生与四个单元区域中的每个单元区域的电阻大小分布中的谷相关的分析结果。

基于数据确定器220的数据确定结果，读取重试控制器210可以控制下一读取重试操作。例如，当基于与四个单元区域相关的数据确定结果来确定用于使错误的发生最小化的读取参考时，关于读取参考的信息可以被提供给存储装置100。存储装置100可以将与读取参考对应的读取条件设置为最终读取条件。存储装置100可以通过使用最终读取条件来控制从页读取数据。即，根据最终读取条件从四个单元区域读取数据块，通过ECC操作能够纠正读取的数据块的错误。

根据与利用第一至第四读取条件读取的数据块相关的数据确定结果，当不能确定用于使错误的发生最小化的读取参考时，可以向存储装置100提供用于设置至少一种读取条件的参考信息，所述至少一种读取条件与第一至第四读取条件不同。存储装置100利用参考信息来设置其他四种不同的读取条件(例如，第五读取条件至第八读取条件)，并且根据第五读取条件至第八读取条件来再读取四个单元区域的数据块。数据确定器220接收根据第五读取条件至第八读取条件而读取的数据块，对其进行确定，并分别产生搜索四个单元区域的电阻大小分布中的谷的结果。读取重试控制器210基于数据确定器220的数据确定结果来控制下一读取重试操作。通过前述过程，可以设置最终读取条件，根据最终读取条件，可以从四个单元区域再读取数据块。

可以不同地设置最终读取条件。例如，当通过第一读取条件至第四读取条件之中的读取条件使错误的发生最小化时，可以将该读取条件设置为最终读取条件。可选择地，尽管ECC纠正范围不能满足第一读取条件至第四读取条件之中的任一读取条件，但是当通过改变第一读取条件至第四读取条件之中的读取条件的一部分来设置能够满足ECC纠正范围的读取条件时，可以通过改变读取条件来设置最终读取条件。

根据本实施例，可以减少读取重试模式所需要的时间。例如，在本实施例中，根据不同的读取条件，对一个页中所包括的多个单元区域执行读取操作，执行操作以预测每个单元区域的电阻大小分布中的谷，从而可以减小包括在读取重试模式下执行的再读取操作和数据确定操作的循环的数量。另外，当根据不同的读取条件从多个单元区域同时读取数据块时，同样可以减少读取重试模式所需要的时间。

存储控制器200和存储装置100可以集成在半导体装置中。例如，集成在半导体装置中的存储控制器200和存储装置100可以构成存储卡。此外，例如，集成到半导体装置的存储控制器200和存储装置100可以构成PC卡(PCMCIA卡)、紧凑型闪存卡(CF卡)、智能媒体卡(SM/SMC)、记忆棒、多媒体卡(MMC、RS-MMC或MMCmicro)、SD卡(SD、迷你SD或微型SD)或通用闪存(UFS)。对于另一示例，集成在半导体装置中的存储控制器200和存储装置100可以构成固态盘/驱动器(SSD)。

下面将描述包括在具有上述结构的电阻式存储***10中的存储装置100的操作。图2是根据发明构思的实施例的图1的存储装置100的框图。

参照图2，存储装置100包括存储单元阵列110、写入/读取电路120和控制逻辑130。此外，存储装置100还包括参考信号生成器140、电力生成器150、行解码器160以及列解码器170。写入/读取电路120包括页缓冲器121、感测放大器(SA)122和写入驱动器(WD)123。下面描述在图2中示出的存储装置100的结构和操作。

布置在存储单元阵列110中的存储单元可以连接到多条第一信号线和多条第二信号线。第一信号线可以是位线BL，第二信号线可以是字线WL。由于经由位线BL和字线WL来提供各种电压信号或电流信号，因此可以向被选择的存储单元写入数据或者可以从被选择的存储单元读取数据，并且可以防止向剩余的未被选择的存储单元写入数据或者防止从剩余的未被选择的存储单元读取数据。

可以接收到用于指示存取目标存储单元并且伴随命令CMD的地址ADDR。地址ADDR可以包括用于选择存储单元阵列110的字线WL的行地址X_ADDR和用于选择存储单元阵列110的位线BL的列地址Y_ADDR。行解码器160响应于行地址X_ADDR来执行字线选择操作，列解码器170响应于列地址Y_ADDR而执行位线选择操作。

写入/读取电路120可以连接到位线BL，因此可以向存储单元写入数据或者可以从存储单元读取数据。例如，可以从电力生成器150向被选择的存储单元提供设置电压Vset或重置电压Vreset，在读取操作中，可以从电力生成器150向被选择的存储单元提供读取电压Vread。写入/读取电路120可以经由列解码器170向存储单元阵列110提供根据数据的写入电压或写入电流。此外，为了在读取操作中确定数据，写入/读取电路120可以包括连接到位线BL的节点(例如，感测节点)的比较器，并且可以通过对感测节点的感测电压或感测电流执行比较操作来读取数据值。参考电压Vref和/或参考电流Iref可以被提供到写入/读取电路120，因此可以用在数据确定操作中。参照图2，参考信号生成器140生成参考电压Vref和参考电流Iref。在其他实施例中，可以在写入/读取电路120中产生参考电压Vref和参考电流Iref。可选择地，参考信号生成器140和电力生成器150可以集成在同一功能块中。

此外，写入/读取电路120可以根据与读取数据相关的读取结果来向控制逻辑130提供通过/失败信号P/F。控制逻辑130可以参考通过/失败信号P/F，因此控制存储单元阵列110的写入操作和读取操作。

控制逻辑130可以基于从存储控制器200接收到的命令CMD、地址ADDR和控制信号CTRL向存储单元阵列110输出用于写入数据的各种控制信号CTRL_RW或者从存储单元阵列110读取数据。通过这样做，控制逻辑130总体上控制存储装置100中的操作。

在本实施例中，向存储控制器200(参照图1)提供存储装置100经由正常读取操作读取的数据DATA，然后存储控制器200对数据DATA执行检错和纠错的操作。作为检错的结果，当发生不能纠正的错误时，存储控制器200控制存储装置100以在读取重试模式下进行操作。

在读取重试模式期间，存储装置100设置至少两个读取条件以读取一个页的数据。例如，当根据预先设置的正常读取条件读取的页的数据发生无法纠正的错误时，存储装置100设置与正常读取条件不同的至少两个读取条件。如上所述，尽管可以响应于由控制逻辑130执行的控制而通过存储装置100来设置所述两个读取条件，但是可以基于来自存储控制器200的参考信息块来设置所述两个读取条件。

在读取重试模式期间，根据不同的读取条件，对包括在一个页中的单元区域的数据块执行再读取操作。可以同时地或顺序地读取单元区域的数据块。单元区域的再读取的数据块可以被存储在页缓冲器121中，存储在页缓冲器121中的再读取的数据块被提供给存储控制器200，然后执行数据确定操作以搜索单元区域的电阻大小分布的谷。

可以不同地设置数据读取条件。例如，可以将电压感测方法或电流感测方法应用于数据读取操作，并可以由此来读取数据。存储单元阵列110的电阻式存储单元的电阻大小分布会因各种因素(例如时间的流逝或对其他存储单元的存储操作所导致的干扰)而偏移，因此，当利用预先设置的参考电压(或参考电流)读取数据时，可能在读取数据中发生无法纠正的错误。在这种情况下，在读取重试模式期间，在参考电压(或参考电流)的电平改变的同时，对数据进行再读取。由于以这种方式来改变读取条件，因此数据中发生的错误的数量逐渐减少。通过重复地执行参考电压(或参考电流)的电平改变的再读取操作并且执行预测其电阻大小分布的谷的操作，可以发现用于使错误的发生最小化的读取条件。

在读取重试模式期间在再读取操作中使用的各种因素可能影响读取操作。所述各种因素包括用于恒定地钳制电压的电平的钳位电压、用于将位线预充电到预定电平的预充电电压和/或用于设置数据的感测时间点的使能时间点。根据本实施例，如在下面更详细讨论的，可以在设置读取条件时改变因素的值。

图3是根据实施例的图1的存储控制器200的框图。如图3中所示，存储控制器200包括读取重试控制器(RRCtrl)210、数据确定器220、主机接口230、中央处理单元(CPU)240、ECC单元250和存储器接口260。

CPU240总体上控制存储控制器200的操作，例如，CPU240可以控制与针对存储装置100的存储操作相关的各种功能块。主机接口230与主机接合，包括从主机接收针对存储操作的请求。例如，主机接口230从主机接收包括读取数据和写入数据的各种请求，并且响应于所述请求，主机接口230针对存储装置100的存储操作产生各种内部信号。

ECC单元250对写入数据执行ECC编码过程并且对读取数据执行ECC解码过程。例如，ECC单元250可以产生针对存储装置100读取的数据的检错结果，并且可以对读取数据产生纠错操作。数据确定器220对来自存储装置100的读取数据执行数据确定操作，例如，数据确定器220可以确定读取数据的值，或者可以通过对读取数据的值执行处理操作(例如，计算操作)来确定读取数据的错误。

ECC单元250可以通过利用诸如以里德-索罗门(Reed-Solomon)(RS)码、海明(Hamming)码或循环冗余码(CRC)为例的算法来执行ECC编码过程和ECC解码过程。ECC编码过程可包括基于将被写入的数据来产生奇偶校验比特的操作，ECC解码过程可以包括检测来自读取数据的错误比特并纠正检测到的错误比特的操作。例如，ECC单元250可以将奇偶校验与奇偶校验比特进行比较，因此可以检测错误比特，并且可以通过对检测到的错误比特执行预定的逻辑运算(例如，XOR运算)来纠正检测到的错误比特，其中，当数据被编程时产生并存储奇偶校验，当读取数据时产生奇偶校验比特。

ECC单元250可以被设置成具有预定的纠错率，当纠错率提高时，针对具有同样大小的数据产生的奇偶校验比特的数量会增多。例如，当纠错率提高时，可以纠正预定的数据大小(或ECC单元)的更多个错误比特。

读取重试控制器210提供各种类型的信息以在读取重试模式期间控制存储装置100的操作，如上面所描述的。例如，读取重试控制器210可以提供用于通知读取重试模式的开始的模式信号，可以分析存储单元的电阻大小分布，并且可以提供多个读取参考信息块以预测电阻大小分布中的谷。存储装置100可以基于多个读取参考信息块来设置不同的读取条件并且利用不同的读取条件来读取数据。

存储接口260与存储装置100接合以在存储控制器200和存储装置100之间交换各种信号(例如，命令、地址、模式信号、参考信息、数据等)。

图4是示出图2的存储单元阵列110的示例的电路图。存储单元阵列110可以包括多个存储单元MC，图4示出了一个这样的存储单元阵列的示例。

参照图4，存储单元阵列110包括多条字线WL1至WLn、多条位线BL1至BLm和多个存储单元MC。这里，字线WL的数量、位线BL的数量和存储单元MC的数量可以根据一个或更多个实施例而变化。此外，连接到一条字线的存储单元MC可以被定义为页单元PAGE。

每个存储单元MC可以包括可变电阻器R和选择装置D。这里，可变电阻器R可以指可变电阻器装置或可变电阻材料，选择装置D可以指开关装置。

在描绘的实施例中，可变电阻器R连接在位线BL1至BLm中的一条和选择装置D之间，选择装置D连接在可变电阻器R和字线WL1至WLn中的一条之间。然而，发明构思的实施例不限于此。例如，选择装置D可以连接在位线BL1至BLm中的一条和可变电阻器R之间，可变电阻器R可以连接在选择装置D和字线WL1至WLn中的一条之间。

可变电阻器R可以例如响应于施加到其的电脉冲而改变成多个电阻状态中的一种。可变电阻器R可以包括具有根据电流而变化的结晶态的相变材料。相变材料可以包括各种材料，例如，通过组合两种元素而得到的GaSb、InSb、InSe或Sb₂Te₃，通过组合三种元素而得到的GeSbTe、GaSeTe、InSbTe、SnSb₂Te₄或InSbGe，或者通过组合四种元素而得到的AgInSbTe、(GeSn)SbTe、GeSb(SeTe)、Te₈₁Ge₁₅Sb₂S₂。

相变材料可以具有相对高电阻的非晶态和相对低电阻的结晶态。相变材料的相可以因电流产生的焦耳热而改变。利用相的改变，可以写入数据。

在另一实施例中，可变电阻器R可以不包括相变材料，而是可以包括例如钙钛矿化合物、过渡金属氧化物、磁性材料、铁电材料或反铁磁性材料。

选择装置D可以连接在字线WL1至WLn中的一条和可变电阻器R之间，并且根据施加到连接的字线和位线的电压，控制供应到可变电阻器R的电流。在本实施例中，选择装置D可以是PN结二极管或PIN结二极管。二极管的阳极可以连接到可变电阻器R，二极管的阴极可以连接到字线WL1至WLn中的一条。这里，当二极管的阳极和阴极之间的电压差大于二极管的阈值电压时，二极管被导通，从而电流被供应到可变电阻器R。

图5A至图5C是图4的存储单元MC的变型示例的电路图。

参照图5A，存储单元MCa包括连接在位线BL和字线WL之间的可变电阻器Ra。存储单元MCa因分别施加到位线BL和字线WL的电压来存储数据。

参照图5B，存储单元MCb包括可变电阻器Rb和双向二极管Db。可变电阻器Rb包括电阻材料，从而存储数据。双向二极管Db连接在可变电阻器Rb和字线WL之间，可变电阻器Rb连接在位线BL和双向二极管Db之间。在可选择的构造中，双向二极管Db和可变电阻器Rb的位置可以相对于彼此进行改变。通过使用双向二极管Db，可以切断可能流到未被选择的电阻器单元的漏电流。

参照图5C，存储单元MCc包括可变电阻器Rc和晶体管TR。晶体管TR是根据字线WL的电压来向可变电阻器Rc供应电流或切断电流的选择装置，即，开关装置。在图5C的实施例中，除了字线WL以外，额外地布置源极线SL以调整可变电阻器Rc的两端的电压电平。晶体管TR连接在可变电阻器Rc和源极线SL之间，可变电阻器Rc连接在位线BL和晶体管TR之间。在可选择的构造中，晶体管TR和可变电阻器Rc的位置可以相对于彼此进行改变。存储单元MCc可以根据被字线WL驱动的晶体管TR的ON状态或OFF状态而被选择或未被选择。

图6是示出电阻式存储装置所执行的读取操作的波形的示例的曲线图。

如图6中所示，读取操作包括一系列时段，例如，逻辑时段、位线建立(set-up)时段、发展/感测(developing/sensing)时段和下降时段。在逻辑时段期间，可以执行诸如选择存储单元的命令和地址解码操作的操作。然后，由于对连接到被选择的存储单元的位线执行建立操作，因此位线可以在位线建立时段期间被预充电至预定的电平。

在发展/感测时段期间，由于电流流到被选择的存储单元，因此可以改变施加到感测节点的电压，并且可以在发展/感测时段感测存储在被选择的存储单元中的数据。之后，在下降时段期间，位线的电压放电。可以在下一读取操作中重复地执行逻辑时段至下降时段。

如图6的表中所示，电阻式存储装置的用于读取操作的读取时间tCORE比其他非易失性存储器的用于读取操作的读取时间tCORE短。例如，诸如RRAM或PRAM的电阻式存储装置的读取时间小于大约1μs，这比具有大约40μs的读取时间的闪存快40倍。因此，闪存在一个读取时间tCORE期间读取相对多的单元的数据，而电阻式存储装置可以通过多个读取操作读取相对少数量的单元的数据。

图7A至图7C示出了读数据被存储在页缓冲器中的示例。

如图7A中所示，当将一个读取操作所需要的时间定义为读取时间tCORE时，闪存通过一个读取操作读取与4KB对应的一个页的数据，并将读取的页的数据存储在页缓冲器中。

比较之下，如图7B中所示，诸如RRAM或PRAM的电阻式存储装置包括具有多个单元区域(例如，四个单元区域)的一个页，并且通过一个读取操作读取一个单元区域的数据。例如，通过一个读取操作来读取对应于1KB的单元区域的数据，读取的数据被存储在页缓冲器的部分存储区中。因此，通过四个读取操作来读取四个单元区域的数据。对应于4KB并且从四个单元区域读取的数据可以被存储在页缓冲器中。

类似地，对应于1KB并且物理上遥远的数据可以通过一个读取操作来读取，并且可以被存储在页缓冲器中。例如，页缓冲器可以包括四个区域，每个区域具有1KB，通过一个读取操作读取的数据可以被拆分并且保存在四个区域中。以后，通过第二读取操作读取的数据可以被拆分并且可以保存在四个区域中，通过重复地进行读取操作，可以将所有数据存储在页缓冲器中。

根据本实施例，在图7B中示出的示例中，可以同时或顺序地执行四个读取操作。此外，如在上一实施例中所描述的，在读取重试模式下基于不同的读取条件可以分别从一页的四个单元区域读取多个数据块，基于不同的读取条件读取的四个单元区域的多个数据块可以分别存储在页缓冲器的区域中。存储在页缓冲器中的数据可以提供给存储控制器200，然后可以执行数据确定操作以预测电阻大小分布的谷。

如图7C中所示，存储单元阵列可以包括多个存储块，多个存储块中的每个存储块可以包括多个页。此外，在上一实施例中，包括在一个页中的单元区域可以被不同地限定，例如，每个单元区域可以对应于ECC单元。在图7C的示例中，一个页具有NKB的大小并且包括A个单元区域ECC1至ECCA，A个单元区域ECC1至ECCA中的每个具有MKB的大小。即，每个页包括第一至第A单元区域(其中，A是等于或大于2的整数)。页缓冲器可以包括用于存储来自第一至第A单元区域的数据块的存储区域。

图8A和图8B是示出根据发明构思的实施例的应用于存储装置的读取电路的电路图。图8A示出了应用于电压感测方法的读取电路，图8B示出了应用于电流感测方法的读取电路。

如图8A中所示，在位线建立时段期间，电容Csa被预充电了预充电电压Vpre。预充电操作由预充电晶体管(例如，在激活预充电使能信号PRE时)控制。预充电电压Vpre经由预充电晶体管被提供给电容Csa的节点。

此外，钳位晶体管被设置成适当地调整感测节点S的电压，并且响应于钳位信号Vclamp而被控制。例如，感测节点S的电压Vsense的电平可以通过钳位操作而被改变成适于被比较器所感测的电平。因在电容Csa中预充电的电压，电流流过存储单元，并且感测节点S的电压Vsense的电平因经由地端子而放出的电荷的量而逐渐降低。感测节点S的电压Vsense的电平的下降速度根据可变电阻器的电阻值而变化，在预定的时间点根据将感测节点S的电压Vsense的电平与参考电压Vref的电平进行比较的结果，可以感测数据。

例如，当存储单元的可变电阻器的电阻值大时，感测节点S的电压Vsense的电平的下降速度的值小。然而，当存储单元的可变电阻器的电阻值小时，感测节点S的电压Vsense的电平的下降速度的值大。因此，当激活感测使能信号SAE时，连接到一些存储单元的感测节点S的电压Vsense的电平大于参考电压Vref的电平，然而连接到其他存储单元的感测节点S的电压Vsense的电平小于参考电压Vref的电平。通过执行这样的感测操作，可以读取数据。

如图8B中所示，布置产生参考电流Iref的电流源，参考电流Iref经由钳位晶体管被提供给存储单元。可以以各种方式来实现产生参考电流Iref的电流源，例如，电流源可以被呈现为电流镜。

感测节点S的电压Vsense的电平根据可变电阻器的电阻值而变化。根据将感测节点S的电压Vsense的电平与参考电压Vref的电平进行比较的结果，可以感测数据。例如，当存储单元的可变电阻器的电阻值大时，感测节点S的电压Vsense的电平具有相对大的值。然而，当存储单元的可变电阻器的电阻值小时，感测节点S的电压Vsense的电平具有相对小的值。即，当感测使能信号SAE被激活时，将感测节点S的电压Vsense的电平与参考电压Vref的电平进行比较，并且根据比较结果，可以读取数据。

如图8A和图8B中所示，可以应用各种读取条件来对存储单元执行读取操作，例如，预充电电压Vpre、预充电使能信号PRE、钳位信号Vclamp、参考电压Vref、参考电流Iref和感测使能信号SAE可以影响感测的数据。根据上述的之前的实施例，可以不同地改变读取条件以分析数据的电阻大小分布的形状，可以通过改变多种因素中的至少一种来实现读取操作的变化，所述多种因素包括预充电电压Vpre、预充电使能信号PRE、钳位信号Vclamp、参考电压Vref、参考电流Iref和感测使能信号SAE。当利用电压读取方法来读取数据时，在改变包括预充电电压Vpre、预充电使能信号PRE、钳位信号Vclamp、参考电压Vref、参考电流Iref和感测使能信号SAE的因素中的至少一种的同时，可以通过读取数据来预测电阻大小分布的谷。可选择地，当利用电流读取方法来读取数据时，在改变包括参考电流Iref、钳位信号Vclamp、参考电压Vref和感测使能信号SAE的因素中的至少一种的同时，可以通过读取数据来预测电阻大小分布的谷。

图9是根据发明构思的另一实施例的执行读取重试操作的存储装置100A的框图。如图9中所示，存储装置100A包括存储单元阵列110A、写入/读取电路120A、列解码器170A、控制逻辑130A和参考信号生成器140A。此外，写入/读取电路120A包括具有用于存储A个单元区域的多个数据块的A个存储区域E_1至E_A的页缓冲器121A。此外，如前面的实施例中所描述的，参考信号生成器140A可以布置在写入/读取电路120A中。此外，在图2中示出的其他功能块或其他附加功能块也可以布置在图9的存储装置100A中，但是这里未示出。

控制逻辑130A可以从存储控制器(未示出)接收与在读取重试模式下将被执行的各种操作有关的控制信息CTRL_RR。控制信息CTRL_RR可以包括与读取参考相关的多个信息块，控制逻辑130A可以基于与读取参考相关的信息块来设置多个读取条件。此外，控制逻辑130A可以基于控制信息CTRL_RR来产生读取重试操作所需要的各种内部控制信号。例如，当一个页包括A个单元区域时，为了在A个单元区域中分别设置不同的读取条件，控制逻辑130A可以向参考信号生成器140A提供用于调整参考信号的电平的控制信号C1至CA。参考信号生成器140A可以向写入/读取电路120A提供分别与A个单元区域对应并且具有不同水平的参考电压Vref1至VrefA和/或参考电流Iref1至IrefA。

类似地，用于同时读取或顺序读取包括一个页的单元区域的写入/读取控制信号CTRL_RW可以被提供给写入/读取电路120A。为了根据单元区域进行选择，可以向列解码器170A提供列地址Y_ADDR。响应于控制逻辑130A执行的控制，可以设置再读取操作的总体条件。在图9的实施例中，通过使读取条件不同来调整参考电压Vref1至VrefA的电平和/或参考电流Iref1至IrefA的水平，但是可以通过改变不同于上述因素的因素来不同地设置读取条件。

图10示出了根据发明构思的实施例的在读取重试模式期间读取页的数据的示例。

如图10中所示，可以利用不同的读取条件以单元区域为单位来读取存储在存储单元阵列的页中的数据DATA。当将第一读取条件至第A读取条件分别定义为REF_1至REF_A，页的A个单元区域可以被同时读取，并且可以存储在页缓存器的A个存储区域E_1至E_A中。

例如，第一单元区域的数据可以根据第一读取条件REF_1而被读取并且存储在页缓冲器的第一存储区域E_1中，同时，第二单元区域的数据可以根据第二读取条件REF_2而被读取并且存储在页缓冲器的第二存储区域E_2中。类似地，第A单元区域的数据可以根据第A读取条件REF_A而被同时读取并且存储在页缓冲器的第A存储区域E_A中。

图11A和图11B示出了在读取重试模式期间读取页的数据的其他示例。在图11A和图11B的示例中，顺序地读取页的数据。参照图11A，以单元区域为单位来读取存储单元阵列中的页的数据，参照图11B，从单元区域同时读取存储单元阵列中的页的多个数据块。

如图11A中所示，页的第一单元区域可以根据第一读取条件REF_1而被读取并且存储在页缓冲器的第一存储区域E_1中，然后，页的第二单元区域可以根据第二读取条件REF_2而被读取并且存储在页缓冲器的第二存储区域E_2中。以相似的方式顺序地读取数据，最终，页的第A单元区域可以根据第A读取条件REF_A而被读取并且可以存储在页缓冲器的第A存储区域E_A中。

如图11B中所示，可以根据第一读取条件REF_1从单元区域同时读取页的多个数据块。例如，可以根据第一读取条件REF_1从A个单元区域中的每个单元区域部分地读取数据，根据第一读取条件REF_1而被部分读取的多个数据块可以根据第一读取条件REF_1而被分别存储在第一存储区域E_1至第A存储区域E_A中的多个部分中。

之后，可以根据第二读取条件REF_2从A个单元区域同时且部分地读取页的多个数据块，根据第二读取条件REF_2而从A个单元区域部分地读取的页的多个数据可以根据第二读取条件REF_2而被分别存储在第一存储区域E_1至第A存储区域E_A中的其他部分中。通过这样做，根据第A读取条件REF_A而被读取的多个数据块可以分别存储在第一存储区域E_1至第A存储区域E_A中的其他部分中。

如图11B中所示，存储在页缓冲器中的数据可以被提供给存储控制器。存储控制器可以对基于相同的读取条件读取的数据执行数据分析操作，并且可以预测电阻大小分布的谷。即，存储控制器可以接收页缓冲器的第一存储区域E_1至第A存储区域E_A的多个数据块，通过将第一存储区域E_1至第A存储区域E_A中的多个部分的多个数据块组合来形成数据单元(dataunit)，并对数据单元执行数据分析操作。

图12A至图12C是示出根据发明构思的实施例的预测电阻大小分布的谷的示例的曲线图。在图12A至图12C中，水平轴表示电流值，数值轴表示存储单元的数量。因此，在电阻大小分布中向左侧的分布表示具有相对大的电阻值的存储单元的分布，在电阻大小分布中向右侧的分布表示具有相对小的电阻值的存储单元的分布。尽管未示出，但是在图12A至图12C的曲线图中，水平轴可以表示电阻，如果这样，则向右侧的分布表示具有相对大的电阻值的存储单元的分布，向左侧的分布表示具有相对小的电阻值的存储单元的分布。

当基于预定的读取条件来读取数据时，所述读取条件可以对应于用于读取数据的参考电阻值。例如，当被设置为根据第一读取条件基于第一参考电阻值来读取数据时，可以根据存储单元的可变电阻值是大于还是小于第一参考电阻值来读取数据。根据与第一读取条件不同的第二读取条件，可以基于与第一参考电阻值不同的第二参考电阻值来读取数据。即，可以通过改变包括如上所讨论的钳位电压、预充电电压、参考电压、参考电流和感测使能信号的各种因素中的至少一种来改变用于读取数据的参考电阻值。为了使数据在读取重试模式下的错误的发生最小化，与预定的读取条件对应的参考电阻值必须最大程度地接近电阻大小分布的谷。

如图12A中所示，存储单元的电阻大小分布可以因各种因素(例如时间的流逝或因访问其他存储单元而导致的干扰)而偏移。为了正确地感测数据，读取条件必须被设置成与存储单元的电阻大小分布的谷对应。但是，当存储单元的电阻大小分布已经偏移时，正常读取操作中的预设的正常读取条件REF_N不与偏移的电阻大小分布的谷对应。在图12A的示例中，当通过对利用预设的正常读取条件REF_N读取的数据进行ECC操作而检测到无法纠正的错误时，可以执行在图12A和图12B中示出的读取重试模式。

如图12B中所示，读取重试操作可以包括多个再读取循环。在第一再读取循环中，可以执行预测电阻大小分布的谷的操作，如在前面的实施例中所陈述的，一个页可以包括多个单元区域，可以利用不同的读取条件对每个单元区域执行再读取操作。例如，当一个页包括四个单元区域时，为了再读取操作而可以设置四个读取条件REF_1至REF_4，利用所述四个读取条件REF_1至REF_4分别读取四个单元区域的多个数据块。

可以对四个单元区域中的每个单元区域的所读取的数据执行数据确定操作，可以基于数据确定操作来预测电阻大小分布的谷。在图12B的示例中，第三读取条件REF_3对应于偏移的电阻大小分布的谷，因此，在利用第三读取条件REF_3读取的数据中仅存在可通过ECC操作纠正的错误的数量。即，利用一个再读取循环来搜索与电阻大小分布的谷对应的读取条件，而不需要在改变读取条件的情况下重复地执行再读取循环，使得读取重试操作所需要的时间减少。

当以上述方式预测电阻大小分布的谷时，与预测的谷对应的读取条件(例如，第三读取条件REF_3)被设置为最终读取条件FinalREF。即，如图12C中所示，可以在下一读取重试循环中利用最终读取条件FinalREF对页执行读取操作。即，可以通过将与电阻大小分布的预测的谷对应的第三读取条件REF_3共同地应用于单元区域来读取数据。对于基于最终读取条件FinalREF读取的数据，仅可发生可纠正的错误，或者不会发生错误，从而基于最终读取条件FinalREF读取的数据可以被用作与读取命令对应的数据。

在图12A至图12C的示例中，通过一个再读取循环来发现与电阻大小分布的谷对应的读取条件，但是发明构思的一个或更多个实施例不限于此。例如，当通过一个再读取循环而没有发现与电阻大小分布的谷对应的读取条件时，在下一再读取循环中设置具有与上一循环的读取条件不同的或改变的因素的读取条件(在下文中，改变的读取条件)。基于改变的读取条件来读取数据，可以通过对数据执行确定操作来预测电阻大小分布的谷。例如，可以针对四个单元区域而将改变的读取条件设置为四个不同的改变的读取条件。当通过前述过程预测电阻大小分布的谷时，以图12C为例，可以将与电阻大小分布的预测的谷对应的改变的读取条件设置为最终读取条件。

图13是根据发明构思的实施例的操作存储装置的方法的流程图。

如图13中所示，存储装置响应于来自存储控制器的读取命令和地址利用正常读取条件执行读取操作，并且向存储控制器提供读取的数据。根据地址，可以读取与一个页对应的数据，存储控制器对读取的数据执行检错操作。页的存储单元的电阻大小分布可能因各种因数(例如时间的流逝或由于对其他存储单元进行存储操作而导致的干扰)而偏移，从而在读取的数据中发生错误(S11)。

根据存储控制器执行的检错操作的结果，确定是否可以通过执行ECC操作来纠正错误。当发生不能通过ECC操作来纠正的错误时，存储控制器控制存储装置以在读取重试模式下操作。因此存储装置进入读取重试模式(S12)。存储控制器向存储装置提供指示将被用在读取重试操作中的多个读取条件的读取参考信息以及指示读取重试模式的开始的信号。如上所述，一个页可以包括多个单元区域，可以在读取重试模式期间根据不同的读取条件来读取单元区域的多个数据块。

存储装置基于来自存储控制器的读取参考信息来设置各个读取条件(S13)。根据设置的读取条件，读取每个单元区域的数据。例如，为A个单元区域设置A个不同的读取条件，根据A个不同的读取条件读取的多个数据块被存储在页缓冲器(S14)中。存储装置向存储控制器提供存储在页缓冲器中的数据并从存储控制器接收读取参考信息(S15)，所述读取参考信息是以通过分析A个单元区域中的每个单元区域的数据而得到的电阻大小分布为基础的。存储装置基于读取参考信息设置最终读取条件(S16)，并利用设置的最终读取条件来读取页的数据(S17)。

图14是根据发明构思的实施例的操作存储***的方法的流程图。存储***包括存储控制器和存储装置。

存储***从主机接收关于数据的读取请求(S21)，并且响应于读取请求，利用正常读取条件来读取页的数据(S22)。不同地设置用于存储装置的数据读取单元和用于存储装置和存储控制器的数据交换单元。例如，页的一多个部分的多个数据块可以被顺序地读取并存储在页缓冲器中，当所有的数据被存储在页缓冲器中时，存储的数据可以从存储装置被提供到存储控制器。可选择地，可以以页为单位来读取数据，因此通过一个读取操作读取的数据可以被存储在页缓冲器中，存储的数据可以从存储装置被提供至存储控制器。

存储控制器对利用正常读取条件读取的数据执行检错操作。作为检错操作的结果，存储控制器确定错误的数量是否大于预定的阈值K(S23)。当错误的数量等于或小于阈值K时，存储控制器不单独地执行读取重试操作，而是结束读取操作(S24)。

然而，当错误的数量大于阈值K时，存储控制器向存储装置提供指示读取重试模式的开始的模式信号和用于设置分别对应于一个页的A个单元区域的读取条件的读取参考信息。存储装置基于读取参考信息设置A个不同的读取条件(S25)，并根据设置的A个不同的读取条件对所述页执行A次读取操作(S26)。如上所述，可以同时或顺序地执行读取操作A次。利用A个不同的读取条件读取的A个单元区域的多个数据块被存储在页缓冲器中，然后被提供给存储控制器。存储控制器分析A个单元区域中的每个单元区域的电阻大小分布(S27)，并且根据电阻大小分布的分析结果，选择与A个单元区域中的每个单元区域的电阻大小分布的谷对应的读取参考(S28)。

由于对利用A个不同的读取条件读取的多条数据中的每个数据块分析电阻大小分布，因此利用A个不同的读取条件之中的至少一个读取条件读取的一些数据可能具有错误，错误的数量等于或小于阈值K，从而可以通过对其执行ECC操作来纠正数据的错误。A个不同的读取条件之中的使发生的错误的数量等于或小于阈值K的至少一个读取条件被设置为最终读取条件。例如，导致产生最小数量的错误的读取条件被设置为最终读取条件。之后，利用最终读取条件来读取页的数据(S29)，利用最终读取条件读取的数据被用作响应于读取请求的数据。

图15是示出根据发明构思的另一实施例的存储装置的操作的框图。在图15的实施例中，页缓冲器的大小小于在存储单元阵列中定义的页的大小。

如图15中所示，可以以利用不同的读取条件读取包括在一个页中的至少两个单元区域的数据的方式来定义一个再读取循环。读取的数据被存储在页缓冲器PB中，存储在页缓冲器PB中的数据被提供给存储控制器。根据图15的实施例，可以执行至少两个再读取循环，存储控制器可以对通过至少两个再读取循环读取的数据执行数据确定操作。根据数据确定操作的结果，预测电阻大小分布的谷，与电阻大小分布的谷对应的读取条件被设置为最终读取条件，然后利用最终读取条件来读取页的单元区域的多个数据块。

在图15的实施例中，页的大小对应于8KB，页缓冲器PB的大小对应于4KB，页的单元区域中的每个单元区域的大小对应于2KB。在第一再读取循环中，根据第一读取条件REF_1来读取第一单元区域的数据Data_1，第一单元区域的数据Data_1存储在页缓冲器PB的第一存储区域E_1中，根据第二读取条件REF_2来读取第三单元区域的数据Data_3，第三单元区域的数据Data_3存储在页缓冲器PB的第二存储区域E_2中。可以同时执行利用第一读取条件REF_1和第二读取条件REF_2的再读取操作，页的第一单元区域的数据Data_1和第三单元区域的数据Data_3可以被提供给存储控制器。

在第二再读取循环中，将根据第三读取条件REF_3读取的第二单元区域的数据Data_2和根据第四读取条件REF_4读取的第四单元区域的数据Data_4分别存储在页缓冲器PB的第一存储区域E_1和第二存储区域E_2中。

存储控制器可以对页的四个单元区域的数据Data_1至数据Data_4执行数据确定操作。基于数据确定操作的结果，存储控制器向存储装置提供用于设置最终读取条件Final_REF的读取参考信息。存储装置利用最终读取条件Final_REF读取数据，并向存储控制器提供利用最终读取条件Final_REF读取的数据Data_1至数据Data_4。

图16A至图18B示出了根据发明构思的实施例的改变读取条件的各个示例。下面参照图8的读取电路来描述图16A至图18B中示出的曲线图。

图16A和图16B示出了通过调整感测使能信号被激活的时间点来改变读取条件的示例。如图16中所示，根据存储单元的电阻状态R1至R4，可以改变感测节点S的电压Vsense的电平的下降速度，可以响应于用于控制比较器的感测时间点的感测使能信号SAE来不同地读取存储单元的多个数据块。例如，根据在正常读取条件中使用的感测使能信号SAE_N，在预定的时间点，具有第三电阻状态R3和第四电阻状态R4的存储单元的感测节点S的电压Vsense的电平可以比参考电压Vref大，而具有第一电阻状态R1和第二电阻状态R2的存储单元的感测节点S的电压Vsense的电平可以比参考电压Vref小。另一方面，根据第一读取条件中使用的感测使能信号SAE_1，具有第二电阻状态R2的存储单元的感测节点S的电压Vsense的电平可以比参考电压Vref大。此外，根据第二读取条件中使用的感测使能信号SAE_2，具有第三电阻状态R3的存储单元的感测节点S的电压Vsense的电平可以比参考电压Vref小。

在本实施例中，当利用第一读取条件来读取包括在页中的第一单元区域并且利用第二读取条件来读取包括在页中的第二单元区域时，如图16B中所示，在第一读取条件中感测使能信号SAE_1的激活时间可以不同于在第二读取条件中感测使能信号SAE_2的激活时间。即使当存储单元的电阻大小分布偏移时，通过改变感测使能信号的激活时间来再读取数据并确定数据，从而可以搜索感测使能信号的使发生的错误最少的激活时间。

图17A和图17B示出了通过改变预充电使能信号PRE或钳位信号Vclamp来改变读取条件的示例。如图17A中所示，可以通过使激活预充电使能信号PRE的时段不同来改变读取条件。例如，时段PRE_N、时段PRE_1和时段PRE_2被设置成彼此不同，在时段PRE_N中预充电使能信号PRE在正常操作模式期间被激活，在时段PRE_1中预充电使能信号PRE在读取重试模式期间被激活，在时段PRE_2中与第二读取条件对应的预充电使能信号PRE在读取重试模式期间被激活。由于预充电使能信号PRE的激活时段彼此不同，因此在电容Csa中充入的电荷量会变化，从而施加到感测节点SN的预充电电压Vpre的电平会变化。

可选择地，如图17B中所示，可以通过调整钳位信号Vclamp的大小和宽度来改变读取条件。例如，在正常操作模式期间钳位信号CLP_N的大小和/或宽度可以不同于在读取重试模式期间与第一读取条件对应的钳位信号CLP_1的大小和/或宽度以及在读取重试模式期间与第二读取条件对应的钳位信号CLP_2的大小和/或宽度。通过调整钳位信号Vclamp的大小和宽度，可以改变施加到感测节点SN的电压的电平。

图18A和图18B示出了通过改变参考电压Vref的电平、参考电流Iref的大小或预充电电压Vpre的电平来改变读取条件的示例。如图18A中所示，在正常操作模式下的参考电压Vref的电平或预充电电压Vpre的电平可以与在读取重试模式下对应于读取条件的参考电压Vref的电平或预充电电压Vpre的电平不同。在图18A的示例中，与第一读取条件对应的参考电压Vref_1或预充电电压Vpre_1的电平比在正常操作模式下的参考电压Vref_N或预充电电压Vpre_N的电平低，与第二读取条件对应的参考电压Vref_2或预充电电压Vpre_2的电平比在正常操作模式下的参考电压Vref_N或预充电电压Vpre_N的电平高。类似地，在图18B的示例中，与第一读取条件对应的参考电流Iref_1的电平比在正常读取模式下的参考电流Iref_N的电平低，与第二读取条件对应的参考电流Iref_2的电平比在正常读取模式下的参考电流Iref_N的电平高。

图19是根据发明构思的另一实施例的操作存储***的方法的流程图。在图19的实施例中，存储***包括存储控制器，参照在存储***的操作方法过程中存储控制器的操作来描述图19的实施例。

响应于来自主机的请求，存储控制器控制关于存储装置的读取操作，为此，存储控制器向存储装置输出读取命令(S31)。用于指示将被读取的存储单元的地址以及读取命令可以被输出到存储装置，可以基于地址来选择存储装置的页。

存储控制器从存储装置接收读取的数据(S32)，对读取的数据执行检错操作，因此确定错误的数量是否大于预定的阈值(S33)。当错误的数量小于预定的阈值时，对该地址的读取操作结束(S34)。

作为确定的结果，当错误的数量大于预定的阈值时，存储控制器控制读取重试模式的开始以基于数据确定操作来分析存储单元的电阻大小分布并预测电阻大小分布的谷。此外，存储控制器产生指示A个读取条件的读取参考信息，以基于彼此不同的A个读取条件来控制从与地址对应的页的单元区域读取数据，并且向存储装置输出读取参考信息(S35)。存储装置设置与读取参考信息对应的A个读取条件，并且利用A个不同的读取条件对A个单元区域执行读取操作。然后，存储控制器接收A个单元区域的读取数据(S36)。存储控制器对A个单元区域中的每个单元区域的电阻大小分布进行分析(S37)，并且向存储装置输出关于与电阻大小分布的谷对应的最终读取条件的信息(S38)。

图20是根据发明构思的另一实施例的存储***300的框图。

参照图20，存储***300包括存储装置310和存储控制器320。存储装置310包括存储单元阵列311、写入/读取电路312和控制逻辑313。此外，写入/读取电路312包括页缓冲器312_1。在本实施例中，存储装置310还包括数据确定器314。此外，存储控制器320包括读取重试控制器321。

根据图20的实施例，在读取重试模式下，存储装置310执行对读取数据的数据确定操作。例如，当根据正常读取操作读取的数据之中发生无法纠正的错误时，存储装置310在读取重试控制器321的控制下开始读取重试模式。在读取重试模式下，如在前面的实施例中所描述的，可以分别基于不同的读取条件来读取一个页的单元区域的多个数据块，数据确定器314对读取的数据执行数据确定操作以分析电阻大小分布并且预测谷。数据确定操作的结果DET被提供给存储控制器320，存储控制器320基于数据确定操作的结果DET来控制读取重试模式期间的总体操作。

图21是根据发明构思的另一实施例的存储***400的框图。参照图21，存储***400包括存储装置410和存储控制器420。存储装置410包括存储单元阵列411、写入/读取电路412和控制逻辑413。此外，写入/读取电路412包括页缓冲器412_1。在本实施例中，存储控制器420还包括读取重试控制器421、数据确定器422和信息存储器423。在图21的实施例中，数据确定器422布置在存储控制器420中，但是如在前面的图20的实施例中，数据确定器422可以布置在存储装置410中。

如在前面的实施例中所陈述的，读取重试控制器421控制在读取重试模式下执行的总体操作，数据确定器422对根据不同的读取条件从单元区域读取的多个数据块执行数据确定操作。作为数据确定操作的结果，预测读取目标页的存储单元的电阻大小分布的谷，并且选择与电阻大小分布的谷对应的读取条件。

存储单元阵列411包括多个页，针对所述多个页选择不同的读取条件。例如，在存储单元阵列411的每个页中电阻大小分布可能偏移，使得与电阻大小分布的谷对应的读取条件可以在每个页中不同。信息存储器423存储关于分别与页对应的读取条件的多个信息块。之后，在正常读取操作中，存储控制器420参考关于读取条件的存储在信息存储器423中的多个信息块，并且向存储装置410提供关于与读取目标页对应的读取条件的信息。

图22、图23A和图23B是在图21的实施例中信息被存储在存储单元的各个区域中的示例的框图。在图22、图23A和图23B中，在读取重试模式下基于不同的读取条件从页的单元区域读取多个数据块，通过读取的多个数据块来选择使错误的数量最小化的读取条件，与被选择的读取条件相关的读取参考信息被存储在存储控制器中。此外，根据存储的读取参考信息，读取操作可以被执行为根据存储的读取参考信息利用不同的读取条件(例如，正常读取条件)针对每个区域的正常读取操作。

如图22中所示，存储单元阵列可以包括多个页(例如，B个页PAGE1至PAGEB)，读取条件可以在每个页中不同。例如，可以针对第一页PAGE1设置第一读取条件(例如，第一正常读取条件REF_N1)，可以针对第二页PAGE2设置第二读取条件(例如，第二正常读取条件REF_N2)。用于设置针对每个页的读取条件的读取参考信息可以被存储在存储控制器中，在正常读取操作中，可以根据读取参考信息基于不同的读取条件从每个页读取数据。

可以根据片(tile，瓦片)来限定存储单元阵列。例如，每个片可以包括存储单元和连接到存储单元的字线和位线。此外，片可以包括行解码器和列解码器，其中，行解码器共同连接到字线，列解码器共同连接到位线。例如，在图23A的实施例中，示出了片TILEA和片TILEB。

参照片TILEA，如在前面的实施例中所描述的，片TILEA可以多个页，在读取重试模式下，可以利用不同的读取条件从每个页的单元区域读取多个数据块。之后，可以通过对所述多个数据块执行数据确定操作来分析存储单元的电阻大小分布，并且可以预测电阻大小分布的谷。可以选择并存储用于使片TILEA的多个页中的错误发生共同地最小化的读取条件REF_N1，随后，可以在下一正常读取操作中基于读取条件REF_N1读取数据。类似地，可以针对片TILEB来选择并存储读取条件REF_N2，并且可以在下一正常读取操作中基于读取条件REF_N2读取数据。图23A的示例可以有效地应用于片的电阻大小分布以类似的方式偏移的情况。

可以根据块(block)来限定存储单元阵列，每个块可以包括多个片。在图23B的示例中，示出了第一块BLK1和第二块BLK2，其中第一块BLK1和第二块BLK2中的每个块可以均包括多个片。

参照第一块BLK1，如在前面的实施例中所描述的，在读取重试模式下，可以利用不同的读取条件从每个片的每个页的单元区域读取多个数据块。可以选择并存储用于使第一块BLK1的页中错误发生最小化的读取条件REF_N1，并且在下一正常读取操作中，可以基于读取条件REF_N1来读取第一块BLK1的数据。类似地，可以针对第二块BLK2选择并存储读取条件REF_N2，可以在下一正常读取操作中基于读取条件REF_N2来读取第二块BLK2的数据。图23B的示例可以有效地应用于块的电阻大小分布以类似的方式偏移的情况。

在图23A和图23B的示例中，利用读取条件REF_N1和REF_N2通过读取操作会仅发生ECC可纠正的错误，但是在一些页中可能产生无法纠正的错误。在这种情况下，可以对所述一些页执行读取重试模式，并且通过向其应用本实施例，可以减少读取重试模式所需要的时间。此外，由于基于电阻大小分布的谷的预测结果来预先存储读取参考信息，因此可以减少读取重试模式开始的次数。

图24是根据发明构思的实施例的存储***应用于存储卡***500的示例的框图。假设存储***是电阻式存储***。

参照图24，存储卡***500可以包括主机500和存储卡520。主机500可以包括主机控制器511和主机连接件512。存储卡520包括卡连接件521、卡控制器522和存储装置523。这里，存储装置523可以利用图1至图23中示出的实施例中的一个来实现，从而在读取重试模式下，存储装置523可以利用不同的读取条件执行读取操作并且执行根据电阻大小分布中的谷的预测结果设置读取条件的操作。

主机510可以将数据写入到存储卡520或者可以读取存储在存储卡520中的数据。主机控制器511可以通过主机连接件512向存储卡520发送命令CMD、主机510中的时钟发生器(未示出)产生的时钟信号CLK以及数据DATA。

响应于通过卡连接件521接收的命令CMD，卡控制器522可以与卡控制器522中的时钟发生器(未示出)产生的时钟信号同步地将数据DATA存储在存储装置523中。存储装置523可以存储从主机510发送的数据DATA。

存储卡520可以被实现为例如紧凑型闪存卡(CFC)、微硬盘、SMC、MMC、安全数字卡(SDC)、记忆棒或USB闪存驱动器。

图25示出了根据发明构思的实施例的存储模块600。假设存储模块600是电阻式存储模块。

参照图25，存储模块600包括存储装置621至624和控制芯片610。存储装置621至624中的每个可以利用在图1至图23中示出的实施例中的一个实施例来实现。响应于从外部存储控制器发送的各种信号，控制芯片610控制存储装置621至624。例如，根据从外部源发送的各种命令和地址，控制芯片610可以激活与各种命令和地址对应的存储装置621至624，因此控制写入操作和读取操作。此外，控制芯片610可以对从存储装置621至624中的每个存储装置输出的读取数据执行各种后处理操作，例如，控制芯片610可以对读取数据执行检错和纠错。

在本实施例中，存储装置621至624中的每个可以在控制芯片610的控制下在读取重试模式下操作。在读取重试模式下，存储装置621至624中的每个可以利用不同的读取条件执行读取操作并且执行根据电阻大小分布的谷的预测结果设置读取条件的操作。

图26是根据发明构思的实施例的包括存储***的计算***700的框图。假设存储***是电阻式存储***。

参照图26，计算***700可以包括存储***710、处理器720、RAM730、输入/输出装置(I/O)740和电源装置750。存储***710包括存储装置711和存储控制器712。尽管图26中未示出，但是计算***700还可以包括与例如视频卡、声卡、存储卡、USB装置或其他电子产品进行通信的端口。计算***700可以被实现为个人计算机(PC)或诸如以笔记本计算机、移动电话、个人数字助理(PDA)或照相机为例的便携式电子装置。

处理器720执行具体的计算和/或任务。在本实施例中，处理器720可以是微处理器、中央处理单元(CPU)等。处理器720可以经由诸如以地址总线、控制总线或数据总线为例的总线760与RAM730、I/O装置740以及存储***710进行通信。这里，存储***710和/或RAM730可以利用在图1至图23中示出的实施例中的一个实施例的存储装置来实现。

在本实施例中，处理器720还可以连接到诸如***组件互连(PCI)总线的外延总线。

RAM730存储用于操作计算***700的数据。如上所描述的，根据发明构思的一个或更多个实施例的存储装置可以应用于RAM730。DRAM、移动DRAM、SRAM、PRAM、FRAM和/或MRAM可以用作RAM730。

例如，I/O装置740可以包括诸如键盘、小型键盘和/或鼠标的输入单元和诸如打印机和/或显示器的输出单元。电源装置750对计算***700的操作供应操作电压。

尽管已经参照示例性实施例具体示出并描述了发明构思，但是本领域技术人员将清楚的是，在不脱离发明构思的精神和范围的情况下可以进行各种改变和修改。因此，应该理解的是，上面的实施例不是限制性的，而是示例性的。

Claims

1.一种操作存储装置的方法，所述方法包括：

开始读取重试模式；

利用不同的读取条件读取多个单元区域的数据；以及

根据针对从单元区域读取的数据的数据确定操作的结果，针对单元区域设置最终读取条件。

2.如权利要求1所述的方法，其中，当在通过正常读取操作从单元区域读取的数据中发生的错误的数量大于阈值时，开始读取重试模式。

3.如权利要求1所述的方法，其中，单元区域的数据被同时读取并且同时存储在页缓冲器中。

4.如权利要求1所述的方法，其中，单元区域的数据被顺序地读取并且顺序地存储在页缓冲器中。

5.如权利要求1所述的方法，其中，数据确定操作的结果预测单元区域的电阻大小分布的谷，

其中，将对应于预测的谷的读取条件设置为最终读取条件。

6.如权利要求1所述的方法，所述方法还包括通过共同地利用最终读取条件来读取所述多个单元区域的数据，

其中，当在利用最终读取条件读取的数据中发生的错误的数量大于阈值时，所述方法还包括利用不同的读取条件针对单元区域重复地执行读取操作以及根据针对读取的数据的数据确定操作的结果设置最终读取条件。

7.如权利要求1所述的方法，所述方法还包括通过共同利用最终读取条件读取单元区域的数据，

其中，当在利用最终读取条件读取的数据中发生的错误的数量等于或小于阈值时，所述方法还包括结束读取重试模式。

8.如权利要求1所述的方法，其中，单元区域包括第一单元区域和第二单元区域，分别从第一单元区域和第二单元区域读取的第一数据和第二数据存储在页缓冲器中，

其中，基于第一读取条件从第一单元区域读取第一数据，基于第二读取条件从第二单元区域读取第二数据。

9.如权利要求8所述的方法，其中，每个读取条件包括具有在读取数据中能够使用的钳位信号、预充电电压、预充电使能信号、参考电压、参考电流和感测使能信号的因素中的至少一种，

其中，第一读取条件和第二读取条件彼此不同之处在于包括钳位信号、预充电电压、预充电使能信号、参考电压、参考电流和感测使能信号的因素中的至少一种。

10.如权利要求8所述的方法，其中，第一单元区域和第二单元区域中的每个对应于纠错码单元。

11.一种操作包括存储单元阵列的存储***的方法，存储单元阵列包括具有第一单元区域和第二单元区域的至少一个页，所述方法包括：

根据对从所述至少一个页读取的数据执行的检错结果，开始读取重试模式；

在页缓冲器中存储基于第一读取条件从第一单元区域读取的第一数据；

在页缓冲器中存储基于与第一读取条件不同的第二读取条件从第二单元区域读取的第二数据；以及

基于存储在页缓冲器中的第一数据和第二数据中的每个数据的电阻大小分布的分析结果来设置最终读取条件。

12.如权利要求11所述的方法，所述方法还包括，

基于最终读取条件从第一单元区域和第二单元区域中的每个读取数据；以及

结束读取重试模式。

13.如权利要求11所述的方法，其中，设置最终读取条件的步骤包括将第一读取条件和第二读取条件之中的读取条件设置为最终读取条件，其中，所述读取条件使数据错误的发生最小化。

14.如权利要求11所述的方法，其中，设置最终读取条件的步骤包括，根据第一数据和第二数据中的每个数据的电阻大小分布的分析结果，将与第一读取条件和第二读取条件不同的读取条件设置为最终读取条件。

15.如权利要求11所述的方法，所述方法还包括：

结束读取重试模式；以及

在正常读取模式下，利用与针对所述至少一个页的最终读取条件相等的读取条件读取所述至少一个页的数据。

16.如权利要求11所述的方法，其中，所述至少一个页包括第一单元区域至第A单元区域，其中，A是等于或大于2的整数，

其中，页缓冲器包括用于存储来自第一单元区域至第A单元区域的多个数据块的存储区域。

17.如权利要求11所述的方法，其中，同时执行基于第一读取条件对第一单元区域的读取操作以及基于第二读取条件对第二单元区域的读取操作。

18.如权利要求11所述的方法，其中，顺序地执行基于第一读取条件对第一单元区域的读取操作以及基于第二读取条件对第二单元区域的读取操作。

19.一种操作包括存储控制器的存储***的方法，所述方法包括：

利用存储控制器接收基于第一正常读取条件读取的多个单元区域的数据；

根据对单元区域的数据执行的检错结果，确定是否对单元区域开始读取重试模式；

在读取重试模式下，控制基于不同的读取条件从所述多个单元区域读取数据；

对基于不同的读取条件从单元区域读取的每个数据的电阻大小分布进行分析；

根据电阻大小分布的分析结果，控制基于最终读取条件从单元区域读取的数据。

20.如权利要求19所述的方法，所述方法还包括：

将读取条件控制为最终读取条件，其中，所述读取条件使错误的发生最小化并且来自于在读取单元区域中使用的不同的读取条件之中。