KR20110037384A - 전압 안정화 감지회로 및 감지방법 - Google Patents

전압 안정화 감지회로 및 감지방법 Download PDF

Info

Publication number
KR20110037384A
KR20110037384A KR1020090094805A KR20090094805A KR20110037384A KR 20110037384 A KR20110037384 A KR 20110037384A KR 1020090094805 A KR1020090094805 A KR 1020090094805A KR 20090094805 A KR20090094805 A KR 20090094805A KR 20110037384 A KR20110037384 A KR 20110037384A
Authority
KR
South Korea
Prior art keywords
signal
voltage
stabilization
bandgap
activated
Prior art date
Application number
KR1020090094805A
Other languages
English (en)
Inventor
류승한
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090094805A priority Critical patent/KR20110037384A/ko
Publication of KR20110037384A publication Critical patent/KR20110037384A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205—Substrate bias-voltage generators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Electronic Switches (AREA)

Abstract

본 발명은 전압 안정화 감지회로 및 전압 안정화 감지방법에 관한 것으로, 본 발명에 따른 전압 안정화 감지회로는, 전원전압이 소정 레벨 이상이면 활성화되는 파워 온 리셋 신호를 생성하는 리셋신호 생성부; 상기 파워 온 리셋 신호에 응답하여 활성화되고 지연된 안정화 신호에 응답하여 비활성화되는 밴드갭 활성화 신호를 생성하는 제어부; 상기 밴드갭 활성화 신호에 의해 활성화되어 기준전압을 생성하는 밴드갭부; 상기 전원전압을 전압분배해 출력하는 전압분배부; 및 상기 전압분배부의 출력전압과 상기 기준전압을 비교해 상기 안정화 신호를 생성하는 비교부를 포함한다.
전압, 안정화, 밴드갭

Description

전압 안정화 감지회로 및 감지방법{CIRCUIT AND METHOD FOR DETECTING STABLITY OF VOLTAGE}
본 발명은 전압 안정화 감지회로 및 감지방법에 관한 것으로, 더욱 상세하게는, 반도체 장치의 초기 동작시 전원전압의 안정화 여부를 정확히 감지하는 전압 안정화 감지회로에 관한 것이다.
반도체 집적회로에는 외부 전원전압의 전위 레벨을 감지하여 특정 초기화 신호, 즉 전압이 안정되었음을 알림으로써, 칩 내에 탑재되는 여러 회로들의 초기화를 담당하는 신호를 발생하는 전압 안정화 감지회로가 사용되고 있다.
도 1은 종래의 전압 안정화 감지회로를 도시한 도면이다.
도 1을 보면, PMOS트랜지스터(P1)와 NMOS트랜지스터(N1)가 서로 직렬로 연결된 인버터 형 검출부가 외부 전원전압(VDD)의 레벨을 감지하여 그 출력 노드(DET)가 전원전압(VDD)레벨에 따라 서로 다른 극성을 가지게 된다. 여기서 외부 전원전 압(VDD)의 레벨은 전원전압(VDD)과 접지전압 사이에 형성된 직렬저항(R1, R2)으로 구성된 디바이더(Divider)의 구성을 통해 그 레벨이 감지되도록 구성되었다. PMOS트랜지스터(P1)의 게이트에는 접지전압이 그대로 연결되지만 NMOS트랜지스터(N1)의 게이트에는 외부 전원전압(VDD)이 저항 R1/R2에 의해 분배된 레벨이 연결된다. 검출부의 출력노드(DET)에 연결된 인버터(INV1,2)는 검출부의 출력(DET)값을 버퍼링한 신호(POR)를 칩내 다른 회로들에 전달한다.
상술한 종래의 전압 안정화 감지회로는 트랜지스터(P1, N1)와 저항(R1, R2)으로 구성되어 기본적으로 스큐(skew)에 취약한 동작을 하게 된다. 따라서 전압(VDD)이 안정화 되었음을 나타내는 신호(POR)가 활성화되는 레벨이 동작 특성 및 스큐에 따라 달라지게 된다. 따라서 본래 의도한 레벨보다 낮은 전압(VDD) 하에서 칩이 동작하게 되는 문제가 발생할 수 있다. 또한, 이를 보완하고자 신호(POR)가 활성화되는 레벨을 마냥 높이면 로우 파워(low power) 칩의 구현이 불가능해진다는 문제가 발생한다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 항상 일정한 레벨에서 전압이 안정화되었음을 감지하는 전압 안정화 감지회로를 제공하고자 하는데, 그 목적이 있다.
또한, 정확하게 전압의 안정화 여부를 감지하면서도, 적은 전류를 소모하는 전압 안정화 감지회로를 제공하고자 하는데, 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 제1실시예에 따른 전압 안정화 감지회로는, 전원전압이 소정 레벨 이상이면 활성화되는 파워 온 리셋신호를 생성하는 리셋신호 생성부; 상기 파워 온 리셋 신호에 응답하여 활성화되고 지연된 안정화 신호에 응답하여 비활성화되는 밴드갭 활성화 신호를 생성하는 제어부; 상기 밴드갭 활성화 신호에 의해 활성화되어 기준전압을 생성하는 밴드갭부; 상기 전원전압을 전압분배해 출력하는 전압분배부; 및 상기 전압분배부의 출력전압과 상기 기준전압을 비교해 상기 안정화 신호를 생성하는 비교부를 포함할 수 있다.
상기 전압분배부와 상기 비교부는, 상기 밴드갭 활성화 신호에 응답하여 활성화/비활성화되는 것을 특징으로 할 수 있다.
또한, 상기한 목적을 달성하기 위한 본 발명의 제2실시예에 따른 전압 안정화 감지회로는, 전원전압이 소정 레벨 이상이면 활성화되는 파워 온 리셋 신호를 생성하는 리셋신호 생성부; 상기 파워 온 리셋 신호에 응답하여 활성화되고 지연된 안정화 신호에 응답하여 비활성화되는 밴드갭 트리거 신호를 생성하는 제어부; 상기 파워 온 리셋신호가 활성화되고, 상기 밴드갭 트리거 신호 또는 액티브 신호 중 하나가 활성화되면 밴드갭 활성화 신호를 활성화시키는 밴드갭 활성화부; 상기 안정화 신호를 지연시켜 상기 지연된 안정화 신호를 생성하고, 상기 지연된 안정화 신호와 오토 리드 설정신호에 응답하여 오토 리드 활성화 신호를 생성하는 오토 리드 활성화부; 상기 밴드갭 활성화 신호에 의해 활성화되어 기준전압을 생성하는 밴드갭부; 상기 전원전압을 전압분배해 출력하는 전압분배부; 및 상기 전압분배부의 출력전압과 상기 기준전압을 비교해 상기 안정화 신호를 생성하는 비교부를 포함할 수 있다.
상기 전압분배부와 상기 비교부는, 상기 밴드갭 트리거 신호에 응답하여 활성화 비활성화 되는 것을 특징으로 할 수 있다.
또한, 상기 목적을 달성하기 위한 본 발명에 따른 전압 안정화 감지방법은, 전원전압이 소정 레벨 이상이면 파워 온 리셋 신호를 활성화하는 단계; 상기 파워 온 리셋 신호에 응답하여 밴드갭 활성화 신호를 활성화하는 단계; 상기 밴드갭 활성화 신호에 응답하여 밴드갭 회로에서 기준전압이 생성되는 단계; 상기 전원전압이 전압분배되는 단계; 및 상기 기준전압과 전압분배된 전원전압을 비교해 안정화 신호를 생성하는 단계를 포함할 수 있다.
상기 전압 안정화 감지방법은, 상기 안정화 신호의 활성화 이후에 상기 밴드갭 활성화 신호가 비활성화되는 단계를 더 포함할 수 있다.
본 발명에 따르면, 단지 파워 온 리셋 신호의 활성화에 의해 칩의 동작이 시작되지 아니하며, 밴드갭 회로에서 생성된 기준전압과 전원전압이 분배된 전압과의 비교 결과 전원전압의 레벨이 충분히 높은 경우에 칩의 동작이 시작된다. 따라서 트랜지스터 저항 등 칩내의 소자의 스큐와 관계없이, 항상 전원전압이 일정한 레벨에 도달하였을 때 칩이 동작을 개시하게 하여 안정적인 동작을 보장할 수 있다는 장점이 있다.
또한, 파워 온 리셋 신호의 활성화에 의해 밴드갭 회로를 활성화시키고, 이후에 전원전압이 안정화 되었다는 안정화 신호가 활성화되면 밴드갭 회로를 비활성화시킴으로써, 밴드갭 회로의 온/오프를 효율적으로 제어하여 전체 전류소비를 줄일 수 있다는 장점이 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2는 본 발명의 제1실시예에 따른 전압 안정화 감지회로의 구성도이다.
도 2에 도시된 바와 같이, 본 발명의 제1실시예에 따른 전압 안정화 감지회로는, 전원전압(EXT_VDD)이 소정 레벨 이상이면 활성화되는 파워 온 리셋 신 호(POR)를 생성하는 리셋신호 생성부(210); 파워 온 리셋 신호(POR)에 응답하여 활성화되고 지연된 안정화 신호(DTVCC_D)에 응답하여 비활성화되는 밴드갭 활성화 신호(BG_EN)를 생성하는 제어부(220); 밴드갭 활성화 신호(BG_EN)에 의해 활성화되어 기준전압(VREF_BG)을 생성하는 밴드갭부(230); 전원전압(EXT_VDD)을 전압분배해 출력하는 전압분배부(240); 및 전압분배부(240)의 출력전압(VDD_DIV)과 기준전압(VREF_BG)을 비교해 안정화 신호(DTVCC)를 생성하는 비교부(250)를 포함한다.
리셋신호 생성부(210)는 전원전압(EXT_VDD)이 소정 레벨 이상으로 올라가면 파워 온 리셋 신호(POR)를 활성화시킨다. 파워 온 리셋신호(POR)는 '하이'상태를 유지하다가, 전원전압(EXT_VDD)이 소정 레벨 이상으로 올라가면 '로우'상태로 떨어진다. 리셋신호 생성부(210)는 종래의 전압 안정화 감지회로에 대응되는 구성으로, 도 1과 동일하게 구성될 수 있다. 다만, 리셋신호 생성부(210)만으로는 정확히 전원전압(EXT_VDD)의 안정화 여부의 감지가 되지 않기에 본 발명에서는 다른 구성들이 추가된다.
제어부(220)는 파워 온 리셋 신호(POR)에 응답하여 활성화되고 지연된 안정화 신호(DTVCC_D)에 응답하여 비활성화되는 밴드갭 활성화 신호(BG_EN)를 생성한다. 상세하게, 파워 온 리셋 신호(POR)가 활성화되면 이에 응답하여 밴드갭 활성화 신호(BG_EN)가 '하이'로 활성화되고, 지연된 안정화 신호(DTVCC_D)가 활성화되면 이에 응답하여 밴드갭 활성화 신호(BG_EN)가 '로우'로 비활성화된다. 이러한 제어부(220)는 SR래치를 이용하여 간단히 구성될 수 있다.
밴드갭부(230)는 밴드갭(bandgap) 회로로 구성되어, 온도(Temperature), 전 압(Voltage), 공정(Process) 등의 변화에 상관없이 항상 일정한 레벨을 갖는 기준전압(VREF_BG)을 생성한다. 밴드갭부(230)는 밴드갭 활성화 신호(BG_EN)에 의해 활성화/비활성화된다. 즉, 밴드갭 활성화 신호(BG_EN)가 '하이'로 활성화되면, 밴드갭부(230)가 활성화되어 기준전압(VREF_BG)을 생성하고, 밴드갭 활성화 신호(BG_EN)가 '로우'로 비활성화되면 밴드갭부(230)가 비활성화되어 전류의 소비를 막는다.
전압분배부(240)는 전원전압(EXT_VDD)을 전압분배해 출력한다. 전압분배부(240)는 밴드갭 활성화 신호(BG_EN)에 응답하여 활성화/비활성화되게 구성될 수 있다. 밴드갭 활성화 신호(BG_EN)가 '하이'로 활성화되면 트랜지스터(241, 242)가 턴온되어 분배된 전압(VDD_DIV)이 출력되며, 밴드갭 활성화 신호(BG_EN)가 '로우'로 비활성화되면 트랜지스터(241, 242)가 오프되어 전압분배부(240)에서는 전류가 소모되지 않는다.
비교부(250)는 전압분배부(240)의 출력전압(VDD_DIV)과 기준전압(VREF_BG)을 비교하여 안정화 신호(DTVCC)를 생성한다. 전압분배부(240)의 출력전압(VDD_DIV)이 기준전압(VREF_BG)보다 낮은 동안에는 안정화 신호(DTVCC)를 '하이'로 비활성화하여 출력하고, 전압분배부(240)의 출력전압(VDD_DIV)이 기준전압(VREF_BG)보다 높은 경우에는 안정화 신호(DTVCC)를 '로우'로 활성화하여 출력한다. 안정화 신호(DTVCC)가 활성화되었음은 전원전압(EXT_VDD)이 어느 정도 이상의 레벨에 도달하여 칩(chip)이 동작을 시작해도 좋을 정도로 안정화되었음을 의미하며, 안정화 신호(DTVCC)가 비활성화되었음은 아직 전원전압(EXT_VDD)의 레벨이 충분히 높지 않으 므로 칩이 동작을 시작할 정도가 되지 않았음을 의미한다. 비교부(250)는 밴드갭 활성화 신호(BG_EN)에 응답하여 활성화/비활성화 되도록 설계될 수 있는데, 이 경우 비교부(250)의 소비 전류를 줄일 수 있게 된다.
전압 안정화 감지회로의 전체 동작을 설명하면, 먼저 전원전압(EXT_VDD)의 레벨이 일정 레벨 이상 올라가면 파워 온 리셋 신호(POR)가 활성화된다. 그리면, 이에 응답하여 밴드갭부(230)가 활성화되고 기준전압(VREF_BG)이 생성된다. 이후에, 비교부(250)에 의해 기준전압(VREF_BG)과 전원전압이 분배된 전압(VDD_DIV)이 비교되고, 전원전압이 분배된 전압(VDD_DIV)이 기준전압(VREF_BG)의 레벨보다 높아지면, 칩이 동작을 시작해도 된다는 안정화 신호(DTVCC)가 활성화된다. 그리고 지연된 안정화 신호(DTVCC_D)에 응답하여 밴드갭부(230)가 비활성화되어 더 이상의 전류 소비를 막는다.
도 3은 본 발명의 제2실시예에 따른 전압 안정화 감지회로의 구성도이다.
제2실시예는 본 발명에 따른 전압 안정화 감지회로가 낸드 플래쉬(NAND flash) 메모리장치에 적용된 경우를 도시한다. 기본적으로 제1실시예와 유사하게 구성되지만, 낸드 플래쉬 메모리장치에 특화된 동작을 지원하기 위하여 몇몇의 구성요소가 추가된다.
도면의 PSL 신호는 오토 리드 설정신호로, PSL 신호가 '로우'레벨이라는 것은 낸드 플래쉬 메모리가 오토 리드 동작을 하도록 설정되었음을 의미하며, PSL 신호가 '하이'레벨이라는 것은 플래쉬 메모리가 오토 리드 동작을 하지 않도록 설정 되었음을 의미한다. ACTCHIP은 플래쉬 메모리를 액티브 상태로 만들기 위한 액티브 신호이며, AUTORDEN은 오토 리드 동작을 활성화시키기 위한 오토 리드 활성화 신호이다. 오토 리드 동작이란, 별다른 명령이 플래쉬 메모리에 인가되지 않더라도, 플래쉬 메모리 내에 구비되는 퓨즈(fuse) 회로 및 레지스터 등에 저장된 각종 설정값을 자동으로 읽도록 하는 동작을 말한다.
도 3에 도시된 바와 같이, 본 발명의 제2실시예에 따른 전압 안정화 감지회로는, 전원전압(EXT_VDD)이 소정 레벨 이상이면 활성화되는 파워 온 리셋 신호(POR)를 생성하는 리셋신호 생성부(310); 파워 온 리셋 신호(POR)에 응답하여 활성화되고 지연된 안정화 신호(DTVCC_D)에 응답하여 비활성화되는 밴드갭 트리거 신호(BG_TRIG)를 생성하는 제어부(320); 파워 온 리셋 신호(POR)가 활성화되고, 밴드갭 트리거 신호(BG_TRIG) 또는 액티브 신호(ACTCHIP) 중 하나가 활성화되면 밴드갭 활성화 신호(BG_EN)를 활성화시키는 밴드갭 활성화부(360); 안정화 신호(DTVCC)를 지연시켜 지연된 안정화 신호(DTVCC_D)를 생성하고, 지연된 안정화 신호(DTVCC_D)와 오토 리드 설정신호(PSL)에 응답하여 오토 리드 활성화 신호(AUTORDEN)를 생성하는 오토 리드 활성화부(370); 밴드갭 활성화 신호(BG_EN)에 의해 활성화되어 기준전압(VREF_BG)을 생성하는 밴드갭부(330); 전원전압(EXT_VDD)을 전압분배해 출력하는 전압분배부(340); 및 전압분배부(340)의 출력전압(VDD_DIV)과 기준전압(VREF_BG)을 비교해 안정화 신호(DTVCC)를 생성하는 비교부(350)를 포함한다.
리셋신호 생성부(310)는 전원전압(EXT_VDD)이 소정 레벨 이상으로 올라가면 파워 온 리셋 신호(POR)를 활성화시킨다. 파워 온 리셋 신호(POR)는 '하이'상태를 유지하다가, 전원전압(EXT_VDD)이 소정 레벨 이상으로 올라가면 '로우'상태로 떨어진다. 리셋신호 생성부(310)는 종래의 전압 안정화 감지회로에 대응되는 구성으로, 도 1과 동일하게 구성될 수 있다.
제어부(320)는 파워 온 리셋 신호(POR)에 응답하여 활성화되고 지연된 안정화 신호(DTVCC_D)에 응답하여 비활성화되는 밴드갭 트리거 신호(BG_TRIG)를 생성한다. 상세하게, 파워 온 리셋 신호(POR)가 활성화되면 이에 응답하여 밴드갭 트리거 신호(BG_TRIG)가 '하이'로 활성화되고, 지연된 안정화 신호(DTVCC_D)가 활성화되면 이에 응답하여 밴드갭 트리거 신호(BG_TRIG)가 '로우'로 비활성화된다. 이러한 제어부(320)는 SR래치를 이용하여 간단히 구성될 수 있다. 제어부(320)는 도 2의 제어부(220)와 동일하게 구성되지만, 생성하는 신호의 명칭이 밴드갭 트리거 신호(BG_TRIG)로 변경되었다. 이는, 제어부(320)에서 생성되는 신호(BG_TRIG)가 직접적으로 밴드갭부(330)를 활성화/비활성화하지는 않기 때문이다. 물론, 밴드갭 활성화 신호(BG_EN)도 밴드갭 트리거 신호(BG_TRIG)에 의해 활성화/비활성화되기 때문에, 밴드갭 트리거 신호(BG_TRIG)도 밴드갭부(330)를 활성화/비활성화하는 신호로 볼 수 있다.
밴드갭부(330)는 밴드갭 회로로 구성되어, 온도, 전압, 공정 등의 변화에 상관없이 항상 일정한 레벨을 갖는 기준전압(BG_VREF)을 생성한다. 밴드갭부(330)는 밴드갭 활성화 신호(BG_EN)에 의해 활성화/비활성화된다. 즉, 밴드갭 활성화 신호(BG_EN)가 '하이'로 활성화되면, 밴드갭부(330)가 활성화되어 기준전압(BG_VREF)을 생성하고, 밴드갭 활성화 신호(BG)가 '로우'로 비활성화되면 밴드갭부(330)가 비활성화되어 전류의 소비를 막는다.
전압분배부(340)는 전원전압(EXT_VDD)을 전압분배해 출력한다. 전압분배부(340)는 밴드갭 트리거 신호(BG_TRIG)에 응답하여 활성화/비활성화되게 구성될 수 있다. 밴드갭 트리거 신호(BG_TRIG)가 '하이'로 활성화되면 트랜지스터(341, 342)가 턴온되어 분배된 전압(VDD_DIV)이 출력되며, 밴드갭 트리거 신호(BG_TRIG)가 '로우'로 비활성화되면 트랜지스터(341, 342)가 오프되어 전압분배부(340)에서는 전류가 소모되지 않는다.
비교부(350)는 전압분배부(340)의 출력전압(VDD_DIV)과 기준전압(VREF_BG)을 비교하여 안정화 신호(DTVCC)를 생성한다. 전압분배부(340)의 출력전압(VDD_DIV)이 기준전압(VREF_BG)보다 낮은 동안에는 안정화 신호(DTVCC)를 '하이'로 비활성화하여 출력하고, 전압분배(340)부의 출력전압(VDD_DIV)이 기준전압(VREF_BG)보다 높은 경우에는 안정화 신호(DTVCC)를 '로우'로 활성화하여 출력한다. 안정화 신호(DTVCC)가 활성화되었음은 전원전압(EXT_VDD)이 어느 정도 이상의 레벨에 도달하여 칩이 동작을 시작해도 좋을 정도로 안정화되었음을 의미하며, 안정화 신호(DTVCC)가 비활성화되었음은 아직 전원전압(EXT_VDD)의 레벨이 충분히 높지 않으므로 칩이 동작을 시작할 정도가 되지 않았음을 의미한다. 비교부(350)는 밴드갭 트리거 신호(BG_TRIG)에 응답하여 활성화/비활성화 되도록 설계될 수 있다. 이 경우 비교부(350)의 소비 전류를 줄일 수 있게 된다.
밴드갭 활성화부(360)는 파워 온 리셋 신호(POR)가 활성화된 상태에서 밴드갭 트리거 신호(BG_TRIG) 또는 액티브 신호(ACTCHIP) 중 하나가 활성화되면 밴드갭 활성화 신호(BG_TRIG)를 활성화시킨다. 낸드 플래쉬 메모리의 밴드갭부(330)는 칩의 액티브 상태에서 동작해야 하는데, 그러한 낸드 플래쉬의 메모리의 특성을 고려하여, 액티브 신호(ACTCHIP)가 활성화될 때에도 밴드갭 활성화 신호(BG_EN)를 활성화시키기 위하여 밴드갭 활성화부(360)가 구비되는 것이다.
밴드갭 활성화부(360)는 노아게이트(361), 인버터(362, 363), 낸드게이트(364) 등을 포함하여 구성된다. 파워 온 리셋 신호(POR)가 '로우'로 활성화된 상태에서, 밴드갭 트리거 신호(BG_TRIG) 또는 액티브 신호(ACTCHIP) 중 어느 하나가 '하이'로 입력되면, 밴드갭 활성화 신호(BG_EN)는 '하이'로 활성화되어 출력된다.
오토 리드 활성화부(370)는 안정화 신호(DTVCC)를 지연시켜 지연된 안정화 신호(DTVCC_D)를 생성하고, 오토 리드 동작을 하도록 설정된 경우에는 안정화 신호(DTVCC) 활성화시에 오토 리드 신호(AUTORDEN)도 활성화시킨다. 이러한 오토 리드 활성화부(370)는 지연라인(371), 펄스 발생기(372), 인버터(373, 374, 376), 노아게이트(375)를 포함하여 구성된다. 그 동작을 살펴보면, 먼저 안정화 신호(DTVCC)가 지연라인(371)을 통해 지연되고 펄스 발생기(372)에 의해 신호의 형태가 펄스 형태로 변환된다. 그리고, 펄스 발생기(372)의 출력신호는 지연된 안정화 신호(DTVCC_D)로 출력된다. 또한, 오토 리드 설정신호(PSL)가 '로우'로 활성화되어 있으면, 펄스 발생기(372)의 출력신호에 응답하여 오토 리드 신호(AUTORDEN)를 '로우'로 활성화시킨다. 즉, 오토 리드 활성화부(370)는 안정화 신호(DTVCC) 활성화시에 오토 리드 신호(AUTORDEN)를 활성화시키는 역할을 수행한다.
제2실시예에 따른 전압 안정화 회로는, 낸드 플래쉬 메모리를 위해 필요한 동작인 오토 리드 동작 및 밴드갭부를 액티브 시에도 활성화시키는 동작이 적용되었다는 것 이외에는 제1실시예와 동일하게 동작하므로, 여기서는 더 이상의 상세한 설명을 생략하기로 한다.
이제, 도 2와 도 3을 다시 참조하여 본 발명에 따른 전압 안정화 방법에 대해 알아보기로 한다.
본 발명에 따른 전압 안정화 방법은, 전원전압(EXT_VDD)이 소정 레벨 이상이면 파워 온 리셋 신호(POR)를 활성화하는 단계; 파워 온 리셋 신호(POR)에 응답하여 밴드갭 활성화 신호(BG_EN)를 활성화하는 단계; 밴드갭 활성화 신호(BG_EN)에 응답하여 밴드갭 회로(230)에서 기준전압(VREF_BG)이 생성되는 단계; 전원전압(EXT_VDD)이 전압분배되는 단계; 및 기준전압(VREF_BG)과 전압분배된 전원전압(VDD_DIV)을 비교해 안정화 신호(DTVCC)를 생성하는 단계를 포함한다. 그리고, 안정화 신호(DTVCC)의 활성화 이후에 밴드갭 회로의 활성화 신호(BG_EN)가 비활성화되어 밴드갭 회로(230)가 비활성화되는 단계를 더 포함할 수 있다.
이렇게 동작하는 본 발명은, 밴드갭 회로에서 출력되는 일정한(정확한 레벨을 갖는) 전압(VREF_BG)을 이용하여 안정화 신호(DTVCC)를 생성하기에, 안정화 신호(DTVCC)를 활성화시키는 전원전압(EXT_VDD)의 레벨을 항상 일정하게 유지할 수 있다는 장점이 있다. 또한, 밴드갭 회로를 효율적으로 활성화/비활성화하기 때문에, 전류소모도 줄일 수 있다는 장점이 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
도 1은 종래의 전압 안정화 감지회로를 도시한 도면.
도 2는 본 발명의 제1실시예에 따른 전압 안정화 감지회로의 구성도.
도 3은 본 발명의 제2실시예에 따른 전압 안정화 감지회로의 구성도.

Claims (10)

  1. 전원전압이 소정 레벨 이상이면 활성화되는 파워 온 리셋 신호를 생성하는 리셋신호 생성부;
    상기 파워 온 리셋 신호에 응답하여 활성화되고 지연된 안정화 신호에 응답하여 비활성화되는 밴드갭 활성화 신호를 생성하는 제어부;
    상기 밴드갭 활성화 신호에 의해 활성화되어 기준전압을 생성하는 밴드갭부;
    상기 전원전압을 전압분배해 출력하는 전압분배부; 및
    상기 전압분배부의 출력전압과 상기 기준전압을 비교해 상기 안정화 신호를 생성하는 비교부
    를 포함하는 전압 안정화 감지회로.
  2. 제 1항에 있어서,
    상기 전압분배부와 상기 비교부는,
    상기 밴드갭 활성화 신호에 응답하여 활성화/비활성화되는 것을 특징으로 하는 전압 안정화 감지회로.
  3. 제 1항에 있어서,
    상기 비교부는,
    상기 전압분배부의 출력전압이 상기 기준전압보다 높으면 상기 안정화 신호를 활성화하는 것을 특징으로 하는 전압 안정화 감지회로.
  4. 제 1항에 있어서,
    상기 제어부는,
    SR래치를 포함하는 것을 특징으로 하는 전압 안정화 감지회로.
  5. 전원전압이 소정 레벨 이상이면 활성화되는 파워 온 리셋 신호를 생성하는 리셋신호 생성부;
    상기 파워 온 리셋 신호에 응답하여 활성화되고 지연된 안정화 신호에 응답하여 비활성화되는 밴드갭 트리거 신호를 생성하는 제어부;
    상기 파워 온 리셋신호가 활성화되고, 상기 밴드갭 트리거 신호 또는 액티브 신호에 중 하나가 활성화되면 밴드갭 활성화 신호를 활성화시키는 밴드갭 활성화부;
    상기 안정화 신호를 지연시켜 상기 지연된 안정화 신호를 생성하고, 상기 지연된 안정화 신호와 오토 리드 설정신호에 응답하여 오토 리드 활성화 신호를 생성하는 오토 리드 활성화부;
    상기 밴드갭 활성화 신호에 의해 활성화되어 기준전압을 생성하는 밴드갭부;
    상기 전원전압을 전압분배해 출력하는 전압분배부; 및
    상기 전압분배부의 출력전압과 상기 기준전압을 비교해 상기 안정화 신호를 생성하는 비교부
    를 포함하는 전압 안정화 감지회로.
  6. 제 5항에 있어서,
    상기 전압분배부와 상기 비교부는,
    상기 밴드갭 트리거 신호에 응답하여 활성화 비활성화되는 것을 특징으로 하는 전압 안정화 감지회로.
  7. 제 5항에 있어서,
    상기 비교부는,
    상기 전압분배부의 출력전압이 상기 기준전압보다 높으면 상기 안정화 신호를 활성화하는 것을 특징으로 하는 전압 안정화 감지회로.
  8. 제 1항에 있어서,
    상기 제어부는,
    SR래치를 포함하는 것을 특징으로 하는 전압 안정화 감지회로.
  9. 전원전압이 소정 레벨 이상이면 파워 온 리셋 신호를 활성화하는 단계;
    상기 파워 온 리셋신호에 응답하여 밴드갭 활성화 신호를 활성화하는 단계;
    상기 밴드갭 활성화 신호에 응답하여 밴드갭 회로에서 기준전압이 생성되는 단계;
    상기 전원전압이 전압분배되는 단계; 및
    상기 기준전압과 전압분배된 전원전압을 비교해 안정화 신호를 생성하는 단계
    를 포함하는 전압 안정화 감지방법.
  10. 제 9항에 있어서,
    상기 전압 안정화 감지방법은,
    상기 안정화 신호의 활성화 이후에 상기 밴드갭 활성화 신호가 비활성화되는 단계를 더 포함하는 것을 특징으로 하는 전압 안정화 감지방법.
KR1020090094805A 2009-10-06 2009-10-06 전압 안정화 감지회로 및 감지방법 KR20110037384A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090094805A KR20110037384A (ko) 2009-10-06 2009-10-06 전압 안정화 감지회로 및 감지방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090094805A KR20110037384A (ko) 2009-10-06 2009-10-06 전압 안정화 감지회로 및 감지방법

Publications (1)

Publication Number Publication Date
KR20110037384A true KR20110037384A (ko) 2011-04-13

Family

ID=44044869

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090094805A KR20110037384A (ko) 2009-10-06 2009-10-06 전압 안정화 감지회로 및 감지방법

Country Status (1)

Country Link
KR (1) KR20110037384A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011056020A1 (de) 2011-04-21 2012-10-25 Hyundai Motor Co. Planetengetriebezug eines automatikgetriebes für ein fahrzeug
US8866518B2 (en) 2012-06-01 2014-10-21 SK Hynix Inc. Power tracking circuit and semiconductor apparatus including the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011056020A1 (de) 2011-04-21 2012-10-25 Hyundai Motor Co. Planetengetriebezug eines automatikgetriebes für ein fahrzeug
US8866518B2 (en) 2012-06-01 2014-10-21 SK Hynix Inc. Power tracking circuit and semiconductor apparatus including the same

Similar Documents

Publication Publication Date Title
TW550593B (en) Power down voltage control method and apparatus
US7091758B2 (en) Power-on reset circuit, semiconductor integrated circuit device including the same and method for generating a power-on reset signal
JP2009087398A (ja) 電源回路
KR100937948B1 (ko) 파워 업 신호 생성회로와 생성 방법
KR101443419B1 (ko) 고전압 메모리 교란을 방지하기 위한 방법 및 회로
US20140354334A1 (en) Circuit and method of adjusting system clock in low voltage detection, and low voltage reset circuit
KR100937939B1 (ko) 반도체 소자의 내부전압 생성회로
US9373366B2 (en) Nonvolatile memory device and method of operating the same
JP5251499B2 (ja) 半導体装置、半導体装置の起動制御方法、及びシステム
JP2014068124A (ja) 半導体装置
JP2007066298A (ja) デバイス温度に基づくクロックト待機モードの無効化
US20090219081A1 (en) Internal voltage generator of semiconductor memory device
US20060221749A1 (en) Internal voltage generating circuit
JP2007052898A (ja) 最大クロック周波数を用いたクロックト待機モード
KR101178560B1 (ko) 파워업 신호 생성회로 및 생성 방법
KR100909636B1 (ko) 듀얼 파워 업 신호 발생 회로
TWI631566B (zh) 電熔絲之啟動方法、半導體裝置及包含其之半導體系統
KR20110037384A (ko) 전압 안정화 감지회로 및 감지방법
US10608619B1 (en) Power-on reset circuit and related reset method
KR20120103001A (ko) 파워 온 리셋 회로 및 그것을 포함하는 전자 장치
KR100897297B1 (ko) 반도체 집적회로의 리셋 신호 생성 장치 및 방법
KR20120004017A (ko) 동적 전압 조정 모드 판별 장치와 방법 및 이를 이용한 펌핑 전압 감지 장치와 방법
KR100891389B1 (ko) 반도체 소자의 파워 온 리셋 회로
KR20120003096A (ko) 펌핑 전압 생성 회로
KR100915826B1 (ko) 반도체 집적회로의 전압 생성 장치 및 그 제어 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination