KR20130070927A - 불휘발성 메모리 장치 및 그 동작 방법 - Google Patents

불휘발성 메모리 장치 및 그 동작 방법 Download PDF

Info

Publication number
KR20130070927A
KR20130070927A KR1020110138202A KR20110138202A KR20130070927A KR 20130070927 A KR20130070927 A KR 20130070927A KR 1020110138202 A KR1020110138202 A KR 1020110138202A KR 20110138202 A KR20110138202 A KR 20110138202A KR 20130070927 A KR20130070927 A KR 20130070927A
Authority
KR
South Korea
Prior art keywords
read
voltage
memory cell
read operation
memory
Prior art date
Application number
KR1020110138202A
Other languages
English (en)
Inventor
양해종
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110138202A priority Critical patent/KR20130070927A/ko
Priority to US13/601,366 priority patent/US20130159798A1/en
Publication of KR20130070927A publication Critical patent/KR20130070927A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/026—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in sense amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 불휘발성 메모리 장치 및 이의 동작 방법에 관한 것으로, 다수의 메모리 블럭 및 캠 블럭을 포함하는 메모리 부와, 상기 다수의 메모리 블럭 및 캠 블럭에 포함된 메모리 셀들을 프로그램하거나 프로그램된 데이터를 독출하기 위한 주변 회로부와, 및 테스트 독출 동작 시 상기 주변 회로부를 제어하여 상기 다수의 메모리 블럭내의 메모리 셀 그룹 별로 오프셋 전압을 측정하여 독출 전압을 설정하고, 독출 동작 시 새로운 독출전압을 이용하여 상기 메모리 셀 그룹 별로 독출 동작을 진행하도록 상기 주변 회로부를 제어하기 위한 프로세서를 포함하는 불휘발성 메모리 장치 및 이의 동작 방법을 개시한다.

Description

불휘발성 메모리 장치 및 그 동작 방법{Non volatile memory device and operating method thereof}
본 발명은 불휘발성 메모리 장치 및 그 동작 방법에 관한 것으로, 보다 구체적으로는 독출 동작 시 독출된 데이터의 신뢰성을 개선할 수 있는 불휘발성 메모리 장치 및 그 동작 방법에 관한 것이다.
전기적으로 프로그램(program)과 소거(erase)가 가능하며, 일정 주기로 데이터(data)를 재작성하는 리프레쉬(refresh) 기능이 필요 없는 불휘발성 메모리 장치의 수요가 증가하고 있다. 여기서, 프로그램이란 데이터를 메모리 셀에 기록(write)하는 동작을 가리킨다. 불휘발성 메모리 장치 중 낸드(NAND)형 플래쉬 메모리 장치는, 인접한 셀 끼리 드레인 또는 소스를 공유함으로써 복수의 메모리 셀(memory cell)들이 직렬로 접속되어 한 개의 셀 스트링(cell string)을 구성하기 때문에 대용량의 정보를 저장하기에 적합한 장점이 있다.
불휘발성 메모리 소자의 독출 동작은 메모리 셀 블럭의 선택된 워드라인에 독출 전압을 인가한 후, 메모리 셀 블럭의 비트라인의 전위를 센싱하는 방식으로 실시된다. 즉, 메모리 셀의 문턱 전압이 독출 전압보다 낮은 경우 비트라인의 전위는 비트라인 전위는 하이 레벨에서 로우 레벨로 디스차지되고, 메모리 셀의 문턱 전압이 독출 전압보다 높은 경우 비트라인의 전위는 하이 레벨을 유지하므로 이를 센싱하는 방법으로 독출 동작을 실시한다.
메모리 셀의 문턱 전압이 음의 영역에 분포하는 경우 이를 독출하는 방법은 크게 두 가지가 있다.
첫 번째 방법은 메모리 셀의 워드라인에 음의 검증 전압을 인가한 후 비트라인의 전위를 센싱하는 방법이다. 이러한 독출 방법은 워드라인에 음의 전압을 인가하기 위한 고전압 트랜지스터가 배치되어 칩 사이즈가 증가하는 문제점이 발생한다.
두 번째 방법은 선택된 워드라인을 제외한 나머지 워드라인들에 패스 전압보다 코어 전압만큼 상승한 전압을 인가하고, 선택된 비트라인의 프리차지 레벨을 종래보다 코어 전압만큼 더욱 상승시키고, 비선택된 비트라인에 코어 전압을 인가하고, 메모리 블럭의 P웰에 코어 전압을 인가하여 독출 동작을 진행한다. 이로 인해 선택된 메모리 셀의 문턱 전압은 음의 영역에 존재하지만 독출 동작시에는 문턱 전압이 상승되어 독출되는 효과로 인하여 선택된 워드라인에 음의 독출 전압을 인가한 것과 동일한 독출 데이터를 얻을 수 있다.
그러나 두 번째 독출 방법은 독출 동작 시 코어 전압 만큼 문턱 전압이 상승되어 센싱되어야 하나 소스 라인의 저항이나 선택된 메모리 셀과 인접한 메모리 셀들의 프로그램 상태, 메모리 블럭 내의 워드라인 위치, 메모리 블럭 내의 모든 페이지가 프로그램되었는지 여부 등에 따라 문턱 전압 상승 값이 변화하게 된다.
본 발명의 실시 예는 메모리 블럭 내의 메모리 셀 그룹 별로 오프셋 전압을 설정하여 메모리 셀 그룹 단위로 새로운 독출 전압을 설정함으로써, 독출 동작의 정확성을 개선할 수 있는 불휘발성 메모리 장치 및 이의 동작 방법을 제공하는 데 있다.
본 발명의 실시 예에 따른 불휘발성 메모리 장치는 다수의 메모리 블럭들 및 캠 블럭을 포함하는 메모리 부와, 상기 다수의 메모리 블럭들 및 캠 블럭에 포함된 메모리 셀들의 데스트 독출 동작 및 메인 독출 동작을 수행하도록 구성된 주변 회로부, 및 상기 다수의 메모리 블럭내의 메모리 셀 그룹 별로 오프셋 전압을 측정하여 새로운 독출 전압을 설정하기 위해 상기 테스트 독출 동작을 수행하도록 상기 주변 회로부를 제어하고, 상기 새로운 독출전압을 이용하여 상기 메모리 셀 그룹 별로 상기 메인 독출 동작을 진행하도록 상기 주변 회로부를 제어하도록 구성된 프로세서를 포함한다.
본 발명의 실시 예에 따른 불휘발성 메모리 장치의 동작 방법은 다수의 메모리 셀 그룹으로 정의된 메모리 셀 블럭에 대해 VNR(Virtual negative read) 방식을 이용한 테스트 독출 동작을 수행하는 단계와, 상기 테스트 독출 동작 결과 측정된 상기 메모리 셀 그룹의 실제 문턱 전압 상승 값과 상기 VNR 방식에 의한 상승시키려는 상기 메모리 셀 그룹의 목표 문턱 전압 값을 비교하여 오프셋 전압을 설정하는 단계, 및 상기 테스트 독출 동작시 사용된 독출 전압에 상기 오프셋 전압을 더하여 새로운 독출 전압을 설정하는 단계를 포함한다.
본 발명의 다른 실시 예에 따른 불휘발성 메모리 장치의 동작 방법은 다수의 메모리 셀 그룹으로 정의된 메모리 블럭을 프로그램하는 단계와, 상기 메모리 셀 블럭의 메모리 셀 그룹에 대해 VNR(Virtual negative read) 방식을 이용한 테스트 독출 동작을 수행하는 단계와, 상기 테스트 독출 동작 결과 상기 VNR 방식에 의한 상기 메모리 셀 그룹의 문턱 전압 상승 값과 상기 메모리 셀 그룹의 실제 문턱 전압 상승 값의 차이 값을 오프셋 전압으로 설정하는 단계와, 상기 테스트 독출 동작에 의해 상기 메모리 셀 그룹 별로 설정된 상기 오프셋 전압을 이용하여 상기 다수의 메모리 셀 그룹에 각각 대응하는 새로운 독출 전압으로 설정하는 단계, 및 상기 새로운 독출 전압을 이용하여 상기 메모리 블럭의 상기 다수의 메모리 셀 그룹 별로 독출 동작을 수행하는 단계를 포함한다.
본 기술에 따르면, 메모리 블럭 내의 메모리 셀 그룹 별로 오프셋 전압을 설정하여 메모리 셀 그룹 단위로 새로운 독출 전압을 설정함으로써, 독출 동작의 정확성을 개선할 수 있다. 또한 페일 비트 수가 ECC 최대 허용 비트 수인 구간을 독출 전압 범위로 설정함으로써, 독출된 데이터의 신뢰성을 개선할 수 있다.
도 1은 본 발명에 따른 불휘발성 메모리 장치의 블럭도이다.
도 2는 본 발명에 따른 독출 전압 설정 방법을 설명하기 위한 순서도이다.
도 3은 본 발명에 따른 독출 전압 설정 방법을 설명하기 위한 문턱 전압 그래프이다.
도 4는 본 발명에 따른 독출 방법을 설명하기 위한 순서도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명에 따른 불휘발성 메모리 장치의 블럭도이다.
도 1을 참조하면, 불휘발성 메모리 장치(100)는 캠 블럭(CAM BLOCK) 및 다수의 메모리 블럭(MB1 내지 MBN)을 포함하는 메모리부(110), 레지스터(120), 입출력 회로(130), 프로세서(140), 데이터 버퍼(150) 및 외부 입출력 회로(160)를 포함한다.
메모리부(110)의 다수의 메모리 블럭(MB1 내지 MBN)은 프로그램 동작 시 외부에서 입력된 데이터를 저장한다. 캠 블럭(CAM BLOCK)은 독출 전압, 오프셋 전압, 독출 전압 범위, 코어 전압 및 프로그램 동작시 다수의 메모리 블럭(MB1 내지 MBN)의 프로그램 방식에 대한 정보등을 저장한다.
레지스터(120)는 프로세서(140)에서 출력되는 제어 신호(RS_SIGNALS)에 응답하여 프로그램 동작 시 다수의 메모리 블럭(MB1 내지 MBN) 또는 캠 블럭(CAM BLOCK)에 프로그램할 데이터를 임시 저장하고, 오프셋 전압 설정 동작 시 다수의 메모리 블럭(MB1 내지 MBN)에 포함된 메모리 셀들의 프로그램 상태를 센싱한다.
입출력 버퍼(130)는 프로그램 동작 시 프로세서(140)로 부터 프로그램 데이터를 받고, 독출 동작시 레지스터(120)에 저장된 센싱 데이터를 프로세서(140)로 출력한다.
전압 제공부(140)는 프로세서(140)에서 출력되는 제어 신호(PM_SIGNALS)에 응답하여 프로그램 동작 시 다수의 메모리 블럭(MB1 내지 MBN) 중 선택된 메모리 블럭에 프로그램 전압을 출력하고, 테스트 독출 동작 시 다수의 메모리 블럭(MB1 내지 MBN) 중 선택된 메모리 블럭에 순차적으로 변화되는 검증 전압을 출력하고, 독출 동작 시 다수의 메모리 블럭(MB1 내지 MBN) 중 선택된 메모리 블럭에 설정된 독출 전압을 출력한다.
프로세서(150)는 프로그램 동작 시 프로그램 데이터에 따라 다수의 메모리 블럭(MB1 내지 MBN) 중 선택된 메모리 블럭에 프로그램 데이터가 프로그램되도록 레지스터(120) 및 전압 제공부(140)를 제어한다.
프로세서(150)는 테스트 독출 동작 시 상기 레지스터(120)를 제어하여 다수의 메모리 블럭(MB1 내지 MBN)들에 포함된 메모리 셀들을 검증한 후, 검증 결과인 페일 비트 수와 에러 보정 회로(ECC;Error Correction Circiuit)에서 처리할 수 있는 최대 허용 비트 수를 비교하여 각 메모리 블럭의 메모리 셀 그룹 별로 독출 전압 범위를 설정한다. 또한 프로세서(140)는 각 메모리 블럭의 메모리 셀 그룹 별 실제 상숭한 문턱 전압 값과 코어 전압을 비교하여 오프셋 전압을 설정한다.
프로세서(150)는 독출 동작 시 상기 오프셋 전압을 이용하여 새로운 독출 전압을 설정하고, 설정된 독출 전압과 독출 전압 범위를 이용하여 다수의 메모리 블럭(MB1 내지 MBN)에 프로그램된 데이터를 독출하도록 레지스터(120) 및 전압 제공부를 제어한다.
데이터 버퍼(160)는 프로그램 동작 시 외부 입출력 버퍼(170)를 통해 입력된 데이터를 프로세서(150)로 출력하거나, 독출 동작 시 프로세서(150)로부터 독출 데이터를 받아 이를 외부 입출력 버퍼(170)로 출력한다.
도 2는 본 발명에 따른 독출 전압 설정 방법을 설명하기 위한 순서도이다.
도 3은 본 발명에 따른 독출 전압 설정 방법을 설명하기 위한 문턱 전압 그래프이다.
도 1 내지 도 3을 참조하여 본원 발명의 실시 예에 따른 독출 전압 설정 방법을 설명하면 다음과 같다.
1) 프로그램(S210)
외부에서 입력되는 데이터(DATA)가 외부 입출력 회로(170) 및 데이터 버퍼(160)에 의해 프로세서(150)로 전달된다. 프로세서(150)는 입력된 데이터를 스크램블하여 랜덤 데이터를 생성한다. 랜덤 데이터는 "1" 데이터와 "0" 데이터가 균일해지도록 생성하는 것이 바람직하다.
레지스터(120)는 프로세서(150)에 의해 생성된 랜덤 데이터를 입출력 회로(130)를 통해 전송 받아 임시 저장한다. 레지스터(120)는 임지 저장된 랜덤 데이터에 따라 다수의 메모리 블럭(MB1 내지 MBN)과 연결된 비트라인의 전위를 제어한다. 이 후, 전압 제공부(140)는 프로세서(150)에서 출력되는 제어 신호(PM_SIGNALS)에 응답하여 다수의 메모리 블럭(MB1 내지 MBN) 중 선택된 메모리 블럭에 프로그램 전압을 인가하여 프로그램한다.
상술한 프로그램 동작은 메모리 블럭의 전체 페이지에 데이터를 프로그램하는 노멀 프로그램 방식(normal program) 또는 전체 페이지 중 일부 페이지에만 데이터를 프로그램하는 부분 프로그램 방식(partial program)일 수 있다.
2) 독출 전압 범위 및 오프셋 전압 설정을 위한 테스트 독출 동작
테스트 독출 동작을 실시한다. 테스트 독출 동작은 VNR(Virtual negative read) 방식을 사용하는 것이 바람직하다. 이를 좀 더 상세하게 설명하면, 다수의 메모리 블럭(MB1 내지 MBN) 중 선택된 메모리 블럭에서 선택된 워드라인을 제외한 나머지 워드라인들에 패스 전압보다 코어 전압(Vcore, 예를 들어 1V)만큼 상승한 새로운 패스 전압을 인가하고, 선택된 비트라인의 프리차지 레벨을 이전보다 코어 전압(Vcore)만큼 상승시키고, 비선택된 비트라인에 코어 전압(Vcore)을 인가하고, 선택된 메모리 블럭의 P웰에 코어 전압(Vcore)을 인가하여 독출 동작을 진행한다. 이로 인해 선택된 메모리 블럭의 메모리 셀들의 문턱 전압 값은 이상적으로는 코어 전압(Vcore) 만큼 상승된 값으로 독출된다. 따라서 사용되는 독출 전압을 코어 전압(Vcore) 만큼 상승시켜 인가한다.
상술한 VNR 방식을 이용한 독출 동작을 실시하되, 독출 전압을 점차 상승시키거나 점차 하강시키는 방식으로 다수 번 실시하여 독출된 데이터에 포함된 페일 비트의 수가 ECC가 허용하는 최대 비트 수가 되는 독출 동작시의 제1 및 제2 독출 전압(A, B)을 검출한다.
또한 독출 동작 시 소거 상태(S1)인 메모리 셀들 중 가장 높은 문턱 전압 값을 측정하여 메모리 셀의 문턱 전압 값이 실제로 얼마만큼 상승하였는지 계산한다. 이는 소거 동작이 완료된 메모리 셀 블럭의 최대 문턱 전압 값과 독출 동작 시 소거 상태(S1)인 메모리 셀들 중 가장 높은 문턱 전압 값을 비교하여 계산할 수 있다. 일반적으로 소거 동작은 강소거 동작 및 소프트 프로그램 동작을 포함하며, 소프트 프로그램 동작 시 소거 상태인 메모리 셀들 중 최대 문턱 전압 값을 설정하여 소프트 프로그램되므로 이때 설정한 값이 소거 동작이 완료된 메모리 셀 블럭의 최대 문턱 전압 값이 된다.
상술한 테스트 독출 동작은 제1 내지 제4 문턱 전압 그룹(S1 내지 S4)을 독출하기 위한 제1 내지 제3 독출 동작에 대해 모두 반복하여 실행하는 것이 바람직하다.
상술한 테스트 독출 동작은 동일 워드라인에 연결된 메모리 셀들을 기준으로 실행할 수 있으나, 동작 속도의 감소를 위해 다수의 워드라인에 연결된 메모리 셀들을 하나의 메모리 셀 그룹으로 정의하여 각 그룹마다 실행할 수 있다. 예를 들어 64개의 워드라인이 연결된 메모리 블럭의 경우, 제1 내지 제16 번째 워드라인들에 연결된 메모리 셀들을 제1 메모리 셀 그룹으로, 제17 내지 제32 번째 워드라인들에 연결된 메모리 셀들을 제2 메모리 셀 그룹으로, 제33 내지 제48 번째 워드라인들에 연결된 메모리 셀들을 제3 메모리 셀 그룹으로, 제49 내지 제64 번째 워드라인들에 연결된 메모리 셀들을 제4 메모리 셀 그룹으로 정의한 후 각 그룹에 대해 상술한 테스트 동작을 각각 수행할 수 있다.
3) 오프셋 전압 및 독출 전압 범위 설정
상술한 테스트 독출 동작 결과 얻어진 실제 메모리 문턱 전압 상승 값(Vraise)을 이용하여 제1 내지 제4 메모리 그룹에 대응하는 오프셋 전압을 설정한다. 오프셋 전압(Voffset)은 VNR 방식에 의한 독출 동작 시 이상적으로 상승시키려는 메모리 셀 그룹들의 목표 문턱 전압 값과 실제 메모리 셀의 문턱 전압 상승 값(Vraise)의 차이값으로 설정하는 것이 바람직하다. 즉, 오프셋 전압(Voffset)은 코어 전압(Vcore)과 실제 메모리 셀의 문턱 전압 상승 값(Vraise)의 차이값으로 설정하는 것이 바람직하다. 예를 들어 코어 전압이 1V이고 실제 메모리 셀의 문턱 전압 상승 값이 0.9V일 경우 오프셋 전압은 -0.1V이며, 코어 전압이 1V이고 실제 메모리 셀의 문턱 전압 상승 값이 1.1V일 경우 오프셋 전압은 0.1V이다.
상술한 테스트 독출 동작 결과 제1 내지 제4 메모리 그룹에서 얻어진 제1 독출 전압(A)에서 제2 독출 전압(B) 까지의 구간을 독출 전압 범위(read range)로 설정한다.
4) 새로운 독출 전압 및 독출 구간에 대한 데이터를 캠블럭에 저장(S240)
새로운 독출 전압 및 독출 구간에 대한 데이터를 메모리부의 캠블럭(CAM BLOCK)에 저장한다. 새로운 독출 전압은 오프셋 전압을 이용하여 각 메모리 셀 그룹에 대응하는 독출 전압들로 설정한다. 즉, 새로운 독출 전압(Vr1', Vr2', Vr3')은 테스트 독출 동작시 인가된 독출 전압(Vr)에 오프 셋 독출 전압(Voffset)을 더한 값으로 설정하는 것이 바람직하다.
도 4는 본 발명의 실시 예에 따른 독출 동작을 설명하기 위한 순서도이다.
도 1 및 도 4를 참조하여 본원 발명의 실시 예에 따른 독출 동작을 설명하면 다음과 같다.
1) 독출 명령 입력
외부로부터 독출 명령이 입력되면, 프로세서(150)는 독출 명령을 입력 받아 독출 동작을 수행하기 위한 알고리즘에 따라 레지스터(120) 및 전압 제공부(140)를 제어하기 제어 신호들을 출력한다.
2) 독출 구간 로딩
캠 블럭(CAM BLOCK)에 저장된 새로운 독출 전압 및 독출 구간에 대한 데이터를 독출하여 레지스터에 임시 저장한 후, 이를 프로세서(150)로 전송한다.
3) 프로그램 방식 체크
캠 블럭(CAM BLOCK)에 저장된 프로그램 방식 정보를 독출하여 레지스터에 임시 저장한 후, 이를 프로세서(150)로 전송한다. 프로세서(150)는 독출된 데이터를 이용하여 프로그램 동작 시 메모리 셀 블럭들이 노멀 프로그램 방식 또는 부분 프로그램 방식으로 프로그램되었는지를 확인한다.
4) 독출 전압 및 구간 설정
프로세서(150)는 캠 블럭에서 독출된 데이터를 이용하여 새로운 독출 전압 및 독출 구간을 설정한다.
5) 독출 동작
레지스터(120) 및 전압 제공부(140)는 프로세서(150)에서 출력되는 제어 신호(RS_SIGNALS, PM_SIGNALS)에 응답하여 메모리 블럭들(MB1 내지 MBN)에 프로그램된 데이터들을 독출한다. 독출 동작은 각 메모리 블럭들의 메모리 셀 그룹마다 설정된 독출 전압 및 독출 구간을 이용하여 수행하는 것이 바람직하다. 독출 동작은 설정된 독출 전압을 독출 구간 내의 값으로 점차 상승시키거나 하강시켜 반복 수행하는 것이 바람직하다. 또한 상술한 독출 동작은 상술한 VNR 방식을 사용하여 수행할 수 있다.
상술한 본원 발명에 따르면, 캠블럭에 각 메모리 블럭의 메모리 셀 그룹 별로 독출 전압 및 독출 구간을 설정함으로써, 최적화된 독출 동작을 수행할 수 있다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
110 : 메모리 셀부 120 : 레지스터
130 : 입출력 회로 140 : 전압 제공부
150 : 프로세서 160 : 데이터 버퍼
170 : 외부 입출력 회로

Claims (18)

  1. 다수의 메모리 블럭들 및 캠 블럭을 포함하는 메모리 부;
    상기 다수의 메모리 블럭들 및 캠 블럭에 포함된 메모리 셀들의 데스트 독출 동작 및 메인 독출 동작을 수행하도록 구성된 주변 회로부; 및
    상기 다수의 메모리 블럭내의 메모리 셀 그룹 별로 오프셋 전압을 측정하여 새로운 독출 전압을 설정하기 위해 상기 테스트 독출 동작을 수행하도록 상기 주변 회로부를 제어하고, 상기 새로운 독출전압을 이용하여 상기 메모리 셀 그룹 별로 상기 메인 독출 동작을 진행하도록 상기 주변 회로부를 제어하도록 구성된 프로세서를 포함하는 불휘발성 메모리 장치.
  2. 제 1 항에 있어서,
    상기 프로세서는 상기 테스트 독출 동작 시 프로그램된 상기 메모리 셀 그룹 별로 소거 상태의 메모리 셀 문턱 전압 분포 중 가장 높은 문턱 전압 값에 따라 상기 오프셋 전압을 측정하는 불휘발성 메모리 장치.
  3. 제 1 항에 있어서,
    상기 프로세서는 상기 테스트 독출 동작 시 사용된 독출 전압에 상기 오프셋 전압을 더하여 상기 독출 동작 시 사용되는 상기 새로운 독출 전압을 설정하는 불휘발성 메모리 장치.
  4. 제 1 항에 있어서,
    상기 프로세서는 상기 테스트 독출 동작 시 에러 보정 회로(ECC;Error Correction Circiuit)에서 처리할 수 있는 최대 허용 비트 수가 검출되는 독출 전압의 사이를 상기 독출 전압 범위로 설정하는 불휘발성 메모리 장치.
  5. 제 1 항에 있어서,
    상기 테스트 독출 동작 및 상기 독출 동작은 VNR(Virtual negative read) 방식을 사용하는 불휘발성 메모리 장치.
  6. 제 4 항에 있어서,
    상기 테스트 독출 동작은 기준 독출 전압을 기준으로 독출 전압을 상승시키거나 하강시켜 상기 최대 허용 비트 수가 검출되는 독출 전압을 검출하는 불휘발성 메모리 장치.
  7. 제 1 항에 있어서,
    상기 프로세서는 상기 오프셋 전압 및 상기 독출 전압 범위를 상기 캠 블럭에 저장하고, 상기 독출 동작 시 상기 캠 블럭에 저장된 상기 오프셋 전압 및 상기 독출 전압 범위를 독출하여 상기 새로운 독출 전압을 설정하는 불휘발성 메모리 장치.
  8. 다수의 메모리 셀 그룹으로 정의된 메모리 셀 블럭에 대해 VNR(Virtual negative read) 방식을 이용한 테스트 독출 동작을 수행하는 단계;
    상기 테스트 독출 동작 결과 측정된 상기 메모리 셀 그룹의 실제 문턱 전압 상승 값과 상기 VNR 방식에 의한 상승시키려는 상기 메모리 셀 그룹의 목표 문턱 전압 값을 비교하여 오프셋 전압을 설정하는 단계; 및
    상기 테스트 독출 동작시 사용된 독출 전압에 상기 오프셋 전압을 더하여 새로운 독출 전압을 설정하는 단계를 포함하는 불휘발성 메모리 장치의 동작 방법.
  9. 제 8 항에 있어서,
    상기 테스트 독출 동작은 상기 메모리 셀 그룹 별로 각각 수행되는 불휘발성 메모리 장치의 동작 방법.
  10. 제 8 항에 있어서,
    상기 VNR 방식은 상기 메모리 셀 블럭에 포함된 다수의 메모리 셀들의 문턱 전압 값을 코어 전압 만큼 상승시켜 독출하는 불휘발성 메모리 장치의 동작 방법.
  11. 제 8 항에 있어서,
    상기 테스트 독출 동작은 인가되는 독출 전압을 점차 상승시키거나 점차 하강시켜 페일 비트의 수가 최대 허용 비트 수만큼 검출되는 지점의 제1 독출 전압과 제2 독출 전압을 검출하는 단계를 더 포함하는 불휘발성 메모리 장치의 동작 방법.
  12. 제 11 항에 있어서,
    상기 제1 독출 전압과 상기 제2 독출 전압 사이의 구간을 독출 전압 범위으로 설정하는 단계를 더 포함하는 불휘발성 메모리 장치의 동작 방법.
  13. 다수의 메모리 셀 그룹으로 정의된 메모리 블럭을 프로그램하는 단계;
    상기 메모리 셀 블럭의 메모리 셀 그룹에 대해 VNR(Virtual negative read) 방식을 이용한 테스트 독출 동작을 수행하는 단계;
    상기 테스트 독출 동작 결과 측정된 상기 메모리 셀 그룹의 실제 문턱 전압 상승 값과 상기 VNR 방식에 의한 상승시키려는 상기 메모리 셀 그룹의 목표 문턱 전압 값을 비교하여 오프셋 전압을 설정하는 단계;
    상기 테스트 독출 동작에 의해 상기 메모리 셀 그룹 별로 설정된 상기 오프셋 전압을 이용하여 상기 다수의 메모리 셀 그룹에 각각 대응하는 새로운 독출 전압으로 설정하는 단계; 및
    상기 새로운 독출 전압을 이용하여 상기 메모리 블럭의 상기 다수의 메모리 셀 그룹 별로 독출 동작을 수행하는 단계를 포함하는 불휘발성 메모리 장치의 동작 방법.
  14. 제 13 항에 있어서,
    상기 메모리 블럭은 전체 페이지에 데이터를 프로그램하는 노멀 프로그램 방식(normal program) 또는 전체 페이지 중 일부 페이지에만 데이터를 프로그램하는 부분 프로그램 방식(partial program)으로 프로그램되는 불휘발성 메모리 장치의 동작 방법.
  15. 제 13 항에 있어서,
    상기 테스트 독출 동작은 기준 독출 전압을 기준으로 독출 전압을 상승시키거나 하강시켜 에러 보정 회로(ECC;Error Correction Circiuit)에서 처리할 수 있는 최대 허용 비트 수가 검출되는 제1 및 제2 독출 전압을 검출하는 불휘발성 메모리 장치의 동작 방법.
  16. 제 15 항에 있어서,
    상기 제1 및 제2 독출 전압 범위을 상기 독출 전압 범위으로 설정하는 불휘발성 메모리 장치의 동작 방법.
  17. 제 13 항에 있어서,
    상기 테스트 독출 동작 시 상기 메모리 셀 그룹 별로 소거 상태의 메모리 셀 문턱 전압 분포 중 가장 높은 문턱 전압 값을 이용하여 상기 오프셋 전압을 측정하는 불휘발성 메모리 장치.
  18. 제 17 항에 있어서,
    상기 새로운 독출 전압을 설정하는 단계는 상기 테스트 독출 동작 시 사용된 독출 전압에 상기 오프셋 전압을 더하여 설정하는 불휘발성 메모리 장치.
KR1020110138202A 2011-12-20 2011-12-20 불휘발성 메모리 장치 및 그 동작 방법 KR20130070927A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110138202A KR20130070927A (ko) 2011-12-20 2011-12-20 불휘발성 메모리 장치 및 그 동작 방법
US13/601,366 US20130159798A1 (en) 2011-12-20 2012-08-31 Non-volatile memory device and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110138202A KR20130070927A (ko) 2011-12-20 2011-12-20 불휘발성 메모리 장치 및 그 동작 방법

Publications (1)

Publication Number Publication Date
KR20130070927A true KR20130070927A (ko) 2013-06-28

Family

ID=48611506

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110138202A KR20130070927A (ko) 2011-12-20 2011-12-20 불휘발성 메모리 장치 및 그 동작 방법

Country Status (2)

Country Link
US (1) US20130159798A1 (ko)
KR (1) KR20130070927A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9159386B2 (en) 2013-12-16 2015-10-13 SK Hynix Inc. Semiconductor devices and reduction of operation times
US10013190B2 (en) 2016-02-05 2018-07-03 SK Hynix Inc. Data storage device

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102016041B1 (ko) * 2012-10-11 2019-08-30 삼성전자주식회사 비휘발성 메모리 장치의 프로그램 방법
KR102157672B1 (ko) * 2013-11-15 2020-09-21 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
KR102198855B1 (ko) 2014-04-24 2021-01-05 삼성전자 주식회사 메모리 시스템 및 상기 메모리 시스템의 동작 방법
KR102292643B1 (ko) 2015-02-17 2021-08-23 삼성전자주식회사 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 시스템의 동작 방법
US10957407B1 (en) 2019-10-30 2021-03-23 International Business Machines Corporation Calculating corrective read voltage offsets in non-volatile random access memory
KR20210074024A (ko) * 2019-12-11 2021-06-21 에스케이하이닉스 주식회사 메모리 장치, 메모리 장치를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법
KR20230036919A (ko) * 2021-09-08 2023-03-15 에스케이하이닉스 주식회사 동작전압을 생성하는 전자장치 및 전자시스템

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6259627B1 (en) * 2000-01-27 2001-07-10 Multi Level Memory Technology Read and write operations using constant row line voltage and variable column line load
US20080192544A1 (en) * 2007-02-13 2008-08-14 Amit Berman Error correction coding techniques for non-volatile memory
KR100891405B1 (ko) * 2007-09-27 2009-04-02 주식회사 하이닉스반도체 불휘발성 메모리 장치 및 그 동작 방법
US8724381B2 (en) * 2008-03-11 2014-05-13 Agere Systems Llc Methods and apparatus for storing data in a multi-level cell flash memory device with cross-page sectors, multi-page coding and per-page coding
US7952939B2 (en) * 2008-06-23 2011-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Circuit and method for VDD-tracking CVDD voltage supply
US8498151B1 (en) * 2008-08-05 2013-07-30 Apple Inc. Data storage in analog memory cells using modified pass voltages

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9159386B2 (en) 2013-12-16 2015-10-13 SK Hynix Inc. Semiconductor devices and reduction of operation times
US10013190B2 (en) 2016-02-05 2018-07-03 SK Hynix Inc. Data storage device

Also Published As

Publication number Publication date
US20130159798A1 (en) 2013-06-20

Similar Documents

Publication Publication Date Title
CN109671462B (zh) 具有参数校准功能的存储设备及其操作方法
KR20130070927A (ko) 불휘발성 메모리 장치 및 그 동작 방법
TWI574277B (zh) 記憶體裝置中之錯誤校正操作
US10910080B2 (en) Nonvolatile memory device configured to adjust a read parameter based on degradation level
KR102050475B1 (ko) 플래시 메모리, 플래시 메모리 장치 및 이의 동작 방법
KR101578511B1 (ko) 리드 전압 설정 방법
US7800946B2 (en) Flash memory device and operating method thereof
US10007465B2 (en) Remapping in a memory device
KR102083491B1 (ko) 메모리 장치, 메모리 시스템 및 이의 동작 방법
JP2020155180A (ja) メモリ読み出し方法及びメモリシステム並びにコンピュータ・プログラム
US11854623B2 (en) Memory controller, memory device and memory system having improved threshold voltage distribution characteristics and related operating methods
US11145357B2 (en) Memory system, memory controller and method for operating memory system
KR100996108B1 (ko) 불휘발성 메모리 장치의 프로그램 방법
TW201346918A (zh) 判定針對記憶體之字線之程式化步階大小之系統及方法
US20210334000A1 (en) Memory system, memory controller and memory device for configuring super blocks
KR20210026431A (ko) 메모리 시스템, 메모리 컨트롤러 및 동작 방법
KR20210079555A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
US11579787B2 (en) Extended super memory blocks in memory systems
KR20130079057A (ko) 메모리 컨트롤러, 메모리 장치, 및 이를 포함하는 시스템의 동작 방법
US20220310168A1 (en) Operating method of storage controller using count value of direct memory access, storage device including storage controller, and operating method of storage device
KR20200138894A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 장치
US11941293B2 (en) Operation method of storage controller using history table, and storage device including the storage controller
JP2013125575A (ja) 不揮発性半導体記憶装置、および不揮発性半導体記憶装置における動作条件制御方法
US20230144376A1 (en) Performance optimization device of memory system and operating method thereof
KR20150075887A (ko) 메모리 시스템 및 이의 동작 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid