KR102016041B1 - 비휘발성 메모리 장치의 프로그램 방법 - Google Patents

비휘발성 메모리 장치의 프로그램 방법 Download PDF

Info

Publication number
KR102016041B1
KR102016041B1 KR1020120112954A KR20120112954A KR102016041B1 KR 102016041 B1 KR102016041 B1 KR 102016041B1 KR 1020120112954 A KR1020120112954 A KR 1020120112954A KR 20120112954 A KR20120112954 A KR 20120112954A KR 102016041 B1 KR102016041 B1 KR 102016041B1
Authority
KR
South Korea
Prior art keywords
program
offset
voltage
read operation
loop
Prior art date
Application number
KR1020120112954A
Other languages
English (en)
Other versions
KR20140048392A (ko
Inventor
곽동훈
박현욱
윤현준
김두현
박기태
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120112954A priority Critical patent/KR102016041B1/ko
Priority to US13/969,651 priority patent/US9318191B2/en
Publication of KR20140048392A publication Critical patent/KR20140048392A/ko
Priority to US15/131,125 priority patent/US20160240263A1/en
Application granted granted Critical
Publication of KR102016041B1 publication Critical patent/KR102016041B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명에 비휘발성 메모리 장치의 프로그램 방법은, 적어도 하나의 테스트 프로그램 펄스를 인가하는 단계, 원샷 어퍼 셀을 검출하기 위하여 스캔 읽기 동작을 수행하는 단계, 상기 스캔 읽기 동작이 수행된 스캔 읽기 영역에 대응하는 옵셋 전압을 계산하는 단계, 상기 옵셋 전압을 이용하여 프로그램 시작 바이어스를 설정하는 단계, 및 상기 프로그램 시작 바이어스를 이용하여 적어도 하나의 프로그램 루프를 진행하는 단계를 포함한다.

Description

비휘발성 메모리 장치의 프로그램 방법{PROGRAMMING METHOD OF NONVOLATILE MEMORY DEVICE}
본 발명은 비휘발성 메모리 장치의 프로그램 방법에 관한 것이다.
플래시 메모리 장치는 태블릿 PC, 컴퓨터, 모바일 장치, PDA, 디지털 카메라, 캠코더, 보이스 리코더, MP3 플레이어, 개인용 휴대 단말기(PDA), 게임기, 팩스, 스캐너, 프린터 등(이하, '호스트'라 함)과 같은 정보기기들의 음성 및 영상 데이터 저장 매체로서 널리 사용되고 있다. 최근 들어 메모리 장치에 대한 대용량화 요구 증가에 따라 수직형 플래시 메모리 장치(Vertical Nand flash memory)에 대한 연구가 활발하다.
본 발명의 목적은 옵셋을 반영하는 비휘발성 메모리 장치의 원샷 프로그램 방법을 제공하는데 있다.
본 발명의 실시 예에 따른 멀티 비트 데이터를 원샷 프로그램 동작을 통하여 메모리 셀에 저장하는 비휘발성 메모리 장치의 프로그램 방법은: 적어도 하나의 테스트 프로그램 펄스를 인가하는 단계; 원샷 어퍼 셀을 검출하기 위하여 스캔 읽기 동작을 수행하는 단계; 상기 스캔 읽기 동작이 수행된 스캔 읽기 영역에 대응하는 옵셋 전압을 계산하는 단계; 상기 옵셋 전압을 이용하여 프로그램 시작 바이어스를 설정하는 단계; 및 상기 프로그램 시작 바이어스를 이용하여 적어도 하나의 프로그램 루프를 진행하는 단계를 포함한다.
실시 예에 있어서, 상기 테스트 프로그램 펄스는 프로그램 루프의 루프 개시 전압이다.
실시 예에 있어서, 상기 테스트 프로그램 펄스는 프로그램 루프의 루프 개시 전압보다 큰 더미 전압이다.
실시 예에 있어서, 상기 원샷 어퍼 셀의 검출 여부를 판별하는 단계를 더 포함한다.
실시 예에 있어서, 상기 원샷 어퍼 셀의 검출 여부를 판별하는 단계는, 테스트 검증 펄스를 통한 검증 읽기 동작을 수행하는 단계를 포함한다.
실시 예에 있어서, 상기 원샷 어퍼 셀을 검출하지 않을 때에는 사전에 결정된 디폴트 패스에 따라 프로그램 루프들이 진행되고, 상기 원샷 어퍼 셀을 검출할 때에는 상기 옵셋 전압을 이용하는 옵셋 패스에 따라 프로그램 루프들이 진행된다.
실시 예에 있어서, 상기 스캔 읽기 동작은 상기 스캔 읽기 구간의 하위 지점부터 상위 지점으로 소정의 단위 전압만큼 증가시키면서 읽기 동작을 수행한다.
실시 예에 있어서, 상기 스캔 읽기 동작은 상기 스캔 읽기 구간의 상위 지점부터 하위 지점으로 소정의 단위 전압만큼 감소시키면서 읽기 동작을 수행한다.
실시 예에 있어서, 상기 하위 지점은 상기 원샷 어퍼 셀의 개수가 소정의 개수를 초과할 때 결정된다.
실시 예에 있어서, 상기 원샷 어퍼 셀의 개수가 상기 소정의 개수를 초과하는 지를 판별하기 위하여 매스 비트 결정(mass bit determination) 방식이 이용된다.
실시 예에 있어서, 상기 상위 지점은 상기 테스트 검증 펄스의 전압 레벨이다.
실시 예에 있어서, 상기 스캔 읽기 구간의 상위 지점 혹은 하위 지점은 환경 상기 비휘발성 메모리 장치의 온도, 프로그램될 메모리 셀에 관련된 열화 관련 정보, 상기 프로그램 메모리 셀의 구조적인 위치 정보 중 적어도 하나의 환경 정보에 따라 가변된다.
실시 예에 있어서, 상기 메모리 셀은 하나의 스트링에 포함되고, 상기 스트링은 기판에 수직 방향으로 적층된 워드라인 기판들을 관통하는 필라를 통하여 형성된다.
본 발명의 다른 실시 예에 따른 비휘발성 메모리 장치의 프로그램 방법에 있어서: 프로그램될 메모리 셀들을 포함한 메모리 블록의 블록 어드레스에 따라 옵셋 지수 레지스터에 저장된 옵셋 지수의 사용 여부를 결정하는 단계; 테스트 프로그램 펄스를 인가하는 단계; 테스트 검증 펄스를 인가하는 단계; 원샷 어퍼 셀의 검출할 필요할 때, 스캔 읽기 동작을 수행하는 단계; 상기 스캔 읽기 동작의 결과에 따라 상기 옵셋 지수 레지스터에 저장된 상기 옵셋 지수를 변경하는 단계; 상기 옵셋 지수를 이용하여 프로그램 시작 바이어스를 설정하는 단계; 상기 프로그램 시작 바이어스를 이용하여 프로그램 동작이 패스될 때까지 프로그램 루프들을 반복하는 단계를 포함하고, 상기 스캔 읽기 동작은, 오프 셀의 개수가 소정의 값을 초과하는 지를 판별하는 단계; 상기 오프 셀의 개수가 소정의 값을 초과하지 않을 때, 상기 옵셋 지수를 증가시키는 단계; 및 상기 옵셋 지수에 대응하는 스캔 읽기 전압으로 읽기 동작을 수행하는 단계를 반복하고, 상기 오프 셋의 개수가 소정의 값을 초과할 때 상기 프로그램 시작 바이어스를 설정하는 단계로 진입한다.
실시 예에 있어서, 상기 옵셋 지수 레지스터는 상기 비휘발성 메모리 장치의 파워-업시 디폴트 값을 저장하고, 상기 프로그램 시작 바이어스는 프로그램 루프의 루프 개시 전압과 상기 스캔 읽기 동작이 수행되는 스캔 읽기 구간에 대응하는 옵셋 전압을 포함한다.
상술한 바와 같이 본 발명에 따른 비휘발성 메모리 장치의 프로그램 방법은, 스캔 읽기 동작을 통하여 옵셋을 계산하고, 이를 반영하여 프로그램 동작을 수행함으로써, 성능 및 전력 소모를 개선할 수 있다.
도 1은 본 발명의 실시 예에 따른 비휘발성 메모리 장치를 예시적으로 보여주는 도면이다.
도 2는 도 1에 도시된 블록을 예시적으로 보여주는 도면이다.
도 3은 본 발명의 실시 예에 따른 메모리 블록의 회로도를 예시적으로 보여주는 도면이다.
도 4는 본 발명에 따른 원샷 프로그램 동작을 이용하여 2 비트 MLC 프로그램 동작을 설명하기 위한 도면이다.
도 5는 본 발명의 실시 예에 따른 프로그램 방법을 예시적으로 보여주는 흐름도이다.
도 6은 본 발명에 따른 프로그램 방법에 대한 제 1 실시 예를 개략적으로 설명하기 위한 도면이다.
도 7은 도 6에 도시된 프로그램 방법을 펄스 관점에서 도시한 것이다.
도 8은 도 6에 도시된 프로그램 방법의 실시 예를 보여주는 흐름도이다.
도 9는 본 발명의 실시 예에 따른 스캔 읽기 방법을 예시적으로 보여주는 흐름도이다.
도 10은 본 발명에 따른 프로그램 방법에 대한 제 2 실시 예를 개략적으로 설명하기 위한 도면이다.
도 11은 도 10에 도시된 프로그램 방법을 펄스 관점에서 도시한 것이다.
도 12는 도 10에 도시된 프로그램 방법의 실시 예를 보여주는 흐름도이다.
도 13a 부터 도 13e는 옵셋 설정 구간과 프로그램 루프 사이의 다양한 조합에 대하여 도시한다.
도 14는 본 발명의 실시 예에 따른 OBP 프로그램 방법을 개략적으로 보여주는 블록도이다.
도 15는 본 발명의 실시 예에 따른 메모리 장치를 예시적으로 보여주는 블록도이다.
아래에서는 도면들을 이용하여 본 발명의 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있을 정도로 본 발명의 내용을 명확하고 상세하게 기재할 것이다.
도 1은 본 발명의 실시 예에 따른 비휘발성 메모리 장치(100)를 예시적으로 보여주는 도면이다. 도 1을 참조하면, 비휘발성 메모리 장치(100)는 메모리 셀 어레이(110), 어드레스 디코더(120), 입출력 회로(130), 및 제어 로직(140)을 포함한다.
메모리 셀 어레이(110)는 워드라인들(WLs), 적어도 하나의 스트링 선택 라인(SSL) 및 적어도 하나의 접지 선택 라인(GSL)을 통해 어드레스 디코더(120)에 연결되고, 비트라인들(BLs)을 통해 입출력 회로(130)에 연결된다. 메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1~BLKz)을 포함한다. 복수의 메모리 블록들(BLK1~BLKz) 각각은 기판 상에서 제 1 방향 및 제 2 방향(제 1 방향과 다름)에 따라 배열되고, 제 3 방향(제 1 방향과 제 2 방향으로 형성된 평면에 수직한 방향)으로 배열되는 3차원 구조의 복수의 메모리 셀들을 포함한다. 여기서 복수의 메모리 셀들 각각은 적어도 한 비트를 저장할 수 있다.
어드레스 디코더(120)는 워드라인들(WLs), 적어도 하나의 스트링 선택 라인(SSL) 및 적어도 하나의 접지 선택 라인(GSL)을 통해 메모리 셀 어레이(110)에 연결된다. 어드레스 디코더(120)는 디코딩된 로우(low) 어드레스를 이용하여 워드라인들(WLs), 스트링 선택 라인(SSL), 접지 선택 라인(GSL)을 선택한다. 또한, 어드레스 디코더(120)는 입력된 어드레스(ADDR) 중 컬럼(column) 어드레스를 디코딩할 수 있다. 여기서 디코딩된 컬럼 어드레스(DCA)는 입출력 회로(130)에 전달될 것이다. 실시 예에 있어서, 어드레스 디코더(120)는 로우 디코더, 컬럼 디코더, 어드레스 버퍼 등을 포함할 것이다.
입출력 회로(130)는 비트라인들(BLs)을 통해 메모리 셀 어레이(110)에 연결된다. 입출력 회로(130)는 어드레스 디코더(120)로부터 디코딩된 컬럼 어드레스(DCA)를 입력 받도록 구현될 것이다. 입출력 회로(130)는 디코딩된 컬럼 어드레스(DCA)를 이용하여 비트라인들(BLs)을 선택할 것이다.
입출력 회로(130)는 외부로부터(예를 들어, 메모리 제어기) 데이터를 입력 받고, 입력된 데이터를 메모리 셀 어레이(110)에 저장한다. 또한, 입출력 회로(130)는 메모리 셀 어레이(110)로부터 데이터를 읽고, 읽혀진 데이터를 외부로 출력할 것이다. 한편, 입출력 회로(130)는 메모리 셀 어레이(110)의 제 1 영역으로부터 데이터를 읽고, 읽혀진 데이터를 메모리 셀 어레이(110)의 제 2 영역으로 저장할 수도 있다. 예를 들어, 입출력 회로(130)는 카피-백(copy-back)을 수행하도록 구현될 수 있다.
제어 로직(140)은 비휘발성 메모리 장치(100)의 전반적인 동작(프로그램/읽기/소거 등)을 제어한다. 제어 로직(140)은 외부로부터 입력된 제어 신호들(CTRL) 혹은 명령에 응답하여 동작할 것이다.
제어 로직(140)은 원샷(one-shot) 프로그램 동작시 옵셋(offset) 전압을 계산하기 위한 스캔 읽기 동작(scan read operation)을 수행할 것이다. 여기서 원샷 프로그램 동작은, 모든 문턱전압 상태들에 대응하는 데이터 값들을 동시에 프로그램하는 멀티 비트(multi-bit) 프로그램 동작이다. 여기서 옵셋 전압은 원샷 프로그램 동작이 수행될 메모리 셀들의 환경 정보(예를 들어, 구조적인 위치, 열화정도, 온도 등)에 대응하는 값이다. 여기서 스캔 읽기 동작은 소정의 읽기 영역(이하, 스캔 읽기 영역)에서 소정의 간격으로 읽기 동작을 수행하는 것이다.
구체적으로, 제어 로직(140)은 테스트 펄스(테스트 프로그램 펄스, 테스트 검증 펄스)를 인가한 뒤 오프 셀을 검출하기 위하여 스캔 읽기 동작을 수행하고, 스캔 읽기 동작이 수행되는 스캔 읽기 영역에 대응하는 옵셋 전압을 계산할 것이다.
제어 로직(140)은 옵셋 전압에 대응하는 옵셋 지수(offset index)을 저장하는 옵셋 지수 레지스터(OIR, 142)를 포함한다. 제어 로직(140)은 옵셋 지수 레지스터(142)에 저장된 옵셋 지수를 이용하여 적어도 하나의 프로그램 루프의 프로그램 시작 바이어스를 변경할 것이다.
본 발명의 실시 예에 따른 비휘발성 메모리 장치(100)는 스캔 읽기 동작을 통하여 옵셋 전압을 계산하고, 계산된 옵셋 전압을 프로그램 루프의 프로그램 시작 바이어스에 반영할 수 있다.
도 2는 도 1에 도시된 메모리 블록(BLKi, i는 0~z 어느 하나)을 예시적으로 보여주는 도면이다. 도 2를 참조하면, 기판 위에 4개의 서브 블록들이 형성된다. 각각의 서브 블록들은 기판 위에 워드라인 컷들 사이에 적어도 하나의 접지 선택 라인(GSL), 복수의 워드라인들(WLs), 적어도 하나의 스트링 선택 라인(SSL)이 판 형태로 적층됨으로써 형성된다. 여기서 적어도 하나의 스트링 선택 라인(SSL)은 스트링 선택 라인 컷으로 분리된다. 여기서 각각의 워드라인 컷들은, 도시되지 않았지만 공통 소스 라인(Common Source Line: CSL)을 포함한다. 실시 예에 있어서, 각각의 워드라인 컷에 포함된 공통 소스 라인(CSL)은 공통으로 연결된다.
도 2에서는 워드라인 컷들 사이의 대상을 서브 블록으로 도시하였는데, 본 발명이 반드시 여기에 제한되지 않는다. 본 발명의 서브 블록은 워드라인 컷과 스트링 선택 라인 컷 사이의 대상을 서브 블록으로 명명할 수 있다.
본 발명의 실시 예에 따른 블록(BLKi)은 두 개의 워드라인들이 하나로 병합된 구조, 다른 말로 워드라인 병합 구조(merged wordline structure)로 구현될 수 있다.
도 3은 본 발명의 실시 예에 따른 메모리 블록(BLKi)의 회로도를 예시적으로 보여주는 도면이다. 도 3을 참조하면, 메모리 블록(BLKi)은 복수의 셀 스트링들(CS11, CS12, CS21, CS22)을 포함한다. 복수의 셀 스트링들(CS11, CS12, CS21, CS22) 각각은 스트링 선택 트랜지스터(SST), 접지 선택 트랜지스터(GST), 그리고 메모리 셀들(MC1~MC6)을 포함한다. 복수의 셀 스트링들(CS11, CS12, CS21, CS22) 각각에서, 메모리 셀들(MC1~MC6)은 스트링 선택 트랜지스터(SST) 및 접지 선택 트랜지스터(GST) 사이에 연결된다.
복수의 셀 스트링들(CS11, CS12, CS21, CS22)의 접지 선택 트랜지스터들(GST)의 제어 게이트들은 접지 선택 라인(GSL)에 공통으로 연결될 수 있다. 접지 선택 트랜지스터들(GST)의 일 단들은 메모리 셀들(MC1)에 연결되고, 타 단들은 공통 소스 라인(CSL)에 공통으로 연결될 수 있다.
복수의 셀 스트링들(CS11, CS12, CS21, CS22)의 메모리 셀들(MC1)은 워드 라인(WL1)에 공통으로 연결되고, 메모리 셀들(MC2)은 워드 라인(WL2)에 공통으로 연결되고, 메모리 셀들(MC3)은 워드 라인(WL3)에 공통으로 연결되고, 메모리 셀들(MC4)은 워드 라인(WL4)에 공통으로 연결되고, 메모리 셀들(MC5)은 워드 라인(WL5)에 공통으로 연결되고, 그리고 메모리 셀들(MC6)은 워드 라인(WL6)에 공통으로 연결될 수 있다.
셀 스트링들(CS11, CS12)의 제어 게이트들은 스트링 선택 라인(SSL1)에 연결되고, 셀 스트링들(CS21, CS22)의 제어 게이트들은 스트링 선택 라인(SSL2)에 연결된다. 셀 스트링들(CS11, CS21)의 스트링 선택 트랜지스터들(SST)의 일 단들은 비트 라인(BL1)에 연결되고, 타 단들은 메모리 셀들(MC6)에 연결된다. 셀 스트링들(CS21, CS22)의 스트링 선택 트랜지스터들(SST)의 일 단들은 비트 라인(BL2)에 연결되고, 타 단들은 메모리 셀들(MC6)에 연결된다.
이하에서, 간결한 설명을 위하여, 행, 열 및 높이가 정의된다. 스트링 선택 라인들(SSL1, SSL2)이 신장되는 방향은 행 방향(제 1 방향)일 수 있다. 셀 스트링들(CS11, CS12)은 행 방향을 따라 배열되어 제 1 행을 형성할 수 있다. 셀 스트링들(CS21, CS22)은 행 방향을 따라 배열되어 제 2 행을 형성할 수 있다.
비트 라인들(BL1, BL2)이 신장되는 방향은 열 방향(제 2 방향)일 수 있다. 셀 스트링들(CS11, CS21)은 열 방향을 따라 배열되어 제 1 열을 형성할 수 있다. 셀 스트링들(CS12, CS22)은 열 방향을 따라 배열되어 제 2 열을 형성할 수 있다.
접지 선택 트랜지스터들(GST)로부터 스트링 선택 트랜지스터들(SST)로 향하는 방향은 높이일 수 있다.
메모리 셀들(MC1~MC6)은 행 및 열 방향을 따라 배열되고, 높이 방향(제 3 방향)을 따라 적층된 3차원 구조를 형성할 수 있다. 동일한 높이의 메모리 셀들(MC)은 하나의 워드 라인(WL)에 공통으로 연결되고, 서로 다른 높이의 메모리 셀들(MC)은 서로 다른 워드 라인들(WLs)에 각각 연결될 수 있다. 동일 행의 스트링 선택 트랜지스터들(SST)은 하나의 스트링 선택 라인(SSL1 또는 SSL2)에 공통으로 연결되고, 서로 다른 행의 스트링 선택 트랜지스터들(SST)은 서로 다른 스트링 선택 라인들(SSL1, SSL2)에 각각 연결될 수 있다. 동일한 열의 스트링 선택 트랜지스터들(SST)은 동일한 비트 라인(BL1 또는 BL2)에 연결되고, 서로 다른 열의 스트링 선택 트랜지스터들(SST)은 서로 다른 비트 라인들(BL1, BL2)에 각각 연결될 수 있다.
메모리 셀들(MC1~MC6) 각각은 둘 이상의 비트들을 저장할 수 있다. 즉, 메모리 셀들(MC1~MC6)은 멀티 레벨 셀들(multi level cells, MLC)일 수 있다.
예시적으로, 도 3에서, 메모리 블록(BLKi)은 네 개의 셀 스트링들(CS11, CS12, CS21, CS22)을 포함하는 것으로 도시되어 있다. 그러나, 메모리 블록(BLKi)의 셀 스트링들의 수는 한정되지 않는다. 셀 스트링들은 행 방향 또는 열 방향을 따라 둘 이상 제공될 수 있다. 도 3에서, 각 셀 스트링은 여섯 개의 메모리 셀들(MC1~MC6)을 포함하는 것으로 도시되어 있다. 그러나, 각 셀 스트링의 메모리 셀들의 수는 한정되지 않는다. 각 셀 스트링에서 높이 방향을 따라 둘 이상의 메모리 셀들이 제공될 수 있다.
예시적으로, 도 3에서, 접지 선택 트랜지스터들(GST)은 하나의 접지 선택 라인(GSL)에 공통으로 연결되는 것으로 도시되어 있다. 그러나, 스트링 선택 트랜지스터들(SST)과 마찬가지로, 동일한 행의 접지 선택 트랜지스터들(GST)은 하나의 접지 선택 라인에 공통으로 연결되고, 서로 다른 행의 접지 선택 트랜지스터들(GST)은 서로 다른 접지 선택 라인들에 연결되도록 메모리 블록(BLKi)의 구조가 변경 및 응용될 수 있다.
예시적으로, 도 3에서, 각 셀 스트링에 하나의 스트링 선택 트랜지스터(SST) 및 하나의 접지 선택 트랜지스터(GST)가 제공되는 것으로 도시되어 있다. 그러나, 각 셀 스트링에 둘 이상의 스트링 선택 트랜지스터들 또는 둘 이상의 접지 선택 트랜지스터들이 제공될 수 있다.
예시적으로, 각 셀 스트링의 메모리 셀들(MC1~MC6) 중 적어도 하나는 더미 메모리 셀로 사용될 수 있다.
본 발명의 실시 예에 따른 비휘발성 메모리 장치(100)는 옵셋(옵셋 전압, 옵셋 시간, 등)을 반영하는 원샷 프로그램 동작을 이용하여 멀티 비트 프로그램 동작을 수행한다.
도 4는 본 발명에 따른 원샷 프로그램 동작을 이용하여 2 비트 MLC 프로그램 동작을 설명하기 위한 도면이다. 도 4를 참조하면, 오리지널 소거 상태(E0)는 원샷 프로그램 동작을 통하여 소거 상태(E), 제 1 프로그램 상태(P1), 제 2 프로그램 상태(P2), 및 제 3 프로그램 상태(P3) 중 어느 하나로 될 것이다. 또한, 도 4에는 제 1 프로그램 상태(P1)를 검증하기 위한 제 1 검증 전압(VF1), 제 2 프로그램 상태(P2)를 검증하기 위한 제 2 검증 전압(VF2), 제 3 프로그램 상태(P3)를 검증하기 위한 제 3 검증 전압(VF3)이 도시된다.
아래에서는 설명의 편의를 위하여 비휘발성 메모리 장치(100)이 VNAND(vertical nand flash memory)라고 하겠다. VNAND의 구조의 공정 변화(process variation)에 따라 메모리 블록들 사이의 옵셋 혹은 워드라인들 사이의 옵셋이 존재할 수 있다. 종래의 비휘발성 메모리 장치는 이러한 옵셋을 보정하기 위하여 LSB(least significant bit) 프로그램 동작시 프로그램 펄스의 인가 회수에 따라 MSB(most significant bit) 프로그램 동작의 프로그램 시작 바이어스를 변경하였다. 하지만, 이러한 종래 기술은 원샷 프로그램 동작에 적용하기가 어렵다. 왜냐하면 원샷 프로그램 동작은 LSB 프로그램 동작을 수행하기 않기 때문이다. 게다가, 프로그램 펄스의 인가 회수가 워드라인들 사이의 옵셋으로 이용되기도 힘들다.
반면에 본 발명은 스캔 읽기 동작을 통하여 구조적인 셀 특성에 따른 옵셋을 검출하고, 검출된 옵셋을 이용하여 원샷 프로그램 동작을 수행하는 것을 포함한다.
도 5는 본 발명의 실시 예에 따른 프로그램 방법을 예시적으로 보여주는 흐름도이다. 도 1 내지 도 5를 참조하면, 프로그램 방법은 다음과 같다. 메모리 셀들에 테스트 프로그램 펄스가 인가된다(S110). 여기서 테스트 프로그램 펄스는 소정의 레벨일 수 있다. 이후, 원샷 어퍼 셀을 검출할 필요가 있는지 판별된다. 여기서 원샷 어퍼 셀은 프로그램 펄스에 응답하여 빠르게 올라오는 빠른 셀이다. 실시 예에 있어서, 소정의 레벨로 검증 동작을 수행하고, 검증 동작의 결과에 따라 원샷 어퍼 셀를 검출할 지가 결정될 수 있다. 예를 들어, 소정의 레벨로 검증 동작을 수행한 결과로써, 모든 셀들이 오프 셀이라면 원샷 어퍼 셀을 검출가 필요가 있다고 판별될 것이다(S120).
원샷 어퍼 셀을 검출하기 위하여 소정의 영역에 대한 스캔 읽기 동작이 수행될 것이다. 여기서 소정의 영역은 비휘발성 메모리 장치(100, 도 1 참조)의 온도, 메모리 셀들이 포함된 메모리 블록의 웨어레벨링 정도(예를 들어, P/E cycle), 메모리 셀들이 포함된 메모리 블록의 어드레스 등과 같은 환경 정보에 따라 가변될 수 있다(S130).
스캔 읽기 동작의 결과에 따라 프로그램 시작 바이어스가 설정될 것이다(S140). 예를 들어, 스캔 읽기 동작 결과로써, 원샷 어퍼 셀의 개수가 소정의 값을 초과할 때, 프로그램 시작 바이어스의 레벨이 디폴트 값에서 소정의 옵셋 전압만큼 증가될 수 있다(S140).
프로그램 동작이 패스 될 때까지 설정된 프로그램 시작 바이어스를 이용하여 프로그램 루프가 반복될 것이다(S150). 반면에, 원샷 어퍼 셀 검출이 필요하지 않다면, 프로그램 동작이 패스 될 때까지 디폴트 프로그램 시작 바이어스를 이용하여 프로그램 루프가 반복될 것이다(S155).
한편, 도 5에서 도시된 프로그램 방법은 원샷 어퍼 셀 검출하는 단계(S120)를 포함한다. 하지만, 본 발명의 프로그램 방법에 반드시 여기에 제한될 필요는 없다. 본 발명의 프로그램 방법은 원샷 어퍼 셀 검출하는 단계를 생략하고, 곧바로 옵셋 전압을 계산하기 위한 스캔 읽기 동작을 수행하고, 계산된 옵셋 전압에 따라 프로그램 시작 바이어스를 설정할 수도 있다.
본 발명의 실시 예에 따른 프로그램 방법은 원샷 어퍼 셀을 검출하기 위한 스캔 읽기 동작을 수행하고, 스캔 읽기 동작 결과에 따라 프로그램 시작 바이어스를 가변/조절/변경/조정할 것이다.
도 6은 본 발명에 따른 프로그램 방법에 대한 제 1 실시 예를 개략적으로 설명하기 위한 도면이다. 도 6를 참조하면, 옵셋 설정을 위하여 루프 개시 전압(Vini)을 인가하고, 제 1 프로그램 상태(P1)의 검증 전압(VF1)으로 검증 읽기 동작을 수행하고, 검증 읽기 동작 결과에 따라 스캔 읽기 동작 여부를 결정하고, 검증 전압(VF1)부터 시작에 소정의 스캔 읽기 구간(SRR)에 대하여 스캔 읽기 동작을 수행한다.
실시 예에 있어서, 스캔 읽기 동작은 상위 시점(VTP)에서부터 소정의 전압만큼 하강시키면서 수행될 수 있다. 여기서 소정의 전압은 ISPP(incremental step pulse programming) 방식의 단위 전압일 수 있다. 실시 예에 있어서, 스캔 읽기 동작이 하향으로 진행될 때, 스캔 읽기 구간(SRR)의 상위 시점(VTP)은 제 1 검증 전압(VF1)이고, 하위 시점(VDN)은 원샷 어퍼 셀(one shot upper cell)이 최초로 발견되는(즉, 오프 셀이 검출되는) 전압일 수 있다.
다른 실시 예에 있어서, 스캔 읽기 동작은 하위 시점(VDN)에서부터 소정의 저압만큼 상승시키면서 진행될 수 있다. 실시 예에 있어서, 스캔 읽기 동작이 상향으로 진행될 때, 스캔 읽기 구간(SRR)의 상위 시점(VTP)은 원샷 어퍼 셀의 개수가 소정의 개수를 초과하지 않을 때이고, 하위 시점(VDN)은 사전에 결정된 전압(예를 들어, P1의 읽기 전압)일 수 있다.
한편, 본 발명에 따른 스캔 읽기 구간(SRR)은 상술 된 방법들에 의해 제한되지 않고, 다양한 방법으로 결정될 수 있다.
실시 예에 있어서, 원샷 프로그램 동작은 스캔 읽기 구간(SRR)에 대응하는 옵셋 전압(Voffset)에 따라 적어도 하나의 다음 프로그램 루프에서 프로그램 시작 바이어스를 변경할 수 있다. 예를 들어, 스캔 읽기 구간(SRR)이 넓다면, 프로그램 시작 바이어스는 상대적으로 좁은 것과 비교하여 높을 것이다. 반대로, 검출된 스캔 읽기 구간이 좁다면, 프로그램 시작 바이어스는 상대적으로 넓은 것과 비교하여 낮을 것이다. 한편, 스캔 읽기 구간(SRR)이 필요 없는 프로그램 동작의 경우는, 디폴트의 프로그램 시작 바이어스가 사용될 것이다.
도 7은 도 6에 도시된 프로그램 방법을 펄스 관점에서 도시한 것이다. 도 7를 참조하면, 프로그램 방법은, 옵셋 설정 구간 및 프로그램 루프들을 포함한다.
옵셋 설정 구간에서, 루프 개시 전압(Vini)의 테스트 프로그램 펄스가 인가된 후, 제 1 검증 전압(VF1)의 테스트 검증 펄스를 이용하여 검증 읽기가 수행되고, 그 검증 읽기 결과에 따라 프로그램 루프들(Loop 1 ~ Loop N)이 디폴트 패스(default path)로 진행될지 혹은 옵셋 패스(offset path)로 진행될지가 결정될 것이다. 예를 들어, 검증 읽기 결과로써, 오프 셀의 개수가 소정의 개수보다 크다면, 디폴트 패스로 원샷 프로그램 동작이 수행될 것이다. 반면에, 오프 셀의 개수가 소정의 개수보다 크지 않다면 스캔 읽기 동작을 포함한 옵셋 패스로 원샷 프로그램 동작이 수행될 것이다.
도 7에서는 하나의 테스트 프로그램 펄스가 인가되었다. 그러나 본 발명이 여기에 제한되지 않을 것이다. 본 발명의 옵셋 설정 구간에서는 적어도 2개의 테스트 펄스들이 인가될 수도 있다. 여기서 인가되는 적어도 2개의 테스트 펄스들은 동일한 레벨이거나 서로 다른 레벨일 수 있다.
도 7에서는 제 1 검증 전압(VF1)의 테스트 검증 펄스가 인가되었다. 그러나 본 발명이 여기에 제한되지 않을 것이다. 본 발명의 옵셋 설정 구간에서는 적어도 하나의 테스트 프로그램 펄스 인가 후에 임의의 테스트 검증 펄스를 인가하여 검증 읽기 동작을 수행할 수 있다.
도 7에 도시된 바와 같이, 옵셋 설정 구간은 스캔 읽기 동작을 포함하고, 스캔 읽기 동작은 원샷 어퍼 셀을 검출하기 위한 읽기 동작이다. 스캔 읽기 동작의 결과에 따라 프로그램 시작 바이어스에 반영할 옵셋 전압(Voffset)이 설정될 것이다.
프로그램 루프 구간은 크게 디폴트 패스와 옵셋 패스에 따라 다르게 진행될 것이다. 먼저, 디폴트 패스에 따른 제 1 프로그램 루프(Loop 1)에서 루프 개시 전압(Vini)에 루프 증가분(△Vpgm)이 증가된 제 1 프로그램 펄스가 인가되고 복수의 검증 펄스들로 검증 동작들이 수행될 것이다. 여기서 루프 증가분(△Vpgm)은 일정한 상수값이거나 루프의 회수에 따라 가변되는 값일 수 있다. 여기서 복수의 검증 펄스들은 복수의 프로그램 상태들(예를 들어, 도 4에 도시된 P1, P2, P3)에 대응하는 전압들이다. 디폴트 패스에 따른 제 2 프로그램 루프(PGM Loop 2)에서는 제 1 프로그램 펄스(Vini + △Vpgm)에 루프 증가분(△Vpgm)이 증가된 제 2 프로그램 펄스가 인가되고 복수의 검증 펄스들로 검증 동작들이 수행될 것이다. 이와 같은 방법으로 디폴트 패스에 대한 프로그램 루프가 진행될 것이다.
다음으로, 옵셋 패스에 따른 프로그램 루프는 스캔 읽기 동작에 따라 결정된 프로그램 시작 바이어스(Vini + Voffset)를 제 1 프로그램 루프에 적용하고, 그 다음 루프부터는 디폴트 패스와 동일하게 진행될 것이다. 여기서 프로그램 시작 바이어스는 루프 개시 전압(Vini)과 옵셋 전압(Voffset)을 포함한다. 여기서 옵셋 전압(Voffset)은 스캔 읽기 구간(SRR, 도 6 참조)에 대응하는 전압일 것이다.
구체적으로, 옵셋 패스에 따른 제 1 프로그램 루프(PGM Loop 1)에서 프로그램 시작 바이어스(Vini + Voffset)의 제 1 프로그램 펄스가 인가되고 복수의 검증 펄스들로 검증 동작들이 수행될 것이다. 옵셋 패스에 따른 제 2 프로그램 루프(PGM Loop 2)에서는 옵셋 패스의 제 1 프로그램 펄스(Vini + △Vpgm)에 루프 증가분(△Vpgm)이 증가된 제 2 프로그램 펄스가 인가되고 복수의 검증 펄스들로 검증 동작들이 수행될 것이다. 이후 프로그램 루프는 디폴트 패스와 동일할 것이다.
본 발명의 실시 예에 따른 프로그램 루프는, 디폴트 패스 및 옵셋 전압(Voffset)을 설정하기 위한 스캔 읽기 동작을 포함하는 옵셋 패스 중 어느 하나로 진행된다.
도 8은 도 6에 도시된 프로그램 방법의 실시 예를 보여주는 흐름도이다. 도 6 내지 도 8을 참조하면, 프로그램 방법은 다음과 같다.
비휘발성 메모리 장치(100, 도 1 참조)에 프로그램 명령, 어드레스, 및 쓰여질 데이터가 입력될 것이다. 비휘발성 메모리 장치(100)의 제어 로직(140, 도 1 참조)는 우선적으로 입력된 어드레스 중에서 블록 어드레스가 이전 프로그램 동작의 블록 어드레스와 변경되었는 지를 판별할 것이다(S211). 만일, 블록 어드레스가 변경되었다면, 옵셋 지수(m)는 디폴트 값(0)일 것이다. 여기서 디폴트 값은 비휘발성 메모리 장치(100)가 파워-업될 때 옵셋 지수 레지스터(OIR; 142, 도 1 참조)에 저장될 수 있다(S212). 반면에 블록 어드레스가 변경되지 않았다면, 옵셋 지수(m)는 옵셋 지수 레지스터(142)에 저장된 값일 것이다(S213).
제어 로직(140)은 옵셋 지수 레지스터(142)에 저장된 옵셋 지수(m)를 이용하여 프로그램 시작 바이어스를 설정할 것이다. 예를 들어, 프로그램 시작 바이어스는 루프 개시 전압(Vini)과 옵셋 전압(Voffset: mISPP + β)으로 구성된다(S221). 여기서 m는 옵셋 지수이고, ISPP는 스캔 읽기 동작이 수행되는 단위 전압이고, β는 워드라인 층에 대응하는 옵셋 값이다. 실시 예에 있어서, 옵셋 값(β)은 어드레스와 옵셋 값(β)에 구성된 맵핑 테이블에 따라 선택될 수 있다.
이후 설정된 프로그램 시작 바이어스에 따른 제 1 프로그램 펄스가 인가되고(S222), 제 1 검증 전압(VF1)으로 읽기 동작이 수행될 것이다(S223). 제어 로직(140)은 읽기 동작 결과로써, 오프 셀의 개수가 소정의 값(PDV)을 초과하는 지를 판별할 것이다(S231). 실시 예에 있어서, 오프 셀의 개수의 판별 동작은 매스 비트 검출(mass bit detection) 방법을 이용할 수 있다.
만일, 오프 셀의 개수가 소정의 값(PDV)을 초과하지 않았다면, 제어 로직(140)는 옵셋 지수(m)를 1만큼 증가시킬 것이다(S232). 이후, 스캔 읽기 전압(VF1 - (αISPP)×m)에서 읽기 동작(스캔 읽기 동작의 일부)이 수행된다(S233). 여기서 α는 문턱전압의 레벨과 프로그램 펄스 사이의 상관 계수이고, ISPP는 단위 전압이고, m는 옵셋 지수이다. 이후 S231 단계로 진입할 것이다.
반면에, 오프 셀의 개수가 소정의 값(PDV)을 초과하였다면, 제어 로직(140)는 프로그램 시작 바이어스를 새롭게 설정할 것이다. 여기서 설정된 프로그램 시작 바이어스는 루프 개시 전압(Vini), 옵셋 전압(Voffset: mISPP + β) 및 루프 증가분(△Vpgm)으로 구성될 것이다(S240).
이후, 디폴트 패스(도 7 참조) 및 옵셋 패스(도 7 참조) 중 어느 하나에 따라 프로그램 동작이 패스될 때까지 프로그램 루프가 진행될 것이다(S250). 한편, 마지막 N 번째 프로그램 루프가 진행되더라도 프로그램 동작이 패스되지 않았을 때는 프로그램 동작이 실패하였다고 처리될 것이다.
이후, 옵셋 지수(m)가 0보다 크다면, 제어 로직(140)은 옵셋 지수(m)에서 1을 뺀 값을 새로운 옵셋 지수(m)로 옵셋 지수 레지스터(142)에 저장할 것이다(S260). 여기서 S260 단계는 다음 워드라인의 프로그램 동작이 오버 프로그램되지 않도록 하기 위하여 수행되는 것이다. 한편, 오버 프로그램 방지를 위하여 옵셋 지수(m)에 대한 제어가 반드시 여기에 제한되지 않을 것이다. 제어 로직(140)은 제 1 값 이상의 옵셋 지수(m)에 대하여 제 2 값만큼 뺀 값을 새로운 옵셋 지수(m)로 결정할 것이다. 다른 실시 예에 있어서, S260 단계가 생략될 수도 있다. 이로써 프로그램 동작이 완료될 것이다.
본 발명의 실시 예에 따른 프로그램 방법은, 옵셋 지수를 증가시키면서 스캔 읽기 동작을 수행하고, 그 결과에 따라 프로그램 시작 바이어스를 설정할 것이다.
도 9는 본 발명의 실시 예에 따른 스캔 읽기 방법을 예시적으로 보여주는 흐름도이다. 도 9를 참조하면, 스캔 읽기 동작은 다음과 같다. 제어 로직(140, 도 1 참조)은 비휘발성 메모리 장치(100, 도 1 참조)의 환경 정보에 따라 스캔 읽기 구간(SRR)을 설정한다(S310). 여기서 비휘발성 메모리 장치(100)의 환경 정보는 메모리 블록의 마모도(예를 들어, P/E 싸이클), 비휘발성 메모리 장치(100)의 온도(온도 정보를 측정하기 위한 감지기 구비), 워드라인에 대응하는 층(입력된 어드레스에 대응하는 정보 포함), 구동될 메모리 셀이 연결된 스트링(입력된 어드레스에 대응하는 정보 포함) 등 포함할 수 있다. 환경 정보에 따라 스캔 읽기 동작이 수행되는 상위 시점(VTP, 도 6 참조)과 하위 시점(VDN, 도 6 참조)이 변경될 수 있다. 이후, 소정의 간격(예를 들어, αISPP 도 8 참조)으로 스캔 읽기 동작이 수행될 것이다(S320). 여기서 α는 문턱전압의 레벨과 프로그램 펄스 사이의 상관 계수이고, ISPP는 단위 전압이다.
본 발명의 실시 예에 따른 스캔 읽기 방법은 비휘발성 메모리 장치(100)의 환경 정보에 따라 스캔 읽기 구간을 설정할 수 있다.
도 6 내지 도 9에서 옵셋 설정을 위하여 테스트 프로그램 펄스로써 루프 개시 전압(Vini)이 인가되었다. 그러나 본 발명이 여기에 제한될 필요는 없다. 본 발명은 원샷 프로그램 동작의 특성을 보다 잘 표현하기 위하여 옵셋 설정 구간에서 루프 개시 전압(Vini)보다 큰 더미 전압(Vdummy)이 테스트 프로그램 펄스로 인가할 수 있다.
도 10은 본 발명에 따른 프로그램 방법에 대한 제 2 실시 예를 개략적으로 설명하기 위한 도면이다. 도 10을 참조하면, 옵셋 설정을 위하여 루프 개시 전압(Vini)보다 큰 더미 전압(Vdummy)을 테스트 프로그램 펄스로 인가하고, 제 3 프로그램 상태(P3)의 검증 전압(VF3)으로 읽기 동작을 수행하고, 읽기 동작 결과에 따라 스캔 읽기 동작 여부를 결정하고, 검증 전압(VF3)부터 시작에 소정의 스캔 읽기 구간(SRR)에 대하여 스캔 읽기 동작을 수행한다. 도 10에서는 제 3 프로그램 상태(P3)의 검증 전압(VF3)이 테스트 읽기 펄스로 스캔 읽기 동작 여부에 이용되었지만, 본 발명이 여기에 제한되지 않을 것이다. 스캔 읽기 동작 여부에 이용되는 테스트 읽기 펄스는 더미 전압(Vdummy)에 연관되어 임의로 결정될 수 있다.
도 11은 도 10에 도시된 프로그램 방법을 펄스 관점에서 도시한 것이다. 도 7를 참조하면, 프로그램 방법은, 옵셋 설정 구간 및 프로그램 루프들을 포함한다.
옵셋 설정 구간에서, 더미 전압(Vdummy)로 테스트 프로그램 펄스가 인가된 후, 제 3 검증 전압(VF3)으로 검증 읽기 동작이 수행되고, 그 검증 읽기 동작 결과에 따라 원샷 프로그램 동작이 디폴트 패스로 진행될 지 혹은 옵셋 패스로 진행될 지가 결정될 것이다.
프로그램 루프 구간은 크게 디폴트 패스와 옵셋 패스에 따라 다르게 진행될 것이다. 먼저, 디폴트 패스에 따른 프로그램 루프는 도 8에 도시된 것과 달리 루프 개시 전압(Vini)에 따른 프로그램 펄스부터 진행될 것이다.
또한, 옵셋 패스에 따른 프로그램 루프는 스캔 읽기 동작에 따라 결정된 프로그램 시작 바이어스(Vini + Voffset)를 프로그램 루프(Loop 0)에 적용하고, 그 다음 루프부터는 디폴트 패스와 동일하게 진행될 것이다. 여기서 프로그램 시작 바이어스는 루프 개시 전압(Vini)과 옵셋 전압(Voffset)을 포함한다. 여기서 옵셋 전압(Voffset)은 스캔 읽기 구간(SRR, 도 10 참조)에 대응하는 전압일 것이다.
도 12는 도 10에 도시된 프로그램 방법의 실시 예를 보여주는 흐름도이다. 도 10 내지 도 12를 참조하면, 프로그램 방법은 다음과 같다.
S422, S423, S433, S440, S450 단계를 제외하고 나머지 단계들은 도 8에 도시된 단계들과 동일하게 진행됨으로, 여기서는 이 단계들의 설명을 생략하겠다. S422 단계에서 더미 전압(Vdummy)으로 테스트 프로그램 펄스가 인가된다. 여기서 더미 전압(Vdummy)는 루프 개시 전압(Vini) 보다 클 것이다. S423 단계에서 제 3 검증 전압(VF3)으로 검증 읽기 동작이 수행될 것이다. 여기서 제 3 검증 전압(VF3)은 제 3 프로그램 상태(P3, 도 4 참조)를 검증하기 위한 전압이다. S433 단계에서 스캔 읽기 전압(VF3 - (αISPP)×m)에서 읽기 동작(스캔 읽기 동작의 일부)이 수행된다. S440 단계에서, 프로그램 시작 바이어스는 루프 개시 전압(Vini), 옵셋 전압(mISPP + β)을 포함할 것이다. S440 단계의 프로그램 시작 바이어스는, 도 8에 도시된 S240 단계의 프로그램 시작 바이어스에서 루프 증가분(△Vpgm)이 빠진 값이다. S450 단계에서, 디폴트 패스(도 10 참조) 및 옵셋 패스(도 10 참조) 중 어느 하나에 따라 프로그램 동작이 패스될 때까지 계산된 옵셋 전압(Voffset, 도 10, 도 11 참조)을 이용하여 프로그램 루프가 진행될 것이다.
본 발명의 실시 예에 따른 프로그램 방법은 옵셋 설정을 위하여 더미 전압(Vdummy)으로 테스트 프로그램 펄스를 인가하고, 제 3 검증 전압(VF3)으로 테스트 검증 펄스를 인가하고, 스캔 읽기 구간(SRR)에 대응하는 옵셋 전압(Voffset)을 계산하고, 계산된 옵셋 전압(Voffset)을 프로그램 루프에서 프로그램 시작 바이어스로 이용할 것이다.
도 6 내지 도 12에서 옵셋 설정 구간에서 계산된 옵셋 전압(Voffset)은 다음 프로그램 루프에만 이용되었다. 또한, 옵셋 설정 구간은 프로그램 루프가 진행되기 전에 존재한다. 그러나 본 발명이 반드시 여기에 제한될 필요는 없다. 본 발명의 프로그램 방법은 옵셋 설정 구간과 프로그램 루프 사이에서 다양한 조합으로 구성될 수 있다.
도 13a 부터 도 13e는 옵셋 설정 구간과 프로그램 루프 사이의 다양한 조합에 대하여 도시한다. 도 13a를 참조하면, 옵셋 설정 구간에서 설정된 옵셋 전압(Voffset)은 다음 프로그램 루프들 (Loop 1, Loop2, Loop 3, ....)에 이용될 수 있다. 도 13b 를 참조하면, 옵셋 설정 구간은 프로그램 루프가 어느 정도 진행된 후(Loop K, K는 1 이상의 정수) 삽입될 수 있다. 도 13c를 참조하면, 얼마의 프로그램 루프가 진행된 후 옵셋 설정에 따른 옵셋 전압(Voffset)이 다음 프로그램 루프들(Loop K+1, Loop K+2, ...) 반영될 수 있다. 도 13d를 참조하면, 옵셋 설정 구간은 각 프로그램 루프를 진행하기 전에 수행될 수 있다. 도 13e를 참조하면, 소정의 프로그램 루프가 진행된 후 옵셋 설정 구간이 각 프로그램 루프를 진행하기 전에 수행될 수 있다.
본 발명의 실시 예에 따른 원샷 프로그램 방법은 OBP(on-chip buffered programming) 기술에도 적용 가능하다. OBP 기술에 대한 자세한 것은 삼성전자에서 출원하였으며 이 출원의 참고문헌으로 결합된 미국 공개 특허들 US 2011/0194346, US 2011/0205817, US 2011/0222342에서 설명될 것이다.
도 14는 본 발명의 실시 예에 따른 OBP 프로그램 방법을 개략적으로 보여주는 블록도이다. 도 14를 참조하면, 메모리 시스템(10)은 비휘발성 메모리 장치(300) 및 그것을 제어하는 메모리 제어기(400)를 포함한다.
본 발명에 따른 프로그램 동작은, 메모리 시스템(10)의 버퍼 램(412)에 입력된 데이터를 우선적으로 비휘발성 메모리 장치(300)의 SLC(single level cell) 버퍼 영역(322)에 프로그램한 뒤, 추후에 비휘발성 메모리 장치(120)의 MLC(Multi level cell) 사용자 데이터 영역(324, 이하 '사용자 데이터 영역')에 제 1 프로그래밍(1st PGM), 제 2 프로그래밍(2nd PGM), 및 제 3 프로그래밍(3rd PGM)을 순차적으로 프로그램한다. 여기서 버퍼 램(112)은 디램(DRAM) 혹은 에스램(SRAM) 등과 같은 휘발성 메모리 장치일 수 있다. 여기서 순차적으로 진행되는 제 1 프로그래밍(1st PGM), 제 2 프로그래밍(2nd PGM), 및 제 3 프로그래밍(3rd PGM)에 의하여 멀티 비트(예를 들어, 3 비트) 프로그램 동작이 수행될 것이다. 제 1 프로그래밍(1st PGM), 제 2 프로그래밍(2nd PGM), 및 제 3 프로그래밍(3rd PGM) 각각은 동일한 멀티 비트 프로그램 동작을 수행하고, 적어도 하나는 원샷 프로그램 동작에 따라 수행될 것이다.
도 15는 본 발명의 실시 예에 따른 메모리 장치를 예시적으로 보여주는 블록도이다. 도 15를 참조하면, 메모리 시스템(1000)은 적어도 하나의 비휘발성 메모리 장치(1100) 및 그것을 제어하는 메모리 제어기(1200)를 포함한다. 비휘발성 메모리 장치(1100)는 도 1 내지 도 15에 설명된 원샷 프로그램 동작을 이용하도록 구현될 것이다.
비휘발성 메모리 장치(1100)는 외부로부터 고전압(Vpp)을 옵션적으로 제공받을 수 있다. 메모리 제어기(1200)는 복수의 채널들을 통하여 비휘발성 메모리 장치(1100)에 연결된다. 메모리 제어기(1200)는 적어도 하나의 중앙처리장치(1210), 버퍼 메모리(1220), 에러 정정회로(1230), 롬(1240), 호스트 인터페이스(1250) 및 메모리 인터페이스(1260)를 포함한다. 도시되지 않았지만, 메모리 제어기(1200)는 데이터를 랜덤화시키거나 디랜덤화시키는 랜덤화 회로를 더 포함할 수 있다. 실시 예에 있어서 호스트 인터페이스(1250)은 PPN(perfect page new) 인터페이스를 적용할 수도 있다. 비휘발성 메모리 장치(1110)는 도시되지 않았지만, 외부의 고전압을 선택적으로 입력 받을 수 있다.
한편, 메모리 시스템에 대한 좀더 자세한 것은 삼성전자에서 출원하였으며 참고 문헌으로 결합된 미국 등록 특허 번호 US 8,027,194, 미국 공개 번호 US 2010-0082890에서 설명될 것이다.
앞에서는 본 발명에 따른 프로그램 동작은 스캔 동작에 따라 옵셋 전압을 설정하고, 설정된 옵셋 전압을 이용하여 프로그램 시작 바이어스를 조정하였다. 하지만, 본 발명이 반드시 여기에 제한되지 않을 것이다. 본 발명의 프로그램 방법은 스캔 동작에 따라 옵셋 시간을 설정하고, 설정된 옵셋 시간을 이용하여 프로그램 시작 바이어스를 조정할 수도 있다. 여기서 옵셋 시간은 펄스의 인가 시간과 관련된 것이다.
한편, 상술 된 본 발명의 내용은 발명을 실시하기 위한 구체적인 실시 예들에 불과하다. 본 발명은 구체적이고 실제로 이용할 수 있는 수단 자체뿐 아니라, 장차 기술로 활용할 수 있는 추상적이고 개념적인 아이디어인 기술적 사상을 포함할 것이다.
100: 비휘발성 메모리 장치
110: 메모리 셀 어레이
120: 어드레스 디코더
130: 입출력 회로
140: 제어 로직
142: 옵셋 지수 레지스터
m: 옵셋 지수
Voffset: 옵셋 전압
Vini: 루프 개시 전압
SRR: 스캔 읽기 구간
△Vpgm: 루프 증가분
ISPP: 단위 전압
α: 문턱전압 레벨과 프로그램 펄스 사이의 상관 계수
β: 층별 옵셋

Claims (10)

  1. 멀티 비트 데이터를 원샷 프로그램 동작을 통하여 메모리 셀에 저장하는 비휘발성 메모리 장치의 프로그램 방법에 있어서:
    적어도 하나의 테스트 프로그램 펄스를 인가하는 단계;
    원샷 어퍼 셀을 검출하기 위하여 스캔 읽기 동작을 수행하는 단계;
    상기 스캔 읽기 동작이 수행된 스캔 읽기 영역에 대응하는 옵셋 전압을 계산하는 단계;
    상기 옵셋 전압을 이용하여 프로그램 시작 바이어스를 설정하는 단계; 및
    상기 프로그램 시작 바이어스를 이용하여 적어도 하나의 프로그램 루프를 진행하는 단계를 포함하는 프로그램 방법.
  2. 제 1 항에 있어서,
    상기 테스트 프로그램 펄스는 프로그램 루프의 루프 개시 전압인 프로그램 방법.
  3. 제 1 항에 있어서,
    상기 테스트 프로그램 펄스는 프로그램 루프의 루프 개시 전압보다 큰 더미 전압인 프로그램 방법.
  4. 제 1 항에 있어서,
    상기 원샷 어퍼 셀의 검출 여부를 판별하는 단계를 더 포함하는 프로그램 방법.
  5. 제 4 항에 있어서,
    상기 원샷 어퍼 셀을 검출하지 않을 때에는 사전에 결정된 디폴트 패스에 따라 프로그램 루프들이 진행되고,
    상기 원샷 어퍼 셀을 검출할 때에는 상기 옵셋 전압을 이용하는 옵셋 패스에 따라 프로그램 루프들이 진행되는 프로그램 방법.
  6. 제 1 항에 있어서,
    상기 스캔 읽기 동작은 상기 스캔 읽기 동작이 수행되는 구간의 상위 지점부터 하위 지점으로 소정의 단위 전압만큼 감소시키면서 읽기 동작을 수행하는 프로그램 방법.
  7. 제 6 항에 있어서,
    상기 하위 지점은 상기 원샷 어퍼 셀의 개수가 소정의 개수를 초과할 때 결정되고,
    상기 상위 지점은 상기 테스트 프로그램 펄스의 인가 후에 인가되는 테스트 검증 펄스의 전압 레벨인 프로그램 방법.
  8. 제 1 항에 있어서,
    상기 스캔 읽기 동작이 수행되는 구간의 상위 지점 혹은 하위 지점은 상기 비휘발성 메모리 장치의 온도, 프로그램될 메모리 셀에 관련된 열화 관련 정보, 상기 프로그램될 메모리 셀의 구조적인 위치 정보 중 적어도 하나의 환경 정보에 따라 가변되는 프로그램 방법.
  9. 제 1 항에 있어서,
    상기 메모리 셀은 하나의 스트링에 포함되고,
    상기 스트링은 기판에 수직 방향으로 적층된 워드라인 기판들을 관통하는 필라를 통하여 형성되는 프로그램 방법.
  10. 비휘발성 메모리 장치의 프로그램 방법에 있어서:
    프로그램될 메모리 셀들을 포함한 메모리 블록의 블록 어드레스에 따라 옵셋 지수 레지스터에 저장된 옵셋 지수의 사용 여부를 결정하는 단계;
    테스트 프로그램 펄스를 인가하는 단계;
    테스트 검증 펄스를 인가하는 단계;
    원샷 어퍼 셀의 검출이 필요할 때, 스캔 읽기 동작을 수행하는 단계;
    상기 스캔 읽기 동작의 결과에 따라 상기 옵셋 지수 레지스터에 저장된 상기 옵셋 지수를 변경하는 단계;
    상기 옵셋 지수를 이용하여 프로그램 시작 바이어스를 설정하는 단계;
    상기 프로그램 시작 바이어스를 이용하여 프로그램 동작이 패스될 때까지 프로그램 루프들을 반복하는 단계를 포함하고,
    상기 스캔 읽기 동작은,
    오프 셀의 개수가 소정의 값을 초과하는 지를 판별하는 단계; 상기 오프 셀의 개수가 소정의 값을 초과하지 않을 때, 상기 옵셋 지수를 증가시키는 단계; 및 상기 옵셋 지수에 대응하는 스캔 읽기 전압으로 읽기 동작을 수행하는 단계를 반복하고, 상기 오프 셀의 개수가 소정의 값을 초과할 때 상기 프로그램 시작 바이어스를 설정하는 단계로 진입하는 프로그램 방법.
KR1020120112954A 2012-10-11 2012-10-11 비휘발성 메모리 장치의 프로그램 방법 KR102016041B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120112954A KR102016041B1 (ko) 2012-10-11 2012-10-11 비휘발성 메모리 장치의 프로그램 방법
US13/969,651 US9318191B2 (en) 2012-10-11 2013-08-19 Programming nonvolatile memory device using program voltage with variable offset between programming state distributions
US15/131,125 US20160240263A1 (en) 2012-10-11 2016-04-18 Programming nonvolatile memory device using program voltage with variable offset

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120112954A KR102016041B1 (ko) 2012-10-11 2012-10-11 비휘발성 메모리 장치의 프로그램 방법

Publications (2)

Publication Number Publication Date
KR20140048392A KR20140048392A (ko) 2014-04-24
KR102016041B1 true KR102016041B1 (ko) 2019-08-30

Family

ID=50475207

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120112954A KR102016041B1 (ko) 2012-10-11 2012-10-11 비휘발성 메모리 장치의 프로그램 방법

Country Status (2)

Country Link
US (2) US9318191B2 (ko)
KR (1) KR102016041B1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9275741B1 (en) * 2014-09-10 2016-03-01 Western Digital Technologies, Inc. Temperature compensation management in solid-state memory
US9349458B2 (en) * 2014-10-16 2016-05-24 Sandisk Technologies Inc. Biasing of unselected blocks of non-volatile memory to reduce loading
KR20160059174A (ko) * 2014-11-18 2016-05-26 에스케이하이닉스 주식회사 반도체 장치
US9633737B2 (en) 2014-11-18 2017-04-25 SK Hynix Inc. Semiconductor device
KR20160075175A (ko) * 2014-12-19 2016-06-29 에스케이하이닉스 주식회사 반도체 장치
KR20160089768A (ko) * 2015-01-20 2016-07-28 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
US9953703B2 (en) 2015-10-16 2018-04-24 Samsung Electronics Co., Ltd. Programming method of non volatile memory device
KR102423291B1 (ko) 2016-01-15 2022-07-20 삼성전자주식회사 프로그램 전압을 보정하는 플래시 메모리 장치, 3차원 메모리 장치, 메모리 시스템 및 그의 프로그램 방법
KR102295521B1 (ko) * 2017-03-16 2021-08-30 삼성전자 주식회사 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 프로그램 방법
KR102401061B1 (ko) * 2017-12-26 2022-05-24 에스케이하이닉스 주식회사 반도체 장치 및 그 동작 방법
KR102461099B1 (ko) 2018-08-07 2022-11-01 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 저장 장치 및 그 동작 방법
US10553286B2 (en) * 2018-09-28 2020-02-04 Intel Corporation Tailoring timing offsets during a programming pulse for a memory device
KR102653845B1 (ko) * 2018-12-03 2024-04-02 에스케이하이닉스 주식회사 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
JP7295267B2 (ja) * 2019-05-22 2023-06-20 長江存儲科技有限責任公司 マルチレベルセルｎａｎｄ型フラッシュメモリデバイスのプログラム方法及びｍｌｃ ｎａｎｄ型フラッシュメモリデバイス
CN111727477A (zh) * 2020-05-06 2020-09-29 长江存储科技有限责任公司 3d nand闪存的控制方法和控制器
US20210383880A1 (en) * 2020-06-08 2021-12-09 Intel Corporation Smart prologue for nonvolatile memory program operation

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100655442B1 (ko) 2005-09-01 2006-12-08 삼성전자주식회사 프로그램 스타트 전압을 가변시킬 수 있는 플래시 메모리장치
US20090180323A1 (en) 2008-01-16 2009-07-16 Park Ki-Tae Nonvolatile memory device, program method thereof, and memory system including the same
US20090230454A1 (en) 2008-03-13 2009-09-17 Pekny Theodore T Memory array with a pair of memory-cell strings to a single conductive pillar
US20110305081A1 (en) 2010-06-10 2011-12-15 Samsung Electronics Co., Ltd. Method of programming nonvolatile memory device
US20130159798A1 (en) 2011-12-20 2013-06-20 SK Hynix Inc. Non-volatile memory device and operating method thereof

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8027194B2 (en) 1988-06-13 2011-09-27 Samsung Electronics Co., Ltd. Memory system and method of accessing a semiconductor memory device
US6424569B1 (en) 2000-02-25 2002-07-23 Advanced Micro Devices, Inc. User selectable cell programming
US6882567B1 (en) 2002-12-06 2005-04-19 Multi Level Memory Technology Parallel programming of multiple-bit-per-cell memory cells on a continuous word line
US7148538B2 (en) 2003-12-17 2006-12-12 Micron Technology, Inc. Vertical NAND flash memory array
US7313019B2 (en) 2004-12-21 2007-12-25 Intel Corporation Step voltage generation
US7511995B2 (en) 2006-03-30 2009-03-31 Sandisk Corporation Self-boosting system with suppression of high lateral electric fields
US7606091B2 (en) 2006-09-12 2009-10-20 Sandisk Corporation Method for non-volatile memory with reduced erase/write cycling during trimming of initial programming voltage
US7593259B2 (en) * 2006-09-13 2009-09-22 Mosaid Technologies Incorporated Flash multi-level threshold distribution scheme
KR101397549B1 (ko) * 2007-08-16 2014-05-26 삼성전자주식회사 고속 프로그램이 가능한 불휘발성 반도체 메모리 시스템 및그것의 독출 방법
US7656705B2 (en) 2007-10-17 2010-02-02 Spansion Llc Fast single phase program algorithm for quadbit
KR100953045B1 (ko) * 2008-05-23 2010-04-14 주식회사 하이닉스반도체 불휘발성 메모리 장치의 프로그램 방법
US8327066B2 (en) 2008-09-30 2012-12-04 Samsung Electronics Co., Ltd. Method of managing a solid state drive, associated systems and implementations
KR101616099B1 (ko) * 2009-12-03 2016-04-27 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법
KR101676816B1 (ko) 2010-02-11 2016-11-18 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법
KR101620025B1 (ko) 2010-02-19 2016-05-24 삼성전자주식회사 데이터 저장 시스템 및 그것의 오픈 블록 관리 방법
US8355280B2 (en) 2010-03-09 2013-01-15 Samsung Electronics Co., Ltd. Data storage system having multi-bit memory device and operating method thereof
JP2012027969A (ja) 2010-07-21 2012-02-09 Toshiba Corp 不揮発性半導体記憶装置
KR101861084B1 (ko) * 2011-07-11 2018-05-28 삼성전자주식회사 비휘발성 메모리 장치, 이의 동작 방법, 및 비휘발성 메모리 장치를 포함하는 전자 장치
JP2013143155A (ja) * 2012-01-06 2013-07-22 Powerchip Technology Corp 不揮発性半導体記憶装置とその書き込み方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100655442B1 (ko) 2005-09-01 2006-12-08 삼성전자주식회사 프로그램 스타트 전압을 가변시킬 수 있는 플래시 메모리장치
US20090180323A1 (en) 2008-01-16 2009-07-16 Park Ki-Tae Nonvolatile memory device, program method thereof, and memory system including the same
US20090230454A1 (en) 2008-03-13 2009-09-17 Pekny Theodore T Memory array with a pair of memory-cell strings to a single conductive pillar
US20110305081A1 (en) 2010-06-10 2011-12-15 Samsung Electronics Co., Ltd. Method of programming nonvolatile memory device
US20130159798A1 (en) 2011-12-20 2013-06-20 SK Hynix Inc. Non-volatile memory device and operating method thereof

Also Published As

Publication number Publication date
US20160240263A1 (en) 2016-08-18
US20140104955A1 (en) 2014-04-17
US9318191B2 (en) 2016-04-19
KR20140048392A (ko) 2014-04-24

Similar Documents

Publication Publication Date Title
KR102016041B1 (ko) 비휘발성 메모리 장치의 프로그램 방법
CN109119117B (zh) 非易失性存储器装置和包括其的存储器***及其编程方法
KR102620562B1 (ko) 비휘발성 메모리 장치
KR102579879B1 (ko) 비휘발성 메모리 장치 및 그 독출 방법
KR101891164B1 (ko) 프로그램 스케줄러를 포함하는 플래시 메모리 장치
TWI569274B (zh) 堆疊式記憶體陣列裝置之感測操作
KR20100136785A (ko) 3차원 수직 채널 구조를 갖는 불 휘발성 메모리 장치의 프로그램 방법
US9875802B2 (en) Access line management in a memory device
KR20140025164A (ko) 불휘발성 메모리 장치 및 그것의 데이터 처리 방법
KR20160109906A (ko) 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 프로그램 방법
KR102336661B1 (ko) 비휘발성 메모리 장치 및 그것의 센싱 방법
KR20120004026A (ko) 비휘발성 메모리 장치, 상기 메모리 장치의 동작 방법, 및 이를 포함하는 반도체 시스템
KR102261816B1 (ko) 데이터 신뢰성을 향상한 불휘발성 메모리 장치 및 그 동작방법
US11081171B2 (en) Nonvolatile memory device including a fast read page and a storage device including the same
KR102671402B1 (ko) 문턱전압 산포 특성을 향상한 메모리 컨트롤러, 메모리 시스템 및 그 동작방법
KR102457662B1 (ko) 메모리 컨트롤러의 동작 방법 및 저장 장치의 동작 방법
JP2021086631A (ja) ストレージ装置及びストレージ装置の動作方法
KR20130072665A (ko) 반도체 메모리 장치 및 이의 동작 방법
KR20150068137A (ko) 불휘발성 메모리 장치 및 그것의 동작 방법
JP2023039918A (ja) メモリ装置及びその動作方法
KR20200104668A (ko) 수직형 메모리 장치 및 이의 동작 방법
KR20210096425A (ko) 비휘발성 메모리 장치
CN111341370A (zh) 半导体存储器装置、控制器、存储装置及其操作方法
KR102502234B1 (ko) 비휘발성 메모리 장치의 프로그램 방법
KR102397394B1 (ko) 비휘발성 메모리 장치의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right