KR20130065232A - 유기발광다이오드 표시장치 - Google Patents
유기발광다이오드 표시장치 Download PDFInfo
- Publication number
- KR20130065232A KR20130065232A KR1020110132001A KR20110132001A KR20130065232A KR 20130065232 A KR20130065232 A KR 20130065232A KR 1020110132001 A KR1020110132001 A KR 1020110132001A KR 20110132001 A KR20110132001 A KR 20110132001A KR 20130065232 A KR20130065232 A KR 20130065232A
- Authority
- KR
- South Korea
- Prior art keywords
- node
- voltage
- tft
- scan
- gate
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
- H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Control Of El Displays (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
본 발명은 구동 TFT의 문턱전압을 보상할 수 있는 유기발광다이오드 표시장치에 관한 것이다. 본 발명의 실시예에 따른 유기발광다이오드 표시장치는 데이터 라인들, 제1 내지 제3 스캔 라인들, 발광 라인들, 및 컨트롤 라인들이 형성되고, 매트릭스 형태로 형성된 다수의 화소가 형성된 표시패널을 구비하고, 상기 화소는, 게이트 전극이 제1 노드에 접속되고, 소스 전극이 제2 노드에 접속된 구동 TFT; 상기 구동 TFT의 드레인 전극에 접속된 애노드 전극과, 저전위 전압을 공급하는 저전위 전압원에 접속된 캐소드 전극을 포함하는 유기발광다이오드; 일측 전극이 상기 제3 노드에 접속되고, 타측 전극이 상기 고전위 전압원에 접속된 제1 캐패시터; 상기 일측 전극이 상기 제1 노드에 접속되고, 상기 타측 전극이 상기 제3 노드 사이에 접속된 제2 캐패시터; 및 제1 내지 제3 스캔 라인들, 발광 라인들, 및 컨트롤 라인들 각각으로부터 공급되는 신호들에 의해 제어되는 제1 내지 제5 TFT를 포함하는 것을 특징으로 한다.
Description
본 발명은 구동 TFT의 문턱전압을 보상할 수 있는 유기발광다이오드 표시장치에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있다. 이에 따라, 최근에는 액정표시장치(LCD: Liquid Crystal Display), 플라즈마표시장치(PDP: Plasma Display Panel), 유기발광다이오드 표시장치(OLED: Organic Light Emitting Diode)와 같은 여러가지 평판표시장치가 활용되고 있다. 이들 평판표시장치 중에서, 유기발광다이오드 표시장치는 저전압 구동이 가능하고, 박형이며, 시야각이 우수하고, 응답속도가 빠른 특성이 있다. 유기발광다이오드 표시장치 중에서 다수의 화소가 매트릭스 형태로 위치하여 영상을 표시하는 액티브 매트릭스 타입 유기발광다이오드 표시장치가 널리 사용된다.
액티브 매트릭스 타입 유기발광다이오드 표시장치의 표시패널은 매트릭스 형태로 배치된 다수의 화소들을 포함한다. 화소들 각각은 스캔 라인의 스캔 신호에 응답하여 데이터 라인의 데이터 전압을 공급하는 스캔 TFT(Thin Film Transistor)와 게이트 전극에 공급되는 데이터 전압에 따라 유기발광다이오드(Organic Light Emitting Diode)에 공급되는 전류의 양을 조절하는 구동 TFT를 포함한다. 이때, 유기발광다이오드에 공급되는 구동 TFT의 드레인-소스간 전류(Ids)는 수학식 1과 같이 표현될 수 있다.
수학식 1에서, k'는 구동 TFT의 구조와 물리적 특성에 의해 결정되는 비례 계수, Vgs는 구동 TFT의 게이트-소스간 전압, Vth는 구동 TFT의 문턱전압을 의미한다.
한편, 구동 TFT의 열화에 의한 문턱전압 쉬프트(shift)로 인해, 화소들 각각의 구동 TFT의 문턱전압(Vth)은 서로 다른 값을 갖는다. 구동 TFT의 드레인-소스간 전류(Ids)는 구동 TFT의 문턱전압(Vth)에 의존하므로, 동일한 데이터 전압을 화소들 각각에 공급하더라도 유기발광다이오드에 공급되는 전류(Ids)는 화소마다 달라진다. 따라서, 동일한 데이터 전압을 화소들 각각에 공급하더라도 화소들 각각의 유기발광다이오드가 발광하는 빛의 휘도가 달라지는 문제점이 발생한다. 이를 해결하기 위해, 구동 TFT의 문턱전압을 보상하는 여러 형태의 화소 구조가 제안되고 있다.
하지만, 최근에 유기발광다이오드 표시장치는 입체영상 구현을 구현하거나 화질을 향상시키기 위해 240Hz 이상의 프레임 주파수로 고속 구동하도록 제조되고 있다. 이 경우, 문턱전압 센싱 기간이 짧아지게 되므로 구동 TFT의 문턱전압 센싱의 정확도가 낮아지는 문제가 발생한다. 또한, 최근에 유기발광다이오드 표시장치는 수요자의 요구에 따라 대면적 고해상도로 제조되고 있다. 이 경우, 배선의 길이가 길어지기 때문에 배선 저항이 높아져 RC 딜레이(delay)가 발생할 수 있으며, 이로 인해 문턱전압 센싱 신호가 딜레이되어 문턱전압 센싱 기간이 짧아지게 되므로 구동 TFT의 문턱전압 센싱의 정확도가 낮아지는 문제가 발생한다.
본 발명은 구동 TFT의 문턱전압 센싱의 정확도를 높일 수 있는 유기발광다이오드 표시장치를 제공한다.
본 발명의 실시예에 따른 유기발광다이오드 표시장치는 데이터 라인들, 제1 내지 제3 스캔 라인들, 발광 라인들, 및 컨트롤 라인들이 형성되고, 매트릭스 형태로 형성된 다수의 화소가 형성된 표시패널을 구비하고, 상기 화소는, 게이트 전극이 제1 노드에 접속되고, 소스 전극이 제2 노드에 접속된 구동 TFT; 상기 구동 TFT의 드레인 전극에 접속된 애노드 전극과, 저전위 전압을 공급하는 저전위 전압원에 접속된 캐소드 전극을 포함하는 유기발광다이오드; 상기 제1 스캔 라인으로부터 공급되는 제1 스캔 신호에 응답하여 제3 노드와 데이터 전압을 공급하는 데이터 라인을 접속시키는 제1 TFT; 상기 제2 스캔 라인으로부터 공급되는 제2 스캔 신호에 응답하여 상기 제1 노드와 데이터 라인을 접속시키는 제2 TFT; 상기 제3 스캔 라인으로부터 공급되는 제3 스캔 신호에 응답하여 기준 전압을 공급하는 기준 전압원과 상기 제1 노드를 접속시키는 제3 TFT; 상기 발광 라인으로부터 공급되는 발광 신호에 응답하여 고전위 전압을 공급하는 고전위 전압원과 상기 제2 노드를 접속시키는 제4 TFT; 상기 컨트롤 라인으로부터 공급되는 컨트롤 신호에 응답하여 상기 제2 노드와 제3 노드를 접속시키는 제5 TFT; 일측 전극이 상기 제3 노드에 접속되고, 타측 전극이 상기 고전위 전압원에 접속된 제1 캐패시터; 및 상기 일측 전극이 상기 제1 노드에 접속되고, 상기 타측 전극이 상기 제3 노드 사이에 접속된 제2 캐패시터를 포함하는 것을 특징으로 한다.
본 발명은 2 수평기간 이상의 기간 동안 구동 TFT의 문턱전압을 센싱한다. 그 결과, 본 발명은 대면적 고해상도의 유기발광표시장치가 240Hz 이상의 프레임 주파수로 고속 구동하는 경우에도 구동 TFT의 문턱전압을 정확히 센싱할 수 있다.
또한, 본 발명은 고전위 전압원과 구동 TFT 사이에 제4 TFT를 접속시키고, 발광 신호를 이용하여 제4 TFT의 온/오프를 제어한다. 그 결과, 본 발명은 고전위 전압의 전압 강하가 반영된 전압을 이용하여 문턱전압을 보상하므로, 고전위 전압의 전압 강하를 보상할 수 있다.
또한, 본 발명은 데이터 라인을 이용하여 구동 TFT의 드레인-소스간 전류를 센싱할 수 있다. 그 결과, 본 발명은 외부 보상 방법을 이용하여 외부 보상할 수 있으므로, 구동 TFT의 문턱전압 뿐만 아니라 구동 TFT의 모빌리티 등을 보상할 수 있다.
도 1은 본 발명의 실시예에 따른 화소의 등가회로도.
도 2는 내부 보상의 경우 화소에 입력되는 신호들을 보여주는 파형도.
도 3은 노드들의 전압 변화를 보여주는 표.
도 4는 외부 보상의 경우 화소에 입력되는 신호들을 보여주는 파형도.
도 5는 외부 보상의 경우 화소의 전류 흐름도.
도 6은 본 발명의 실시예에 따른 유기발광다이오드 표시장치를 개략적으로 보여주는 블록도.
도 7은 타이밍 컨트롤러의 외부 보상부를 보여주는 블록도.
도 8은 본 발명의 실시예에 따른 외부 보상방법을 보여주는 흐름도.
도 2는 내부 보상의 경우 화소에 입력되는 신호들을 보여주는 파형도.
도 3은 노드들의 전압 변화를 보여주는 표.
도 4는 외부 보상의 경우 화소에 입력되는 신호들을 보여주는 파형도.
도 5는 외부 보상의 경우 화소의 전류 흐름도.
도 6은 본 발명의 실시예에 따른 유기발광다이오드 표시장치를 개략적으로 보여주는 블록도.
도 7은 타이밍 컨트롤러의 외부 보상부를 보여주는 블록도.
도 8은 본 발명의 실시예에 따른 외부 보상방법을 보여주는 흐름도.
이하 첨부된 도면을 참조하여 유기발광다이오드 표시장치를 중심으로 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 이하의 설명에서 사용되는 구성요소들의 명칭은 명세서 작성의 용이함을 고려하여 선택된 것으로, 실제 제품의 명칭과는 상이할 수 있다.
본 발명의 실시예에 따른 유기발광다이오드 표시장치의 화소는 구동 TFT의 문턱전압을 내부 보상할 수 있을 뿐만 아니라, 구동 TFT(Thin Film Transistor)의 문턱전압과 모빌리티(mobility) 등을 외부 보상할 수 있다. 내부 보상은 화소 내에서 실시간으로 구동 TFT의 문턱전압 등을 센싱하여 보상하는 것을 의미한다. 외부 보상은 구동 TFT의 드레인-소스간 전류를 센싱하고 센싱된 전류를 이용하여 화소에 입력될 디지털 비디오 데이터를 보상한 후, 보상된 디지털 비디오 데이터를 화소에 공급하는 것을 의미한다.
도 1은 본 발명의 실시예에 따른 화소의 등가회로도이다. 도 1을 참조하면, 본 발명의 실시예에 따른 화소(P)는 구동 TFT(DT), 유기발광다이오드(OLED), 제어 회로, 및 캐패시터(capacitor)들 등을 포함한다.
구동 TFT(DT)는 게이트 전극에 인가된 전압 량에 따라, 드레인-소스간 전류(Ids)의 양을 다르게 조절한다. 구동 TFT(DT)의 게이트 전극은 제1 노드(N1)에 접속되고, 소스 전극은 제2 노드(N2)에 접속되며, 드레인 전극은 유기발광다이오드(OLED)의 애노드 전극에 접속된다.
유기발광다이오드(OLED)의 애노드 전극은 구동 TFT(DT)의 드레인 전극에 접속되고, 캐소드 전극은 저전위 전압(VSS)을 공급하는 저전위 전압원(VSS_S)에 접속된다. 유기발광다이오드(OLED)는 구동 TFT(DT)의 드레인-소스간 전류(Ids)에 따라 발광된다.
제어 회로는 제1 내지 제5 TFT(T1, T2, T3, T4, T5)를 포함한다. 제1 TFT(T1)는 제1 스캔 라인(SL1)으로부터 공급되는 제1 스캔 신호(SCAN1)에 응답하여 제3 노드(N3)와 데이터 전압(DATA)이 공급되는 데이터 라인(DL)을 접속시킨다. 제1 TFT(T1)의 게이트 전극은 제1 스캔 라인(SL1)에 접속되고, 소스 전극은 데이터 라인(DL)에 접속되며, 드레인 전극은 제3 노드(N3)에 접속된다.
제2 TFT(T2)는 제2 스캔 라인(SL2)으로부터 공급되는 제2 스캔 신호(SCAN2)에 응답하여 제1 노드(N1)와 데이터 라인(DL)을 접속시킨다. 제2 TFT(T2)의 게이트 전극은 제2 스캔 라인(SL2)에 접속되고, 소스 전극은 데이터 라인(DL)에 접속되며, 드레인 전극은 제1 노드(N1)에 접속된다.
제3 TFT(T3)는 제3 스캔 라인(SL3)으로부터 공급되는 제3 스캔 신호(SCAN3)에 응답하여 기준 전압(REF)을 공급하는 기준 전압원(REF_S)과 제1 노드(N1)를 접속시킨다. 제3 TFT(T3)의 게이트 전극은 제3 스캔 라인(SL3)에 접속되고, 소스 전극은 제1 노드(N1)에 접속되며, 드레인 전극은 기준 전압원(REF_S)에 접속된다.
제4 TFT(T4)는 발광 라인(EML)으로부터 공급되는 발광 신호(EM)에 응답하여 제2 노드(N2)와 고전위 전압(VDD)을 공급하는 고전위 전압원(VDD_S)를 접속시킨다. 제4 TFT(T4)의 게이트 전극은 발광 라인(EML)에 접속되고, 소스 전극은 고전위 전압원(VDD_S)에 접속되며, 드레인 전극은 제2 노드(N2)에 접속된다.
제5 TFT(T5)는 컨트롤 라인(MGL)으로부터 공급되는 컨트롤 신호(MG)에 응답하여 제2 노드(N2)와 제3 노드(N3)를 접속시킨다. 제5 TFT(T5)의 게이트 전극은 컨트롤 라인(MGL)에 접속되고, 소스 전극은 제2 노드(N2)에 접속되며, 드레인 전극은 제3 노드(N3)에 접속된다.
제1 캐패시터(C1)의 일측 전극은 제3 노드(N3)에 접속되고, 타측 전극은 고전위 전압원(VDD_S) 사이에 접속된다. 제2 캐패시터(C2)의 일측 전극은 제1 노드(N1)에 접속되고, 타측 전극은 제3 노드(N3)에 접속된다.
제1 노드(N1)는 구동 TFT(DT)의 게이트 전극, 제2 TFT(T2)의 드레인 전극, 제3 TFT(T3)의 소스 전극, 및 제2 캐패시터(C2)의 일측 전극 간의 접점이다. 제2 노드(N2)는 구동 TFT(DT)의 소스 전극, 제4 TFT(T4)의 드레인 전극, 및 제5 TFT(T5)의 소스 전극 간의 접점이다. 제3 노드(N3)는 제1 TFT(T1)의 드레인 전극, 제5 TFT(T5)의 드레인 전극, 제1 캐패시터(C1)의 일측 전극, 및 제2 캐패시터(C2)의 타측 전극 간의 접점이다.
제1 내지 제5 TFT(T1, T2, T3, T4, T5), 및 구동 TFT(DT)의 반도체 층은 a-Si, Poly-Si, 산화물 중 어느 하나로 형성될 수도 있다. 또한, 본 발명의 실시예에서 제1 내지 제5 TFT(T1, T2, T3, T4, T5), 및 구동 TFT(DT)가 P 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)으로 형성된 것을 중심으로 설명하였지만, 이에 한정되지 않으며, N 타입 MOSFET으로도 구현될 수 있다.
구동 TFT(DT)의 특성, 유기발광다이오드(OLED)의 특성 등을 고려하여 고전위 전압원(VDD_S)은 직류 고전위 전압(VDD)을 공급하도록 설정되고, 저전위 전압원(VSS_S)은 직류 저전위 전압(VSS)을 공급하도록 설정될 수 있다. 기준 전압원(REF_S)은 제1 노드(N1)를 초기화하기 위해 기준 전압(REF)을 공급하도록 설정된다. 구동 TFT(DT)의 문턱전압(Vth)을 센싱하기 위해, 고전위 전압(VDD)과 기준 전압(REF)의 차전압(VDD-REF)은 구동 TFT(DT)의 문턱전압(Vth)보다 큰 전압으로 설정될 수 있다.
한편, 본 발명의 유기발광다이오드 표시장치의 표시패널(10)은 구동 TFT(DT)의 문턱전압(Vth)과 모빌리티, 및 유기발광다이오드(OLED)의 문턱전압(Vth) 등을 외부 보상하기 위해 데이터 전압 스위칭 회로(DATA_SW)를 포함한다. 데이터 전압 스위칭 회로(DATA_SW)는 제1 및 제2 스위치(S1, S2), 인버터(Inv), 및 전류 센싱 회로(ADC)를 포함한다. 제1 및 제2 스위치(S1, S2)는 P 타입 MOSFET으로 형성된 것을 중심으로 설명하였지만, 이에 한정되지 않으며, N 타입 MOSFET으로도 구현될 수 있다. 데이터 전압 스위칭 회로(DATA_SW)는 내부 보상을 하는 경우 데이터 라인(DL)을 소스 드라이브 IC(S-IC)에 접속시키고, 외부 보상을 하는 경우 데이터 라인(DL)을 전류 센싱 회로(ADC)에 접속시킨다.
제1 스위치(S1)는 스위칭 제어 라인(SCL)으로부터 공급되는 스위칭 제어 신호(SC)에 응답하여 데이터 라인(DL)을 데이터 전압(DATA)을 공급하는 소스 드라이브 IC(S-IC)에 접속시킨다. 제1 스위치(S1)의 게이트 전극은 스위칭 제어 라인(SCL)에 접속되고, 소스 전극은 소스 드라이브(IC)에 접속되며, 드레인 전극은 데이터 라인(DL)에 접속된다.
제2 스위치(S2)는 스위칭 제어 라인(SCL)으로부터 공급되는 인버터에 의해 반전된 스위칭 제어 신호(SC)에 응답하여 데이터 라인(DL)을 전류 센싱 회로(ADC)에 접속시킨다. 제2 스위치(S2)의 게이트 전극은 인버터(Inv)에 접속되고, 소스 전극은 전류 센싱 회로(ADC)에 접속되며, 드레인 전극은 데이터 라인(DL)에 접속된다.
인버터(Inv)는 스위칭 제어 라인(SCL)으로부터 공급되는 스위칭 제어 신호(SC)를 인버전시킨다. 인버터(Inv)는 스위칭 제어 라인(SCL)과 제2 스위치(S2)의 게이트 전극 사이에 접속된다.
전류 센싱 회로(ADC)는 데이터 라인(DL)에 접속되어 데이터 라인(DL)에 흐르는 전류를 센싱한다. 전류 센싱 회로(ADC)는 센싱된 전류를 디지털 데이터로 변환하고, 변환된 디지털 데이터를 타이밍 컨트롤러(40)로 출력한다. 타이밍 컨트롤러(40)의 외부 보상 방법에 대한 자세한 설명은 도 7 및 도 8을 결부하여 후술한다.
도 2는 내부 보상의 경우 화소에 입력되는 신호들을 보여주는 파형도이다. 도 2에는 내부 보상의 경우 제1 내지 제4 기간(t1, t2, t3, t4) 동안 표시패널(10)의 어느 한 화소(P)에 입력되는 제1 내지 제3 스캔 신호들(SCAN1, SCAN2, SCAN3), 컨트롤 신호(MG), 발광 신호(EM), 및 스위칭 제어 신호(SC)가 나타나 있다. 제1 기간(t1)은 제1 노드(N1)를 초기화하는 기간이고, 제2 기간(t2)은 구동 TFT(DT)의 문턱전압을 센싱하는 기간이며, 제3 기간(t3)은 화소(P)에 데이터 전압을 공급하는 기간이며, 제4 기간(t4)은 유기발광다이오드(OLED)가 발광하는 기간이다.
도 2를 참조하면, 제1 내지 제3 스캔 신호들(SCAN1, SCAN2, SCAN3), 발광 신호(EM), 및 컨트롤 신호(MG)는 화소(P)의 제1 내지 제5 TFT(T1, T2, T3, T4, T5)를 제어하기 위한 신호들이다. 스위칭 제어신호(SC)는 표시패널(10)의 데이터 전압 스위칭 회로(DATA_SW)의 제1 및 제2 스위치(S1, S2)를 제어하기 위한 신호이다. 제1 내지 제3 스캔 신호들(SCAN1, SCAN2, SCAN3), 발광 신호(EM), 및 컨트롤 신호(MG)는 1 프레임 기간을 주기로 발생한다. 데이터 전압(DATA)은 1 수평기간(1H)을 주기로 발생한다. 1 수평기간(1H)은 표시패널(10)에서 1 수평라인의 화소(P)들에 데이터가 기입되는 1 라인 스캐닝 시간을 의미한다.
제1 스캔 신호(SCAN1)는 제1 내지 제4 기간(t1, t2, t3, t4) 동안 게이트 하이 전압(VGH)으로 발생한다. 제2 스캔 신호(SCAN2)는 제1, 제2, 및 제4 기간(t1, t2, t4) 동안 게이트 하이 전압(VGH)으로 발생하고, 제3 기간(t3) 동안 게이트 로우 전압(VGL)으로 발생한다. 제3 스캔 신호(SCAN3)는 제3 및 제4 기간(t3, t4) 동안 게이트 하이 전압(VGH)으로 발생하고, 제1 및 제2 기간(t1, t2) 동안 게이트 로우 전압(VGL)으로 발생한다. 컨트롤 신호(MG)는 제3 기간(t3) 동안 게이트 하이 전압(VGH)으로 발생하고, 제1, 제2, 및 제4 기간(t1, t2, t4) 동안 게이트 로우 전압(VGL)으로 발생한다. 발광 신호(EM)는 제2 및 제3 기간(t2, t3) 동안 게이트 하이 전압(VGH)으로 발생하고, 제1 및 제4 기간(t1, t4) 동안 게이트 로우 전압(VGL)으로 발생한다. 스위칭 제어신호(SC)는 제1 내지 제4 기간(t1, t2, t3, t4) 동안 게이트 로우 전압(VGL)으로 발생한다. 게이트 하이 전압(VGH)은 대략 14V 내지 20V 사이에서 설정될 수 있고, 게이트 로우 전압(VGL)은 대략 -12V 내지 -5V로 설정될 수 있다.
도 3은 화소의 노드들의 전압 변화를 보여주는 표이다. 이하에서, 도 1 내지 도 3을 참조하여 제1 내지 제4 기간(t1, t2, t3, t4) 동안 화소(P)의 동작을 상세히 설명한다.
제1 기간(t1)은 제1 노드(N1)를 초기화하는 기간이고, 제2 기간(t2)은 구동 TFT(DT)의 문턱전압을 센싱하는 기간이며, 제3 기간(t3)은 화소(P)에 데이터 전압을 공급하는 기간이며, 제4 기간(t4)은 유기발광다이오드(OLED)가 발광하는 기간이다. 제2 기간(t2)은 제1 기간(t1)에 연속하고, 제3 기간(t3)은 제2 기간(t2)에 연속하며, 제4 기간(t4)은 제3 기간(t3)에 연속한다.
제1 내지 제4 기간(t1~t4) 동안 게이트 로우 전압(VGL)의 스위칭 제어 신호(SC)가 스위칭 제어 라인(SCL)을 통해 공급된다. 제1 스위치(S1)는 게이트 로우 전압(VGL)의 스위치 제어 신호(SC)에 의해 턴-온된다. 제1 스위치(S1)의 턴-온으로 인해, 소스 드라이브 IC(S-IC)와 데이터 라인(DL)은 서로 접속된다. 제2 스위치(S2)는 스위치 제어 신호(SC)의 인버전 신호에 의해 턴-오프된다.
첫 번째로, 제1 기간(t1) 동안 게이트 하이 전압(VGH)의 제1 스캔 신호(SCAN1)가 제1 스캔 라인(SL1)을 통해 공급되고, 게이트 하이 전압(VGH)의 제2 스캔 신호(SCAN2)가 제2 스캔 라인(SL2)을 통해 공급되며, 게이트 로우 전압(VGL)의 제3 스캔 신호(SCAN3)가 제3 스캔 라인(SL3)을 통해 공급된다. 또한, 제1 기간(t1) 동안 게이트 로우 전압(VGL)의 발광 신호(EM)가 발광 라인(EML)을 통해 공급되고, 게이트 로우 전압(VGL)의 컨트롤 신호(MG)가 컨트롤 라인(MGL)을 통해 공급된다.
제1 TFT(T1)는 게이트 하이 전압(VGH)의 제1 스캔 신호(SCAN1)에 의해 턴-오프된다. 제2 TFT(T2)는 게이트 하이 전압(VGH)의 제2 스캔 신호(SCAN2)에 의해 턴-오프된다. 제3 TFT(T3)는 게이트 로우 전압(VGL)의 제3 스캔 신호(SCAN3)에 의해 턴-온된다. 제3 TFT(T3)의 턴-온으로 인해, 제1 노드(N1)와 기준 전압원(REF_S)은 서로 접속된다. 제4 TFT(T4)는 게이트 로우 전압(VGL)의 발광 신호(EM)에 의해 턴-온된다. 제4 TFT(T4)의 턴-온으로 인해, 제2 노드(N2)와 고전위 전압원(VDD_S)은 서로 접속된다. 제5 TFT(T5)는 게이트 로우 전압(VGL)의 컨트롤 신호(MG)에 의해 턴-온된다. 제5 TFT(T5)의 턴-온으로 인해, 제2 노드(N2)와 제3 노드(N3)는 서로 접속된다.
제2 TFT(T2)의 턴-오프와 제3 TFT(T3)의 턴-온으로 인해, 제1 노드(N1)는 기준 전압원(REF_S)에 접속되므로, 제1 노드(N1)에는 기준 전압(REF)이 공급된다. 제4 TFT(T4)의 턴-온으로 인해, 제2 노드(N2)는 고전위 전압원(VDD_S)에 접속되므로, 제2 노드(N2)에는 고전위 전압(VDD)이 공급된다. 제1 TFT(T1)의 턴-오프와 제5 TFT(T5)의 턴-온으로 인해, 제3 노드(N3)는 제2 노드(N2)와 접속되므로, 제3 노드(N3)에는 고전위 전압(VDD)이 공급된다.
두 번째로, 제2 기간(t2) 동안 게이트 하이 전압(VGH)의 제1 스캔 신호(SCAN1)가 제1 스캔 라인(SL1)을 통해 공급되고, 게이트 하이 전압(VGH)의 제2 스캔 신호(SCAN2)가 제2 스캔 라인(SL2)을 통해 공급되며, 게이트 로우 전압(VGL)의 제3 스캔 신호(SCAN3)가 제3 스캔 라인(SL3)을 통해 공급된다. 또한, 제2 기간(t2) 동안 게이트 하이 전압(VGH)의 발광 신호(EM)가 발광 라인(EML)을 통해 공급되고, 게이트 로우 전압(VGL)의 컨트롤 신호(MG)가 컨트롤 라인(MGL)을 통해 공급된다.
제1 TFT(T1)는 게이트 하이 전압(VGH)의 제1 스캔 신호(SCAN1)에 의해 턴-오프된다. 제2 TFT(T2)는 게이트 하이 전압(VGH)의 제2 스캔 신호(SCAN2)에 의해 턴-오프된다. 제3 TFT(T3)는 게이트 로우 전압(VGL)의 제3 스캔 신호(SCAN3)에 의해 턴-온된다. 제3 TFT(T3)의 턴-온으로 인해, 제1 노드(N1)와 기준 전압원(REF_S)은 서로 접속된다. 제4 TFT(T4)는 게이트 하이 전압(VGH)의 발광 신호(EM)에 의해 턴-오프된다. 제5 TFT(T5)는 게이트 로우 전압(VGL)의 컨트롤 신호(MG)에 의해 턴-온된다. 제5 TFT(T5)의 턴-온으로 인해, 제2 노드(N2)와 제3 노드(N3)는 서로 접속된다.
제2 TFT(T2)의 턴-오프와 제3 TFT(T3)의 턴-온으로 인해, 제1 노드(N1)는 기준 전압원(REF_S)에 접속되므로, 제1 노드(N1)에는 기준 전압(REF)이 공급된다. 제4 TFT(T4)의 턴-오프로 인해, 제2 노드(N2)는 플로팅(floating)된다. 제1 TFT(T1)의 턴-오프와 제5 TFT(T5)의 턴-온으로 인해, 제3 노드(N3)는 제2 노드(N2)와 접속되므로, 제3 노드(N3)는 제2 노드(N2)와 실질적으로 동등한 전위로 플로팅된다.
제2 기간(t2) 동안 제2 노드(N2)와 제3 노드(N3)의 플로팅으로 인해, 구동 TFT(DT)의 문턱전압(Vth)은 제2 노드(N2)와 제3 노드(N3)에 센싱된다. 구동 TFT(DT)의 게이트 전극에 접속된 제1 노드(N1)와 소스 전극에 접속된 제2 노드(N2)간의 전압 차(Vgs)가 문턱전압(Vth)보다 크므로, 구동 TFT(DT)는 게이트 전극과 소스 전극 간의 전압 차(Vgs)가 문턱전압(Vth)에 도달할 때까지 전류 패스를 형성한다. 따라서, 제2 노드(N2)의 전압은 기준 전압(REF)과 구동 TFT(DT)의 문턱전압(Vth)의 차전압(REF-Vth)까지 낮아진다. 또한, 제5 TFT(T5)의 턴-온으로 인해 제3 노드(N3)도 제2 노드(N2)와 실질적으로 동등한 전위로 플로팅되므로, 제3 노드(N3)의 전압도 기준 전압(REF1)과 구동 TFT(DT)의 문턱전압(Vth)의 차전압(REF-Vth)까지 낮아진다.
제2 기간(t2) 동안 제2 노드(N2)와 제3 노드(N3)는 구동 TFT(DT)의 문턱전압(Vth)을 센싱한다. 특히, 제2 기간(t2)은 사전 실험을 통해 2 수평기간 이상의 기간으로 적절하게 설정될 수 있다. 그 결과, 본 발명은 2 수평 기간 이상의 기간 동안 구동 TFT(DT)의 문턱전압(Vth)을 센싱할 수 있으므로, 대면적 고해상도의 유기발광표시장치가 240Hz 이상의 프레임 주파수로 고속 구동하는 경우에도 구동 TFT(DT)의 문턱전압 센싱의 정확도를 높일 수 있다.
세 번째로, 제3 기간(t3) 동안 게이트 하이 전압(VGH)의 제1 스캔 신호(SCAN1)가 제1 스캔 라인(SL1)을 통해 공급되고, 게이트 로우 전압(VGL)의 제2 스캔 신호(SCAN2)가 제2 스캔 라인(SL2)을 통해 공급되며, 게이트 하이 전압(VGH)의 제3 스캔 신호(SCAN3)가 제3 스캔 라인(SL3)을 통해 공급된다. 또한, 제3 기간(t3) 동안 게이트 하이 전압(VGH)의 발광 신호(EM)가 발광 라인(EML)을 통해 공급되고, 게이트 하이 전압(VGH)의 컨트롤 신호(MG)가 컨트롤 라인(MGL)을 통해 공급된다.
제1 TFT(T1)는 게이트 하이 전압(VGH)의 제1 스캔 신호(SCAN1)에 의해 턴-오프된다. 제2 TFT(T2)는 게이트 로우 전압(VGL)의 제2 스캔 신호(SCAN2)에 의해 턴-온된다. 제2 TFT(T2)의 턴-온으로 인해, 제1 노드(N1)와 데이터 라인(DL)은 서로 접속된다. 제3 TFT(T3)는 게이트 하이 전압(VGH)의 제3 스캔 신호(SCAN3)에 의해 턴-오프된다. 제4 TFT(T4)는 게이트 하이 전압(VGH)의 발광 신호(EM)에 의해 턴-오프된다. 제5 TFT(T5)는 게이트 하이 전압(VGH)의 컨트롤 신호(MG)에 의해 턴-오프된다.
제2 TFT(T2)의 턴-온과 제3 TFT(T3)의 턴-오프로 인해, 제1 노드(N1)는 데이터 라인(DL)에 접속되므로, 제1 노드(N1)에는 데이터 전압(DATA)이 공급된다. 제4 TFT(T4)의 턴-오프로 인해, 제2 노드(N2)는 플로팅된다. 제1 TFT(T1)와 제5 TFT(T5)의 턴-오프로 인해, 제2 노드(N2)와 제3 노드(N3)의 접속은 차단되므로, 제3 노드(N3)는 플로팅된다.
제3 기간(t3) 동안 제3 노드(N3)가 플로팅되므로, 제1 노드(N1)의 전압 변화량이 제2 캐패시터(C2)에 의해 제3 노드(N3)에 반영된다. 즉, 제3 노드(N3)에는 제1 노드(N1)의 전압 변화량인 'REF-DATA'가 반영된다. 다만, 제3 노드(N3)는 직렬로 연결된 제1 및 제2 캐패시터(C1, C2)의 사이에 접속되어 있으므로, 수학식 2와 같이 C'의 비율로 전압 변화량이 반영된다.
수학식 2에서, CA1은 제1 캐패시터(C1)의 용량, CA2는 제2 캐패시터(C2)의 용량을 의미한다. 결국, 제3 노드(N3)에는 'C'(REF-DATA)'가 반영되므로, 제3 노드(N3)의 전압은 'REF-Vth-C'(REF-DATA)'로 변화된다.
네 번째로, 제4 기간(t4) 동안 게이트 하이 전압(VGH)의 제1 스캔 신호(SCAN1)가 제1 스캔 라인(SL1)을 통해 공급되고, 게이트 하이 전압(VGH)의 제2 스캔 신호(SCAN2)가 제2 스캔 라인(SL2)을 통해 공급되며, 게이트 하이 전압(VGH)의 제3 스캔 신호(SCAN3)가 제3 스캔 라인(SL3)을 통해 공급된다. 또한, 제4 기간(t4) 동안 게이트 로우 전압(VGL)의 발광 신호(EM)가 발광 라인(EML)을 통해 공급되고, 게이트 로우 전압(VGL)의 컨트롤 신호(MG)가 컨트롤 라인(MGL)을 통해 공급된다.
제1 TFT(T1)는 게이트 하이 전압(VGH)의 제1 스캔 신호(SCAN1)에 의해 턴-오프된다. 제2 TFT(T2)는 게이트 하이 전압(VGH)의 제2 스캔 신호(SCAN2)에 의해 턴-오프된다. 제3 TFT(T3)는 게이트 하이 전압(VGH)의 제3 스캔 신호(SCAN3)에 의해 턴-오프된다. 제4 TFT(T4)는 게이트 로우 전압(VGL)의 발광 신호(EM)에 의해 턴-온된다. 제4 TFT(T4)의 턴-온으로 인해, 제2 노드(N2)와 고전위 전압원(VDD_S)은 서로 접속된다. 제5 TFT(T5)는 게이트 로우 전압(VGL)의 컨트롤 신호(MG)에 의해 턴-온된다. 제5 TFT(T5)의 턴-온으로 인해, 제2 노드(N2)와 제3 노드(N3)는 서로 접속된다.
제2 TFT(T2)와 제3 TFT(T3)의 턴-오프로 인해, 제1 노드(N1)는 플로팅된다. 제4 TFT(T4)의 턴-온으로 인해, 제2 노드(N2)는 고전위 전압원(VDD_S)과 접속되므로, 제2 노드(N2)에는 고전위 전압(VDD)이 공급된다. 제1 TFT(T1)의 턴-오프와 제5 TFT(T5)의 턴-온으로 인해, 제2 노드(N2)와 제3 노드(N3)가 접속되므로, 제3 노드(N3)에는 고전위 전압(VDD)이 공급된다.
제4 기간(t4) 동안 제1 노드(N1)가 플로팅되므로, 제3 노드(N3)의 전압 변화량이 제2 캐패시터(C2)에 의해 제1 노드(N1)에 반영된다. 즉, 제1 노드(N1)에는 제3 노드(N3)의 전압 변화량인 'REF-Vth-C'(REF-DATA)-VDD'가 반영된다. 따라서, 제1 노드(N1)의 전압은 'DATA-{REF-Vth-C'(REF-DATA)-VDD}'로 변화된다.
한편, 유기발광다이오드(OLED)에 공급되는 구동 TFT(DT)의 드레인-소스간 전류(Ids)는 수학식 3과 같이 표현된다.
수학식 3에서, k'는 구동 TFT(DT)의 구조와 물리적 특성에 의해 결정되는 비례 계수로서, 구동 TFT(DT)의 모빌리티, 채널 폭, 및 채널 길이 등에 의해 결정된다. Vgs는 구동 TFT(DT)의 게이트 전압(Vg)과 소스 전압(Vs) 간의 차, Vth는 구동 TFT(DT)의 문턱전압을 의미한다. 제4 기간(t4) 동안 'Vgs-Vth'는 수학식 4와 같다.
수학식 4를 정리하면, 구동 TFT(DT)의 드레인-소스간 전류(Ids)는 수학식 5와 같이 도출된다.
결국, 제4 기간(t4) 동안 유기발광다이오드(OLED)에 공급되는 구동 TFT(DT)의 드레인-소스간 전류(Ids)는 수학식 5와 같이 구동 TFT(DT)의 문턱전압(Vth)에 의존하지 않게 된다. 즉, 본 발명은 구동 TFT(DT)의 문턱전압(Vth)을 보상할 수 있다.
한편, 고전위 전압원(VDD_S)은 다수의 화소(P)들에 고전위 전압(VDD)을 공급한다. 제4 기간(t4) 동안 게이트 로우 전압(VGL)의 발광 펄스(EM)에 의해 제4 TFT(T4)가 턴-온되는 경우, 고전위 전압(VDD)과 저전위 전압(VSS) 사이의 전류패스를 따라 존재하는 구동 TFT(DT), 유기발광다이오드(OLED) 등의 기생저항으로 인해 고전위 전압원(VDD_S)으로부터 공급되는 고전위 전압(VDD)은 강하된다. 수학식 4를 참조하여 설명하면, 종래 기술에서 게이트 전압(Vg)의 'VDD'는 전압 강하되기 전의 고전위 전압이고, 소스 전압(Vs)의 'VDD'는 전압 강하된 고전위 전압이었다. 이 경우 게이트 전압(Vg)의 'VDD'와 소스 전압(Vs)의 'VDD'가 다르기 때문에 수학식 4에서 'VDD'가 삭제되지 않으므로, 구동 TFT(DT)의 드레인-소스간 전류(Ids)는 고전위 전압(VDD)에 의존적이게 되는 문제가 발생하였다. 하지만, 본 발명의 실시예에 따른 화소(P)는 수학식 4의 'Vgs-Vth'에서 게이트 전압(Vg)에 샘플링된 'VDD'와 소스 전압(Vs)인 'VDD'가 모두 전압 강하가 반영된 전압이기 때문에 수학식 4에서 'VDD'가 삭제되므로, 구동 TFT(DT)의 드레인-소스간 전류(Ids)는 고전위 전압(VDD)에 의존적이지 않게 된다. 즉, 본 발명은 고전위 전압(VDD)의 전압 강하를 보상할 수 있다.
도 4는 외부 보상의 경우 화소에 입력되는 신호들을 보여주는 파형도이다. 도 4에는 외부 보상의 경우 표시패널(10)의 어느 한 화소(P)에 입력되는 제1 내지 제3 스캔 신호(SCAN1, SCAN2, SCAN3), 컨트롤 신호(MG), 발광 신호(EM), 및 스위칭 제어 신호(SC)가 나타나 있다. 제5 및 제7 기간(t5, t7)은 휴지 기간이고, 제6 기간(t6)은 외부 보상을 위해 구동 TFT(DT)의 드레인-소스간 전류(Ids)를 센싱하는 기간이다. 제6 기간(t6)은 구동 TFT(DT)의 드레인-소스간 전류(Ids)가 정확히 센싱될 수 있도록 실험을 통해 적절한 기간으로 설정될 수 있다.
도 4를 참조하면, 제1 내지 제3 스캔 신호들(SCAN1, SCAN2, SCAN3), 발광 신호(EM), 및 컨트롤 신호(MG)는 화소(P)의 제1 내지 제5 TFT(T1, T2, T3, T4, T5)를 제어하기 위한 신호들이다. 스위칭 제어신호(SC)는 표시패널(10)의 데이터 전압 스위칭 회로(DATA_SW)의 제1 및 제2 스위치(S1, S2)를 제어하기 위한 신호이다.
제1 스캔 신호(SCAN1), 제3 스캔 신호(SCAN3), 및 컨트롤 신호(MG)는 제5 및 제7 기간(t5, t7) 동안 게이트 하이 전압(VGH)으로 발생하고, 제6 기간(t6) 동안 게이트 로우 전압(VGL)으로 발생한다. 제2 스캔 신호(SCAN2), 발광 신호(EM), 및 스위칭 제어신호(SC)는 제5 내지 제7 기간(t5, t6, t7) 동안 게이트 하이 전압(VGH)으로 발생한다.
도 5는 외부 보상의 경우 화소의 전류 흐름도이다. 이하에서, 도 4 및 도 5를 참조하여 제1 내지 제4 기간(t1, t2, t3, t4) 동안 화소(P)의 동작을 상세히 설명한다. 제5 및 제7 기간(t5, t7)은 휴지 기간이고, 제6 기간(t6)은 외부 보상을 위해 구동 TFT(DT)의 드레인-소스간 전류(Ids)를 센싱하는 기간이다. 제6 기간(t6)은 제5 기간(t5)에 연속하고, 제7 기간(t7)은 제6 기간(t6)에 연속한다.
제5 내지 제7 기간(t5~t7) 동안 게이트 하이 전압(VGH)의 스위칭 제어 신호(SC)가 스위칭 제어 라인(SCL)을 통해 공급된다. 제1 스위치(S1)는 게이트 하이 전압(VGH)의 스위치 제어 신호(SC)에 의해 턴-오프된다. 제2 스위치(S2)는 스위치 제어 신호(SC)의 인버전 신호에 의해 턴-온된다. 제2 스위치(S2)의 턴-온으로 인해, 전류 센싱 회로(ADC)와 데이터 라인(DL)은 서로 접속된다.
첫 번째로, 제5 기간(t5) 동안 게이트 하이 전압(VGH)의 제1 스캔 신호(SCAN1)가 제1 스캔 라인(SL1)을 통해 공급되고, 게이트 하이 전압(VGH)의 제2 스캔 신호(SCAN2)가 제2 스캔 라인(SL2)을 통해 공급되며, 게이트 하이 전압(VGH)의 제3 스캔 신호(SCAN3)가 제3 스캔 라인(SL3)을 통해 공급된다. 또한, 제5 기간(t5) 동안 게이트 하이 전압(VGH)의 컨트롤 신호(MG)가 컨트롤 라인(MGL)을 통해 공급되고, 게이트 하이 전압(VGH)의 발광 신호(EM)가 발광 라인(EML)을 통해 공급된다.
제1 TFT(T1)는 게이트 하이 전압(VGH)의 제1 스캔 신호(SCAN1)에 의해 턴-오프된다. 제2 TFT(T2)는 게이트 하이 전압(VGH)의 제2 스캔 신호(SCAN2)에 의해 턴-오프된다. 제3 TFT(T3)는 게이트 하이 전압(VGH)의 제3 스캔 신호(SCAN3)에 의해 턴-오프된다. 제4 TFT(T4)는 게이트 하이 전압(VGH)의 발광 신호(EM)에 의해 턴-오프된다. 제5 TFT(T5)는 게이트 하이 전압(VGH)의 컨트롤 신호(MG)에 의해 턴-오프된다.
두 번째로, 제6 기간(t6) 동안 게이트 로우 전압(VGL)의 제1 스캔 신호(SCAN1)가 제1 스캔 라인(SL1)을 통해 공급되고, 게이트 하이 전압(VGH)의 제2 스캔 신호(SCAN2)가 제2 스캔 라인(SL2)을 통해 공급되며, 게이트 로우 전압(VGL)의 제3 스캔 신호(SCAN3)가 제3 스캔 라인(SL3)을 통해 공급된다. 또한, 제6 기간(t6) 동안 게이트 로우 전압(VGL)의 컨트롤 신호(MG)가 컨트롤 라인(MGL)을 통해 공급되고, 게이트 하이 전압(VGH)의 발광 신호(EM)가 발광 라인(EML)을 통해 공급된다.
제1 TFT(T1)는 게이트 로우 전압(VGL)의 제1 스캔 신호(SCAN1)에 의해 턴-온된다. 제1 TFT(T1)의 턴-온으로 인해, 제3 노드(N3)와 데이터 라인(DL)은 서로 접속된다. 제2 TFT(T2)는 게이트 하이 전압(VGH)의 제2 스캔 신호(SCAN2)에 의해 턴-오프된다. 제3 TFT(T3)는 게이트 로우 전압(VGL)의 제3 스캔 신호(SCAN3)에 의해 턴-온된다. 제3 TFT(T3)의 턴-온으로 인해, 제1 노드(N1)와 기준 전압원(REF_S)은 서로 접속된다. 제4 TFT(T4)는 게이트 하이 전압(VGH)의 발광 신호(EM)에 의해 턴-오프된다. 제5 TFT(T5)는 게이트 로우 전압(VGL)의 컨트롤 신호(MG)에 의해 턴-온된다. 제5 TFT(T5)의 턴-온으로 인해, 제2 노드(N2)와 제3 노드(N3)는 서로 접속된다.
제1 TFT(T1)의 턴-온으로 인해, 제3 노드(N3)는 데이터 라인(DL)에 접속된다. 제2 TFT(T2)의 턴-오프와 제3 TFT(T3)의 턴-온으로 인해, 제1 노드(N1)는 기준 전압원(REF_S)에 접속되므로, 제1 노드(N1)에는 기준 전압(REF)이 공급된다. 제4 TFT(T4)의 턴-오프와 제5 TFT(T5)의 턴-온으로 인해, 제2 노드(N2)는 제3 노드(N3)에 접속된다.
제6 기간(t6) 동안 구동 TFT(DT)의 게이트 전극에 인가된 기준 전압(REF)과 소스 전극의 전압 간의 전압차(Vgs)가 구동 TFT(DT)의 문턱전압(Vth)보다 크기 때문에, 구동 TFT(DT)는 턴-온된다. 또한, 제1 및 제5 TFT(T1, T5)가 턴-온되므로, 구동 TFT(DT)의 드레인-소스간 전류(Ids)는 제2 노드(N2), 제3 노드(N3), 및 데이터 라인(DL)을 통해 전류 센싱 회로(ADC)에 센싱된다. 전류 센싱 회로(ADC)는 센싱된 전류를 디지털 데이터로 변환하고, 변환된 디지털 데이터를 타이밍 컨트롤러(40)의 외부 보상부(41)로 출력한다. 외부 보상부(41)의 외부 보상 방법에 대한 자세한 설명은 도 7 및 도 8을 결부하여 후술한다.
세 번째로, 제7 기간(t7) 동안 게이트 하이 전압(VGH)의 제1 스캔 신호(SCAN1)가 제1 스캔 라인(SL1)을 통해 공급되고, 게이트 하이 전압(VGH)의 제2 스캔 신호(SCAN2)가 제2 스캔 라인(SL2)을 통해 공급되며, 게이트 하이 전압(VGH)의 제3 스캔 신호(SCAN3)가 제3 스캔 라인(SL3)을 통해 공급된다. 또한, 제7 기간(t7) 동안 게이트 하이 전압(VGH)의 컨트롤 신호(MG)가 컨트롤 라인(MGL)을 통해 공급되고, 게이트 하이 전압(VGH)의 발광 신호(EM)가 발광 라인(EML)을 통해 공급된다.
제1 TFT(T1)는 게이트 하이 전압(VGH)의 제1 스캔 신호(SCAN1)에 의해 턴-오프된다. 제2 TFT(T2)는 게이트 하이 전압(VGH)의 제2 스캔 신호(SCAN2)에 의해 턴-오프된다. 제3 TFT(T3)는 게이트 하이 전압(VGH)의 제3 스캔 신호(SCAN3)에 의해 턴-오프된다. 제4 TFT(T4)는 게이트 하이 전압(VGH)의 발광 신호(EM)에 의해 턴-오프된다. 제5 TFT(T5)는 게이트 하이 전압(VGH)의 컨트롤 신호(MG)에 의해 턴-오프된다.
도 6은 본 발명의 실시예에 따른 유기발광다이오드 표시장치를 개략적으로 보여주는 블록도이다. 도 6을 참조하면, 본 발명의 실시예에 따른 유기발광다이오드 표시장치는 표시패널(10), 데이터 구동부(20), 스캔 구동부(30), 타이밍 컨트롤러(40) 및 호스트 시스템(50) 등을 구비한다.
표시패널(10)에는 데이터 라인(DL)들과 제1 스캔 라인(SL1)들이 서로 교차되도록 형성된다. 또한, 표시패널(10)에는 제1 스캔 라인(SL1)들과 나란하게 제2 스캔 라인(SL2)들, 제3 스캔 라인(SL3)들, 컨트롤 라인(MG)들, 및 발광 라인(EML)들이 형성된다. 또한, 표시패널(10)에는 제1 스캔 라인(SL1)들과 나란하게 스위칭 제어 라인(SCL)들이 형성될 수 있다. 또한, 표시패널(10)에는 매트릭스 형태로 배치된 화소(P)들이 형성된다. 표시패널(10)의 화소(P)들 각각은 도 1을 결부하여 설명한 바와 같다.
데이터 구동부(20)는 다수의 소스 드라이브 IC들을 포함한다. 소스 드라이브 IC들은 타이밍 컨트롤러(40)로부터 구동 TFT(DT)의 문턱전압(Vth)과 모빌리티(mobility), 유기발광다이오드(OLED)의 문턱전압(Vth) 등이 보상된 디지털 비디오 데이터(RGB')를 입력받는다. 소스 드라이브 IC들은 타이밍 컨트롤러(40)로부터의 소스 타이밍 제어신호(DCS)에 응답하여 보상 디지털 비디오 데이터(RGB')를 감마보상전압으로 변환하여 데이터 전압을 발생하고, 그 데이터 전압을 제1 스캔 신호(SCAN1)에 동기되도록 표시패널(10)의 데이터 라인(DL)들에 공급한다.
스캔 구동부(30)는 제1 스캔 신호 출력부, 제2 스캔 신호 출력부, 제3 스캔 신호 출력부, 컨트롤 신호 출력부, 발광 신호 출력부, 및 스위칭 제어 신호 출력부를 포함한다. 제1 스캔 신호 출력부는 표시패널(10)의 제1 스캔 라인(SL1)들에 제1 스캔 신호(SCAN1)를 순차적으로 출력한다. 제2 스캔 신호 출력부는 표시패널(10)의 제2 스캔 라인(SL2)들에 제2 스캔 신호(SCAN2)를 순차적으로 출력한다. 제3 스캔 신호 출력부는 표시패널(10)의 제3 스캔 라인(SL3)들에 제3 스캔 신호(SCAN3)를 순차적으로 출력한다. 컨트롤 신호 출력부는 표시패널(10)의 컨트롤 라인(MGL)들에 컨트롤 신호(MG)를 순차적으로 출력한다. 발광 신호 출력부는 표시패널(10)의 발광 라인(EML)들에 발광 신호(EM)를 순차적으로 출력한다. 스위칭 제어 신호 출력부는 표시패널(10)의 스위칭 제어 라인(SCL)들에 스위칭 제어 신호(SC)를 순차적으로 출력한다. 제1 내지 제3 스캔 신호(SCAN1, SCAN2, SCAN3), 컨트롤 신호(MG), 발광 신호(EM), 및 스위칭 제어 신호(SC) 등에 대한 자세한 설명은 도 2, 및 도 4를 결부하여 상세히 설명하였다.
타이밍 컨트롤러(40)는 LVDS(Low Voltage Differential Signaling) 인터페이스, TMDS(Transition Minimized Differential Signaling) 인터페이스 등의 인터페이스를 통해 호스트 시스템(50)으로부터 디지털 비디오 데이터(RGB)를 입력받는다. 타이밍 컨트롤러(40)는 구동 TFT(DT)의 문턱전압(Vth)와 모빌리티 등을 외부 보상하기 위한 외부 보상부(41)를 포함할 수 있다. 타이밍 컨트롤러(40)의 외부 보상부(41)는 호스트 시스템(50)으로부터 입력되는 디지털 비디오 데이터(RGB)에 외부 보상 방법을 이용하여 산출된 보상 데이터를 반영하여 보상 디지털 비디오 데이터(RGB')를 데이터 구동부(20)로 출력한다.
타이밍 컨트롤러(40)는 수직 동기신호, 수평 동기신호, 데이터 인에이블 신호(Data Enable), 도트 클럭(Dot Clock) 등의 타이밍 신호를 입력받는다. 타이밍 컨트롤러(50)는 호스트 시스템으로부터의 타이밍 신호를 기준으로 데이터 구동부(20)와 스캔 구동부(30)의 동작 타이밍을 제어하기 위한 타이밍 제어신호들을 발생한다. 타이밍 제어신호들은 스캔 구동부(30)의 동작 타이밍을 제어하기 위한 스캔 타이밍 제어신호, 데이터 구동부(20)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호를 포함한다. 타이밍 컨트롤러(40)는 스캔 타이밍 제어신호를 스캔 구동부(30)로 출력하고, 데이터 타이밍 제어신호를 데이터 구동부(20)로 출력한다.
표시패널은 도시하지 않은 전원부를 더 구비할 수 있다. 전원부는 표시패널(10)에 고전위 전압(VDD), 저전위 전압(VSS), 및 기준 전압(REF) 등을 공급한다. 또한, 전원부는 스캔 구동부(30)에 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL) 등을 공급한다.
도 7은 타이밍 컨트롤러의 외부 보상부를 보여주는 블록도이다. 도 8은 본 발명의 실시예에 따른 외부 보상 방법을 보여주는 흐름도이다. 도 7을 참조하면, 타이밍 컨트롤러(40)의 외부 보상부(41)는 보상 데이터 산출부(41a)와 보상 디지털 비디오 데이터 출력부(41b)를 포함한다. 이하에서, 도 7 및 도 8을 참조하여 본 발명의 실시예에 따른 외부 보상부(41)의 외부 보상 방법을 개략적으로 설명한다.
첫 번째로, 표시패널(10)의 화소(P)들 각각의 데이터 라인(DL)에 접속된 전류 센싱 회로(ADC)를 이용하여 화소(P)들 각각의 구동 TFT(DT)의 드레인-소스간 전류(Ids)를 센싱한다. 전류 센싱 회로(ADC)의 구동 TFT(DT)의 드레인-소스간 전류(Ids) 센싱 방법에 대하여는 도 4 및 도 5를 결부하여 상세히 설명하였다. 전류 센싱 회로(ADC)는 센싱된 전류를 디지털 데이터로 변환하고, 변환된 디지털 데이터를 외부 보상부(41)의 보상 데이터 산출부(41a)로 출력한다. (S1)
두 번째로, 보상 데이터 산출부(41a)는 전류 센싱 회로(ADC)로부터 입력된 디지털 데이터를 이용하여 외부 보상 데이터를 산출한다. 보상 데이터 산출부(41a)는 공지의 외부 보상 연산 방법들을 이용하여 입력된 디지털 데이터로부터 구동 TFT(DT)의 문턱전압(Vth)과 모빌리티 등이 보상된 외부 보상 데이터를 산출할 수 있다. (S2)
세 번째로, 보상 디지털 비디오 데이터 출력부(41b)는 호스트 시스템(50)으로부터 디지털 비디오 데이터(RGB)를 입력받고, 보상 데이터 산출부(41a)로부터 외부 보상 데이터를 입력받는다. 보상 디지털 비디오 데이터 출력부(41b)는 입력된 디지털 비디오 데이터(RGB)에 외부 보상 데이터를 반영하여 보상 디지털 비디오 데이터(RGB')를 생성한다. 보상 디지털 비디오 데이터 출력부(41b)는 보상 디지털 비디오 데이터(RGB')를 데이터 구동부(20)로 출력한다. (S3)
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
OLED: 유기발광다이오드 DT: 구동 TFT
T1: 제1 TFT T2: 제2 TFT
T3: 제3 TFT T4: 제4 TFT
T5: 제5 TFT S1: 제1 스위치
S2: 제2 스위치 Inv: 인버터
ADC: 전류 센싱 회로 C1: 제1 캐패시터
C2: 제2 캐패시터 N1: 제1 노드
N2: 제2 노드 N3: 제3 노드
SCAN1: 제1 스캔 신호 SCAN2: 제2 스캔 신호
SCAN3: 제3 스캔 신호 MG: 컨트롤 신호
EM: 발광 신호 SC: 스위칭 제어 신호
10: 표시패널 20: 데이터 구동부
30: 스캔 구동부 40: 타이밍 컨트롤러
41: 외부 보상부 41a: 외부 보상 데이터 산출부
41b: 보상 디지털 비디오 데이터 출력부
50: 호스트 시스템
T1: 제1 TFT T2: 제2 TFT
T3: 제3 TFT T4: 제4 TFT
T5: 제5 TFT S1: 제1 스위치
S2: 제2 스위치 Inv: 인버터
ADC: 전류 센싱 회로 C1: 제1 캐패시터
C2: 제2 캐패시터 N1: 제1 노드
N2: 제2 노드 N3: 제3 노드
SCAN1: 제1 스캔 신호 SCAN2: 제2 스캔 신호
SCAN3: 제3 스캔 신호 MG: 컨트롤 신호
EM: 발광 신호 SC: 스위칭 제어 신호
10: 표시패널 20: 데이터 구동부
30: 스캔 구동부 40: 타이밍 컨트롤러
41: 외부 보상부 41a: 외부 보상 데이터 산출부
41b: 보상 디지털 비디오 데이터 출력부
50: 호스트 시스템
Claims (14)
- 데이터 라인들, 제1 내지 제3 스캔 라인들, 발광 라인들, 및 컨트롤 라인들이 형성되고, 매트릭스 형태로 형성된 다수의 화소가 형성된 표시패널을 구비하고,
상기 화소는,
게이트 전극이 제1 노드에 접속되고, 소스 전극이 제2 노드에 접속된 구동 TFT;
상기 구동 TFT의 드레인 전극에 접속된 애노드 전극과, 저전위 전압을 공급하는 저전위 전압원에 접속된 캐소드 전극을 포함하는 유기발광다이오드;
상기 제1 스캔 라인으로부터 공급되는 제1 스캔 신호에 응답하여 제3 노드와 데이터 전압을 공급하는 데이터 라인을 접속시키는 제1 TFT;
상기 제2 스캔 라인으로부터 공급되는 제2 스캔 신호에 응답하여 상기 제1 노드와 데이터 라인을 접속시키는 제2 TFT;
상기 제3 스캔 라인으로부터 공급되는 제3 스캔 신호에 응답하여 기준 전압을 공급하는 기준 전압원과 상기 제1 노드를 접속시키는 제3 TFT;
상기 발광 라인으로부터 공급되는 발광 신호에 응답하여 고전위 전압을 공급하는 고전위 전압원과 상기 제2 노드를 접속시키는 제4 TFT;
상기 컨트롤 라인으로부터 공급되는 컨트롤 신호에 응답하여 상기 제2 노드와 제3 노드를 접속시키는 제5 TFT;
일측 전극이 상기 제3 노드에 접속되고, 타측 전극이 상기 고전위 전압원에 접속된 제1 캐패시터; 및
상기 일측 전극이 상기 제1 노드에 접속되고, 상기 타측 전극이 상기 제3 노드 사이에 접속된 제2 캐패시터를 포함하는 것을 특징으로 하는 유기발광다이오드 표시장치. - 제 1 항에 있어서,
상기 제1 노드를 상기 기준 전압으로 초기화하는 제1 기간 동안,
상기 제1 및 제2 스캔 신호는 게이트 하이 전압으로 발생하고,
상기 제3 스캔 신호, 컨트롤 신호, 및 발광 신호는 상기 게이트 하이 전압보다 낮은 게이트 로우 전압으로 발생하는 것을 특징으로 하는 유기발광다이오드 표시장치. - 제 2 항에 있어서,
상기 제1 기간에 연속하고, 상기 구동 TFT의 문턱전압을 센싱하는 제2 기간 동안,
상기 제1 및 제2 스캔 신호와 발광 신호는 상기 게이트 하이 전압으로 발생하고,
상기 제3 스캔 신호 및 컨트롤 신호는 상기 게이트 로우 전압으로 발생하는 것을 특징으로 하는 유기발광다이오드 표시장치. - 제 3 항에 있어서,
상기 제2 기간에 연속하고, 상기 데이터 라인에 데이터 전압이 공급되는 제3 기간 동안,
상기 제1 및 제3 스캔 신호, 컨트롤 신호, 및 발광 신호는 상기 게이트 하이 전압으로 발생하고,
상기 제2 스캔 신호는 상기 게이트 로우 전압으로 발생하는 것을 특징으로 하는 유기발광다이오드 표시장치. - 제 4 항에 있어서,
상기 제3 기간에 연속하고, 상기 유기발광다이오드가 발광하는 제4 기간 동안,
상기 제1 내지 제3 스캔 신호는 상기 게이트 하이 전압으로 발생하고,
상기 컨트롤 신호 및 발광 신호는 상기 게이트 로우 전압으로 발생하는 것을 특징으로 하는 유기발광다이오드 표시장치. - 제 1 항에 있어서,
상기 기준 전압과 고전위 전압의 차전압은 상기 구동 TFT의 문턱전압보다 큰 것을 특징으로 하는 유기발광다이오드 표시장치. - 제 1 항에 있어서,
상기 제1 TFT의 게이트 전극은 상기 제1 스캔 라인에 접속되고, 소스 전극은 상기 데이터 라인에 접속되며, 드레인 전극은 상기 제3 노드에 접속되고,
상기 제2 TFT의 게이트 전극은 상기 제2 스캔 라인에 접속되고, 소스 전극은 상기 데이터 라인에 접속되며, 드레인 전극은 상기 제1 노드에 접속되고,
상기 제3 TFT의 게이트 전극은 상기 제3 스캔 라인에 접속되고, 소스 전극은 상기 제1 노드에 접속되며, 드레인 전극은 상기 기준 전압원에 접속된다.
상기 제4 TFT의 게이트 전극은 상기 발광 라인에 접속되고, 소스 전극은 상기 고전위 전압원에 접속되며, 드레인 전극은 상기 제2 노드에 접속되고,
상기 제5 TFT의 게이트 전극은 상기 컨트롤 라인에 접속되고, 소스 전극은 상기 제2 노드에 접속되며, 드레인 전극은 상기 제3 노드에 접속되는 것을 특징으로 하는 유기발광다이오드 표시장치. - 제 5 항에 있어서,
상기 표시패널에는 스위칭 제어 라인이 더 형성되고,
상기 표시패널은,
상기 스위칭 제어 라인의 스위칭 제어 신호에 응답하여 상기 데이터 전압을 공급하는 소스 드라이브 IC와 상기 데이터 라인을 접속시키는 제1 스위치;
상기 스위칭 제어 신호를 반전시키는 인버터; 및
상기 인버터에 의해 반전된 스위칭 제어 신호에 응답하여 전류 센싱 회로와 상기 데이터 라인을 접속시키는 제2 스위치를 더 포함하는 것을 특징으로 하는 유기발광다이오드 표시장치. - 제 8 항에 있어서,
상기 스위칭 제어 신호는 제1 내지 제4 기간 동안 게이트 로우 전압으로 발생하는 것을 특징으로 하는 유기발광다이오드 표시장치. - 제 1 항에 있어서,
휴지 기간인 제5 기간 동안,
상기 제1 내지 제3 스캔 신호, 컨트롤 신호, 및 발광 신호는 게이트 하이 전압으로 발생하는 것을 특징으로 하는 유기발광다이오드 표시장치. - 제 10 항에 있어서,
상기 제5 기간에 연속하고, 상기 구동 TFT의 드레인-소스간 전류를 센싱하는 제6 기간 동안,
상기 제1 스캔 신호와 발광 신호는 상기 게이트 하이 전압으로 발생하고,
상기 제3 스캔 신호 및 컨트롤 신호는 상기 게이트 하이 전압보다 낮은 게이트 로우 전압으로 발생하는 것을 특징으로 하는 유기발광다이오드 표시장치. - 제 11 항에 있어서,
상기 제6 기간에 연속하고, 상기 휴지 기간인 제7 기간 동안,
상기 제1 내지 제3 스캔 신호, 컨트롤 신호, 및 발광 신호는 게이트 하이 전압으로 발생하는 것을 특징으로 하는 유기발광다이오드 표시장치. - 제 12 항에 있어서,
상기 표시패널에는 스위칭 제어 라인이 더 형성되고,
상기 표시패널은,
상기 스위칭 제어 라인의 스위칭 제어 신호에 응답하여 상기 데이터 전압을 공급하는 소스 드라이브 IC와 상기 데이터 라인을 접속시키는 제1 스위치;
상기 스위칭 제어 신호를 반전시키는 인버터; 및
상기 인버터에 의해 반전된 스위칭 제어 신호에 응답하여 전류 센싱 회로와 상기 데이터 라인을 접속시키는 제2 스위치를 더 포함하는 것을 특징으로 하는 유기발광다이오드 표시장치. - 제 13 항에 있어서,
상기 스위칭 제어 신호는 제1 내지 제4 기간 동안 게이트 하이 전압으로 발생하는 것을 특징으로 하는 유기발광다이오드 표시장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110132001A KR101964456B1 (ko) | 2011-12-09 | 2011-12-09 | 유기발광다이오드 표시장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110132001A KR101964456B1 (ko) | 2011-12-09 | 2011-12-09 | 유기발광다이오드 표시장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20130065232A true KR20130065232A (ko) | 2013-06-19 |
KR101964456B1 KR101964456B1 (ko) | 2019-04-02 |
Family
ID=48861906
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020110132001A KR101964456B1 (ko) | 2011-12-09 | 2011-12-09 | 유기발광다이오드 표시장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101964456B1 (ko) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160085978A (ko) * | 2015-01-08 | 2016-07-19 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
KR20200071603A (ko) * | 2018-12-11 | 2020-06-19 | 엘지디스플레이 주식회사 | 표시 장치 |
US11574593B2 (en) | 2019-10-28 | 2023-02-07 | Lg Display Co., Ltd. | Light emitting display panel |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070146247A1 (en) * | 2005-11-28 | 2007-06-28 | Huang Chien H | Organic light emitting display |
KR20080013730A (ko) * | 2006-08-09 | 2008-02-13 | 세이코 엡슨 가부시키가이샤 | 액티브 매트릭스형 발광 장치, 전자기기 및 액티브매트릭스형 발광 장치의 화소 구동 방법 |
KR20090057484A (ko) * | 2007-12-03 | 2009-06-08 | 엘지디스플레이 주식회사 | 유기발광다이오드 표시장치와 그 구동방법 |
-
2011
- 2011-12-09 KR KR1020110132001A patent/KR101964456B1/ko active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070146247A1 (en) * | 2005-11-28 | 2007-06-28 | Huang Chien H | Organic light emitting display |
KR20080013730A (ko) * | 2006-08-09 | 2008-02-13 | 세이코 엡슨 가부시키가이샤 | 액티브 매트릭스형 발광 장치, 전자기기 및 액티브매트릭스형 발광 장치의 화소 구동 방법 |
KR20090057484A (ko) * | 2007-12-03 | 2009-06-08 | 엘지디스플레이 주식회사 | 유기발광다이오드 표시장치와 그 구동방법 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160085978A (ko) * | 2015-01-08 | 2016-07-19 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
KR20200071603A (ko) * | 2018-12-11 | 2020-06-19 | 엘지디스플레이 주식회사 | 표시 장치 |
US11574593B2 (en) | 2019-10-28 | 2023-02-07 | Lg Display Co., Ltd. | Light emitting display panel |
Also Published As
Publication number | Publication date |
---|---|
KR101964456B1 (ko) | 2019-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101938880B1 (ko) | 유기발광다이오드 표시장치 | |
KR101549284B1 (ko) | 유기발광다이오드 표시장치 | |
KR101935955B1 (ko) | 유기발광다이오드 표시장치 | |
KR101985933B1 (ko) | 유기발광다이오드 표시장치 | |
KR102111747B1 (ko) | 유기전계발광 표시장치 | |
KR101396004B1 (ko) | 유기발광다이오드 표시장치 | |
KR102016614B1 (ko) | 유기전계발광 표시장치와 그 구동방법 | |
KR101907962B1 (ko) | 유기발광다이오드 표시장치 | |
KR101850149B1 (ko) | 유기발광다이오드 표시장치 | |
US10102802B2 (en) | Organic light-emitting display device and method for driving the same | |
KR20150101028A (ko) | 유기전계발광 표시장치 | |
KR101929037B1 (ko) | 유기발광다이오드 표시장치 | |
KR101834012B1 (ko) | 유기발광다이오드 표시장치 | |
KR20150069278A (ko) | 유기전계발광 표시장치 | |
KR20150051364A (ko) | 유기전계발광 표시장치와 그 구동방법 | |
KR20150079273A (ko) | 게이트 변조부를 포함하는 유기전계 발광표시장치 및 이의 구동방법 | |
KR101901354B1 (ko) | 유기발광다이오드 표시장치 | |
KR101964456B1 (ko) | 유기발광다이오드 표시장치 | |
KR102206202B1 (ko) | 유기발광다이오드 표시장치와 그 구동방법 | |
KR101871505B1 (ko) | 유기발광다이오드 표시장치 | |
KR101986657B1 (ko) | 유기발광 다이오드 표시장치 및 그 구동방법 | |
KR20150129234A (ko) | 유기발광표시장치 및 그 구동방법 | |
KR20150061755A (ko) | 유기전계발광 표시장치와 그의 구동방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |