KR101871505B1 - 유기발광다이오드 표시장치 - Google Patents

유기발광다이오드 표시장치 Download PDF

Info

Publication number
KR101871505B1
KR101871505B1 KR1020110115580A KR20110115580A KR101871505B1 KR 101871505 B1 KR101871505 B1 KR 101871505B1 KR 1020110115580 A KR1020110115580 A KR 1020110115580A KR 20110115580 A KR20110115580 A KR 20110115580A KR 101871505 B1 KR101871505 B1 KR 101871505B1
Authority
KR
South Korea
Prior art keywords
node
tft
scan
scan signal
signal
Prior art date
Application number
KR1020110115580A
Other languages
English (en)
Other versions
KR20130050491A (ko
Inventor
윤중선
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110115580A priority Critical patent/KR101871505B1/ko
Publication of KR20130050491A publication Critical patent/KR20130050491A/ko
Application granted granted Critical
Publication of KR101871505B1 publication Critical patent/KR101871505B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/30—Organic light-emitting transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명의 실시예에 따른 유기발광다이오드 표시장치는 데이터 라인, 상기 데이터 라인과 교차되는 제1 스캔 라인, 상기 제1 스캔 라인과 나란한 제2 스캔 라인, 제3 스캔 라인, 컨트롤 라인, 및 발광 라인이 형성되고, 매트릭스 형태로 형성된 다수의 화소들이 형성된 표시패널을 구비하고, 상기 화소들 각각은, 게이트 전극이 제1 노드에 접속되고, 소스 전극이 제2 노드에 접속된 구동 TFT; 상기 구동 TFT의 드레인 전극에 접속된 애노드 전극과, 저전위 전압을 공급하는 저전위 전압원에 접속된 캐소드 전극을 포함하는 유기발광다이오드; 상기 제1 스캔 라인의 제1 스캔 신호에 응답하여 턴-온되어 제3 노드와 상기 데이터 라인을 접속시키는 제1 TFT; 상기 제2 스캔 라인의 제2 스캔 신호에 응답하여 턴-온되어 상기 제3 노드와 기준 전압을 공급하는 기준 전압원을 접속시키는 제2 TFT; 상기 제3 스캔 라인의 제3 스캔 신호에 응답하여 턴-온되어 상기 제1 노드와 기준 전압원을 접속시키는 제3 TFT; 상기 발광 라인의 발광 신호에 응답하여 턴-온되어 상기 제2 노드와 고전위 전압을 공급하는 고전위 전압원을 접속시키는 제4 TFT; 상기 컨트롤 라인의 컨트롤 신호에 응답하여 턴-온되어 상기 제2 노드와 제4 노드를 접속시키는 제5 TFT; 상기 제1 노드와 제4 노드 사이에 접속된 제1 캐패시터; 및 상기 제3 노드와 제4 노드 사이에 접속된 제2 캐패시터를 포함하는 것을 특징으로 한다.

Description

유기발광다이오드 표시장치{ORGANIC LIGHT EMITTING DIODE DISPLAY DEVICE}
본 발명은 구동 TFT의 문턱전압을 보상할 수 있는 유기발광다이오드 표시장치에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있다. 이에 따라, 최근에는 액정표시장치(LCD: Liquid Crystal Display), 플라즈마표시장치(PDP: Plasma Display Panel), 유기발광다이오드 표시장치(OLED: Organic Light Emitting Diode)와 같은 여러가지 평판표시장치가 활용되고 있다. 이들 평판표시장치 중에서, 유기발광다이오드 표시장치는 저전압 구동이 가능하고, 박형이며, 시야각이 우수하고, 응답속도가 빠른 특성이 있다. 유기발광다이오드 표시장치 중에서 다수의 화소가 매트릭스 형태로 위치하여 영상을 표시하는 액티브 매트릭스 타입 유기발광다이오드 표시장치가 널리 사용된다.
액티브 매트릭스 타입 유기발광다이오드 표시장치의 표시패널은 매트릭스 형태로 배치된 다수의 화소들을 포함한다. 화소들 각각은 스캔 라인의 스캔 신호에 응답하여 데이터 라인의 데이터 전압을 공급하는 스캔 TFT(Thin Film Transistor)와 게이트 전극에 공급되는 데이터 전압에 따라 유기발광다이오드(Organic Light Emitting Diode)에 공급되는 전류의 양을 조절하는 구동 TFT를 포함한다. 이때, 유기발광다이오드에 공급되는 구동 TFT의 드레인-소스간 전류(Ids)는 수학식 1과 같이 표현될 수 있다.
Figure 112011087867181-pat00001
수학식 1에서, k'는 구동 TFT의 구조와 물리적 특성에 의해 결정되는 비례 계수, Vgs는 구동 TFT의 게이트-소스간 전압, Vth는 구동 TFT의 문턱전압을 의미한다.
한편, 구동 TFT의 열화에 의한 문턱전압 쉬프트(shift)로 인해, 화소들 각각의 구동 TFT의 문턱전압(Vth)은 서로 다른 값을 가질 수 있다. 이 경우, 구동 TFT의 드레인-소스간 전류(Ids)는 구동 TFT의 문턱전압(Vth)에 의존하므로, 동일한 데이터 전압을 화소들 각각에 공급하더라도 유기발광다이오드에 공급되는 전류(Ids)는 화소마다 달라진다. 따라서, 동일한 데이터 전압을 화소들 각각에 공급하더라도 화소들 각각의 유기발광다이오드가 발광하는 빛의 휘도가 달라지는 문제점이 발생한다. 이를 해결하기 위해, 구동 TFT의 문턱전압을 보상하는 여러 형태의 화소 구조가 제안되고 있다.
하지만, 최근에 유기발광다이오드 표시장치는 입체영상 구현을 구현하거나 화질을 향상시키기 위해 240Hz 이상의 프레임 주파수로 고속 구동하도록 제조되고 있다. 이 경우, 문턱전압 센싱 기간이 짧아지게 되므로 구동 TFT의 문턱전압 센싱의 정확도가 낮아지는 문제가 발생한다. 또한, 최근에 유기발광다이오드 표시장치는 수요자의 요구에 따라 대면적 고해상도로 제조되고 있다. 이 경우, 배선의 길이가 길어지기 때문에 배선 저항이 높아져 RC 딜레이(delay)가 발생할 수 있으며, 이로 인해 문턱전압 센싱 신호의 펄스가 딜레이되어 문턱전압 센싱 기간이 짧아지게 되므로 구동 TFT의 문턱전압 센싱의 정확도가 낮아지는 문제가 발생한다.
본 발명은 구동 TFT의 문턱전압 센싱의 정확도를 높일 수 있는 유기발광다이오드 표시장치를 제공한다.
본 발명의 실시예에 따른 유기발광다이오드 표시장치는 데이터 라인, 상기 데이터 라인과 교차되는 제1 스캔 라인, 상기 제1 스캔 라인과 나란한 제2 스캔 라인, 제3 스캔 라인, 컨트롤 라인, 및 발광 라인이 형성되고, 매트릭스 형태로 형성된 다수의 화소들이 형성된 표시패널을 구비하고, 상기 화소들 각각은, 게이트 전극이 제1 노드에 접속되고, 소스 전극이 제2 노드에 접속된 구동 TFT; 상기 구동 TFT의 드레인 전극에 접속된 애노드 전극과, 저전위 전압을 공급하는 저전위 전압원에 접속된 캐소드 전극을 포함하는 유기발광다이오드; 상기 제1 스캔 라인의 제1 스캔 신호에 응답하여 턴-온되어 제3 노드와 상기 데이터 라인을 접속시키는 제1 TFT; 상기 제2 스캔 라인의 제2 스캔 신호에 응답하여 턴-온되어 상기 제3 노드와 기준 전압을 공급하는 기준 전압원을 접속시키는 제2 TFT; 상기 제3 스캔 라인의 제3 스캔 신호에 응답하여 턴-온되어 상기 제1 노드와 기준 전압원을 접속시키는 제3 TFT; 상기 발광 라인의 발광 신호에 응답하여 턴-온되어 상기 제2 노드와 고전위 전압을 공급하는 고전위 전압원을 접속시키는 제4 TFT; 상기 컨트롤 라인의 컨트롤 신호에 응답하여 턴-온되어 상기 제2 노드와 제4 노드를 접속시키는 제5 TFT; 상기 제1 노드와 제4 노드 사이에 접속된 제1 캐패시터; 및 상기 제3 노드와 제4 노드 사이에 접속된 제2 캐패시터를 포함하는 것을 특징으로 한다.
본 발명은 2 수평기간 이상의 기간 동안 구동 TFT의 문턱전압을 센싱한다. 그 결과, 본 발명은 대면적 고해상도의 유기발광표시장치가 240Hz 이상의 프레임 주파수로 고속 구동하는 경우에도 구동 TFT의 문턱전압을 정확히 센싱할 수 있다.
또한, 본 발명은 고전위 전압원과 구동 TFT 사이에 제4 TFT를 접속시키고, 발광 신호를 이용하여 제4 TFT의 온/오프를 제어한다. 그 결과, 본 발명은 고전위 전압의 전압 강하가 반영된 전압을 이용하여 문턱전압을 보상하므로, 고전위 전압의 전압 강하를 보상할 수 있다.
도 1은 본 발명의 실시예에 따른 화소의 등가회로도.
도 2는 화소에 입력되는 신호들을 보여주는 파형도.
도 3은 노드들의 전압 변화를 보여주는 표.
도 4는 문턱전압 센싱기간별 구동 TFT의 문턱전압 변화에 따른 문턱전압 보상 오차를 보여주는 그래프.
도 5는 본 발명의 실시예에 따른 유기발광다이오드 표시장치를 나타내는 블록도.
이하 첨부된 도면을 참조하여 유기발광다이오드 표시장치를 중심으로 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 이하의 설명에서 사용되는 구성요소들의 명칭은 명세서 작성의 용이함을 고려하여 선택된 것으로, 실제 제품의 명칭과는 상이할 수 있다.
도 1은 본 발명의 실시예에 따른 화소의 등가회로도이다. 도 1을 참조하면, 본 발명의 실시예에 따른 화소(P)는 구동 TFT(Thin Film Transistor)(DT), 유기발광다이오드(Organic Light Emitting Diode, OLED), 제어 회로, 및 캐패시터(capacitor)들을 포함한다.
구동 TFT(DT)는 게이트 전극에 인가된 전압 량에 따라, 드레인-소스간 전류(Ids)의 양을 다르게 조절한다. 구동 TFT(DT)의 게이트 전극은 제1 노드(N1)에 접속되고, 소스 전극은 제2 노드(N2)에 접속되며, 드레인 전극은 유기발광다이오드(OLED)의 애노드 전극에 접속된다.
유기발광다이오드(OLED)의 애노드 전극은 구동 TFT(DT)의 드레인 전극에 접속되고, 캐소드 전극은 저전위 전압(VSS)이 공급되는 저전위 전압원에 접속된다. 유기발광다이오드(OLED)는 구동 TFT(DT)의 드레인-소스간 전류(Ids)에 따라 발광된다.
제어 회로는 제1 내지 제5 TFT(T1, T2, T3, T4, T5)를 포함한다. 제1 TFT(T1)는 제1 스캔 라인(SL1)으로부터 공급되는 제1 스캔 신호(SCAN1)에 응답하여 턴-온되어 제3 노드(N3)와 데이터 전압(DATA)이 공급되는 데이터 라인(DL)을 접속시킨다. 제1 TFT(T1)의 게이트 전극은 제1 스캔 라인(SL1)에 접속되고, 소스 전극은 데이터 라인(DL)에 접속되며, 드레인 전극은 제3 노드(N3)에 접속된다.
제2 TFT(T2)는 제2 스캔 라인(SL2)으로부터 공급되는 제2 스캔 신호(SCAN2)에 응답하여 턴-온되어 제3 노드(N3)와 기준 전압(REF)이 공급되는 기준 전압원을 접속시킨다. 제2 TFT(T2)의 게이트 전극은 제2 스캔 라인(SL2)에 접속되고, 소스 전극은 제3 노드(N3)에 접속되며, 드레인 전극은 기준 전압원에 접속된다.
제3 TFT(T3)는 제3 스캔 라인(SL3)으로부터 공급되는 제3 스캔 신호(SCAN3)에 응답하여 턴-온되어 제1 노드(N1)와 기준 전압원을 접속시킨다. 제3 TFT(T3)의 게이트 전극은 제3 스캔 라인(SL3)에 접속되고, 소스 전극은 제1 노드(N1)에 접속되며, 드레인 전극은 기준 전압원에 접속된다.
제4 TFT(T4)는 발광 라인(EML)의 발광 신호(EM)에 응답하여 턴-온되어 제2 노드(N2)와 고전위 전압(VDD)이 공급되는 고전위 전압원을 접속시킨다. 제4 TFT(T4)의 게이트 전극은 발광 라인(EML)에 접속되고, 소스 전극은 고전위 전압원에 접속되며, 드레인 전극은 제2 노드(N2)에 접속된다.
제5 TFT(T5)는 컨트롤 라인(MGL)의 컨트롤 신호(MG)에 응답하여 턴-온되어 제2 노드(N2)와 제4 노드(N4)를 접속시킨다. 제5 TFT(T5)의 게이트 전극은 컨트롤 라인(MGL)에 접속되고, 소스 전극은 제2 노드(N2)에 접속되며, 드레인 전극은 제4 노드(N4)에 접속된다.
제1 캐패시터(C1)는 제1 노드(N1)와 제4 노드(N4) 사이에 접속되고, 제1 노드(N1)와 제4 노드(N4)의 차전압을 저장한다. 제2 캐패시터(C2)는 제3 노드(N3)와 제4 노드(N4) 사이에 접속되고, 제3 노드(N3)와 제4 노드(N4)의 차전압을 저장한다.
한편, 제1 노드(N1)는 구동 TFT(DT)의 게이트 전극, 제3 TFT(T3)의 소스 전극, 및 제1 캐패시터(C1)의 일측 전극 간의 접점이다. 제2 노드(N2)는 구동 TFT(DT)의 소스 전극, 제4 TFT(T4)의 드레인 전극, 및 제5 TFT(T5)의 소스 전극 간의 접점이다. 제3 노드(N3)는 제1 TFT(T1)의 드레인 전극, 제2 TFT(T2)의 소스 전극, 및 제2 캐패시터(C2)의 일측 전극 간의 접점이다. 제4 노드(N4)는 제4 TFT(T4)의 드레인 전극, 제1 캐패시터(C1)의 타측 전극, 및 제2 캐패시터(C2)의 타측 전극 간의 접점이다.
제1 내지 제5 TFT(T1, T2, T3, T4, T5), 및 구동 TFT(DT)의 반도체 층은 a-Si, Poly-Si, 산화물 반도체 중 어느 하나로 형성될 수 있다. 또한, 본 발명의 실시예에서 제1 내지 제5 TFT(T1, T2, T3, T4, T5), 및 구동 TFT(DT)가 P 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)으로 구현된 것을 중심으로 설명하였지만, 이에 한정되지 않으며, N 타입 MOSFET으로도 구현될 수 있다.
구동 TFT(DT)의 특성, 유기발광다이오드(OLED)의 특성 등을 고려하여 고전위 전압원은 직류 고전위 전압(VDD)을 공급하도록 설정되고, 저전위 전압원은 직류 저전위 전압(VSS)을 공급하도록 설정될 수 있다. 기준 전압(REF)은 고전위 전압(VDD)보다 구동 TFT(DT)의 문턱전압(Vth)만큼 낮은 전압과 저전위 전압(VSS) 사이의 레벨의 전압 레벨을 갖도록 설정될 수 있다.
도 2는 화소에 입력되는 신호들을 보여주는 파형도이다. 도 2에는 표시패널(10)의 어느 한 화소(P)에 입력되는 제1 내지 제3 스캔 신호(SCAN1, SCAN2, SCAN3), 컨트롤 신호(MG), 및 발광 신호(EM)가 나타나 있다. 또한, 도 2에는 데이터 라인(DL)을 통해 공급되는 데이터 전압(DATA)이 나타나 있다.
도 2를 참조하면, 구동 TFT(DT)는 데이터 전압(DATA)에 따라 유기발광다이오드(OLED)에 공급되는 전류의 양을 조절한다. 데이터 전압(DATA)은 1 수평기간(1H)을 주기로 발생한다.
제1 내지 제3 스캔 신호(SCAN1, SCAN2, SCAN3), 및 발광 신호(EM)는 화소(P)의 제1 내지 제5 TFT(T1, T2, T3, T4, T5)를 제어하기 위한 신호들이다. 제1 내지 제3 스캔 신호(SCAN1, SCAN2, SCAN3), 컨트롤 신호(MG), 및 발광 신호(EM) 각각은 1 프레임 기간을 주기로 발생한다. 제1 내지 제3 스캔 신호(SCAN1, SCAN2, SCAN3) 각각의 펄스는 게이트 로우 전압(VGL)으로 발생한다. 이에 비해, 컨트롤 신호(MG)와 발광 신호(EM) 각각의 펄스는 게이트 하이 전압(VGH)으로 발생한다. 게이트 하이 전압(VGH)은 대략 14V 내지 20V 사이에서 설정될 수 있고, 게이트 로우 전압(VGL)은 대략 -12V 내지 -5V로 설정될 수 있다.
제2 스캔 신호(SCAN2), 제3 스캔 신호(SCAN3), 및 발광 신호(EM) 각각의 펄스 시작 시점은 제1 스캔 신호(SCAN1)와 컨트롤 신호(MG) 각각의 펄스 시작 시점보다 앞선다. 또한, 제2 스캔 신호(SCAN2)와 제3 스캔 신호(SCAN3) 각각의 펄스 시작 시점은 발광 신호(EM)의 펄스 시작 시점보다 앞선다. 또한, 제1 스캔 신호(SCAN1)의 펄스 시작 시점과 제2 스캔 신호(SCAN2)의 펄스 종료 시점은 서로 동기되고, 제1 스캔 신호(SCAN1)의 펄스 종료 시점과 제2 스캔 신호(SCAN2)의 펄스 종료 시점은 서로 동기되며, 제2 스캔 신호(SCAN2)의 펄스 시작 시점과 제3 스캔 신호(SCAN3)의 펄스 시작 시점은 서로 동기된다. 또한, 제1 스캔 신호(SCAN1)와 제3 스캔 신호(SCAN3) 각각의 펄스 종료 시점은 발광 신호(EM)의 펄스 종료 시점보다 앞선다. 또한, 컨트롤 신호(MG)의 펄스 시작 시점은 제1 스캔 신호(SCAN1)의 펄스 시작 시점과 서로 동기되고, 발광 신호(EM)의 펄스 종료 시점은 컨트롤 신호(MG)의 펄스 종료 시점보다 앞선다.
제2 및 제3 스캔 신호(SCAN2, SCAN3) 각각의 펄스 폭은 제1 스캔 신호(SCAN1)의 펄스 폭보다 넓고, 제3 스캔 신호(SCAN3)의 펄스 폭은 제2 스캔 신호(SCAN2)의 펄스 폭보다 넓다. 예를 들어, 도 2와 같이 제1 스캔 신호(SCAN1)의 펄스 폭은 1 수평기간(1H), 제2 스캔 신호(SCAN2)의 펄스 폭은 2 수평기간(2H), 제3 스캔 신호(SCAN3)의 펄스 폭은 3 수평기간(3H)으로 설정될 수 있다. 1 수평기간은 표시패널에서 1 수평라인의 픽셀들에 데이터가 기입되는 1 라인 스캐닝 시간을 의미한다. 또한, 컨트롤 신호(MG)의 펄스 폭은 제1 스캔 신호(SCAN1)의 펄스 폭보다 넓다.
도 3은 노드들의 전압 변화를 보여주는 표이다. 이하에서, 도 1 내지 도 3을 참조하여 t1 내지 t4 기간 동안 본 발명의 실시예에 따른 화소(P)의 동작을 상세히 설명한다. t1 기간은 제1 노드(N1)와 제3 노드(N3)를 초기화하는 기간이고, t2 기간은 구동 TFT(DT)의 문턱전압을 센싱하는 기간이며, t3 기간은 데이터 전압이 공급되는 기간이며, t4 기간은 유기발광다이오드(OLED)가 발광하는 기간이다.
첫 번째로, t1 기간 동안 제2 스캔 신호(SCAN2)와 제3 스캔 신호(SCAN3) 각각의 펄스가 시작된다. 즉, t1 기간 동안 게이트 하이 전압(VGH)의 제1 스캔 신호(SCAN1)가 제1 스캔 라인(SL1)을 통해 공급되고, 게이트 로우 전압(VGL)의 제2 스캔 신호(SCAN2)가 제2 스캔 라인(SL2)을 통해 공급되며, 게이트 로우 전압(VGL)의 제3 스캔 신호(SCAN3)가 제3 스캔 라인(SL3)을 통해 공급된다. 또한, t1 기간 동안 게이트 로우 전압(VGL)의 컨트롤 신호(MG)가 컨트롤 라인(MGL)을 통해 공급되고, 게이트 로우 전압(VGL)의 발광 신호(EM)가 발광 라인(EML)을 통해 공급된다.
제1 TFT(T1)는 게이트 하이 전압(VGH)의 제1 스캔 신호(SCAN1)에 의해 턴-오프된다. 제2 TFT(T2)는 게이트 로우 전압(VGL)의 제2 스캔 신호(SCAN2)에 응답하여 턴-온되어 제3 노드(N3)와 기준 전압원을 접속시킨다. 제2 TFT(T2)의 턴-온으로 인해, 제3 노드(N3)는 기준 전압(REF)으로 방전된다. 제3 TFT(T3)는 게이트 로우 전압(VGL)의 제3 스캔 신호(SCAN3)에 응답하여 턴-온되어 제1 노드(N1)와 기준 전압원을 접속시킨다. 제3 TFT(T3)의 턴-온으로 인해, 제1 노드(N1)는 기준 전압(REF)으로 방전된다. 제4 TFT(T4)는 게이트 로우 전압(VGL)의 발광 신호(EM)에 응답하여 턴-온되어 제2 노드(N2)와 고전위 전압원을 접속시킨다. 제4 TFT(T4)의 턴-온으로 인해, 제2 노드(N2)는 고전위 전압(VDD)으로 충전된다. 제5 TFT(T5)는 게이트 로우 전압(VGL)의 컨트롤 신호(MG)에 응답하여 턴-온되어 제2 노드(N2)와 제4 노드(N4)를 접속시킨다. 제5 TFT(T5)의 턴-온으로 인해, 제4 노드(N4)는 고전위 전압(VDD)으로 충전된다. 결국, t1 기간 동안 제1 및 제3 노드(N1, N3)는 기준 전압(REF)으로 방전되고, 제2 및 제4 노드(N2, N4)는 고전위 전압(VDD)으로 충전된다.
두 번째로, t2 기간 동안 제2 스캔 신호(SCAN2)와 제3 스캔 신호(SCAN3) 각각의 펄스가 유지되고, 발광 신호의 펄스가 시작된다. 즉, t2 기간 동안 게이트 하이 전압(VGH)의 제1 스캔 신호(SCAN1)가 제1 스캔 라인(SL1)을 통해 공급되고, 게이트 로우 전압(VGL)의 제2 스캔 신호(SCAN2)가 제2 스캔 라인(SL2)을 통해 공급되며, 게이트 로우 전압(VGL)의 제3 스캔 신호(SCAN3)가 제3 스캔 라인(SL3)을 통해 공급된다. 또한, t2 기간 동안 게이트 로우 전압(VGL)의 컨트롤 신호(MG)가 컨트롤 라인(MGL)을 통해 공급되고, 게이트 하이 전압(VGH)의 발광 신호(EM)가 발광 라인(EML)을 통해 공급된다.
제1 TFT(T1)는 게이트 하이 전압(VGH)의 제1 스캔 신호(SCAN1)에 의해 턴-오프된다. 제2 TFT(T2)는 게이트 로우 전압(VGL)의 제2 스캔 신호(SCAN2)에 응답하여 턴-온되어 제3 노드(N3)와 기준 전압원을 접속시킨다. 제2 TFT(T2)의 턴-온으로 인해, 제3 노드(N3)는 기준 전압(REF)을 유지한다. 제3 TFT(T3)는 게이트 로우 전압(VGL)의 제3 스캔 신호(SCAN3)에 응답하여 턴-온되어 제1 노드(N1)와 기준 전압원을 접속시킨다. 제3 TFT(T3)의 턴-온으로 인해, 제1 노드(N1)는 기준 전압(REF)을 유지한다. 제4 TFT(T4)는 게이트 하이 전압(VGH)의 발광 신호(EM)에 의해 턴-오프된다. 제4 TFT(T4)의 턴-오프로 인해, 제2 노드(N2)는 플로팅(floating)된다. 제5 TFT(T5)는 게이트 로우 전압(VGL)의 컨트롤 신호(MG)에 응답하여 턴-온되어 제2 노드(N2)와 제4 노드(N4)를 접속시킨다. 제5 TFT(T5)의 턴-온으로 인해, 제4 노드(N4)는 제2 노드(N2)와 실질적으로 동등한 전위로 플로팅된다.
t2 기간 동안 제2 노드(N2)의 플로팅으로 인해, 구동 TFT(DT)의 문턱전압(Vth)은 제2 노드(N2)와 제4 노드(N4)에 센싱된다. 구동 TFT(DT)의 게이트 전극과 접속된 제1 노드(N1)와 소스 전극과 접속된 제2 노드(N2)의 전압 차(Vgs)가 문턱전압(Vth)보다 크므로, 구동 TFT(DT)는 게이트 전극과 소스 전극 간의 전압 차(Vgs)가 문턱전압(Vth)에 도달할 때까지 전류 패스를 형성한다. 따라서, 제2 노드(N2)의 전압은 기준 전압(REF)과 구동 TFT(DT)의 문턱전압(Vth)의 차전압(REF-Vth)까지 낮아진다. 또한, 제5 TFT(T5)의 턴-온으로 인해 제4 노드(N4)도 제2 노드(N2)와 실질적으로 동등한 전위로 플로팅되므로, 제4 노드(N4)의 전압도 기준 전압(REF)과 구동 TFT(DT)의 문턱전압(Vth)의 차전압(REF-Vth)까지 낮아진다.
결국, t2 기간 동안 제2 노드(N2)와 제4 노드(N4)는 구동 TFT(DT)의 문턱전압(Vth)을 센싱한다. 도 2에서 t2 기간은 2 수평기간인 것을 중심으로 설명하였지만, 이에 한정되지 않음에 주의하여야 한다. 즉, t2 기간은 사전 실험을 통해 2 수평기간 이상으로 적절하게 설정될 수 있다. 본 발명은 2 수평 기간 이상의 기간 동안 구동 TFT(DT)의 문턱전압(Vth)을 센싱하므로, 대면적 고해상도의 유기발광표시장치가 240Hz 이상의 프레임 주파수로 고속 구동하는 경우에도 구동 TFT(DT)의 문턱전압 센싱의 정확도를 높일 수 있다.
세 번째로, t3 기간 동안 제1 스캔 신호(SCAN1)와 컨트롤 신호(MG) 각각의 펄스가 시작되고, 제2 스캔 신호(SCAN2)의 펄스가 종료되며, 제3 스캔 신호(SCAN3)와 발광 신호(EM) 각각의 펄스가 유지된다. 즉, t3 기간 동안 게이트 로우 전압(VGL)의 제1 스캔 신호(SCAN1)가 제1 스캔 라인(SL1)을 통해 공급되고, 게이트 하이 전압(VGH)의 제2 스캔 신호(SCAN2)가 제2 스캔 라인(SL2)을 통해 공급되며, 게이트 로우 전압(VGL)의 제3 스캔 신호(SCAN3)가 제3 스캔 라인(SL3)을 통해 공급된다. 또한, t3 기간 동안 게이트 하이 전압(VGH)의 컨트롤 신호(MG)가 컨트롤 라인(MGL)을 통해 공급되고, 게이트 하이 전압(VGH)의 발광 신호(EM)가 발광 라인(EML)을 통해 공급된다.
제1 TFT(T1)는 게이트 로우 전압(VGL)의 제1 스캔 신호(SCAN1)에 응답하여 턴-온되어 제3 노드(N3)를 데이터 라인(DL)에 접속시킨다. 제2 TFT(T2)는 게이트 하이 전압(VGH)의 제2 스캔 신호(SCAN2)에 의해 턴-오프된다. 제1 TFT(T1)의 턴-온과 제2 TFT(T2)의 턴-오프로 인해, 제3 노드(N3)는 데이터 전압(DATA)으로 충전된다. 제3 TFT(T3)는 게이트 로우 전압(VGL)의 제3 스캔 신호(SCAN3)에 응답하여 턴-온되어 제1 노드(N1)와 기준 전압원을 접속시킨다. 제3 TFT(T3)의 턴-온으로 인해, 제1 노드(N1)는 기준 전압(REF)을 유지한다. 제4 TFT(T4)는 게이트 하이 전압(VGH)의 발광 신호(EM)에 의해 턴-오프된다. 제4 TFT(T4)의 턴-오프로 인해, 제2 노드(N2)는 플로팅된다. 제5 TFT(T5)는 게이트 하이 전압(VGH)의 컨트롤 신호(MG)에 의해 턴-오프된다. 제5 TFT(T5)의 턴-오프로 인해, 제2 노드(N2)와 제4 노드(N4)의 접속은 차단되고, 제4 노드(N4)는 플로팅된다.
t3 기간 동안 제4 노드(N4)가 플로팅되므로, 제3 노드(N3)의 전압 변화량이 제2 캐패시터(C2)에 의해 제4 노드(N4)에 반영된다. 즉, 제4 노드(N4)에는 제3 노드(N3)의 전압 변화량인 'REF-DATA'가 반영된다. 다만, 제4 노드(N4)는 직렬로 연결된 제1 및 제2 캐패시터(C1, C2)의 사이에 접속되어 있으므로, 수학식 2와 같이 C'의 비율로 전압 변화량이 반영된다.
Figure 112011087867181-pat00002
수학식 2에서, CA1은 제1 캐패시터(C1)의 용량, CA2는 제2 캐패시터(C2)의 용량을 의미한다. 결국, 제4 노드(N4)에는 'C'(REF-DATA)'가 반영되므로, 제4 노드(N4)의 전압은 'REF-Vth-C'(REF-DATA)'로 변화된다.
네 번째로, t4 기간 동안 제1 스캔 신호(SCAN1)와 제3 스캔 신호(SCAN3)의 펄스가 종료된다. 제1 스캔 신호(SCAN1)와 제3 스캔 신호(SCAN3)의 펄스가 종료된 후에, 발광 신호(EM)의 펄스가 종료된다. 발광 신호(EM)의 펄스가 종료된 후에, 컨트롤 신호(MG)의 펄스가 종료된다. 즉, t4 기간 동안 게이트 하이 전압(VGH)의 제1 스캔 신호(SCAN1)가 제1 스캔 라인(SL1)을 통해 공급되고, 게이트 하이 전압(VGH)의 제2 스캔 신호(SCAN2)가 제2 스캔 라인(SL2)을 통해 공급되며, 게이트 하이 전압(VGH)의 제3 스캔 신호(SCAN3)가 제3 스캔 라인(SL3)을 통해 공급된다. 또한, t4 기간 동안 게이트 하이 전압(VGH)에서 게이트 로우 전압(VGL)으로 반전되는 컨트롤 신호(MG)가 컨트롤 라인(MGL)을 통해 공급되고, 게이트 하이 전압(VGH)에서 게이트 로우 전압(VGL)으로 반전되는 발광 신호(EM)가 발광 라인(EML)을 통해 공급된다. 발광 신호(EM)는 컨트롤 신호(MG)에 앞서 게이트 하이 전압(VGH)에서 게이트 로우 전압(VGL)으로 반전된다.
제1 TFT(T1)는 게이트 하이 전압(VGH)의 제1 스캔 신호(SCAN1)에 의해 턴-오프된다. 제2 TFT(T2)는 게이트 하이 전압(VGH)의 제2 스캔 신호(SCAN2)에 의해 턴-오프된다. 제1 TFT(T1)와 제2 TFT(T2)의 턴-오프로 인해, 제3 노드(N3)는 플로팅된다. 제3 TFT(T3)는 게이트 하이 전압(VGH)의 제3 스캔 신호(SCAN3)에 의해 턴-오프된다. 제3 TFT(T3)의 턴-오프로 인해, 제1 노드(N1)는 플로팅된다. 제4 TFT(T4)는 게이트 로우 전압(VGL)의 발광 신호(EM)에 의해 턴-온된다. 제4 TFT(T4)의 턴-온으로 인해, 제2 노드(N2)는 고전위 전압(VDD)으로 충전된다. 제5 TFT(T5)는 게이트 로우 전압(VGL)의 컨트롤 신호(MG)에 의해 턴-온된다. 제5 TFT(T5)의 턴-온으로 인해, 제4 노드(N4)는 제2 노드(N2)와 접속되므로, 제4 노드(N4)는 고전위 전압(VDD)으로 충전된다.
t4 기간 동안 제1 노드(N1)가 플로팅되므로, 제4 노드(N4)의 전압 변화량이 제1 캐패시터(C1)에 의해 제1 노드(N1)에 반영된다. 즉, 제1 노드(N1)에는 제4 노드(N4)의 전압 변화량인 'REF-Vth-C'(REF-DATA)-VDD'가 반영된다. 따라서, 제1 노드(N1)의 전압은 'REF-{REF-Vth-C'(REF-DATA)-VDD}'로 변화된다.
한편, 유기발광다이오드(OLED)에 공급되는 구동 TFT(DT)의 드레인-소스간 전류(Ids)는 수학식 3과 같이 표현된다.
Figure 112011087867181-pat00003
수학식 3에서, k'는 구동 TFT(DT)의 구조와 물리적 특성에 의해 결정되는 비례 계수로서, 구동 TFT(DT)의 전자 이동도(mobility), 채널 폭, 및 채널 길이 등에 의해 결정된다. Vgs는 구동 TFT(DT)의 게이트 전압(Vg)과 소스 전압(Vs) 간의 차, Vth는 구동 TFT(DT)의 문턱전압을 의미한다. t4 기간 동안 'Vgs-Vth'는 수학식 4와 같다.
Figure 112011087867181-pat00004
수학식 4를 정리하면, 구동 TFT(DT)의 드레인-소스간 전류(Ids)는 수학식 5와 같이 도출된다.
Figure 112011087867181-pat00005
결국, t4 기간 동안 유기발광다이오드(OLED)에 공급되는 구동 TFT(DT)의 드레인-소스간 전류(Ids)는 수학식 5와 같이 구동 TFT(DT)의 문턱전압(Vth)에 의존하지 않게 된다. 즉, 본 발명은 구동 TFT(DT)의 문턱전압을 보상할 수 있다.
한편, 고전위 전압원은 다수의 화소(P)들에 고전위 전압(VDD)을 공급한다. t4 기간 동안 게이트 로우 전압(VGL)의 발광 펄스(EM)에 응답하여 제4 TFT(T4)가 턴-온되는 경우, 고전위 전압(VDD)과 저전위 전압(VSS) 사이의 전류패스를 따라 존재하는 구동 TFT(DT), 유기발광다이오드(OLED) 등의 기생저항으로 인해 고전위 전압(VDD)은 전압 강하된다. 수학식 4를 참조하여 설명하면, 종래에 게이트 전압(Vg)의 'VDD'는 고전위 전압(VDD)이 전압 강하되기 이전의 전압이고, 소스 전압(Vs)의 'VDD'는 유기발광다이오드(OLED)의 발광으로 인해 전압 강하된 전압이었다. 게이트 전압(Vg)의 'VDD'와 소스 전압(Vs)의 'VDD'가 다르기 때문에 수학식 4에서 'VDD'가 삭제되지 않으므로, 구동 TFT(DT)의 드레인-소스간 전류(Ids)는 고전위 전압(VDD)에 의존적이게 되는 문제가 발생하였다. 하지만, 본 발명의 실시예에 따른 화소(P)는 수학식 4의 'Vgs-Vth'에서 게이트 전압(Vg)에 샘플링된 'VDD'와 소스 전압(Vs)인 'VDD'가 모두 전압 강하가 반영된 전압이기 때문에 수학식 4에서 'VDD'가 삭제되므로, 구동 TFT(DT)의 드레인-소스간 전류(Ids)는 고전위 전압(VDD)에 의존적이지 않게 된다. 즉, 본 발명은 고전위 전압(VDD)의 전압 강하를 보상할 수 있다.
도 4는 문턱전압 센싱 기간별 구동 TFT의 문턱전압 변동에 따른 구동 TFT의 드레인-소스간 전류 오차를 보여주는 그래프이다. 도 4를 참조하면, x축에는 구동 TFT(DT)의 문턱전압 변동 범위(Vth Variation)가 나타나 있고, y축에는 유기발광다이오드(OLED)에 공급되는 구동 TFT(DT)의 드레인 소스간 전류(Ids) 오차(error)가 나타나 있다.
구동 TFT(DT)의 열화로 인해, 구동 TFT(DT)의 문턱전압(Vth)은 화소(P)별로 기준 값 대비 -1.0V 내지 +1.0V로 쉬프트(shift)될 수 있다. 따라서, 최근 유기발광다이오드 표시장치는 화소(P)별로 구동 TFT(DT)의 문턱전압(Vth)을 센싱하여 문턱전압(Vth)을 보상함으로써, 유기발광다이오드(OLED)가 문턱전압(Vth)에 의존하지 않고 발광할 수 있도록 하고 있다. 하지만, 구동 TFT(DT)의 문턱전압(Vth) 센싱의 정확도가 낮은 경우 t2 기간 동안 센싱된 문턱전압(Vth) 보상 값과 실제 구동 TFT(DT)의 문턱전압(Vth)이 다르므로, 수학식 4에서 'Vth'가 삭제되지 않는다. 이로 인해, 유기발광다이오드(OLED)에 공급되는 구동 TFT(DT)의 드레인 소스간 전류(Ids)에 오차(error)가 발생하게 된다.
도 4에서는 구동 TFT(DT)의 문턱전압(Vth) 센싱 기간을 1 수평기간과 2 수평기간으로 하여 구동 TFT(DT)의 드레인 소스간 전류(Ids)의 오차(error)를 살펴보았다. 구동 TFT(DT)의 문턱전압(Vth) 센싱 기간을 1 수평기간으로 하였을 때, 구동 TFT(DT)의 문턱전압 변동이 -1.0V 또는 +1.0V의 경우, 구동 TFT(DT)의 드레인 소스간 전류(Ids)의 오차(error)가 대략 3~4% 정도로 발생하였다. 하지만, 구동 TFT(DT)의 문턱전압(Vth) 센싱 기간을 2 수평기간으로 하였을 때, 구동 TFT(DT)의 문턱전압 변동과 관계없이 구동 TFT(DT)의 드레인 소스간 전류(Ids)의 오차(error)는 ±2% 이내로 발생하였다. 즉, 문턱전압(Vth) 센싱 기간을 도 4와 같이 2 수평기간 이상으로 충분히 할 경우 구동 TFT(DT)의 문턱전압(Vth)을 정확히 센싱할 수 있으므로, 구동 TFT(DT)의 드레인 소스간 전류(Ids)의 오차는 최소화될 수 있다.
도 5는 본 발명의 실시예에 따른 유기발광다이오드 표시장치를 나타내는 블록도이다. 도 5를 참조하면, 본 발명의 실시예에 따른 유기발광다이오드 표시장치는 표시패널(10), 데이터 구동부(20), 스캔 구동부(30), 타이밍 컨트롤러(40), 및 호스트 시스템(50) 등을 구비한다.
표시패널(10)에는 데이터 라인(DL)들과 제1 스캔 라인(SL1)들이 서로 교차되도록 형성된다. 또한, 표시패널(10)에는 제1 스캔 라인(SL1)들과 나란하게 제2 및 제3 스캔 라인(SL2, SL3)들, 컨트롤 라인(MGL)들, 및 발광 라인(EML)들이 형성된다. 또한, 표시패널(10)에는 매트릭스 형태로 배치된 화소(P)들이 형성된다. 표시패널(10)의 화소(P)들 각각에 대한 자세한 설명은 도 1을 결부하여 상세히 설명하였다.
데이터 구동부(20)는 다수의 소스 드라이브 IC들을 포함한다. 소스 드라이브 IC들은 타이밍 컨트롤러(40)로부터 디지털 비디오 데이터(RGB)를 입력받는다. 소스 드라이브 IC들은 타이밍 컨트롤러(40)로부터의 소스 타이밍 제어신호(DCS)에 응답하여 디지털 비디오 데이터(RGB)를 감마보상전압으로 변환하여 데이터 전압을 발생하고, 그 데이터 전압을 제1 스캔 신호(SCAN1)에 동기되도록 표시패널(10)의 데이터 라인(DL)들에 공급한다.
스캔 구동부(30)는 제1 스캔 신호 출력부, 제2 스캔 신호 출력부, 제3 스캔 신호 출력부, 컨트롤 신호 출력부, 및 발광 신호 출력부를 포함한다. 제1 스캔 신호 출력부는 표시패널(10)의 제1 스캔 라인(SL1)들에 제1 스캔 신호(SCAN1)를 순차적으로 출력한다. 제2 스캔 신호 출력부는 표시패널(10)의 제2 스캔 라인(SL2)들에 제2 스캔 신호(SCAN2)를 순차적으로 출력한다. 제3 스캔 신호 출력부는 표시패널(10)의 제3 스캔 라인(SL3)들에 제3 스캔 신호(SCAN3)를 순차적으로 출력한다. 컨트롤 신호 출력부는 표시패널(10)의 컨트롤 라인(MGL)들에 컨트롤 신호(MG)를 순차적으로 출력한다. 발광 신호 출력부는 표시패널(10)의 발광 라인(EML)들에 발광 신호(EM)를 순차적으로 출력한다. 제1 내지 제3 스캔 신호(SCAN1, SCAN2, SCAN3), 컨트롤 신호(MG), 및 발광 신호(EM)에 대한 자세한 설명은 도 2를 결부하여 상세히 설명하였다.
타이밍 컨트롤러(40)는 LVDS(Low Voltage Differential Signaling) 인터페이스, TMDS(Transition Minimized Differential Signaling) 인터페이스 등의 인터페이스를 통해 호스트 시스템(50)으로부터 디지털 비디오 데이터(RGB)를 입력받는다. 타이밍 콘트롤러(40)는 호스트 시스템(50)으로부터 입력되는 디지털 비디오 데이터(RGB)을 데이터 구동부(20)로 전송한다.
타이밍 컨트롤러(40)는 수직 동기신호, 수평 동기신호, 데이터 인에이블 신호(Data Enable), 도트 클럭(Dot Clock) 등의 타이밍 신호를 입력받는다. 타이밍 컨트롤러(40)는 호스트 시스템으로부터의 타이밍 신호를 기준으로 데이터 구동부(20)와 스캔 구동부(30)의 동작 타이밍을 제어하기 위한 타이밍 제어신호들을 발생한다. 타이밍 제어신호들은 스캔 구동부(30)의 동작 타이밍을 제어하기 위한 스캔 타이밍 제어신호, 데이터 구동부(20)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호를 포함한다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
OLED: 유기발광다이오드 DT: 구동 TFT
T1: 제1 TFT T2: 제2 TFT
T3: 제3 TFT T4: 제4 TFT
T5: 제5 TFT C1: 제1 캐패시터
C2: 제2 캐패시터 N1: 제1 노드
N2: 제2 노드 N3: 제3 노드
N4: 제4 노드 SCAN1: 제1 스캔 신호
SCAN2: 제2 스캔 신호 SCAN3: 제3 스캔 신호
MG: 컨트롤 신호 EM: 발광 신호
10: 표시패널 20: 데이터 구동부
30: 스캔 구동부 40: 타이밍 컨트롤러
50: 호스트 시스템

Claims (9)

  1. 데이터 라인, 제1 스캔 라인, 제2 스캔 라인, 제3 스캔 라인, 컨트롤 라인, 및 발광 라인이 형성되고, 매트릭스 형태로 형성된 다수의 화소들이 형성된 표시패널을 구비하고,
    상기 화소들 각각은,
    게이트 전극이 제1 노드에 접속되고, 소스 전극이 제2 노드에 접속된 구동 TFT;
    상기 구동 TFT의 드레인 전극에 접속된 애노드 전극과, 저전위 전압을 공급하는 저전위 전압원에 접속된 캐소드 전극을 포함하는 유기발광다이오드;
    상기 제1 스캔 라인의 제1 스캔 신호에 응답하여 턴-온되어 제3 노드와 상기 데이터 라인을 접속시키는 제1 TFT;
    상기 제2 스캔 라인의 제2 스캔 신호에 응답하여 턴-온되어 상기 제3 노드와 기준 전압을 공급하는 기준 전압원을 접속시키는 제2 TFT;
    상기 제3 스캔 라인의 제3 스캔 신호에 응답하여 턴-온되어 상기 제1 노드와 기준 전압원을 접속시키는 제3 TFT;
    상기 발광 라인의 발광 신호에 응답하여 턴-온되어 상기 제2 노드와 고전위 전압을 공급하는 고전위 전압원을 접속시키는 제4 TFT;
    상기 컨트롤 라인의 컨트롤 신호에 응답하여 턴-온되어 상기 제2 노드와 제4 노드를 접속시키는 제5 TFT;
    상기 제1 노드와 제4 노드 사이에 접속된 제1 캐패시터; 및
    상기 제3 노드와 제4 노드 사이에 접속된 제2 캐패시터를 포함하고,
    상기 제2 스캔 신호, 제3 스캔 신호, 및 발광 신호 각각의 펄스 시작 시점은 상기 제1 스캔 신호와 컨트롤 신호 각각의 펄스 시작 시점보다 앞서는 것을 특징으로 하는 유기발광다이오드 표시장치.
  2. 제 1 항에 있어서,
    상기 제2 스캔 신호 및 제3 스캔 신호 각각의 펄스 시작 시점은 상기 발광 신호의 펄스 시작 시점보다 앞서는 것을 특징으로 하는 유기발광다이오드 표시장치.
  3. 제 2 항에 있어서,
    상기 제1 스캔 신호의 펄스 시작 시점과 상기 제2 스캔 신호의 펄스 종료 시점은 서로 동기되고,
    상기 제1 스캔 신호의 펄스 종료 시점과 상기 제3 스캔 신호의 펄스 종료 시점은 서로 동기되며,
    상기 제2 스캔 신호의 펄스 시작 시점과 상기 제3 스캔 신호의 펄스 시작 시점은 서로 동기되는 것을 특징으로 하는 유기발광다이오드 표시장치.
  4. 제 3 항에 있어서,
    상기 제1 스캔 신호와 상기 제3 스캔 신호 각각의 펄스 종료 시점은 상기 발광 신호의 펄스 종료 시점보다 앞서는 것을 특징으로 하는 유기발광다이오드 표시장치.
  5. 제 4 항에 있어서,
    상기 컨트롤 신호의 펄스 시작 시점은 상기 제1 스캔 신호의 펄스 시작 시점과 서로 동기되고,
    상기 발광 신호의 펄스 종료 시점은 상기 컨트롤 신호의 펄스 종료 시점보다 앞서는 것을 특징으로 하는 유기발광다이오드 표시장치.
  6. 제 2 항에 있어서,
    상기 제2 스캔 신호의 펄스 폭과 상기 제3 스캔 신호의 펄스 폭은 상기 제1 스캔 신호의 펄스 폭보다 넓고,
    상기 제3 스캔 신호의 펄스 폭은 상기 제2 스캔 신호의 펄스 폭보다 넓은 것을 특징으로 하는 유기발광다이오드 표시장치.
  7. 제 6 항에 있어서,
    상기 컨트롤 신호의 펄스 폭은 상기 제1 스캔 신호의 펄스 폭보다 넓은 것을 특징으로 하는 유기발광다이오드 표시장치.
  8. 제 1 항에 있어서,
    상기 제1 TFT의 게이트 전극은 상기 제1 스캔 라인에 접속되고, 소스 전극은 상기 데이터 라인에 접속되며, 드레인 전극은 상기 제3 노드에 접속되고,
    상기 제2 TFT의 게이트 전극은 상기 제2 스캔 라인에 접속되며, 소스 전극은 상기 제3 노드에 접속되고, 드레인 전극은 상기 기준 전압원에 접속되며,
    상기 제3 TFT의 게이트 전극은 상기 제3 스캔 라인에 접속되고, 소스 전극은 상기 제1 노드에 접속되며, 드레인 전극은 상기 기준 전압원에 접속되고,
    상기 제4 TFT의 게이트 전극은 상기 발광 라인에 접속되며, 소스 전극은 상기 고전위 전압원에 접속되고, 드레인 전극은 상기 제2 노드에 접속되며,
    상기 제5 TFT의 게이트 전극은 상기 컨트롤 라인에 접속되고, 소스 전극은 상기 제2 노드에 접속되며, 드레인 전극은 상기 제4 노드에 접속되는 것을 특징으로 하는 유기발광다이오드 표시장치.
  9. 제 1 항에 있어서,
    상기 기준 전압은 상기 고전위 전압보다 상기 구동 TFT의 문턱전압만큼 낮은 전압과 상기 저전위 전압 사이의 레벨의 전압 레벨을 갖는 것을 특징으로 하는 유기발광다이오드 표시장치.
KR1020110115580A 2011-11-08 2011-11-08 유기발광다이오드 표시장치 KR101871505B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110115580A KR101871505B1 (ko) 2011-11-08 2011-11-08 유기발광다이오드 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110115580A KR101871505B1 (ko) 2011-11-08 2011-11-08 유기발광다이오드 표시장치

Publications (2)

Publication Number Publication Date
KR20130050491A KR20130050491A (ko) 2013-05-16
KR101871505B1 true KR101871505B1 (ko) 2018-06-28

Family

ID=48660829

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110115580A KR101871505B1 (ko) 2011-11-08 2011-11-08 유기발광다이오드 표시장치

Country Status (1)

Country Link
KR (1) KR101871505B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101413585B1 (ko) * 2013-05-29 2014-07-04 숭실대학교산학협력단 전압 보상형 화소회로 및 그 구동방법
CN104200771B (zh) * 2014-09-12 2017-03-01 上海天马有机发光显示技术有限公司 像素电路、阵列基板及显示装置
KR102537112B1 (ko) * 2015-12-30 2023-05-26 엘지디스플레이 주식회사 게이트 신호 제어 모듈, 게이트 신호 제어 방법 및 유기 발광 표시 장치

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100801375B1 (ko) * 2006-06-13 2008-02-11 한양대학교 산학협력단 유기 ｅｌ 소자 및 이의 구동방법
KR101298302B1 (ko) * 2006-09-07 2013-08-26 더 리젠츠 오브 더 유니버시티 오브 미시간 유기 발광다이오드 표시장치와 그의 구동방법

Also Published As

Publication number Publication date
KR20130050491A (ko) 2013-05-16

Similar Documents

Publication Publication Date Title
KR101549284B1 (ko) 유기발광다이오드 표시장치
KR101938880B1 (ko) 유기발광다이오드 표시장치
KR101985933B1 (ko) 유기발광다이오드 표시장치
KR101935955B1 (ko) 유기발광다이오드 표시장치
KR101396004B1 (ko) 유기발광다이오드 표시장치
KR102111747B1 (ko) 유기전계발광 표시장치
KR101850149B1 (ko) 유기발광다이오드 표시장치
KR101481676B1 (ko) 발광표시장치
KR101907962B1 (ko) 유기발광다이오드 표시장치
KR20150064543A (ko) 유기전계발광 표시장치와 그 구동방법
KR20150101028A (ko) 유기전계발광 표시장치
KR101834012B1 (ko) 유기발광다이오드 표시장치
KR101901757B1 (ko) 유기발광 다이오드 표시장치 및 그 구동방법
KR101929037B1 (ko) 유기발광다이오드 표시장치
KR20150069278A (ko) 유기전계발광 표시장치
KR101901354B1 (ko) 유기발광다이오드 표시장치
KR101871505B1 (ko) 유기발광다이오드 표시장치
KR20180135844A (ko) 유기발광표시장치
KR101964456B1 (ko) 유기발광다이오드 표시장치
KR101986657B1 (ko) 유기발광 다이오드 표시장치 및 그 구동방법
KR20150129234A (ko) 유기발광표시장치 및 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant