KR20130020565A - 반도체 장치, 반도체 장치의 제조 방법 및 전자 기기 - Google Patents

반도체 장치, 반도체 장치의 제조 방법 및 전자 기기 Download PDF

Info

Publication number
KR20130020565A
KR20130020565A KR1020120086059A KR20120086059A KR20130020565A KR 20130020565 A KR20130020565 A KR 20130020565A KR 1020120086059 A KR1020120086059 A KR 1020120086059A KR 20120086059 A KR20120086059 A KR 20120086059A KR 20130020565 A KR20130020565 A KR 20130020565A
Authority
KR
South Korea
Prior art keywords
semiconductor
semiconductor device
solder
bump
stud
Prior art date
Application number
KR1020120086059A
Other languages
English (en)
Other versions
KR101996676B1 (ko
Inventor
사또루 와끼야마
히로시 오자끼
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20130020565A publication Critical patent/KR20130020565A/ko
Application granted granted Critical
Publication of KR101996676B1 publication Critical patent/KR101996676B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1141—Manufacturing methods by blanket deposition of the material of the bump connector in liquid form
    • H01L2224/11416—Spin coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1143—Manufacturing methods by blanket deposition of the material of the bump connector in solid form
    • H01L2224/11436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H01L2224/11825—Plating, e.g. electroplating, electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13562—On the entire exposed surface of the core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1357—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165—Material
    • H01L2224/16501—Material at the bonding interface
    • H01L2224/16503—Material at the bonding interface comprising an intermetallic compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8102—Applying permanent coating to the bump connector in the bonding apparatus, e.g. in-situ coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8134—Bonding interfaces of the bump connector
    • H01L2224/81355—Bonding interfaces of the bump connector having an external coating, e.g. protective bond-through coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81401—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/81411—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81401—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/81413—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/8181—Soldering or alloying involving forming an intermetallic compound at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/81951—Forming additional members, e.g. for reinforcing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83104—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus by applying pressure, e.g. by injection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Wire Bonding (AREA)

Abstract

반도체 장치는, 반도체 부재와, 상기 반도체 부재 위에 형성된 Cu 스터드 범프와, 상기 Cu 스터드 범프와 전기적으로 접속하도록 구성된 솔더 범프를 포함한다.

Description

반도체 장치, 반도체 장치의 제조 방법 및 전자 기기{SEMICONDUCTOR APPARATUS, METHOD OF MANUFACTURING SEMICONDUCTOR APPARATUS, AND ELECTRONIC APPARATUS}
본 발명은, 스터드 범프(stud bump)를 이용해서 접속되도록 구성되는, 반도체 장치, 반도체 장치의 제조 방법 및 전자 기기에 관한 것이다.
반도체 장치의 플립 칩(flip-chip) 접속 기술로서, Au 스터드 범프를 SnAg 솔더 범프에 접속하는 방법, 또는 Au 스터드 범프를 Pd로 피복된 Sn 솔더 범프에 접속하는 방법이 있다(일본특허공개 공보 제2009-218442호 및 제2009-239278호).
Au 스터드 범프를 반도체 칩의 Cu 전극에 접속하는 플립 칩 접속 기술(일본특허공개 공보 제2001-60602호)이나, Au 스터드 범프를 Sn 도금된 Cu 전극에 접속하는 플립 칩 접속 기술(일본특허공개 공보 제2005-179099호)이 있다.
또한, Au 스터드 범프에 대신하여, Cu 스터드 범프가 제안되어 있다(일본특허공개 공보 제2011-23568호).
일본특허공개 제2009-218442호 공보 일본특허공개 제2009-239278호 공보 일본특허공개 제2001-60602호 공보 일본특허공개 제2005-179099호 공보 일본특허공개 제2011-23568호 공보
상술한 스터드 범프를 이용한 플립 칩 접속 기술에서는, 반도체 장치의 접속 신뢰성의 향상이 요구되고 있다.
본 발명은, 접속 신뢰성이 높은 반도체 장치, 반도체 장치의 제조 방법 및 전자 기기를 제공한다.
본 발명의 반도체 장치는, 반도체 부재와, 상기 반도체 부재 위에 형성된 Cu 스터드 범프와, 상기 Cu 스터드 범프와 전기적으로 접속하도록 구성된 솔더 범프를 포함한다.
또한, 본 발명의 반도체 장치의 제조 방법은, 상기 반도체 부재 위에 상기 Cu 스터드 범프를 형성하는 단계와, 상기 Cu 스터드 범프를 상기 솔더 범프에 플립 칩 접속하는 단계를 포함한다.
또한, 본 발명의 전자 기기는, 상기 반도체 장치와, 상기 반도체 장치의 출력 신호를 처리하도록 구성된 신호 처리 회로를 포함한다.
상술한 반도체 장치 및 반도체 장치의 제조 방법에 의하면, Cu 스터드 범프를 이용해서 플립 칩 접속을 행함으로써, 저온 접속에 있어서도 Cu와 솔더 사이의 접속 부분에서 강도가 낮은 합금이 발생하지 않는다. 이로 인해, Cu 스터드 범프와 솔더 범프 사이의 접속부에서의 접속 결함이 억제되어, 접속 신뢰성을 향상시킬 수 있다.
본 발명에 의하면, 접속 신뢰성이 높은 반도체 장치 및 전자 기기를 제공할 수 있다.
본 발명의 이들 및 기타의 목적, 특징 및 이점은, 첨부 도면에 도시되어 있는 바와 같은 최량의 실시형태에 대한 이하의 상세한 설명으로부터 명확하게 된다.
도 1의 (a)는 플립 칩 접속 전의 스터드 범프와 솔더 범프의 구성을 도시하는 도면이고, 도 1의 (b)는 플립 칩 접속 후의 스터드 범프와 솔더 범프의 구성을 도시하는 도면.
도 2의 (a)는 플립 칩 접속 전의 스터드 범프와 솔더 범프의 구성을 도시하는 다른 도면이고, 도 2의 (b)는 플립 칩 접속 후의 스터드 범프와 솔더 범프의 구성을 도시하는 도면.
도 3은 제1 실시형태에 따른 반도체 장치의 구성을 도시하는 단면도.
도 4는 플립 칩 접속 전의 Cu 스터드 범프의 구성을 도시하는 도면.
도 5는 플립 칩 접속 후의 Cu 스터드 범프와 솔더 범프의 구성을 도시하는 도면.
도 6은 제1 실시형태에 따른 반도체 장치의 프로세스 플로우를 도시하는 도면.
도 7의 (a) 내지 (c)는 Cu 스터드 범프의 제조 공정도.
도 8의 (a) 내지 (d)는 솔더 범프의 제조 공정도.
도 9의 (a) 내지 도 9의 (c)는 Cu 스터드 범프와 솔더 범프에 의한 플립 칩 접속의 공정도.
도 10은 제1 실시형태에 따른 반도체 장치의 프로세스 플로우의 변형예를 도시하는 도면.
도 11의 (a) 내지 (c)는 Cu 스터드 범프와 솔더 범프에 의한 플립 칩 접속의 공정도.
도 12는 제1 실시형태에 따른 반도체 장치의 변형예의 구성을 도시하는 도면.
도 13은 제2 실시형태에 따른 반도체 장치의 구성을 도시하는 단면도.
도 14는 제2 실시형태에 따른 반도체 장치의 프로세스 플로우를 도시하는 도면.
도 15는 제2 실시형태에 따른 반도체 장치의 프로세스 플로우의 변형예를 도시하는 도면.
도 16은 전자 기기의 구성을 도시하는 도면.
이하, 본 발명을 실시하기 위한 실시예를 설명한다. 그러나, 본 발명은 이하의 예에 한정되는 것은 아니다.
또한, 설명은 이하의 순서로 행한다.
1. 반도체 장치의 개요
2. 반도체 장치의 제1 실시형태
3. 제1 실시형태의 반도체 장치의 제조 방법
4. 반도체 장치의 제2 실시형태
5. 제2 실시형태의 반도체 장치의 제조 방법
6. 전자 기기
1. 반도체 장치의 개요
반도체 장치의 플립 칩 접속의 개요에 대해 설명한다.
도 1에, 종래 기술의 일반적인 Au 스터드 범프를 이용한 플립 칩 접속의 구성을 도시한다. 도 1의 (a)는, 접속 전의 Au 스터드 범프(11) 및 Sn 범프(12)의 구성을 도시하는 도면이다. 도 1의 (b)는, 접속 후의 Au 스터드 범프(11) 및 Sn 범프(12)의 구성을 도시하는 도면이다.
도 1의 (a)에 도시하는 Au 스터드 범프(11)는, Au 와이어로 형성된 Au 범프이다. Au 스터드 범프(11)는, 반도체 부재(13) 위에 형성된 전극(14) 위에 형성되어 있다. 반도체 부재(13)는, Au 스터드 범프(11)가 형성되어 있는 전극(14) 위를 제외하고, 보호층(15)에 의해 피복되어 있다.
또한, 도 1의 (a)에 도시하는 Sn 범프(12)는, SnAg 솔더 범프 등의 Sn계 솔더를 포함한다. Sn 범프(12)는, 배선 기판(16) 위에 형성된 전극(17), 및 전극(17) 위에 형성된 언더 범프 메탈(UBM)(18)을 포함하고 있다. 배선 기판(16)은, UBM(18)이 형성되어 있는 전극(17) 위를 제외하고, 보호층(19)에 의해 피복되어 있다.
도 1의 (b)에 도시하는 바와 같이, Au 스터드 범프(11)와 Sn 범프(12)에 의해, 반도체 부재(13)를 배선 기판(16) 위에 플립 칩 접속한다.
이때, Au 스터드 범프(11)와 Sn 범프(12)의 접속은, 접속 신뢰성을 높이기 위해, 300℃ 이상에서 행할 필요가 있다.
300℃ 이하에서의 접속에서는, 도 1의 (b)에 도시하는 바와 같이, Au의 Sn으로의 확산에 의해, 접속 부분에 SnAu4 합금 등의 강도가 낮은 금속간 화합물(intermetallic compound:IMC)(20)이 생성된다. 그러므로, 크랙(24) 등의 발생에 의해 접속성과 신뢰성이 저하될 수 있다. 또한, Au 스터드 범프(11)가 Sn 범프(12)에 집어넣어진 상태로 되기 때문에, Au의 Sn으로의 확산을 방지하는 것은 곤란하다. 이로 인해, 접속 부분에서의 IMC(20)의 발생을 방지하는 것이 곤란하다.
상술한 바와 같이, Au 스터드 범프(11)와 Sn 범프(12)에 의해 행해지는 플립 칩 접속에서는, 300℃ 이상에서의 고온 접속을 행할 필요가 있어, 접속 신뢰성의 관점에서 저온 접속을 행하기가 곤란하다.
또한, Sn 범프를 이용하는 대신에, 도 2에 도시하는 바와 같이, In계의 저융점 솔더 범프를 이용하여 Au 스터드 범프(11)의 플립 칩 접속을 행하는 것이 고려되고 있다. 도 2의 (a)는, 접속 전의 Au 스터드 범프(21) 및 In 범프(22)의 구성을 도시하는 도면이다. 도 2의 (b)는, 접속 후의 Au 스터드 범프(21) 및 In 범프(22)의 구성을 도시하는 도면이다.
도 2의 (a)에 도시하는 Au 스터드 범프(21)는, 상술한 도 1의 (a)와 마찬가지의 구성을 갖는다. 또한, In 범프는 In계 솔더로 구성된다. 이 방법에서는, 강도가 낮은 SnAu4 등의 합금이 발생되기 않기 때문에, 200℃ 이하에서의 저온 플립 칩 접속을 행할 수 있다.
그러나, Au 스터드 범프(21)와 In 범프(22)를 이용하여 행한 접속에서는, Au와 In과의 사이의 확산 계수가 크기 때문에, AuIn 합금의 성장을 제어하는 것이 곤란하다. 그 결과, 도 2의 (b)에 도시하는 바와 같이, AuIn 합금(23)의 성장에 의해, In 범프의 흡입이 발생한다. 그러므로, Au 스터드 범프(21)와 In 범프(22)에 의해 행해진 플립 칩 접속에서는 접속성을 확보하기 곤란하다.
상술한 바와 같이, 스터드 범프를 이용한 플립 칩 접속에서는, 접속 신뢰성의 관점에서, 저온 처리를 행하는 것이 곤란하였다. 이로 인해, 반도체 부재 등에 내열성이 낮은 재료가 탑재되어 있을 경우에는, 접속 신뢰성이 높은 플립 칩 접속을 적용하기가 곤란하다. 그래서, 내열성이 낮은 재료를 이용하여 형성되어 있는 반도체 장치 등에 대하여도, 저온에서의 안정적인 접속이 가능하고, 또한 접속 신뢰성이 높은 플립 칩 접속 방법이 요구되어 왔다.
2. 반도체 장치의 제1 실시형태
[이미지 센서 : 구성]
이하, 반도체 장치의 제1 실시형태에 대해 설명한다. 도 3에 제1 실시형태에 따른 반도체 장치의 구성을 나타내는 단면도를 도시한다. 제1 실시형태에서는, 반도체 장치로서 이미지 센서를 예로 들어 설명한다. 도 3은, 글래스 기판 위에 실장된 이미지 센서로 형성된 반도체 장치(30)의 단면도이다.
반도체 장치(30)는, 이미지 센서를 포함하는 반도체 부재(31)와, 글래스 기판(32)으로 구성되어 있다. 반도체 부재(31)는, 반도체 부재(31) 위에 형성된 전극(45)과, 전극(45) 위에 형성된 Cu 스터드 범프(41)를 포함한다.
또한, 글래스 기판(32)은, 글래스 기판(32) 위에 형성된 플립 칩 접속용의 전극(47)과, 전극(47) 위에 형성된 언더 범프 메탈(UBM)(48)과, UBM(48) 위에 형성된 저융점 솔더 범프(44)를 포함한다. 또한, 글래스 기판(32) 위에 형성된 배선층(34)과, 배선층(34)을 피복하는 보호층(49)과, 배선층(34)과 접속된 외부 접속용의 전극(35)과, 외부 접속용의 전극(35) 위에 형성된 솔더 볼(36)을 포함한다.
또한, 반도체 부재(31)와 글래스 기판(32) 사이에는, Cu 스터드 범프(41)와 솔더 범프(44) 사이의 접속부를 밀봉하는 언더필(under-fill) 수지(33)가 제공되어 있다.
반도체 부재(31)는, 일반적으로 이미지 센서로서 사용되는 소자이며, CCD 이미지 센서, CMOS 이미지 센서 등의 반도체 소자이다. 반도체 부재(31)는 글래스 기판(32)측에 수광면과 면하도록 배치되어 있다.
또한, 반도체 부재(31) 위에는, 수광면과 같은 면에 글래스 기판(32)과 접속되는 전극(45)이 형성되어 있다. 그리고, 이 전극(45) 위에, 플립 칩 접속용의 Cu 스터드 범프(41)가 형성되어 있다. Cu 스터드 범프(41)와 솔더 범프(44) 사이의 접촉면에 합금층(43)이 형성되어 있다. 또한, Cu 스터드 범프(41)는, 솔더 범프(44)와 접촉하지 않는 표면에 도금층(42)을 포함한다.
글래스 기판(32)은, 예를 들어, 이미지 센서에 이용되는 커버 글래스로 구성된다. 그리고, 글래스 기판(32) 위에, 배선층(34)에 의해 플립 칩 접속용의 전극(47)과, 외부 접속용의 전극(35)이 접속되어 있다. 전극(35) 위에는, 외부 기기 접속용의 솔더 볼(36)이 형성되어 있다. 솔더 볼(36)은, Sn계의 이원계 또는 삼원계 솔더 등이 이용될 수 있다. 예를 들어, SnBi, SnIn, SnAgCu, SnZn 및 SnAg 등이 이용된다. 글래스 기판(32)은, 솔더 볼(36) 대신에, Au 와이어를 이용한 와이어 본딩에 의해 접속되어도 됨에 유의한다.
[Cu 스터드 범프 : 구성]
그 다음으로, 상술한 반도체 장치(30)에 있어서, 반도체 부재(31) 위에 형성하는 Cu 스터드 범프(41)의 구성을, 도 4에 도시한다. 도 4에 도시하는 Cu 스터드 범프(41)는, 접속 전의 상태에 있다. 또한, 도 5에 반도체 부재(31)와 글래스 기판(32)을 접속한 후의, Cu 스터드 범프(41)와 솔더 범프(44)의 구성을 도시한다.
도 4에 도시하는 바와 같이, Cu 스터드 범프(41)는, 반도체 부재(31) 위의 전극(45) 위에 형성되어 있다. 반도체 부재(31)는, Cu 스터드 범프(41)가 형성되어 있는 전극(45) 위를 제외하고, 보호층(46)에 의해 피복되어 있다.
또한, Cu 스터드 범프(41)의 표면은 도금층(42)으로 피복되어 있다.
도금층(42)은, Cu 스터드 범프(41)의 산화를 방지하기 위한 보호층이다. 또한, 도금층(42)은, Cu 스터드 범프(41)를 플립 칩 접속했을 때, 솔더 범프(44)의 표면의 도금층을 신속하게 확산하는 재료로 형성한다.
도금층(42)으로서는, 예를 들어, 무전해법에 의한 플래시 Ni 도금층과 플래시 Au 도금층으로 이루어지는 도금층, 또는 무전해 Co 도금층을 이용한다.
도금층(42)의 두께는, 예를 들어, 0.01 내지 0.1㎛로 형성된다.
또한, 글래스 기판(32) 위에 제공되는 솔더 범프(44)는 저융점 솔더로 구성된다. 저융점 솔더로서는, 예를 들어, In의 일원계 솔더 재료, Sn-Bi, Sn-In, Bi-In 등의 이원계 저융점 솔더 재료, 및 상기 이원계 솔더 재료에 그 밖의 금속이 첨가되어 이루어진 솔더 재료 등을 이용한다. 저융점 솔더로서는, 예를 들어, 융점 200℃ 이하인 솔더 재료를 이용한다.
그리고, 반도체 부재(31)에 형성된 Cu 스터드 범프(41)를, 글래스 기판(32)의 솔더 범프(44)에 압접함으로써, Cu 스터드 범프(41)의 상단이, 솔더 범프(44) 내에 들어간다. 순차적으로, Cu 스터드 범프(41)가 솔더 범프(44)에 집어넣어진 상태에서 가열함으로써, 도 5에 도시하는 바와 같이 플립 칩 접속이 행해진다.
도 5에 도시하는 바와 같이, Cu 스터드 범프(41)와 솔더 범프(44) 사이의 접촉면의 도금층(42)은, 플립 칩 접속시에, 솔더 범프(44) 내로 확산된다. 또한, Cu 스터드 범프(41)와 솔더 범프(44) 사이의 접촉면에는, Cu와 솔더의 합금층(43)이 형성된다. 이때, 솔더 범프(44)는 모두 합금화하지 않고, UBM(48) 위에 합금화하지 않은 솔더 범프(44)가 잔존하고 있는 것이 바람직하다.
상술한 구성에 따르면, 플립 칩 접속의 스터드 범프 재료로서 Cu를 이용함으로써, 저융점 솔더 범프(44)와의 계면에 기계적 강도가 약한 합금의 발생을 방지할 수 있다. 또한, 솔더 범프(44)로서, 저융점 솔더를 이용함으로써, 플립 칩 접속을 저온에서 행할 수 있다.
예를 들어, 솔더 범프(44)가 In으로 구성될 경우에는, Cu 스터드 범프(41)와 솔더 범프(44) 사이의 계면에 In3Cu7의 금속간 화합물 등이 형성된다. In3Cu7의 금속간 화합물은 충분한 기계적 강도를 갖는다. 그러므로, 저온 플립 칩 접속에 있어서도, 접속 신뢰성의 저하를 일으키는 강도가 낮은 합금이 발생하지 않는다. 또한, Cu 스터드 범프와, 이원계 저융점 솔더 재료 등과의 조합에 있어서도, 계면에 기계적 강도가 약한 합금층이 발생하지 않는다. 그러므로, 열에 민감한 구성을 구비하는 반도체 부재(31)에 있어서도, 플립 칩 접속을 적용할 수 있다.
따라서, 플립 칩 접속에 있어서, 저온 접속을 행할 수 있으며, 또한 반도체 장치의 접속 신뢰성을 향상시킬 수 있다.
3. 제1 실시형태의 반도체 장치의 제조 방법
제1 실시형태의 반도체 장치의 제조 방법에 대해 설명한다. 이하의 설명에서는, 반도체 장치에 형성하는 스터드 범프 주변의 구성만을 설명함에 유의한다. 그 밖의 구성은 종래 기술의 공지된 방법에 의해 제조할 수 있다.
[제조 방법: 후 UF 수지 프로세스 플로우]
도 6에, 도 3에 도시하는 반도체 장치(30)의 프로세스 플로우를 도시한다.
도 6에 도시하는 바와 같이, 공지의 방법을 이용하여, 반도체 기체(base) 위에 반도체 부재(31)를 구성하는, 포토다이오드, 각종 트랜지스터 등의 소자, 및 배선 등을 형성한다. 이때, 플립 칩 접속을 행하기 위한 외부 접속용의 전극(45)을 형성한다.
반도체 부재(31)의 외부 기기와의 접속용의 전극(45) 위에, Cu 스터드 범프(41)를 형성한다.
형성된 Cu 스터드 범프(41) 위에 무전해 도금법을 이용하여, 도금층(42)을 형성한다.
반도체 기체 위의 각종 소자의 형성면과 반대측의 면(이면)을 절삭(백그라인딩:BG)하고, 이면 조사형의 고체 촬상 소자를 구성하는 반도체 부재(31)를 형성한다.
반도체 기체를 다이싱(DC)해서 반도체 부재(31)를 개별 칩으로 분할한다.
또한, 공지의 방법을 이용해서 글래스 기판(32) 위에 배선층(34), 전극(47) 등을 형성한다. 그리고, 전극(47) 위에 UBM(48)을 형성한다.
UBM(48) 위에 저융점 솔더를 이용해서 솔더 범프(44)를 형성한다.
다음으로, Cu 스터드 범프(41)를 솔더 범프(44)에 압접(본딩)함으로써, 글래스 기판(32)에, 개별 칩으로 분할된 반도체 부재(31)를 플립 칩 접속한다. 접속 후, Cu 스터드 범프(41)와 솔더 범프(44) 사이의 접속부의 주위에 언더필(UF) 수지(33)를 주입한다. 그리고, 주입한 UF 수지(33)를 가열하여, UF 수지를 경화(cure)시킨다.
이상의 공정에 의해, 반도체 장치(30)를 제조할 수 있다.
[제조 방법 : Cu 스터드 범프]
상술한 반도체 장치(30)의 프로세스 플로우에 있어서의 Cu 스터드 범프의 형성 공정을, 도 7에 도시하는 제조 공정 도면을 참조하여 설명한다.
도 7의 (a)에 도시하는 바와 같이, 모세관(52)을 이용해서 반도체 부재(31)의 전극(45) 위에 Cu 와이어(51)의 본딩을 행한다. 그리고, Cu 와이어(51)를 절단함으로써, 도 7의 (b)에 도시하는 바와 같이, Cu 스터드 범프(41)를 형성한다. Cu 스터드 범프(41)의 형성 공정에서는, 예를 들어, 직경이 15 내지 35㎛Φ의 Cu 와이어(51)를 이용하여, 직경이 30 내지 70㎛Φ의 Cu 스터드 범프(41)를 형성한다.
다음으로, 도 7의 (c)에 도시하는 바와 같이, 형성된 Cu 스터드 범프(41)의 표면에 도금층(42)을 형성한다. 도금층(42)은, 무전해 도금법을 이용해서 형성한다. 예를 들어, Cu 스터드 범프(41) 표면에 무전해 도금법에 의해, 플래시 Ni 도금을 행한다. 그리고, 플래시 Ni 도금층 위에, 플래시 Au 도금을 행한다. 따라서, Ni 도금층과 Au 도금층으로 이루어지는 도금층(42)을 형성한다.
도금층(42)에 있어서는, 예를 들어, Ni 도금층과 Au 도금층을 각각 0.01 내지 0.1㎛의 두께를 갖도록 형성한다.
또한, 예를 들어, 무전해 도금법을 이용해서 Cu 스터드 범프(41)의 표면에, 도금층(42)으로서 Co 도금을 행한다. 이 경우, Co 도금층을 구성하는 도금층(42)을 0.01 내지 0.1㎛의 두께를 갖도록 형성한다.
이상의 공정에 의해, 반도체 부재(31) 위에 Cu 스터드 범프(41)를 형성한다.
[제조 방법 : 솔더 범프]
다음으로, 반도체 장치(30)의 프로세스 플로우에 있어서의 솔더 범프의 형성 공정을, 도 8에 도시하는 제조 공정 도면을 참조하여 설명한다.
도 8의 (a)에 도시하는 바와 같이, 전극(47) 및 보호층(49)의 표면에 배리어 메탈층(53)을 형성한다.
배리어 메탈층(53)을 형성하기 전에, 전극(47)의 표면의 산화막을 역 스퍼터링에 의해 제거한다. 후속하여, 스퍼터링법을 이용해서 전극(47) 위에 Ti층을 형성한다. 그리고, Ti층을 피복하도록, 스퍼터링법을 이용해서 Cu층을 형성한다. 따라서, Ti층과 Cu층으로 이루어지는 배리어 메탈층(53)을 형성한다.
다음으로, 도 8의 (b)에 도시하는 바와 같이, 배리어 메탈층(53) 위에, 레지스트층(54)을 형성한다. 그리고, 포토 마스크(55)에 의해서 레지스트층(54)에 노광 처리를 행한다. 포토 마스크(55)에는, 전극(47)을 형성하는 부분에 노광 광을 조사하는 패턴을 이용한다.
다음으로, 도 8의 (c)에 도시하는 바와 같이, 레지스트층(54)의 노광부를 제거하여 형성된 개구부 내에, 전해 도금법을 이용해서 언더 범프 메탈(UBM)(48)과 솔더 범프(44)를 형성한다. UBM(48)은 Ni, Ti, TiW, W 및 Cu 등을 이용한 전해 도금법에 의해 형성한다. 또한, 솔더 범프(44)는, In의 일원계 솔더 재료, Sn-Bi, Sn-In, Bi-In 등의 이원계 저융점 솔더 재료 등을 이용한 전해 도금법에 의해 형성한다.
다음으로, 도 8의 (d)에 도시하는 바와 같이, 레지스트층(54)을 제거한 후, 표면에 노출되는 배리어 메탈층(53)을 제거한다. 또한, 리플로우(reflow)에 의해 솔더 범프(44)를 용융시켜 구 형상(spherical form)으로 형성한다.
이상의 공정에 의해, 글래스 기판(32) 위에 솔더 범프(44)를 형성한다.
[제조 방법 : 플립 칩 접속]
다음으로, 상술한 반도체 장치(30)의 프로세스 플로우에 있어서의 플립 칩 접속 공정 및 UF 수지 밀봉 공정을, 도 9에 도시하는 제조 공정 도면을 참조하여 설명한다.
우선, 도 9의 (a)에 도시하는 바와 같이, Cu 스터드 범프(41)의 형성면과 솔더 범프(44)의 형성면을 대향시켜서, 반도체 부재(31)와 글래스 기판(32)을 정렬한다.
다음으로, 도 9의 (b)에 도시하는 바와 같이, Cu 스터드 범프(41)와 솔더 범프(44)를 정렬시킨 상태에서, 반도체 부재(31)와 글래스 기판(32)을 압접해서 플립 칩 접속을 행한다. 이때, 플립 칩 접속에 따라서, 압접과 가열을 동시에 행한다. 열처리에 의해, Cu 스터드 범프(41) 표면의 도금층(42)이 솔더 범프(44) 내로 확산한다. 또한, 열처리에 의해, Cu 스터드 범프(41)와 솔더 범프(44) 사이의 접속면에, 합금층(43)이 발생되어 성장한다.
상술한 플립 칩 접속에 있어서, 압접 중에 각 범프 단위에 인가되는 압력(bonding force)은, 예를 들어, 0.01 gf/bump 내지 10 gf/bump이다. 또한, 플립 칩 접속 중의 가열 온도는 200℃ 이하로 설정한다. 또한, 가열 온도는, 사용하는 솔더 범프(44)의 융점 이상의 온도로 설정한다. 예를 들어, 솔더 범프(44)에 대해, 솔리드 In의 솔더를 이용한 경우에는, In의 융점인 156℃ 이상으로 솔더를 가열한다.
다음으로, 도 9의 (c)에 도시하는 바와 같이, Cu 스터드 범프(41)와 솔더 범프(44) 사이의 접속 부분에 언더필(UF) 수지(33)를 도포한다. 그리고, UF 수지(33)를 가열해서 경화시킨다. UF 수지(33)에서는, 반도체 부재(31)와 글래스 기판(32)을 접착함으로써, 반도체 장치의 접착면의 기계적인 접속 신뢰성을 향상시킨다.
이상의 공정에 의해, 글래스 기판(32)에 반도체 부재(31)를 플립 칩 접속할 수 있다.
상술한 플립 칩 접속에서는, 솔더 범프(44)에 대해 저융점 솔더를 이용함으로써, 200℃ 이하에서 접속을 행할 수 있다. 또한, Cu 스터드 범프(41)를 이용함으로써 저온 플립 칩 접속에서도 강도가 낮은 합금이 발생하지 않는다.
상술한 제조 공정에서, 합금층의 성장을 일으키는 열처리는, 플립 칩 접속과 동시에 행하지 않아도 됨에 유의한다. 예를 들어, 반도체 부재(31)와 글래스 기판(32)을 압접해서 플립 칩 접속을 행하는 공정 후에, 다른 공정에서 어닐링 처리를 행하여도 된다. 이때, 상기 어닐링 처리는 200℃ 이하에서 행한다.
[변형예 : 선 UF 수지 프로세스 플로우]
다음으로, 상술한 반도체 장치(30)의 제조 방법의 변형예를 설명한다. 이 변형예에서는, UF 수지에 의해 플립 칩 접속부의 밀봉을 행하는 단계가, 상술한 제조 방법과 상이하다.
도 10에, UF 수지 밀봉 단계에 있어서 변경된 프로세스 플로우를 도시한다.
도 10에 도시하는 바와 같이, 공지의 방법을 이용하여, 반도체 기체 위에 반도체 부재(31)를 구성하는 포토다이오드와 각종 트랜지스터 등의 소자, 및 배선 등을 형성한다. 이때, 플립 칩 접속을 행하기 위한 외부 접속용의 전극(45)을 형성한다.
반도체 부재의 외부 기기와의 접속용의 전극(45) 위에, Cu 스터드 범프(41)를 형성한다.
형성된 Cu 스터드 범프(41) 위에 무전해 도금법을 이용하여, 도금층(42)을 형성한다.
형성된 Cu 스터드 범프(41) 위에 언더필(UF) 수지(33)를 라미네이트(laminate)한다.
반도체 기체의 각종 소자의 형성면과 반대측의 면(이면)을 절삭(백그라인딩:BG)하고, 이면 조사형의 고체 촬상 소자를 구성하는 반도체 부재(31)를 형성한다.
반도체 기체를 다이싱(DC)해서 반도체 부재(31)를 개별 칩으로 분할한다.
또한, 공지의 방법을 이용해서 글래스 기판(32) 위에 배선층(34), 전극(47) 등을 형성한다. 그리고, 전극(47) 위에 UBM(48)을 형성한다.
UBM(48) 위에 저융점 솔더를 이용해서 솔더 범프(44)를 형성한다.
다음으로, Cu 스터드 범프(41)를 솔더 범프(44)에 압접(본딩)함으로써, 글래스 기판(32)에, 개별 칩으로 분할된 반도체 부재(31)를 플립 칩 접속한다. 접속 후, UF 수지(33)를 가열해서 경화(cure)시킨다.
이상의 공정에 의해, 반도체 장치(30)를 제조할 수 있다.
다음으로, 상술한 반도체 장치(30)의 프로세스 플로우에 있어서의 UF 수지 형성 공정 및 UF 수지 밀봉 공정을, 도 11에 도시하는 제조 공정 도면을 참조하여 설명한다. 이하의 설명에서는, 상술한 반도체 장치의 제조 방법과 다른 공정만을 설명한다.
우선, 상술한 공정에 의해 Cu 스터드 범프(41) 위에 도금층(42)을 형성(도 7의 (c))한 후, 도 11의 (a)에 도시하는 바와 같이, Cu 스터드 범프(41)를 덮는 언더필(UF) 수지(33)를 형성한다. 언더필(UF) 수지(33)는, 예를 들어, 언더필 수지를 포함하는 도포액을 이용한 스핀 코트법, 또는 언더필 수지의 드라이 필름의 라미네이트에 의해 형성한다.
다음으로, 도 11의 (b)에 도시하는 바와 같이, Cu 스터드 범프(41)의 형성면과 솔더 범프(44)의 형성면을 대향시켜서, 반도체 부재(31)와 글래스 기판(32)을 정렬시킨다. 그리고, 도 11의 (c)에 도시하는 바와 같이, 반도체 부재(31)와 글래스 기판(32)을 압접해서 플립 칩 접속을 행한다. 또한, 열처리에 의해, Cu 스터드 범프(41)와 솔더 범프(44) 사이의 접속면에 합금층(43)을 성장시키고, UF 수지(33)를 경화시킨다.
이상의 공정에 의해, 플립 칩 접속 전에 Cu 스터드 범프(41)를 덮는 UF 수지(33)를 형성하고, UF 수지(33)를 플립 칩 접속 후에 경화시키는 방법에 의해, 반도체 장치(30)를 제조할 수 있다.
[반도체 장치의 변형예]
제1 실시형태의 반도체 장치에 있어서, 글래스 기판 대신에 배선 기판을 이용할 수도 있다. 도 12에, 배선 기판을 이용한 반도체 장치의 구성을 도시한다.
도 12에 도시하는 반도체 장치는, 이미지 센서를 구성하는 반도체 부재(31)와, 배선 기판(37)으로 구성되어 있다. 반도체 부재(31)는, 반도체 부재(31) 위에 형성된 전극(45)과, 전극(45) 위에 형성된 Cu 스터드 범프(41)를 포함한다.
또한, 배선 기판(37)은, 배선 기판(37) 위에 형성된 플립 칩 접속용의 전극(47)과, 전극(47) 위에 형성된 언더 범프 메탈(UBM)(48)과, UBM(48) 위에 형성된 저융점 솔더 범프(44)를 포함한다. 또한, 배선 기판(37)은, 글래스 기판(32) 위에 형성된 배선층(34)과, 배선층(34)을 피복하는 보호층(49)과, 배선층(34)과 접속된 외부 접속용의 전극(35)과, 외부 접속용의 전극(35) 위에 형성된 솔더 볼(36)을 포함한다.
배선 기판(37)은, 예를 들어, 반도체 부재(31)의 수광면 위에, 글래스 등의 투광성 광학 부재(38)를 포함한다. 그리고, 광학 부재(38)의 주위를 따라 배선 기판(37) 위에 전극(47), UBM(48) 및 솔더 범프(44)가 형성되어 있다.
도 12에 도시하는 반도체 부재(31), 및 반도체 부재(31)의 Cu 스터드 범프(41) 등의 구성은, 제1 실시형태와 마찬가지이다. 또한, 배선 기판(37) 위에 형성된 솔더 범프(44), 전극(47) 및 배선층(34) 등의 구성은, 제1 실시형태와 마찬가지이다.
상술한 변형예와 같이, Cu 스터드 범프(41)를 포함하는 반도체 부재(31)를 플립 칩 접속하는 부재는, 플립 칩 접속에 대응한 전극과, 이 전극 위에 형성된 솔더 범프를 포함하는 전자 부품을 채용하는 한 특별히 한정되지 않는다. 반도체 부재가 플립 칩 접속되는 전자 부품으로서는, 예를 들어, 상술한 글래스 기판 및 배선 기판 이외에, 반도체 소자 등이어도 된다.
4. 반도체 장치의 제2 실시형태
다음으로, 반도체 장치의 제2 실시형태에 대해 설명한다. 도 13에 제2 실시형태의 반도체 장치를 도시한다.
도 13에 도시하는 반도체 장치(60)는, 제1 반도체 부재(61)와 제2 반도체 부재(62)를 포함한다. 그리고, 제2 반도체 부재(62) 위에, 제1 반도체 부재(61)가 플립 칩 접속에 의해 탑재되어 있다.
제1 반도체 부재(61)는, 제1 반도체 부재(61) 위에 형성된 전극(45)과, 전극(45) 위에 형성된 Cu 스터드 범프(41)를 포함한다. 제1 반도체 부재(61)는, 상술한 도 3에 도시하는 제1 실시형태의 반도체 부재(31)와 마찬가지의 구성이기 때문에 상세한 설명을 생략함에 유의한다.
제2 반도체 부재(62)는, 플립 칩 접속용의 전극(47)과, 전극(47) 위에 형성된 언더 범프 메탈(UBM)(48)과, UBM(48) 위에 형성된 저융점 솔더 범프(44)를 포함한다. 또한, 제2 반도체 부재(62)의 단부는, 외부 접속용의 와이어 본딩용 패드 전극(63)을 포함한다. 제2 반도체 부재(62)의 와이어 본딩용 패드 전극(63)에 의해, 반도체 장치(60)가 외부 전자 기기와 와이어 본딩에 의해 전기적으로 접속된다. 또한, 플립 칩 접속용의 전극(47)과 와이어 본딩용 패드 전극(63) 위를 제외한 제2 반도체 부재(62)의 표면에 보호층(49)이 제공된다.
Cu 스터드 범프(41)의 표면은 도금층(42)에 의해 피복되어 있다. 도금층(42)으로서는, 예를 들어, 무전해법에 의한 플래시 Ni 도금층과 플래시 Au 도금층으로 이루어지는 도금층, 또는 무전해 Co 도금층을 이용한다.
솔더 범프(44)는 저융점 솔더로 이루어진다. 저융점 솔더로서는, In의 일원계 솔더 재료, Sn-Bi, Sn-In, Bi-In 등의 이원계 저융점 솔더 재료, 및 상기 이원계 솔더 재료에 그 밖의 금속이 첨가하여 이루어진 솔더 재료 등을 이용한다.
Cu 스터드 범프(41)와 솔더 범프(44) 사이의 접촉면에는, Cu와 솔더의 합금층(43)이 형성되어 있다.
또한, 도 13에 도시하는 반도체 장치(60)에서는, 제1 반도체 부재(61)와 제2 반도체 부재(62) 사이에, 반도체 부재끼리의 전체 접속면을 밀봉하는 언더 필(UF) 수지(33)가 제공되어 있다. 언더필(UF) 수지(33)에 의해, 제1 반도체 부재(61)와 제2 반도체 부재(62)가 기계적으로 접속되어 있다. 그리고, Cu 스터드 범프(41)와 솔더 범프(44) 사이의 접속부가 UF 수지(33) 내에 형성되어 있다. 따라서, 반도체 장치(60)에서는, 제1 반도체 부재(61)와 제2 반도체 부재(62) 사이를 채우는 언더필 수지(33)에 의해 필렛(fillet)이 형성된다.
5. 제2 실시형태의 반도체 장치의 제조 방법
[제조 방법 1 : 후 UF 수지 프로세스 플로우]
도 14에, 도 13에 도시하는 반도체 장치(60)의 프로세스 플로우를 도시한다.
도 14에 도시하는 바와 같이, 공지의 방법을 이용하여, 반도체 기체 위에 제1 반도체 부재(61)를 구성하는 각종 트랜지스터 등의 소자, 및 배선 등을 형성한다. 이때, 플립 칩 접속을 행하기 위한 외부 접속용의 전극(45)을 형성한다.
제1 반도체 부재(61)의 외부 기기와의 접속용의 전극 위에, Cu 스터드 범프(41)를 형성한다.
형성된 Cu 스터드 범프(41) 위에 무전해 도금법을 이용하여, 도금층(42)을 형성한다.
반도체 기체의 각종 소자의 형성면과 반대측의 면(이면)을 절삭(백그라인딩:BG)한다. 그리고, 반도체 기체를 다이싱(DC)해서 제1 반도체 부재(61)를 개별 칩으로 분할한다.
또한, 공지의 방법을 이용하여 반도체 기체 위에 제2 반도체 부재(62)를 구성하는 각종 트랜지스터 등의 소자, 및 배선 등을 형성한다. 이때, 제1 반도체 부재(61)를 탑재하기 위한 전극(47)이 형성되고, 또한 전극(47) 위에 UBM(48)이 형성된다.
UBM(48) 위에 저융점 솔더를 이용해서 솔더 범프(44)를 형성한다.
그리고, 반도체 기체 위의 각종 소자의 형성면과 반대측의 면(이면)을 절삭(백그라인딩:BG)한다. 그리고, 반도체 기체를 다이싱(DC)해서 제2 반도체 부재(62)를 개별 칩으로 분할한다.
다음으로, Cu 스터드 범프(41)를 솔더 범프(44)에 압접(본딩)함으로써, 제2 반도체 부재(62) 위에 제1 반도체 부재(61)를 플립 칩 접속한다.
플립 칩 접속 후, Cu 스터드 범프(41)와 솔더 범프(44) 사이의 접속부를 피복하고, 제1 반도체 부재(61)와 제2 반도체 부재(62) 사이에 언더필(UF) 수지(33)를 주입한다. 그리고, 주입된 UF 수지(33)를 가열해서 경화(cure)시킨다.
이상의 공정에 의해, 제2 실시형태의 반도체 장치(60)를 제조할 수 있다.
Cu 스터드 범프(41)의 형성, 솔더 범프(44)의 형성, 및 플립 칩 접속은, 상술한 도 7 내지 도 9에 도시하는 제1 실시형태와 마찬가지의 방법에 의해 행할 수 있음에 유의한다.
[제조 방법 2 : 선 UF 수지 프로세스 플로우]
다음으로, 제2 실시형태의 반도체 장치(60)의 제조 방법의 변형예를 설명한다. 이 변형예에서는, UF 수지에 의해 두 반도체 부재끼리의 밀봉을 행하는 공정이, 상술한 제조 방법과 상이하다.
도 15에, UF 수지 밀봉 공정이 변경된 프로세스 플로우를 도시한다.
도 15에 도시하는 바와 같이, 공지의 방법을 이용하여, 반도체 기체 위에 제1 반도체 부재(61)를 구성하는 각종 트랜지스터 등의 소자, 및 배선 등을 형성한다. 이때, 플립 칩 접속을 행하기 위한 외부 접속용의 전극(45)을 형성한다.
제1 반도체 부재(61)의 외부 기기와의 접속용의 전극 위에, Cu 스터드 범프(41)를 형성한다.
형성된 Cu 스터드 범프(41) 위에 무전해 도금법을 이용하여, 도금층(42)을 형성한다.
형성된 Cu 스터드 범프(41)가 피복되고, 제1 반도체 부재(61)의 전체면에 언더필(UF) 수지(33)가 라미네이트된다.
반도체 기체의 각종 소자의 형성면과 반대측의 면(이면)을 절삭(백그라인딩:BG)한다. 그리고, 반도체 기체를 다이싱(DC)해서 제1 반도체 부재(61)를 개별 칩으로 분할한다.
또한, 공지의 방법을 이용해서 반도체 기체 위에 제2 반도체 부재(62)를 구성하는 각종 트랜지스터 등의 소자, 및 배선 등을 형성한다. 이때, 제1 반도체 부재(61)를 탑재하기 위한 전극(47)이 형성되고, 전극(47) 위에 UBM(48)이 형성된다.
UBM(48) 위에 저융점 솔더를 이용해서 솔더 범프(44)를 형성한다.
그리고, 반도체 기체의 각종 소자의 형성면과 반대측의 면(이면)을 절삭(백그라인딩:BG)한다. 그리고, 반도체 기체를 다이싱(DC)해서 제2 반도체 부재(62)를 개별 칩으로 분할한다.
다음으로, Cu 스터드 범프(41)를 솔더 범프(44)에 압접(본딩)함으로써, 제2 반도체 부재(62) 위에 제1 반도체 부재(61)를 플립 칩 접속한다. 접속 후, 주입된 UF 수지를 가열해서 경화시킨다.
이상의 공정에 의해, 제2 실시형태의 반도체 장치(60)를 제조할 수 있다.
6. 전자 기기
[카메라]
상술한 실시형태의 반도체 장치는, 예를 들어, 반도체 메모리, 디지털 카메라나 비디오 카메라 등의 카메라 시스템, 촬상 기능을 갖는 휴대 전화, 또는 촬상 기능을 갖춘 기타 기기 등의 전자 기기에 적용할 수 있다. 이하, 전자 기기의 구성예로서, 카메라를 예로 들어 설명한다.
도 16에, 정지 화상 또는 동화상을 촬영할 수 있는 비디오 카메라의 구성예를 도시한다.
이 예의 카메라(70)는, 고체 촬상 장치(71)와, 고체 촬상 장치(71)의 수광 센서부로 입사광을 유도하는 광학계(72)와, 고체 촬상 장치(71)와 광학계(72) 사이에 제공된 셔터 장치(73)와, 고체 촬상 장치(71)를 구동하는 구동 회로(74)를 포함한다. 또한, 카메라(70)는, 고체 촬상 장치(71)의 출력 신호를 처리하는 신호 처리 회로(75)를 포함한다.
고체 촬상 장치(71)는, 상술한 Cu 스터드 범프를 포함하는 고체 촬상 소자가 플립 칩 접속된 반도체 장치를 이용해서 제작된다.
광학계(광학 렌즈)(72)는, 피사체로부터의 이미지광(입사광)을 고체 촬상 장치(71)의 촬상면(도시 생략) 위에 결상시킨다. 그 결과, 고체 촬상 장치(71) 내에 일정 기간 신호 전하가 축적된다. 광학계(72)는, 복수의 광학 렌즈를 포함하는 광학 렌즈군으로 구성할 수도 있다는 것을 유의한다. 또한, 셔터 장치(73)는, 입사광의 고체 촬상 장치(71)에 대한 광 조사 기간 및 차광 기간을 제어한다.
구동 회로(74)는, 고체 촬상 장치(71) 및 셔터 장치(73)에 구동 신호를 공급한다. 그리고, 구동 회로(74)는, 공급된 구동 신호에 의해, 고체 촬상 장치(71)의 신호 처리 회로(75)로의 신호 출력 동작, 및 셔터 장치(73)의 셔터 동작을 제어한다. 즉, 이 예에서는, 구동 회로(74)로부터 공급되는 구동 신호(타이밍 신호)에 기초하여, 고체 촬상 장치(71)로부터 신호 처리 회로(75)로의 신호 전송 동작을 행한다.
신호 처리 회로(75)는, 고체 촬상 장치(71)로부터 전송된 신호에 대하여, 각종 신호 처리를 실시한다. 그리고, 각종 신호 처리가 실시된 신호(영상 신호)는, 메모리 등의 기억 매체(도시되지 않음)에 기억되거나, 모니터(도시 생략)로 출력된다.
본 발명은 이하와 같이 구성될 수 있음에 유의한다.
(1) 반도체 장치는, 반도체 부재와, 상기 반도체 부재 위에 형성된 Cu 스터드 범프와, 상기 Cu 스터드 범프와 전기적으로 접속하도록 구성된 솔더 범프를 포함한다.
(2) 항목 (1)에 따른 반도체 장치는, 상기 Cu 스터드 범프의 표면에 형성된 도금층을 더 포함한다.
(3) 항목 (1) 또는 (2)에 따른 반도체 장치에 있어서, 상기 솔더 범프는 In, SnBi, SnIn 및 BiIn으로부터 선택되는 적어도 하나를 포함한다.
(4) 항목 (2) 또는 (3)에 따른 반도체 장치에 있어서, 상기 도금층은 Ni와 Au의 도금층, 및 Co 도금층 중 하나를 포함한다.
(5) 반도체 장치의 제조 방법은, 반도체 부재 위에 Cu 스터드 범프를 형성하는 단계와, 상기 Cu 스터드 범프를 솔더 범프에 플립 칩 접속하는 단계를 포함한다.
(6) 항목 (5)에 따른 반도체 장치의 제조 방법은, 무전해 도금법에 의해 상기 Cu 스터드 범프의 표면에 도금층을 형성하는 단계를 더 포함한다.
(7) 항목 (5) 또는 (6)에 따른 반도체 장치의 제조 방법에 있어서, 플립 칩 접속 중 및 플립 칩 접속 후 중 하나에서, 200℃ 이하에서 가열을 행한다.
(8) 전자 기기는, 항목 (1) 내지 (4) 중 어느 하나에 따른 반도체 장치와, 상기 반도체 장치의 출력 신호를 처리하도록 구성된 신호 처리 회로를 포함한다.
본 개시물은 2011년 8월 17일자로 일본 특허청에 출원된 일본 특허출원 JP 2011-178390호에 개시된 바와 관련된 요지를 포함하며, 그 전체 내용은 본원에 참조로서 원용되어 있다.
본 기술 분야의 당업자라면, 첨부된 특허청구범위 또는 그 균등물의 사상의 범주 내에 있는 한, 설계 요구조건 및 다른 팩터에 따라 각종 변경, 조합, 서브 조합 및 수정이 가능하다는 것을 이해할 수 있을 것이다.

Claims (8)

  1. 반도체 장치로서,
    반도체 부재와,
    상기 반도체 부재 위에 형성된 Cu 스터드 범프와,
    상기 Cu 스터드 범프와 전기적으로 접속하도록 구성된 솔더 범프를 포함하는, 반도체 장치.
  2. 제1항에 있어서,
    상기 Cu 스터드 범프의 표면에 형성된 도금층을 더 포함하는, 반도체 장치.
  3. 제1항에 있어서,
    상기 솔더 범프는 In, SnBi, SnIn 및 BiIn으로부터 선택되는 적어도 하나를 포함하는, 반도체 장치.
  4. 제2항에 있어서,
    상기 도금층은 Ni와 Au의 도금층, 및 Co 도금층 중 하나를 포함하는, 반도체 장치.
  5. 반도체 장치의 제조 방법으로서,
    반도체 부재 위에 Cu 스터드 범프를 형성하는 단계와,
    상기 Cu 스터드 범프를 솔더 범프에 플립 칩(flip-chip) 접속하는 단계를 포함하는, 반도체 장치의 제조 방법.
  6. 제5항에 있어서,
    무전해 도금법에 의해 상기 Cu 스터드 범프의 표면에 도금층을 형성하는 단계를 더 포함하는, 반도체 장치의 제조 방법.
  7. 제5항에 있어서,
    플립 칩 접속 중 및 플립 칩 접속 후 중 하나에서, 200℃ 이하에서 가열을 행하는, 반도체 장치의 제조 방법.
  8. 전자 기기로서,
    반도체 부재와, 상기 반도체 부재 위에 형성된 Cu 스터드 범프와, 상기 Cu 스터드 범프와 전기적으로 접속하도록 구성된 솔더 범프를 포함하는 반도체 장치와,
    상기 반도체 장치의 출력 신호를 처리하도록 구성된 신호 처리 회로를 포함하는, 전자 기기.
KR1020120086059A 2011-08-17 2012-08-07 반도체 장치, 반도체 장치의 제조 방법 및 전자 기기 KR101996676B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2011-178390 2011-08-17
JP2011178390A JP6035714B2 (ja) 2011-08-17 2011-08-17 半導体装置、半導体装置の製造方法、及び、電子機器

Publications (2)

Publication Number Publication Date
KR20130020565A true KR20130020565A (ko) 2013-02-27
KR101996676B1 KR101996676B1 (ko) 2019-07-04

Family

ID=47712067

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120086059A KR101996676B1 (ko) 2011-08-17 2012-08-07 반도체 장치, 반도체 장치의 제조 방법 및 전자 기기

Country Status (5)

Country Link
US (2) US9105625B2 (ko)
JP (1) JP6035714B2 (ko)
KR (1) KR101996676B1 (ko)
CN (1) CN102956603A (ko)
TW (1) TWI523175B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6082282B2 (ja) * 2013-03-12 2017-02-15 スタンレー電気株式会社 半導体発光装置
TWI600129B (zh) 2013-05-06 2017-09-21 奇景光電股份有限公司 玻璃覆晶接合結構
JP6311407B2 (ja) * 2014-03-31 2018-04-18 日本電気株式会社 モジュール部品及びその製造方法
TWI488244B (zh) * 2014-07-25 2015-06-11 Chipbond Technology Corp 具有凸塊結構的基板及其製造方法
WO2016019335A1 (en) * 2014-08-01 2016-02-04 Kyocera America, Inc. Chip attachment system
JP6314070B2 (ja) * 2014-10-07 2018-04-18 新光電気工業株式会社 指紋認識用半導体装置、指紋認識用半導体装置の製造方法及び半導体装置
US10062657B2 (en) 2014-10-10 2018-08-28 Ishihara Chemical Co., Ltd. Method for manufacturing alloy bump
US11018099B2 (en) * 2014-11-26 2021-05-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure having a conductive bump with a plurality of bump segments
CN107210293B (zh) * 2014-12-19 2019-12-17 Glo公司 背板上的发光二极管阵列及其制造方法
US11114387B2 (en) 2017-02-15 2021-09-07 Industrial Technology Research Institute Electronic packaging structure
TWI632653B (zh) * 2017-02-15 2018-08-11 財團法人工業技術研究院 電子封裝結構

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63141356A (ja) * 1986-12-03 1988-06-13 Sharp Corp 半導体装置の製造方法
JP2001060602A (ja) 1999-08-23 2001-03-06 Fuji Electric Co Ltd フリップチップ実装構造及びその製造方法
JP2004111935A (ja) * 2002-08-30 2004-04-08 Fuji Electric Holdings Co Ltd 電子部品の実装方法
KR20040111395A (ko) * 2002-03-12 2004-12-31 페어차일드 세미컨덕터 코포레이션 웨이퍼 레벨의 코팅된 구리 스터드 범프
JP2005179099A (ja) 2003-12-17 2005-07-07 Komatsu Electronic Metals Co Ltd 単結晶半導体製造用ヒータ装置
JP2009218442A (ja) 2008-03-11 2009-09-24 Tanaka Electronics Ind Co Ltd 半導体装置
JP2009239278A (ja) 2008-03-27 2009-10-15 Ibiden Co Ltd 電子部品搭載用基板、及び、その製造方法
JP2010225927A (ja) * 2009-03-24 2010-10-07 Sony Corp 固体撮像装置、固体撮像装置の駆動方法、及び電子機器
JP2011023568A (ja) 2009-07-16 2011-02-03 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US20110186989A1 (en) * 2010-02-04 2011-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device and Bump Formation Process

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6713318B2 (en) * 2001-03-28 2004-03-30 Intel Corporation Flip chip interconnection using no-clean flux
JP3829325B2 (ja) * 2002-02-07 2006-10-04 日本電気株式会社 半導体素子およびその製造方法並びに半導体装置の製造方法
US7271497B2 (en) * 2003-03-10 2007-09-18 Fairchild Semiconductor Corporation Dual metal stud bumping for flip chip applications
US7276801B2 (en) * 2003-09-22 2007-10-02 Intel Corporation Designs and methods for conductive bumps
US7402908B2 (en) * 2005-05-05 2008-07-22 Micron Technology, Inc. Intermediate semiconductor device structures
KR100719905B1 (ko) * 2005-12-29 2007-05-18 삼성전자주식회사 Ｓｎ-Ｂｉ계 솔더 합금 및 이를 이용한 반도체 소자
JP2009054790A (ja) * 2007-08-27 2009-03-12 Oki Electric Ind Co Ltd 半導体装置
JP4697258B2 (ja) * 2008-05-09 2011-06-08 ソニー株式会社 固体撮像装置と電子機器
ATE543215T1 (de) * 2009-03-24 2012-02-15 Sony Corp Festkörper-abbildungsvorrichtung, ansteuerverfahren für festkörper- abbildungsvorrichtung und elektronische vorrichtung
JP2010263014A (ja) * 2009-04-30 2010-11-18 Panasonic Corp 半導体装置
US8659155B2 (en) * 2009-11-05 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming copper pillar bumps

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63141356A (ja) * 1986-12-03 1988-06-13 Sharp Corp 半導体装置の製造方法
JP2001060602A (ja) 1999-08-23 2001-03-06 Fuji Electric Co Ltd フリップチップ実装構造及びその製造方法
KR20040111395A (ko) * 2002-03-12 2004-12-31 페어차일드 세미컨덕터 코포레이션 웨이퍼 레벨의 코팅된 구리 스터드 범프
JP2004111935A (ja) * 2002-08-30 2004-04-08 Fuji Electric Holdings Co Ltd 電子部品の実装方法
JP2005179099A (ja) 2003-12-17 2005-07-07 Komatsu Electronic Metals Co Ltd 単結晶半導体製造用ヒータ装置
JP2009218442A (ja) 2008-03-11 2009-09-24 Tanaka Electronics Ind Co Ltd 半導体装置
JP2009239278A (ja) 2008-03-27 2009-10-15 Ibiden Co Ltd 電子部品搭載用基板、及び、その製造方法
JP2010225927A (ja) * 2009-03-24 2010-10-07 Sony Corp 固体撮像装置、固体撮像装置の駆動方法、及び電子機器
JP2011023568A (ja) 2009-07-16 2011-02-03 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US20110186989A1 (en) * 2010-02-04 2011-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device and Bump Formation Process

Also Published As

Publication number Publication date
TW201320270A (zh) 2013-05-16
US9105625B2 (en) 2015-08-11
JP2013042005A (ja) 2013-02-28
JP6035714B2 (ja) 2016-11-30
TWI523175B (zh) 2016-02-21
US20130043585A1 (en) 2013-02-21
KR101996676B1 (ko) 2019-07-04
US20150303167A1 (en) 2015-10-22
CN102956603A (zh) 2013-03-06

Similar Documents

Publication Publication Date Title
KR20130020565A (ko) 반도체 장치, 반도체 장치의 제조 방법 및 전자 기기
JP3829325B2 (ja) 半導体素子およびその製造方法並びに半導体装置の製造方法
JP4742844B2 (ja) 半導体装置の製造方法
US8592995B2 (en) Method and structure for adhesion of intermetallic compound (IMC) on Cu pillar bump
TWI518808B (zh) 半導體裝置及半導體裝置之製造方法
US20040152238A1 (en) Flip chip interconnection using no-clean flux
US20100297842A1 (en) Conductive bump structure for semiconductor device and fabrication method thereof
TWI284973B (en) Flip-chip joint structure, and fabricating process thereof
JP2008109009A (ja) 半導体装置の製造方法
JP2006279062A (ja) 半導体素子および半導体装置
JP5508802B2 (ja) 半導体装置の製造方法
KR102305916B1 (ko) 프리-코팅 상호연결 요소를 포함하는 플립-칩 조립 방법
JP2013115336A (ja) 半導体装置及びその製造方法
US7452750B2 (en) Capacitor attachment method
TWI502666B (zh) Electronic parts mounting body, electronic parts, substrate
JP2009099669A (ja) 電子部品の実装構造および実装方法
JP2009009994A (ja) 半導体装置およびその製造方法
Zakel et al. High speed laser solder jetting technology for optoelectronics and MEMS packaging
US9601374B2 (en) Semiconductor die assembly
JP2007208056A (ja) 半導体装置の製造方法
CN116508152A (zh) 用于具有毛细管底部填充的桥接芯片组件的结构及方法
CA2786882C (en) Flip-chip mounting structure and flip-chip mounting method
Juang et al. Development of micro-bump-bonded processes for 3DIC stacking with high throughput
US20110315429A1 (en) Metal coating for indium bump bonding
JP2019029441A (ja) 光半導体ユニットの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right