CN116508152A - 用于具有毛细管底部填充的桥接芯片组件的结构及方法 - Google Patents

用于具有毛细管底部填充的桥接芯片组件的结构及方法 Download PDF

Info

Publication number
CN116508152A
CN116508152A CN202180071680.4A CN202180071680A CN116508152A CN 116508152 A CN116508152 A CN 116508152A CN 202180071680 A CN202180071680 A CN 202180071680A CN 116508152 A CN116508152 A CN 116508152A
Authority
CN
China
Prior art keywords
bridge chip
die
connections
dies
pitch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180071680.4A
Other languages
English (en)
Inventor
M·G·法鲁克
佐久间克幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN116508152A publication Critical patent/CN116508152A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明提供了一种用于制造桥接芯片组件的方法，该桥接芯片组件用于互连两个或多个IC管芯。每个IC管芯具有包括具有第一脚距的第一连接的第一区域和包括具有第二脚距的第二连接或连接焊盘的第二区域，第一脚距大于第二脚距。该方法包括：在每个IC管芯的至少第二区域的上表面上附接非导电底部填充膜；将第一IC管芯的第二连接/连接焊盘接合到桥接芯片的对应的第一连接焊盘/连接；以及将第二IC管芯的第二连接/连接焊盘接合到桥接芯片。桥接芯片组件包括与第一IC管芯和第二IC管芯接合的桥接芯片以及设置在桥接芯片和IC管芯之间的非导电底部填充膜。

Description

用于具有毛细管底部填充的桥接芯片组件的结构及方法
技术领域
本发明总体上涉及电气、电子和计算机领域，并且更具体地涉及集成电路(IC)封装结构和制造这种结构的方法。
背景技术
对于先进的IC封装，技术选择的数量持续增长，诸如硅转接板(interposer)的引入或通过多芯片模块设计朝向模块化的转变。硅转接板由于昂贵并且需要大的硅占用面积而面临成本挑战，而在有机基板上使用常规封装的多芯片模块设计受到输入/输出(I/O)带宽和功率效率的限制。
一种为解决硅转接板和芯片模块化所呈现的问题的尝试的解决方案是业界引入将两个逻辑芯片(例如，加速器和高带宽存储器芯片)连接在一起的中间硅管芯(所谓的硅桥接)。这些中间硅管芯仅在有限的范围内使用，而不使用与全硅转接板相同的占用面积。可从英特尔公司获得的一种硅桥接技术(称为嵌入式多管芯互连桥接(EMIB))利用具有嵌入在公共基板中的布线层的一小片硅，该一小片硅在IC封装中将一个芯片连接到另一个芯片。然而，使用嵌入式桥接结构是昂贵的，并且可能增加IC封装中的连接路径的长度。
在常规IC封装方法中，使用非导电膏(NCP)作为预先施加的底部填充的铜柱倒装芯片的热压缩接合(TCB)是用于将薄精细脚距倒装芯片设备接合到具有大于约60μm的管芯厚度的有机基板上的解决方案之一。然而，该接合处理涉及NCP扩散和固化以及焊料润湿和联合形成过程。如果没有仔细优化处理参数和接合轮廓，则可能发生若干重要失效模式(诸如NCP填料截留、NCP空隙问题、破裂和焊料非润湿以及其他问题)。
发明内容
本发明的各方面，如在其一个或多个实施例中所表明的，提供了一种具有用于互连两个或多个集成电路(IC)管芯的非导电膜底部填充的桥接芯片组件以及用于制造桥接芯片组件的方法。
根据本发明的实施例，提供了一种制造具有用于互连两个或多个IC管芯的非导电底部填充的桥接芯片组件的方法。每个IC管芯具有第一区域和第二区域，第一区域包括具有与其相关联的第一脚距的第一连接，第二区域包括具有与其相关联的第二脚距的第二连接或连接焊盘，第一脚距大于第二脚距。该方法包括：在每个IC管芯的至少第二区域的上表面上附接非导电底部填充膜；使用IC管芯中的第一IC管芯的第二连接或其连接焊盘将该IC管芯中的第一IC管芯接合到桥接芯片，该桥接芯片至少包括具有与其相关联的第二脚距的第一连接焊盘或连接，该桥接芯片的第一连接焊盘或连接与该IC管芯中的第一IC管芯的对应的第二连接或连接焊盘对准；以及使用该IC管芯中的第二IC管芯的第二连接或其连接焊盘将该IC管芯中的第二IC管芯接合到桥接芯片，该桥接芯片包括具有与该其相关联的第二脚距的第二连接焊盘或连接，该桥接芯片的第二连接焊盘或连接与该IC管芯中的第二IC管芯的对应的第二连接或连接焊盘对准。桥接芯片组件包括至少与第一IC管芯和第二IC管芯接合的桥接芯片以及设置在桥接芯片与第一IC管芯和第二IC管芯之间的非导电底部填充膜。
根据本发明的另一实施例，桥接芯片组件结构至少包括第一IC管芯和第二IC管芯。每个IC管芯包括在其上表面上形成的具有与其相关联的第一脚距的第一多个连接，该第一多个连接包括具有第一熔点的材料并且适于将桥接芯片组件结构与有机基板接合。该桥接芯片组件结构进一步包括桥接芯片，该桥接芯片包括在其上表面上形成的具有与其相关联的第二脚距的第二多个连接，第一脚距大于第二脚距。第二多个连接与在IC管芯的相应上表面上形成的对应连接焊盘接合，第二多个连接包括具有第二熔点的材料，第一和第二熔点不同。
根据本发明的又一实施例，桥接芯片组件结构至少包括第一IC管芯和第二IC管芯。每个IC管芯包括在其上表面上形成的具有与其相关联的第一脚距的第一多个连接，该第一多个连接被配置用于将桥接芯片组件结构与有机基板接合。该桥接芯片组件结构进一步包括桥接芯片，该桥接芯片包括在其上表面上形成的具有与其相关联的第二脚距的第二多个连接，第一脚距大于第二脚距。第二多个连接与在IC管芯的相应上表面上形成的对应连接焊盘接合。桥接芯片包括穿过其形成的开口，该开口被配置用于传送设置在桥接芯片与IC管芯之间的内部空间中的底部填充材料。
根据本发明的又一实施例，提供了一种用于制造桥接芯片组件的方法，该桥接芯片组件具有用于互连两个或多个IC管芯的非导电底部填充。每个IC管芯包括第一区域和第二区域，第一区域包括具有与其相关联的第一脚距的多个连接，第二区域包括具有与其相关联的第二脚距的多个连接焊盘，第一脚距大于第二脚距。该方法包括：提供桥接芯片，该桥接芯片至少包括具有与其相关联的第二脚距的第一多个连接和第二多个连接；将非导电底部填充膜附接在该桥接芯片的上表面上并且覆盖第一多个连接和第二多个连接；使用该IC管芯中的第一IC管芯的多个连接焊盘将该IC管芯中的第一IC管芯接合到该桥接芯片，该桥接芯片的第一多个连接与该IC管芯中的第一IC管芯的对应的多个连接焊盘对准；以及使用该IC管芯中的第二IC管芯的多个连接焊盘将该IC管芯中的第二IC管芯接合到该桥接芯片，该桥接芯片的第二多个连接与该IC管芯中的第二IC管芯的对应的多个连接焊盘对准。桥接芯片组件包括至少与第一IC管芯和第二IC管芯接合的桥接芯片以及设置在桥接芯片与第一IC管芯和第二IC管芯之间的非导电底部填充膜。
如本文所公开的技术可以提供实质性有益的技术效果。仅仅作为示例而非限制，一个或多个实施例可以提供以下优点中的一个或多个：
·在将桥接芯片接合到IC管芯之前在该IC管芯的表面上或在该桥接芯片的表面上使用非导电底部填充膜基本上消除了对毛细管底部填充或非导电膏底部填充的需要，由此避免了在桥接芯片接合期间的填料截留和/或破裂形成；
·在桥接芯片组件部件中使用焊料分层防止了在桥接芯片接合到IC管芯期间大的焊料凸块熔化，由此减少了氧化、移动/未对准和/或桥接的发生；
·在桥接芯片组件部件中使用焊料分层防止了桥接芯片互连在桥接芯片组件到有机基板的随后接合期间熔化；
·使用在桥接芯片和/或IC管芯的表面上形成的坝体防止了底部填充材料流过预期的桥接芯片互连；
·穿过桥接芯片的注入孔的形成提供了在桥接芯片组件的制造之后在桥接芯片与IC管芯之间以减少底部填充截留和/或破裂形成的可能性的方式引入底部填充材料的手段。
从以下将结合附图阅读的对其说明性实施例的详细描述，这些和其他特征和优点将变得显而易见。
附图说明
将参考仅通过示例的方式呈现的以下附图描述本发明的非限制性和非穷尽实施例，其中，除非另有规定，否则，贯穿若干视图，相同的参考标号(当使用时)指示对应的元件，并且其中：
图1A至图1G是描绘根据本发明的一个或多个实施例的用于形成示例性桥接芯片组件结构的整体半导体制造方法中的中间处理步骤的横截面视图和顶部透视图；
图2A至图2E是描绘根据本发明的一个或多个替代性实施例的用于形成示例性桥接芯片组件结构的整体半导体制造方法中的中间处理步骤的横截面视图，该桥接芯片组件结构具有限制于接合管芯的精细脚距连接区域的非导电底部填充膜应用；
图3A至图3E是描绘根据本发明的实施例的用于形成示例性桥接芯片的整体半导体制造方法中的中间处理步骤的横截面视图，该桥接芯片具有设置在其精细脚距连接上的非导电底部填充膜；
图4是描绘根据本发明的实施例的示例性桥接芯片组件的至少一部分的横截面视图，该桥接芯片组件被配置为具有附接到多个集成电路管芯的桥接芯片，使得该桥接芯片与形成在IC管芯的上表面的上多个粗脚距连接基本上成平面；
图5A是描绘根据本发明的实施例的示例性桥接芯片和待与该桥接芯片接合的IC管芯的至少一部分的顶部平面视图，每个IC管芯包括坝体或屏障；
图5B至图5F是描绘根据本发明的一个或多个实施例的用于形成适于与底部填充膏一起使用的示例性桥接芯片组件结构的整体半导体制造方法中的中间处理步骤的横截面视图；以及
图6是描绘根据本发明的实施例的用于在桥接芯片与与桥接芯片接合的一个或多个IC管芯之间引入非导电底部填充材料的示例性处理的横截面视图。
应当理解的是，为了简单和清晰起见，示出了附图中的元件。在商业上可行的实施例中可能有用或必需的通用但很好理解的元件可能未被示出，以便促进所示实施例的较少受阻的视图。
具体实施方式
本文将在具有用于互连两个或多个集成电路(IC)管芯的非导电膜底部填充的示例性桥接芯片组件和用于制造桥接芯片组件的方法的上下文中描述本公开的原理。然而，应当理解的是，本文说明性地示出和描述的特定结构和/或方法将被认为是示例性的而非限制性的。此外，鉴于本文中的教导，对本领域的技术人员而言将显而易见的是，在所附权利要求的范围内可以对所示出的实施例做出许多修改。也就是说，并非旨在或应当推断出关于本文所示出和描述的实施例的限制。
尽管用于所公开的实施例的整体制造方法和结构是完全新颖的，但是实现结构和/或电路所需的某些单独的处理步骤可以利用常规半导体制造技术和常规半导体制造工具。鉴于本文中的教导，这些技术和工具对于相关领域中的普通技术人员已经是熟悉的。此外，用于制造半导体设备的许多处理步骤和工具也在许多容易获得的出版物中描述，包括，例如：James D.Plummer et al.，Silicon VLSI Technology，Prentice Hall；2版(2008年11月11日)；和James D.Plummer et al.，，Silicon VLSI Technology：Fundamentals，Practice，and Modeling，Pearson；1版(2000年7月24日)，二者全部引入本文作为参考。应当强调的是，尽管本文可以阐述一些单独的处理步骤，但是这些步骤仅仅是说明性的，并且本领域技术人员可以熟悉也将落入本公开的范围内的若干同样合适的替代方案。
应当理解的是，附图中所示的各种层、区域和/或部件可以不按比例绘制。此外，为了描述的经济性，在给定图中可能未明确示出通常用于此类集成电路结构中的类型的一个或多个半导体层。然而，这并不暗示着在实际集成电路结构中省略未明确示出的半导体层。
如前所述，铜柱倒装芯片与作为预先施加的底部填充的非导电浆料(NCP)的常规热压缩接合(TCB)通常用于将薄且厚的、精细脚距倒装芯片设备接合到有机基板上。然而，这种接合处理涉及NCP扩散和固化以及焊料润湿和结合形成过程，这可以引入若干关键失效模式，包括但不限于NCP填料截留、NCP空隙问题、破裂和焊料非润湿以及其他问题。为了克服这些问题中的一个或多个，本发明的实施例提供了一种具有毛细管底部填充的桥接芯片组件的新颖方法和结构。
图1A至图1G是描绘根据本发明的一个或多个实施例的用于形成示例性桥接芯片组件结构的整体半导体制造方法中的中间处理步骤的横截面视图和顶部透视图。参考图1A，示出了第一IC管芯100，该第一IC管芯包括半导体基板102，该半导体基板102具有第一多个连接和第二多个连接，在该说明性实施例中，该第一多个连接包括在基板的第一区域106中的基板的上表面上形成的焊料凸块(例如，C4焊料凸块)104，并且在该实施例中，该第二多个连接包括在基板的第二区域110中的基板的上表面上形成的焊料凸块(例如，微凸块)108。第一IC管芯100可以是在半导体晶片上形成的多个管芯之一。
第一多个焊料凸块104形成为具有规定的第一尺寸和脚距，并且第二多个焊料凸块108形成为具有规定的第二尺寸和脚距，第一尺寸大于第二尺寸，并且第二脚距比第一脚距更精细(即更接近)。例如，在一个或多个实施例中，第一多个焊料凸块104的尺寸是约60-120微米(μm)，优选地约85μm，并且第二多个焊料凸块108的尺寸是约10-40μm。同样地，基板102的第一区域106中的相邻焊料凸块优选地间隔开大约100-200μm，更优选地间隔开大约150μm的凸块脚距，并且基板的第二区域110中的相邻焊料凸块优选地间隔开大约20-80μm。然而，应当理解的是，本发明的实施例不限于第一IC管芯100上的相应多个焊料凸块104、108的任何特定尺寸或空间。在一个或多个实施例中，较大的第一多个焊料凸块104用于与有机封装层压板或基板上的对应焊盘电连接，而较小的第二多个焊料凸块108用于电连接至用于互连两个或多个IC管芯的桥接芯片上的对应焊盘。
为了对至少更接近脚距的焊料凸块108提供结构支撑，将层压结构施加到晶片的上表面，至少覆盖IC管芯100的第二区域110中的焊料凸块。在该实施例中，因为层压结构施加在整个晶片上，所以IC管芯100的第一区域106中的焊料凸块104也将受益于层压结构的结构支撑。在一个或多个实施例中，层压结构包括非导电底部填充(UF)膜112或非导电膜(NCF)以及在底部填充膜的上表面的至少一部分上形成的聚对苯二甲酸乙二醇酯(PET)层114。在一个或多个实施例中，底部填充膜包括20-80重量百分比(wt％)的环氧树脂、10-35wt％的固化剂以及5-60wt％的二氧化硅。PET层114优选地充当基板或其他支撑结构，以在底部填充膜112附接到IC管芯100时促进底部填充膜112的操纵；也就是说，PET用于在应用期间操纵底部填充膜112(即NCF层)。层压结构例如使用已知的层压或相似的接合处理附接至晶片(包括第一IC管芯100)的上表面上。例如，合适的说明性层压处理可以涉及具有加热的橡胶辊的真空层压机。对于NCF层压，阶段温度是约60摄氏度-90摄氏度(℃)，真空压力是约60-90Pa，并且辊压力是约0.3-0.7MPa。
底部填充膜112的厚度优选地被配置为与焊料凸块104、108的高度基本上相同(例如，约20μm-30μm)，或者略小于该高度。例如，假设焊料凸块108的高度为约20μm，则底部填充膜112的厚度也优选地被配置为约20μm或更小。在说明性的热压缩接合(TCB)处理中，向管芯施加压力和热量，其方式为使得焊料凸块将穿透底部填充膜，即使当膜的厚度略大于焊料凸块的高度时，由此暴露焊料凸块以用于向其提供电连接；底部填充膜的厚度也可以略薄于焊料凸块的高度。应当理解的是，本发明的实施例不限于底部填充膜112和/或焊料凸块104、108的任何特定尺寸。
如图1B所示，具有附接至晶片的上表面的层压结构(包括底部填充膜112和PET层114)的晶片的底部表面随后粘性附接至切割带116的层。切割带116优选地被配置为延伸到或超出晶片的外周边，尽管本发明的实施例不限于切割带的任何特定尺寸。然后，移除PET层114，诸如通过使用膜剥离处理。图1C描绘了附接到切割带116的整体晶片(包括基板102和底部填充膜112)的顶部透视图。
如本领域技术人员已知的，切割带是在晶片切割期间使用的粘性背衬带；切割带在切割处理期间将管芯保持在一起。适用于本发明的实施例的切割带可由各种背衬材料制成，包括聚氯乙烯(PVC)、聚烯烃、聚乙烯等，具有粘合剂以将管芯保持在适当位置。如图1D所示，晶片被切割成多个单独的管芯，包括第一IC管芯100。例如切割处理可涉及划线和断裂、机械锯(例如，使用切割锯)或激光切割，以及本领域技术人员已知的其他晶片切割方法。层压的非导电底部填充膜适于足够坚固以避免在晶片切割处理期间被损坏。
参考图1E，示出了在切割和从切割带背衬移除之后的第一IC管芯100。然后，使用倒装芯片处理将桥接芯片120接合至第一IC管芯100，从而使得在桥接芯片的上表面上形成的连接焊盘121在倒装翻转时与第一IC管芯的第二区域110中的相对表面上的对应焊料凸块(图1A中的108)对准。在该示例性实施例中，桥接芯片120不包括微凸块，而是包括精细脚距焊盘121，如前所述。因此，桥接芯片120不需要用作保护层的底部填充膜。在桥接芯片确实包括精细脚距连接的替代实施例中，非导电底部填充膜被施加以保护桥接芯片连接，如将在下文结合图3A-图3E更详细地描述的。
优选地，使用TCB处理将桥接芯片120与第一IC管芯100接合，如前所解释，TCB处理涉及通过硬面接合工具将热量和压力同时应用到配合表面。所选择的温度和所施加的压力的因素将主要取决于形成连接的材料的扩散速率。仅仅作为示例，施加大于约30至400牛顿(N)的力约2至60秒，接合头峰值温度可以为约320至400℃，并且阶段温度可以为约50至150℃。
类似地，图1F描绘了根据本发明的一个或多个实施例的第二IC管芯122至桥接芯片120的接合。与第一IC管芯100类似，第二IC管芯122包括半导体基板102，该半导体基板具有第一多个连接和第二多个连接，在该说明性实施例中，该第一多个连接包括在基板的第一区域106中的基板的上表面上形成的焊料凸块104，并且在该实施例中，该第二多个连接包括在基板的第二区域110中的基板的上表面上形成的焊料凸块108。第一多个焊料凸块104形成为具有规定的第一尺寸和脚距，并且第二多个焊料凸块108形成为具有规定的第二尺寸和脚距，第一尺寸大于第二尺寸，并且第二脚距比第一脚距更精细。在第二IC管芯122上形成的焊料凸块104、108的尺寸和脚距不必与在第一IC管芯100上形成的焊料凸块104、108的尺寸和脚距相同。应当理解的是，本发明的实施例不限于第二IC管芯122上相应多个焊料凸块104、108的任何特定尺寸或间隔。
为了对至少更接近脚距的焊料凸块108提供结构支撑，第二IC管芯122包括层压结构，该层压结构施加到晶片的上表面，至少覆盖第二IC管芯的第二区域110中的焊料凸块。在该实施例中，因为层压结构被施加在整个晶片上，所以第二IC管芯122的第一区域106中的焊料凸块104也将受益于层压结构的结构支撑。在一个或多个实施例中，层压结构包括例如使用以与附接至第一IC管芯100的上表面上的层压结构一致的方式制造的已知层压处理附接至晶片(包括第二IC管芯122在内)的上表面上的非导电底部填充膜112，如之前结合图1A至图1D所描述的。
桥接芯片120例如使用TCB处理接合到第二IC管芯122，该TCB处理与桥接芯片接合到第一IC管芯100的方式一致，使得在桥接芯片的上表面上形成的连接焊盘在倒装翻转时与第二IC管芯的第二区域110中的相对表面上的对应焊料凸块对准。更具体地，在一个或多个实施例中，热量和压力同时被施加到配合表面(例如，通过硬面接合工具等)。如前所述，所选择的温度和所施加的压力的参数以及其持续时间将主要取决于形成连接的材料的扩散速率。
在图1G中，包括分别接合至第一IC管芯100和第二IC管芯122的桥接芯片120的所得桥接芯片组件接合至有机基板124。在该说明性实施例中，有机基板124包括在其中形成的凹槽，该凹槽适于在倒置桥接芯片组件时接收桥接芯片120，以使在第一IC管芯100和第二IC管芯122上形成的焊料凸块连接(图1F中的104)能够与在有机基板124的上表面上形成的对应焊盘成平面并且电接触。TCB处理或炉回流处理可用于将桥接芯片组件(100、120、122)与有机基板124接合。在一个或多个实施例中，将桥接芯片组件与有机基板124接合之后可任选地形成围绕较大焊料凸块且基本上填充桥接芯片组件与有机基板124之间的间隙的毛细管底部填充层126，从而得到所示的多管芯结构130。
如前所述，桥接芯片组件中的IC管芯至少包括第一组连接和第二组连接，然而，更精细的脚距连接是最脆弱的并且因此是最值得关注。对于结合图1A至图1G所描述的说明性实施例，非导电底部填充膜设置在整个晶片上方，包括在精细脚距(即窄)和粗脚距(即宽)连接两者上方。在替代实施例中，仅在晶片的精细脚距连接区域中施加底部填充膜。
图2A至2E是描绘根据本发明的一个或多个替代性实施例的用于形成示例性桥接芯片组件结构的整体半导体制造方法中的中间处理步骤的横截面视图，该桥接芯片组件结构具有限制于接合管芯的精细脚距连接区域的底部填充膜应用。参考图2A，示出了第一IC管芯200，该第一IC管芯包括半导体基板202，该半导体基板具有第一多个连接和第二多个连接，在该说明性实施例中，该第一多个连接包括在基板的上表面上的第一区域206中形成的焊料凸块204，并且在该实施例中，该第二多个连接包括在基板的上表面上的第二区域210中形成的焊料凸块208。第一IC管芯200可以是在半导体晶片上形成的多个管芯之一。
形成包括附接到PET层214的非导电底部填充(UF)膜212的层压结构。以与先前描述的底部填充膜一致的方式，底部填充膜212可以包括约20-80wt％的环氧树脂、约10-35wt％的固化剂和约5-60wt％的二氧化硅。与结合图1A至1G描述的桥接芯片组件制造处理形成的层压结构不同，底部填充膜212被配置为多个分离的图案化部分，每个部分具有适于仅覆盖第一IC管芯200的第二区域210中的精细脚距连接208的宽度。如图2B所示，例如，使用已知的层压处理，将包括底部填充膜212和PET层214的层压结构附接至第二(精细脚距)区域210中的第一IC管芯200的上表面上。如图2B所描绘，第一管芯200上(图2A所示的第二区域210中)的精细脚距连接由层压结构保护，同时使第一管芯的第一区域206中的粗脚距连接暴露。第一区域206中的这些粗脚距连接将随后使用标准毛细管底部填充材料来保护。
与图1B中示出的底部填充膜112类似，底部填充膜212的厚度优选地被配置为与焊料凸块208的高度基本上相同，或略小于焊料凸块208的高度。如前所述，在说明性TCB处理中，以使得焊料凸块将穿透底部填充膜的方式将压力和热施加到管芯，即使当膜的厚度略大于焊料凸块的高度时也如此，以由此暴露焊料凸块以用于向其提供电连接。应当理解的是，本发明的实施例不限于底部填充膜212和/或焊料凸块208的任何特定尺寸。
继续参考图2B，具有附接的层压结构(包括底部填充膜212和PET层214)的晶片的底部表面粘合地附接至切割带216的层。切割带216优选地延伸至或略超出晶片的外周边，尽管本发明的实施例不限于切割带的任何特定尺寸。然后，移除PET层214，诸如通过使用膜剥离处理。图1C描绘了附接到切割带116的整体晶片(包括基板102和底部填充膜112)的顶部透视图。
现在转向图2C，示出了在切割和从切割带背衬(图2B中的216)移除之后的第一管芯200。然后，使用倒装芯片处理将桥接芯片220接合至第一IC管芯200，从而使得在桥接芯片的上表面上形成的连接焊盘221在倒装翻转时与第一IC管芯的第二区域210中的相对表面上的对应焊料凸块(图2A中的208)对准。优选地，使用TCB处理将桥接芯片220与第一IC管芯200接合，如前所解释，TCB处理包括通过硬面接合工具对配合表面同时应用热量和压力。所选择的温度和所施加的压力的因素将主要取决于形成连接的材料的扩散速率。仅仅作为示例，施加大于约30至400牛顿(N)的力约2至60秒，接合头峰值温度可以为约320至400℃，并且阶段温度可以为约50至150℃。
图2D描绘了根据本发明的一个或多个实施例的第二IC管芯222至桥接芯片220的接合。与第一IC管芯200类似，第二IC管芯222包括半导体基板202，该半导体基板具有第一多个连接和第二多个连接，在该说明性实施例中，该第一多个连接包括在基板的第一区域206中的基板的上表面上形成的焊料凸块204，并且在该实施例中，该第二多个连接包括在基板的第二区域210中的基板的上表面上形成的焊料凸块208。第一多个焊料凸块204形成为具有规定的第一尺寸和脚距，并且第二多个焊料凸块208具有规定的第二尺寸和脚距，第一尺寸大于第二尺寸，并且第二脚距比第一脚距更精细。在第二IC管芯222上形成的焊料凸块204、208的尺寸和脚距不必与在第一IC管芯200上形成的焊料凸块204、208的尺寸和脚距相同。应当理解的是，本发明的实施例不限于第二IC管芯222上的相应多个焊料凸块204、208的任何特定尺寸或空间。
为了对接近脚距的焊料凸块208提供结构支撑，第二IC管芯222包括被施加到晶片的上表面的层压结构，从而覆盖第二IC管芯的第二区域210中的焊料凸块。在此示例性实施例中，第二IC管芯222的第一区域206中的焊料凸块204不受层压结构保护，而是保持暴露，如先前所解释的。在一个或多个实施例中，层压结构包括例如使用已知的层压处理附接至晶片(包括第二IC管芯222在内)的上表面上的非导电底部填充膜212，优选地以与附接至第一IC管芯200的上表面上的层压结构一致的方式制造该非导电底部填充膜，如之前结合图2A至图2C所描述的。
桥接芯片220例如使用TCB处理接合到第二IC管芯222，该TCB处理与桥接芯片接合到第一IC管芯200的方式一致，使得在桥接芯片的上表面上形成的连接焊盘在倒装翻转时与第二IC管芯的第二区域210中的相对表面上的对应焊料凸块对准。更具体地，在一个或多个实施例中，热量和压力被同时施加到配合表面(例如，通过硬面结合工具等)。如前所述，所选择的温度和所施加的压力的参数以及其持续时间将主要取决于形成连接的材料的扩散速率。
在图2E中，包括分别接合至第一IC管芯200和第二IC管芯222的桥接芯片220的所得桥接芯片组件被接合至有机基板224。在这个说明性实施例中，有机基板224包括在其中形成的凹槽，该凹槽适于在倒置桥接芯片组件时接收桥接芯片220，以使在第一IC管芯200和第二IC管芯222上形成的焊料凸块连接(图2D中的204)能够与在有机基板224的上表面上形成的对应焊盘成平面并且电接触。TCB处理或炉回流处理可用于将桥接芯片组件(200、220、222)与有机基板224接合。在一个或多个实施例中，将桥接芯片组件与有机基板224接合之后形成围绕较大焊料凸块(图2D中的204)的毛细管底部填充层226并且基本上填充桥接芯片组件与有机基板224之间的间隙，从而得到所示的多管芯结构230。
对于图1A-图1G和图2A-图2E中示出的说明性实施例，在将管芯接合到桥接芯片之前，将底部填充膜(112、212)设置在IC管芯的表面上，以便在接合处理期间至少保护包括在IC管芯上的精细脚距连接(例如，微凸块)。在一个或多个替代性实施例中，该桥接芯片本身包括精细脚距连接，并且该桥接芯片接合到其上的IC管芯包括在其上表面上的对应焊盘。因此，为了在桥接芯片与多个IC管芯的接合期间保护桥接芯片上的精细脚距连接，底部填充膜在接合处理之前被设置在桥接芯片的精细脚距连接上，而不是IC管芯上。
仅仅作为示例而非限制，图3A至图3E是描绘根据本发明的实施例的用于形成具有设置在其精细脚距连接上的底部填充膜的示例性桥接芯片300的整体半导体制造方法中的中间处理步骤的横截面视图。参考图3A，示出了桥接芯片300，其包括半导体基板302和在基板的至少一部分的上表面上形成的多个精细脚距连接(例如，焊料微凸块)304。
待附接到桥接芯片300以保护精细脚距连接304的层压结构包括非导电底部填充(UF)膜306和在底部填充膜的上表面上形成的PET层308。层压结构的底部填充膜306被配置为具有至少覆盖精细脚距连接304的宽度并且具有与精细脚距连接304的高度大约相同的横截面厚度。与先前分别结合图1A和图2A描述的底部填充膜112和212的组成一致，图3A中描绘的层压结构的底部填充膜306包括20-80wt％的环氧树脂、10-35wt％的固化剂和5-60wt％的二氧化硅。应当理解的是，本发明的实施例预想用于底部填充膜的许多合适的替代组合物，如对于本领域技术人员而言明显的。
如图3B所示，例如使用已知的层压处理将包括底部填充膜306和PET层308的层压结构附接到桥接芯片300的上表面上。桥接芯片300优选地是在半导体晶片上形成的多个这种芯片中的一个。如从图3B显而易见的，桥接芯片300上的精细脚距连接(图3A中的304)由层压结构保护。包括具有附接的层压结构(包括底部填充膜306和PET层308)的桥接芯片300的晶片的底部表面被粘性地附接至切割带310的层。切割带310优选地延伸到或略超出桥接芯片300的外周边，尽管本发明的实施例不限于切割带的任何特定尺寸。在将具有层压结构的桥接芯片300附接至切割带310之后，诸如通过使用膜剥离处理移除PET层308。
图3C概念性地示出了在已经执行切割(例如，使用如结合图1D描述的切割处理)之后桥接芯片300被倒置并对准以用于与第一IC管芯312和第二IC管芯314接合。第一IC管芯312和第二IC管芯314中的每个IC管芯包括在IC管芯的基板320的上表面上形成的一个或多个连接焊盘316。连接焊盘316被配置为具有与在桥接芯片300上形成的精细脚距连接304的脚距匹配的脚距(即间隔)。第一IC管芯312和第二IC管芯314中的每个IC管芯进一步包括在基板320的上表面上形成的多个较大、较粗的脚距连接(例如，焊料凸块)318。这些较粗的脚距连接318适用于随后将相应的第一管芯312和第二IC管芯312接合到有机封装或基板。
图3D描绘了桥接芯片300，该桥接芯片300分别接合至第一IC管芯312和第二IC管芯314，以形成桥接芯片组件322。在形成桥接芯片组件322时，使用倒装芯片接合处理将桥接芯片300附接至第一IC管芯312和第二IC管芯314，使得当倒置桥接芯片时，在相应第一IC管芯和第二IC管芯的上表面上形成的精细脚距连接焊盘(图3C中的316)与桥接芯片的相对上表面上的对应焊料微凸块(图3C中的304)对准。不同于图1F和图2D中所示的实施例，图3D中所示的桥接芯片300包括由底部填充膜306保护的微凸块，并且IC管芯312、314包括精细脚距连接焊盘，如前所述。因此，IC管芯不需要用作保护层的底部填充膜。
根据本发明的一个或多个实施例的各方面还预想了一种将第一管芯312和第二IC管芯314分别保持精确对准和定位以及将桥接芯片300接合在该位置的方式。该方法允许桥接芯片300在一个接合步骤中同时分别联合到第一IC管芯312和第二IC管芯314两者。一种方法是将第一IC管芯312临时接合至操纵基板(在此未示出)并且然后将第二IC管芯314临时接合至相同基板。在联合桥接芯片300之后，移除这种临时附接的操纵基板。可替代地，第一管芯312和第二IC管芯314被临时固定到夹具(jig)等上。
桥接芯片300优选地使用已知的TCB处理同时与第一IC管芯312和第二IC管芯314接合，如之前解释的，该TCB处理总体上涉及通过硬面接合工具将热量和压力同时应用到配合表面。所选择的温度和所施加的压力的因素将主要取决于形成连接的材料的扩散速率。仅仅作为示例，施加大于约30至400牛顿(N)的力约2至60秒，接合头峰值温度可以为约320至400℃，并且阶段温度可以为约50至150℃。
在图3E中，包括分别接合至第一IC管芯312和第二IC管芯314的桥接芯片300的所得的桥接芯片组件322接合至有机基板324。在该说明性实施例中，有机基板324包括在其中形成的凹槽，该凹槽适于在倒置桥接芯片组件时接收桥接芯片300，以使在第一IC管芯312和第二IC管芯314上形成的粗脚距焊料凸块连接(图3C中的318)能够与在有机基板324的上表面上形成的对应焊盘成平面并且电接触。TCB处理或回流炉处理可用于将桥接芯片组件322与有机基板324接合。在一个或多个实施例中，接合桥接芯片组件322与有机基板324之后，形成围绕较大焊料凸块(图3C中的318)的毛细管底部填充层326，并且基本上填充桥接芯片组件322与有机基板324之间的间隙，得到如图所示的多管芯结构328。
应当理解的是，尽管已经示出了其中在适于接收桥接芯片的有机基板中形成沟槽或其他凹槽的实施例，但这种沟槽或凹槽的形成是可选的；也就是说，本发明预想其中不需要在有机基板中形成凹槽的其他实施例。例如，图4是描绘了根据本发明的实施例的示例性桥接芯片组件400的至少一部分的横截面视图，该桥接芯片组件400被配置成具有附接到多个IC管芯的桥接芯片，使得该桥接芯片与在IC管芯的上表面上形成的多个粗脚距连接基本上成平面。桥接芯片组件400包括第一IC管芯402和第二IC管芯404。第一IC管芯402包括基板406，该基板406被配置为具有相对于基板的剩余部分更薄的阶梯式端部408。同样地，第二IC管芯404包括基板410，使得具有阶梯式端部412的端部相对于基板的其余部分更薄。相应的第一管芯402和第二IC管芯404的阶梯式端部408、412包在其上表面上形成的一个或多个精细脚距连接焊盘，该一个或多个精细脚距连接焊盘与在桥接芯片414上形成的对应精细脚距焊料连接(例如，焊料微凸块)对准，该桥接芯片在被倒置时附接至第一IC管芯和第二IC管芯。对于每个IC管芯，阶梯部分相对于基板的其余部分的上表面的深度被配置成使得当桥接芯片接合到IC管芯时，其与在基板的上表面上形成的粗脚距连接基本上成平面。以这种方式，桥接芯片414在与有机基板接合期间将不阻碍第一IC管芯402和第二IC管芯404。
在替代实施例中，可以使粗脚距连接的高度(例如，在图2A-图2D中示出的区域206中)大于细脚距连接的高度(例如，在图2A和图2C中的区域210中)，使得即使桥接芯片接合到IC管芯，粗脚距连接也将与有机基板/层压板上的对应连接焊盘接触，而无需在有机基板中形成开口或阶梯部分。
根据本发明的一个或多个实施例，无论在将桥接芯片组件接合到有机层压板或基板期间用于保护桥接芯片组件的部件(例如，非导电膜、非导电膏、毛细管底部填充等，或者甚至完全省略底部填充)的底部填充方法如何，优选地使用焊料分层。根据本发明的焊料分层的重要方面，如在其一个或多个实施例中所表明的，是在桥接芯片上使用第一焊料组合物，并且在桥接芯片接合到的较大IC管芯上使用第二焊料组合物，第一焊料组合物和第二焊料组合物具有不同的熔点。
再次参考图3C，例如，本发明的一个或多个实施例优选地涉及将较低熔点焊料组合物用于在桥接芯片300的至少一部分的上表面上形成的精细脚距连接(例如，焊料微凸块)304以及将较高熔点焊料组合物用于在IC管芯312和314的至少一部分的上表面上形成的较粗脚距连接(例如，C4焊料凸块)318。在一个或多个实施例中，用于桥接芯片上的精细脚距连接的低熔点焊料组合物包括无铅锡铋焊料Sn42Bi58，其具有138℃的共晶温度，或铟锡焊料，共晶温度为118℃的In52Sn48，或共晶温度为109℃的Bi67In33，或共晶温度为198.5℃的Sn91Zn9，或包括锡(Sn)、铋(Bi)、铟(In)、银(Ag)、铜(Cu)、锌(Zn)等中的一种或多种的具有小于约217℃的熔点的多种组合物中的任何一种。在一个或多个实施例中，用于IC管芯上的粗脚距连接的较高熔点焊料组合物包括无铅锡银(SnAg)、锡铜(SnCu)、或锡银铜(SnAgCu)、或具有大于约217℃的熔点的多种其他组合物中的任何一种。
这种新颖的焊料分层方法的优点是，当桥接芯片被组件到更大的IC管芯上时(顺序无关紧要，无论是一次将一个管芯接合到桥接芯片还是同时接合多个管芯)，具有较高的熔点的较大的粗脚距焊料凸块将不熔化并且因此将具有显著更小的氧化、移动或桥接的机会；继续困扰常规多芯片组件方法的问题。一旦形成桥接芯片组件的较小IC管芯被成功地联合至桥接芯片，则可以进行较大管芯至有机层压板或基板的接合。这种方法的变体是使用少量的低温焊料(例如，SnBi)，该焊料熔化并联合该桥接芯片，但是然后至少部分地作为金属间化合物被消耗，因此留下更小的焊料体积，该焊料体积将在该桥接芯片组件随后接合到该有机层压板/基板期间熔化。
根据焊料分层发明的一个或多个替代实施例，较高熔点的焊料组合物或铜柱或铜混合物(非焊料接合)优选地用于将桥接芯片接合至IC管芯的精细脚距连接(例如，微凸块)上，并且较低熔点的焊料组合物用于将桥接芯片组件接合至有机层压板或基板的IC管芯上的粗脚距连接(例如，C4焊料凸块)上。当桥接芯片联合到IC管芯以形成桥接芯片组件(顺序无关紧要，无论是一次将一个管芯接合到桥接芯片还是多个管芯同时接合)时，粗脚距焊料凸块将熔化。然而，由于更宽的间隔，熔化的焊料流将引起相邻连接之间的短路的担心较少。在桥接芯片组件随后联合到有机层压板/基板期间，由较高熔点材料形成的桥接芯片互连将不熔化，从而防止在精细脚距微凸块之间发生短路。
如之前结合图1A至图3E的说明性实施例所描述的，在桥接芯片到IC管芯的初始联合以形成桥接芯片组件期间使用非导电底部填充膜的一个优点是，底部填充膜的应用在接合处理期间不经受挤压，并且因此与常规方法相比更容易控制底部填充膜的放置。相比之下，在非导电底部填充膏的情况下，当桥接芯片联合到IC管芯时，膏型底部填充材料被推出。因此，在将桥接芯片接合到IC管芯时，难以控制挤压出的底部填充材料的数量和方向。例如，如果在将桥接芯片联合到第一IC管芯时底部填充膏的数量太多，那么其将溢出到用于将桥接芯片联合到第二IC管芯的精细脚距连接区域中。或者，如果底部填充膏的数量太少，则将不足以覆盖对应于正被联合的IC管芯的精细脚距连接的整个区域。
在芯片联合期间将底部填充材料(例如，底部填充膏)推出的方式将取决于多个因素。影响底部填充材料被挤压出的方式的一些因素包括但不限于接合头/平台的温度、芯片或基板表面的条件以及焊料凸块的图案和密度。所以，因为如此难以在芯片接合期间控制可流动底部填充材料的放置，所以本发明的一个或多个实施例利用坝体或屏障来将底部填充材料的流动限制仅到IC管芯和/或桥接芯片的期望区域，由此防止底部填充材料在接合期间流到IC管芯和/或桥接芯片的非预期表面上。
图5A是描绘了根据本发明的实施例的待接合的示例性桥接芯片和IC管芯的至少一部分的顶部平面视图，每个桥接芯片和IC管芯包括坝体或屏障。更具体地，第一IC管芯502包括在其上表面上形成的第一坝体504。第一坝体504具有优选地从第一IC管芯502的第一边缘到相对的第二边缘跨其宽度延伸的宽度，并且用于将在第一IC管芯的第一区域508中形成的一个或多个较大的粗脚距连接(例如，C4焊料凸块)506与在第一IC管芯的第二区域512中形成的一个或多个较小的精细脚距连接(例如，微凸块)510分隔开。类似地，第一IC管芯502将要接合到的桥接芯片514包括在其上表面上形成的第二坝体或屏障516。桥接芯片514可以根据需要包括一个或多个坝体。第二坝体516具有优选地跨桥接芯片514的从其第一边缘延伸到其相对的第二边缘的宽度，并且用于将与第一IC管芯502上的精细脚距连接510对准的第一组精细脚距连接焊盘518和与在该桥接芯片随后将接合至的第二IC管芯(未明确示出)上形成的对应精细脚距连接对准的第二组精细脚距连接焊盘520分隔开。第一坝体504和第二坝体516被配置为在将桥接芯片接合到IC管芯期间防止底部填充材料(例如，底部填充膏)的流动。
在一个或多个实施例中，坝体结构504、516可以基本上包括可以在桥接芯片和/或IC管芯的上表面上形成的、能够创建屏障来防止底部填充材料流动的任何材料涂层或结构，包括但不限于(杜邦公司(DuPont)的注册商标)。在用于形成坝体的第一说明性方法中，金属掩模设置有与将被制成疏水性的对准标记区域匹配的开口。然后，将/>脱模剂的薄涂层喷涂到未掩蔽的区域上。脱模并且在约315℃下烘焙晶片约10分钟。这将熔化/>颗粒并且将形成薄膜涂层。底部填充将不粘附到/>涂层的表面上。作为示例，可以使用Miller Stephenson MS 122AXTeflon喷涂脱模剂。
用于形成坝体的第二说明性方法优选地涉及使用光刻法以精确地赋予对准标记区域疏水性。为了实现这一点，根据本发明的一个或多个实施例，在晶片的表面上沉积光致抗蚀剂，然后对晶片进行曝光(例如，使用紫外光源)并显影以露出对准标记区域。然后诸如通过使用旋涂或喷涂处理施加自装配、疏水性分子或溶液，诸如在甲苯中的十八烷基三氯硅烷或溶解在全氟化溶剂中的Teflon AF。此外，可以将晶片浸入疏水性分子的溶液中。然后，例如在约310℃至330℃下烘烤约10至15分钟，以将AF涂层固定在适当位置。
此外，坝体可包括基板的对底部填充材料具有亲和力的经处理区域，诸如低表面张力材料或氟化聚合物。仅仅作为示例而非限制，合适的低表面张力材料包括聚四氟乙烯、氟化乙烯丙烯、全氟烷氧基等。可用于形成透明的低表面张力涂层的示例性材料是MillerStephenson MS 122AX Teflon(聚四氟乙烯)喷涂脱模剂。在一个或多个实施例中，可以使用光刻法或另一处理在桥接芯片或IC管芯的表面上沉积疏水性材料。例如，适于与本发明的实施例一起使用的疏水性材料包括在甲苯中的十八烷基三氯硅烷或以约3％至15％浓度溶解在全氟化溶剂中的DuPontTM AF以及其他组合物。应当理解的是，本发明的实施例不限于用于形成坝体504的任何特定材料和/或处理。
在一个或多个实施例中，坝体504的宽度W为约20μm至250μm，这取决于粗脚距连接与精细脚距连接之间的间隔，并且优选地为约100μm。坝体在其上形成坝体的桥接芯片或IC管芯的上表面之上的垂直高度优选地是约20μm至100μm、并且更优选地约60-70μm。坝体504的最大高度优选地低于较大粗脚距连接506在第一IC管芯502的上表面上方的高度。此外，低表面张力材料的横截面厚度小于约100μm。然而，应当理解的是，本发明的实施例不限于坝体504的任何特定尺寸或形状。
图5B到图5F是描绘根据本发明的一个或多个实施例的整体半导体制造方法中的中间处理步骤的横截面视图，该整体半导体制造方法用于形成适于与底部填充膏一起使用的示例性桥接芯片组件结构。参考图5B，示出了桥接芯片514与第一IC管芯502接合。在这一步骤中，桥接芯片514相对于第一IC管芯502被倒装翻转，以使得桥接芯片上的第一多个精细脚距连接焊盘518与第一IC管芯上的对应精细脚距连接(例如，焊料微凸块)510对准。在将桥接芯片与第一IC管芯接合的过程期间，沉积在第一IC管芯502和/或桥接芯片514的上表面上的非导电底部填充膏519将从精细脚距连接的区域挤压出，但是将分别受到在第一IC管芯和桥接芯片上形成的坝体504和坝体516的限制。以此方式，防止底部填充材料流入第一IC管芯的粗脚距连接区域508或流到桥接芯片的相对端上的精细脚距连接焊盘520上。
类似地，图5C描绘了与第二IC管芯522接合的桥接芯片514。与第一IC管芯502类似，第二IC管芯522包括在其上表面上形成的坝体或屏障524，该坝体或屏障将在第二IC管芯的粗脚距连接区域528中形成的多个较大粗脚距连接(例如，C4焊料凸块)526与多个较小精细脚距连接(例如，焊料微凸块)530分隔开。在该步骤中，第二IC管芯522上的精细脚距连接530与在桥接芯片514上形成的对应的第二组精细脚距连接焊盘(图5B中的520)对准。沉积在第二IC管芯522和/或桥接芯片514的上表面上的非导电底部填充膏532将在将桥接芯片与第二IC管芯接合的过程期间从精细脚距连接的区域挤压出，但将分别受到在第二IC管芯和桥接芯片上形成的坝体524和516的限制。以此方式，防止底部填充材料流入第二IC管芯的粗脚距连接区域528中。在制造过程中的该点处，由于第一组精细脚距连接(图5B中的510)已经被底部填充材料覆盖，因此在桥接芯片514上形成的坝体结构516基本上是不必要的。应当理解的是，在一个或多个实施例中，第一IC管芯和第二IC管芯可以顺序地(如图5B-图5C中所示)或同时地与桥接芯片514接合。在将第一IC管芯502和第二IC管芯522接合到桥接芯片514之后，如果需要，坝体504、516、524可诸如通过标准蚀刻处理被移除，从而产生整个桥接芯片组件534。
图5D描绘了待与桥接芯片组件(图5C中的534)接合的有机层压板或基板536。可选地，胶粘材料538诸如通过使用标准沉积处理被分配在有机层压板536的上表面的至少一部分上。可以包括基本上具有粘性特性的任何材料的胶粘材料538用于在接合处理期间将桥接芯片组件稳定并临时固定到有机层压板536。在这个说明性实施例中，有机层压板536包括部分地穿过其上表面形成的空腔或其他凹槽540，该空腔或其他凹槽被配置成用于接收桥接芯片(图5C中的514)。如先前所解释的，此凹槽540使得在第一IC管芯502和第二IC管芯522上形成的焊料凸块连接(分别为图5B和5C中的506和526)能够与在有机层压板536的上表面上形成的对应焊盘(未明确示出，但暗示出)基本上成平面并且电接触。
在图5E中，桥接组件534被放置以与有机层压板536接合，使得桥接芯片514被设置在凹槽(图5D中的540)内并且粗脚距连接506、526与在有机层压板的上表面上形成的对应连接焊盘(未明确示出)对准。在一个或多个实施例中，使用甲酸回流处理将桥接芯片组件534接合到有机层压板536上。甲酸回流处理是在甲酸(HCOOH)蒸汽下使用较低温度进行焊料回流的无焊剂焊接的合适替代方案。蒸汽在较低温度(150℃-160℃)下与焊料连接的金属氧化物化学反应以产生甲酸酯；升高温度将甲酸酯分解成氢、水和二氧化碳。可以为大多数焊料提供有效还原的甲酸广泛用于无焊剂焊接。
参考图5F，一旦桥接芯片组件534接合到有机层压板536，则跨越组件注入毛细管底部填充材料542以填充组件与有机层压板之间的间隔。底部填充材料542提供用于增加所得接合设备的结构完整性的附加支撑。
图6是描绘根据本发明的替代实施例的促进在桥接芯片组件的制作之后在桥接芯片和桥接芯片联合到的一个或多个IC管芯之间引入非导电底部填充材料的示例性结构的横截面视图。图6中所示的处理包括穿过桥接芯片514形成一个或多个开口(即孔)602和604。例如可以在从整个晶片切割桥接芯片514之前通过激光钻孔或深度反应离子蚀刻(RIE)形成孔602、604。在一个或多个实施例中，为该桥接芯片上的每组精细脚距连接提供至少一个孔。在图6中所示的说明中，在桥接芯片514中靠近第一组精细脚距连接510的区域创建第一孔602，并且靠近第二组精细脚距连接530的区域创建第二孔604。对于每组精细脚距连接，穿过桥接芯片可以形成多于一个的孔。在将桥接芯片514接合到相应的第一IC管芯502和第二IC管芯522之后，通过孔来分配底部填充材料。以这种方式引入底部填充材料减少了填料截留和/或破裂形成的机会，否则填料截留和/或破裂形成将影响桥接芯片组件的结构完整性。
上文所描述的结构和方法的至少一部分可在集成电路中实现。在形成集成电路时，通常在半导体晶片的表面上以重复的图案制造相同的管芯。每个管芯包括本文描述的设备，并且可以包括其他结构和/或电路。单独的管芯从晶片上被切割或切片，然后被封装为集成电路。本领域的技术人员将知道如何切割晶片和封装惯性以产生集成电路。
本领域技术人员将理解的是，以上讨论的示例性结构可以以原始形式(即具有多个未封装芯片的单个晶片)、作为裸管芯、以封装形式分布、或作为受益于具有根据示例性实施例中的一者或多者形成的多管芯结构的中间产品或最终产品的一部分而被并入。
本文描述的实施例的说明旨在提供对个钟实施例的一般理解，并且它们不旨在作为可以利用本文描述的结构和技术的装置、方法和***的所有元件和/或特征的完整描述。在给出本文的教导的情况下，许多其他实施例对于本领域技术人员将变得显而易见；其他实施例被利用并由此衍生，使得可以在不脱离本公开的范围的情况下做出结构和逻辑的替换和改变。还应注意的是，在一些替代实现中，本文中所描述的示例性方法的一些步骤可不按照图中所描述或指出的次序发生(如图所示)。例如，取决于所涉及的功能，连续描述或示出的两个步骤实际上可以基本上同时执行，或者某些步骤有时可以以相反的次序执行。附图也仅是表示性的并且不是按比例绘制的。因此，说明书和附图被视为是说明性的而非限制性的。
贯穿本说明书对“一个实施例”或“实施例”的引用旨在意味着结合该实施例描述的特定特征、结构或特性包括在所要求保护的主题的至少一个实施例中。应当理解的是，短语“在一个实施方式中”或“实施例”的出现不一定都指相同的实施例。此外，如果实际上示出多于一个实施例，则本文可以单独地和/或共同地通过术语“实施例”提及实施例，这仅仅是为了方便并且不旨在将本申请的范围限制于任何单个实施例或发明概念。因此，尽管本文已经示出和描述了特定实施例，但应当理解的是，实现相同目的的布置可以替代示出的特定实施例；也就是说，本公开旨在覆盖各种实施例的任何和所有调整或变化。给定本文的教导，上述实施例和本文未具体描述的其他实施例的组合将对本领域技术人员变得显而易见。
本文中使用的术语仅用于描述特定实施例的目的，而并非旨在限制。如本文中使用的，除非上下文另有明确指示，否则单数形式“一个(a)”、“一个(an)”和“该(the)”旨在也包括复数形式。将进一步理解的是，当在本说明书中使用术语“包括(comprises)”和/或“包括(comprising)”时，其指定所述特征、步骤、操作、元件和/或部件的存在，但不排除一个或多个其他特征、步骤、操作、元件、部件和/或其组合的存在或附加。诸如“上方”和“下方”的术语在使用时旨在指示元件或结构相对于彼此的定位，与绝对高度相反。
以下权利要求中的任何装置或步骤加功能元件的对应结构、材料、动作和等效物旨在包括用于结合如具体要求保护的其他要求保护的元件来执行该功能的任何结构、材料或动作。已经出于说明和描述的目的呈现了各种实施例的描述，但并不旨在是详尽的或限于所公开的形式。在不脱离本发明的范围的情况下，许多修改和变化对本领域的普通技术人员而言将是显而易见的。选择和描述实施例以便最好地解释原理和实际应用，并且使本领域的其他普通技术人员能够理解具有适于预想的特定用途的各种修改的各种实施例。
提供摘要以符合37C.F.R.§1.72(b)，其要求将允许读者快速确定本技术公开的性质的摘要。在理解其不用于解释或限制权利要求的范围或含义的情况下提交。此外，在以上具体实施方式中，可以看出，出于精简本公开的目的，在单个实施例中将各种特征组合在一起。本公开的该方法不应被解释为反映所要求保护的实施例需要比在每个权利要求中明确陈述的更多的特征的意图。相反，如所附权利要求所反映的，所要求保护的主题可以少于单个实施例的所有特征。因此，以下权利要求由此被结合到具体实施方式中，其中每个权利要求独立地作为单独要求保护的主题。
鉴于本文所提供的教导，本领域普通技术人员将能够预想技术和本公开的实施例的其他实现和应用。尽管本文已经参考附图描述了说明性实施例，但是应理解的是，说明性实施例不限于那些精确的实施例，并且在不脱离所附权利要求的范围的情况下，本领域的技术人员在其中进行各种其他改变和修改。

Claims (20)

1.一种用于制造桥接芯片组件的方法，所述桥接芯片组件具有用于互连两个或多个集成电路(IC)管芯的非导电底部填充，所述IC管芯中的每个IC管芯具有第一区域和第二区域，所述第一区域包括具有与其相关联的第一脚距的第一多个连接，所述第二区域包括具有与其相关联的第二脚距的第二多个连接或连接焊盘，所述第一脚距大于所述第二脚距，所述方法包括：
在所述IC管芯中的每个IC管芯的至少所述第二区域的上表面上附接非导电底部填充膜；
使用所述IC管芯中的第一IC管芯的所述第二多个连接或连接焊盘将所述IC管芯中的第一IC管芯接合至桥接芯片，所述桥接芯片至少包括具有与其相关联的所述第二脚距的第一多个连接焊盘或连接，所述桥接芯片的所述第一多个连接焊盘或连接与所述IC管芯中的所述第一IC管芯的对应的第二多个连接或连接焊盘对准；以及
使用所述IC管芯的第二IC管芯的所述第二多个连接或连接焊盘将所述IC管芯的第二IC管芯接合到所述桥接芯片，所述桥接芯片包括具有与其相关联的所述第二脚距的第二多个连接焊盘或连接，所述桥接芯片的所述第二多个连接焊盘或连接与所述IC管芯的所述第二IC管芯的对应的第二多个连接或连接焊盘对准；
其中，所述桥接芯片组件包括至少与所述第一IC管芯和所述第二IC管芯接合的所述桥接芯片以及设置在所述桥接芯片与所述第一IC管芯和所述第二IC管芯之间的所述非导电底部填充膜。
2.根据权利要求1所述的方法，其中，将所述非导电底部填充膜附接至所述IC管芯中的每个IC管芯的至少所述第二区域的上表面上包括在所述IC管芯的至少所述第二区域中将所述底部填充膜层压至所述IC管芯中的每个IC管芯的所述上表面上。
3.根据权利要求1所述的方法，其中，所述非导电底部填充膜的横截面厚度匹配于或略小于所述第一多个连接在所述IC管芯的所述上表面上方的高度。
4.根据权利要求1所述的方法，进一步包括将所述桥接芯片组件接合至有机基板，所述有机基板适于接收所述桥接芯片，使得所述IC管芯中的每个IC管芯的所述第一多个连接与在所述有机基板的上表面上形成的对应的连接焊盘成平面。
5.根据权利要求4所述的方法，进一步包括在所述桥接芯片组件与所述有机基板之间形成毛细管底层填充。
6.根据权利要求4所述的方法，其中，在将所述桥接芯片接合到所述IC管芯之后，所述IC管芯中的每个IC管芯的所述第一多个连接被形成为具有大于所述桥接芯片的高度的高度，使得所述桥接芯片不阻碍所述桥接芯片组件到所述有机基板的接合。
7.根据权利要求1所述的方法，其中，所述非导电底部填充膜被配置为在所述IC管芯的所述第一区域和所述第二区域中覆盖所述IC管芯中的每个IC管芯的所述上表面。
8.根据权利要求1所述的方法，其中，所述非导电底部填充膜被配置为在所述IC管芯的所述第二区域中覆盖所述IC管芯中的每个IC管芯的所述上表面并且被从所述IC管芯中的每个IC管芯的所述第一区域省略。
9.根据权利要求1所述的方法，进一步包括：形成所述IC管芯中的每个IC管芯的包括具有第一熔点的材料的所述第一多个连接以及形成包括所述桥接芯片的具有第二熔点的材料的所述第二多个连接，所述第一熔点和所述第二熔点不同。
10.根据权利要求9所述的方法，其中，所述第一熔点低于所述第二熔点，使得在将所述桥接芯片组件接合至有机基板期间，将所述桥接芯片联合至所述IC管芯的所述第二多个连接不会熔化。
11.根据权利要求9所述的方法，其中，所述第一熔点高于所述第二熔点，使得在将所述桥接芯片联合到所述IC管芯期间，适于将所述桥接芯片组件接合到有机基板的所述第一多个连接不会熔化。
12.根据权利要求1所述的方法，进一步包括：在所述桥接芯片和所述IC管芯中的一个或多个IC管芯中的至少一个的上表面上形成至少一个坝体，所述坝体被配置成用于将底部填充材料的流动限制到仅所述IC管芯和/或所述桥接芯片的规定区域，从而防止所述底部填充材料在将所述桥接芯片接合到所述IC管芯期间流到所述IC管芯和/或所述桥接芯片的非预期表面上。
13.一种桥接芯片组件结构，包括：
至少第一和第二集成电路(IC)管芯，所述IC管芯中的每个IC管芯包括在其上表面上形成的具有与其相关联的第一脚距的第一多个连接，所述第一多个连接包括具有第一熔点的材料并且适于将所述桥接芯片组件结构与有机基板接合；以及
桥接芯片，所述桥接芯片包括在所述桥接芯片的上表面上形成的第二多个连接，所述第二多个连接具有与其相关联的第二脚距，所述第一脚距大于所述第二脚距，所述第二多个连接与在所述IC管芯的相应上表面上形成的对应连接焊盘接合，所述第二多个连接包括具有第二熔点的材料，所述第一熔点和所述第二熔点不同。
14.根据权利要求13所述的桥接芯片组件结构，其中，所述第一熔点低于所述第二熔点，使得在将所述桥接芯片组件结构接合至所述有机基板期间，将所述桥接芯片联合至所述IC管芯的所述第二多个连接不会熔化。
15.根据权利要求13所述的桥接芯片组件结构，其中，所述第一熔点高于所述第二熔点，使得在将所述桥接芯片联合至所述IC管芯期间，将所述桥接芯片组件接合至所述有机基板的所述第一多个连接不会熔化。
16.根据权利要求13所述的桥接芯片组件结构，进一步在所述桥接芯片和所述IC管芯中的一个或多个IC管芯中的至少一个的上表面上形成至少一个坝体，所述坝体被配置成用于将底部填充材料的流动限制到仅所述IC管芯和/或所述桥接芯片的规定区域，从而防止所述底部填充材料在将所述桥接芯片接合到所述IC管芯期间流到所述IC管芯和/或所述桥接芯片的非预期表面上。
17.根据权利要求13所述的桥接芯片组件结构，其中，所述桥接芯片包括穿过其形成的至少一个开口，所述开口被配置为传送引入所述桥接芯片组件结构中的底部填充材料，以填充所述桥接芯片与所述IC管芯之间的空间。
18.一种桥接芯片组件结构，包括：
至少第一和第二集成电路(IC)管芯，所述IC管芯中的每个IC管芯包括在其上表面上形成的具有与其相关联的第一脚距的第一多个连接，所述第一多个连接被配置用于将所述桥接芯片组件结构与有机基板接合；
桥接芯片，所述桥接芯片包括在所述桥接芯片的上表面上形成的第二多个连接，所述第二多个连接具有与其相关联的第二脚距，所述第一脚距大于所述第二脚距，所述第二多个连接与在所述IC管芯的相应上表面上形成的对应连接焊盘接合，所述桥接芯片包括穿过其形成的被配置成用于传送底部填充材料的开口；以及
底部填充材料，所述底部填充材料设置在所述桥接芯片与所述IC管芯之间的内部空间中，所述底部填充材料通过穿过所述桥接芯片的所述至少一个开口传送到所述内部空间中。
19.根据权利要求18所述的桥接芯片组件结构，进一步包括至少一个坝体，所述至少一个坝体在所述桥接芯片和所述IC管芯中的一个或多个IC管芯中的至少一个的上表面上形成，所述坝体被配置为用于将所述底部填充材料的流动限制到仅所述IC管芯和/或所述桥接芯片的规定区域，从而防止所述底部填充材料在将所述桥接芯片接合到所述IC管芯期间流到所述IC管芯和/或所述桥接芯片的非预期表面上。
20.一种用于制造桥接芯片组件的方法，所述桥接芯片组件具有用于互连两个或多个集成电路(IC)管芯的非导电底部填充，所述IC管芯中的每个IC管芯具有第一区域和第二区域，所述第一区域包括具有与其相关联的第一脚距的多个连接，所述第二区域包括具有与其相关联的第二脚距的多个连接焊盘，所述第一脚距大于所述第二脚距，所述方法包括：
提供桥接芯片，所述桥接芯片包括至少第一多个连接和第二多个连接，所述第一多个连接和所述第二多个连接具有与其相关联的所述第二脚距；
在所述桥接芯片的上表面上附接非导电底部填充膜并且覆盖所述第一多个连接和所述第二多个连接；
使用所述IC管芯中的第一IC管芯的所述多个连接焊盘将所述IC管芯中的所述第一IC管芯接合至所述桥接芯片，所述桥接芯片的所述第一多个连接与所述IC管芯中的所述第一IC管芯的对应的多个连接焊盘对准；以及
使用所述IC管芯中的第二IC管芯的所述多个连接焊盘将所述IC管芯中的所述第二IC管芯接合至所述桥接芯片，所述桥接芯片的所述第二多个连接与所述IC管芯中的所述第二IC管芯的对应的多个连接焊盘对准；
其中，所述桥接芯片组件包括至少与所述第一IC管芯和所述第二IC管芯接合的所述桥接芯片以及设置在所述桥接芯片与所述第一IC管芯和所述第二IC管芯之间的所述非导电底部填充膜。
CN202180071680.4A 2020-11-17 2021-11-09 用于具有毛细管底部填充的桥接芯片组件的结构及方法 Pending CN116508152A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/950,332 2020-11-17
US16/950,332 US11404379B2 (en) 2020-11-17 2020-11-17 Structure and method for bridge chip assembly with capillary underfill
PCT/CN2021/129428 WO2022105637A1 (en) 2020-11-17 2021-11-09 Structure and method for bridge chip assembly with capillary underfill

Publications (1)

Publication Number Publication Date
CN116508152A true CN116508152A (zh) 2023-07-28

Family

ID=81587915

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180071680.4A Pending CN116508152A (zh) 2020-11-17 2021-11-09 用于具有毛细管底部填充的桥接芯片组件的结构及方法

Country Status (6)

Country Link
US (1) US11404379B2 (zh)
JP (1) JP2023549141A (zh)
CN (1) CN116508152A (zh)
DE (1) DE112021005501T5 (zh)
GB (1) GB2616751A (zh)
WO (1) WO2022105637A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220367413A1 (en) * 2021-05-13 2022-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. Packages With Multiple Types of Underfill and Method Forming The Same

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6700209B1 (en) 1999-12-29 2004-03-02 Intel Corporation Partial underfill for flip-chip electronic packages
JP2003077944A (ja) 2001-06-22 2003-03-14 Nitto Denko Corp 接着フィルム付き半導体ウェハの製造方法
US7148560B2 (en) 2005-01-25 2006-12-12 Taiwan Semiconductor Manufacturing Co., Ltd. IC chip package structure and underfill process
US8866308B2 (en) 2012-12-20 2014-10-21 Intel Corporation High density interconnect device and method
US10192810B2 (en) 2013-06-28 2019-01-29 Intel Corporation Underfill material flow control for reduced die-to-die spacing in semiconductor packages
US9373559B2 (en) 2014-03-05 2016-06-21 International Business Machines Corporation Low-stress dual underfill packaging
US9503622B2 (en) 2014-03-10 2016-11-22 Apple Inc. Preventing artifacts due to underfill in flip chip imager assembly
US9330946B1 (en) 2015-11-20 2016-05-03 International Business Machines Corporation Method and structure of die stacking using pre-applied underfill
WO2017111957A1 (en) 2015-12-22 2017-06-29 Intel Corporation Semiconductor package with through bridge die connections
US10249736B2 (en) * 2016-06-15 2019-04-02 International Business Machines Corporation Aspect ratio trapping in channel last process
US11308540B2 (en) * 2017-07-11 2022-04-19 International Business Machines Corporation Real time recommendation engine
US10483156B2 (en) 2017-11-29 2019-11-19 International Business Machines Corporation Non-embedded silicon bridge chip for multi-chip module
US10580738B2 (en) * 2018-03-20 2020-03-03 International Business Machines Corporation Direct bonded heterogeneous integration packaging structures
US11289424B2 (en) * 2018-11-29 2022-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Package and method of manufacturing the same
US11107791B2 (en) * 2019-03-14 2021-08-31 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same
US11978685B2 (en) * 2019-07-25 2024-05-07 Intel Corporation Glass core patch with in situ fabricated fan-out layer to enable die tiling applications
US11049830B2 (en) * 2019-08-14 2021-06-29 International Business Machines Corporation Level shifting between interconnected chips having different voltage potentials
TW202111907A (zh) * 2019-09-05 2021-03-16 力成科技股份有限公司 以矽中介層作為互連橋的封裝晶片結構
US11164855B2 (en) * 2019-09-17 2021-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure with a heat dissipating element and method of manufacturing the same
US11310921B2 (en) * 2019-10-23 2022-04-19 International Business Machines Corporation Buried via in a circuit board
US11164817B2 (en) * 2019-11-01 2021-11-02 International Business Machines Corporation Multi-chip package structures with discrete redistribution layers
US11094637B2 (en) * 2019-11-06 2021-08-17 International Business Machines Corporation Multi-chip package structures having embedded chip interconnect bridges and fan-out redistribution layers
US11307496B2 (en) * 2019-11-19 2022-04-19 International Business Machines Corporation Metal brush layer for EUV patterning
US11574872B2 (en) * 2019-12-18 2023-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of manufacturing the same
US11062947B1 (en) * 2019-12-19 2021-07-13 Intel Corporation Inorganic dies with organic interconnect layers and related structures
US11735572B2 (en) * 2019-12-20 2023-08-22 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit package and method forming same
US11309216B2 (en) * 2020-01-27 2022-04-19 International Business Machines Corporation Large grain copper interconnect lines for MRAM
US11309246B2 (en) * 2020-02-05 2022-04-19 Apple Inc. High density 3D interconnect configuration
US11315902B2 (en) * 2020-02-12 2022-04-26 International Business Machines Corporation High bandwidth multichip module
US11456245B2 (en) * 2020-05-28 2022-09-27 Taiwan Semiconductor Manufacturing Company Limited Silicon interposer including through-silicon via structures with enhanced overlay tolerance and methods of forming the same
US11545434B2 (en) * 2020-06-05 2023-01-03 Intel Corporation Vertical die-to-die interconnects bridge
US11676940B2 (en) * 2020-08-12 2023-06-13 Advanced Micro Devices, Inc. Hybrid bonded interconnect bridging
US12021060B2 (en) * 2020-09-22 2024-06-25 Western Digital Technologies, Inc. Reducing keep-out-zone area for a semiconductor device
US11308257B1 (en) * 2020-12-15 2022-04-19 International Business Machines Corporation Stacked via rivets in chip hotspots
US11309383B1 (en) * 2020-12-15 2022-04-19 International Business Machines Corporation Quad-layer high-k for metal-insulator-metal capacitors

Also Published As

Publication number Publication date
DE112021005501T5 (de) 2023-08-24
JP2023549141A (ja) 2023-11-22
WO2022105637A1 (en) 2022-05-27
US11404379B2 (en) 2022-08-02
US20220157727A1 (en) 2022-05-19
GB2616751A (en) 2023-09-20
GB202308640D0 (en) 2023-07-26

Similar Documents

Publication Publication Date Title
TWI518812B (zh) 形成導線上凸塊互連的半導體裝置及方法
JP4703556B2 (ja) 電気基板にフリップ・チップを取り付ける方法、フリップ・チップ・アセンブリ及びアンダーフィル塗布ウエハを形成する方法
TWI567864B (zh) 在基板上形成高繞線密度互連位置的半導體裝置及方法
US8242010B2 (en) Electrical interconnect forming method
US8133761B2 (en) Packaged system of semiconductor chips having a semiconductor interposer
US8076232B2 (en) Semiconductor device and method of forming composite bump-on-lead interconnection
TWI529851B (zh) Manufacturing method of semiconductor device
TWI600094B (zh) Semiconductor device manufacturing method and semiconductor device
US20150214207A1 (en) Chip stack, semiconductor devices having the same, and manufacturing methods for chip stack
US9258904B2 (en) Semiconductor device and method of forming narrow interconnect sites on substrate with elongated mask openings
US20120252165A1 (en) Method for manufacturing a semiconductor device
JP2012069903A (ja) 半導体装置及びその製造方法
TW202326974A (zh) 半導體元件的安裝結構及半導體元件與基板的組合
WO2022105637A1 (en) Structure and method for bridge chip assembly with capillary underfill
CN114695138A (zh) 芯片到衬底的组装
JP6398499B2 (ja) 電子装置及び電子装置の製造方法
Nonaka et al. Low temperature touch down and suppressing filler trapping bonding process with a wafer level pre-applied underfilling film adhesive
TW201448071A (zh) 晶片堆疊、具有晶片堆疊之半導體裝置及晶片堆疊之製造方法
JP5385471B2 (ja) 半導体装置の製造方法
USRE44500E1 (en) Semiconductor device and method of forming composite bump-on-lead interconnection
WO2018198544A1 (ja) 半導体装置の製造方法および半導体装置
TWI776675B (zh) 半導體裝置封裝及其形成方法
TWI538129B (zh) 利用細長的遮罩開口在基板上形成窄互連位置的半導體裝置及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination