KR20120113672A - 액정 표시 장치 - Google Patents
액정 표시 장치 Download PDFInfo
- Publication number
- KR20120113672A KR20120113672A KR1020120034941A KR20120034941A KR20120113672A KR 20120113672 A KR20120113672 A KR 20120113672A KR 1020120034941 A KR1020120034941 A KR 1020120034941A KR 20120034941 A KR20120034941 A KR 20120034941A KR 20120113672 A KR20120113672 A KR 20120113672A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- wall
- liquid crystal
- pixel
- crystal display
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/122—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode having a particular pattern
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Geometry (AREA)
- Liquid Crystal (AREA)
Abstract
화소 내에서의 전계 분포를 균일하게 함으로써, 표시 모드 효율을 향상시키는 것이 가능한 액정 표시 장치를 제공하는 것이다. 액정 표시 장치는, 제1 전극과 제2 전극이 형성되는 제1 기판과, 액정층을 개재하여 상기 제1 기판과 대향 배치되는 제2 기판을 갖고, 상기 제1 전극과 상기 제2 전극을 갖는 화소의 영역이 매트릭스 형상으로 배치되고, 상기 제1 전극과 상기 제2 전극 사이에 인가되는 상기 제1 기판의 면내 방향의 전계에 의해 상기 액정층을 구동한다. 상기 화소의 영역마다 상기 제1 기판의 대향측에 형성되는 단차부를 갖는다. 상기 제1 전극 또는/및 상기 제2 전극은, 상기 단차부의 측벽면에 형성되는 벽 형상 전극과, 상기 벽 형상 전극의 변연부로부터 상기 제1 기판의 주면을 따라서 형성되는 평면 전극을 갖는다. 상기 벽 형상 전극과 상기 평면 전극이 전기적으로 접속되어 있다.
Description
본 발명은, 액정 표시 장치에 관한 것으로, 특히, 액티브 매트릭스형의 액정 표시 장치에 관한 것이다.
최근, 액정 표시 장치의 성능이 향상되고 있으며, 3∼4인치 사이즈의 중소형의 액정 표시 장치에서도 800×480 화소의 WVGA 표시가 가능한 제품이 요망되고 있다. 그러나, WVGA 표시가 가능한 중소형의 액정 표시 패널에서는, 한정된 표시 영역 내에 복수의 표시 화소(이하, 화소로 기재함)를 형성할 필요가 있기 때문에, 1개의 화소 폭이 30㎛ 정도로 된다. 이 때문에, 한층 더한 개구율의 향상이나 표시 모드 효율의 향상이 요망되고 있다.
이 표시 모드 효율을 향상시킨 액정 표시 장치로서, 예를 들면, 특허 문헌 1에 기재된 액정 표시 장치가 있다. 이 특허 문헌 1에 기재된 액정 표시 장치에서는, 화소 영역의 양단에 쌍을 이루는 전극을 형성하고, 한쪽의 전극(소스 전극)에 영상 신호를 공급하고, 다른 쪽의 전극(공통 전극)에 기준으로 되는 공통 신호를 공급함으로써, 액정 표시 패널의 주면과 평행한 전계(소위 횡전계)를 발생시켜, 액정 분자를 구동하는 구성으로 되어 있다. 특히, 특허 문헌 1에 기재된 액정 표시 장치는, 소스 전극 및 공통 전극이 제1 기판의 주면으로부터 제2 기판을 향하여 돌출되어 형성됨과 함께, 그 연장 방향이 제1 기판의 주면에 대하여 수직으로 되도록 형성되는 벽 형상의 전극 형상으로 되어 있다. 이와 같은 구성으로 함으로써, 특허 문헌 1의 액정 표시 장치에서는, 제1 기판에 가까운 영역으로부터 먼 영역(제2 기판에 가까운 영역)에서도, 전기력선의 밀도가 동일하게 되도록 하여, 표시 모드 효율을 향상시키는 구성으로 되어 있다.
한편, WVGA 표시가 가능한 중소형의 액정 표시 패널에서는, 개구 효율을 향상시키기 위해서, 인접하는 화소간의 간격도 매우 좁게 되어 있어, 각 화소의 소스 전극과 인접하는 화소의 공통 전극에 간격이 매우 작게 되어 있다. 이 때문에, 특허 문헌 1에 기재된 액정 표시 장치에서, 예를 들면, 백 표시를 행하는 화소와 흑 표시를 행하는 화소가 인접하는 영역에서는, 백 표시를 행하고 있는 화소의 소스 전극과 흑 표시를 행하고 있는 인접 화소의 공통 전극의 간격이 매우 근접하게 된다. 그 결과, 백 표시를 행하는 화소의 소스 전극으로부터 발생한 전기력선은 동일한 화소 내의 공통 전극으로 향함과 함께, 흑 표시를 행하는 인접 화소의 소스 전극으로도 향하게 된다. 이 경우, 백 표시를 행하는 화소 내의 소스 전극과 공통 전극간의 전기력선 밀도는 벽 형상으로 형성되는 소스 전극 및 공통 전극의 근방에서는 밀하고, 각 전극으로부터 떨어진 부분에서는 소하게 된다. 즉, 화소 영역 내에서의 전계 강도가 불균일하게 되어, 표시 모드 효율이 저하되게 되는 것이 우려되고 있다.
또한, 백 표시를 행하는 화소의 소스 전극으로부터 인접하는 흑 표시의 화소의 전극으로 향하는 전기력선이 생기고, 이 전기력선에 의해 흑 표시의 화소 영역 내의 액정 분자가 구동되어, 흑 표시 시에서의 투과율이 상승되게 되어, 다이내믹 레인지가 저하되게 되는 것이 우려되고 있다.
또한, 개구율을 향상시키기 위해서, 각 전극의 하층측에 드레인선 등의 신호선을 형성하는 것도 생각되지만, 각 신호선으로부터의 근접하는 각 전극으로 향하는 전기력선에 의해 액정 분자가 구동되어, 흑 표시 시에서의 투과율이 상승되게 되는 것도 우려되고 있다.
본 발명은 이들의 문제점을 감안하여 이루어진 것이며, 본 발명의 목적은, 화소 내에서의 전계 분포를 균일하게 함으로써, 표시 모드 효율을 향상시키는 것이 가능한 액정 표시 장치를 제공하는 것에 있다.
상기 과제를 해결하기 위해서, 제1 전극과 제2 전극이 형성되는 제1 기판과, 액정층을 개재하여 상기 제1 기판과 대향 배치되는 제2 기판과, 상기 제1 전극과 상기 제2 전극을 갖는 화소의 영역이 매트릭스 형상으로 배치되고, 상기 제1 전극과 상기 제2 전극 사이에 인가되는 상기 제1 기판의 면내 방향의 전계에 의해 상기 액정층을 구동하는 액정 표시 장치로서, 상기 화소의 영역마다 상기 제1 기판의 대향측에 형성되는 단차부를 갖고, 상기 제1 전극 또는/및 상기 제2 전극은, 상기 단차부의 측벽면에 형성되는 벽 형상 전극과, 상기 벽 형상 전극의 변연부로부터 상기 제1 기판의 주면을 따라서 형성되는 평면 전극을 갖고, 상기 벽 형상 전극과 상기 평면 전극이 전기적으로 접속되어 있는 액정 표시 장치이다.
본 발명에 따르면, 액정 표시 장치의 각 화소 내에서의 전계 분포를 균일하게 할 수 있어, 표시 모드 효율을 향상시킬 수 있다.
본 발명의 그 밖의 효과에 대해서는, 명세서 전체의 기재로부터 명백해진다.
도 1은 본 발명의 실시 형태 1의 액정 표시 장치의 화소 구성을 설명하기 위한 도면.
도 2는 본 발명의 실시 형태 1의 액정 표시 장치에서의 화소 구성을 설명하기 위한 단면도.
도 3은 본 발명의 실시 형태 1의 액정 표시 장치에서의 화소 전극과 공통 전극의 구성을 설명하기 위한 평면도.
도 4는 본 발명의 실시 형태 1의 벽전극을 형성하는 평면 전극 폭과 최대 표시 모드 효율의 관계 및 평면 전극 폭과 최대 표시 모드 효율을 제공하는 구동 전압의 관계를 설명하기 위한 도면.
도 5는 본 발명의 실시 형태 1의 화소에서의 전기력선의 분포를 설명하기 위한 도면.
도 6은 본 발명의 실시 형태 1의 화소 구성에서의 평면 전극 길이와 흑 표시 시의 배선 전위 5V일 때의 흑 투과율의 관계를 도시하는 도면.
도 7은 본 발명의 실시 형태 1의 화소 구성에서의 평면 전극 길이와 인접 화소의 흑 투과율의 관계를 도시하는 도면.
도 8은 본 발명의 실시 형태 2의 액정 표시 장치에서의 화소 구성을 설명하기 위한 단면도.
도 9는 본 발명의 실시 형태 2의 액정 표시 장치에서의 차폐 전극의 폭마다의 평면 전극 길이에 의한 표시 모드 효율 증가율을 도시하는 도면.
도 10은 본 발명의 실시 형태 2의 액정 표시 장치에서의 벽전극과 의사 벽전극 사이의 파라미터 설명도.
도 11은 본 발명의 실시 형태 2의 액정 표시 장치에서의 차폐 전극 폭마다의 벽전극의 평면 전극의 길이와 흑 표시 시의 흑 투과율의 관계를 도시하는 도면.
도 12는 본 발명의 실시 형태 2의 액정 표시 장치에서의 차폐 전극 폭마다의 벽전극의 평면 전극의 길이와 인접 화소의 흑 투과율의 관계를 도시하는 도면.
도 13은 본 발명의 실시 형태 2의 액정 표시 장치에서의 차폐 전극 폭과 인접 화소의 흑 투과율의 관계를 도시하는 도면.
도 14는 본 발명의 실시 형태 3의 액정 표시 장치에서의 화소 구성을 설명하기 위한 단면도.
도 15는 본 발명의 실시 형태 3의 벽전극의 상세 구성을 설명하기 위한 단면도.
도 16은 본 발명의 실시 형태 3의 다른 액정 표시 장치에서의 화소 구성을 설명하기 위한 단면도.
도 17은 본 발명의 실시 형태 4의 액정 표시 장치에서의 화소 구성을 설명하기 위한 단면도.
도 18은 본 발명의 실시 형태 4의 다른 액정 표시 장치에서의 화소 구성을 설명하기 위한 단면도.
도 19는 본 발명의 실시 형태 5의 액정 표시 장치에서의 화소 구성을 설명하기 위한 단면도.
도 20은 본 발명의 실시 형태 5의 다른 액정 표시 장치에서의 화소 구성을 설명하기 위한 단면도.
도 21은 본 발명의 실시 형태 6의 액정 표시 장치에서의 화소 구성을 설명하기 위한 단면도.
도 22는 본 발명의 실시 형태 6의 다른 액정 표시 장치에서의 화소 구성을 설명하기 위한 단면도.
도 23은 본 발명의 실시 형태 7의 액정 표시 장치에서의 화소 구성을 설명하기 위한 도면.
도 24는 본 발명의 실시 형태 7의 다른 액정 표시 장치에서의 화소 구성을 설명하기 위한 단면도.
도 25는 본 발명의 실시 형태 8의 액정 표시 장치에서의 화소 구성을 설명하기 위한 단면도.
도 26은 본 발명의 실시 형태 8의 다른 액정 표시 장치에서의 화소 구성을 설명하기 위한 단면도.
도 27은 본 발명의 실시 형태의 액정 표시 장치에서의 다른 화소 전극과 공통 전극의 구성을 설명하기 위한 평면도.
도 2는 본 발명의 실시 형태 1의 액정 표시 장치에서의 화소 구성을 설명하기 위한 단면도.
도 3은 본 발명의 실시 형태 1의 액정 표시 장치에서의 화소 전극과 공통 전극의 구성을 설명하기 위한 평면도.
도 4는 본 발명의 실시 형태 1의 벽전극을 형성하는 평면 전극 폭과 최대 표시 모드 효율의 관계 및 평면 전극 폭과 최대 표시 모드 효율을 제공하는 구동 전압의 관계를 설명하기 위한 도면.
도 5는 본 발명의 실시 형태 1의 화소에서의 전기력선의 분포를 설명하기 위한 도면.
도 6은 본 발명의 실시 형태 1의 화소 구성에서의 평면 전극 길이와 흑 표시 시의 배선 전위 5V일 때의 흑 투과율의 관계를 도시하는 도면.
도 7은 본 발명의 실시 형태 1의 화소 구성에서의 평면 전극 길이와 인접 화소의 흑 투과율의 관계를 도시하는 도면.
도 8은 본 발명의 실시 형태 2의 액정 표시 장치에서의 화소 구성을 설명하기 위한 단면도.
도 9는 본 발명의 실시 형태 2의 액정 표시 장치에서의 차폐 전극의 폭마다의 평면 전극 길이에 의한 표시 모드 효율 증가율을 도시하는 도면.
도 10은 본 발명의 실시 형태 2의 액정 표시 장치에서의 벽전극과 의사 벽전극 사이의 파라미터 설명도.
도 11은 본 발명의 실시 형태 2의 액정 표시 장치에서의 차폐 전극 폭마다의 벽전극의 평면 전극의 길이와 흑 표시 시의 흑 투과율의 관계를 도시하는 도면.
도 12는 본 발명의 실시 형태 2의 액정 표시 장치에서의 차폐 전극 폭마다의 벽전극의 평면 전극의 길이와 인접 화소의 흑 투과율의 관계를 도시하는 도면.
도 13은 본 발명의 실시 형태 2의 액정 표시 장치에서의 차폐 전극 폭과 인접 화소의 흑 투과율의 관계를 도시하는 도면.
도 14는 본 발명의 실시 형태 3의 액정 표시 장치에서의 화소 구성을 설명하기 위한 단면도.
도 15는 본 발명의 실시 형태 3의 벽전극의 상세 구성을 설명하기 위한 단면도.
도 16은 본 발명의 실시 형태 3의 다른 액정 표시 장치에서의 화소 구성을 설명하기 위한 단면도.
도 17은 본 발명의 실시 형태 4의 액정 표시 장치에서의 화소 구성을 설명하기 위한 단면도.
도 18은 본 발명의 실시 형태 4의 다른 액정 표시 장치에서의 화소 구성을 설명하기 위한 단면도.
도 19는 본 발명의 실시 형태 5의 액정 표시 장치에서의 화소 구성을 설명하기 위한 단면도.
도 20은 본 발명의 실시 형태 5의 다른 액정 표시 장치에서의 화소 구성을 설명하기 위한 단면도.
도 21은 본 발명의 실시 형태 6의 액정 표시 장치에서의 화소 구성을 설명하기 위한 단면도.
도 22는 본 발명의 실시 형태 6의 다른 액정 표시 장치에서의 화소 구성을 설명하기 위한 단면도.
도 23은 본 발명의 실시 형태 7의 액정 표시 장치에서의 화소 구성을 설명하기 위한 도면.
도 24는 본 발명의 실시 형태 7의 다른 액정 표시 장치에서의 화소 구성을 설명하기 위한 단면도.
도 25는 본 발명의 실시 형태 8의 액정 표시 장치에서의 화소 구성을 설명하기 위한 단면도.
도 26은 본 발명의 실시 형태 8의 다른 액정 표시 장치에서의 화소 구성을 설명하기 위한 단면도.
도 27은 본 발명의 실시 형태의 액정 표시 장치에서의 다른 화소 전극과 공통 전극의 구성을 설명하기 위한 평면도.
이하, 본 발명이 적용된 실시 형태에 대하여, 도면을 이용하여 설명한다. 단, 이하의 설명에서, 동일 구성 요소에는 동일 부호를 붙이고 반복 설명은 생략한다. 또한, X, Y, Z는 각각 X축, Y축, Z축을 나타낸다.
<실시 형태 1>
<전체 구성>
도 1은 본 발명의 실시 형태 1의 액정 표시 장치의 화소 구성을 설명하기 위한 도면이며, 이하, 도 1에 기초하여, 실시 형태 1의 액정 표시 장치의 전체 구성에 대하여 설명한다. 또한, 본원 명세서 중에서는, 컬러 필터 CF나 편광판 POL1, POL2 등에 의한 흡수의 영향이나 개구율의 영향을 배제한 투과율을 표시 모드 효율로 한다. 따라서, 백라이트 유닛측의 편광판 POL1로부터 출사된 직선 편광의 진동 방향이 표시면측의 편광판 POL2에 입사할 때에, 90도 회전되어 있는 경우의 표시 모드 효율을 100%로 한다.
도 1에 도시한 바와 같이, 실시 형태 1의 액정 표시 장치는, 화소 전극(제1 전극) PX나 박막 트랜지스터 TFT가 형성되는 제1 기판 SUB1과, 제1 기판 SUB1에 대향하여 배치되며 컬러 필터 등이 형성되는 제2 기판 SUB2와, 제1 기판 SUB1과 제2 기판 SUB2 사이에 협지되는 액정층으로 구성되는 액정 표시 패널 PNL을 갖는다. 그 액정 표시 패널 PNL과 그 액정 표시 패널 PNL의 광원으로 되는 도시하지 않은 백라이트 유닛(백라이트 장치)을 조합함으로써, 액정 표시 장치가 구성되어 있다. 제1 기판 SUB1과 제2 기판 SUB2의 고정 및 액정의 밀봉은, 제2 기판의 주변부에 고리 형상으로 도포된 시일재 SL로 고정되고, 액정도 밀봉되는 구성으로 되어 있다. 단, 실시 형태 1의 액정 표시 장치에서는, 액정이 봉입된 영역 중에서 표시 화소(이하, 화소로 약기함)가 형성되는 영역이 표시 영역 AR로 된다. 따라서, 액정이 봉입되어 있는 영역 내라도, 화소가 형성되어 있지 않아 표시에 관련되지 않는 영역은 표시 영역 AR로는 되지 않는다.
또한, 제2 기판 SUB2는, 제1 기판 SUB1보다도 작은 면적으로 되어 있어, 제1 기판 SUB1의 도면 중 하측의 변부를 노출시키도록 되어 있다. 이 제1 기판 SUB1의 변부에는, 반도체 칩으로 구성되는 구동 회로 DR이 탑재되어 있다. 이 구동 회로 DR은, 표시 영역 AR에 배치되는 각 화소를 구동한다. 또한, 이하의 설명에서는, 액정 표시 패널 PNL의 설명에서도, 액정 표시 장치로 기재하는 경우가 있다. 또한, 제1 기판 SUB1 및 제2 기판 SUB2로서는, 예를 들면 주지의 글래스 기판이 기재로서 이용되는 것이 일반적이지만, 수지성의 투명 절연 기판이어도 된다.
실시 형태 1의 액정 표시 장치에서는 제1 기판 SUB1의 액정측의 면으로서 표시 영역 AR 내에는, 도 1 중 X 방향으로 연장되며 Y 방향으로 병설되고, 구동 회로 DR로부터의 주사 신호가 공급되는 주사 신호선(게이트선) GL이 형성되어 있다. 또한, 도 1 중 Y 방향으로 연장되며 X 방향으로 병설되고, 구동 회로로부터의 영상 신호(계조 신호)가 공급되는 영상 신호선(드레인선) DL이 형성되어 있다. 인접하는 2개의 드레인선 DL과 인접하는 2개의 게이트선 GL로 둘러싸인 영역이 화소를 구성하고, 복수의 화소가, 드레인선 DL 및 게이트선 GL을 따라서, 표시 영역 AR 내에서 매트릭스 형상으로 배치되어 있다.
각 화소는, 예를 들면 도 1에 도시한 바와 같이, 게이트선 GL로부터의 주사 신호에 의해 온/오프 구동되는 박막 트랜지스터 TFT와, 이 온으로 된 박막 트랜지스터 TFT를 통하여 드레인선 DL로부터의 영상 신호가 공급되는 화소 전극 PX와, 커먼선 CL을 통하여 영상 신호의 전위에 대하여 기준으로 되는 전위를 갖는 공통 신호가 공급되는 공통 전극(제2 전극) CT를 구비하고 있다. 도 1에서는, 화소 전극 PX 및 공통 전극 CT를 모식적으로 선 형상으로 기재하고 있지만, 실시 형태 1의 화소 전극 PX 및 공통 전극 CT의 구성에 대해서는, 후에 상술한다. 또한, 실시 형태 1의 박막 트랜지스터 TFT는, 그 바이어스의 인가에 의해 드레인 전극과 소스 전극이 교체되도록 구동되지만, 본 명세서 중에서는, 편의상, 드레인선 DL과 접속되는 측을 드레인 전극, 화소 전극 PX와 접속되는 측을 소스 전극이라고 기재한다.
화소 전극 PX와 공통 전극 CT 사이에는, 제1 기판 SUB1의 주면에 평행한 성분을 갖는 전계가 생기고, 이 전계에 의해 액정의 분자를 구동시키도록 되어 있다. 이와 같은 액정 표시 장치는, 소위 광시야각 표시를 할 수 있는 것으로서 알려져 있고, 액정에의 전계의 인가의 특이성으로부터, IPS 방식 혹은 횡전계 방식이라고 불린다. 또한, 이와 같은 구성의 액정 표시 장치에서, 액정에 전계가 인가되어 있지 않은 경우에 광 투과율을 최소(흑 표시)로 하고, 전계를 인가함으로써 광 투과율을 향상시켜 가는 노멀리 블랙 표시 형태로 표시를 행하도록 되어 있다.
각 드레인선 DL 및 각 게이트선 GL은 그 단부에서 시일재 SL을 넘어 각각 연장되어, 외부 시스템으로부터 플렉시블 프린트 기판 FPC를 통하여 입력되는 입력 신호에 기초하여, 영상 신호나 주사 신호 등의 구동 신호를 생성하는 구동 회로 DR에 접속된다. 단, 실시 형태 1의 액정 표시 장치에서는, 구동 회로 DR을 반도체 칩으로 형성하고 제1 기판 SUB1에 탑재하는 구성으로 하고 있지만, 영상 신호를 출력하는 영상 신호 구동 회로와 주사 신호를 출력하는 주사 신호 구동 회로 중 어느 한쪽 또는 그 양방의 구동 회로를 플렉시블 프린트 기판 FPC에 테이프 캐리어 방식이나 COF(Chip On Film) 방식으로 탑재하고, 제1 기판 SUB1에 접속시키는 구성 이어도 된다.
<화소의 상세 구성>
도 2는 본 발명의 실시 형태 1의 액정 표시 장치에서의 화소 구성을 설명하기 위한 단면도이고, 도 3은 본 발명의 실시 형태 1의 액정 표시 장치에서의 화소 전극과 공통 전극의 구성을 설명하기 위한 평면도이다. 단, 이하의 설명에서는, 화소 전극 PX를 벽 형상의 전극 형상으로 하고, 공통 전극 CT를 한 쌍의 선 형상 전극으로 형성하는 의사적인 벽 형상의 전극으로 하는 경우에 대하여 설명하지만, 공통 전극 CT를 벽 형상 전극으로 하고, 화소 전극 PX를 의사적인 벽 형상 전극으로 하는 구성이어도 된다.
도 3에 도시한 1화소분의 벽전극(제1 전극) PX와 선 형상 전극(제2 전극) CT1, CT2의 위치 관계로부터 명백해지는 바와 같이, 실시 형태 1의 액정 표시 장치에서의 화소 PXL은, 화소 PXL의 주연부에 형성된 화소 전극(벽전극) PX와, 그 벽전극 PX의 사이의 영역에 형성된 한 쌍의 선 형상 전극 CT1, CT2로 이루어지는 공통 전극을 구비하는 구성으로 되어 있다. 벽전극 PX는 2점 쇄선으로 나타내는 인접 화소와의 경계부 즉 화소 PXL의 주연부를 따라서 화소 PXL의 영역을 둘러싸도록 하여 형성되어 있다. 선 형상 전극 CT1, CT2는, 화소 PXL의 길이 방향(도면 중 Y 방향)을 따라서 형성되어 있다.
특히, 실시 형태 1의 액정 표시 장치에서는, 2점 쇄선으로 나타내는 화소 경계부에 볼록 형상으로 성형된 절연막 PAS3이 형성되어 있고, 이 구성에 의해 화소 PXL의 주연부를 따른 단차를 형성하고 있다. 그 단차의 측벽면 즉 절연막 PAS3의 측벽면에는 벽 형상 전극 PX1이 형성되고, 그 벽 형상 전극 PX1로부터 연속하여 제1 기판 SUB1의 주면을 따른 평면 전극(제1 평면 전극) PX2가 형성되고, 벽 형상 전극 PX1과 평면 전극 PX2에 의해 벽전극 PX가 형성되어 있다. 이 구성에 의해, 제1 기판 SUB1의 주면에 대하여 세워 설치(경사)되는, 즉 제2 기판 SUB2가 배치되는 측을 향하여 그 제1 기판 SUB1의 주면에 대하여 세워 설치되는 원환 형상의 벽 형상 전극 PX1을 형성하고, 벽전극 PX가 화소 PXL의 주연부를 따라서 해당 화소 PXL의 영역을 둘러싸도록 배치되는 구성으로 하고 있다. 또한, 그 절연막 PAS3은 인접하는 화소 PXL과의 경계 부분에 형성되어 있으므로, 투광성을 갖는 절연막 재료에 한정되는 것이 아니라, 후에 상술하는 바와 같이, 차광성의 절연막 재료로 형성해도 된다.
이때, 도 2의 단면도에 도시한 바와 같이, 2점 쇄선으로 나타내는 화소 경계부를 걸치도록 하여 벽 형상의 절연막 PAS3이 형성되어 있고, 그 측면에 형성되는 벽 형상 전극 PX1의 기판면측의 단부(변연부)로부터 제1 기판 SUB1의 주면의 면내 방향으로 연장되어 평면 전극 PX2가 구성되어 있다. 또한, 도 2 중에 도시한 화소 PXL의 양단에 배치되는 벽전극 PX의 사이의 영역에는, 공통 전극 CT를 형성하는 한 쌍의 선 형상 전극 CT1, CT2가 액정층 LC를 개재하여 중첩되도록 형성되어 있다.
즉, 실시 형태 1의 액정 표시 패널에서는, 제1 기판 SUB1의 한쪽의 표면인 대향면측에, 박막 트랜지스터의 게이트 절연막이나 게이트선과 드레인선을 절연하기 위한 절연막 PAS1이 형성되고, 그 절연막 PAS1의 상층에 드레인선 DL이 형성되어 있다. 드레인선 DL의 상층에는 드레인선 DL을 보호하기 위한 절연막 PAS2가 형성되어 있고, 그 절연막 PAS2의 상층에 액정층 LC의 측으로 돌출된 볼록 형상의 절연막 PAS3이 형성되어 있다. 이때, 박막 트랜지스터 TFT는 절연막 PAS3의 형성 영역 즉 벽전극 PX의 형성 영역과 중첩되는 영역 TA에 형성되는 구성으로 되어 있고, 이에 의해 블랙 매트릭스(차광막) BM에 의해 차광되는 영역에 박막 트랜지스터 TFT를 형성하고, 화소의 개구율을 향상시키고 있다. 단, 박막 트랜지스터 TFT의 형성 위치는 이것에 한정되는 것이 아니라, 다른 위치이어도 된다.
또한, 화소 전극인 벽전극 PX의 일부를 구성하는 평면 전극 PX2가 절연막 PAS2의 상층에 형성되어 있다. 그 평면 전극 PX2는 절연막 PAS2의 액정측면에 원환 형상으로 형성되어 있고, 특히, 평면 전극 PX2의 외연부가 벽 형상 전극 PX1의 하방측의 주연부와 일체로 접속되는 구성으로 되어 있다. 즉, 실시 형태 1의 벽전극 PX에서는, 원환 형상으로 형성되는 벽 형상 전극 PX1의 하방측의 주연부가 절연막 PAS2의 상면에 소정 폭 L1로 연장되어 평면 전극 PX2를 형성하는 구성으로 되어 있다. 이 구성에 의해, 원환 형상으로 형성되는 벽 형상 전극 PX1의 하방측으로부터의 전기력선이 절연막 PAS3의 하방측 즉 제1 기판 SUB1의 측으로 돌아 들어가, 인접하는 화소 PXL의 벽전극 PX로 향하는 것을 방지하는 것이 가능하게 된다. 또한, 상세에 대해서는, 후에 상술한다.
또한, 절연막 PAS2의 상면에는, 화소 PXL의 도면 중 X 방향의 중간에, 도면 중 Y 방향으로 연장되는 선 형상 전극 CT1이 형성되어 있다. 또한, 제2 기판 SUB2의 측에는, 선 형상 전극 CT1과 쌍을 이루는 선 형상 전극 CT2가 형성되어 있다. 이 선 형상 전극 CT1과 선 형상 전극 CT2는 액정 표시 패널의 면내 방향 즉 표시면측 및 이면측으로부터 보아, 적어도 일부가 중첩되도록 형성되어 있고, 액정층 LC를 개재하여 대향 배치되어 있다. 이 구성에 의해, 한 쌍의 선 형상 전극 CT1과 선 형상 전극 CT2 사이에 끼워지는 영역의 액정층 LC에 인가되는 전위를 동전위로 유지하여, 이 벽 형상을 이루는 동전위의 영역을 의사적인 벽전극으로 하는 공통 전극(의사 벽전극) CT를 형성하고 있다. 이때, 의사 벽전극 CT로 되는 영역 즉 선 형상 전극 CT1, CT2가 중첩되는 영역에서도 액정 분자를 구동할 수 있으므로, 의사 벽전극 CT의 영역에서 표시 모드 효율이 저하되게 되는 것을 방지할 수 있다. 또한, 상세에 대해서는 후술한다.
한편, 액정층 LC를 개재하여 제1 기판 SUB1과 대향 배치되는 제2 기판 SUB2의 표면 중에서, 액정층 LC의 측인 대향면측에는, 차광막인 블랙 매트릭스 BM이 형성되어 있다. 그 블랙 매트릭스 BM은, 종래와 마찬가지로, 인접 화소 PXL과의 사이의 영역에 형성되어 있고, 각 화소 PXL의 주연부를 따라서 X 방향 및 Y 방향으로 형성되어 있다. 단, 블랙 매트릭스 BM은, 드레인선 DL의 연장 방향인 Y 방향만 등이어도 된다.
또한, 제2 기판 SUB2의 대향면측에는, 1개의 화소 PXL마다 R(적), G(녹), B(청) 중 어느 하나의 컬러 필터 CF가 형성되고, RGB의 화소 PXL로 컬러 표시용의 단위 화소를 형성하고 있다. 또한, 컬러 필터 CF의 상층에는 선 형상 전극 CT2가 형성되며, 제1 기판 SUB1측의 선 형상 전극 CT1과 액정층 LC를 개재하여 대향하는 위치에 형성되어 있다. 컬러 필터 CF의 상층에는, 블랙 매트릭스 BM 및 컬러 필터 CF 및 선 형상 전극 CT2를 덮도록 하여 주지의 배향막 ORI가 형성되어 있다.
이 구성으로 이루어지는 실시 형태 1의 액정 표시 패널 PNL의 이면측인 백라이트 유닛측에 편광판 POL1이 접착됨과 함께, 표시면측에 편광판 POL2가 접착되어 있다.
또한, 본 실시 형태 1에서는, 벽전극 PX를 형성하는 평면 전극 PX2와 선 형상 전극 CT1을 동층에 형성하는 구성으로 하였지만, 예를 들면, 선 형상 전극 CT1의 상층에 절연막을 형성하고, 이 절연막의 상층에 평면 전극 PX2를 포함하는 벽전극 ST를 형성하는 등의 다른 구성이어도 된다. 또한, 화소 전극으로 되는 벽전극 PX를 형성하는 벽 형상 전극 PX1 및 평면 전극 PX2, 및 공통 전극으로 되는 의사 벽전극 CT를 형성하기 위한 선 형상 전극 CT1, CT2는, 예를 들면 투명 도전막 재료인 ITO(Indium Tin Oxide) 및 산화 아연계의 AZO(Aluminum doped Zinc Oxide)나 GZO(Gallium doped Zinc Oxide) 등을 이용하는 것이 가능하다.
<벽전극의 상세 효과>
다음으로, 도 4에 본 발명의 실시 형태 1의 벽전극을 형성하는 평면 전극 폭과 최대 표시 모드 효율의 관계 및 평면 전극 폭과 최대 표시 모드 효율을 제공하는 구동 전압의 관계를 설명하기 위한 도면, 도 5에 본 발명의 실시 형태 1의 화소에서의 전기력선의 분포를 설명하기 위한 도면을 도시하고, 이하, 도 4 및 도 5에 기초하여, 실시 형태 1의 벽전극에 대하여 상세하게 설명한다. 단, 도 5에서, 도 5의 (a)는 평면 전극 PX2를 갖지 않는 즉 벽 형상 전극 PX1만으로 벽전극 PX를 형성한 경우의 전기력선의 분포를 나타내고, 도 5의 (b)는 평면 전극 PX2를 갖는 즉 벽 형상 전극 PX1과 평면 전극 PX2로 벽전극 PX를 형성한 경우의 전기력선의 분포를 나타낸다. 또한, 실시 형태 1의 액정 표시 패널 PXL에서는, 화소 PXL의 양단의 벽전극 PX를 화소 전극으로 하고, 의사 벽전극 CT를 공통 전극으로 하는 경우에 대하여 설명하지만, 화소 PXL의 양단의 벽전극을 공통 전극으로 하고, 의사 벽전극을 화소 전극으로 하는 구성이어도 된다. 이 구성으로 함으로써, 화소 PXL의 양단의 벽전극을 화소 전극으로서 이용한 경우보다도 후술하는 인접 화소의 흑 투과율을 억제할 수 있다.
도 4에 도시한 표시 모드 효율은, 백 표시 화소와 흑 표시 화소를 교대로 배열하였을 때의 하나의 백 표시 화소의 값이고, 특히, 컬러 필터 CF나 편광판 POL1, POL2 등에 의한 흡수의 영향이나 개구율의 영향을 배제한 투과율이다. 따라서, 백라이트 유닛측의 편광판 POL1로부터 출사된 직선 편광의 진동 방향이 그 반대측(표시면측)의 편광판 POL2에 입사할 때에 90도 회전되어 있는 경우에, 표시 모드 효율이 100%로 된다.
도 4에 도시한 평면 전극 폭과 최대 표시 모드 효율의 관계를 나타내는 그래프 r1로부터 명백해지는 바와 같이, 실시 형태 1의 벽전극 PX를 구성하는 평면 전극 PX2의 전극 폭 L1에 대하여, 최대 표시 모드 효율의 최대값이 존재한다. 즉, 실시 형태 1의 벽전극 PX의 구조에서는, 평면 전극 PX2를 형성하지 않은 경우로 되는 평면 전극 폭 L1이 L1=0㎛의 경우에 최대 표시 모드 효율이 86%인 것에 대하여, L1=2㎛의 경우에 최대 표시 모드 효율이 최대값인 88%로 된다. 또한, 평면 전극 폭 L1이 L1=2㎛보다도 큰 L1=3㎛의 경우에는, 최대 표시 모드 효율이 86%로 저하되게 된다. 따라서, 그래프 r1로부터 평면 전극 폭 L1을 L1=0.5∼2.8㎛로 형성함으로써, 최대 표시 모드 효율을 향상시킬 수 있고, 특히, L1=2㎛가 바람직하다.
또한, 평면 전극 폭과 최대 표시 모드 효율을 제공하는 구동 전압(이하, Vmax로 함)의 관계를 나타내는 그래프 r2로부터 명백해지는 바와 같이, 평면 전극 PX2의 전극 폭 L1을 길게(넓게) 함으로써, 구동 전압 Vmax는 순차적으로 저하된다. 이것은 평면 전극 폭 L1을 크게 하는 것과, 벽전극 PX와 의사 벽전극 CT 사이의 거리를 짧게 하는 것은 등가로, 벽전극 PX와 의사 벽전극 CT 사이에 인가되는 전계 강도를 크게 할 수 있기 때문이다. 따라서, 평면 전극 PX2는 액정 분자의 구동 전압의 저전압화에 기여할 수 있다.
이상의 것으로부터, 실시 형태 1의 액정 표시 패널 PNL에서는, 벽전극 PX를 구성하는 평면 전극 PX2의 전극 폭 L1을 L1=0.5∼2.8㎛로 형성함으로써, 최대 표시 모드 효율을 향상시키면서 구동 전압의 저전압화를 실현할 수 있다. 바람직하게는, 평면 전극 PX2의 전극 폭 L1을 L1=2∼2.8㎛로 형성함으로써, 구동 전압을 대폭 저전압화시키면서 최대 표시 모드 효율을 향상시킬 수 있다.
또한, 도 5의 (a)에 도시한 바와 같이, 화소 양단의 벽전극 PX에 평면 전극을 형성하지 않은, 즉 벽전극 PX가 벽 형상 전극 PX1만으로 형성되는 경우에는, 화소 전극으로 되는 벽전극 PX가 의사 벽전극 CT보다 인접 화소 PXL의 벽 형상 전극 PX1에 근접되기 때문에, 예를 들면, 도 5의 (a) 중 좌측의 벽전극 PX의 하측(제1 기판측) 변부로부터 발생한 전기력선 LF1, LF2, 및 도 5의 (a) 중 우측의 벽전극 PX의 하측 변부로부터 발생한 전기력선 LF1', LF2'는 각각 인접 화소의 전극(벽전극 PX)으로 향하게 된다. 그 결과, 화소 전극인 벽 형상 전극 PX1과 공통 전극인 의사 벽전극 CT 사이의 전기력선 LF의 밀도는, 벽전극 PX의 근방에서 밀하게(도 5의 (a) 중에 DA로 나타냄) 되고, 벽전극 PX로부터 떨어진 곳 즉 의사 벽전극 CT의 근방에서 소하게(도 5의 (a) 중에 SA로 나타냄) 된다. 이것에 기인하여, 각 화소 PXL 내에서의 전극간의 전계 강도가 불균일해져, 표시 모드 효율이 저하되게 된다.
한편, 도 5의 (b)에 도시한 바와 같이, 벽전극 PX에 평면 전극 PX2를 형성한 즉 벽전극 PX가 벽 형상 전극 PX1과 평면 전극 PX2로 형성되는 경우에는, 벽전극 PX와 의사 벽전극 CT 사이의 전기력선 LF의 밀도를 균일화할 수 있다. 즉, 화소 전극인 벽전극 PX와 공통 전극인 의사 벽전극 CT 사이의 전기력선 LF의 밀도는 벽전극 PX의 근방에서 밀(도 5의 (b) 중에 DA로 나타냄)함과 함께, 벽전극 PX로부터 떨어진 영역 즉 의사 벽전극 CT의 근방에서도 밀하게 된다.
이 이유는 2가지의 것이 생각된다. 하나는, 전술한 대로 벽 형상 전극 PX1에 평면 전극 PX2를 형성함으로써 의사 벽전극 CT와의 사이의 거리가 좁아져, 전기력선 LF의 밀도의 불균일성이 억제되는 것이다(이유 1). 또 하나는, 전기력선 LF가 전극(벽 형상 전극 PX1, 평면 전극 PX2)으로부터 수직으로 발생하는 것과, 2개 이상 교차하는 일은 없기 때문에, 평면 전극 PX2의 상면(액정층 LC측)으로부터 발생한 다량의 전기력선 LF는 벽 형상 전극 PX1로부터 발생한 전기력선 LF에 의해 의사 벽전극 CT의 방향으로 급격하게 구부러진다. 이 전기력선(예를 들면, 전기력선 LF1, LF2, LF1', LF2')이 평면 전극 PX2와 의사 벽전극 CT 사이를 지나서 인접 화소의 전극으로 향하지 않고 의사 벽전극 CT에 도달하여, 벽전극 PX와 의사 벽전극 CT 사이의 전기력선 LF의 밀도의 변화 억제에 기여한다. 따라서, 벽전극 PX를 벽 형상 전극 PX1과 평면 전극 PX2로 형성함으로써, 평면 전극 PX2가 없는 경우의 전계 강도의 불균일성을 억제할 수 있다(이유 2). 이 이유 1, 2로부터, 벽전극 PX에 평면 전극 PX2를 형성함으로써, 화소 PXL 내의 전계 강도 불균일에 의한 표시 모드 효율의 저하를 억제할 수 있다고 생각된다. 즉, 평면 전극 PX2를 형성함으로써, 각 화소 내의 모든 영역에서의 전기력선 LF를 밀하게 하는 것이 가능하게 되어, 효율적으로 액정 분자를 구동하는 것이 가능하게 되므로, 표시 모드 효율을 향상시키는 것이 가능하게 된다.
이때, 도 4에 도시한 바와 같이, 최대 표시 모드 효율은 평면 전극 PX2의 길이(전극 폭) L1이 2㎛에서 피크로 되고, 그 이상 길게 하면 저하된다. 이것은, 평면 전극 PX2가 길어지면 액정층 두께 방향(Z 방향)의 전기력선 LF의 성분의 비율이 증대되기 때문에, 액정층 LF를 형성하는 액정 분자의 틸트각이 증대되어, 필요한 위상차가 얻어지지 않는 것이 원인이다. 따라서, 벽전극 PX의 평면 전극 PX2의 길이는 화소 PXL 내의 전계가 지나치게 종전계로 되지 않도록 적절히 선택할 필요가 있다.
다음으로, 도 6에 본 발명의 실시 형태 1의 화소 구성에서의 평면 전극 길이와 흑 표시 시의 배선 전위 5V일 때의 흑 투과율의 관계를 도시하는 도면, 도 7에 본 발명의 실시 형태 1의 화소 구성에서의 평면 전극 길이와 인접 화소의 흑 투과율의 관계를 도시하는 도면을 나타내고, 이하, 도 6 및 도 7에 기초하여, 실시 형태 1의 벽전극에 의한 흑 표시 시의 배선 전위에 대한 흑 투과율 증가 억제의 효과에 대하여 설명한다. 또한, 도 6 및 도 7에 도시한 계측 결과는 드레인선 DL에 대한 결과이다.
배선에는 드레인선 DL과 게이트선 GL이 있고, 이들 배선 전위는 액정 배향을 변화시키는 데에 충분한 전위로 되어, 실시 형태 1에서도 배선으로부터 발생한 전기력선이 흑 표시 시의 투과율(이하, 흑 투과율이라고 함)을 증대시킬 우려가 있다.
도 6의 그래프 r3으로부터 명백해지는 바와 같이, 벽전극에 평면 전극이 없는 경우 즉 L1=0(제로)의 경우에는, 흑 투과율이 약 0.5%로 되는 것에 대하여, 평면 전극 PX2의 길이 L1이 L1=0.5㎛ 이상에서 흑 투과율이 0.1% 이하로 되고, 평면 전극 PX의 길이 L1이 L1=1㎛ 이상의 경우에는 흑 투과율이 0.06% 이하로 된다. 이 그래프 r3으로부터, 평면 전극 PX2의 길이 L1은 L1=0.5㎛ 이상으로 하는 것이 좋고, 적합하게는 L1=1㎛ 이상이 바람직하다.
이 결과로부터, 벽전극 PX에 평면 전극 PX2가 없는 경우, 배선으로부터 발생한 전기력선이 액정층을 지나서 해당 배선에 근접하는 벽 형상 전극 PX1에 도달하기 때문에, 액정이 움직이기 쉬워져 흑 표시 모드 효율을 증대시키게 된다. 한편, 벽전극 PX에 평면 전극 PX2를 형성하면, 배선으로부터 발생한 전기력선이 평면 전극 PX2의 하면에서 차폐되기 때문에, 액정에 도달하는 전기력선의 개수를 줄일 수 있다. 그 결과, 평면 전극 PX2를 길게 함으로써 보다 많은 전기력선을 차폐할 수 있어, 배선 전위에 의한 흑 투과율의 증대를 억제할 수 있다.
또한, 도 7의 그래프 r4로부터 명백해지는 바와 같이, 평면 전극 PX2는 백 표시 화소에 인접한 흑 표시 화소의 흑 투과율의 억제에 대해서도 효과가 있다. 즉, 도 7에 도시한 바와 같이, 벽전극 PX에 평면 전극 PX2가 없는 경우 즉 평면 전극 PX2의 길이 L1이 L1=0(제로)의 경우에는 인접 화소의 흑 투과율이 3.4%로 되는 것에 대하여, 평면 전극 PX2의 길이 L1이 L1=0.5㎛ 이상의 경우에는, 인접 화소의 흑 투과율은 L1=0㎛일 때 즉 평면 전극 PX2를 형성하지 않은 경우의 절반 이하인 1.5% 이하까지 저감할 수 있다. 또한, 평면 전극 PX의 길이 L1이 L1=1㎛의 경우에는, 인접 화소의 흑 투과율은 L1=0㎛일 때의 1/4 정도인 0.9%까지 저감할 수 있다. 이 그래프 r4로부터, 평면 전극 PX2의 길이 L1은 L1=0.5㎛ 이상으로 하는 것이 좋고, 적합하게는 L1=1㎛ 이상이 바람직하다.
이 결과로부터, 벽전극 PX에 평면 전극 PX2가 없는 경우, 백 표시 화소의 벽전극 PX로부터 발생한 전기력선은 해당 벽전극 PX의 제2 기판 SUB2측 및 제1 기판 SUB1측의 변부의 양방으로부터 돌아 들어가, 인접 화소 PXL의 벽전극 PX에 도달하게 되어, 인접 화소 PXL의 액정(액정 분자)이 움직이기 쉬워져 흑 투과율을 증대시키게 된다. 한편, 벽전극 PX에 평면 전극 PX2를 형성하면, 해당 평면 전극 PX2가 형성되는 제1 기판 SUB1을 지나서 인접 화소 PXL에 도달하는 전기력선을 차폐할 수 있으므로, 인접 화소 PXL의 흑 투과율을 작게 할 수 있다. 이들의 것으로부터, 벽전극 PX에 평면 전극 PX2를 형성함으로써, 인접 화소 PXL의 흑 투과율의 증대에 대해서도 그 억제 효과가 있다.
이상과 같이, 벽 형상 전극 PX에 평면 전극 PX2를 형성함으로써, 액정의 저구동 전압화, 표시 모드 효율 향상, 배선 전위에 의한 흑 투과율 증가 억제, 및 인접 화소의 흑 투과율 증가 억제에 대한 효과가 있다.
<의사 벽전극의 상세 효과>
실시 형태 1의 액정 표시 장치에서의 의사 벽전극 CT는, 전술한 바와 같이, 화소 PXL의 폭 방향(도 2, 도 3 중의 X 방향)에 대하여, 화소 PXL의 양단에 형성한 벽전극 PX의 사이에 배치되며, 화소 PXL의 길이 방향(도 2, 도 3 중의 Y 방향)으로 연장되는 선 형상 전극 CT1, CT2로 형성된다. 즉, 실시 형태 1의 의사 벽전극 CT는, 액정층 LC를 개재하여 대향 배치되는 제1 기판 SUB1과 제2 기판 SUB2에 동전위의 선 형상 전극 CT1, CT2를 형성함으로써 중첩 영역에서 의사적인 벽전극으로서 작용하여, 화소 PXL의 양단의 벽전극 PX와 의사 벽전극 CT 사이에 횡전계가 걸리기 쉬워지는 구성으로 되어 있다. 이 구성에 의해, 벽전극 PX와 의사 벽전극 CT 사이의 전계 강도의 불균일성을 억제할 수 있어, 표시 모드 효율을 향상시킬 수 있다고 하는 효과를 얻는 구성으로 하고 있다.
예를 들면, 화소 PXL의 양단에 화소 전극과 공통 전극의 벽전극을 형성한 경우, 즉 실시 형태 1의 벽전극 PX 중의 한쪽의 벽전극 PX를 화소 전극으로 하고, 다른 쪽의 벽전극 PX를 공통 전극으로 한 경우, 한 쌍의 벽전극 PX의 간격이 좁은 경우에는 전극간에서 균일한 전계 강도로 할 수 있지만, 전극 간격이 넓은 경우에는 전극간의 전계 강도가 불균일해진다.
이에 대하여, 실시 형태 1의 화소 구성에서는, 화소 PXL의 양단에 형성되는 벽전극 PX를 모두 화소 전극으로 하고, 그 벽전극 PX의 사이의 영역에 의사 벽전극 CT를 형성하고 그 의사 벽전극 CT를 공통 전극으로 하는 구성으로 하고 있으므로, 화소 전극과 공통 전극의 전극간 거리를 짧게 한 것과 등가로 되어, 화소 전극인 벽전극 PX와 공통 전극인 의사 벽전극 CT 사이에 생기는 전계 강도의 불균일성을 억제할 수 있다.
또한, 의사 벽전극 CT 상의 액정(액정 분자) 즉 선 형상 전극 CT1과 선 형상 전극 CT2가 중첩되는 영역의 액정 분자에도 전계가 걸리기 때문에, 의사 벽전극 CT 상의 액정 즉 선 형상 전극 CT1과 선 형상 전극 CT2가 중첩되는 영역의 액정 분자도 움직(구동)일 수 있어, 화상 표시에 기여할 수 있다. 따라서, 화소 전체에서 높은 표시 모드 효율을 실현할 수 있다.
또한, 의사 벽전극 CT의 폭은 좁은 쪽이 해당 의사 벽전극 CT의 근방의 전계가 강해지기 때문에, 의사 벽전극 CT 상의 액정을 움직이기 쉽게 할 수 있다. 따라서, 의사 벽전극 CT의 폭을 좁게 함으로써, 화소 전체의 표시 모드 효율을 향상시킬 수 있다. 이 효과는 의사 벽전극 CT의 제2 기판 SUB2측의 선 형상 전극 CT2의 전극 폭 W2와, 제1 기판 SUB1측의 선 형상 전극 CT1의 전극 폭 W1이 상이해도 마찬가지의 효과가 얻어진다. 이것은 전기력선이 전극의 폭 W1, W2가 상이해도 의사 벽전극 CT 상의 액정을 지나기 때문이다. 그러나, 의사 벽전극 CT의 폭 W1, W2가 지나치게 넓으면, 의사 벽전극 CT 상의 액정에 전기력선이 지나지 않게 되기 때문에 액정이 움직이지 않게 되어, 표시 모드 효율을 저하시키게 된다. 이것으로부터, 제2 기판 SUB2측 및 제1 기판 SUB1측의 선 형상 전극 CT1, CT2는 의사 벽전극 CT 상의 액정을 움직일 수 있는 범위의 폭 W1, W2를 선택할 필요가 있다. 특히, 선 형상 전극 CT1의 전극 폭 W1보다도 선 형상 전극 CT2의 전극 폭 W2를 크게 형성하는 것이 바람직하다. 벽전극 PX 근방의 전계는, 벽 형상 전극 PX1로부터 발생하는 가로 방향의 전기력선과 평면 전극 PX2로부터 발생하는 세로 방향의 전기력선에 의해 도면으로부터 보아 우측 상방향으로 되기 쉽기 때문에, 벽전극 PX와 의사 벽전극 CT간의 전계를 균일화하기 위해서는, 의사 벽전극 CT 근방의 전계도 우측 상방향으로 발생하도록 설정하는 것이 필요하다. 의사 벽전극 CT 근방의 전계를 우측 상방향으로 발생하기 위해서는, 의사 벽전극 CT2의 전극 폭 W2를 W1보다 넓게 하는 것이 유효하다. 의사 벽전극 CT2의 W2를 W1보다 넓게 설정함으로써, 의사 벽전극 CT 근방의 전계는 우측 상방향으로 발생하기 쉬워지기 때문에, 벽전극 PX와 의사 벽전극 CT 근방의 횡전계 성분이 균일화된다. 따라서, 높은 표시 모드 효율을 얻을 수 있다. 한편, 의사 벽전극 CT1의 전극 폭 W1을 W2보다 넓게 설정하면, 의사 벽전극 CT 근방의 전계는 우측 하방향으로 발생하기 쉬워지기 때문에, 벽전극 PX 근방과 의사 벽전극 CT간의 횡전계 성분이 불균일해진다. 따라서, 표시 모드 효율이 저하된다. 이상의 것으로부터, 선 형상 전극 CT1의 전극 폭 W1보다도 선 형상 전극 CT2의 전극 폭 W2를 크게 형성하는 것이 바람직하다.
전술한 실시 형태 1의 벽전극 PX는 투명 도전막으로 형성하는 구성으로 하였지만, 투명 도전막에 한정되는 것은 아니다. 예를 들면, 화소 PXL의 양단의 벽전극 PX가 블랙 매트릭스 BM에 의해 가려져 있는 경우, 벽전극 PX의 전극 재료에 금속 재료를 사용할 수 있다. 투명 전극에 이용되는 ITO막은 막의 대부분의 부분이 비정질이지만 그 일부가 결정화되게 된다. 이와 같이, ITO막의 일부에 결정화된 부분이 생기면 그 부분은 에칭 속도가 비정질의 부분보다 2자릿수 정도 작기 때문에, 그 후의 에칭 시에, 소위 에칭 잔사로서 남게 된다.
이에 대하여, 벽전극 PX의 재료가 금속 전극의 경우, 금속의 막질은 균일해지기 때문에 막내의 에칭 속도를 균일하게 할 수 있다. 이 때문에, 에칭 잔사가 생기기 어려워 배선 쇼트 등의 문제가 발생하기 어렵다. 따라서, 액정 디스플레이의 수율이 향상되고, 저코스트화로 이어진다. 그러나, 금속 전극은 투과율이 거의 0%로 되기 때문에, 화소 PXL의 개구부에 금속 전극을 배치하면 투과율이 저하된다. 따라서, 벽전극 PX의 재료에 금속 전극을 적용하는 경우, 벽전극 PX의 폭 L2는 블랙 매트릭스의 폭 L3보다 좁은 것이 바람직하다. 즉, 벽전극의 폭 L2는 0<L2≤L3의 범위인 것이 바람직하다.
이상 설명한 바와 같이, 실시 형태 1의 액정 표시 장치에서는, 액정층 LC를 개재하여 대향 배치되는 제1 기판 SUB1과 제2 기판 SUB2 중에서, 제1 기판 SUB1의 액정층 LC측(대향면측)에 화소 전극 PX와 선 형상 전극 CT1이 형성되고, 제2 기판의 액정층 LC측에는 선 형상 전극 CT2가 형성되어 있다. 이 선 형상 전극 CT1, CT2는 액정층 LC를 개재하여 중첩하여 배치되어, 의사적인 벽 형상의 공통 전극이 형성되어 있다. 또한, 제1 기판 SUB1의 대향면측에는, 화소 영역의 적어도 대향하는 한 쌍의 변연부를 따라서 볼록 형상의 단차가 형성되고, 그 단차의 측벽면에 벽 형상 전극이 형성됨과 함께, 그 측벽면으로부터 연장되는 평면 부분에 평면 전극이 형성되어 화소 전극이 형성되어 있고, 이 화소 전극과 공통 전극 사이에 인가되는 전계에 의해 액정층의 액정 분자를 구동하는 구성으로 되어 있으므로, 표시 모드 효율(최대 표시 모드 효율)을 향상시킬 수 있다.
또한, 실시 형태 1의 구성에서는, 벽전극 PX를 형성하는 벽 형상 전극 PX1이 제2 기판 SUB2의 대향면과의 사이에 소정의 간격을 갖는 구성으로 하였지만, 이것에 한정되는 것은 아니다. 예를 들면, 절연막 PAS3이 주상 스페이서로 되고, 그 절연막 PAS3의 측벽면에 벽 형상 전극 PX1을 형성하는 경우 등과 같이, 벽 형상 전극 PX1이 제2 기판 SUB2에 도달하는 바와 같은 구성이어도 된다.
<실시 형태 2>
도 8은 본 발명의 실시 형태 2의 액정 표시 장치에서의 화소 구성을 설명하기 위한 단면도이며, 이하, 도 8에 기초하여, 실시 형태 2의 액정 표시 장치에 대하여 설명한다. 단, 실시 형태 2의 액정 표시 장치는, 배선인 드레인선 DL의 하층 즉 제1 기판 SUB1측에 차폐 전극 CE가 형성되는 구성이 상이할 뿐이고, 다른 구성은 실시 형태 1의 액정 표시 장치와 마찬가지의 구성이다. 따라서, 이하의 설명에서는, 차폐 전극 CE에 대하여 상세하게 설명한다. 또한, 이하의 설명에서는, 배선인 드레인선 DL의 하층에 차폐 전극 CE를 형성하는 경우에 대하여 설명하지만, 게이트선의 하층에 차폐 전극 CE를 형성하는 구성이어도 된다. 또한, 드레인선 DL과 함께 게이트선의 하층에 차폐 전극 CE를 형성해도 된다. 또한, 이하의 설명에서는, 차폐 전극 CE에는 0(제로)V가 인가되어 있는 경우에 대하여 설명하지만, 다른 전압이어도 된다.
도 8에 도시한 바와 같이, 실시 형태 2의 액정 표시 장치에서는, 액정층 LC를 개재하여 제1 기판 SUB1에 대향 배치되는 제2 기판 SUB2는, 실시 형태 1에 나타내는 구성과 동일한 구성으로 되어 있다. 한편, 제1 기판 SUB1에서는, 화소 영역 내에 형성되는 배선인 드레인선 DL의 하층에, 절연막 PAS1을 개재하여 차폐 전극 CE가 배치되어 있다. 이때, 차폐 전극 CE는 드레인선 DL을 따라서 형성되어 있어, 드레인선 DL과 마찬가지로, 표시 영역 내에서 Y 방향으로 신연되며 X 방향으로 병설되어 있다. 즉, 벽전극 PX를 형성하는 벽 형상 전극 PX1이 형성되는 절연막 PAS3과 차폐 전극 CE 사이의 영역에 배선(드레인선 DL이나 게이트선 GL)을 형성하는 구성으로 되어 있다.
즉, 실시 형태 2의 액정 표시 장치에서는, 제1 기판 SUB1의 상면측(대향면측)에 차폐 전극 CE로 되는 도전성 박막이 형성되고, 그 차폐 전극 CE의 상층을 포함하는 제1 기판 SUB1의 상면에 절연막 PAS1이 형성되어 있다. 절연막 PAS1의 상면에는 드레인선 DL이 형성되어 있고, 그 상면에 절연막 PAS2가 제1 기판 SUB1의 대향면측을 덮도록 하여 형성되어 있다. 절연막 PAS2의 상층에는, 드레인선 DL의 상층에 화소 PXL의 영역을 따라서 볼록 형상의 절연막 PAS3이 형성되고, 그 절연막 PAS3의 측벽면에 인접 화소의 벽 형상 전극 PX1이 형성되어 있다. 이때, 절연막 PAS2의 상면에는 벽 형상 전극 PX1의 제1 기판 SUB1측의 변연부를 따라서 평면 전극 PX2가 형성되어 있고, 벽 형상 전극 PX1과 평면 전극 PX2로 본원 발명의 벽전극 PX가 형성되어 있다. 또한, 절연막 PAS2의 상면에는 선 형상 전극 CT1이 형성되고, 제2 기판 SUB2에 형성되는 선 형상 전극 CT2와 선 형상 전극 CT1에 의해, 공통 전극으로 되는 의사 벽전극 CT를 형성하고 있다. 또한, 제1 기판 SUB1의 표면에는 벽전극 PX 및 선 형상 전극 CT1을 덮도록 하여 배향막 ORI가 형성되어, 제2 기판 SUB2와의 사이에 협지되는 액정층 LC의 초기 배향을 제어하는 구성으로 되어 있다.
다음으로, 도 9에 본 발명의 실시 형태 2의 액정 표시 장치에서의 차폐 전극의 폭마다의 평면 전극 길이에 의한 표시 모드 효율 증가율을 도시하는 도면, 도 10에 본 발명의 실시 형태 2의 액정 표시 장치에서의 벽전극과 의사 벽전극 사이의 파라미터 설명도를 도시하고, 이하, 도 9 및 도 10에 기초하여, 실시 형태 2의 액정 표시 장치에 대하여 설명한다. 단, 도 9에 도시한 기준값(100%)은 차폐 전극 폭 X1 및 평면 전극의 길이 L1이 각각 0㎛ 즉 차폐 전극 폭 X1 및 평면 전극 PX2를 형성하지 않은 경우이며, 그래프 r5는 차폐 전극 폭 X1이 X1=0㎛, 그래프 r6은 차폐 전극 폭 X1이 X1=2㎛, 그래프 r7은 차폐 전극 폭 X1이 X1=4㎛의 경우에서의 평면 전극 PX2의 길이 L1에 대한 표시 모드 효율 증가율이다.
도 10에 도시한 바와 같이, 이하의 설명에서는, 드레인선 DL의 하층에 형성되는 차폐 전극 CE의 전극 폭(X 방향의 폭)을 X1로 하고, 벽전극 PX의 형성 영역에 중첩되어 형성되는 블랙 매트릭스 BM의 폭(X 방향의 폭)을 L3으로 한다. 또한, 평면 전극 PX2의 액정면측으로부터 제2 기판 SUB2까지의 거리 즉 액정층 LC의 두께를d로 한다. 또한, 인접 화소와의 사이에 형성되는 볼록 형상체인 절연막 PAS3의 측벽면에 형성되는 벽 형상 전극 PX1과 평면 전극 PX2로 이루어지는 벽전극 PX 중에서, 1개의 볼록 형상체[절연막(3)]의 측벽면에 각각 형성되는 인접 화소에서의 벽 형상 전극 PX1과 평면 전극 PX2로 이루어지는 한쪽의 측의 화소의 벽전극 PX의 단부로부터 다른 쪽의 측의 화소의 벽전극 PX의 단부에 이르는 거리를 벽전극 PX의 전극 폭 L2로 한다. 즉, 본 명세서 중에서의 벽전극 PX의 전극 폭 L2는, 1개의 절연막 PAS3에 형성되는 한쪽의 인접 화소의 평면 전극 PX2의 내측 변연부로부터 다른 쪽의 인접 화소의 평면 전극 PX2의 내측 변연부까지의 간격이다.
도 9로부터 명백해지는 바와 같이, 평면 전극 PX2의 전극 길이 L1이 0㎛이고, 차폐 전극 CE의 전극 폭 X1이 2㎛(그래프 r6) 및 4㎛(그래프 r7)의 경우, 표시 모드 효율 증가율은 기준값에 대하여 95.7%, 89.8%로 되어 대폭 저하된다. 이것은, 차폐 전극 CE의 폭 X1을 넓게 하면 벽전극 PX와 차폐 전극 CE의 거리(간격)가 가까워져, 벽전극 PX로부터 발생한 전기력선 LF가 차폐 전극 CE에 도달하기 쉬워진다. 그 결과, 벽전극 PX로부터 의사 벽전극 CT를 향하는 전기력선 LF가 적어져, 벽전극 PX와 의사 벽전극 CT 사이의 전계 강도가 불균일해지기 때문이다.
한편, 차폐 전극 CE의 전극 폭 X1이 2㎛, 4㎛의 경우, 그래프 r6, r7로부터 명백해지는 바와 같이, 표시 모드 효율은 평면 전극 길이 L1이 각각 2㎛, 3㎛에서 최대로 되어, 기준값에 대하여 99.5%, 97.9%까지 개선할 수 있다. 이 이유는 이하의 것이 생각된다. 평면 전극 PX2의 상면으로부터 발생한 다량의 전기력선 LF는 벽 형상 전극 PX1로부터 발생한 전기력선 LF에 의해 급격하게 구부러져 의사 벽전극 CT에 도달한다. 이 전기력선 LF는 평면 전극 PX2와 의사 벽전극 CT 사이를 지나서 인접 화소 PXL의 전극으로 향하지 않아, 벽전극 PX와 의사 벽전극 CT 사이의 전기력선 LF의 밀도 분포를 균일화할 수 있으므로, 전계 강도의 불균일성을 억제할 수 있다고 생각된다. 또한, 그래프 r5에 나타내는 바와 같이, 차폐 전극 CE의 전극 폭 X1이 X1=0(제로) 즉 차폐 전극 CE를 형성하지 않은 경우에는, 상시 모드 효율은 평면 전극 길이 L1이 2㎛일 때에 최대로 된다.
즉, 벽전극 PX에 평면 전극 PX2를 형성함으로써, 차폐 전극 CE에 의한 표시 모드 효율의 저하를 억제할 수 있다. 그러나, 평면 전극 PX2를 액정층 두께 d보다도 지나치게 길게 하면 표시 모드 효율을 저하시키게 된다. 이 이유는 2가지가 있다. 하나는, 실시 형태 1에서 설명한 바와 같이, 평면 전극 PX2가 길어지면 평면 전극 PX2 상의 액정에는 종전계가 걸려, 액정층 LC의 액정 분자의 틸트각이 증대되어 필요한 위상차가 얻어지지 않는다고 하는 문제가 발생하기 때문이다. 또 하나는, 평면 전극 PX2가 벽 형상 전극 PX1보다도 길어지면, 벽 형상 전극 PX1로부터 발생한 전기력선 LF보다도 평면 전극 PX2로부터 발생한 전기력선 LF의 쪽이 많아져, 벽전극 PX와 의사 벽전극 CT 사이에 걸리는 횡전계 성분이 작아지기 때문이다. 벽 형상 전극 PX1의 높이는, 액정 패널 PNL을 형성하는 제2 기판 SUB2와 제1 기판 SUB1의 접합 공정을 고려하면 액정층 LC의 두께 d 이하로 되기 때문에, 평면 전극 PX2의 길이 L1은, 벽전극 PX의 높이≤액정층 두께 d의 경우, 액정층 두께 d 이하로 되는 범위 L1≤d이다. 또한, 평면 전극 PX2의 길이 L1은, 전술한 실시 형태 1로부터 명백해지는 바와 같이, 0.5㎛≤ 로 하는 것이 바람직하다. 이상의 것으로부터, 벽전극 PX의 높이≤액정층 두께 d의 경우, 평면 전극 PX2의 길이 L1은, 0.5≤L1≤d(㎛)의 범위인 것이 바람직하다.
한편, 벽전극의 높이 H1이 액정층 두께 d보다도 높아지는 경우, 평면 전극 PX2가 벽 형상 전극 PX1보다도 짧아지면, 평면 전극 PX2로부터 발생한 전기력선 LF보다도 벽 형상 전극 PX1로부터 발생한 전기력선 LF의 쪽이 많아져, 벽전극 PX와 의사 벽전극 CT 사이에 걸리는 횡전계 성분이 커진다. 한편, 평면 전극 PX2의 길이가 벽전극의 높이 H1보다 길어지면 상기 이유와 마찬가지로 평면 전극 PX2 상의 액정에는 종전계가 걸려, 액정층 LC의 액정 분자의 틸트각이 증대되어 필요한 위상차가 얻어지지 않는다고 하는 문제가 발생하기 때문에, 표시 모드 효율이 저하된다. 따라서, 벽전극의 높이 H1>액정층 두께 d의 경우, 평면 전극 PX2의 길이 L1은, 벽전극의 높이 H1 이하로 되는 범위 L1≤H1이다. 또한, 평면 전극 PX2의 길이 L1은, 전술한 실시 형태 1로부터 명백해지는 바와 같이, 0.5㎛≤ 로 하는 것이 바람직하다. 이상의 것으로부터, 벽전극의 높이 H1>액정층 두께 d의 경우, 평면 전극 PX2의 길이 L1은, 0.5≤L1≤H1의 범위인 것이 바람직하다.
또한, 실시 형태 2의 액정 표시 장치에서도, 벽전극 PX를 형성하는 평면 전극 PX2는 흑 표시 시의 배선(드레인선 DL 등)의 전위에 의한 흑 투과율 증가를 억제하는 효과도 있다. 도 11은 실시 형태 2의 액정 표시 장치에서의 차폐 전극 폭마다의 벽전극의 평면 전극의 길이와 흑 표시 시의 흑 투과율의 관계를 도시하는 도면이다. 단, 도 11에 도시한 흑 투과율은, 흑 표시 시에서의 드레인선 DL의 배선 전위가 5(V)일 때의 흑 투과율의 계측값이다. 또한, 도 11에 도시한 흑 투과율에서는, 그래프 r8은 차폐 전극 폭 X1이 0㎛ 즉 차폐 전극을 형성하지 않은 경우이며, 그래프 r9는 차폐 전극 폭 X1이 0.5㎛, 그래프 r10은 차폐 전극 폭 X1이 2㎛, 그래프 r11은 차폐 전극 폭 X1이 4㎛의 경우에서의 평면 전극 PX2의 길이 L1에 대한 흑 투과율을 나타낸다.
도 11로부터 명백해지는 바와 같이, 평면 전극 PX2의 길이 L1이 0㎛ 즉 평면 전극 PX2를 형성하지 않은 경우라도, 그래프 r9∼그래프 r11로부터 명백해지는 바와 같이, 차폐 전극 폭 X1이 0.5㎛일 때에는 흑 투과율이 0.09%, X1=2㎛일 때에는 흑 투과율이 0.06%, X1=4㎛일 때에는 흑 투과율이 0.03% 정도로 된다. 한편, 차폐 전극 폭 X1이 0㎛일 때 즉 차폐 전극 CE를 형성하지 않은 경우에는, L1=0일 때의 흑 투과율은 0.48%로 되므로, 차폐 전극 CE를 형성함으로써 흑 투과율을 억제 즉 감소할 수 있다.
또한, 그래프 r9∼그래프 r11로부터 명백해지는 바와 같이, 평면 전극 PX2를 형성하고, 그 전극 길이 L1이 L1=0.5㎛ 이상에서는, 전극 길이 L1을 크게 한 경우에서, 평면 전극 길이 L1의 증가와 함께 흑 투과율이 감소하여, 차폐 전극 폭 X1이 4㎛일 때의 흑 투과율에 점근한다.
따라서, 실시 형태 1과 마찬가지의 이유에 의해, 평면 전극 PX2의 길이 L1이 길어지면, 배선 전위(드레인선 DL의 전위)의 영향에 의한 흑 투과율 증가를 억제할 수 있다. 한편, 배선 아래에 형성한 차폐 전극 CE의 전극 폭 X1이 넓어(커)지면, 배선 전위의 영향에 의한 흑 투과율 증가를 더욱 억제할 수 있다. 이것은, 차폐 전극 CE가 없는 경우, 배선의 하면(제1 기판 SUB1측)으로부터 발생한 전기력선 LF가 벽전극 PX에 도달하여 액정이 동작하기 때문에 흑 투과율이 증가하게 되는 것에 대하여, 차폐 전극 CE가 있는 경우, 배선의 하면으로부터 발생한 전기력선 LF가 차폐 전극 CE에 의해 차폐되어, 액정에 도달하는 전기력선 LF를 억제할 수 있기 때문이다. 따라서, 차폐 전극 CE는 배선 전위에 의한 흑 투과율을 억제할 수 있는 효과가 있다.
또한, 실시 형태 2의 액정 표시 장치에서도, 실시 형태 1과 마찬가지로, 인접 화소가 흑 표시 시의 경우의 흑 투과율 증가를 억제하는 효과도 구비하고 있다. 이하, 도 12에 실시 형태 2의 액정 표시 장치에서의 차폐 전극 폭마다의 벽전극의 평면 전극의 길이와 인접 화소의 흑 투과율의 관계를 도시하는 도면, 도 13에 실시 형태 2의 액정 표시 장치에서의 차폐 전극 폭과 인접 화소의 흑 투과율의 관계를 도시하는 도면을 도시하고, 실시 형태 2의 액정 표시 장치에서의 인접 화소가 흑 표시 시의 경우의 흑 투과율 증가의 억제 효과에 대하여 설명한다.
단, 도 12에 도시한 그래프에서는, 그래프 r12는 차폐 전극 폭 X1이 0㎛ 즉 차폐 전극을 형성하지 않은 경우이고, 그래프 r13은 차폐 전극 폭 X1이 0.5㎛, 그래프 r14는 차폐 전극 폭 X1이 2㎛, 그래프 r15는 차폐 전극 폭 X1이 4㎛의 경우에서의 평면 전극 PX2의 길이 L1에 대한 인접 화소의 흑 투과율을 나타낸다. 또한, 도 13에 도시한 그래프 r16은, 벽전극 PX를 구성하는 평면 전극 PX2의 전극 길이 L1이 L1=2㎛의 경우에서의 차폐 전극 폭 X1과 인접 화소의 흑 투과율의 관계를 나타낸다.
도 12로부터 명백해지는 바와 같이, 평면 전극 PX2의 길이 L1이 0㎛ 즉 평면 전극 PX2를 형성하지 않은 경우라도, 그래프 r13∼그래프 r15로부터 명백해지는 바와 같이, 차폐 전극 폭 X1이 0.5㎛일 때에는 인접 화소의 흑 투과율이 0.9%, X1=2㎛일 때에는 인접 화소의 흑 투과율이 0.19%, X2=4㎛일 때에는 인접 화소의 흑 투과율이 0.03% 정도로 된다. 한편, 차폐 전극 폭 X1이 0㎛일 때 즉 차폐 전극 CE를 형성하지 않은 경우에는, L1=0일 때의 인접 화소의 흑 투과율은 1.2%로 되므로, 차폐 전극 CE를 형성함으로써 인접 화소의 흑 투과율도 억제 즉 감소할 수 있다.
특히, 도 12의 그래프 r13∼그래프 r15로부터 명백해지는 바와 같이, 전극 길이 L1이 0.5㎛ 이상의 평면 전극 PX2를 형성하고, 그 길이 L1을 더 크게 한 경우에는, 평면 전극 길이 L1의 증가와 함께 인접 화소의 흑 투과율이 감소하여, 차폐 전극 폭 X1이 4㎛일 때의 인접 화소의 흑 투과율에 점근한다.
이와 같이, 실시 형태 2의 액정 표시 장치에서도, 실시 형태 1과 마찬가지로, 평면 전극 PX2가 길어지면 벽전극 PX와 의사 벽전극 CT 사이의 거리가 줄어들어, 평면 전극 PX2에 의해 인접 화소를 형성하는 액정층 LC에 도달하는 전기력선 LF가 차폐되기 때문에, 인접 화소의 흑 투과율의 증가를 억제할 수 있어, 평면 전극 PX2의 전극 길이 L1을 0.5㎛ 이상으로 하는 것이 바람직하다.
또한, 도 13의 그래프 r16으로부터 명백해지는 바와 같이, 벽전극의 평면 전극이 2㎛의 경우에서의 차폐 전극 CE의 전극 폭 X1과 인접 화소의 흑 투과율의 관계에서는, 전술한 평면 전극 PX2의 길이 L1을 크게 한 경우와 마찬가지로, 인접 화소의 흑 투과율은 전술한 대로 차폐 전극 CE의 전극 폭 X1을 넓게 하면 저감할 수 있다. 이것으로부터, 최소 폭이라도 차폐 전극 CE를 형성하는 것만으로, 그 효과를 얻을 수 있다.
그러나, 차폐 전극 CE의 전극 폭 X1을 넓게 하면 표시 모드 효율이 대폭 저하되게 되는 것이 생각된다. 이 현상은, 차폐 전극 CE의 전극 폭 X1이 벽전극 PX의 전극 폭 L2보다 길어지면 현저해져, 평면 전극 PX2와 차폐 전극 CE 사이에 세로 방향(경사 방향)의 전계인 프린지 전계가 발생하기 쉬워지기 때문에, 벽전극 PX와 의사 벽전극 CT 사이에 전계가 걸리기 어려워지기 때문이다. 이것으로부터, 차폐 전극 폭 X1은 벽전극 폭 L2보다도 좁은 X1≤L2인 것이 바람직하다.
또한, 도 13에 도시한 대로, 차폐 전극 폭 X1이 0.5㎛로부터 1.0㎛로 변화되면 인접 화소의 흑 투과율이 0.09로부터 0.07로 18% 저감되는 것에 대하여, 0㎛로부터 0.5㎛로 변화되면 인접 화소의 흑 투과율이 0.17로부터 0.09로 44% 저감되는 것을 알 수 있다. 즉, 차폐 전극 폭 X1을 0.5㎛ 이상으로 함으로써, 인접 화소의 흑 투과율을 0.10 이하로 할 수 있음과 함께, 배선(드레인선 DL이나 게이트선 등)으로부터 발생하는 전기력선 LF와 백 표시 화소의 평면 전극 PX2의 하면으로부터 발생하는 전기력선 LF를 효율적으로 차폐할 수 있게 된다. 이상의 효과로부터, 차폐 전극 폭 X1은 0.5≤X1≤L2(㎛)의 범위인 것이 바람직하다.
이것은, 백 표시 화소의 벽전극 PX로부터 발생한 전기력선 LF는, 차폐 전극 CE가 없는 경우에 배선의 아래(제1 기판 SUB1측)를 지나서 인접 화소에 도달하는 것에 대하여, 차폐 전극 CE가 있는 경우에는 차폐 전극 CE의 근방을 지나는 전기력선 LF가 차폐 전극 CE에 의해 차폐되기 때문이다.
이와 같이, 차폐 전극 CE는 배선 전위를 차폐하는 효과, 및 인접 화소의 흑 투과율을 억제하는 효과의 양방을 겸비하고 있다.
이상의 것으로부터, 차폐 전극 CE를 배치한 경우에도 평면 전극 PX2를 형성함으로써, 저구동 전압화, 표시 모드 효율 향상, 배선 전위의 영향에 의한 흑 투과율 증가 억제, 및 인접 화소의 흑 투과율 증가 억제의 효과가 있어, 차폐 전극 CE는 배선 전위의 영향에 의한 흑 투과율 증가 억제, 및 인접 화소의 흑 투과율 증가 억제의 효과가 있다.
단, 차폐 전극 CE는 0V의 전극이 아니고, 일정 전압이 아닌 플로팅의 상태 이어도 된다. 차폐 전극 CE가 플로팅의 경우, 도 5의 (a)에 도시한 종래의 구성에서는, 차폐 전극 CE에 전하가 축적되어 흑 표시 시에 흑 투과율이 증가될 우려가 있다. 이것에 대하여, 본원 발명의 실시 형태 2의 구성에서는, 벽전극 PX가 평면 전극 PX2를 구비하는 구성으로 되어 있으므로, 차지 업한 차폐 전극 CE로부터 발생한 전기력선 LF가 평면 전극 PX2에 의해 차폐되기 때문에, 흑 투과율의 증가를 억제할 수 있다. 따라서, 차폐 전극 CE가 플로팅의 경우에도, 차지 업에 의한 흑 투과율의 증가를 억제하면서, 전술한 효과와 마찬가지로 저구동 전압화, 표시 모드 효율 향상, 배선 전위에 의한 흑 투과율 증가 억제, 인접 화소의 흑 투과율 증가 억제의 효과가 얻어진다.
<실시 형태 3>
도 14는 본 발명의 실시 형태 3의 액정 표시 장치에서의 화소 구성을 설명하기 위한 단면도이고, 도 15는 실시 형태 3의 벽전극의 상세 구성을 설명하기 위한 단면도이다. 단, 실시 형태 3의 액정 표시 장치에서는, 제1 기판 SUB1의 측에 형성되는 벽전극 PX의 구성이 상이할 뿐이고, 다른 구성은 실시 형태 1의 액정 표시 장치와 마찬가지의 구성으로 된다. 따라서, 이하의 설명에서는, 벽전극 PX의 구성에 대하여 상세하게 설명한다. 또한, 실시 형태 3의 액정 표시 장치에서도, 화소 PXL의 양단의 벽전극 PX를 화소 전극으로 하고, 의사 벽전극 CT를 공통 전극으로 하는 경우에 대하여 설명하지만, 화소 PXL의 양단의 벽전극을 공통 전극으로 하고, 의사 벽전극을 화소 전극으로 하는 구성이어도 된다.
도 14 및 도 15에 도시한 바와 같이, 실시 형태 3의 액정 표시 장치에서는, 화소 PXL의 영역 내에 각각 볼록 형상의 절연막 PAS3이 형성되는 구성으로 되어 있고, 그 절연막 PAS3의 측벽면 중에서 각 화소 PXL 영역의 외측의 측벽면(외측벽면)에 벽 형상 전극 PX1이 형성되어 있다. 또한, 벽 형상 전극 PX1과 전기적으로 접속되는 평면 전극 PX2가 절연막 PAS3의 하층측에 형성되고, 벽 형상 전극 PX1과 전기적으로 접속되는 평면 전극(제2 평면 전극) PX3이 절연막 PAS3의 상층측에 형성되어 있다. 특히, 실시 형태 3에서는, 절연막 PAS3의 하측면(제1 기판 SUB1측면) 즉 절연막 PAS2와 절연막 PAS3 사이에 평면 전극 PX2가 형성되고, 절연막 PAS3의 상면측(액정층 LC측의 면, 대향면측) 즉 절연막 PAS3과 배향막 ORI 사이에 평면 전극 PX3이 형성되어 있다. 이때, 평면 전극 PX2, PX3의 변연부 중에서, 벽 형상 전극 PX1측의 변연부는 해당 벽 형상 전극 PX1의 변연부와 연속하여 형성되어, 벽 형상 전극 PX1과 평면 전극 PX2, PX3이 전기적으로 접속되어, 의사 벽전극 CT를 개재하여 제1 기판 SUB1측의 면내 방향으로 대향 배치되는 벽전극 PX를 형성하고 있다. 이에 의해, 벽 형상 전극 PX1의 상하단에 해당 벽 형상 전극 PX1의 변연부로부터 의사 벽전극 CT의 측으로 돌출되도록 연장되는 평면 전극 PX2, PX3을 갖는 벽전극 PX를 구성하고 있다. 즉, 실시 형태 3의 액정 표시 장치에서는, 제1 기판 SUB1에 접촉하는 평면 전극 PX2와 제2 기판 SUB2에 근접하는 평면 전극 PX3을 갖고, 평면 전극 PX2, PX3이 벽 형상 전극 PX1의 변연부로부터 화소 PXL의 투과 영역인 의사 벽전극 CT측으로 연장되어 형성되어 있다.
이 실시 형태 3의 벽전극 PX의 형성 프로세스는, 절연막 PAS1의 상층에 배선(드레인선 DL 등)을 형성하고, 그 배선 등을 덮도록 하여 절연막 PAS2를 형성한 후, 평면 전극 PX2로 되는 도전성 박막을 성막하고, 패터닝에 의해 평면 전극 PX2를 형성한다. 다음으로, 평면 전극 PX2의 상층에 벽 형상(볼록 형상)의 절연막 PAS3을 형성하고, 그 벽 형상의 절연막 PAS3의 상층 즉 측벽면 및 상면에 투명 전극을 형성하고, 벽 형상 전극 PX1과 평면 전극 PX3을 형성한다. 이 경우, 벽전극 PX가 인접 화소의 벽전극 PX와 접속되지 않는 즉 전기적으로 단락하지 않도록 형성되고, 또한 평면 전극 PX2와 벽 형상의 절연막 상의 투명 전극(벽 형상 전극 PX1)이 2점 쇄선으로 나타내는 화소 경계부의 측에서 접속되는 구성으로 한다.
즉, 실시 형태 3의 벽전극 PX에서는, 화소 PXL마다 해당 화소 PXL의 길이 방향(Y 방향)으로 의사 벽전극 CT(선 형상 전극 CT1, CT2)가 신연하여 형성되어 있다. 또한, 이 선 형상 전극 CT1의 신연 방향과 직교하는 방향(X 방향)의 한 쌍의 변연부인 길이 방향의 변연부에 박막 트랜지스터 TFT를 통하여 동일한 영상 신호가 공급되는 벽전극 PX가 형성되어 있다. 이때, 실시 형태 3의 벽전극 PX에서는, 화소 PXL의 폭 방향(XZ 평면)의 단면도인 도 15로부터 명백해지는 바와 같이, 벽전극 PX의 단면 구조에서, 벽전극 PX를 형성하는 벽 형상 전극 PX1 및 평면 전극 PX2, PX3이 C자 형상으로 형성되어, 의사 벽전극 CT의 측에 벽전극 PX의 개구부(C자 형상의 개구부)가 개구되는 구성으로 되어 있다.
이 구성에 의해, 벽 형상 전극 PX1로부터 신장한 상하의 평면 전극 PX2, PX3으로부터 발생한 전기력선 LF가 벽 형상 전극 PX1로부터 발생한 전기력선 LF에 의해 급격하게 구부러져 의사 벽전극 CT에 도달하는 개수가 많아져, 전계 강도의 불균일성을 억제할 수 있기 때문이다. 이 결과, 실시 형태 3의 액정 표시 장치는, 실시 형태 1의 액정 표시 장치의 효과 외에, 화소 전체의 표시 모드 효율을 더욱 향상시킬 수 있다고 하는 각별한 효과를 얻을 수 있다. 또한, 벽 형상 전극 PX1의 상측 및 하측에 평면 전극 PX2, PX3이 형성되어 있기 때문에, 배선인 드레인선 DL의 전위에 의한 흑 투과율 증가 억제 및 인접 화소의 흑 투과율 증가 억제의 효과도 향상시킬 수 있다.
이상의 것으로부터, 실시 형태 3의 액정 표시 장치에서는, 저구동 전압화, 표시 모드 효율 향상, 배선 전위에 의한 흑 투과율 증가 억제, 및 인접 화소의 흑 투과율 증가 억제에 대하여 한층 더한 효과를 얻을 수 있다.
또한, 실시 형태 3의 액정 표시 장치에서도 벽전극 PX를 금속 박막으로 형성해도 되고, 벽전극 PX가 금속 박막으로 형성된 경우에서도, 실시 형태 1과 마찬가지로, 액정 디스플레이의 수율을 향상시켜, 액정 표시 장치를 저코스트화할 수 있다. 단, 실시 형태 3의 벽전극 PX를 금속 박막으로 형성한 경우에서도, 실시 형태 1과 마찬가지로, 2점 쇄선으로 나타내는 화소 경계부에 근접 배치되는 2개의 벽전극 PX의 폭은 블랙 매트릭스의 폭보다도 좁은 것이 바람직하다.
또한, 도 16에 도시한 본 발명의 실시 형태 3의 다른 액정 표시 장치에서의 화소 구성을 설명하기 위한 단면도에 도시하는 바와 같이, 실시 형태 2와 마찬가지의 차폐 전극 CE를 배선(예를 들면, 드레인선 DL)의 하층측에 형성할 수 있다.
이 도 16에 도시한 다른 액정 표시 장치에서는, 배선인 드레인선 DL의 하층측에 절연막 PAS1을 개재하여 차폐 전극 CE가 배치되는 구성으로 되어 있다. 즉, 제1 기판 SUB1의 액정층 LC측(대향면측)에 형성되는 차폐 전극 CE를 덮도록 하여 절연막 PAS1이 형성되고, 그 절연막 PAS2의 상층에 드레인선 DL이 형성되어 있다. 이때, 차폐 전극 CE는 드레인선 DL과 중첩되도록 형성되어 있고, 드레인선 DL과 함께 Y 방향으로 연장되며 X 방향으로 병설되어 있다.
이때, 드레인선 DL의 상층의 구성은 전술한 도 14에 도시한 액정 표시 장치와 마찬가지이며, 해당 드레인선 DL을 포함하는 제1 기판 SUB1의 표면을 덮는 절연막 PAS2, 단차를 형성하는 절연막 PAS3, 및 벽전극 PX를 구성하는 벽 형상 전극 PX1과 평면 전극 PX2, PX3, 및 의사 벽전극 CT를 구성하는 선 형상 전극 CT1이 형성되고, 그 상층에 제1 기판 SUB1의 액정층 LC측을 덮도록 하여 배향막 ORI가 형성되어 있다. 이 제1 기판 SUB1은 액정층 LC를 개재하여 제2 기판 SUB2와 대향 배치되어, 액정 표시 패널 PNL이 형성되어 있다. 즉, 실시 형태 2의 액정 표시 장치와 마찬가지로, 인접하는 화소 PXL의 벽전극 PX와 차폐 전극 CE 사이의 층에 배선(드레인선 DL)이 배치되는 구성으로 되어 있다.
따라서, 도 16에 도시한 실시 형태 3의 다른 액정 표시 장치에서는, 도 15에 도시한 실시 형태 3의 액정 표시 장치에서의 효과 외에, 차폐 전극 CE가 드레인선 DL로부터 액정층 LC를 통하여 벽전극 PX에 도달하는 전기력선 LF의 발생을 억제할 수 있다고 하는 각별한 효과를 얻을 수 있다.
<실시 형태 4>
도 17은 본 발명의 실시 형태 4의 액정 표시 장치에서의 화소 구성을 설명하기 위한 단면도이며, 공통 신호가 공급되는 공통 전극의 구성이 상이할 뿐이고, 다른 구성은 실시 형태 1의 액정 표시 장치와 마찬가지의 구성으로 된다. 따라서, 이하의 설명에서는, 공통 전극의 구성에 대하여 상세하게 설명한다.
도 17에 도시한 바와 같이, 실시 형태 4의 공통 전극은, 실시 형태 1의 공통 전극인 의사 벽전극 CT를 구성하는 한 쌍의 선 형상 전극 CT1, CT2 중에서, 제2 기판 SUB2측의 선 형상 전극 CT2를 제거한 구성으로 되어 있다. 즉, 실시 형태 1과 마찬가지로, 인접하는 화소 PXL의 경계 부분을 따라서 절연막 PAS3이 형성되고, 적어도 벽전극 PX는 절연막 PAS3의 측벽면에 형성되는 벽 형상 전극 PX1과, 그 벽 형상 전극 PX1의 단부로부터 제1 기판 SUB1의 면내 방향으로 연장되는 평면 전극 PX2로 형성되어 있다. 한편, 공통 전극으로 되는 선 형상 전극 CT1은, X 방향으로 대향 배치되는 한 쌍의 벽전극 PX의 사이의 영역에 형성되며, 화소 PXL의 영역 내에서 Y방향으로 연장됨과 함께, 제1 기판 SUB1의 측에만 형성되어 있다. 따라서, 실시 형태 4의 구성에서는, 제2 기판 SUB2에 선 형상 전극 CT2를 형성하는 공정이 불필요하게 되므로, 액정 표시 장치를 저코스트로 제조하는 것이 가능하게 된다.
실시 형태 4의 화소 구성에서도, 벽 형상 전극 PX1의 도면 중 하측 단부로부터 연장된 전기력선이 공통 전극으로 되는 선 형상 전극 CT1에 도달함과 함께, 평면 전극 PX2로부터 연장된 전기력선도 선 형상 전극 CT1에 도달하므로, 실시 형태 1과 마찬가지의 효과를 얻을 수 있어, 저구동 전압화, 표시 모드 효율 향상, 배선 전위에 의한 흑 투과율 증가 억제, 및 인접 화소의 흑 투과율 증가 억제가 가능하다.
또한, 화소 PXL의 변연부를 따라서 벽전극 PX가 형성되고, 그 벽전극 PX의 사이의 영역에 선 형상 전극 CT1이 형성되어 있다. 따라서, 도 17 중의 X 방향의 화소 폭이 커진 경우라도, 영상 신호가 공급되는 화소 전극인 벽전극 PX와, 공통 신호가 공급되는 공통 전극인 선 형상 전극 CT1의 간격(전극간 거리)을 화소 폭의 절반 정도의 거리로 할 수 있다. 그 결과, 동일 화소 내에서의 전계 강도의 불균일성을 억제할 수 있다고 하는 효과도 얻을 수 있다.
또한, 실시 형태 4의 구성에서는, 제2 기판 SUB2에는 컬러 필터나 블랙 매트릭스 BM 등이 형성되는 것만으로 되므로, 종래와 마찬가지의 위치 정렬 정밀도로 액정 표시 패널을 형성하는 것이 가능하게 된다. 그 결과, 제1 기판 SUB1과 제2 기판 SUB2의 접합에 수반되는 불량율을 저하하는 것이 가능하게 되어, 수율을 향상시킬 수 있다고 하는 각별한 효과를 얻을 수 있어, 액정 표시 장치를 저코스트화할 수 있다.
또한, 도 18에 도시한 본 발명의 실시 형태 4의 다른 액정 표시 장치에서의 화소 구성을 설명하기 위한 단면도에 도시하는 바와 같이, 실시 형태 2와 마찬가지의 차폐 전극 CE를 배선(예를 들면, 드레인선 DL)의 하층측에 형성할 수 있다.
이 도 18에 도시한 다른 액정 표시 장치에서도, 배선인 드레인선 DL의 하층측에 절연막 PAS1을 개재하여 차폐 전극 CE가 배치되는 구성으로 되어 있다. 이때, 드레인선 DL의 상층의 구성은 전술한 도 16에 도시한 액정 표시 장치와 마찬가지이며, 차폐 전극 CE 및 드레인선 DL의 상층에 형성되는 절연막 PAS3의 측벽면에는 각각 벽 형상 전극 PX1이 형성되고, 각 벽 형상 전극 PX1의 단부에는 제1 기판 SUB1의 면내 방향으로 연장되는 평면 전극 PX2가 형성되어, 벽전극 PX가 형성되어 있다. 또한, 그 벽전극 PX의 중간의 영역에는 선 형상 전극 CT1이 형성되는 구성으로 되어 있다.
따라서, 도 18에 도시한 실시 형태 4의 다른 액정 표시 장치에서는, 도 17에 도시한 실시 형태 4의 액정 표시 장치에서의 효과 외에, 차폐 전극 CE가 드레인선 DL로부터 액정층 LC를 통하여 벽전극 PX에 도달하는 전기력선 LF의 발생을 억제할 수 있다고 하는 각별한 효과를 얻을 수 있다.
<실시 형태 5>
도 19는 본 발명의 실시 형태 5의 액정 표시 장치에서의 화소 구성을 설명하기 위한 단면도이며, 실시 형태 5는 화소 경계의 벽전극이 공통 전극으로 되고, 벽전극 사이의 중앙의 전극이 화소 전극으로 된다. 또한, 공통 전극인 공통 벽전극 CT3의 구성을 제외한 다른 구성은, 실시 형태 9와 마찬가지의 구성이며, 이하의 설명에서는, 공통 벽전극 CT3에 대하여 상세하게 설명한다.
도 19에 도시한 바와 같이, 실시 형태 5의 액정 표시 장치에서는, 2점 쇄선으로 나타내는 인접 화소와의 경계 영역을 걸치도록 하여 절연막 PAS3이 형성되는 구성으로 되어 있고, 그 측벽면에 벽 형상 전극 CT4가 형성되어 있다. 그 벽 형상 전극 CT4의 하단측 단부 즉 제1 기판 SUB1의 측의 단부에는, 제1 기판 SUB1의 면내 방향으로 연장되는 평면 형상의 전극(평면 전극) CT5가 벽 형상 전극 CT4로부터 소정 폭으로 연속하여 형성되어 있다. 이때, 평면 전극(제1 평면 전극) CT5는 절연막 PAS2의 상면을 따라서 형성되어 있다.
또한, 절연막 PAS3의 상면 즉 제2 기판 SUB2의 측의 면에는 도전성 박막으로 이루어지는 전극(평면 전극) CT6이 형성되어 있고, 그 평면 전극 CT6의 단부가 그 벽 형상 전극 CT4의 상단측 단부(즉 제2 기판 SUB2의 측의 단부)와 접속되는 구성으로 되어 있다. 이 벽 형상 전극 CT4와 평면 전극 CT5, CT6에 의해, 공통 벽전극 CT3을 구성하고 있다. 또한, 평면 공통 전극 CT5의 형상은 절연막 PAS3의 상면 형상을 따른 형상으로 된다.
이와 같이, 실시 형태 5에서는, 인접 화소의 사이에 형성되는 공통 벽전극 CT3에 공통 신호가 공급되는 구성으로 되어 있으므로, 화소의 변연부에 형성되는 한 쌍의 공통 벽전극 CT3 중에서, 인접하는 화소 PXL의 한쪽의 공통 벽전극 CT3이 절연막 PAS3의 상면에서 일체로 되어, 전기적으로 접속되어 있다. 즉, 절연막 PAS3을 덮도록 하여, 공통 벽전극 CT3이 형성되는 구성으로 되어 있다.
한편, 실시 형태 5의 화소 전극 PX는 도 19 중의 Y 방향 즉 화소 PXL의 길이 방향으로 신연하는 투명 도전막으로 형성되는 선 형상 전극 PX4로 이루어지고, 각 화소 PXL의 한 쌍의 공통 벽전극 CT3의 사이의 영역에 형성되어 있다.
이와 같이, 실시 형태 5의 액정 표시 장치에서도, 공통 벽전극 CT3과의 사이의 영역에서는 제1 기판 SUB1의 측에만 전극(화소 전극 PX로 되는 선 형상 전극 PX4)을 형성하는 구성으로 되어 있으므로, 실시 형태 4와 마찬가지로, 액정 표시 패널의 제조 시에서의 수율을 향상시킬 수 있다고 하는 각별한 효과를 얻을 수 있다. 그 결과, 액정 표시 장치를 저코스트화할 수 있다고 하는 각별한 효과를 얻을 수 있다.
또한, 실시 형태 5의 액정 표시 장치에서는, 절연막 PAS3을 덮도록 하여 공통 벽전극 CT3이 형성되어 공통 신호가 공급되는, 즉 화소 경계 부분의 공통 벽전극 CT3이 전체면 공통 전극으로 되어 있다. 따라서, 액정 표시 패널 PNL의 표시면의 면적에 차지하는 공통 벽전극 CT3의 면적을 증대시키는 것이 가능하게 되어, 인접 화소로부터의 전기력선을 억제하는 것이 가능하게 되므로, 인접 화소의 흑 투과율의 증가의 억제 및 인접 화소 전위의 변동에 의한 투과율의 변동을 더욱 억제할 수 있다고 하는 각별한 효과를 얻을 수 있다.
또한, 화소 전극 PX인 선 형상 전극 PX4로부터 연장된 전기력선은 제1 기판 SUB1의 면내 방향과 평행하게 형성되어 공통 벽전극 CT3에 도달하게 된다. 이때, 공통 벽전극 CT3을 형성하는 평면 전극 CT5가 드레인선 DL 등의 배선으로부터의 전기력선을 억제할 수 있으므로, 전술한 실시 형태 4와 마찬가지의 효과를 얻을 수 있어, 저구동 전압화, 표시 모드 효율 향상, 및 배선 전위에 의한 흑 투과율 증가 억제 등이 가능하다.
또한, 도 20에 도시한 본 발명의 실시 형태 5의 다른 액정 표시 장치에서의 화소 구성을 설명하기 위한 단면도에 도시하는 바와 같이, 실시 형태 2와 마찬가지의 차폐 전극 CE를 배선(예를 들면, 드레인선 DL)의 하층측에 형성할 수 있다.
이 도 20에 도시한 실시 형태 5의 다른 액정 표시 장치에서는, 배선인 드레인선 DL의 하층측에 절연막 PAS1을 개재하여 차폐 전극 CE가 배치되는 구성으로 되어 있다. 이때, 드레인선 DL의 상층의 구성은 전술한 도 19에 도시한 액정 표시 장치와 마찬가지이며, 화소의 경계부에 형성되는 절연막 PAS3을 덮도록 하여, 한 쌍의 공통 벽전극 CT3이 형성되고, 그 공통 벽전극 CT3이 공통 벽전극 CT4 및 평면공통 전극 CT5, CT6으로 형성됨과 함께, 한 쌍의 공통 벽전극 CT3의 사이의 영역에 선 형상 전극 PX4가 형성되어 있다.
따라서, 도 20에 도시한 실시 형태 5의 다른 액정 표시 장치에서도, 도 19에 도시한 실시 형태 5의 액정 표시 장치에서의 효과 외에, 차폐 전극 CE가 드레인선 DL로부터 액정층 LC를 통하여 벽전극 PX에 도달하는 전기력선 LF의 발생을 억제할 수 있다고 하는 각별한 효과를 얻을 수 있다.
<실시 형태 6>
도 21은 본 발명의 실시 형태 6의 액정 표시 장치에서의 화소 구성을 설명하기 위한 단면도이며, 화소 전극으로 되는 벽전극 PX의 구성 및 드레인선 DL의 형성 위치를 제외한 다른 구성은 실시 형태 5와 마찬가지의 구성으로 된다. 따라서, 이하의 설명에서는, 벽전극 PX 및 드레인선 DL의 구성에 대하여 상세하게 설명한다.
도 21에 도시한 바와 같이, 인접 화소와의 경계 부분과 함께 각 화소의 영역 내에서도 제1 기판 SUB1의 대향면측에 볼록 형상으로 돌출되는 절연막 PAS3이 형성되고, 그 절연막 PAS3을 덮도록 하여 도전성 박막이 형성되는 구성으로 되어 있다. 즉, 실시 형태 6에서는, 화소 PXL의 변연부와 함께 화소 PXL의 영역(투과 영역)에서도 벽전극이 형성되는 구성으로 되어 있다. 단, 절연막 PAS3을 덮는 도전성 박막 중에서, 적어도 인접 화소와의 경계 부분에 형성되는 절연막 PAS3 즉 화소 영역의 내측에 형성되는 절연막 PAS3을 덮는 도전성 박막은 투명 도전성 박막으로 이루어진다.
실시 형태 6의 액정 표시 장치에서는, 인접 화소와의 경계 부분에 형성되는 절연막 PAS3을 덮는 도전성 박막은 공통 신호가 공급되는 공통 전극(공통 벽전극) CT3으로 되고, 한 쌍의 공통 벽전극 CT3과의 사이의 영역 즉 화소의 영역에 형성되는 절연막 PAS3을 덮는 도전성 박막은 박막 트랜지스터를 통하여 영상 신호가 공급되는 화소 전극(벽전극 PX)으로 된다.
이때, 벽전극 PX 및 공통 벽전극 CT3은, 절연막 PAS3의 측벽면에 형성되는 벽 형상 전극 PX1, CT4와, 그 벽 형상 전극 PX1, CT4의 하단측으로부터 제1 기판 SUB1의 면내 방향으로 연장되어 형성되는 평면 전극 PX2, CT5와, 벽 형상 전극 PX1의 상단측으로부터 절연막 PAS3의 꼭대기 부분을 덮도록 형성되는 평면 전극 PX3, CT6으로 이루어진다. 즉, 실시 형태 6에서는, 한 쌍의 벽전극 CT의 사이의 영역에 화소 전극인 벽전극 PX가 형성되는 구성으로 되어 있다.
또한, 실시 형태 6에서는, 벽전극 PX의 하층 즉 벽전극 PX가 형성되는 절연막 PAS3의 하층에 절연막 PAS2를 개재하여 드레인선 DL이 배치되는 구성으로 되어 있다. 또한, 도 21 중의 X 방향 즉 화소 PXL의 폭 방향의 거의 중심 부분에 Y 방향으로 연장되는 벽전극 PX가 형성되어 있다. 따라서, 박막 트랜지스터 등의 형성 영역을 제외한 영역에서는, 각 화소 전극 PX는 드레인선 DL 즉 벽전극 PX에 대하여, 도 21 중의 X 방향 즉 화소 PXL의 폭 방향에 대칭인 구성으로 되어 있다. 이때, 실시 형태 6에서도, 제1 기판 SUB1의 측에만 전극이 형성되게 되므로, 실시 형태 5와 마찬가지의 효과를 얻을 수 있어, 액정 표시 패널의 제조 시에서의 수율을 향상시킬 수 있어, 액정 표시 장치의 제조 코스트를 저코스트화할 수 있다.
또한, 실시 형태 6의 액정 표시 장치에서도, 인접 화소와의 경계 부분에 공통 벽전극 CT3을 형성하는 구성으로 하고 있으므로, 실시 형태 5의 액정 표시 장치와 마찬가지의 효과를 얻을 수 있어, 저구동 전압화, 표시 모드 효율 향상, 배선 전위에 의한 흑 투과율 증가 억제, 및 인접 화소의 흑 투과율 증가 억제가 가능함과 함께, 인접 화소 전위 변동에 의한 투과율 변동 억제 등도 가능하다.
특히, 실시 형태 6의 액정 표시 장치에서는, 한 쌍의 공통 벽전극 CT3의 사이의 영역에 벽전극 PX가 형성되는 구성으로 되어 있으므로, 화소 전극과 공통 전극의 간격 즉 벽전극 PX와 공통 벽전극 CT3의 간격을 화소 PXL의 폭 방향의 간격보다도 작게 할 수 있어, 벽전극 PX와 공통 벽전극 CT3 사이에 생기는 전기력선의 분포를 균일하게 할 수 있다. 또한, 벽전극 PX 및 공통 벽전극 CT3 중 어느 전극에서도, 벽 형상 전극 PX1, CT4의 하단측으로부터 제1 기판 SUB1의 면내 방향 즉 각 화소 PXL의 면내 방향으로 연장되는 평면 전극 PX2, CT5가 형성되는 구성으로 되어 있다. 따라서, 벽전극 PX 및 공통 벽전극 CT3 중 어느 것에서도, 벽 형상 전극 PX1, CT4의 하측 변부로부터의 전기력선이 액정층 LC를 통하여 드레인선 DL이나 인접 화소로 돌아 들어가게 되는 것을 억제할 수 있다.
또한, 실시 형태 6의 액정 표시 장치에서는, 화소 PXL의 중앙에 벽전극 PX를 형성하고, 그 벽전극 PX와 중첩되는 영역에 금속 배선으로 이루어지는 드레인선 DL을 형성하는 구성으로 하고 있지만, 벽전극 PX를 형성하는 평면 전극 PX3과 중첩되는 영역의 액정층 LC에서는 액정 분자가 거의 움직이지 않게 되므로, 투과율이 낮은 금속 박막으로 이루어지는 드레인선 DL이라도 형성 가능하다. 또한, 드레인선 DL의 형성 위치는 벽전극 PX와 중첩되는 위치에 한정되는 것이 아니라, 전술한 실시 형태 1∼5와 마찬가지로, 공통 벽전극 CT3과 중첩되는 영역에 형성하는 구성이어도 된다.
또한, 도 22에 도시한 본 발명의 실시 형태 6의 다른 액정 표시 장치에서의 화소 구성을 설명하기 위한 단면도에 도시하는 바와 같이, 실시 형태 2와 마찬가지의 차폐 전극 CE를 배선(예를 들면, 드레인선 DL)의 하층측에 형성할 수 있다.
이 도 22에 도시한 실시 형태 6의 다른 액정 표시 장치에서는, 배선인 드레인선 DL의 하층측에 절연막 PAS1을 개재하여 차폐 전극 CE가 배치되는 구성으로 되어 있다. 이때, 드레인선 DL의 상층의 구성은 전술한 도 21에 도시한 액정 표시 장치와 마찬가지이며, 화소의 경계부에 형성되는 절연막 PAS3을 덮도록 하여, 벽 형상 전극 CT4 및 평면 전극 CT5, CT6으로 이루어지는 한 쌍의 공통 벽전극 CT3이 화소 PXL의 변연부에 형성됨과 함께, 그 한 쌍의 공통 벽전극 CT3과의 사이의 영역에, 벽 형상 전극 PX1 및 평면 전극 PX2, PX3으로 이루어지는 벽전극 PX가 형성되어 있다.
따라서, 도 22에 도시한 실시 형태 6의 다른 액정 표시 장치에서도, 도 21에 도시한 실시 형태 6의 액정 표시 장치에서의 효과 외에, 차폐 전극 CE가 드레인선 DL로부터 액정층 LC를 통하여 벽전극 PX에 도달하는 전기력선 LF의 발생을 억제할 수 있다고 하는 각별한 효과를 얻을 수 있다.
<실시 형태 7>
도 23은 본 발명의 실시 형태 7의 액정 표시 장치에서의 화소 구성을 설명하기 위한 도면이며, 벽전극으로 형성되는 공통 전극을 제외한 다른 구성은, 실시 형태 1과 마찬가지의 구성으로 된다. 따라서, 이하의 설명에서는, 공통 전극을 형성하는 벽전극(공통 벽전극) CT3의 구성에 대하여 상세하게 설명한다.
도 23에 도시한 바와 같이, 실시 형태 7의 액정 표시 장치는, 전술한 실시 형태 1의 의사 벽전극을 이용하지 않는 구성으로 함과 함께, 한 쌍의 벽전극의 한쪽을 화소 전극으로 하고, 다른 쪽을 공통 전극으로서 이용한다. 즉, 화소 PXL의 한 쌍의 변연부에 각각 형성되는 벽전극 중에서, 한쪽의 벽전극 PX를 영상 신호가 공급되는 화소 전극으로 함과 함께, 다른 쪽의 벽전극(공통 벽전극) CT3을 공통 신호가 공급되는 공통 전극으로 하는 구성으로 하고 있다.
이 구성으로 이루어지는 실시 형태 7의 화소 구성에서는, 각 화소 PXL의 변연부에 Y 방향으로 연장되어 형성되는 볼록 형상의 절연막 PAS3의 X 방향측의 측벽면 중에서, 한쪽의 측벽면에는 벽 형상 전극 PX1과 평면 전극 PX2로 이루어지는 벽전극 PX가 형성되고, 그 벽전극 PX에 도시하지 않은 박막 트랜지스터를 통하여 영상 신호가 공급되는 구성으로 된다. 또한, 다른 쪽의 측벽면에는, 벽 형상 전극 CT4와 평면 전극 CT5로 이루어지는 공통 벽전극 CT3이 형성되어, 공통 신호가 공급되는 구성으로 된다. 이 구성으로 이루어지는 절연막 PAS3이 드레인선 DL과 중첩되도록 하여 인접 화소 PXL과의 경계 부분에 배치되어 있으므로, 각 화소 PXL의 영역에서는 한 쌍의 벽전극 PX와 공통 벽전극 CT3이 대향 배치된다.
이와 같이, 실시 형태 7의 벽전극 PX 및 공통 벽전극 CT3에서도, 제1 기판 SUB1의 표면으로부터 제2 기판 SUB2의 측에 세워 형성되는 벽 형상 전극 PX1, CT4를 구비함과 함께, 벽 형상 전극 PX1, CT4의 제1 기판 SUB1측의 변연부로부터 그 제1 기판 SUB1의 면내 방향을 따라서 연장되는 평면 전극 PX2, CT5를 구비하는 구성으로 되어 있다. 그 결과, 실시 형태 7의 액정 표시 장치에서도, 실시 형태 1과 마찬가지의 효과를 얻을 수 있다. 즉, 벽 형상 전극 PX1로부터 발생한 전기력선이 액정층 LC측을 통하여 인접하는 화소나 드레인선 DL로 향하게 되는 것을 평면 전극 PX2에 의해 방지(차폐)할 수 있음과 함께, 평면 전극 PX2로부터 발생한 전기력선이 공통 벽전극 CT3에 도달할 수 있다. 마찬가지로 하여, 공통 벽전극 CT3에서도, 인접하는 화소나 드레인선 DL로부터 발생한 전기력선이 액정층 LC를 통하여 벽 형상 전극 CT4에 도달하는 것을 평면 전극 CT5에 의해 방지(차폐)할 수 있음과 함께, 벽전극 PX로부터 발생한 전기력선이 평면 전극 CT5에 도달할 수 있다. 따라서, 실시 형태 7의 액정 표시 장치에서도, 화소 PXL 내에서의 전계 강도의 불균일성을 억제할 수 있다.
또한, 실시 형태 7의 화소 구성에서는, 각 화소 PXL의 중앙 부분에 의사 벽전극을 형성하기 위한 선 형상 전극을 제1 기판 SUB1 및 제2 기판 SUB2에 형성할 필요가 없게 되므로, 제1 기판 SUB1 및 제2 기판 SUB2의 제조에 요하는 공정수를 줄이는 것이 가능하게 되어, 액정 표시 장치를 저코스트화할 수 있다고 하는 각별한 효과가 얻어진다.
특히, 실시 형태 7의 액정 표시 장치에서는, 각 화소 PXL의 길이 방향으로 연장되는 벽전극 PX와 공통 벽전극 CT3을 형성하고, 벽전극 PX와 공통 벽전극 CT3이 폭 방향에 대향 배치되는 구성으로 되어 있다. 따라서, 고정밀한 액정 표시 패널에 본원 발명을 적용한 경우, 벽전극 PX와 제2 벽전극 CT3의 간격을 짧게(작게) 하는 것이 가능하게 되므로, 벽전극 PX와 제2 벽전극 CT3의 사이에 균일한 전계를 걸 수 있어, 표시 모드 효율을 향상시킬 수 있다.
단, 실시 형태 7의 화소 구성에서는, 벽전극 PX와 공통 벽전극 CT3의 간격이 길게(커지게) 되면, 전기력선 밀도가 벽전극 PX 및 공통 벽전극 CT3의 근방에서 밀하게 되고, 벽전극 PX 및 공통 벽전극 CT3으로부터 멀어지면 소하게 된다. 이 때문에, 벽전극 PX와 공통 벽전극 CT3 사이에서의 전계 강도가 불균일해져, 표시 모드 효율이 저하되게 될 우려가 있다. 따라서, 벽전극 PX와 공통 벽전극 CT3 사이의 거리는, 높은 표시 모드 효율이 얻어지는 범위를 선택하는 것이 바람직하고, 소형이며 고정밀한 액정 표시 패널 PNL에 바람직하다. 또한, 실시 형태 7의 벽전극 PX 및 공통 벽전극 CT3은 각각 평면 전극 PX2, CT5를 구비하는 구성으로 되어 있으므로, 실시 형태 1과 마찬가지의 효과를 얻을 수 있어, 저구동 전압화, 표시 모드 효율 향상, 배선 전위에 의한 흑 투과율 증가 억제, 인접 화소의 흑 투과율 증가 억제가 가능하다.
또한, 실시 형태 7의 화소 구성에서는, 1개의 절연막 PAS3의 측벽면 중에서, 한쪽의 측벽면에 영상 신호가 공급되는 화소 전극(벽전극) PX를 형성하고, 다른 쪽의 측벽면에 공통 신호가 공급되는 공통 전극(공통 벽전극) CT3을 형성하는 구성으로 하였지만, 화소 전극과 공통 전극의 형성 위치는 실시 형태 7의 배치에 한정되는 것은 아니다. 예를 들면, X 방향으로 홀수번째의 절연막 PAS3의 측벽면에는 모두 벽전극 PX를 형성하고, 짝수번째의 절연막 PAS3의 측벽면에는 공통 벽전극 CT3을 형성하는 구성이어도 된다. 이와 같은 구성으로 함으로써, 동일한 절연막 PAS3에는 인접하는 화소 PXL의 화소 전극 또는 공통 전극이 근접하여 배치되게 되므로, 인접하는 화소의 공통 벽전극 CT3간에 전위차가 생기는 것을 방지할 수 있다고 하는 각별한 효과를 얻을 수 있다.
또한, 도 24에 도시한 본 발명의 실시 형태 7의 다른 액정 표시 장치에서의 화소 구성을 설명하기 위한 단면도에 도시하는 바와 같이, 실시 형태 2와 마찬가지의 차폐 전극 CE를 배선(예를 들면, 드레인선 DL)의 하층측에 형성할 수 있다.
이 도 24에 도시한 실시 형태 7의 다른 액정 표시 장치에서는, 배선인 드레인선 DL의 하층측에 절연막 PAS1을 개재하여 차폐 전극 CE가 배치되는 구성으로 되어 있다. 이때, 드레인선 DL의 상층의 구성은 전술한 도 23에 도시한 액정 표시 장치와 마찬가지이며, 절연막 PAS3의 측벽면 즉 화소 PXL의 긴 변측의 변연부에는, 한쪽의 변연부에 벽 형상 전극 PX1과 평면 전극 PX2로 이루어지는 벽전극 PX가 형성되고, 다른 쪽의 변연부에 벽 형상 전극 CT4와 평면 전극 CT5로 이루어지는 벽전극(공통 벽전극) CT3이 형성되어 있다.
따라서, 도 24에 도시한 실시 형태 7의 다른 액정 표시 장치에서도, 도 23에 도시한 실시 형태 7의 액정 표시 장치에서의 효과 외에, 차폐 전극 CE가 드레인선 DL로부터 액정층 LC를 통하여 벽전극 PX에 도달하는 전기력선 LF의 발생을 억제할 수 있다고 하는 각별한 효과를 얻을 수 있다.
<실시 형태 8>
도 25는 본 발명의 실시 형태 8의 액정 표시 장치에서의 화소 구성을 설명하기 위한 단면도이며, 벽전극으로 형성되는 공통 벽전극 CT3을 제외한 다른 구성은 실시 형태 3과 마찬가지의 구성으로 되고, 벽전극 PX 및 공통 벽전극 CT3에 공급되는 신호는 실시 형태 7과 마찬가지로 된다. 따라서, 이하의 설명에서는, 공통 전극을 형성하는 공통 벽전극 CT3의 구성에 대하여 상세하게 설명한다.
도 25에 도시한 바와 같이, 실시 형태 8의 액정 표시 장치는, 실시 형태 3의 의사 벽전극을 이용하지 않는 구성으로 함과 함께, 길이 방향의 변연부를 따라서 형성되는 한 쌍의 벽전극이 전기적으로 접속되지 않는 구성으로 되어 있다. 실시 형태 7과 마찬가지로, 한쪽의 벽전극인 벽전극 PX가 박막 트랜지스터의 소스 전극에 전기적으로 접속되고, 다른 쪽의 벽전극인 공통 벽전극 CT3이 커먼선에 접속되는 구성으로 되어 있다. 즉, 길이 방향의 변연부를 따라서 형성되는 한 쌍의 벽전극 중에서, 한쪽의 벽전극 PX가 화소 전극으로 되고, 다른 쪽의 벽전극(공통 벽전극) CT3이 공통 전극으로 되어 있다. 또한, 화소 PXL의 경계 부분(2점 쇄선으로 나타냄)을 사이에 두고, 벽전극 PX와 인접 화소 PXL의 공통 벽전극 CT3이 근접하여 배치되어 있다.
이 구성으로 이루어지는 실시 형태 8의 화소 구성에서는, 실시 형태 3과 마찬가지로, 화소 PXL의 변부 중에서 길이 방향의 한 쌍의 변부를 따라서 절연막 PAS3이 형성되어 있다. 이 절연막 PAS3은 화소 PXL의 폭 방향의 평면에서의 단면 형상이 사다리꼴 형상을 이루고 있으며, 한쪽의 절연막 PAS3의 인접 화소측의 측벽면에는 벽 형상 전극 PX1이 형성되어 있다. 또한, 이 벽 형상 전극 PX1이 형성되는 절연막 PAS3의 하면측에는 평면 전극 PX2가 형성되고, 상면측에는 평면 전극 PX3이 형성되어 있다. 이때, 벽 형상 전극 PX1의 상측 및 하측의 변연부는, 그 단부에서 평면 전극 PX2, PX3과 각각 연속하여 접속되어 있고, 벽 형상 전극 PX1 및 평면 전극 PX2, PX3에 의해, 벽전극 PX의 단면 형상이 각 화소 PXL의 중심 방향(투과 영역) 즉 공통 벽전극 CT3의 측으로 개구되는 C자 형상의 벽전극 PX를 형성하고 있다.
마찬가지로 하여, 한 쌍의 절연막 PAS3 중에서, 다른 쪽의 절연막 PAS3의 인접 화소측의 측벽면에는 벽 형상 전극 CT4가 형성되어 있다. 또한, 절연막 PAS3의 하면측에 평면 전극(제1 평면 전극) CT5가 형성됨과 함께, 상면측에 평면 전극(제2 평면 전극) CT6이 형성되어 있다. 이때, 벽 형상 전극 CT4의 상측 및 하측의 변연부는, 그 단부에서 평면 전극 CT5, CT6과 각각 연속하여 접속되어 있고, 이 벽 형상 전극 CT4 및 평면 전극 CT5, CT6에 의해, 공통 벽전극 CT3의 단면 형상이 각 화소 PXL의 중심 방향(투과 영역) 즉 벽전극 PX의 측으로 개구되는 C자 형상의 공통 벽전극 CT3을 형성하고 있다.
따라서, 실시 형태 8의 화소 구성에서도, 실시 형태 3과 마찬가지로, 평면 전극 PX2, PX3으로부터 발생한 전기력선이 벽 형상 전극 PX로부터 발생한 전기력선에 의해 급격하게 구부러진다. 또한, 평면 전극 CT5, CT6에 도달하는 전기력선도 제2 벽 형상 전극 CT4로부터 발생한 전기력선에 의해 급격하게 구부러진다. 이것에 의해, 벽전극 PX로부터 제2 벽전극 CT3에 도달하는 전기력선의 개수가 많아지므로, 전계 강도의 불균일성을 억제할 수 있어, 화소 전체의 표시 모드 효율을 향상시킬 수 있다.
또한, 실시 형태 8의 구성에서는, 벽 형상 전극 PX1로부터 발생한 전기력선이 액정층 LC측을 통하여 인접하는 화소나 드레인선 DL로 향하게 되는 것을 평면 전극 PX2, PX3에 의해 방지(차폐)할 수 있음과 함께, 평면 전극 PX2, PX3으로부터 발생한 전기력선이 제2 벽전극 CT3에 도달할 수 있다. 또한, 제2 벽전극 CT3에서도, 인접하는 화소나 드레인선 DL로부터 발생한 전기력선이 액정층 LC를 통하여 벽 형상 전극 CT4에 도달하는 것을 평면 전극 CT5, CT6에 의해 방지(차폐)할 수 있음과 함께, 벽전극 PX로부터 발생한 전기력선이 평면 전극 CT5, CT6에 도달할 수 있다. 따라서, 실시 형태 8의 액정 표시 장치에서도, 실시 형태 3과 마찬가지로, 화소 PXL 내에서의 전계 강도의 불균일성을 억제할 수 있다. 또한, 배선인 드레인선 DL 등으로부터의 전위에 의한 흑 투과율 증가의 억제에도 기여할 수 있다. 또한, 흑 표시의 인접 화소에 도달하는 전기력선의 개수를 억제할 수 있으므로, 인접 화소의 흑 투과율 증가도 억제할 수 있다. 이상의 것으로부터, 실시 형태 8의 구성에서도 저구동 전압화, 표시 모드 효율 향상, 배선 전위에 의한 흑 투과율 증가 억제, 및 인접 화소의 흑 투과율 증가 억제가 가능하다.
또한, 실시 형태 8의 액정 표시 장치에서도, 실시 형태 7과 마찬가지로, 각 화소 PXL의 벽전극 PX와 공통 벽전극 CT3이 폭 방향으로 대향 배치되는 구성으로 되어 있으므로, 고정밀한 액정 표시 패널에 본원 발명을 적용한 경우, 벽전극 PX와 공통 벽전극 CT3의 간격을 짧게(작게) 하는 것이 가능하게 된다. 그 결과, 벽전극 PX와 공통 벽전극 CT3 사이에 균일한 전계를 걸 수 있어, 표시 모드 효율을 향상시킬 수 있다.
또한, 각 화소 PXL의 중앙 부분에 의사 벽전극을 형성하기 위한 선 형상 전극을 제1 기판 SUB1 및 제2 기판 SUB2에 형성할 필요가 없어지므로, 제1 기판 SUB1 및 제2 기판 SUB2의 제조에 요하는 공정수를 줄이는 것이 가능하게 되어, 액정 표시 장치를 저코스트화할 수 있다고 하는 효과도 얻어진다.
또한, 실시 형태 8의 화소 구성에서도, 예를 들면, X 방향으로 홀수번째의 화소 경계의 절연막 PAS3의 측벽면에는 벽전극 PX를 형성하고, 짝수번째의 화소 경계의 절연막 PAS3의 측벽면에는 공통 벽전극 CT3을 형성하는 등과 같이, 화소 경계에 근접하여 형성되는 절연막에 인접 화소의 공통 전극이나 화소 전극을 한데 모으도록 배치해도 된다.
또한, 도 26에 도시한 본 발명의 실시 형태 8의 다른 액정 표시 장치에서의 화소 구성을 설명하기 위한 단면도에 도시하는 바와 같이, 실시 형태 2와 마찬가지의 차폐 전극 CE를 배선(예를 들면, 드레인선 DL)의 하층측에 형성할 수 있다.
이 도 26에 도시한 실시 형태 8의 다른 액정 표시 장치에서는, 배선인 드레인선 DL의 하층측에 절연막 PAS1을 개재하여 차폐 전극 CE가 배치되는 구성으로 되어 있다. 이때, 드레인선 DL의 상층의 구성은 전술한 도 25에 도시한 액정 표시 장치와 마찬가지이며, 절연막 PAS3의 측벽면 즉 화소 PXL의 긴 변측의 변연부에는, 한쪽의 변연부에 벽 형상 전극 PX1과 평면 전극 PX2, PX3으로 이루어지는 벽전극 PX가 형성되고, 다른 쪽의 변연부에 벽 형상 전극 CT4와 평면 전극 CT5, CT6으로 이루어지는 공통 벽전극 CT3이 형성되어 있다.
따라서, 도 26에 도시한 실시 형태 8의 다른 액정 표시 장치에서도, 도 25에 도시한 실시 형태 8의 액정 표시 장치에서의 효과 외에, 차폐 전극 CE가 드레인선 DL로부터 액정층 LC를 통하여 벽전극 PX에 도달하는 전기력선 LF의 발생을 억제할 수 있다고 하는 각별한 효과를 얻을 수 있다.
또한, 실시 형태 1∼8의 액정 표시 장치에서는, 벽전극을 화소의 주연부를 따라서 형성하는 구성으로 하였지만, 이것에 한정되는 것이 아니라, 예를 들면, 도 27에 도시한 바와 같이, 화소 PXL의 폭 방향(X 방향)에 개구를 갖는, 즉 길이 방향(Y 방향)으로 연장되며 폭 방향(X 방향)으로 대향 배치되는 한 쌍의 벽전극 PX로 형성하는 구성이어도 된다.
이상, 본 발명자에 의해 이루어진 발명을, 상기 발명의 실시 형태에 기초하여 구체적으로 설명하였지만, 본 발명은, 상기 발명의 실시 형태에 한정되는 것이 아니라, 그 요지를 일탈하지 않는 범위에서 다양하게 변경 가능하다.
PNL : 액정 표시 패널
SUB1 : 제1 기판
SUB2 : 제2 기판
FPC : 플렉시블 프린트 기판
AR : 표시 영역
TFT : 박막 트랜지스터
DL : 드레인선
CL : 커먼선
GL : 게이트선
SL : 시일재
CT : 공통 전극(의사 공통 전극)
CT1, CT2 : 선 형상 전극
DR : 구동 회로
CT3 : 공통 벽전극
CT4 : 벽 형상 전극
CT5, CT6 : 평면 전극
PX : 화소 전극(벽전극)
PX1 : 벽 형상 전극
PX2, PX3 : 평면 전극
PX4 : 선 형상 전극
PAS1∼3 : 절연막
POL1, POL2 : 편광판
ORI : 배향막
CF : 컬러 필터
LC : 액정층
CE : 차폐 전극
BM : 블랙 매트릭스
LF, LF1, LF2, LF1', LF2' : 전기력선
SUB1 : 제1 기판
SUB2 : 제2 기판
FPC : 플렉시블 프린트 기판
AR : 표시 영역
TFT : 박막 트랜지스터
DL : 드레인선
CL : 커먼선
GL : 게이트선
SL : 시일재
CT : 공통 전극(의사 공통 전극)
CT1, CT2 : 선 형상 전극
DR : 구동 회로
CT3 : 공통 벽전극
CT4 : 벽 형상 전극
CT5, CT6 : 평면 전극
PX : 화소 전극(벽전극)
PX1 : 벽 형상 전극
PX2, PX3 : 평면 전극
PX4 : 선 형상 전극
PAS1∼3 : 절연막
POL1, POL2 : 편광판
ORI : 배향막
CF : 컬러 필터
LC : 액정층
CE : 차폐 전극
BM : 블랙 매트릭스
LF, LF1, LF2, LF1', LF2' : 전기력선
Claims (12)
- 제1 전극과 제2 전극이 형성되는 제1 기판과, 액정층을 개재하여 상기 제1 기판과 대향 배치되는 제2 기판을 갖고, 상기 제1 전극과 상기 제2 전극을 갖는 화소의 영역이 매트릭스 형상으로 배치되고, 상기 제1 전극과 상기 제2 전극 사이에 인가되는 상기 제1 기판의 면내 방향의 전계에 의해 상기 액정층을 구동하는 액정 표시 장치로서,
상기 화소의 영역마다 상기 제1 기판의 대향측에 단차부가 형성되고,
상기 제1 전극 및 상기 제2 전극 중 적어도 한쪽은, 상기 단차부의 측벽면에 형성되는 벽 형상 전극과, 상기 벽 형상 전극의 변연부(邊緣部)로부터 상기 제1 기판의 주면을 따라서 형성되는 평면 전극을 갖고,
상기 벽 형상 전극과 상기 평면 전극이 전기적으로 접속되어 있는 것을 특징으로 하는 액정 표시 장치. - 제1항에 있어서,
상기 단차부는, 인접 화소와의 사이에 걸쳐 형성되는 절연체로 이루어지는 볼록 형상체로 형성되고,
상기 벽 형상 전극은, 상기 볼록 형상체의 측벽면 중에서, 적어도 화소의 변연부를 따라서 형성되는 측벽면에 형성되며 도전성 박막으로 이루어지고,
상기 평면 전극은, 상기 볼록 형상체의 저부(底部)로부터 상기 제1 기판면을 따라서 해당 화소의 영역으로 신연(伸延)되는 도전성 박막으로 이루어지는 것을 특징으로 하는 액정 표시 장치. - 제2항에 있어서,
상기 절연체로 이루어지는 1개의 볼록 형상체의 대향하는 측벽면에, 인접하는 화소의 상기 벽 형상 전극이 형성되는 것을 특징으로 하는 액정 표시 장치. - 제1항에 있어서,
상기 단차부는, 상기 화소 영역 내의 적어도 대향하는 한 쌍의 변연부를 따라서 형성되는 볼록 형상체로 이루어지고,
상기 벽 형상 전극은, 상기 볼록 형상체의 측벽면 중에서 인접 화소측에 형성되는 도전성 박막으로 이루어지고,
상기 평면 전극은, 상기 볼록 형상체의 저면부를 따라서 형성되는 도전성 박막으로 이루어지는 제1 평면 전극과, 상기 볼록 형상체의 꼭대기부를 따라서 형성되는 도전성 박막으로 이루어지는 제2 평면 전극으로 이루어지는 것을 특징으로 하는 액정 표시 장치. - 제1항 내지 제4항 중 어느 한 항에 있어서,
상기 제1 전극은, 상기 화소 영역의 변연부 중에서, 해당 화소 영역을 사이에 두고 대향하는 적어도 한 쌍의 변연부에 형성되는 상기 벽 형상 전극과 상기 평면 전극으로 이루어지고,
상기 제2 전극은, 상기 화소 영역의 대향하는 변연부에 배치되는 한 쌍의 상기 제1 전극의 사이의 영역에 형성되는 선 형상의 도전성 박막으로 이루어지는 것을 특징으로 하는 액정 표시 장치. - 제5항에 있어서,
상기 선 형상 전극은, 상기 제1 기판에 형성되는 제1 선 형상 전극과, 상기 제2 기판에 형성되며, 적어도 그 일부가 상기 액정층을 개재하여 상기 제1 선 형상 전극과 중첩되어 형성되는 제2 선 형상 전극으로 이루어지고,
상기 제1 선 형상 전극과 상기 제2 선 형상 전극이 전기적으로 접속되어, 의사적인 벽전극을 형성하는 것을 특징으로 하는 액정 표시 장치. - 제6항에 있어서,
상기 제2 선 형상 전극의 전극 폭은, 상기 제1 선 형상 전극의 전극 폭보다도 큰 것을 특징으로 하는 액정 표시 장치. - 제5항에 있어서,
상기 선 형상 전극은, 상기 제1 기판에 주면을 따라서 형성되고, 해당 화소의 길이 방향으로 신연하는 제1 선 형상 전극으로 이루어지는 것을 특징으로 하는 액정 표시 장치. - 제1항 내지 제4항 중 어느 한 항에 있어서,
상기 제1 전극은, 상기 화소 영역의 변연부 중에서, 해당 화소 영역을 사이에 두고 대향하는 적어도 한 쌍의 변연부에 형성되는 상기 벽 형상 전극과 상기 평면 전극으로 이루어지고,
상기 제2 전극은, 상기 화소 영역의 대향하는 변연부에 배치되는 한 쌍의 제1 전극의 사이의 영역에 형성되는 제2 볼록 형상체와, 그 제2 볼록 형상체의 적어도 측변면을 덮는 도전성 박막으로 이루어지는 것을 특징으로 하는 액정 표시 장치. - 제9항에 있어서,
상기 제1 기판의 대향면측에 형성되며, 영상 신호가 공급되는 드레인선과, 주사 신호가 공급되는 게이트선과, 상기 주사 신호에 동기하여 상기 제1 전극에 상기 영상 신호를 공급하는 박막 트랜지스터를 갖고,
상기 드레인선 또는/및 상기 게이트선은, 상기 제2 볼록 형상체에 중첩되는 영역에 형성되는 것을 특징으로 하는 액정 표시 장치. - 제1항 내지 제4항 중 어느 한 항에 있어서,
상기 제1 기판의 대향면측에 형성되며, 영상 신호가 공급되는 드레인선과, 주사 신호가 공급되는 게이트선과, 상기 주사 신호에 동기하여 상기 제1 전극에 상기 영상 신호를 공급하는 박막 트랜지스터를 갖고,
상기 드레인선 또는/및 상기 게이트선의 하층에 중첩하여 배치되는 차폐 전극을 구비하는 것을 특징으로 하는 액정 표시 장치. - 제1항 내지 제4항 중 어느 한 항에 있어서,
상기 벽 형상 전극의 변연부로부터 화소의 영역으로 신연하는 상기 평면 전극의 전극 폭을 L1, 상기 액정층의 두께를 d로 한 경우, 상기 평면 전극의 전극 폭 L1은, 0.5≤L1≤d(㎛)인 것을 특징으로 하는 액정 표시 장치.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011083815A JP2012220575A (ja) | 2011-04-05 | 2011-04-05 | 液晶表示装置 |
JPJP-P-2011-083815 | 2011-04-05 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20120113672A true KR20120113672A (ko) | 2012-10-15 |
KR101355291B1 KR101355291B1 (ko) | 2014-01-27 |
Family
ID=46965863
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020120034941A KR101355291B1 (ko) | 2011-04-05 | 2012-04-04 | 액정 표시 장치 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9261739B2 (ko) |
JP (1) | JP2012220575A (ko) |
KR (1) | KR101355291B1 (ko) |
CN (1) | CN102736329B (ko) |
TW (1) | TWI493264B (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140117935A (ko) * | 2013-03-27 | 2014-10-08 | 삼성디스플레이 주식회사 | 액정표시장치 및 이의 제조 방법 |
KR20170022739A (ko) | 2015-08-21 | 2017-03-02 | 도레이케미칼 주식회사 | 유기닷계 코어-쉘 비드, 유기닷계 코어-쉘 비드 조성물, 이의 제조방법 및 이를 포함하는 광학필름 |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5797956B2 (ja) * | 2011-07-13 | 2015-10-21 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
JP5865088B2 (ja) | 2012-01-19 | 2016-02-17 | 株式会社ジャパンディスプレイ | 液晶表示装置およびその製造方法 |
CN202473922U (zh) * | 2012-03-16 | 2012-10-03 | 京东方科技集团股份有限公司 | 一种tft阵列基板及显示装置 |
JP5851317B2 (ja) * | 2012-04-10 | 2016-02-03 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
JP6002478B2 (ja) * | 2012-07-04 | 2016-10-05 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
JP2014092771A (ja) * | 2012-11-07 | 2014-05-19 | Japan Display Inc | 液晶表示装置 |
JP5899103B2 (ja) * | 2012-11-09 | 2016-04-06 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
JP2014178541A (ja) * | 2013-03-15 | 2014-09-25 | Japan Display Inc | 液晶表示装置 |
JP2014186121A (ja) * | 2013-03-22 | 2014-10-02 | Panasonic Liquid Crystal Display Co Ltd | 液晶表示装置及びその駆動方法 |
JP2014215445A (ja) | 2013-04-25 | 2014-11-17 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
WO2014181494A1 (ja) | 2013-05-09 | 2014-11-13 | パナソニック液晶ディスプレイ株式会社 | 液晶表示装置及びその製造方法 |
JP2015018065A (ja) * | 2013-07-10 | 2015-01-29 | 株式会社ジャパンディスプレイ | 液晶表示装置及びその製造方法並びに液晶配向規制力判定方法 |
KR101452302B1 (ko) * | 2013-07-29 | 2014-10-22 | 주식회사 하이딥 | 터치 센서 패널 |
JP6267894B2 (ja) * | 2013-08-12 | 2018-01-24 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
CN103645589B (zh) * | 2013-12-10 | 2015-12-30 | 京东方科技集团股份有限公司 | 显示装置、阵列基板及其制作方法 |
CN103728796A (zh) * | 2014-01-13 | 2014-04-16 | 京东方科技集团股份有限公司 | 一种显示基板和显示装置 |
JP6326238B2 (ja) * | 2014-02-06 | 2018-05-16 | 株式会社ジャパンディスプレイ | 表示装置 |
KR20160003357A (ko) * | 2014-06-30 | 2016-01-11 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 이의 제조 방법 |
KR20160043575A (ko) | 2014-10-13 | 2016-04-22 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 그 제조 방법 |
CN105824158A (zh) * | 2016-05-30 | 2016-08-03 | 京东方科技集团股份有限公司 | 阵列基板、显示装置及阵列基板制作方法 |
CN106066557B (zh) * | 2016-08-10 | 2019-06-21 | 京东方科技集团股份有限公司 | 显示面板、显示装置 |
TWI618964B (zh) * | 2017-04-17 | 2018-03-21 | 友達光電股份有限公司 | 顯示面板 |
TWI681554B (zh) | 2018-05-10 | 2020-01-01 | 友達光電股份有限公司 | 畫素陣列基板及其驅動方法 |
TWI669557B (zh) * | 2018-05-31 | 2019-08-21 | 友達光電股份有限公司 | 畫素結構與顯示裝置 |
US11088171B2 (en) | 2018-07-16 | 2021-08-10 | HKC Corporation Limited | Array substrate, display panel and method of manufacturing the same |
CN108919575A (zh) * | 2018-07-16 | 2018-11-30 | 惠科股份有限公司 | 阵列基板、显示面板及其制造方法 |
CN111679518B (zh) * | 2020-06-30 | 2021-08-03 | 厦门天马微电子有限公司 | 一种显示面板及显示装置 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06214244A (ja) | 1993-01-14 | 1994-08-05 | Hitachi Ltd | アクティブマトリクス型液晶表示装置 |
US6449024B1 (en) * | 1996-01-26 | 2002-09-10 | Semiconductor Energy Laboratory Co., Inc. | Liquid crystal electro-optical device utilizing a polymer with an anisotropic refractive index |
JP3174497B2 (ja) * | 1996-03-19 | 2001-06-11 | シャープ株式会社 | 液晶表示装置 |
JPH11231344A (ja) * | 1998-02-18 | 1999-08-27 | Hoshiden Philips Display Kk | 液晶表示素子 |
US6593982B2 (en) * | 1999-11-01 | 2003-07-15 | Samsung Electronics Co., Ltd. | Liquid crystal display with color filter having depressed portion for wide viewing angle |
TW440738B (en) * | 1999-12-27 | 2001-06-16 | Ind Tech Res Inst | A structure of multi-domain liquid crystal display |
JP3793915B2 (ja) * | 2001-02-28 | 2006-07-05 | 株式会社日立製作所 | 液晶表示装置 |
JP4085170B2 (ja) * | 2002-06-06 | 2008-05-14 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
KR100498632B1 (ko) * | 2002-12-31 | 2005-07-01 | 엘지.필립스 엘시디 주식회사 | 액정 표시패널 및 그 제조방법 |
CN1265239C (zh) | 2003-03-04 | 2006-07-19 | 友达光电股份有限公司 | 广视角液晶平面显示器 |
JP4174428B2 (ja) * | 2004-01-08 | 2008-10-29 | Nec液晶テクノロジー株式会社 | 液晶表示装置 |
JP5034162B2 (ja) * | 2005-03-23 | 2012-09-26 | 日本電気株式会社 | アクティブマトリクス型液晶表示装置 |
KR100685936B1 (ko) | 2005-06-27 | 2007-02-22 | 엘지.필립스 엘시디 주식회사 | Ips모드 액정표시소자 및 그 제조방법 |
JP4684808B2 (ja) * | 2005-08-29 | 2011-05-18 | 株式会社 日立ディスプレイズ | 液晶表示装置及びそれを備えた情報端末機器 |
KR100753088B1 (ko) * | 2006-02-20 | 2007-08-31 | 삼성전자주식회사 | 표시장치와 그 제조방법 |
JP4858820B2 (ja) * | 2006-03-20 | 2012-01-18 | 日本電気株式会社 | アクティブマトリクス基板及び液晶表示装置並びにその製造方法 |
JP5061505B2 (ja) * | 2006-05-25 | 2012-10-31 | 日本電気株式会社 | 横電界方式のアクティブマトリクス型液晶表示装置 |
JP4452741B2 (ja) * | 2007-12-21 | 2010-04-21 | シャープ株式会社 | ディスプレイ装置 |
CN102566147B (zh) * | 2010-12-27 | 2014-11-05 | 上海天马微电子有限公司 | 液晶显示装置及其形成方法 |
-
2011
- 2011-04-05 JP JP2011083815A patent/JP2012220575A/ja active Pending
-
2012
- 2012-03-27 US US13/430,762 patent/US9261739B2/en active Active
- 2012-04-01 CN CN201210101568.3A patent/CN102736329B/zh active Active
- 2012-04-03 TW TW101111924A patent/TWI493264B/zh active
- 2012-04-04 KR KR1020120034941A patent/KR101355291B1/ko active IP Right Grant
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140117935A (ko) * | 2013-03-27 | 2014-10-08 | 삼성디스플레이 주식회사 | 액정표시장치 및 이의 제조 방법 |
KR20170022739A (ko) | 2015-08-21 | 2017-03-02 | 도레이케미칼 주식회사 | 유기닷계 코어-쉘 비드, 유기닷계 코어-쉘 비드 조성물, 이의 제조방법 및 이를 포함하는 광학필름 |
Also Published As
Publication number | Publication date |
---|---|
KR101355291B1 (ko) | 2014-01-27 |
JP2012220575A (ja) | 2012-11-12 |
CN102736329B (zh) | 2015-02-25 |
US20120257156A1 (en) | 2012-10-11 |
TW201248278A (en) | 2012-12-01 |
US9261739B2 (en) | 2016-02-16 |
CN102736329A (zh) | 2012-10-17 |
TWI493264B (zh) | 2015-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101355291B1 (ko) | 액정 표시 장치 | |
EP2605062B1 (en) | Liquid crystal display device | |
US9557615B2 (en) | Liquid crystal display device | |
KR100314198B1 (ko) | 액티브매트릭스형액정표시장치 | |
JP5246782B2 (ja) | 液晶装置および電子機器 | |
US9291865B2 (en) | Liquid crystal display device | |
KR101439605B1 (ko) | 액정 표시 장치 | |
JP2014048652A (ja) | 液晶表示装置 | |
JP2006330633A (ja) | 表示装置用基板及びそれを備えた液晶表示装置 | |
JP2013054124A (ja) | 液晶表示装置 | |
US20120062451A1 (en) | Liquid crystal display device | |
JP2019124887A (ja) | 液晶パネル | |
TWI481936B (zh) | Liquid crystal display device | |
US9400409B2 (en) | Liquid crystal display | |
KR101482375B1 (ko) | 액정 표시 장치 | |
US20210333674A1 (en) | Display panel, method for manufacturing display panel, and display device | |
JP2005316338A (ja) | 液晶装置及び電子機器 | |
JP5427992B2 (ja) | 画像表示システム | |
JP2006091486A (ja) | 電気光学装置及び電子機器 | |
JP2000206553A (ja) | 電気光学表示装置 | |
JP2000066621A (ja) | 電気光学装置 | |
KR20040009858A (ko) | 액정표시장치 | |
CN114879422A (zh) | 阵列基板以及显示装置 | |
KR20140098320A (ko) | 2 픽셀 2 도메인 액정표시장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20170106 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20180105 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20190107 Year of fee payment: 6 |