JP2012220575A - 液晶表示装置 - Google Patents

Abstract

【課題】画素内での電界分布を均一にすることにより、表示モード効率を向上させることが可能な液晶表示装置を提供することである。
【解決手段】
第１の電極と第２の電極が形成される第１基板と、液晶層を介して前記第１基板と対向配置される第２基板と、前記第１の電極と前記第２の電極とを有する画素の領域がマトリクス状に配置され、前記第１の電極と前記第２の電極との間に印加される前記第１基板の面内方向の電界により前記液晶層を駆動する液晶表示装置であって、前記画素の領域毎に前記第１基板の対向側に形成される段差部を有し、前記第１の電極又は／及び前記第２の電極は、前記段差部の側壁面に形成される壁状電極と、前記壁状電極の辺縁部から前記第１基板の主面に沿って形成される平面電極とを有し、前記壁状電極と前記平面電極とが電気的に接続されている液晶表示装置である。
【選択図】 図２

Description

本発明は、液晶表示装置に係わり、特に、アクティブマトリクス型の液晶表示装置に関する。

近年、液晶表示装置の性能が向上しており、３〜４インチサイズの中小型の液晶表示装置においても８００×４８０画素のＷＶＧＡ表示が可能な製品が要望されている。しかしながら、ＷＶＧＡ表示が可能な中小型の液晶表示パネルでは、限られた表示領域内に複数の表示画素（以下、画素と記す。）を形成する必要があるために、１つの画素幅が３０μｍ程度となる。このために、さらなる開口率の向上や表示モード効率の向上が要望されている。

この表示モード効率を向上させた液晶表示装置として、例えば、特許文献１に記載の液晶表示装置がある。この特許文献１に記載の液晶表示装置では、画素領域の両端に対となる電極を形成し、一方の電極（ソース電極）に映像信号を供給し、他方の電極（共通電極）に基準となる共通信号を供給することにより、液晶表示パネルの主面と平行な電界（いわゆる横電界）を生じさせ、液晶分子を駆動する構成となっている。特に、特許文献１に記載の液晶表示装置は、ソース電極及び共通電極が第１基板の主面から第２基板に向かって突出して形成される共に、その延在方向が第１基板の主面に対して垂直となるように形成される壁状の電極形状となっている。このような構成とすることにより、特許文献１の液晶表示装置では、第１基板に近い領域から遠い領域（第２基板に近い領域）においても、電気力線の密度が同じとなるようにして、表示モード効率を向上させる構成となっている。

特開平６−２１４２４４号公報

一方、ＷＶＧＡ表示が可能な中小型の液晶表示パネルでは、開口効率を向上させるために、隣接する画素間の間隔も非常に狭くなっており、各画素のソース電極と隣接する画素の共通電極とに間隔が非常に小さくなっている。このために、特許文献１に記載の液晶表示装置において、例えば、白表示を行う画素と黒表示を行う画素とが隣接する領域においては、白表示を行っている画素のソース電極と黒表示を行っている隣接画素の共通電極との間隔が非常に近接することとなる。その結果、白表示を行う画素のソース電極から発生した電気力線は同じ画素内の共通電極に向かうと共に、黒表示を行う隣接画素のソース電極にも向かうこととなる。この場合、白表示を行う画素内のソース電極と共通電極間の電気力線密度は壁状に形成されるソース電極及び共通電極の近傍においては密であり、各電極から離れた部分では疎となる。すなわち、画素領域内での電界強度が不均一となり、表示モード効率が低下してしまうことが懸念されている。

また、白表示を行う画素のソース電極から隣接する黒表示の画素の電極に向かう電気力線が生じ、この電気力線によって黒表示の画素領域内の液晶分子が駆動され、黒表示時における透過率が上昇してしまい、ダイナミックレンジが低下してしまうことが懸念されている。

さらには、開口率を向上させるために、各電極の下層側にドレイン線等の信号線を形成することも考えられるが、各信号線からの近接する各電極に向かう電気力線により液晶分子が駆動され、黒表示時における透過率が上昇してしまうことも懸念されている。

本発明はこれらの問題点に鑑みてなされたものであり、本発明の目的は、画素内での電界分布を均一にすることにより、表示モード効率を向上させることが可能な液晶表示装置を提供することにある。

前記課題を解決すべく、第１の電極と第２の電極が形成される第１基板と、液晶層を介して前記第１基板と対向配置される第２基板と、前記第１の電極と前記第２の電極とを有する画素の領域がマトリクス状に配置され、前記第１の電極と前記第２の電極との間に印加される前記第１基板の面内方向の電界により前記液晶層を駆動する液晶表示装置であって、前記画素の領域毎に前記第１基板の対向側に形成される段差部を有し、前記第１の電極又は／及び前記第２の電極は、前記段差部の側壁面に形成される壁状電極と、前記壁状電極の辺縁部から前記第１基板の主面に沿って形成される平面電極とを有し、前記壁状電極と前記平面電極とが電気的に接続されている液晶表示装置である。

本発明によれば、液晶表示装置の各画素内での電界分布を均一にすることができ、表示モード効率を向上させることができる。

本発明のその他の効果については、明細書全体の記載から明らかにされる。

本発明の実施形態１の液晶表示装置の画素構成を説明するための図である。 本発明の実施形態１の液晶表装置における画素構成を説明するための断面図である。 本発明の実施形態１の液晶表示装置における画素電極と共通電極の構成を説明するための平面図である。 本発明の実施形態１の壁電極を形成する平面電極幅と最大表示モード効率との関係及び平面電極幅と最大表示モード効率を与える駆動電圧との関係を説明するための図である。 本発明の実施形態１の画素における電気力線の分布を説明するための図である。 本発明の実施形態１の画素構成における平面電極長さと黒表示時の配線電位５Ｖ時の黒透過率の関係を示す図である。 本発明の実施形態１の画素構成における平面電極長さと隣接画素の黒透過率の関係を示す図である。 本発明の実施形態２の液晶表示装置における画素構成を説明するための断面図である。 本発明の実施形態２の液晶表示装置における遮蔽電極の幅毎の平面電極長さによる表示モード効率増加率を示す図である。 本発明の実施形態２の液晶表示装置における壁電極と擬似壁電極との間のパラメータ説明図である。 本発明の実施形態２の液晶表示装置における遮蔽電極幅毎の壁電極の平面電極の長さと黒表示時の黒透過率との関係を示す図である。 本発明の実施形態２の液晶表示装置における遮蔽電極幅毎の壁電極の平面電極の長さと隣接画素の黒透過率との関係を示す図である。 本発明の実施形態２の液晶表示装置における遮蔽電極幅と隣接画素の黒透過率との関係を示す図である。 本発明の実施形態３の液晶表示装置における画素構成を説明するための断面図である。 本発明の実施形態３の壁電極の詳細構成を説明するための断面図である。 本発明の実施形態３の他の液晶表示装置における画素構成を説明するための断面図である。 本発明の実施形態４の液晶表示装置における画素構成を説明するための断面図である。 本発明の実施形態４の他の液晶表示装置における画素構成を説明するための断面図である。 本発明の実施形態５の液晶表示装置における画素構成を説明するための断面図である。 本発明の実施形態５の他の液晶表示装置における画素構成を説明するための断面図である。 本発明の実施形態６の液晶表示装置における画素構成を説明するための断面図である。 本発明の実施形態６の他の液晶表示装置における画素構成を説明するための断面図である。 本発明の実施形態７の液晶表示装置における画素構成を説明するための図である。 本発明の実施形態７の他の液晶表示装置における画素構成を説明するための断面図である。 本発明の実施形態８の液晶表示装置における画素構成を説明するための断面図である。 本発明の実施形態８の他の液晶表示装置における画素構成を説明するための断面図である。 本発明の実施形態の液晶表示装置における他の画素電極と共通電極の構成を説明するための平面図である。

以下、本発明が適用された実施形態について、図面を用いて説明する。ただし、以下の説明において、同一構成要素には同一符号を付し繰り返しの説明は省略する。また、Ｘ，Ｙ，ＺはそれぞれＸ軸、Ｙ軸、Ｚ軸を示す。

〈実施形態１〉
〈全体構成〉
図１は本発明の実施形態１の液晶表示装置の画素構成を説明するための図であり、以下、図１に基づいて、実施形態１の液晶表示装置の全体構成について説明する。なお、本願明細中においては、カラーフィルタＣＦや偏光板ＰＯＬ１，ＰＯＬ２などによる吸収の影響や開口率の影響を除いた透過率を表示モード効率とする。従って、バックライトユニット側の偏光板ＰＯＬ１から出射した直線偏光の振動方向が表示面側の偏光板ＰＯＬ２に入射する際に、９０度回転している場合の表示モード効率を１００％とする。

図１に示すように、実施形態１の液晶表示装置は、画素電極（第１の電極）ＰＸや薄膜トランジスタＴＦＴが形成される第１基板ＳＵＢ１と、第１基板ＳＵＢ１に対向して配置されカラーフィルタ等が形成される第２基板ＳＵＢ２と、第１基板ＳＵＢ１と第２基板ＳＵＢ２とで挟持される液晶層とで構成される液晶表示パネルＰＮＬを有する。該液晶表示パネルＰＮＬと該液晶表示パネルＰＮＬの光源となる図示しないバックライトユニット（バックライト装置）とを組み合わせることにより、液晶表示装置が構成されている。第１基板ＳＵＢ１と第２基板ＳＵＢ２との固定及び液晶の封止は、第２基板の周辺部に環状に塗布されたシール材ＳＬで固定され、液晶も封止される構成となっている。ただし、実施形態１の液晶表示装置では、液晶が封入された領域の内で表示画素（以下、画素と略記する）の形成される領域が表示領域ＡＲとなる。従って、液晶が封入されている領域内であっても、画素が形成されておらず表示に係わらない領域は表示領域ＡＲとはならない。

また、第２基板ＳＵＢ２は、第１基板ＳＵＢ１よりも小さな面積となっており、第１基板ＳＵＢ１の図中下側の辺部を露出させるようになっている。この第１基板ＳＵＢ１の辺部には、半導体チップで構成される駆動回路ＤＲが搭載されている。この駆動回路ＤＲは、表示領域ＡＲに配置される各画素を駆動する。なお、以下の説明では、液晶表示パネルＰＮＬの説明においても、液晶表示装置と記すことがある。また、第１基板ＳＵＢ１及び第２基板ＳＵＢ２としては、例えば周知のガラス基板が基材として用いられるのが一般的であるが、樹脂性の透明絶縁基板であってもよい。

実施形態１の液晶表示装置では第１基板ＳＵＢ１の液晶側の面であって表示領域ＡＲ内には、図１中Ｘ方向に延在しＹ方向に並設され、駆動回路ＤＲからの走査信号が供給される走査信号線（ゲート線）ＧＬが形成されている。また、図１中Ｙ方向に延在しＸ方向に並設され、駆動回路からの映像信号（階調信号）が供給される映像信号線（ドレイン線）ＤＬが形成されている。隣接する２本のドレイン線ＤＬと隣接する２本のゲート線ＧＬとで囲まれる領域が画素を構成し、複数の画素が、ドレイン線ＤＬ及びゲート線ＧＬに沿って、表示領域ＡＲ内においてマトリックス状に配置されている。

各画素は、例えば図１中丸印Ａの等価回路図Ａ’に示すように、ゲート線ＧＬからの走査信号によってオン／オフ駆動される薄膜トランジスタＴＦＴと、このオンされた薄膜トランジスタＴＦＴを介してドレイン線ＤＬからの映像信号が供給される画素電極ＰＸと、コモン線ＣＬを介して映像信号の電位に対して基準となる電位を有する共通信号が供給される共通電極（第２の電極）ＣＴとを備えている。図１中丸印Ａの等価回路図Ａ’においては、画素電極ＰＸ及び共通電極ＣＴを模式的に線状に記しているが、実施形態１の画素電極ＰＸ及び共通電極ＣＴの構成については、後に詳述する。なお、実施形態１の薄膜トランジスタＴＦＴは、そのバイアスの印加によってドレイン電極とソース電極が入れ替わるように駆動するが、本明細書中においては、便宜上、ドレイン線ＤＬと接続される側をドレイン電極、画素電極ＰＸと接続される側をソース電極と記す。

画素電極ＰＸと共通電極ＣＴとの間には、第１基板ＳＵＢ１の主面に平行な成分を有する電界が生じ、この電界によって液晶の分子を駆動させるようになっている。このような液晶表示装置は、いわゆる広視野角表示ができるものとして知られ、液晶への電界の印加の特異性から、ＩＰＳ方式あるいは横電界方式と称される。また、このような構成の液晶表示装置において、液晶に電界が印加されていない場合に光透過率を最小（黒表示）とし、電界を印加することにより光透過率を向上させていくノーマリブラック表示形態で表示を行うようになっている。

各ドレイン線ＤＬ及び各ゲート線ＧＬはその端部においてシール材ＳＬを越えてそれぞれ延在され、外部システムからフレキシブルプリント基板ＦＰＣを介して入力される入力信号に基づいて、映像信号や走査信号等の駆動信号を生成する駆動回路ＤＲに接続される。ただし、実施形態１の液晶表示装置では、駆動回路ＤＲを半導体チップで形成し第１基板ＳＵＢ１に搭載する構成としているが、映像信号を出力する映像信号駆動回路と走査信号を出力する走査信号駆動回路との何れか一方又はその両方の駆動回路をフレキシブルプリント基板ＦＰＣにテープキャリア方式やＣＯＦ（Chip On Film）方式で搭載し、第１基板ＳＵＢ１に接続させる構成であってもよい。

〈画素の詳細構成〉
図２は本発明の実施形態１の液晶表装置における画素構成を説明するための断面図であり、図３は本発明の実施形態１の液晶表示装置における画素電極と共通電極の構成を説明するための平面図である。ただし、以下の説明では、画素電極ＰＸを壁状の電極形状とし、共通電極ＣＴを一対の線状電極で形成する擬似的な壁状の電極とする場合について説明するが、共通電極ＣＴを壁状電極とし、画素電極ＰＸを擬似的な壁状電極とする構成であってもよい。

図３に示す１画素分の壁電極（第１の電極）ＰＸと線状電極（第２の電極）ＣＴ１，ＣＴ２との位置関係から明らかなように、実施形態１の液晶表示装置における画素ＰＸＬは、画素ＰＸＬの周縁部に形成された画素電極（壁電極）ＰＸと、該壁電極ＰＸの間の領域に形成された一対の線状電極ＣＴ１，ＣＴ２からなる共通電極とを備える構成となっている。壁電極ＰＸは２点鎖線で示す隣接画素との境界部すなわち画素ＰＸＬの周縁部に沿って画素ＰＸＬの領域を囲むようにして形成されている。線状電極ＣＴ１，ＣＴ２は、画素ＰＸＬの長手方向（図中Ｙ方向）に沿って形成されている。

特に、実施形態１の液晶表示装置では、２点鎖線で示す画素境界部に凸状に成形された絶縁膜ＰＡＳ３が形成されており、この構成により画素ＰＸＬの周縁部に沿った段差を形成している。該段差の側壁面すなわち絶縁膜ＰＡＳ３の側壁面には壁状電極ＰＸ１が形成され、該壁状電極ＰＸ１から連続して第１基板ＳＵＢ１の主面に沿った平面電極（第１の平面電極）ＰＸ２が形成され、壁状電極ＰＸ１と平面電極ＰＸ２とにより壁電極ＰＸが形成されている。この構成により、第１基板ＳＵＢ１の主面に対して立設（傾斜）される、すなわち第２基板ＳＵＢ２が配置される側に向かって該第１基板ＳＵＢ１の主面に対して立設される円環状の壁状電極ＰＸ１を形成し、壁電極ＰＸが画素ＰＸＬの周縁部に沿って当該画素ＰＸＬの領域を囲むように配置される構成としている。なお、該絶縁膜ＰＡＳ３は隣接する画素ＰＸＬとの境界部分に形成されているので、透光性を有する絶縁膜材料に限定されることはなく、後に詳述するように、遮光性の絶縁膜材料で形成してもよい。

このとき、図２の断面図に示すように、２点鎖線で示す画素境界部を跨ぐようにして壁状の絶縁膜ＰＡＳ３が形成されており、その側面に形成される壁状電極ＰＸ１の基板面側の端部（辺縁部）から第１基板ＳＵＢ１の主面の面内方向に延在されて平面電極ＰＸ２が構成されている。また、図２中に示す画素ＰＸＬの両端に配置される壁電極ＰＸの間の領域には、共通電極ＣＴを形成する一対の線状電極ＣＴ１，ＣＴ２が液晶層ＬＣを介して重畳するように形成されている。

すなわち、実施形態１の液晶表示パネルでは、第１基板ＳＵＢ１の一方の表面である対向面側に、薄膜トランジスタのゲート絶縁膜やゲート線とドレイン線とを絶縁するための絶縁膜ＰＡＳ１が形成され、該絶縁膜ＰＡＳ１の上層にドレイン線ＤＬが形成されている。ドレイン線ＤＬの上層にはドレイン線ＤＬを保護するための絶縁膜ＰＡＳ２が形成されており、該絶縁膜ＰＡＳ２の上層に液晶層ＬＣの側に突出した凸状の絶縁膜ＰＡＳ３が形成されている。このとき、薄膜トランジスタＴＦＴは絶縁膜ＰＡＳ３の形成領域すなわち壁電極ＰＸの形成領域と重畳される領域ＴＡに形成される構成となっており、これによりブラックマトリクス（遮光膜）ＢＭで遮光される領域に薄膜トランジスタＴＦＴを形成し、画素の開口率を向上させている。ただし、薄膜トランジスタＴＦＴの形成位置はこれに限定されることはなく、他の位置であってもよい。

また、画素電極である壁電極ＰＸの一部を構成する平面電極ＰＸ２が絶縁膜ＰＡＳ２の上層に形成されている。該平面電極ＰＸ２は絶縁膜ＰＡＳ２の液晶側面に円環状に形成されており、特に、平面電極ＰＸ２の外縁部が壁状電極ＰＸ１の下方側の周縁部と一体に接続される構成となっている。すなわち、実施形態１の壁電極ＰＸでは、円環状に形成される壁状電極ＰＸ１の下方側の周縁部が絶縁膜ＰＡＳ２の上面に所定幅Ｌ１で延在して平面電極ＰＸ２を形成する構成となっている。この構成により、円環状に形成される壁状電極ＰＸ１の下方側からの電気力線が絶縁膜ＰＡＳ３の下方側すなわち第１基板ＳＵＢ１の側に回り込んで、隣接する画素ＰＸＬの壁電極ＰＸに向かうことを防止することが可能となる。なお、詳細については、後に詳述する。

また、絶縁膜ＰＡＳ２の上面には、画素ＰＸＬの図中Ｘ方向の中間に、図中Ｙ方向に延在する線状電極ＣＴ１が形成されている。また、第２基板ＳＵＢ２の側には、線状電極ＣＴ１と対をなす線状電極ＣＴ２が形成されている。この線状電極ＣＴ１と線状電極ＣＴ２とは液晶表示パネルの面内方向すなわち表示面側及び裏面側から見て、少なくとも一部が重畳するように形成されており、液晶層ＬＣを介して対向配置されている。この構成により、一対の線状電極ＣＴ１と線状電極ＣＴ２とに挟まれる領域の液晶層ＬＣに印加される電位を同電位に保持して、この壁状をなす同電位の領域を擬似的な壁電極とする共通電極（擬似壁電極）ＣＴを形成している。このとき、擬似壁電極ＣＴとなる領域すなわち線状電極ＣＴ１，ＣＴ２が重畳される領域においても液晶分子を駆動できるので、擬似壁電極ＣＴの領域において表示モード効率が低下してしまうことを防止できる。なお、詳細については後述する。

一方、液晶層ＬＣを介して第１基板ＳＵＢ１と対向配置される第２基板ＳＵＢ２の表面の内で、液晶層ＬＣの側である対向面側には、遮光膜であるブラックマトリクスＢＭが形成されている。該ブラックマトリクスＢＭは、従来と同様に、隣接画素ＰＸＬとの間の領域に形成されており、各画素ＰＸＬの周縁部に沿ってＸ方向及びＹ方向に形成されている。ただし、ブラックマトリクスＢＭは、ドレイン線ＤＬの延在方向であるＹ方向のみ等であってもよい。

また、第２基板ＳＵＢ２の対向面側には、１つの画素ＰＸＬ毎にＲ（赤），Ｇ（緑），Ｂ（青）の何れかのカラーフィルタＣＦが形成され、ＲＧＢの画素ＰＸＬでカラー表示用の単位画素を形成している。また、カラーフィルタＣＦの上層には線状電極ＣＴ２が形成され、第１基板ＳＵＢ１側の線状電極ＣＴ１と液晶層ＬＣを介して対向する位置に形成されている。カラーフィルタＣＦの上層には、ブラックマトリクスＢＭ及びカラーフィルタＣＦ並びに線状電極ＣＴ２を覆うようにして周知の配向膜ＯＲＩが形成されている。

この構成からなる実施形態１の液晶表示パネルＰＮＬの裏面側であるバックライトユニット側に偏光板ＰＯＬ１が貼付されると共に、表示面側に偏光板ＰＯＬ２が貼付されている。

なお、本実施形態１においては、壁電極ＰＸを形成する平面電極ＰＸ２と線状電極ＣＴ１とを同層に形成する構成としたが、例えば、線状電極ＣＴ１の上層に絶縁膜を形成し、この絶縁膜の上層に平面電極ＰＸ２を含む壁電極ＳＴを形成する等の他の構成であってもよい。また、画素電極となる壁電極ＰＸを形成する壁状電極ＰＸ１及び平面電極ＰＸ２、並びに共通電極となる擬似壁電極ＣＴを形成するための線状電極ＣＴ１，ＣＴ２は、例えば透明導電膜材料であるＩＴＯ（Indium Tin Oxide）及び酸化亜鉛系のＡＺＯ(Aluminum doped Zinc Oxide)やＧＺＯ（Gallium doped Zinc Oxide）等を用いることが可能である。

〈壁電極の詳細効果〉
次に、図４に本発明の実施形態１の壁電極を形成する平面電極幅と最大表示モード効率との関係及び平面電極幅と最大表示モード効率を与える駆動電圧との関係を説明するための図、図５に本発明の実施形態１の画素における電気力線の分布を説明するための図を示し、以下、図４及び図５に基づいて、実施形態１の壁電極について詳細に説明する。ただし、図５において、図５（ａ）は平面電極ＰＸ２を有しないすなわち壁状電極ＰＸ１のみで壁電極ＰＸを形成した場合の電気力線の分布を示し、図５（ｂ）は平面電極ＰＸ２を有するすなわち壁状電極ＰＸ１と平面電極ＰＸ２とで壁電極ＰＸを形成した場合の電気力線の分布を示す。なお、実施形態１の液晶表示パネルＰＸＬでは、画素ＰＸＬの両端の壁電極ＰＸを画素電極とし、擬似壁電極ＣＴを共通電極とする場合について説明するが、画素ＰＸＬの両端の壁電極を共通電極とし、擬似壁電極を画素電極とする構成であってもよい。この構成とすることにより、画素ＰＸＬの両端の壁電極を画素電極として用いた場合よりも後述する隣接画素の黒透過率を抑制できる。

図４に示す表示モード効率は、白表示画素と黒表示画素を交互に配列した際の一つの白表示画素の値であり、特に、カラーフィルタＣＦや偏光板ＰＯＬ１，ＰＯＬ２などによる吸収の影響や開口率の影響を除いた透過率である。従って、バックライトユニット側の偏光板ＰＯＬ１から出射した直線偏光の振動方向がその反対側（表示面側）の偏光板ＰＯＬ２に入射する際に９０度回転している場合に、表示モード効率が１００％となる。

図４に示す平面電極幅と最大表示モード効率との関係を示すグラフｒ１から明らかなように、実施形態１の壁電極ＰＸを構成する平面電極ＰＸ２の電極幅Ｌ１に対して、最大表示モード効率の最大値が存在する。すなわち、実施形態１の壁電極ＰＸの構造においては、平面電極ＰＸ２を設けない場合となる平面電極幅Ｌ１がＬ１＝０μｍの場合に最大表示モード効率が８６％であるのに対し、Ｌ１＝２μｍの場合に最大表示モード効率が最大値の８８％となる。また、平面電極幅Ｌ１がＬ１＝２μｍよりも大きいＬ１＝３μｍの場合には、最大表示モード効率が８６％に低下してしまう。従って、グラフｒ１より平面電極幅Ｌ１がＬ１＝０．５〜２．８μｍで形成することにより、最大表示モード効率を向上させることができ、特に、Ｌ１＝２μｍが好適である。

また、平面電極幅と最大表示モード効率を与える駆動電圧(以下、Ｖmaxとする)との関係を示すグラフｒ２から明らかなように、平面電極ＰＸ２の電極幅Ｌ１を長く（広く）することによって、駆動電圧Ｖmaxは順次低下する。これは平面電極幅Ｌ１が大きくすることと、壁電極ＰＸと擬似壁電極ＣＴとの間の距離を短くすることは等価であり、壁電極ＰＸと擬似壁電極ＣＴとの間に印加される電界強度を大きくできるためである。従って、平面電極ＰＸ２は液晶分子の駆動電圧の低電圧化に寄与することができる。

以上のことから、実施形態１の液晶表示パネルＰＮＬにおいては、壁電極ＰＸを構成する平面電極ＰＸ２の電極幅Ｌ１をＬ１＝０．５〜２．８μｍで形成することにより、最大表示モード効率を向上させつつ駆動電圧の低電圧化を実現することができる。好適には、平面電極ＰＸ２の電極幅Ｌ１をＬ１＝２〜２．８μｍで形成することにより、駆動電圧を大幅に低電圧化させつつ最大表示モード効率を向上させることができる。

また、図５（ａ）に示すように、画素両端の壁電極ＰＸに平面電極を設けない、すなわち壁電極ＰＸが壁状電極ＰＸ１のみで形成される場合には、画素電極となる壁電極ＰＸが擬似壁電極ＣＴより隣接画素ＰＸＬの壁状電極ＰＸ１に近接されることから、例えば、図５（ａ）中左側の壁電極ＰＸの下側（第１基板側）辺部から発生した電気力線ＬＦ１，ＬＦ２、及び図５（ａ）中右側の壁電極ＰＸの下側辺部から発生した電気力線ＬＦ１’，ＬＦ２’はそれぞれ隣接画素の電極（壁電極ＰＸ）に向かうこととなる。その結果、画素電極である壁状電極ＰＸ１と共通電極である擬似壁電極ＣＴとの間の電気力線ＬＦの密度は、壁電極ＰＸの近傍で密（図５（ａ）中にＤＡで示す）となり、壁電極ＰＸから離れたところすなわち擬似壁電極ＣＴの近傍で疎（図５（ａ）中にＳＡで示す）になる。これに起因して、各画素ＰＸＬ内での電極間の電界強度が不均一になり、表示モード効率が低下してしまう。

一方、図５（ｂ）に示すように、壁電極ＰＸに平面電極ＰＸ２を設けたすなわち壁電極ＰＸが壁状電極ＰＸ１と平面電極ＰＸ２とで形成される場合には、壁電極ＰＸと擬似壁電極ＣＴとの間の電気力線ＬＦの密度を均一化できる。すなわち、画素電極である壁電極ＰＸと共通電極である擬似壁電極ＣＴとの間の電気力線ＬＦの密度は壁電極ＰＸの近傍で密（図５（ｂ）中にＤＡで示す）であると共に、壁電極ＰＸから離れた領域すなわち擬似壁電極ＣＴの近傍においても密となる。

この理由は二つのことが考えられる。一つは、前述の通り壁状電極ＰＸ１に平面電極ＰＸ２を設けることにより擬似壁電極ＣＴとの間の距離が狭くなり、電気力線ＬＦの密度の不均一性が抑制されることである（理由１）。もう一つは、電気力線ＬＦが電極（壁状電極ＰＸ１，平面電極ＰＸ２）から垂直に発生することと、二本以上交わることはないことから、平面電極ＰＸ２の上面（液晶層ＬＣ側）から発生した多くの電気力線ＬＦは壁状電極ＰＸ１から発生した電気力線ＬＦによって擬似壁電極ＣＴの方向に急激に曲げられる。この電気力線（例えば、電気力線ＬＦ１，ＬＦ２，ＬＦ１’，ＬＦ２’）が平面電極ＰＸ２と擬似壁電極ＣＴとの間を通って隣接画素の電極に向かわずに擬似壁電極ＣＴに到達し、壁電極ＰＸと擬似壁電極ＣＴとの間の電気力線ＬＦの密度の変化抑制に寄与する。従って、壁電極ＰＸを壁状電極ＰＸ１と平面電極ＰＸ２とで形成することにより、平面電極ＰＸ２がない場合の電界強度の不均一性を抑制できる（理由２）。この理由１，２から、壁電極ＰＸに平面電極ＰＸ２を設けることで、画素ＰＸＬ内の電界強度不均一による表示モード効率の低下を抑制できると考えられる。すなわち、平面電極ＰＸ２を形成することにより、各画素内の全ての領域における電気力線ＬＦを密にすることが可能となり、効率的に液晶分子を駆動することが可能となるので、表示モード効率を向上させることが可能となる。

このとき、図４に示すように、最大表示モード効率は平面電極ＰＸ２の長さ（電極幅）Ｌ１が２μｍでピークとなり、それ以上長くすると低下する。これは、平面電極ＰＸ２が長くなると液晶層厚方向（Ｚ方向）の電気力線ＬＦの成分の割合が増大するため、液晶層ＬＦを形成する液晶分子のチルト角が増大して、必要な位相差が得られないことが原因である。従って、壁電極ＰＸの平面電極ＰＸ２の長さは画素ＰＸＬ内の電界が縦電界になり過ぎないように適宜選択する必要がある。

次に、図６に本発明の実施形態１の画素構成における平面電極長さと黒表示時の配線電位５Ｖ時の黒透過率の関係を示す図、図７に本発明の実施形態１の画素構成における平面電極長さと隣接画素の黒透過率の関係を示す図を示し、以下、図６及び図７に基づいて、実施形態１の壁電極による黒表示時の配線電位に対する黒透過率増加抑制の効果について説明する。なお、図６及び図７に示す計測結果はドレイン線ＤＬに対する結果である。

配線にはドレイン線ＤＬとゲート線ＧＬとがあり、これらの配線電位は液晶配向を変化させるのに充分な電位になり、実施形態１においても配線から発生した電気力線が黒表示時の透過率（以下、黒透過率とする）を増大させる恐れがある。

図６のグラフｒ３から明らかなように、壁電極に平面電極がない場合すなわちＬ１＝０（ゼロ）の場合には、黒透過率が約０．５％になるのに対し、平面電極ＰＸ２の長さＬ１がＬ１＝０．５μｍ以上で黒透過率が０．１％以下となり、平面電極ＰＸの長さＬ１がＬ１＝１μｍ以上の場合には黒透過率が０．０６％以下となる。このグラフｒ３から、平面電極ＰＸ２の長さＬ１はＬ１＝０．５μｍ以上とするのがよく、好適にはＬ１＝１μｍ以上が好ましい。

この結果から、壁電極ＰＸに平面電極ＰＸ２がない場合、配線から発生した電気力線が液晶層を通って当該配線に近接する壁状電極ＰＸ１に到達するため、液晶が動きやすくなり黒表示モード効率を増大させてしまう。一方、壁電極ＰＸに平面電極ＰＸ２を設けると、配線から発生した電気力線が平面電極ＰＸ２の下面で遮蔽されるため、液晶に到達する電気力線の本数を減らすことができる。その結果、平面電極ＰＸ２を長くすることでより多くの電気力線を遮蔽することができ、配線電位による黒透過率の増大を抑制できる。

また、図７のグラフｒ４から明らかなように、平面電極ＰＸ２は白表示画素に隣接した黒表示画素の黒透過率の抑制に対しても効果がある。すなわち、図７に示すように、壁電極ＰＸに平面電極ＰＸ２がない場合すなわち平面電極ＰＸ２の長さＬ１がＬ１＝０（ゼロ）の場合には隣接画素の黒透過率が３．４％となるのに対して、平面電極ＰＸ２の長さＬ１がＬ１＝０．５μｍ以上の場合には、隣接画素の黒透過率はＬ１＝０μｍ時すなわち平面電極ＰＸ２を設けない場合の半分以下の１．５％以下まで低減できる。さらには、平面電極ＰＸの長さＬ１がＬ１＝１μｍの場合には、隣接画素の黒透過率はＬ１＝０μｍ時の１／４程度の０．９％まで低減できる。このグラフｒ４から、平面電極ＰＸ２の長さＬ１はＬ１＝０．５μｍ以上とするのがよく、好適にはＬ１＝１μｍ以上が好ましい。

この結果から、壁電極ＰＸに平面電極ＰＸ２がない場合、白表示画素の壁電極ＰＸから発生した電気力線は当該壁電極ＰＸの第２基板ＳＵＢ２側及び第１基板ＳＵＢ１側の辺部の両方から回り込み、隣接画素ＰＸＬの壁電極ＰＸに到達することとなり、隣接画素ＰＸＬの液晶（液晶分子）が動きやすくなり黒透過率を増大させてしまう。一方、壁電極ＰＸに平面電極ＰＸ２を設けると、当該平面電極ＰＸ２が形成される第１基板ＳＵＢ１を通って隣接画素ＰＸＬに到達する電気力線を遮蔽できるので、隣接画素ＰＸＬの黒透過率を小さくできる。これらのことから、壁電極ＰＸに平面電極ＰＸ２を設けることで、隣接画素ＰＸＬの黒透過率の増大に対してもその抑制効果がある。

以上のように、壁状電極ＰＸに平面電極ＰＸ２を設けることにより、液晶の低駆動電圧化、表示モード効率向上、配線電位による黒透過率増加抑制、及び隣接画素の黒透過率増加抑制に対しての効果がある。

〈擬似壁電極の詳細効果〉
実施形態１の液晶表示装置における擬似壁電極ＣＴは、前述するように、画素ＰＸＬの短手方向（図２，３中のＸ方向）に対して、画素ＰＸＬの両端に設けた壁電極ＰＸの間に配置され、画素ＰＸＬの長手方向（図２，３中のＹ方向）に延在する線状電極ＣＴ１，ＣＴ２で形成される。すなわち、実施形態１の擬似壁電極ＣＴは、液晶層ＬＣを介して対向配置される第１基板ＳＵＢ１と第２基板ＳＵＢ２とに同電位の線状電極ＣＴ１，ＣＴ２を設けることで重畳領域において擬似的な壁電極として作用し、画素ＰＸＬの両端の壁電極ＰＸと擬似壁電極ＣＴとの間に横電界がかかりやすくなる構成となっている。この構成により、壁電極ＰＸと擬似壁電極ＣＴとの間の電界強度の不均一性を抑制でき、表示モード効率を向上することができるという効果を得る構成としている。

例えば、画素ＰＸＬの両端に画素電極と共通電極の壁電極を設けた場合、すなわち実施形態１の壁電極ＰＸの内の一方の壁電極ＰＸを画素電極とし、他方の壁電極ＰＸを共通電極とした場合、一対の壁電極ＰＸの間隔が狭い場合には電極間で均一な電界強度にできるが、電極間隔が広い場合には電極間の電界強度が不均一になる。

これに対し、実施形態１の画素構成では、画素ＰＸＬの両端に形成される壁電極ＰＸを共に画素電極とし、該壁電極ＰＸの間の領域に擬似壁電極ＣＴを形成し該擬似壁電極ＣＴを共通電極とする構成としているので、画素電極と共通電極との電極間距離を短くしたことと等価になり、画素電極である壁電極ＰＸと共通電極である擬似壁電極ＣＴとの間に生じる電界強度の不均一性を抑制できる。

さらには、擬似壁電極ＣＴ上の液晶（液晶分子）すなわち線状電極ＣＴ１と線状電極ＣＴ２とが重畳する領域の液晶分子にも電界がかかるため、擬似壁電極ＣＴ上の液晶すなわち線状電極ＣＴ１と線状電極ＣＴ２とが重畳する領域の液晶分子も動かす（駆動する）ことができ、画像表示に寄与することができる。従って、画素全体で高い表示モード効率を実現できる。

また、擬似壁電極ＣＴの幅は狭い方が当該擬似壁電極ＣＴの近傍の電界が強くなるため、擬似壁電極ＣＴ上の液晶を動かしやすくすることができる。従って、擬似壁電極ＣＴの幅を狭くすることによって、画素全体の表示モード効率が向上できる。この効果は擬似壁電極ＣＴの第２基板ＳＵＢ２側の線状電極ＣＴ２の電極幅Ｗ２と、第１基板ＳＵＢ１側の線状電極ＣＴ１の電極幅Ｗ１が異なっていても同様の効果が得られる。これは電気力線が電極の幅Ｗ１，Ｗ２が異なっても擬似壁電極ＣＴ上の液晶を通るためである。しかし、擬似壁電極ＣＴの幅Ｗ１，Ｗ２が広すぎると、擬似壁電極ＣＴ上の液晶に電気力線が通らなくなるため液晶が動かなくなり、表示モード効率を低下させてしまう。このことから、第２基板ＳＵＢ２側及び第１基板ＳＵＢ１側の線状電極ＣＴ１，ＣＴ２は擬似壁電極ＣＴ上の液晶を動かすことができる範囲の幅Ｗ１，Ｗ２を選択する必要がある。特に、線状電極ＣＴ１の電極幅Ｗ１よりも線状電極ＣＴ２の電極幅Ｗ２を大きく形成することが好適である。壁電極ＰＸ近傍の電界は、壁状電極ＰＸ１から発生する横方向の電気力線と平面電極ＰＸ２から発生する縦方向の電気力線によって図面から見て右上方向になりやすいため、壁電極ＰＸと擬似壁電極ＣＴ間の電界を均一化するためには、擬似壁電極ＣＴ近傍の電界も右上方向に発生するように設定することが必要である。擬似壁電極ＣＴ近傍の電界を右上方向に発生するには、擬似壁電極ＣＴ２の電極幅Ｗ２をＷ１より広くすることが有効である。擬似壁電極ＣＴ２のＷ２をＷ１より広く設定することで、擬似壁電極ＣＴ近傍の電界は右上方向に発生しやすくなるため、壁電極ＰＸと擬似壁電極ＣＴ近傍の横電界成分が均一化する。従って、高い表示モード効率を得ることができる。一方、擬似壁電極ＣＴ１の電極幅Ｗ１をＷ２より広く設定すると、擬似壁電極ＣＴ近傍の電界は右下方向に発生しやすくなるため、壁電極ＰＸ近傍と擬似壁電極ＣＴ間の横電界成分が不均一になる。従って、表示モード効率が低下する。以上のことから、線状電極ＣＴ１の電極幅Ｗ１よりも線状電極ＣＴ２の電極幅Ｗ２を大きく形成することが好適である。

前述する実施形態１の壁電極ＰＸは透明導電膜で形成する構成としたが、透明導電膜に限定されることはない。例えば、画素ＰＸＬの両端の壁電極ＰＸがブラックマトリクスＢＭで隠れている場合、壁電極ＰＸの電極材料に金属材料を使用できる。透明電極に用いられるＩＴＯ膜は膜のほとんどの部分が非晶質であるがその一部が結晶化してしまう。このように、ＩＴＯ膜の一部に結晶化した部分が生じるとその部分はエッチング速度が非晶質の部分より２桁程小さいため、その後のエッチングの際に、所謂エッチング残渣として残ってしまう。

これに対し、壁電極ＰＸの材料が金属電極の場合、金属の膜質は均一になるため膜内のエッチング速度を均一にできる。このため、エッチング残渣ができにくく配線ショートなどの問題が起こりにくい。従って、液晶ディスプレイの歩留まりが向上し、低コスト化に繋がる。しかしながら、金属電極は透過率がほぼ０％になるため、画素ＰＸＬの開口部に金属電極を配置すると透過率が低下する。従って、壁電極ＰＸの材料に金属電極を適用する場合、壁電極ＰＸの幅Ｌ２はブラックマトリクスの幅Ｌ３より狭いことが好ましい。すなわち、壁電極の幅Ｌ２は０＜Ｌ２≦Ｌ３の範囲であることが好ましい。

以上説明したように、実施形態１の液晶表示装置では、液晶層ＬＣを介して対向配置される第１基板ＳＵＢ１と第２基板ＳＵＢ２の内で、第１基板ＳＵＢ１の液晶層ＬＣ側（対向面側）に画素電極ＰＸと線状電極ＣＴ１とが形成され、第２基板の液晶層ＬＣ側には線状電極ＣＴ２が形成されている。この線状電極ＣＴ１，ＣＴ２は液晶層ＬＣを介して重畳して配置され、擬似的な壁状の共通電極が形成されている。また、第１基板ＳＵＢ１の対向面側には、画素領域の少なくとも対向する一対の辺縁部に沿って凸状の段差が形成され、該段差の側壁面に壁状電極が形成されると共に、該側壁面から延在する平面部分に平面電極が形成されて画素電極が形成されており、この画素電極と共通電極との間に印加される電界により液晶層の液晶分子を駆動する構成となっているので、表示モード効率（最大表示モード効率）を向上させることができる。

なお、実施形態１の構成では、壁電極ＰＸを形成する壁状電極ＰＸ１が第２基板ＳＵＢ２の対向面との間に所定の間隔を有する構成としたが、これに限定されることはない。例えば、絶縁膜ＰＡＳ３が柱状スペーサとなり、該絶縁膜ＰＡＳ３の側壁面に壁状電極ＰＸ１を形成する場合等のように、壁状電極ＰＸ１が第２基板ＳＵＢ２に到達するような構成であってもよい。

〈実施形態２〉
図８は本発明の実施形態２の液晶表示装置における画素構成を説明するための断面図であり、以下、図８に基づいて、実施形態２の液晶表示装置について説明する。ただし、実施形態２の液晶表示装置は、配線であるドレイン線ＤＬの下層すなわち第１基板ＳＵＢ１側に遮蔽電極ＣＥが形成される構成が異なるのみで、他の構成は実施形態１の液晶表示装置と同様の構成である。従って、以下の説明では、遮蔽電極ＣＥについて詳細に説明する。なお、以下の説明では、配線であるドレイン線ＤＬの下層に遮蔽電極ＣＥを形成する場合について説明するが、ゲート線の下層に遮蔽電極ＣＥを形成する構成であってもよい。さらには、ドレイン線ＤＬと共にゲート線の下層に遮蔽電極ＣＥを形成してもよい。また、以下の説明では、遮蔽電極ＣＥには０（ゼロ）Ｖが印加されている場合について説明するが、他の電圧であってもよい。

図８に示すように、実施形態２の液晶表示装置では、液晶層ＬＣを介して第１基板ＳＵＢ１に対向配置される第２基板ＳＵＢ２は、実施形態１に示す構成と同じ構成となっている。一方、第１基板ＳＵＢ１においては、画素領域内に形成される配線であるドレイン線ＤＬの下層に、絶縁膜ＰＡＳ１を介して遮蔽電極ＣＥが配置されている。このとき、遮蔽電極ＣＥはドレイン線ＤＬに沿って形成されており、ドレイン線ＤＬと同様に、表示領域内においてＹ方向に伸延しＸ方向に並設されている。すなわち、壁電極ＰＸを形成する壁状電極ＰＸ１が形成される絶縁膜ＰＡＳ３と遮蔽電極ＣＥとの間の領域に配線（ドレイン線ＤＬやゲート線ＧＬ）を形成する構成となっている。

すなわち、実施形態２の液晶表示装置においては、第１基板ＳＵＢ１の上面側（対向面側）に遮蔽電極ＣＥとなる導電性薄膜が形成され、該遮蔽電極ＣＥの上層を含む第１基板ＳＵＢ１の上面に絶縁膜ＰＡＳ１が形成されている。絶縁膜ＰＡＳ１の上面にはドレイン線ＤＬが形成されており、その上面に絶縁膜ＰＡＳ２が第１基板ＳＵＢ１の対向面側を覆うようにして形成されている。絶縁膜ＰＡＳ２の上層には、ドレイン線ＤＬの上層に画素ＰＸＬの領域に沿って凸状の絶縁膜ＰＡＳ３が形成され、該絶縁膜ＰＡＳ３の側壁面に隣接画素の壁状電極ＰＸ１が形成されている。このとき、絶縁膜ＰＡＳ２の上面には壁状電極ＰＸ１の第１基板ＳＵＢ１側の辺縁部に沿って平面電極ＰＸ２が形成されており、壁状電極ＰＸ１と平面電極ＰＸ２とで本願発明の壁電極ＰＸが形成されている。また、絶縁膜ＰＡＳ２の上面には線状電極ＣＴ１が形成され、第２基板ＳＵＢ２に形成される線状電極ＣＴ２と線状電極ＣＴ１とにより、共通電極となる擬似壁電極ＣＴを形成している。また、第１基板ＳＵＢ１の表面には壁電極ＰＸ及び線状電極ＣＴ１を覆うようにして配向膜ＯＲＩが形成され、第２基板ＳＵＢ２との間に挟持される液晶層ＬＣの初期配向を制御する構成となっている。

次に、図９に本発明の実施形態２の液晶表示装置における遮蔽電極の幅毎の平面電極長さによる表示モード効率増加率を示す図、図１０に本発明の実施形態２の液晶表示装置における壁電極と擬似壁電極との間のパラメータ説明図を示し、以下、図９及び図１０に基づいて、実施形態２の液晶表示装置について説明する。ただし、図９に示す基準値（１００％）は遮蔽電極幅Ｘ１及び平面電極の長さＬ１がそれぞれ０μｍすなわち遮蔽電極幅Ｘ１及び平面電極ＰＸ２を設けない場合であり、グラフｒ５は遮蔽電極幅Ｘ１がＸ１＝０μｍ、グラフｒ６は遮蔽電極幅Ｘ１がＸ１＝２μｍ、グラフｒ７は遮蔽電極幅Ｘ１がＸ１＝４μｍの場合における平面電極ＰＸ２の長さＬ１に対する表示モード効率増加率である。

図１０に示すように、以下の説明では、ドレイン線ＤＬの下層に形成される遮蔽電極ＣＥの電極幅（Ｘ方向の幅）をＸ１とし、壁電極ＰＸの形成領域に重畳して形成されるブラックマトリクスＢＭの幅（Ｘ方向の幅）をＬ３とする。また、平面電極ＰＸ２の液晶面側から第２基板ＳＵＢ２までの距離すなわち液晶層ＬＣの厚さをｄとする。さらには、隣接画素との間に形成される凸状体である絶縁膜ＰＡＳ３の側壁面に形成される壁状電極ＰＸ１と平面電極ＰＸ２とからなる壁電極ＰＸの内で、１つの凸状体（絶縁膜３）の側壁面にそれぞれ形成される隣接画素における壁状電極ＰＸ１と平面電極ＰＸ２とからなる一方の側の画素の壁電極ＰＸの端部から他方の側の画素の壁電極ＰＸの端部に至る距離を壁電極ＰＸの電極幅Ｌ２とする。すなわち、本明細書中における壁電極ＰＸの電極幅Ｌ２は、１つの絶縁膜ＰＡＳ３に形成される一方の隣接画素の平面電極ＰＸ２の内側辺縁部から他方の隣接画素の平面電極ＰＸ２の内側辺縁部までの間隔である
図９から明らかなように、平面電極ＰＸ２の電極長さＬ１が０μｍであり、遮蔽電極ＣＥの電極幅Ｘ１が２μｍ（グラフｒ６）及び４μｍ（グラフｒ７）の場合、表示モード効率増加率は基準値に対して９５．７％、８９．８％となり大幅に低下する。これは、遮蔽電極ＣＥの幅Ｘ１を広くすると壁電極ＰＸと遮蔽電極ＣＥとの距離（間隔）が近くなり、壁電極ＰＸから発生した電気力線ＬＦが遮蔽電極ＣＥに到達しやすくなる。その結果、壁電極ＰＸから擬似壁電極ＣＴに向かう電気力線ＬＦが少なくなり、壁電極ＰＸと擬似壁電極ＣＴとの間の電界強度が不均一になってしまうからである。

一方、遮蔽電極ＣＥの電極幅Ｘ１が２μｍ、４μｍの場合、グラフｒ６，ｒ７から明らかなように、表示モード効率は平面電極長さＬ１がそれぞれ２μｍ、３μｍで最大となり、基準値に対して９９．５％、９７．９％まで改善できる。この理由は以下のことが考えられる。平面電極ＰＸ２の上面から発生した多くの電気力線ＬＦは壁状電極ＰＸ１から発生した電気力線ＬＦによって急激に曲げられ擬似壁電極ＣＴに到達する。この電気力線ＬＦは平面電極ＰＸ２と擬似壁電極ＣＴとの間を通って隣接画素ＰＸＬの電極に向かわずに、壁電極ＰＸと擬似壁電極ＣＴとの間の電気力線ＬＦの密度分布を均一化できるので、電界強度の不均一性を抑制できると考えられる。なお、グラフｒ５に示すように、遮蔽電極ＣＥの電極幅Ｘ１がＸ１＝０（ゼロ）すなわち遮蔽電極ＣＥを設けない場合には、常時モード効率は平面電極長さＬ１が２μｍ時に最大となる。

すなわち、壁電極ＰＸに平面電極ＰＸ２を設けることによって、遮蔽電極ＣＥによる表示モード効率の低下を抑制できる。しかしながら、平面電極ＰＸ２を液晶層厚ｄよりも長くしすぎると表示モード効率を低下させてしまう。この理由は二つある。一つは、実施形態１で述べたように、平面電極ＰＸ２が長くなると平面電極ＰＸ２上の液晶には縦電界がかかり、液晶層ＬＣの液晶分子のチルト角が増大して必要な位相差が得られないという問題が生じるからである。もう一つは、平面電極ＰＸ２が壁状電極ＰＸ１よりも長くなると、壁状電極ＰＸ１から発生した電気力線ＬＦよりも平面電極ＰＸ２から発生した電気力線ＬＦの方が多くなり、壁電極ＰＸと擬似壁電極ＣＴとの間にかかる横電界成分が小さくなるからである。壁状電極ＰＸ１の高さは、液晶パネルＰＮＬを形成する第２基板ＳＵＢ２と第１基板ＳＵＢ１との貼り合わせ工程を考慮すると液晶層ＬＣの厚さｄ以下となることから、平面電極ＰＸ２の長さＬ１は、壁電極ＰＸの高さ≦液晶層厚ｄの場合、液晶層厚ｄ以下となる範囲Ｌ１≦ｄである。また、平面電極ＰＸ２の長さＬ１は、前述する実施形態１から明らかなように、０．５μｍ≦とすることが好ましい。以上のことから、壁電極ＰＸの高さ≦液晶層厚ｄの場合、平面電極ＰＸ２の長さＬ１は、０．５≦Ｌ１≦ｄ（μｍ）の範囲であることが好適である。

一方、壁電極の高さＨ１が液晶層厚ｄよりも高くなる場合、平面電極ＰＸ２が壁状電極ＰＸ１よりも短くなると、平面電極ＰＸ２から発生した電気力線ＬＦよりも壁状電極ＰＸ１から発生した電気力線ＬＦの方が多くなり、壁電極ＰＸと擬似壁電極ＣＴとの間にかかる横電界成分が大きくなる。一方、平面電極ＰＸ２の長さが壁電極の高さＨ１より長くなると上記理由と同様に平面電極ＰＸ２上の液晶には縦電界がかかり、液晶層ＬＣの液晶分子のチルト角が増大して必要な位相差が得られないという問題が生じるため、表示モード効率が低下する。従って、壁電極の高さＨ１＞液晶層厚ｄの場合、平面電極ＰＸ２の長さＬ１は、壁電極の高さＨ１以下となる範囲Ｌ１≦ Ｈ１である。また、平面電極ＰＸ２の長さＬ１は、前述する実施形態１から明らかなように、０．５μｍ≦ とすることが好ましい。以上のことから、壁電極の高さＨ１＞液晶層厚ｄの場合、平面電極ＰＸ２の長さＬ１は、０．５≦Ｌ１≦Ｈ１の範囲であることが好適である。

また、実施形態２の液晶表示装置においても、壁電極ＰＸを形成する平面電極ＰＸ２は黒表示時の配線（ドレイン線ＤＬ等）の電位による黒透過率増加を抑制する効果もある。図１１は実施形態２の液晶表示装置における遮蔽電極幅毎の壁電極の平面電極の長さと黒表示時の黒透過率との関係を示す図である。ただし、図１１に示す黒透過率は、黒表示時におけるドレイン線ＤＬの配線電位が５（Ｖ）時の黒透過率の計測値である。また、図１１に示す黒透過率では、グラフｒ８は遮蔽電極幅Ｘ１が０μｍすなわち遮蔽電極を設けない場合であり、グラフｒ９は遮蔽電極幅Ｘ１が０．５μｍ、グラフｒ１０は遮蔽電極幅Ｘ１が２μｍ、グラフｒ１１は遮蔽電極幅Ｘ１が４μｍの場合における平面電極ＰＸ２の長さＬ１に対する黒透過率を示す。

図１１から明らかなように、平面電極ＰＸ２の長さＬ１が０μｍすなわち平面電極ＰＸ２を設けない場合であっても、グラフｒ９〜グラフｒ１１から明らかなように、遮蔽電極幅Ｘ１が０．５μｍ時には黒透過率が０．０９％、Ｘ１＝２μｍ時には黒透過率が０．０６％、Ｘ１＝４μｍ時には黒透過率が０．０３％程度となる。一方、遮蔽電極幅Ｘ１が０μｍ時すなわち遮蔽電極ＣＥを設けない場合には、Ｌ１＝０時の黒透過率は０．４８％となるので、遮蔽電極ＣＥを設けることにより黒透過率を抑制すなわち減少できる。

また、グラフｒ９〜グラフｒ１１から明らかなように、平面電極ＰＸ２を形成し、その電極長さＬ１がＬ１＝０．５μｍ以上では、電極長さＬ１を大きくした場合において、平面電極長さＬ１の増加と共に黒透過率が減少し、遮蔽電極幅Ｘ１が４μｍ時の黒透過率に漸近する。

従って、実施形態１と同様の理由により、平面電極ＰＸ２の長さＬ１が長くなると、配線電位（ドレイン線ＤＬの電位）の影響による黒透過率増加が抑制できる。一方、配線下に設けた遮蔽電極ＣＥの電極幅Ｘ１が広く（大きく）なると、配線電位の影響による黒透過率増加を更に抑制できる。これは、遮蔽電極ＣＥがない場合、配線の下面（第１基板ＳＵＢ１側）から発生した電気力線ＬＦが壁電極ＰＸに到達し液晶が動作するために黒透過率が増加してしまうのに対し、遮蔽電極ＣＥがある場合、配線の下面から発生した電気力線ＬＦが遮蔽電極ＣＥにより遮蔽され、液晶に到達する電気力線ＬＦを抑制できるためである。従って、遮蔽電極ＣＥは配線電位による黒透過率を抑制できる効果がある。

さらには、実施形態２の液晶表示装置においても、実施形態１と同様に、隣接画素が黒表示時の場合の黒透過率増加を抑制する効果も備えている。以下、図１２に実施形態２の液晶表示装置における遮蔽電極幅毎の壁電極の平面電極の長さと隣接画素の黒透過率との関係を示す図、図１３に実施形態２の液晶表示装置における遮蔽電極幅と隣接画素の黒透過率との関係を示す図を示し、実施形態２の液晶表示装置における隣接画素が黒表示時の場合の黒透過率増加の抑制効果について説明する。

ただし、図１２に示すグラフでは、グラフｒ１２は遮蔽電極幅Ｘ１が０μｍすなわち遮蔽電極を設けない場合であり、グラフｒ１３は遮蔽電極幅Ｘ１が０．５μｍ、グラフｒ１４は遮蔽電極幅Ｘ１が２μｍ、グラフｒ１５は遮蔽電極幅Ｘ１が４μｍの場合における平面電極ＰＸ２の長さＬ１に対する隣接画素の黒透過率を示す。また、図１３に示すグラフｒ１６は、壁電極ＰＸを構成する平面電極ＰＸ２の電極長さＬ１がＬ１＝２μｍの場合における遮蔽電極幅Ｘ１と隣接画素の黒透過率との関係を示す。

図１２から明らかなように、平面電極ＰＸ２の長さＬ１が０μｍすなわち平面電極ＰＸ２を設けない場合であっても、グラフｒ１３〜グラフｒ１５から明らかなように、遮蔽電極幅Ｘ１が０．５μｍ時には隣接画素の黒透過率が０．９％、Ｘ１＝２μｍ時には隣接画素の黒透過率が０．１９％、Ｘ２＝４μｍ時には隣接画素の黒透過率が０．０３％程度となる。一方、遮蔽電極幅Ｘ１が０μｍ時すなわち遮蔽電極ＣＥを設けない場合には、Ｌ１＝０時の隣接画素の黒透過率は１．２％となるので、遮蔽電極ＣＥを設けることにより隣接画素の黒透過率も抑制すなわち減少できる。

特に、図１２のグラフｒ１３〜グラフｒ１５から明らかなように、電極長さＬ１が０．５μｍ以上の平面電極ＰＸ２を形成し、その長さＬ１をさらに大きくした場合には、平面電極長さＬ１の増加と共に隣接画素の黒透過率が減少し、遮蔽電極幅Ｘ１が４μｍ時の隣接画素の黒透過率に漸近する。

このように、実施形態２の液晶表示装置においても、実施形態１と同様に、平面電極ＰＸ２が長くなると壁電極ＰＸと擬似壁電極ＣＴとの間の距離が縮まり、平面電極ＰＸ２によって隣接画素を形成する液晶層ＬＣに到達する電気力線ＬＦが遮蔽されるため、隣接画素の黒透過率の増加を抑制でき、平面電極ＰＸ２の電極長さＬ１が０．５μｍ以上とすることが好適である。

また、図１３のグラフｒ１６から明らかなように、壁電極の平面電極が２μｍの場合における遮蔽電極ＣＥの電極幅Ｘ１と隣接画素の黒透過率との関係では、前述の平面電極ＰＸ２の長さＬ１を大きくした場合と同様に、隣接画素の黒透過率は前述の通り遮蔽電極ＣＥの電極幅Ｘ１を広くすると低減できる。このことから、最小幅であっても遮蔽電極ＣＥを設けるのみで、その効果を得ることができる。

しかしながら、遮蔽電極ＣＥの電極幅Ｘ１を広くすると表示モード効率が大幅に低下してしまうことが考えられる。この現象は、遮蔽電極ＣＥの電極幅Ｘ１が壁電極ＰＸの電極幅Ｌ２より長くなると顕著になり、平面電極ＰＸ２と遮蔽電極ＣＥとの間に縦方向（斜め方向）の電界であるフリンジ電界が生じやすくなるため、壁電極ＰＸと擬似壁電極ＣＴとの間に電界がかかりにくくなるためである。このことから、遮蔽電極幅Ｘ１は壁電極幅Ｌ２よりも狭いＸ１≦Ｌ２であることが望ましい。

また、図１３に示す通り、遮蔽電極幅Ｘ１が０．５μｍから１．０μｍに変化すると隣接画素の黒透過率が０．０９から０．０７に１８％低減されるのに対し、０μｍから０．５μｍに変化すると隣接画素の黒透過率が０．１７から０．０９に４４％低減されることが分かる。すなわち、遮蔽電極幅Ｘ１を０．５μｍ以上にすることにより、隣接画素の黒透過率を０．１０以下にできると共に、配線（ドレイン線ＤＬやゲート線等）から発生する電気力線ＬＦと白表示画素の平面電極ＰＸ２の下面から発生する電気力線ＬＦとを効率よく遮蔽できることになる。以上の効果から、遮蔽電極幅Ｘ１は０．５≦Ｘ１≦Ｌ２（μｍ）の範囲であることが好適である。

これは、白表示画素の壁電極ＰＸから発生した電気力線ＬＦは、遮蔽電極ＣＥがない場合に配線の下（第１基板ＳＵＢ１側）を通って隣接画素に到達するのに対し、遮蔽電極ＣＥがある場合には遮蔽電極ＣＥの近傍を通る電気力線ＬＦが遮蔽電極ＣＥによって遮蔽されるからである。

このように、遮蔽電極ＣＥは配線電位を遮蔽する効果、及び隣接画素の黒透過率を抑制する効果の両方を兼ね備えている。

以上のことから、遮蔽電極ＣＥを配置した場合にも平面電極ＰＸ２を設けることにより、低駆動電圧化、表示モード効率向上、配線電位の影響による黒透過率増加抑制、及び隣接画素の黒透過率増加抑制の効果があり、遮蔽電極ＣＥは配線電位の影響による黒透過率増加抑制、及び隣接画素の黒透過率増加抑制の効果がある。

ただし、遮蔽電極ＣＥは０Ｖの電極でなく、一定電圧でないフローティングの状態であってもよい。遮蔽電極ＣＥがフローティングの場合、図５（ａ）に示す従来の構成では、遮蔽電極ＣＥに電荷が溜まり黒表示時に黒透過率が増加する恐れがある。これに対して、本願発明の実施形態２の構成では、壁電極ＰＸが平面電極ＰＸ２を備える構成となっているので、チャージアップした遮蔽電極ＣＥから発生した電気力線ＬＦが平面電極ＰＸ２によって遮蔽されるため、黒透過率の増加を抑制することができる。従って、遮蔽電極ＣＥがフローティングの場合であっても、チャージアップによる黒透過率の増加を抑制しつつ、前述の効果と同様に低駆動電圧化、表示モード効率向上、配線電位による黒透過率増加抑制、隣接画素の黒透過率増加抑制の効果が得られる。

〈実施形態３〉
図１４は本発明の実施形態３の液晶表示装置における画素構成を説明するための断面図であり、図１５は実施形態３の壁電極の詳細構成を説明するための断面図である。ただし、実施形態３の液晶表示装置では、第１基板ＳＵＢ１の側に形成される壁電極ＰＸの構成が異なるのみで、他の構成は実施形態１の液晶表示装置と同様の構成となる。従って、以下の説明では、壁電極ＰＸの構成について詳細に説明する。また、なお、実施形態３の液晶表示表示装置においても、画素ＰＸＬの両端の壁電極ＰＸを画素電極とし、擬似壁電極ＣＴを共通電極とする場合について説明するが、画素ＰＸＬの両端の壁電極を共通電極とし、擬似壁電極を画素電極とする構成であってもよい。

図１４及び図１５に示すように、実施形態３の液晶表示装置においては、画素ＰＸＬの領域内にそれぞれ凸状の絶縁膜ＰＡＳ３が形成される構成となっており、該絶縁膜ＰＡＳ３の側壁面の内で各画素ＰＸＬ領域の外側の側壁面（外側壁面）に壁状電極ＰＸ１が形成されている。また、壁状電極ＰＸ１と電気的に接続される平面電極ＰＸ２が絶縁膜ＰＡＳ３の下層側に形成され、壁状電極ＰＸ１と電気的に接続される平面電極（第２の平面電極）ＰＸ３が絶縁膜ＰＡＳ３の上層側に形成されている。特に、実施形態３においては、絶縁膜ＰＡＳ３の下側面（第１基板ＳＵＢ１側面）すなわち絶縁膜ＰＡＳ２と絶縁膜ＰＡＳ３との間に平面電極ＰＸ２が形成され、絶縁膜ＰＡＳ３の上面側（液晶層ＬＣ側の面、対向面側）すなわち絶縁膜ＰＡＳ３と配向膜ＯＲＩとの間に平面電極ＰＸ３が形成されている。このとき、平面電極ＰＸ２，ＰＸ３の辺縁部の内で、壁状電極ＰＸ１側の辺縁部は当該壁状電極ＰＸ１の辺縁部と連続して形成され、壁状電極ＰＸ１と平面電極ＰＸ２，ＰＸ３とが電気的に接続され、擬似壁電極ＣＴを介して第１基板ＳＵＢ１側の面内方向に対向配置される壁電極ＰＸを形成している。これにより、壁状電極ＰＸ１の上下端に当該壁状電極ＰＸ１の辺縁部から擬似壁電極ＣＴの側に突出するように延在する平面電極ＰＸ２，ＰＸ３有する壁電極ＰＸを構成している。すなわち、実施形態３の液晶表示装置では、第１基板ＳＵＢ１に当接する平面電極ＰＸ２と第２基板ＳＵＢ２に近接する平面電極ＰＸ３とを有し、平面電極ＰＸ２，ＰＸ３が壁状電極ＰＸ１の辺縁部から画素ＰＸＬの透過領域である擬似壁電極ＣＴ側に延在して形成されている。

この実施形態３の壁電極ＰＸの形成プロセスは、絶縁膜ＰＡＳ１の上層に配線（ドレイン線ＤＬ等）を形成し、該配線等を覆うようして絶縁膜ＰＡＳ２を形成した後、平面電極ＰＸ２となる導電性薄膜を成膜し、パターニングにより平面電極ＰＸ２を形成する。次に、平面電極ＰＸ２の上層に壁状（凸状）の絶縁膜ＰＡＳ３を形成し、該壁状の絶縁膜ＰＡＳ３の上層すなわち側壁面及び上面に透明電極を形成し、壁状電極ＰＸ１と平面電極ＰＸ３とを形成する。この場合、壁電極ＰＸが隣接画素の壁電極ＰＸと接続されないすなわち電気的に短絡しないように形成され、かつ平面電極ＰＸ２と壁状の絶縁膜上の透明電極（壁状電極ＰＸ１）とが２点鎖線で示す画素境界部の側で接続される構成とする。

すなわち、実施形態３の壁電極ＰＸにおいては、画素ＰＸＬ毎に当該画素ＰＸＬの長手方向（Ｙ方向）に擬似壁電極ＣＴ（線状電極ＣＴ１，ＣＴ２）が伸延して形成されている。また、この線状電極ＣＴ１の伸延方向と直交する方向（Ｘ方向）の一対の辺縁部である長手方向の辺縁部に薄膜トランジスタＴＦＴを介して同じ映像信号が供給される壁電極ＰＸが形成されている。このとき、実施形態３の壁電極ＰＸでは、画素ＰＸＬの短手方向（ＸＺ平面）の断面図である図１５から明らかなように、壁電極ＰＸの断面構造において、壁電極ＰＸを形成する壁状電極ＰＸ１及び平面電極ＰＸ２，ＰＸ３がＣ字状に形成され、擬似壁電極ＣＴの側に壁電極ＰＸの開口部（Ｃ字状の開口部）が開口される構成となっている。

この構成により、壁状電極ＰＸ１から伸びた上下の平面電極ＰＸ２，ＰＸ３から発生した電気力線ＬＦが壁状電極ＰＸ１から発生した電気力線ＬＦによって急激に曲げられ擬似壁電極ＣＴに到達する本数が多くなり、電界強度の不均一性を抑制できるためである。この結果、実施形態３の液晶表示装置は、実施形態１の液晶表示装置の効果に加えて、画素全体の表示モード効率をさらに向上できるという格別の効果を得ることができる。さらには、壁状電極ＰＸ１の上側及び下側に平面電極ＰＸ２，ＰＸ３が設けられていることから、配線であるドレイン線ＤＬの電位による黒透過率増加抑制及び隣接画素の黒透過率増加抑制の効果も向上することができる。

以上のことから、実施形態３の液晶表示装置では、低駆動電圧化、表示モード効率向上、配線電位による黒透過率増加抑制、及び隣接画素の黒透過率増加抑制に対してさらなる効果を得ることができる。

また、実施形態３の液晶表示装置においても壁電極ＰＸを金属薄膜で形成してもよく、壁電極ＰＸが金属薄膜で形成した場合においても、実施形態１と同様に、液晶ディスプレイの歩留まりを向上し、液晶表示装置を低コスト化することができる。ただし、実施形態３の壁電極ＰＸを金属薄膜で形成した場合においても、実施形態１と同様に、２点鎖線で示す画素境界部に近接配置される２つの壁電極ＰＸの幅はブラックマトリクスの幅よりも狭いことが好ましい。

さらには、図１６に示す本発明の実施形態３の他の液晶表示装置における画素構成を説明するための断面図に示すように、実施形態２と同様の遮蔽電極ＣＥを配線（例えば、ドレイン線ＤＬ）の下層側に設けることができる。

この図１６に示す他の液晶表示装置では、配線であるドレイン線ＤＬの下層側に絶縁膜ＰＡＳ１を介して遮蔽電極ＣＥが配置される構成となっている。すなわち、第１基板ＳＵＢ１の液晶層ＬＣ側（対向面側）に形成される遮蔽電極ＣＥを覆うようにして絶縁膜ＰＡＳ１が形成され、該絶縁膜ＰＡＳ２の上層にドレイン線ＤＬが形成されている。このとき、遮蔽電極ＣＥはドレイン線ＤＬと重畳するように形成されており、ドレイン線ＤＬと共にＹ方向に延在しＸ方向に並設されている。

このとき、ドレイン線ＤＬの上層の構成は前述する図１４に示す液晶表示装置と同様であり、当該ドレイン線ＤＬを含む第１基板ＳＵＢ１の表面を覆う絶縁膜ＰＡＳ２、段差を形成する絶縁膜ＰＡＳ３、及び壁電極ＰＸを構成する壁状電極ＰＸ１と平面電極ＰＸ２，ＰＸ３、並びに擬似壁電極ＣＴを構成する線状電極ＣＴ１が形成され、その上層に第１基板ＳＵＢ１の液晶層ＬＣ側を覆うようにして配向膜ＯＲＩが形成されている。この第１基板ＳＵＢ１は液晶層ＬＣを介して第２基板ＳＵＢ２と対向配置され、液晶表示パネルＰＮＬが形成されている。すなわち、実施形態２の液晶表示装置と同様に、隣接する画素ＰＸＬの壁電極ＰＸと遮蔽電極ＣＥとの間の層に配線（ドレイン線ＤＬ）が配置される構成となっている。

従って、図１６に示す実施形態３の他の液晶表示装置においては、図１５に示す実施形態３の液晶表示装置における効果に加えて、遮蔽電極ＣＥがドレイン線ＤＬから液晶層ＬＣを介して壁電極ＰＸに到達する電気力線ＬＦの発生を抑制することができるという格別の効果を得ることができる。

〈実施形態４〉
図１７は本発明の実施形態４の液晶表示装置における画素構成を説明するための断面図であり、共通信号が供給される共通電極の構成が異なるのみで、他の構成は実施形態１の液晶表示装置と同様の構成となる。従って、以下の説明では、共通電極の構成について詳細に説明する。

図１７に示すように、実施形態４の共通電極は、実施形態１の共通電極である擬似壁電極ＣＴを構成する一対の線状電極ＣＴ１，ＣＴ２の内で、第２基板ＳＵＢ２側の線状電極ＣＴ２を除く構成となっている。すなわち、実施形態１と同様に、隣接する画素ＰＸＬとの境界部分に沿って絶縁膜ＰＡＳ３が形成され、少なくとも壁電極ＰＸは絶縁膜ＰＡＳ３の側壁面に形成される壁状電極ＰＸ１と、該壁状電極ＰＸ１の端部から第１基板ＳＵＢ１の面内方向に延在する平面電極ＰＸ２とで形成されている。一方、共通電極となる線状電極ＣＴ１は、Ｘ方向に対向配置される一対の壁電極ＰＸの間の領域に形成され、画素ＰＸＬの領域内においてＹ方向に延在されると共に、第１基板ＳＵＢ１の側のみに形成されている。従って、実施形態４の構成では、第２基板ＳＵＢ２に線状電極ＣＴ２を形成する工程が不要となるので、液晶表示装置を低コストで製造することが可能となる。

実施形態４の画素構成においても、壁状電極ＰＸ１の図中下側端部から延びた電気力線が共通電極となる線状電極ＣＴ１に到達すると共に、平面電極ＰＸ２から延びた電気力線も線状電極ＣＴ１に到達するので、実施形態１と同様の効果を得ることができ、低駆動電圧化、表示モード効率向上、配線電位による黒透過率増加抑制、及び隣接画素の黒透過率増加抑制ができる。

また、画素ＰＸＬの辺縁部に沿って壁電極ＰＸが形成され、該壁電極ＰＸの間の領域に線状電極ＣＴ１が形成されている。従って、図１７中のＸ方向の画素幅が大きくなった場合であっても、映像信号が供給される画素電極である壁電極ＰＸと、共通信号が供給される共通電極である線状電極ＣＴ１との間隔（電極間距離）を画素幅の半分程度の距離にできる。その結果、同一画素内における電界強度の不均一性を抑制できるという効果も得ることができる。

さらには、実施形態４の構成では、第２基板ＳＵＢ２にはカラーフィルタやブラックマトリクスＢＭ等が形成されるのみとなるので、従来と同様の位置合わせ精度で液晶表示パネルを形成することが可能となる。その結果、第１基板ＳＵＢ１と第２基板ＳＵＢ２との貼り合わせに伴う不良率を低下することが可能となり、歩留まりを向上できるという格別の効果を得ることができ、液晶表示装置を低コスト化できる。

また、図１８に示す本発明の実施形態４の他の液晶表示装置における画素構成を説明するための断面図に示すように、実施形態２と同様の遮蔽電極ＣＥを配線（例えば、ドレイン線ＤＬ）の下層側に設けることができる。

この図１８に示す他の液晶表示装置においても、配線であるドレイン線ＤＬの下層側に絶縁膜ＰＡＳ１を介して遮蔽電極ＣＥが配置される構成となっている。このとき、ドレイン線ＤＬの上層の構成は前述する図１６に示す液晶表示装置と同様であり、遮蔽電極ＣＥ及びドレイン線ＤＬの上層に形成される絶縁膜ＰＡＳ３の側壁面にはそれぞれ壁状電極ＰＸ１が形成され、各壁状電極ＰＸ１の端部には第１基板ＳＵＢ１の面内方向に延在する平面電極ＰＸ２が形成されて、壁電極ＰＸが形成されている。また、該壁電極ＰＸの中間の領域には線状電極ＣＴ１が形成される構成となっている。

従って、図１８に示す実施形態４の他の液晶表示装置においては、図１７に示す実施形態４の液晶表示装置における効果に加えて、遮蔽電極ＣＥがドレイン線ＤＬから液晶層ＬＣを介して壁電極ＰＸに到達する電気力線ＬＦの発生を抑制することができるという格別の効果を得ることができる。

〈実施形態５〉
図１９は本発明の実施形態５の液晶表示装置における画素構成を説明するための断面図であり、実施形態５は画素境界の壁電極が共通電極となり、壁電極間の中央の電極が画素電極となる。なお、共通電極である共通壁電極ＣＴ３の構成を除く他の構成は、実施形態９と同様の構成であり、以下の説明では、共通壁電極ＣＴ３について詳細に説明する。

図１９に示すように、実施形態５の液晶表示装置では、２点鎖線で示す隣接画素との境界領域を跨ぐようにして絶縁膜ＰＡＳ３が形成される構成となっており、その側壁面に壁状電極ＣＴ４が形成されている。該壁状電極ＣＴ４の下端側端部すなわち第１基板ＳＵＢ１の側の端部には、第１基板ＳＵＢ１の面内方向に延在する平面状の電極（平面電極）ＣＴ５が壁状電極ＣＴ４から所定幅で連続して形成されている。このとき、平面電極（第１の平面電極）ＣＴ５は絶縁膜ＰＡＳ２の上面に沿って形成されている。

また、絶縁膜ＰＡＳ３の上面すなわち第２基板ＳＵＢ２の側の面には導電性薄膜からなる電極（平面電極）ＣＴ６が形成されており、該平面電極ＣＴ６の端部が該壁状電極ＣＴ４の上端側端部（すなわち第２基板ＳＵＢ２の側の端部）と接続される構成となっている。この壁状電極ＣＴ４と平面電極ＣＴ５，ＣＴ６とにより、共通壁電極ＣＴ３を構成している。なお、平面共通電極ＣＴ５の形状は絶縁膜ＰＡＳ３の上面形状に沿った形状となる。

このように、実施形態５においては、隣接画素の間に形成される共通壁電極ＣＴ３に共通信号が供給される構成となっているので、画素の辺縁部に形成される一対の共通壁電極ＣＴ３の内で、隣接する画素ＰＸＬの一方の共通壁電極ＣＴ３が絶縁膜ＰＡＳ３の上面で一体となり、電気的に接続されている。すなわち、絶縁膜ＰＡＳ３を覆うようにして、共通壁電極ＣＴ３が形成される構成となっている。

一方、実施形態５の画素電極ＰＸは図１９中のＹ方向すなわち画素ＰＸＬの長手方向に伸延する透明導電膜で形成される線状電極ＰＸ４からなり、各画素ＰＸＬの一対の共通壁電極ＣＴ３の間に領域に形成されている。

このように、実施形態５の液晶表示装置においても、共通壁電極ＣＴ３との間の領域では第１基板ＳＵＢ１の側にのみ電極（画素電極ＰＸとなる線状電極ＰＸ４）を形成する構成としているので、実施形態４と同様に、液晶表示パネルの製造時における歩留まりを向上できるという格別の効果を得ることができる。その結果、液晶表示装置を低コスト化できるという格別の効果を得ることができる。

また、実施形態５の液晶表示装置においては、絶縁膜ＰＡＳ３を覆うようにして共通壁電極ＣＴ３が形成され共通信号が供給される、すなわち画素境界部分の共通壁電極ＣＴ３が全面共通電極となっている。従って、液晶表示パネルＰＮＬの表示面の面積に占める共通壁電極ＣＴ３の面積を増大させることが可能となり、隣接画素からの電気力線を抑制することが可能となるので、隣接画素の黒透過率の増加の抑制及び隣接画素電位の変動による透過率の変動をさらに抑制できるという格別の効果を得ることができる。

また、画素電極ＰＸである線状電極ＰＸ４から延びた電気力線は第１基板ＳＵＢ１の面内方向と平行に形成され共通壁電極ＣＴ３に到達することとなる。このとき、共通壁電極ＣＴ３を形成する平面電極ＣＴ５がドレイン線ＤＬ等の配線からの電気力線を抑制することができるので、前述する実施形態４と同様の効果を得ることができ、低駆動電圧化、表示モード効率向上、及び配線電位による黒透過率増加抑制等ができる。

また、図２０に示す本発明の実施形態５の他の液晶表示装置における画素構成を説明するための断面図に示すように、実施形態２と同様の遮蔽電極ＣＥを配線（例えば、ドレイン線ＤＬ）の下層側に設けることができる。

この図２０に示す実施形態５の他の液晶表示装置においては、配線であるドレイン線ＤＬの下層側に絶縁膜ＰＡＳ１を介して遮蔽電極ＣＥが配置される構成となっている。このとき、ドレイン線ＤＬの上層の構成は前述する図１９に示す液晶表示装置と同様であり、画素の境界部に形成される絶縁膜ＰＡＳ３を覆うようにして、一対の共通壁電極ＣＴ３が形成され、該共通壁電極ＣＴ３が共通壁電極ＣＴ４及び平面共通電極ＣＴ５，ＣＴ６で形成されると共に、一対の共通壁電極ＣＴ３の間の領域に線状電極ＰＸ４が形成されている。

従って、図２０に示す実施形態５の他の液晶表示装置においても、図１９に示す実施形態５の液晶表示装置における効果に加えて、遮蔽電極ＣＥがドレイン線ＤＬから液晶層ＬＣを介して壁電極ＰＸに到達する電気力線ＬＦの発生を抑制することができるという格別の効果を得ることができる。

〈実施形態６〉
図２１は本発明の実施形態６の液晶表示装置における画素構成を説明するための断面図であり、画素電極となる壁電極ＰＸの構成及びドレイン線ＤＬの形成位置を除く他の構成は実施形態５と同様の構成となる。従って、以下の説明では、壁電極ＰＸ及びドレイン線ＤＬの構成について詳細に説明する。

図２１に示すように、隣接画素との境界部分と共に各画素の領域内においても第１基板ＳＵＢ１の対向面側に凸状に突出する絶縁膜ＰＡＳ３が形成され、該絶縁膜ＰＡＳ３を覆うようにして導電性薄膜が形成される構成となっている。すなわち、実施形態６においては、画素ＰＸＬの辺縁部と共に画素ＰＸＬの領域（透過領域）においても壁電極が形成される構成となっている。ただし、絶縁膜ＰＡＳ３を覆う導電性薄膜の内で、少なくとも隣接画素との境界部分に形成される絶縁膜ＰＡＳ３すなわち画素領域の内側に形成される絶縁膜ＰＡＳ３を覆う導電性薄膜は透明導電性薄膜からなる。

実施形態６の液晶表示装置では、隣接画素との境界部分に形成される絶縁膜ＰＡＳ３を覆う導電性薄膜は共通信号が供給される共通電極（共通壁電極）ＣＴ３となり、一対の共通壁電極ＣＴ３との間の領域すなわち画素の領域に形成される絶縁膜ＰＡＳ３を覆う導電性薄膜は薄膜トランジスタを介して映像信号が供給される画素電極（壁電極ＰＸ）となる。

このとき、壁電極ＰＸ及び共通壁電極ＣＴ３は、絶縁膜ＰＡＳ３の側壁面に形成される壁状電極ＰＸ１，ＣＴ４と、該壁状電極ＰＸ１，ＣＴ４の下端側から第１基板ＳＵＢ１の面内方向に延在して形成される平面電極ＰＸ２，ＣＴ５と、壁状電極ＰＸ１の上端側から絶縁膜ＰＡＳ３の頭頂部分を覆うように形成される平面電極ＰＸ３，ＣＴ６とからなる。すなわち、実施形態６では、一対の壁電極ＣＴの間の領域に画素電極である壁電極ＰＸが形成される構成となっている。

また、実施形態６では、壁電極ＰＸの下層すなわち壁電極ＰＸが形成される絶縁膜ＰＡＳ３の下層に絶縁膜ＰＡＳ２を介してドレイン線ＤＬが配置される構成となっている。さらには、図２１中のＸ方向すなわち画素ＰＸＬの短手方向のほぼ中心部分にＹ方向に延在する壁電極ＰＸが形成されている。従って、薄膜トランジスタ等の形成領域を除く領域では、各画素電極ＰＸはドレイン線ＤＬすなわち壁電極ＰＸに対して、図２１中のＸ方向すなわち画素ＰＸＬの短手方向に対称な構成となっている。このとき、実施形態６においても、第１基板ＳＵＢ１の側にのみ電極が形成されることとなるので、実施形態５と同様の効果を得ることができ、液晶表示パネルの製造時における歩留まりを向上でき、液晶表示装置の製造コストを低コスト化できる。

また、実施形態６の液晶表示装置においても、隣接画素との境界部分に共通壁電極ＣＴ３を形成する構成としているので、実施形態５の液晶表示装置と同様の効果を得ることができ、低駆動電圧化、表示モード効率向上、配線電位による黒透過率増加抑制、及び隣接画素の黒透過率増加抑制できると共に、隣接画素電位変動による透過率変動抑制等もできる。

特に、実施形態６の液晶表示装置では、一対の共通壁電極ＣＴ３の間の領域に壁電極ＰＸが形成される構成となっているので、画素電極と共通電極との間隔すなわち壁電極ＰＸと共通壁電極ＣＴ３との間隔を画素ＰＸＬの短手方向の間隔よりも小さくでき、壁電極ＰＸと共通壁電極ＣＴ３との間に生じる電気力線の分布を均一にできる。さらには、壁電極ＰＸ及び共通壁電極ＣＴ３の何れの電極においても、壁状電極ＰＸ１，ＣＴ４の下端側から第１基板ＳＵＢ１の面内方向すなわち各画素ＰＸＬの面内方向に延在する平面電極ＰＸ２，ＣＴ５が形成される構成となっている。従って、壁電極ＰＸ及び共通壁電極ＣＴ３の何れにおいても、壁状電極ＰＸ１，ＣＴ４の下側辺部からの電気力線が液晶層ＬＣを介してドレイン線ＤＬや隣接画素に回り込んでしまうことを抑制することができる。

また、実施形態６の液晶表示装置では、画素ＰＸＬの中央に壁電極ＰＸを設け、該壁電極ＰＸと重畳する領域に金属配線からなるドレイン線ＤＬを設ける構成としているが、壁電極ＰＸを形成する平面電極ＰＸ３と重畳する領域の液晶層ＬＣでは液晶分子がほとんど動かなくなるので、透過率の低い金属薄膜からなるドレイン線ＤＬであっても形成可能である。なお、ドレイン線ＤＬの形成位置は壁電極ＰＸと重畳する位置に限定されることはなく、前述の実施形態１〜５と同様に、共通壁電極ＣＴ３と重畳する領域に形成する構成であってもよい。

さらには、図２２に示す本発明の実施形態６の他の液晶表示装置における画素構成を説明するための断面図に示すように、実施形態２と同様の遮蔽電極ＣＥを配線（例えば、ドレイン線ＤＬ）の下層側に設けることができる。

この図２２に示す実施形態６の他の液晶表示装置においては、配線であるドレイン線ＤＬの下層側に絶縁膜ＰＡＳ１を介して遮蔽電極ＣＥが配置される構成となっている。このとき、ドレイン線ＤＬの上層の構成は前述する図２１に示す液晶表示装置と同様であり、画素の境界部に形成される絶縁膜ＰＡＳ３を覆うようにして、壁状電極ＣＴ４及び平面電極ＣＴ５，ＣＴ６からなる一対の共通壁電極ＣＴ３が画素ＰＸＬの辺縁部に形成されると共に、該一対の共通壁電極ＣＴ３との間の領域に、壁状電極ＰＸ１及び平面電極ＰＸ２，ＰＸ３からなる壁電極ＰＸが形成されている。

従って、図２２に示す実施形態６の他の液晶表示装置においても、図２１に示す実施形態６の液晶表示装置における効果に加えて、遮蔽電極ＣＥがドレイン線ＤＬから液晶層ＬＣを介して壁電極ＰＸに到達する電気力線ＬＦの発生を抑制することができるという格別の効果を得ることができる。

〈実施形態７〉
図２３は本発明の実施形態７の液晶表示装置における画素構成を説明するための図であり、壁電極で形成される共通電極を除く他の構成は、実施形態１と同様の構成となる。従って、以下の説明では、共通電極を形成する壁電極（共通壁電極）ＣＴ３の構成について詳細に説明する。

図２３に示すように、実施形態７の液晶表示装置は、前述する実施形態１の擬似壁電極を用いない構成とすると共に、一対の壁電極の一方を画素電極とし、他方を共通電極として用いる。すなわち、画素ＰＸＬの一対の辺縁部にそれぞれ形成される壁電極の内で、一方の壁電極ＰＸを映像信号が供給される画素電極とすると共に、他方の壁電極（共通壁電極）ＣＴ３を共通信号が供給される共通電極とする構成としている。

この構成からなる実施形態７の画素構成では、各画素ＰＸＬの辺縁部にＹ方向に延在して形成される凸状の絶縁膜ＰＡＳ３のＸ方向側の側壁面の内で、一方の側壁面には壁状電極ＰＸ１と平面電極ＰＸ２とからなる壁電極ＰＸが形成され、該壁電極ＰＸに図示しない薄膜トランジスタを介して映像信号が供給される構成となる。また、他方の側壁面には、壁状電極ＣＴ４と平面電極ＣＴ５とからなる共通壁電極ＣＴ３が形成され、共通信号が供給される構成となる。この構成からなる絶縁膜ＰＡＳ３がドレイン線ＤＬと重畳するようにして隣接画素ＰＸＬとの境界部分に配置されているので、各画素ＰＸＬの領域においては一対の壁電極ＰＸと共通壁電極ＣＴ３とが対向配置される。

このように、実施形態７の壁電極ＰＸ及び共通壁電極ＣＴ３においても、第１基板ＳＵＢ１の表面から第２基板ＳＵＢ２の側に立設される壁状電極ＰＸ１，ＣＴ４を備えると共に、壁状電極ＰＸ１，ＣＴ４の第１基板ＳＵＢ１側の辺縁部から該第１基板ＳＵＢ１の面内方向に沿って延在する平面電極ＰＸ２，ＣＴ５を備える構成となっている。その結果、実施形態７の液晶表示装置においても、実施形態１と同様の効果を得ることができる。すなわち、壁状電極ＰＸ１から発生した電気力線が液晶層ＬＣ側を介して隣接する画素やドレイン線ＤＬに向かってしまうことを平面電極ＰＸ２により防止（遮蔽）できると共に、平面電極ＰＸ２から発生した電気力線が共通壁電極ＣＴ３に到達できる。同様にして、共通壁電極ＣＴ３においても、隣接する画素やドレイン線ＤＬから発生した電気力線が液晶層ＬＣを介して壁状電極ＣＴ４に到達することを平面電極ＣＴ５により防止（遮蔽）できると共に、壁電極ＰＸから発生した電気力線が平面電極ＣＴ５に到達できる。よって、実施形態７の液晶表示装置においても、画素ＰＸＬ内における電界強度の不均一性を抑制できる。

また、実施形態７の画素構成では、各画素ＰＸＬの中央部分に擬似壁電極を形成するための線状電極を第１基板ＳＵＢ１及び第２基板ＳＵＢ２に形成する必要がなくなるので、第１基板ＳＵＢ１及び第２基板ＳＵＢ２の製造に要する工程数を減らすことが可能となり、液晶表示装置を低コスト化できるという格別の効果が得られる。

特に、実施形態７の液晶表示装置では、各画素ＰＸＬの長手方向に延在する壁電極ＰＸと共通壁電極ＣＴ３を形成し、壁電極ＰＸと共通壁電極ＣＴ３とが短手方向に対向配置される構成としている。従って、高精細の液晶表示パネルに本願発明を適用した場合、壁電極ＰＸと第２の壁電極ＣＴ３との間隔を短く（小さく）することが可能となるので、壁電極ＰＸと第２の壁電極ＣＴ３とに間に均一な電界をかけることができ、表示モード効率を向上できる。

ただし、実施形態７の画素構成では、壁電極ＰＸと共通壁電極ＣＴ３との間隔が長く（大きく）なると、電気力線密度が壁電極ＰＸ及び共通壁電極ＣＴ３の近傍で密となり、壁電極ＰＸ及び共通壁電極ＣＴ３から離れると疎となる。このために、壁電極ＰＸと共通壁電極ＣＴ３との間における電界強度が不均一になり、表示モード効率が低下してしまう懸念がある。従って、壁電極ＰＸと共通壁電極ＣＴ３との間の距離は、高い表示モード効率が得られる範囲を選択することが望ましく、小型で高精細な液晶表示パネルＰＮＬに好適である。また、実施形態７の壁電極ＰＸ及び共通壁電極ＣＴ３はそれぞれ平面電極ＰＸ２，ＣＴ５を備える構成となっているので、実施形態１と同様の効果を得ることができ、低駆動電圧化、表示モード効率向上、配線電位による黒透過率増加抑制、隣接画素の黒透過率増加抑制ができる。

なお、実施形態７の画素構成では、１つの絶縁膜ＰＡＳ３の側壁面の内で、一方の側壁面に映像信号が供給される画素電極（壁電極）ＰＸを形成し、他方の側壁面に共通信号が供給される共通電極（共通壁電極）ＣＴ３を形成する構成としたが、画素電極と共通電極の形成位置は実施形態７の配置に限定されることはない。例えば、Ｘ方向に奇数番目の絶縁膜ＰＡＳ３の側壁面には共に壁電極ＰＸを形成し、偶数番目の絶縁膜ＰＡＳ３の側壁面には共通壁電極ＣＴ３を形成する構成であってもよい。このような構成とすることによって、同一の絶縁膜ＰＡＳ３には隣接する画素ＰＸＬの画素電極又は共通電極が近接して配置されることとなるので、隣接する画素の共通壁電極ＣＴ３間に電位差が生じることを防止できるという格別の効果を得ることができる。

さらには、図２４に示す本発明の実施形態７の他の液晶表示装置における画素構成を説明するための断面図に示すように、実施形態２と同様の遮蔽電極ＣＥを配線（例えば、ドレイン線ＤＬ）の下層側に設けることができる。

この図２４に示す実施形態７の他の液晶表示装置においては、配線であるドレイン線ＤＬの下層側に絶縁膜ＰＡＳ１を介して遮蔽電極ＣＥが配置される構成となっている。このとき、ドレイン線ＤＬの上層の構成は前述する図２３に示す液晶表示装置と同様であり、絶縁膜ＰＡＳ３の側壁面すなわち画素ＰＸＬの長辺側の辺縁部には、一方の辺縁部に壁状電極ＰＸ１と平面電極ＰＸ２とからなる壁電極ＰＸが形成され、他方の辺縁部に壁状電極ＣＴ４と平面電極ＣＴ５とからなる壁電極（共通壁電極）ＣＴ３が形成されている。

従って、図２４に示す実施形態７の他の液晶表示装置においても、図２３に示す実施形態７の液晶表示装置における効果に加えて、遮蔽電極ＣＥがドレイン線ＤＬから液晶層ＬＣを介して壁電極ＰＸに到達する電気力線ＬＦの発生を抑制することができるという格別の効果を得ることができる。

〈実施形態８〉
図２５は本発明の実施形態８の液晶表示装置における画素構成を説明するための断面図であり、壁電極で形成される共通壁電極ＣＴ３を除く他の構成は実施形態３と同様の構成となり、壁電極ＰＸ及び共通壁電極ＣＴ３に供給される信号は実施形態７と同様となる。従って、以下の説明では、共通電極を形成する共通壁電極ＣＴ３の構成について詳細に説明する。

図２５に示すように、実施形態８の液晶表示装置は、実施形態３の擬似壁電極を用いない構成とすると共に、長手方向の辺縁部に沿って形成される一対の壁電極が電気的に接続されない構成となっている。実施形態７と同様に、一方の壁電極である壁電極ＰＸが薄膜トランジスタのソース電極に電気的に接続され、他方の壁電極である共通壁電極ＣＴ３がコモン線に接続される構成となっている。すなわち、長手方向の辺縁部に沿って形成される一対の壁電極の内で、一方の壁電極ＰＸが画素電極となり、他方の壁電極（共通壁電極）ＣＴ３が共通電極となっている。さらには、画素ＰＸＬの境界部分（２点鎖線で示す）を挟んで、壁電極ＰＸと隣接画素ＰＸＬの共通壁電極ＣＴ３とが近接して配置されている。

この構成からなる実施形態８の画素構成では、実施形態３と同様に、画素ＰＸＬの辺部の内で長手方向の一対の辺部に沿って絶縁膜ＰＡＳ３が形成されている。この絶縁膜ＰＡＳ３は画素ＰＸＬの短手方向の平面での断面形状が台形状をなしており、一方の絶縁膜ＰＡＳ３の隣接画素側の側壁面には壁状電極ＰＸ１が形成されている。また、この壁状電極ＰＸ１が形成される絶縁膜ＰＡＳ３の下面側には平面電極ＰＸ２が形成され、上面側には平面電極ＰＸ３が形成されている。このとき、壁状電極ＰＸ１の上側及び下側の辺縁部は、その端部において平面電極ＰＸ２，ＰＸ３とそれぞれ連続して接続されており、壁状電極ＰＸ１及び平面電極ＰＸ２，ＰＸ３により、壁電極ＰＸの断面形状が各画素ＰＸＬの中心方向（透過領域）すなわち共通壁電極ＣＴ３の側に開口されるＣ字状の壁電極ＰＸを形成している。

同様にして、一対の絶縁膜ＰＡＳ３の内で、他方の絶縁膜ＰＡＳ３の隣接画素側の側壁面には壁状電極ＣＴ４が形成さている。また、絶縁膜ＰＡＳ３の下面側に平面電極（第１の平面電極）ＣＴ５が形成されると共に、上面側に平面電極（第２の平面電極）ＣＴ６が形成されている。このとき、壁状電極ＣＴ４の上側及び下側の辺縁部は、その端部において平面電極ＣＴ５，ＣＴ６とそれぞれ連続して接続されており、この壁状電極ＣＴ４及び平面電極ＣＴ５，ＣＴ６により、共通壁電極ＣＴ３の断面形状が各画素ＰＸＬの中心方向（透過領域）すなわち壁電極ＰＸの側に開口されるＣ字状の共通壁電極ＣＴ３を形成している。

従って、実施形態８の画素構成においても、実施形態３と同様に、平面電極ＰＸ２，ＰＸ３から発生した電気力線が壁状電極ＰＸから発生した電気力線によって急激に曲げられる。また、平面電極ＣＴ５，ＣＴ６に到達する電気力線も第２の壁状電極ＣＴ４から発生した電気力線によって急激に曲げられる。これによって、壁電極ＰＸから第２の壁電極ＣＴ３に到達する電気力線の本数が多くなるので、電界強度の不均一性を抑制でき、画素全体の表示モード効率を向上できる。

また、実施形態８の構成においては、壁状電極ＰＸ１から発生した電気力線が液晶層ＬＣ側を介して隣接する画素やドレイン線ＤＬに向かってしまうことを平面電極ＰＸ２，ＰＸ３により防止（遮蔽）できると共に、平面電極ＰＸ２，ＰＸ３から発生した電気力線が第２の壁電極ＣＴ３に到達できる。さらには、第２の壁電極ＣＴ３においても、隣接する画素やドレイン線ＤＬから発生した電気力線が液晶層ＬＣを介して壁状電極ＣＴ４に到達することを平面電極ＣＴ５，ＣＴ６により防止（遮蔽）できると共に、壁電極ＰＸから発生した電気力線が平面電極ＣＴ５，ＣＴ６に到達できる。従って、実施形態８の液晶表示装置においても、実施形態３と同様に、画素ＰＸＬ内における電界強度の不均一性を抑制できる。また、配線であるドレイン線ＤＬ等からの電位による黒透過率増加の抑制にも寄与できる。さらには、黒表示の隣接画素へ到達する電気力線の本数を抑制できるので、隣接画素の黒透過率増加も抑制できる。以上のことから、実施形態８の構成においても低駆動電圧化、表示モード効率向上、配線電位による黒透過率増加抑制、及び隣接画素の黒透過率増加抑制ができる。

また、実施形態８の液晶表示装置においても、実施形態７と同様に、各画素ＰＸＬの壁電極ＰＸと共通壁電極ＣＴ３とが短手方向に対向配置される構成としているので、高精細の液晶表示パネルに本願発明を適用した場合、壁電極ＰＸと共通壁電極ＣＴ３との間隔を短く（小さく）することが可能となる。その結果、壁電極ＰＸと共通壁電極ＣＴ３とに間に均一な電界をかけることができ、表示モード効率を向上できる。

さらには、各画素ＰＸＬの中央部分に擬似壁電極を形成するための線状電極を第１基板ＳＵＢ１及び第２基板ＳＵＢ２に形成する必要がなくなるので、第１基板ＳＵＢ１及び第２基板ＳＵＢ２の製造に要する工程数を減らすことが可能となり、液晶表示装置を低コスト化できるという効果も得られる。

なお、実施形態８の画素構成においても、例えば、Ｘ方向に奇数番目の画素境界の絶縁膜ＰＡＳ３の側壁面には壁電極ＰＸを形成し、偶数番目の画素境界の絶縁膜ＰＡＳ３の側壁面には共通壁電極ＣＴ３を形成する等のように、画素境界に近接して形成される絶縁膜に隣接画素の共通電極や画素電極をまとめるように配置してもよい。

さらには、図２６に示す本発明の実施形態８の他の液晶表示装置における画素構成を説明するための断面図に示すように、実施形態２と同様の遮蔽電極ＣＥを配線（例えば、ドレイン線ＤＬ）の下層側に設けることができる。

この図２６に示す実施形態８の他の液晶表示装置においては、配線であるドレイン線ＤＬの下層側に絶縁膜ＰＡＳ１を介して遮蔽電極ＣＥが配置される構成となっている。このとき、ドレイン線ＤＬの上層の構成は前述する図２５に示す液晶表示装置と同様であり、絶縁膜ＰＡＳ３の側壁面すなわち画素ＰＸＬの長辺側の辺縁部には、一方の辺縁部に壁状電極ＰＸ１と平面電極ＰＸ２，ＰＸ３とからなる壁電極ＰＸが形成され、他方の辺縁部に壁状電極ＣＴ４と平面電極ＣＴ５，ＣＴ６とからなる共通壁電極ＣＴ３が形成されている。

従って、図２６に示す実施形態８の他の液晶表示装置においても、図２５に示す実施形態８の液晶表示装置における効果に加えて、遮蔽電極ＣＥがドレイン線ＤＬから液晶層ＬＣを介して壁電極ＰＸに到達する電気力線ＬＦの発生を抑制することができるという格別の効果を得ることができる。

なお、実施形態１〜８の液晶表示装置では、壁電極を画素の周縁部に沿って形成する構成としたが、これに限定されることはなく、例えば、図２７に示すように、画素ＰＸＬの短手方向（Ｘ方向）に開口を有する、すなわち長手方向（Ｙ方向）に延在し短手方向（Ｘ方向）に対向配置される一対の壁電極ＰＸで形成する構成であってもよい。

以上、本発明者によってなされた発明を、前記発明の実施形態に基づき具体的に説明したが、本発明は、前記発明の実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。

ＰＮＬ……液晶表示パネル、ＳＵＢ１……第１基板、ＳＵＢ２……第２基板
ＦＰＣ……フレキシブルプリント基板、ＡＲ……表示領域、ＴＦＴ……薄膜トランジスタ
ＤＬ……ドレイン線、ＣＬ……コモン線、ＧＬ……ゲート線、ＳＬ……シール材
ＣＴ……共通電極（擬似共通電極）、ＣＴ１，ＣＴ２……線状電極、ＤＲ……駆動回路
ＣＴ３……共通壁電極、ＣＴ４……壁状電極、ＣＴ５，ＣＴ６……平面電極
ＰＸ……画素電極（壁電極）、ＰＸ１……壁状電極、ＰＸ２，ＰＸ３……平面電極
ＰＸ４……線状電極、ＰＡＳ１〜３……絶縁膜、ＰＯＬ１，ＰＯＬ２……偏光板
ＯＲＩ……配向膜、ＣＦ……カラーフィルタ、ＬＣ……液晶層、ＣＥ……遮蔽電極
ＢＭ……ブラックマトリクス、ＬＦ，ＬＦ１，ＬＦ２，ＬＦ１’，ＬＦ２’……電気力線

Claims (12)

1. 第１の電極と第２の電極が形成される第１基板と、液晶層を介して前記第１基板と対向配置される第２基板と、前記第１の電極と前記第２の電極とを有する画素の領域がマトリクス状に配置され、前記第１の電極と前記第２の電極との間に印加される前記第１基板の面内方向の電界により前記液晶層を駆動する液晶表示装置であって、
   前記画素の領域毎に前記第１基板の対向側に形成される段差部を有し、
   前記第１の電極又は／及び前記第２の電極は、前記段差部の側壁面に形成される壁状電極と、前記壁状電極の辺縁部から前記第１基板の主面に沿って形成される平面電極とを有し、
   前記壁状電極と前記平面電極とが電気的に接続されていることを特徴とする液晶表示装置。
2. 前記段差部は、隣接画素との間に跨り形成される絶縁体からなる凸状体で形成され、
   前記壁状電極は、前記凸状体の側壁面の内で、少なくとも画素の辺縁部に沿って形成される側壁面に形成され導電性薄膜からなり、
   前記平面電極は、前記凸状体の底部から前記第１基板面に沿って当該画素の領域に伸延される導電性薄膜からなることを特徴とする請求項１に記載の液晶表示装置
3. 前記絶縁物からなる１つの凸状体の対向する側壁面に、隣接する画素の前記壁状電極が形成されることを特徴とする請求項２に記載の液晶表示装置。
4. 前記段差部は、前記画素領域内の少なくとも対向する一対の辺縁部に沿って形成される凸状体からなり、
   前記壁状電極は、前記凸状体の側壁面の内で隣接画素側に形成される導電性薄膜からなり、
   前記平面電極は、前記凸状体の底面部に沿って形成される導電性薄膜からなる第１の平面電極と、前記凸状体の頭頂部に沿って形成される導電性薄膜からなる第２の平面電極と、からなることを特徴とする請求項１に記載の液晶表示装置。
5. 前記第１の電極は、前記画素領域の辺縁部の内で、当該画素領域を挟んで対向する少なくとも一対の辺縁部に形成される前記壁状電極と前記平面電極とからなり、
   前記第２の電極は、前記画素領域の対向する辺縁部に配置される一対の前記第１電極の間の領域に形成される線状の導電性薄膜からなることを特徴とする請求項１乃至４の内の何れかに記載の液晶表示装置。
6. 前記線状電極は、前記第１基板に形成される第１の線状電極と、前記第２基板に形成され、少なくともその一部が前記液晶層を介して前記第１の線状電極と重畳して形成される第２の線状電極とからなり、
   前記第１の線状電極と前記第２の線状電極とが電気的に接続され、擬似的な壁電極を形成することを特徴とする請求項５に記載の液晶表示装置。
7. 前記第２の線状電極の電極幅は、前記第１の線状電極の電極幅よりも大きいことを特徴とする請求項６に記載の液晶表示装置。
8. 前記線状電極は、前記第１基板に主面に沿って形成され、当該画素の長手方向に伸延する第１の線状電極からなることを特徴とする請求項５に記載の液晶表示装置。
9. 前記第１の電極は、前記画素領域の辺縁部の内で、当該画素領域を挟んで対向する少なくとも一対の辺縁部に形成される前記壁状電極と前記平面電極とからなり、
   前記第２の電極は、前記画素領域の対向する辺縁部に配置される一対の第１電極の間の領域に形成される第２の凸状体と、該第２の凸状体の少なくとも側辺面を覆う導電性薄膜とからなることを特徴とする請求項１乃至４の内の何れかに記載の液晶表示装置。
10. 前記第１基板の対向面側に形成され、映像信号が供給されるドレイン線と、走査信号が供給されるゲート線と、前記走査信号に同期して前記第１の電極に前記映像信号を供給する薄膜トランジスタとを有し、
    前記ドレイン線又は／及び前記ゲート線は、前記第２の凸状体に重畳する領域に形成されることを特徴とする請求項９に記載の液晶表示装置。
11. 前記第１基板の対向面側に形成され、映像信号が供給されるドレイン線と、走査信号が供給されるゲート線と、前記走査信号に同期して前記第１の電極に前記映像信号を供給する薄膜トランジスタとを有し、
    前記ドレイン線又は／及び前記ゲート線の下層に重畳して配置される遮蔽電極を備えることを特徴とする請求項１乃至１０の内の何れかに記載の液晶表示装置。
12. 前記壁状電極の辺縁部から画素の領域へ伸延する前記平面電極の電極幅をＬ１、前記液晶層の厚さをｄとした場合、前記平面電極の電極幅Ｌ１は、０．５≦Ｌ１≦ｄ（μｍ）であることを特徴とする請求項１乃至１１の内の何れかに記載の液晶表示装置。

Images