KR20120078105A - Method for manufacturing liquid crystal display device - Google Patents

Method for manufacturing liquid crystal display device Download PDF

Info

Publication number
KR20120078105A
KR20120078105A KR1020100140294A KR20100140294A KR20120078105A KR 20120078105 A KR20120078105 A KR 20120078105A KR 1020100140294 A KR1020100140294 A KR 1020100140294A KR 20100140294 A KR20100140294 A KR 20100140294A KR 20120078105 A KR20120078105 A KR 20120078105A
Authority
KR
South Korea
Prior art keywords
dummy
substrate
sealant
dummy pattern
liquid crystal
Prior art date
Application number
KR1020100140294A
Other languages
Korean (ko)
Other versions
KR101801203B1 (en
Inventor
허창록
고태윤
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020100140294A priority Critical patent/KR101801203B1/en
Publication of KR20120078105A publication Critical patent/KR20120078105A/en
Application granted granted Critical
Publication of KR101801203B1 publication Critical patent/KR101801203B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

PURPOSE: A method for manufacturing a liquid crystal display device is provided to add a dummy pattern to a dummy area, thereby reducing the amount of air remaining in the dummy area. CONSTITUTION: A TFT(Thin Film Transistor) array is formed on an active area of a first substrate(100). A color filter array is formed on an active area on a second substrate(200). The first and second substrates are bonded each other using a main sealant(400) and a dummy sealant(500) while a liquid crystal layer is formed between the first and second substrates. A rear electrode is formed on the bonding substrate. A dummy pattern(700) is formed on at least one of a dummy area of the first substrate and a dummy area of the second substrate.

Description

액정표시장치의 제조방법{Method for manufacturing Liquid crystal display device}Method for manufacturing liquid crystal display device

본 발명은 액정표시장치에 관한 것으로서, 보다 구체적으로는 정전기 방지용 배면 전극이 형성된 액정표시장치의 제조방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a manufacturing method of a liquid crystal display device having a back electrode for preventing static electricity.

액정표시장치는 동작 전압이 낮아 소비 전력이 적고 휴대용으로 쓰일 수 있는 등의 이점으로 노트북 컴퓨터, 모니터, 우주선, 항공기 등에 이르기까지 응용분야가 넓고 다양하다.Liquid crystal display devices have a wide range of applications ranging from notebook computers, monitors, spacecrafts, aircrafts, etc. to the advantages of low power consumption and low power consumption.

액정표시장치는 하부 기판, 상부 기판, 및 상기 양 기판 사이에 형성된 액정층을 포함하여 구성되며, 전계 인가 유무에 따라 액정층의 배열이 조절되고 그에 따라 광의 투과도가 조절되어 화상이 표시되는 장치이다. The liquid crystal display device includes a lower substrate, an upper substrate, and a liquid crystal layer formed between the two substrates, and the arrangement of the liquid crystal layers is adjusted according to the presence or absence of an electric field, and thus the light transmittance is adjusted to display an image. .

한편, 운반 또는 조립 등의 공정 중에 정전기가 발생하는 것을 방지하기 위해서, 상기 상부 기판 상에 정전기 방지용 배면 전극이 구비된 액정표시장치가 고안되었다. On the other hand, in order to prevent the generation of static electricity during a process such as transport or assembly, a liquid crystal display device having a back electrode for preventing static electricity is devised on the upper substrate.

이하, 도면을 참조로 배면 전극이 구비된 종래의 액정표시장치에 대해서 설명하기로 한다. Hereinafter, a conventional liquid crystal display device having a back electrode will be described with reference to the drawings.

도 1a는 종래의 액정표시장치의 개략적인 평면도이고, 도 1b는 도 1a의 I-I라인의 단면도이다. FIG. 1A is a schematic plan view of a conventional liquid crystal display, and FIG. 1B is a cross-sectional view of the I-I line of FIG. 1A.

도 1a에서 알 수 있듯이, 종래의 액정표시장치는 합착된 하부 기판(10)과 상부 기판(20), 및 상기 하부 기판(10)과 상부 기판(20)을 합착하기 위한 씰런트(sealant)(40, 50)를 포함하여 이루어진다. As can be seen in FIG. 1A, a conventional liquid crystal display device has a sealant for bonding the lower substrate 10 and the upper substrate 20 and the lower substrate 10 and the upper substrate 20 bonded together ( 40, 50).

상기 하부 기판(10)과 상부 기판(20)는 복수의 단위셀이 형성되는 원장 기판을 도시한 것이다. The lower substrate 10 and the upper substrate 20 illustrate a mother substrate on which a plurality of unit cells are formed.

상기 씰런트(40, 50)는 메인 씰런트(40)와 더미 씰런트(50)로 이루어진다. The sealants 40 and 50 may include a main sealant 40 and a dummy sealant 50.

상기 메인 씰런트(40)는 단위셀을 구성하는 액티브 영역(Active Area: A/A)각각을 밀봉하는 역할을 하는 것이다.The main sealant 40 serves to seal each active area (A / A) constituting the unit cell.

상기 더미 씰런트(50)는 상기 메인 씰런트(40) 주위, 즉, 액티브 영역(A/A) 외곽의 더미 영역(Dummy Area: D/A)에 형성되어 합착 공정시 상기 메인 씰런트(40)를 보호하는 역할을 하는 것이다. The dummy sealant 50 is formed around the main sealant 40, that is, in a dummy area D / A outside the active area A / A, so that the main sealant 40 is formed during the bonding process. ) Is to protect the.

도 1b에서 알 수 있듯이, 상기 하부 기판(10)의 액티브 영역(A/A) 상에는 박막 트랜지스터 어레이(Thin film transistor array)(12)가 형성되어 있고, 상기 상부 기판(20)의 액티브 영역(A/A) 상에는 컬러 필터 어레이(color filter array)(22)가 형성되어 있으며, 상기 박막 트랜지스터 어레이(12)와 상기 컬러 필터 어레이(22) 사이에는 액정층(30)이 형성되어 있다. As shown in FIG. 1B, a thin film transistor array 12 is formed on the active region A / A of the lower substrate 10, and the active region A of the upper substrate 20 is formed. A color filter array 22 is formed on / A, and a liquid crystal layer 30 is formed between the thin film transistor array 12 and the color filter array 22.

상기 하부 기판(10)과 상부 기판(20)은 메인 씰런트(40)와 더미 씰런트(50)에 의해 합착되어 있다. The lower substrate 10 and the upper substrate 20 are bonded by the main sealant 40 and the dummy sealant 50.

또한, 상기 상부 기판(20) 상에는 배면 전극(60)이 형성되어 있어, 상기 배면 전극(60)에 의해 정전기 발생이 방지된다. In addition, a back electrode 60 is formed on the upper substrate 20, so that static electricity is prevented by the back electrode 60.

상기 종래의 액정표시장치는, 박막 트랜지스터 어레이(12)가 형성된 하부 기판(10)을 준비하고, 컬러 필터 어레이(22)가 형성된 상부 기판(20)을 준비하고, 상기 하부 기판(10)과 상부 기판(20) 사이에 액정층(30)을 형성하면서 메인 씰런트(40)와 더미 씰런트(50)를 이용하여 양 기판(10, 20)을 합착하고, 그 후에, 상기 상부 기판(20) 상에 배면 전극(60)을 형성하여 제조된다. In the conventional liquid crystal display, the lower substrate 10 having the thin film transistor array 12 is prepared, the upper substrate 20 having the color filter array 22 is prepared, and the lower substrate 10 and the upper substrate are prepared. Both substrates 10 and 20 are bonded together using the main sealant 40 and the dummy sealant 50 while forming the liquid crystal layer 30 between the substrates 20, and thereafter, the upper substrate 20. It is manufactured by forming the back electrode 60 on it.

그러나, 이와 같은 종래의 액정표시장치는, 상기 배면 전극(60)을 형성하는 공정 중에 상기 씰런트(40, 50)가 손상될 수 있고, 심하면 합착된 하부 기판(10)과 상부 기판(20)이 분리되는 문제가 발생한다. However, in the conventional liquid crystal display device, the sealants 40 and 50 may be damaged during the process of forming the back electrode 60, and if the lower liquid crystal display device is severely bonded, the lower substrate 10 and the upper substrate 20 may be damaged. This separation problem occurs.

보다 구체적으로 설명하면, 합착 기판에서 액티브 영역(A/A) 외곽의 더미 영역(D/A), 보다 구체적으로는, 메인 씰런트(40)들 사이의 더미 영역(DA) 및 메인 씰런트(40)와 더미 씰런트(50) 사이의 더미 영역(DA)에는 공기가 남아있을 수 있는데, 이와 같이 공기가 남아 있는 상태에서 상기 배면 전극(60)을 형성하게 되면 상기 씰런트(40, 50)가 손상되는 문제가 발생하게 된다. More specifically, the dummy area D / A outside the active area A / A of the bonded substrate, more specifically, the dummy area DA and the main sealant between the main sealants 40. Air may remain in the dummy area DA between the sealant 40 and the dummy sealant 50. When the back electrode 60 is formed while the air remains, the sealant 40, 50 may be formed. Will cause problems.

즉, 배면 전극(60)은 진공 챔버 내에서 형성하기 때문에, 공기가 남아 있는 상태의 합착 기판을 진공 챔버로 투입시키면, 상기 더미 영역(D/A)에 남아있는 공기가 팽창하게 되고, 그에 따른 압력으로 상기 씰런트(40, 50)가 손상될 수 있으며, 심하면 상기 씰런트(40, 50)에 의해 합착된 하부 기판(10)과 상부 기판(20)이 분리되는 문제가 발생하게 되는 것이다. That is, since the back electrode 60 is formed in the vacuum chamber, when the cemented substrate in the state of air remains in the vacuum chamber, the air remaining in the dummy region D / A expands, and accordingly Pressure may damage the sealants 40 and 50, and if the sealant 40 or 50 is severe, the lower substrate 10 and the upper substrate 20 bonded by the sealants 40 and 50 may be separated.

본 발명은 전술한 종래의 문제점을 해결하기 위해 고안된 것으로서, 본 발명은 합착 기판에 배면 전극을 형성하는 공정 중에 씰런트가 손상되는 문제를 방지할 수 있는 액정표시장치의 제조방법을 제공하는 것을 목적으로 한다. The present invention has been devised to solve the above-described conventional problems, and an object of the present invention is to provide a method of manufacturing a liquid crystal display device which can prevent a problem of a sealant being damaged during a process of forming a back electrode on a bonded substrate. It is done.

본 발명은 상기 목적을 달성하기 위해서, 제1 기판 상의 액티브 영역에 박막 트랜지스터 어레이를 형성하는 공정; 제2 기판 상의 액티브 영역에 컬러 필터 어레이를 형성하는 공정; 상기 제1 기판 및 제2 기판 사이에 액정층을 형성하면서, 메인 씰런트 및 더미 씰런트를 이용하여 상기 제1 기판 및 제2 기판을 합착하되, 상기 메인 씰런트는 상기 액티브 영역을 밀봉하고, 상기 더미 씰런트는 상기 액티브 영역 외곽의 더미 영역에 형성하는 공정; 및 상기 합착 기판 상에 배면 전극을 형성하는 공정을 포함하여 이루어지며, 상기 제1 기판 상의 더미 영역 및 상기 제2 기판 상의 더미 영역 중 적어도 하나의 더미 영역에 더미 패턴을 형성하는 공정을 추가로 포함하여, 상기 배면 전극 형성 공정시 상기 메인 씰런트와 더미 씰런트의 손상을 방지하는 것을 특징으로 하는 액정표시장치의 제조방법을 제공한다. The present invention provides a process for forming a thin film transistor array in an active region on a first substrate to achieve the above object; Forming a color filter array in an active region on the second substrate; While forming a liquid crystal layer between the first substrate and the second substrate, the first and second substrates are bonded to each other using a main sealant and a dummy sealant, wherein the main sealant seals the active region, Forming the dummy sealant in a dummy region outside the active region; And forming a back electrode on the bonded substrate, and further comprising forming a dummy pattern in at least one dummy region of the dummy region on the first substrate and the dummy region on the second substrate. The present invention provides a method of manufacturing a liquid crystal display device, wherein the main sealant and the dummy sealant are prevented from being damaged during the back electrode forming process.

이상과 같은 본 발명에 따르면 다음과 같은 효과가 있다. According to the present invention as described above, the following effects can be obtained.

본 발명에 따르면, 더미 영역(D/A)에 더미 패턴을 추가로 형성함으로써, 더미 영역(D/A)에 남아있는 공기의 양이 줄어들게 되고, 따라서, 배면 전극 형성을 위해서 합착 기판을 진공 챔버에 투입하더라도 공기의 팽창에 의해 메인 씰런트 및 더미 씰런트가 손상되는 것이 방지될 수 있다. According to the present invention, by additionally forming a dummy pattern in the dummy region D / A, the amount of air remaining in the dummy region D / A is reduced, and thus, the bonded substrate is vacuum chamber for forming the back electrode. Even if it is put into, the main sealant and the dummy sealant can be prevented from being damaged by the expansion of the air.

또한, 상기 더미 패턴을 박막 트랜지스터 어레이 또는 컬러 필터 어레이와 동일하게 형성함으로써, 상기 더미 패턴 형성을 위한 추가 공정이 요하지 않는 장점이 있다. In addition, by forming the dummy pattern in the same manner as the thin film transistor array or the color filter array, there is an advantage that an additional process for forming the dummy pattern is not required.

도 1a는 종래의 액정표시장치의 개략적인 평면도이고, 도 1b는 도 1a의 I-I라인의 단면도이다.
도 2a는 본 발명의 일 실시예에 따른 액정표시장치의 개략적인 평면도이고, 도 2b는 도 2a의 I-I라인의 개략적인 단면도이다.
도 3은 본 발명의 다른 실시예에 따른 액정표시장치의 개략적인 평면도이다.
도 4는 본 발명의 또 다른 실시예에 따른 액정표시장치의 개략적인 평면도이다.
도 5a 내지 도 5e는 본 발명의 일 실시예에 따른 액정표시장치의 제조 방법에 대한 개략적인 공정 단면도이다. FIG. 1A is a schematic plan view of a conventional liquid crystal display, and FIG. 1B is a cross-sectional view of line II of FIG. 1A.
FIG. 2A is a schematic plan view of a liquid crystal display according to an exemplary embodiment of the present invention, and FIG. 2B is a schematic cross-sectional view of line II of FIG. 2A.
3 is a schematic plan view of a liquid crystal display according to another exemplary embodiment of the present invention.
4 is a schematic plan view of a liquid crystal display according to another exemplary embodiment of the present invention.
5A to 5E are schematic cross-sectional views illustrating a method of manufacturing a liquid crystal display according to an exemplary embodiment of the present invention.

이하, 도면을 참조로 본 발명의 바람직한 실시예에 대해서 상세히 설명하기로 한다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the drawings.

도 2a는 본 발명의 일 실시예에 따른 액정표시장치의 개략적인 평면도이고, 도 2b는 도 2a의 I-I라인의 개략적인 단면도이다. FIG. 2A is a schematic plan view of a liquid crystal display according to an exemplary embodiment of the present invention, and FIG. 2B is a schematic cross-sectional view of the I-I line of FIG. 2A.

도 2a에서 알 수 있듯이, 본 발명의 일 실시예에 따른 액정표시장치는, 합착된 제1 기판(100)과 제2 기판(200), 상기 제1 기판(100)과 제2 기판(200)을 합착하기 위한 씰런트(sealant)(400, 500), 및 배면 전극 형성시 상기 씰런트(400, 500)가 손상되는 것을 줄이기 위한 더미 패턴(dummy pattern)(700)을 포함하여 이루어진다. As shown in FIG. 2A, the liquid crystal display according to the exemplary embodiment of the present invention may include a bonded first substrate 100 and a second substrate 200, and the first substrate 100 and the second substrate 200. And a dummy pattern 700 for reducing damage of the sealants 400 and 500 when forming the back electrode.

상기 제1 기판(100)과 제2 기판(200)은 복수의 단위셀이 형성되는 원장 기판을 도시한 것으로서, 도면에는 4개의 단위셀 만을 도시하였지만, 형성되는 단위셀의 개수 및 배열 위치 등은 다양하게 변경될 수 있다. The first substrate 100 and the second substrate 200 illustrate a mother substrate on which a plurality of unit cells are formed. Although only four unit cells are illustrated in the drawing, the number and arrangement positions of the unit cells are It can be changed in various ways.

상기 씰런트(400, 500)는 메인 씰런트(400)와 더미 씰런트(500)로 이루어진다. The sealants 400 and 500 may include a main sealant 400 and a dummy sealant 500.

상기 메인 씰런트(400)는 단위셀을 구성하는 액티브 영역(Active Area: A/A)각각을 밀봉하면서 상기 제1 기판(100)과 제2 기판(200)을 합착하는 역할을 한다. The main sealant 400 serves to bond the first substrate 100 and the second substrate 200 while sealing each active area (A / A) constituting the unit cell.

상기 더미 씰런트(500)는 상기 메인 씰런트(400) 주위, 즉, 액티브 영역(A/A) 외곽의 더미 영역(Dummy Area: D/A)에 형성되어 합착 공정시 상기 메인 씰런트(400)를 보호하는 역할을 한다. The dummy sealant 500 is formed around the main sealant 400, that is, in a dummy area D / A outside the active area A / A, so that the main sealant 400 is formed during the bonding process. Protects).

상기 더미 패턴(700)은 더미 영역(D/A), 보다 구체적으로는, 메인 씰런트(400)들 사이의 더미 영역(D/A)에 일자형 패턴으로 형성되어, 배면 전극 형성시 상기 메인 씰런트(400) 및 더미 씰런트(500)가 손상되는 것을 줄이는 역할을 한다. The dummy pattern 700 is formed in a dummy pattern D / A, more specifically, in the dummy region D / A between the main sealants 400 in a straight pattern, and the main seal when the back electrode is formed. The runt 400 and the dummy sealant 500 serve to reduce damage.

즉, 더미 영역(D/A)에 상기 더미 패턴(700)이 형성되어 있기 때문에, 더미 영역(D/A)에 남아있는 공기의 양이 줄어들게 되고, 따라서, 배면 전극 형성을 위해서 합착 기판을 진공 챔버에 투입하더라도 공기의 팽창에 의해 상기 메인 씰런트(400) 및 더미 씰런트(500)가 손상되는 것이 방지될 수 있다. That is, since the dummy pattern 700 is formed in the dummy region D / A, the amount of air remaining in the dummy region D / A is reduced, so that the bonded substrate is vacuumed to form the back electrode. Even in the chamber, the main sealant 400 and the dummy sealant 500 may be prevented from being damaged by the expansion of air.

이하에서는, 도 2b를 참조하여, 본 발명의 일 실시예에 따른 액정표시장치의 단면 구조에 대해서 상세히 설명하기로 한다. Hereinafter, the cross-sectional structure of the liquid crystal display according to the exemplary embodiment of the present invention will be described in detail with reference to FIG. 2B.

도 2b에서 알 수 있듯이, 상기 제1 기판(100)의 액티브 영역(A/A) 상에는 박막 트랜지스터 어레이(Thin film transistor array)(120)가 형성되어 있다. As shown in FIG. 2B, a thin film transistor array 120 is formed on the active region A / A of the first substrate 100.

상기 박막 트랜지스터 어레이(120)는 액정표시장치의 구동 모드, 예를 들면, TN(Twisted Nematic)모드, VA(Vertical Alignment)모드, IPS(In-plane switching)모드, FFS(Fringe Field Switching) 모드 등과 같이 당업계에 공지된 다양한 구동 모드에 따라 다양하게 변경될 수 있다. The thin film transistor array 120 may include a driving mode of a liquid crystal display, for example, a twisted nematic (TN) mode, a vertical alignment (VA) mode, an in-plane switching (IPS) mode, a fringe field switching (FFS) mode, and the like. As can be variously changed according to various driving modes known in the art.

예를 들어, 액정표시장치의 구동 모드가 IPS 모드인 경우, 상기 박막 트랜지스터 어레이(120)는 서로 교차 배열되어 화소 영역을 정의하는 게이트 라인과 데이터 라인, 상기 게이트 라인과 데이터 라인이 교차하는 영역에 형성되는 박막 트랜지스터, 상기 박막 트랜지스터와 연결되는 화소 전극, 및 상기 화소 전극과 함께 횡전계를 형성하기 위해서 상기 화소 전극과 평행하게 배열되는 공통 전극을 포함하여 이루어진다. For example, when the driving mode of the liquid crystal display device is the IPS mode, the thin film transistor array 120 is arranged to cross each other so that the gate line and the data line defining the pixel area and the gate line and the data line intersect each other. And a common electrode arranged in parallel with the pixel electrode to form a transverse electric field together with the pixel electrode.

이와 같은 박막 트랜지스터 어레이(120)의 일 실시예에 대한 단면 구조를 부연 설명 하면, 상기 제1 기판(100) 상에 게이트 라인 및 게이트 전극이 패턴 형성되고, 그 위에 게이트 절연막이 형성되고, 그 위에 반도체층이 패턴 형성되고, 상기 반도체층 위에 데이터 라인, 소스 전극 및 드레인 전극이 패턴 형성되고, 그 위에 보호막이 형성되고, 그 위에 화소 전극과 드레인 전극이 패턴 형성될 수 있다. Referring to the cross-sectional structure of an embodiment of the thin film transistor array 120 in detail, a gate line and a gate electrode are patterned on the first substrate 100, and a gate insulating film is formed thereon, and on the first substrate 100. The semiconductor layer may be patterned, the data line, the source electrode, and the drain electrode may be patterned on the semiconductor layer, the passivation layer may be formed thereon, and the pixel electrode and the drain electrode may be patterned thereon.

상기 제1 기판(100)의 더미 영역(D/A), 보다 구체적으로는, 메인 씰런트(400)들 사이의 더미 영역(D/A) 상에는 제1 더미 패턴(700a)이 형성되어 있다. The first dummy pattern 700a is formed on the dummy area D / A of the first substrate 100, more specifically, the dummy area D / A between the main sealants 400.

상기 제1 더미 패턴(700a)은 상기 박막 트랜지스터 어레이(120)와 동일하게 형성될 수 있다. The first dummy pattern 700a may be formed in the same manner as the thin film transistor array 120.

본 명세서에서, 상기 제1 더미 패턴(700a)이 상기 박막 트랜지스터 어레이(120)와 동일하게 형성된다는 의미는, 상기 제1 더미 패턴(700a)이 상기 박막 트랜지스터 어레이(120) 패턴과 일치하게 형성된다는 의미뿐만 아니라 상기 제1 더미 패턴(700a)이 상기 박막 트랜지스터 어레이(120) 패턴과는 일치하지 않지만 상기 박막 트랜지스터 어레이(120) 패턴을 위한 적층 구성과 동일하다는 의미도 포함하는 것이다. In the present specification, that the first dummy pattern 700a is formed in the same manner as the thin film transistor array 120 means that the first dummy pattern 700a is formed to match the pattern of the thin film transistor array 120. In addition to the meaning, the first dummy pattern 700a does not coincide with the pattern of the thin film transistor array 120 but includes the meaning that the first dummy pattern 700a is the same as the stacked structure for the pattern of the thin film transistor array 120.

구체적으로 설명하면, 상기 박막 트랜지스터 어레이(120)는 전술한 바와 같이 게이트 라인 및 게이트 전극 등이 마스크 공정에 의해 패턴화되어 있고, 따라서, 전체적으로 단차를 가지면서 소정의 형태로 패턴형성되어 있다. Specifically, the thin film transistor array 120 is patterned by the mask process by the gate line and the gate electrode as described above, and thus, the thin film transistor array 120 is patterned in a predetermined form with a step as a whole.

상기 제1 더미 패턴(700a)도 상기 박막 트랜지스터 어레이(120) 패턴과 일치하게 단차를 가지면서 패턴형성할 수도 있지만, 상기 박막 트랜지스터 어레이(120)와 같이 단차를 가지면서 패턴형성하지 않고 그 적층순서만 동일하게 형성할 수도 있는 것이다. 즉, 상기 제1 더미 패턴(700a)은 전체적으로 단차를 가지지 않으면서, 예로서, 게이트 라인용 금속, 게이트 절연막, 반도체층, 데이터 라인용 금속, 보호막, 화소 전극용 금속 산화물이 순서대로 적층된 구조로 이루어질 수도 있다. The first dummy pattern 700a may also be patterned to have a step in conformity with the pattern of the thin film transistor array 120. However, the stacking order of the first dummy pattern 700a may have a step like the thin film transistor array 120 without pattern formation. Only the same may be formed. That is, the first dummy pattern 700a does not have a step as a whole, for example, a structure in which a metal for gate line, a gate insulating film, a semiconductor layer, a metal for data line, a protective film, and a metal oxide for pixel electrode are sequentially stacked. It may be made of.

이와 같이 상기 제1 더미 패턴(700a)을 박막 트랜지스터 어레이(120)와 동일하게 형성할 경우, 상기 제1 더미 패턴(700a) 형성을 위한 추가 공정이 요하지 않는 장점이 있다. As such, when the first dummy pattern 700a is formed in the same manner as the thin film transistor array 120, an additional process for forming the first dummy pattern 700a is not required.

상기 제2 기판(200)의 액티브 영역(A/A) 상에는 컬러 필터 어레이(color filter array)(220)가 형성되어 있다. A color filter array 220 is formed on the active region A / A of the second substrate 200.

상기 컬러 필터 어레이(220)는 액정표시장치의 구동 모드, 예를 들면, TN(Twisted Nematic)모드, VA(Vertical Alignment)모드, IPS(In-plane switching)모드, FFS(Fringe Field Switching) 모드 등과 같이 당업계에 공지된 다양한 구동 모드에 따라 다양하게 변경될 수 있다. The color filter array 220 may include a driving mode of a liquid crystal display, for example, a twisted nematic (TN) mode, a vertical alignment (VA) mode, an in-plane switching (IPS) mode, a fringe field switching (FFS) mode, and the like. As can be variously changed according to various driving modes known in the art.

예를 들어, 액정표시장치의 구동 모드가 IPS 모드인 경우, 상기 컬러 필터 어레이(220)는 화소 영역 이외의 영역으로 광이 누설되는 것을 방지하기 위해 매트릭스 구조로 형성된 차광층, 상기 차광층 사이에 형성되는 적색, 녹색, 및 청색 등의 컬러 필터층, 및 상기 컬러 필터층 상에 형성되는 오버 코트층을 포함하여 이루어진다. 또한, 상기 오버 코트층 상에 셀갭 유지를 위한 컬럼 스페이서가 추가로 형성될 수도 있다. For example, when the driving mode of the liquid crystal display device is the IPS mode, the color filter array 220 is disposed between the light blocking layer and the light blocking layer formed in a matrix structure to prevent light from leaking to an area other than the pixel area. It comprises a color filter layer, such as red, green, and blue formed, and an overcoat layer formed on the color filter layer. In addition, a column spacer for maintaining a cell gap may be further formed on the overcoat layer.

상기 제2 기판(200)의 더미 영역(D/A), 보다 구체적으로는, 메인 씰런트(400)들 사이의 더미 영역(D/A) 상에는 제2 더미 패턴(700b)이 형성되어 있다. A second dummy pattern 700b is formed on the dummy area D / A of the second substrate 200, more specifically, the dummy area D / A between the main sealants 400.

상기 제2 더미 패턴(700b)은 상기 컬러 필터 어레이(220)와 동일하게 형성될 수 있다. The second dummy pattern 700b may be formed in the same manner as the color filter array 220.

본 명세서에서, 상기 제2 더미 패턴(700b)이 상기 컬러 필터 어레이(220)와 동일하게 형성된다는 의미는, 상기 제2 더미 패턴(700b)이 상기 컬러 필터 어레이(220) 패턴과 일치하게 형성된다는 의미뿐만 아니라 상기 제2 더미 패턴(700b)이 상기 컬러 필터 어레이(220) 패턴과는 일치하지 않지만 상기 컬러 필터 어레이(220) 패턴을 위한 적층 구성과 동일하다는 의미도 포함하는 것이다. In the present specification, the meaning that the second dummy pattern 700b is formed in the same manner as the color filter array 220 means that the second dummy pattern 700b is formed to match the color filter array 220 pattern. Not only the meaning but also the meaning that the second dummy pattern 700b does not coincide with the color filter array 220 pattern but is the same as a stacking configuration for the color filter array 220 pattern.

구체적으로 설명하면, 상기 컬러 필터 어레이(220)는 전술한 바와 같이 차광층 등이 패턴화되어 있고, 따라서, 전체적으로 단차를 가지면서 소정의 형태로 패턴형성되어 있다. Specifically, as described above, the color filter array 220 is patterned with a light shielding layer, and thus, is formed in a predetermined shape with a step as a whole.

상기 제2 더미 패턴(700b)도 상기 컬러 필터 어레이(220) 패턴과 일치하게 단차를 가지면서 패턴형성할 수도 있지만, 상기 컬러 필터 어레이(220)와 같이 단차를 가지면서 패턴형성하지 않고 그 적층순서만 동일하게 형성할 수도 있는 것이다. 즉, 상기 제2 더미 패턴(700b)은 전체적으로 단차를 가지지 않으면서, 예로서, 차광층용 블랙 매트릭스, 컬러 필터층, 오버 코트층이 순서대로 적층된 구조로 이루어질 수도 있다. The second dummy pattern 700b may also be patterned to have a step in conformity with the color filter array 220 pattern. Only the same may be formed. That is, the second dummy pattern 700b may have a structure in which a black matrix for a light blocking layer, a color filter layer, and an overcoat layer are sequentially stacked, without having a step as a whole.

이와 같이 상기 제2 더미 패턴(700b)을 컬러 필터 어레이(220)와 동일하게 형성할 경우, 상기 제2 더미 패턴(700b) 형성을 위한 추가 공정이 요하지 않는 장점이 있다. As such, when the second dummy pattern 700b is formed in the same manner as the color filter array 220, an additional process for forming the second dummy pattern 700b is not required.

한편, 도 2b에는 상기 제1 기판(100)의 더미 영역(D/A) 상에 제1 더미 패턴(700a)이 형성되고 상기 제2 기판(200)의 더미 영역(D/A) 상에 제2 더미 패턴(700b)이 형성된 모습을 도시하였지만, 반드시 그에 한정되는 것은 아니고, 상기 제1 더미 패턴(700a) 및 제2 더미 패턴(700b) 중 어느 하나의 더미 패턴만이 형성되는 것도 가능하다. Meanwhile, in FIG. 2B, the first dummy pattern 700a is formed on the dummy area D / A of the first substrate 100, and the first dummy pattern 700a is formed on the dummy area D / A of the second substrate 200. Although the shape of the second dummy pattern 700b is illustrated, the present invention is not limited thereto, and only one dummy pattern of the first dummy pattern 700a and the second dummy pattern 700b may be formed.

상기 제1 기판(100) 및 제2 기판(200) 사이의 액티브 영역(A/A)에는 액정층(300)이 형성되어 있다. 즉, 상기 제1 기판(100) 상의 박막 트랜지스터 어레이(120) 및 상기 제2 기판(200) 상의 컬러 필터 어레이(220) 사이에는 액정층(300)이 형성되어 있다. The liquid crystal layer 300 is formed in the active region A / A between the first substrate 100 and the second substrate 200. That is, the liquid crystal layer 300 is formed between the thin film transistor array 120 on the first substrate 100 and the color filter array 220 on the second substrate 200.

또한, 상기 제1 기판(100)과 제2 기판(200) 사이에는 메인 씰런트(400)와 더미 씰런트(500)가 형성되어 있다. In addition, a main sealant 400 and a dummy sealant 500 are formed between the first substrate 100 and the second substrate 200.

상기 메인 씰런트(400)는 단위셀을 구성하는 액티브 영역(A/A) 각각을 밀봉하면서 상기 제1 기판(100)과 제2 기판(200)을 합착하고 있다.The main sealant 400 is bonded to the first substrate 100 and the second substrate 200 while sealing each of the active regions A / A constituting the unit cell.

상기 더미 씰런트(500)는 상기 메인 씰런트(400) 주위, 즉, 액티브 영역(A/A) 외곽의 더미 영역(D/A)에 형성되어 있다. The dummy sealant 500 is formed around the main sealant 400, that is, in the dummy area D / A outside the active area A / A.

또한, 상기 제2 기판(200) 상에는 배면 전극(600)이 형성되어 있다. In addition, a back electrode 600 is formed on the second substrate 200.

상기 배면 전극(600)은 정전기 발생을 방지하는 역할을 하는 것으로서, 예로서 ITO와 같은 투명한 도전물질로 형성할 수 있다. The back electrode 600 serves to prevent the generation of static electricity, for example, may be formed of a transparent conductive material such as ITO.

도 3은 본 발명의 다른 실시예에 따른 액정표시장치의 개략적인 평면도로서, 이는 더미 패턴(700)의 구성이 변경된 것을 제외하고, 전술한 도 2a 및 도 2b에 따른 액정표시장치와 동일하다. 따라서, 동일한 구성에 대해서 동일한 도면부호를 부여하였고, 이하에서는 동일한 구성에 대한 반복 설명은 생략하기로 한다. 3 is a schematic plan view of a liquid crystal display according to another exemplary embodiment of the present invention, which is the same as the liquid crystal display according to FIGS. 2A and 2B except that the configuration of the dummy pattern 700 is changed. Therefore, the same reference numerals are assigned to the same components, and hereinafter, repeated descriptions of the same components will be omitted.

도 3에서 알 수 있듯이, 본 발명의 다른 실시예에 따르면, 더미 패턴(700)이 일자형이 아니라 십자형으로 이루어져 있다. As can be seen in Figure 3, according to another embodiment of the present invention, the dummy pattern 700 is made of a cross rather than a straight.

즉, 상기 더미 패턴(700)이 더미 영역(D/A), 보다 구체적으로는, 메인 씰런트(400)들 사이의 더미 영역(D/A)에 십자형 패턴으로 형성되어 있다. That is, the dummy pattern 700 is formed in a dummy pattern D / A, more specifically, in a dummy pattern D / A between the main sealants 400.

일반적으로, 합착 기판(100, 200)에 복수의 단위셀을 형성할 때, 합착 기판(100, 200)의 크기와 단위셀의 크기에 따라 합착 기판(100, 200) 내에 단위셀의 배치가 다양하게 변경될 수 있다. In general, when a plurality of unit cells are formed on the bonded substrates 100 and 200, the arrangement of the unit cells in the bonded substrates 100 and 200 varies according to the size of the bonded substrates 100 and 200 and the size of the unit cells. Can be changed.

이와 같이, 단위셀의 배치 모습에 따라, 도 2a에서와 같이 더미 패턴(700)을 일자형으로 형성해도 배면 전극 형성시 상기 메인 씰런트(400) 및 더미 씰런트(500)가 손상되는 것을 충분히 줄일 수 있는 경우도 있지만, 경우에 따라서는, 도 3에서와 같이 더미 패턴(700)을 십자형으로 형성하는 것이 배면 전극 형성시 상기 메인 씰런트(400) 및 더미 씰런트(500)의 손상 방지에 보다 바람직할 수 있다. As such, according to the arrangement of the unit cells, even when the dummy pattern 700 is linearly formed as shown in FIG. 2A, the main sealant 400 and the dummy sealant 500 are not sufficiently damaged when the back electrode is formed. In some cases, forming the dummy pattern 700 crosswise as shown in FIG. 3 is more effective in preventing damage to the main sealant 400 and the dummy sealant 500 when forming the back electrode. It may be desirable.

도 4는 본 발명의 또 다른 실시예에 따른 액정표시장치의 개략적인 평면도로서, 이 또한 더미 패턴(700)의 구성이 변경된 것을 제외하고, 전술한 도 2a 및 도 2b에 따른 액정표시장치와 동일하다. 따라서, 동일한 구성에 대해서 동일한 도면부호를 부여하였고, 이하에서는 동일한 구성에 대한 반복 설명은 생략하기로 한다. FIG. 4 is a schematic plan view of a liquid crystal display according to another exemplary embodiment of the present invention, which is the same as the liquid crystal display according to FIGS. 2A and 2B except that the configuration of the dummy pattern 700 is changed. Do. Therefore, the same reference numerals are assigned to the same components, and hereinafter, repeated descriptions of the same components will be omitted.

도 4에서 알 수 있듯이, 본 발명의 또 다른 실시예에 따르면, 더미 패턴(700)이 바둑판형으로 이루어져 있다. As can be seen in Figure 4, according to another embodiment of the present invention, the dummy pattern 700 is made of a checkerboard.

즉, 상기 더미 패턴(700)이 메인 씰런트(400)들 사이의 더미 영역(D/A)에 십자형 패턴으로 형성됨과 더불어, 메인 씰런트(400)와 더미 씰런트(500) 사이의 더미 영역(D/A)에도 추가로 형성되어 있다. That is, the dummy pattern 700 is formed in a cross-shaped pattern in the dummy area D / A between the main sealants 400, and the dummy area between the main sealant 400 and the dummy sealant 500. It is further formed also in (D / A).

이상과 같은, 도 2 내지 도 4에 도시한 액정표시장치는 원장 기판에 복수의 단위셀이 형성된 모습을 도시한 것으로서, 실제 제품에 적용되기 위해서는 각각의 단위셀 별로 절단하는 공정이 추가로 수행되고, 따라서, 단위셀 별로 절단된 실제 제품에는 상기 더미 씰런트(500) 및 더미 패턴(700)이 존재하지 않을 수 있다. 이에 대해서는 후술하는 액정표시장치의 제조방법을 참조하면 용이하게 이해할 수 있을 것이다. As described above, the liquid crystal display device shown in FIGS. 2 to 4 is a view showing a plurality of unit cells formed on the mother substrate. In order to be applied to an actual product, a process of cutting each unit cell is additionally performed. Therefore, the dummy sealant 500 and the dummy pattern 700 may not exist in the actual product cut for each unit cell. This will be easily understood with reference to the manufacturing method of the liquid crystal display device described later.

도 5a 내지 도 5e는 본 발명의 일 실시예에 따른 액정표시장치의 제조 방법에 대한 개략적인 공정 단면도로서, 이는 도 2a의 I-I라인의 단면에 해당한다. 5A through 5E are schematic cross-sectional views of a method of manufacturing a liquid crystal display according to an exemplary embodiment of the present invention, which corresponds to a cross section of the I-I line of FIG. 2A.

우선, 도 5a에서 알 수 있듯이, 제1 기판(100)의 액티브 영역(A/A) 상에 박막 트랜지스터 어레이(120)를 형성하고, 상기 제1 기판(100)의 더미 영역(D/A) 상에 제1 더미 패턴(700a)을 형성한다. First, as shown in FIG. 5A, the thin film transistor array 120 is formed on the active region A / A of the first substrate 100, and the dummy region D / A of the first substrate 100 is formed. The first dummy pattern 700a is formed on the top surface.

상기 박막 트랜지스터 어레이(120) 및 제1 더미 패턴(700a)의 구체적인 구성은, 전술한 바와 같이 다양하게 형성할 수 있다. 즉, 상기 제1 더미 패턴(700a)은 상기 박막 트랜지스터 어레이(120)와 동일하게 형성하면서, 일자형, 십사형, 또는 바둑판형으로 형성할 수 있다. Specific configurations of the thin film transistor array 120 and the first dummy pattern 700a may be variously formed as described above. That is, the first dummy pattern 700a may be formed in the same manner as the thin film transistor array 120, and may be formed in a straight, fourteen, or checkerboard shape.

상기 박막 트랜지스터 어레이(120) 및 제1 더미 패턴(700a)의 구체적인 구성에 대한 반복 설명은 생략하기로 한다. A detailed description of the detailed configuration of the thin film transistor array 120 and the first dummy pattern 700a will be omitted.

다음, 도 5b에서 알 수 있듯이, 제2 기판(200)의 액티브 영역(A/A) 상에 컬러 필터 어레이(220)를 형성하고, 상기 제2 기판(200)의 더미 영역(D/A) 상에 제2 더미 패턴(700b)을 형성한다. Next, as shown in FIG. 5B, the color filter array 220 is formed on the active region A / A of the second substrate 200, and the dummy region D / A of the second substrate 200 is formed. A second dummy pattern 700b is formed on the second dummy pattern 700b.

상기 컬러 필터 어레이(220) 및 제2 더미 패턴(700b)의 구체적인 구성은, 전술한 바와 같이 다양하게 형성할 수 있다. 즉, 상기 제2 더미 패턴(700b)은 상기 컬러 필터 어레이(220)와 동일하게 형성하면서, 일자형, 십사형, 또는 바둑판형으로 형성할 수 있다. Specific configurations of the color filter array 220 and the second dummy pattern 700b may be variously formed as described above. That is, the second dummy pattern 700b may be formed in the same manner as the color filter array 220 and may be formed in a straight, fourteen, or checkerboard shape.

상기 컬러 필터 어레이(220) 및 제2 더미 패턴(700b)의 구체적인 구성에 대한 반복 설명은 생략하기로 한다. A detailed description of the detailed configuration of the color filter array 220 and the second dummy pattern 700b will be omitted.

다음, 도 5c에서 알 수 있듯이, 상기 제1 기판(100) 및 제2 기판(200) 사이에 액정층(300)을 형성하면서, 메인 씰런트(400) 및 더미 씰런트(500)를 이용하여 상기 제1 기판(100) 및 제2 기판(200)을 합착한다. Next, as shown in FIG. 5C, the liquid crystal layer 300 is formed between the first substrate 100 and the second substrate 200, using the main sealant 400 and the dummy sealant 500. The first substrate 100 and the second substrate 200 are bonded to each other.

상기 액정층(300)은 상기 박막 트랜지스터 어레이(120)와 컬러 필터 어레이(220) 사이에 형성한다. The liquid crystal layer 300 is formed between the thin film transistor array 120 and the color filter array 220.

상기 메인 씰런트(400)는 액티브 영역(A/A) 각각을 밀봉하면서 상기 제1 기판(100)과 제2 기판(200) 사이를 합착하도록 형성한다.The main sealant 400 is formed to bond between the first substrate 100 and the second substrate 200 while sealing each of the active regions A / A.

상기 더미 씰런트(500)는 상기 메인 씰런트(400) 주위, 즉, 액티브 영역(A/A) 외곽의 더미 영역(D/A)에서 상기 제1 기판(100)과 제2 기판(200) 사이를 합착하도록 형성한다. The dummy sealant 500 may be formed around the main sealant 400, that is, the first substrate 100 and the second substrate 200 in the dummy area D / A outside the active area A / A. It forms so that they may bond.

상기 메인 씰런트(400) 및 더미 씰런트(500) 각각은 상기 제1 기판(100)과 제2 기판(200) 중 어느 하나의 기판 상에 도포될 수 있다. Each of the main sealant 400 and the dummy sealant 500 may be coated on any one of the first substrate 100 and the second substrate 200.

상기 합착 공정은 당업계에 공지된 액정적하법을 이용하여 수행할 수 있다. The bonding process may be performed using a liquid crystal dropping method known in the art.

다음, 도 5d에서 알 수 있듯이, 합착 기판(100, 200) 상에 배면 전극(600)을 형성한다. Next, as shown in FIG. 5D, the back electrode 600 is formed on the bonded substrates 100 and 200.

상기 배면 전극(600)은 상기 제2 기판(200) 상에 형성할 수 있으며, 특히, 진공 챔버 내에서 스퍼터링 공정을 통해 형성할 수 있다. The back electrode 600 may be formed on the second substrate 200, and in particular, may be formed through a sputtering process in a vacuum chamber.

다음, 도 5e에서 알 수 있듯이, 상기 배면 전극(600)이 형성된 합착 기판(100, 200)을 단위셀로 절단한다. Next, as shown in FIG. 5E, the bonding substrates 100 and 200 on which the back electrode 600 is formed are cut into unit cells.

단위셀로 절단함에 따라서, 상기 더미 씰런트(500) 및 더미 패턴(700)이 제거될 수 있다. As the unit cell is cut, the dummy sealant 500 and the dummy pattern 700 may be removed.

이상은, 상기 제1 기판(100)의 더미 영역(D/A) 상에 제1 더미 패턴(700a)을 형성하고, 상기 제2 기판(200)의 더미 영역(D/A) 상에 제2 더미 패턴(700b)을 형성한 모습을 도시하였지만, 반드시 그에 한정되는 것은 아니고, 상기 제1 더미 패턴(700a) 및 상기 제2 더미 패턴(700b) 중 어느 하나의 더미 패턴만을 형성할 수도 있다. As described above, the first dummy pattern 700a is formed on the dummy region D / A of the first substrate 100, and the second dummy pattern 700a is formed on the dummy region D / A of the second substrate 200. Although the form of the dummy pattern 700b is illustrated, the present invention is not limited thereto, and only one dummy pattern of the first dummy pattern 700a and the second dummy pattern 700b may be formed.

또한, 상기 제1 더미 패턴(700a) 및 제2 더미 패턴(700b)의 모습을 서로 상이하게 형성할 수도 있다. 예를 들어, 상기 제1 더미 패턴(700a)은 일자형으로 형성하고 상기 제2 더미 패턴(700b)은 십자형으로 형성할 수도 있다. In addition, the first dummy pattern 700a and the second dummy pattern 700b may be formed to be different from each other. For example, the first dummy pattern 700a may be formed in a straight shape, and the second dummy pattern 700b may be formed in a cross shape.

100: 제1 기판 120: 박막 트랜지스터 어레이
200: 제2 기판 220: 컬러 필터 어레이
300: 액정층 400: 메인 씰런트
500: 더미 씰런트 600: 배면 전극
700: 더미 패턴 700a: 제1 더미 패턴
700b: 제2 더미 패턴100: first substrate 120: thin film transistor array
200: second substrate 220: color filter array
300: liquid crystal layer 400: main sealant
500: dummy sealant 600: back electrode
700: dummy pattern 700a: first dummy pattern
700b: second dummy pattern

Claims (8)

제1 기판 상의 액티브 영역에 박막 트랜지스터 어레이를 형성하는 공정;
제2 기판 상의 액티브 영역에 컬러 필터 어레이를 형성하는 공정;
상기 제1 기판 및 제2 기판 사이에 액정층을 형성하면서, 메인 씰런트 및 더미 씰런트를 이용하여 상기 제1 기판 및 제2 기판을 합착하되, 상기 메인 씰런트는 상기 액티브 영역을 밀봉하고, 상기 더미 씰런트는 상기 액티브 영역 외곽의 더미 영역에 형성하는 공정; 및
상기 합착 기판 상에 배면 전극을 형성하는 공정을 포함하여 이루어지며,
상기 제1 기판 상의 더미 영역 및 상기 제2 기판 상의 더미 영역 중 적어도 하나의 더미 영역에 더미 패턴을 형성하는 공정을 추가로 포함하여, 상기 배면 전극 형성 공정시 상기 메인 씰런트와 더미 씰런트의 손상을 방지하는 것을 특징으로 하는 액정표시장치의 제조방법. Forming a thin film transistor array in an active region on the first substrate;
Forming a color filter array in an active region on the second substrate;
While forming a liquid crystal layer between the first substrate and the second substrate, the first and second substrates are bonded to each other using a main sealant and a dummy sealant, wherein the main sealant seals the active region, Forming the dummy sealant in a dummy region outside the active region; And
It comprises a step of forming a back electrode on the bonded substrate,
The method may further include forming a dummy pattern in at least one dummy region of the dummy region on the first substrate and the dummy region on the second substrate, thereby damaging the main sealant and the dummy sealant during the back electrode forming process. Method of manufacturing a liquid crystal display device characterized in that to prevent. 제1항에 있어서,
상기 더미 패턴을 형성하는 공정은 상기 제1 기판 상의 더미 영역에 제1 더미 패턴을 형성하는 공정을 포함하여 이루어지고, 상기 제1 더미 패턴은 상기 박막 트랜지스터 어레이와 동일하게 형성하는 것을 특징으로 하는 액정표시장치의 제조방법. The method of claim 1,
The process of forming the dummy pattern may include forming a first dummy pattern in a dummy region on the first substrate, wherein the first dummy pattern is formed in the same manner as the thin film transistor array. Method for manufacturing a display device. 제2항에 있어서,
상기 제1 더미 패턴은 상기 박막 트랜지스터 어레이와 적층 구성이 동일하면서 단차를 가지지 않도록 형성하는 것을 특징으로 하는 액정표시장치의 제조방법. The method of claim 2,
And the first dummy pattern is formed to have the same stacked structure as the thin film transistor array and does not have a step. 제1항에 있어서,
상기 더미 패턴을 형성하는 공정은 상기 제2 기판 상의 더미 영역에 제2 더미 패턴을 형성하는 공정을 포함하여 이루어지고, 상기 제2 더미 패턴은 상기 컬러 필터 어레이와 동일하게 형성하는 것을 특징으로 하는 액정표시장치의 제조방법. The method of claim 1,
The forming of the dummy pattern may include forming a second dummy pattern in a dummy region on the second substrate, wherein the second dummy pattern is formed in the same manner as the color filter array. Method for manufacturing a display device. 제4항에 있어서,
상기 제2 더미 패턴은 상기 컬러 필터 어레이와 적층 구성이 동일하면서 단차를 가지지 않도록 형성하는 것을 특징으로 하는 액정표시장치의 제조방법. The method of claim 4, wherein
And the second dummy pattern is formed to have the same stacked structure as the color filter array and does not have a step. 제1항에 있어서,
상기 더미 패턴은 상기 메인 씰런트 사이의 더미 영역에 형성하는 것을 특징으로 하는 액정표시장치의 제조방법. The method of claim 1,
And the dummy pattern is formed in a dummy region between the main sealants. 제6항에 있어서,
상기 더미 패턴은 상기 메인 씰런트와 상기 더미 씰런트 사이의 더미 영역에 추가로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법. The method of claim 6,
And the dummy pattern is further formed in a dummy region between the main sealant and the dummy sealant. 제1항에 있어서,
상기 배면 전극이 형성된 합착 기판을 단위셀로 절단하는 공정을 추가로 포함하여 이루어지고, 상기 절단 공정에 의해서 상기 더미 씰런트 및 더미 패턴이 제거되는 것을 특징으로 하는 액정표시장치의 제조방법. The method of claim 1,
And cutting the bonded substrate having the back electrode formed into a unit cell, wherein the dummy sealant and the dummy pattern are removed by the cutting process.
KR1020100140294A 2010-12-31 2010-12-31 Method for manufacturing Liquid crystal display device KR101801203B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100140294A KR101801203B1 (en) 2010-12-31 2010-12-31 Method for manufacturing Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100140294A KR101801203B1 (en) 2010-12-31 2010-12-31 Method for manufacturing Liquid crystal display device

Publications (2)

Publication Number Publication Date
KR20120078105A true KR20120078105A (en) 2012-07-10
KR101801203B1 KR101801203B1 (en) 2017-11-27

Family

ID=46711499

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100140294A KR101801203B1 (en) 2010-12-31 2010-12-31 Method for manufacturing Liquid crystal display device

Country Status (1)

Country Link
KR (1) KR101801203B1 (en)

Also Published As

Publication number Publication date
KR101801203B1 (en) 2017-11-27

Similar Documents

Publication Publication Date Title
CN103048824B (en) Liquid crystal display device and method for manufacturing the same
US8994909B2 (en) Liquid crystal display panel and liquid crystal display device
WO2014038159A1 (en) Liquid crystal display device
EP2523037B1 (en) Manufacturing method for electronic apparatus and liquid crystal display
KR20070066909A (en) Liquid crystal display element
JP2015111190A (en) Display device
KR20150080064A (en) Thin film transistor array substrate and method for fabricating the same
KR20140119912A (en) Thin film transistor liquid crystal display device
KR102614676B1 (en) Liquid Crystal Display Device
KR20180012915A (en) Display device and method of manufacturing the same
KR102113523B1 (en) Liquid crystal display device and Method for manufacturing the same
KR102009477B1 (en) Method for manufacturing Liquid crystal display device
JP2009229969A (en) Liquid crystal panel
KR101832270B1 (en) Liquid crystal display device and method of fabricating thereof
JP5197441B2 (en) Method of manufacturing a horizontal electric field type liquid crystal display panel
CN112799244A (en) Liquid crystal display assembly, preparation method thereof and liquid crystal display device
KR102043862B1 (en) Liquid Crystal Display Device and Method of manufacturing the sames
KR101988006B1 (en) Thin Film Transistor Substrate Having Oxide Semiconductor and Manufacturing Method Thereof
KR20150136339A (en) Array substrate and liquid crystal display device inluding the same
KR20120078105A (en) Method for manufacturing liquid crystal display device
JPWO2011125284A1 (en) Manufacturing method of liquid crystal display panel
JP2007052360A (en) Color filter substrate, liquid crystal display panel, and method for manufacturing a plurality of color filter substrates
KR20070107206A (en) Color filter substrate and liauid crystal display pannel having the same
KR20180078925A (en) Liquid crystal display device
CN114035362B (en) Liquid crystal display panel and display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant