KR20120064110A - 표시 장치 및 그 제어 방법 - Google Patents
표시 장치 및 그 제어 방법 Download PDFInfo
- Publication number
- KR20120064110A KR20120064110A KR1020127009370A KR20127009370A KR20120064110A KR 20120064110 A KR20120064110 A KR 20120064110A KR 1020127009370 A KR1020127009370 A KR 1020127009370A KR 20127009370 A KR20127009370 A KR 20127009370A KR 20120064110 A KR20120064110 A KR 20120064110A
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- signal
- light emitting
- line
- signal line
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
- G09G2310/0218—Addressing of scan or signal lines with collection of electrodes in groups for n-dimensional addressing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
구동 회로의 출력 부하가 저감되고, 표시 품질이 향상된 표시 장치를 제공한다. 복수의 발광 화소를 가지는 표시 장치는, 복수의 발광 화소행을 1구동 블록으로 한 2이상의 구동 블록을 구성하고, 발광 화소열마다 설치된 출력선에 신호 전압을 출력하는 신호선 구동 회로와, 출력선으로부터 출력되는 신호 전압을, 발광 화소열마다 설치된 제1 신호선(151) 및 제2 신호선(152)중 어느 하나에 공급하고, 상기 출력선으로부터 출력되는 상기 고정 전압 또는 상기 신호 전압을, 상기 제1 신호선 및 제2 신호선중 어느 하나에 선택적으로 공급하기 위해서 발광 화소열마다 배치된 셀렉터를 제어하는 셀렉터 회로(16)를 구비하고, 각 발광 화소는, 전류 제어부와, 유기 EL 소자를 구비하고, 또한, k번째의 구동 블록의 발광 화소(11A)는 제1 신호선(151)에 접속되고, (k＋1)번째의 구동 블록의 발광 화소(11B)는 제2 신호선(152)에 접속되어 있다.
Description
본 발명은, 표시 장치 및 그 제어 방법에 관한 것으로, 특히 전류 구동형의 발광 소자를 이용한 표시 장치 및 그 제어 방법에 관한 것이다.
전류 구동형의 발광 소자를 이용한 표시 장치로서, 유기 일렉트로 루미네슨스(EL) 소자를 이용한 표시 장치가 알려져 있다. 유기 EL 표시 장치는, 자발광하는 유기 EL 소자를 이용하고 있으므로, 액정 표시 장치에서는 필요했던 백라이트가 불필요하여 장치의 박형화에 최적이다. 또한, 시야각에도 제한이 없기 때문에, 차세대의 표시 장치로서 실용화가 기대되고 있다. 또한, 유기 EL 표시 장치에 이용되는 유기 EL 소자는, 각 발광 소자의 휘도가 소자에 흐르는 전류치에 의해 제어되는 점에서, 액정 셀이 셀에 인가되는 전압에 의해 제어되는 것과는 다르다.
유기 EL 표시 장치에서는, 통상, 화소를 구성하는 유기 EL 소자가 매트릭스형상으로 배치된다. 예를 들면, 복수의 행 전극(주사선)과 복수의 열 전극(데이터선)의 교점에 유기 EL 소자를 설치하고, 선택한 행 전극과 복수의 열 전극의 사이에 데이터 신호에 상당하는 전압을 인가하도록 하여 유기 EL 소자를 구동하는 것을 패시브 매트릭스형의 유기 EL 디스플레이라고 부른다.
한편, 복수의 주사선과 복수의 데이터선의 교점에 스위칭 박막 트랜지스터(TFT: Thin Film transistor)를 설치하고, 이 스위칭 TFT에 구동 소자의 게이트를 접속하고, 선택한 주사선을 통하여 이 스위칭 TFT를 온시켜 신호선으로부터 데이터 신호를 구동 소자에 입력한다. 이 구동 소자에 의해 유기 EL 소자를 구동하는 것을 액티브 매트릭스형의 유기 EL 표시 장치라고 부른다.
패시브 매트릭스형의 유기 EL 표시 장치에서는, 각 행 전극(주사선)을 선택하고 있는 기간만, 거기에 접속된 유기 EL 소자가 발광한다. 이에 대하여, 액티브 매트릭스형의 유기 EL 표시 장치는, 다음 주사(선택)까지 유기 EL 소자를 발광시키는 것이 가능하다. 이 때문에, 주사선의 수가 증가해도 디스플레이의 휘도 감소를 초래하지 않는다. 따라서, 액티브 매트릭스형의 유기 EL 표시 장치는, 저전압으로 구동할 수 있어, 저소비 전력화가 가능해진다. 그러나 액티브 매트릭스형의 유기 EL 디스플레이에서는, 구동 트랜지스터의 특성 편차에 기인하여, 동일한 데이터 신호를 부여해도, 각 화소에 있어서 유기 EL 소자에 흐르는 전류가 상이한 것에 기인하여 휘도가 달라, 휘도 편차가 발생한다고 하는 결점이 있다.
이 문제에 대하여, 예를 들면, 특허문헌 1에서는, 구동 트랜지스터의 특성의 편차에 의한 휘도 편차의 보상 방법으로서, 간단한 화소 회로에서, 화소마다의 특성 편차를 보상하는 방법이 개시되어 있다.
도 32는, 특허문헌 1에 기재된 종래의 표시 장치의 구성을 나타내는 블록도이다. 동 도면에 기재된 표시 장치(500)는, 화소 어레이부(502)와, 이를 구동하는 구동부로 이루어진다. 화소 어레이부(502)는, 행마다 배치된 주사선(701∼70m)과, 열마다 배치된 신호선(601∼60n)과, 양자가 교차하는 부분에 배치된 행렬형상의 발광 화소(501)와, 행마다 배치된 급전선(801∼80m)을 구비한다. 또한, 구동부는, 신호 셀렉터(503)와, 주사선 구동부(504)와, 급전선 구동부(505)를 구비한다.
주사선 구동부(504)는, 각 주사선(701∼70m)에 수평 주기(1H)로 순차 제어 신호를 공급하여 발광 화소(501)를 행 단위로 선 순차 주사한다. 급전선 구동부(505)는, 이 선 순차 주사에 맞추어 각 급전선(801∼80m)에 제1 전압과 제2 전압에서 전환하는 전원 전압을 공급한다. 신호 셀렉터(503)는, 이 선 순차 주사에 맞추어 신호 전압(영상 신호)과 기준 전압을 전환하여 열형상의 신호선(601∼60n)에 공급한다.
여기서, 열형상의 신호선(601∼60n)은, 각각, 열마다 2개 배치되어 있고, 한쪽 신호선은 홀수행의 발광 화소(501)에 기준 전압 및 신호 전압을 공급하고, 다른쪽의 신호선은 짝수행의 발광 화소(501)에 기준 전압 및 신호 전압을 공급하고 있다.
도 33은, 특허문헌 1에 기재된 종래의 표시 장치가 가지는 발광 화소의 회로 구성도이다. 여기서, 도 33에는 1행째 또한 1열째의 발광 화소(501)를 기재하고 있다. 또한, 이 발광 화소(501)에 대하여 주사선(701), 급전선(801) 및 신호선(601)이 배치되어 있다. 또한, 신호선(601)은 2개 있는 중의 1개가, 발광 화소(501)에 접속되어 있다. 발광 화소(501)는, 스위칭 트랜지스터(511)와, 구동 트랜지스터(512)와, 유지 용량 소자(513)와, 발광 소자(514)를 구비한다. 스위칭 트랜지스터(511)는, 게이트가 주사선(701)에, 소스 및 드레인의 한쪽이 신호선(601)에, 그 다른쪽이 구동 트랜지스터(512)의 게이트에 각각 접속되어 있다. 구동 트랜지스터(512)는, 소스가 발광 소자(514)의 애노드에, 드레인이 급전선(801)에 각각 접속되어 있다. 발광 소자(514)는, 캐소드가 접지 배선(515)에 접속되어 있다. 유지 용량 소자(513)는, 구동 트랜지스터(512)의 소스 및 게이트에 접속되어 있다.
상기 구성에 있어서, 급전선 구동부(505)는, 신호선(601)이 기준 전압인 상태에서, 급전선(801)을 제1 전압(고전압)으로부터 제2 전압(저전압)으로 전환한다. 주사선 구동부(504)는, 마찬가지로 신호선(601)이 기준 전압인 상태에서, 주사선(701)의 전압을 “H”레벨로 하여 스위칭 트랜지스터(511)를 도통시키고, 기준 전압을 구동 트랜지스터(512)의 게이트에 인가함과 더불어, 구동 트랜지스터(512)의 소스를 리셋 전압인 제2 전압에 설정한다. 이상의 동작에 의해, 구동 트랜지스터(512)의 역치 전압(Vth)의 보정을 위한 준비가 완료된다. 계속해서, 급전선 구동부(505)는, 신호선(601)의 전압이 기준 전압으로부터 신호 전압으로 전환되기 전의 보정 기간에, 급전선(801)의 전압을 제2 전압으로부터 제1 전압으로 전환하고, 구동 트랜지스터(512)의 역치 전압(Vth)에 상당하는 전압을 유지 용량 소자(513)에 유지시킨다. 다음에, 스위칭 트랜지스터(511)의 전압을 “H”레벨로 하여 신호 전압을 유지 용량 소자(513)에 유지시킨다. 즉, 이 신호 전압은, 먼저 유지된 구동 트랜지스터(512)의 역치 전압(Vth)에 상당하는 전압에 가산되어 유지 용량 소자(513)에 기입된다. 그리고 구동 트랜지스터(512)는, 제1 전압에 있는 급전선(801)으로부터 전류의 공급을 받아, 상기 유지 전압에 따른 구동 전류를 발광 소자(514)에 흐르게 한다.
상술한 동작에서는, 신호선(601)은 열마다 2개 배치되어 있으므로, 각 신호선이 기준 전압에 있는 시간대를 길게 하고 있다. 따라서, 구동 트랜지스터(512)의 초기화 기간 및 역치 전압(Vth)에 상당하는 전압을 유지 용량 소자(513)에 유지하기 위한 보정 기간을 확보하도록 하고 있다.
도 34는, 특허문헌 1에 기재된 표시 장치의 동작 타이밍 차트이다. 동 도면에는, 위로부터 순서대로, 1라인째의 주사선(701) 및 급전선(801), 2라인째의 주사선(702) 및 급전선(802), 3라인째의 주사선(703) 및 급전선(803), 홀수행의 발광 화소에 할당된 신호선, 짝수행의 발광 화소에 할당된 신호선의 신호 파형이 기재되어 있다. 주사선에 인가되는 주사 신호는, 1수평 기간(1H)씩 순차 1라인마다 시프트되어 간다. 1라인분의 주사선에 인가되는 주사 신호는, 2개의 펄스를 포함하고 있다. 1번째의 펄스는 시간폭이 길고 1H 이상이다. 2번째의 펄스는 시간폭이 좁고 1H의 일부이다. 1번째의 펄스는 상술한 초기화 기간 및 역치 보정 기간에 대응하고, 2번째의 펄스는 신호 전압 샘플링 기간 및 이동도 보정 기간에 대응하고 있다. 또한, 급전선에 공급되는 전원 펄스도 1H 주기로 1라인마다 시프트되어 간다. 이에 대하여, 각 신호선은 2H에 1회, 신호 전압이 인가되어, 기준 전압에 있는 시간대를 1H 이상 확보하는 것이 가능해진다.
이상과 같이, 특허문헌 1에 기재된 종래의 표시 장치에서는, 발광 화소마다 구동 트랜지스터(512)의 역치 전압(Vth)이 달라도, 충분한 초기화 기간 및 역치 전압 보정 기간이 확보됨으로써, 발광 화소마다 당해 편차는 캔슬되어, 화상의 휘도 편차 억제가 도모된다.
그러나 특허문헌 1에 기재된 종래의 표시 장치에서는, 발광 화소행마다 배치된 주사선 및 급전선의 신호 레벨의 온 오프가 많다. 예를 들면, 리셋 기간 및 역치 보정 기간을 발광 화소행마다 설정하지 않으면 안된다. 또한, 신호선으로부터 스위칭 트랜지스터를 통하여 신호 전압이 샘플링되면, 계속하여 발광 기간을 설정하지 않으면 안된다. 이와 같이, 화소행마다의 초기화 기간 및 역치 보정 타이밍 및 발광 타이밍을 설정할 필요가 있다. 이 때문에, 표시 패널이 대면적화됨에 따라, 행수도 증가하므로, 각 구동 회로로부터 출력되는 신호가 많아지고, 또한, 그 신호 전환의 주파수가 높아진다. 즉, 주사선 구동 회로 및 급전선 구동 회로의 신호 출력 부하가 커진다.
또한, 발광 화소열마다의 신호선의 증가에 따라, 신호선 구동 회로의 출력 개수를 증가시켜버리므로, 구동 회로의 대형화 및 비용의 증가를 초래하고, 또한, 실장 수율이 저하되어 버린다.
또한, 특허문헌 1에 기재된 종래의 표시 장치는, 구동 트랜지스터의 초기화 기간 및 역치 전압(Vth)의 보정 기간은 2H 미만이며, 고정밀도의 보정이 요구되는 표시 장치로는 한계가 있다.
상기 과제를 감안하여, 본 발명은, 구동 트랜지스터의 초기화 기간 및 역치 전압을 고정밀도로 보정할 수 있는 기간이 확보되고, 또한, 구동 회로의 출력 부하가 저감된 표시 장치 및 그 제어 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해서, 본 발명의 일형태에 관련된 표시 장치는, 매트릭스형상으로 배치된 복수의 발광 화소를 가지는 표시 장치로서, 발광 화소열마다 설치된 출력선에, 고정 전압과 발광 화소의 휘도를 결정하는 신호 전압을 선택적으로 출력하는 신호선 구동 회로와, 발광 화소열마다 배치되고, 상기 고정 전압 또는 상기 신호 전압을 상기 발광 화소에 부여하는 제1 신호선 및 제2 신호선과, 상기 출력선으로부터 출력되는 상기 고정 전압 또는 상기 신호 전압을, 상기 제1 신호선 및 제2 신호선 중 어느 하나에 선택적으로 공급하기 위해서 발광 화소열마다 배치된 셀렉터와, 제1 전원선 및 제2 전원선과, 발광 화소행마다 배치된 주사선을 구비하고, 상기 복수의 발광 화소는, 복수의 발광 화소행을 1구동 블록으로 한 2이상의 구동 블록을 구성하고, 상기 복수의 발광 화소의 각각은, 한쪽의 단자가 상기 제2 전원선에 접속되고, 상기 신호 전압에 따른 신호 전류가 흐름으로써 발광하는 발광 소자와, 상기 제1 전원선 및 상기 발광 소자의 다른쪽의 단자에 접속되고, 상기 신호 전압이 인가됨으로써 상기 신호 전압을 상기 신호 전류로 변환하고, 상기 고정 전압이 인가됨으로써 역치 전압에 따른 전압 또는 초기화하기 위한 전압인 초기화 전압을 유지하는 전류 제어부와, k(k는 자연수)번째의 구동 블록에 속하는 상기 발광 화소는, 게이트가 상기 주사선에 접속되고, 소스 및 드레인의 한쪽이 상기 제1 신호선에 접속되고, 소스 및 드레인의 다른쪽이 상기 전류 제어부에 접속되고, 상기 제1 신호선과 상기 전류 제어부의 도통 및 비도통을 전환하는 제1 스위칭 트랜지스터를 더 구비하고, (k+1)번째의 구동 블록에 속하는 상기 발광 화소는, 게이트가 상기 주사선에 접속되고, 소스 및 드레인의 한쪽이 상기 제2 신호선에 접속되고, 소스 및 드레인의 다른쪽이 상기 전류 제어부에 접속되고, 상기 제2 신호선과 상기 전류 제어부의 도통 및 비도통을 전환하는 제2 스위칭 트랜지스터를 더 구비하고, 동일한 상기 구동 블록 내의 전체 발광 화소에서는, 상기 전류 제어부에 상기 고정 전압이 인가됨으로써 상기 역치 전압이 검출되는 역치 검출 기간 및 상기 전류 제어부가 초기화되는 초기화 기간의 적어도 한쪽이 공통화되어 있고, 상이한 상기 구동 블록간에서는, 상기 구동 블록 내에서 공통화된 상기 역치 검출 기간 및 상기 초기화 기간의 적어도 한쪽이 독립되어 있고, 상기 표시 장치는, 또한, 1프레임 기간 내에 있어서, 상기 k번째의 구동 블록에 속하는 상기 발광 화소에 상기 제1 신호선을 통하여 상기 신호 전압을 부여한 후, 상기 제1 신호선에 상기 고정 전압을 부여하고, 상기 (k+1)번째의 구동 블록에 속하는 상기 발광 화소에 상기 제2 신호선을 통하여 상기 신호 전압을 부여한 후, 상기 제2 신호선에 상기 고정 전압을 부여하도록 상기 셀렉터를 제어하는 셀렉터 제어부를 구비한다.
본 발명의 표시 장치 및 그 제어 방법에 의하면, 구동 트랜지스터의 초기화 기간 및 역치 전압 보정 기간을 구동 블록 내에서 일치시키는 것이 가능해지므로, 당해 초기화 기간 및 보정 기간을 1프레임 기간 내에서 크게 취할 수 있다. 따라서, 고정밀도로 보정된 구동 전류가 발광 소자에 흘러, 화상 표시 품질이 향상된다. 또한, 구동 블록화에 의해, 상기 기간에 있어서의 구동 회로의 출력하는 신호 레벨의 전환 회수를 줄일 수 있고, 또한, 신호선 구동 회로와 신호선의 사이에 배치된 셀렉터에 의해, 당해 신호선 구동 회로로부터의 출력 개수를 저감할 수 있다. 따라서, 구동 회로의 출력 부하 및 비용의 저감, 및 실장 수율의 향상이 도모된다.
도 1은 본 발명의 실시의 형태 1에 관련된 표시 장치의 전기적인 구성을 나타내는 블록도이다.
도 2a는 본 발명의 실시의 형태 1에 관련된 표시 장치에 있어서의 홀수 구동 블록의 발광 화소의 회로 구성도이다.
도 2b는 본 발명의 실시의 형태 1에 관련된 표시 장치에 있어서의 짝수 구동 블록의 발광 화소의 회로 구성도이다.
도 3은 본 발명의 실시의 형태에 관련된 표시 장치가 가지는 셀렉터 회로 및 그 주변 회로의 회로 구성도이다.
도 4는 본 발명의 실시의 형태 1에 관련된 표시 장치가 가지는 표시 패널의 일부를 나타내는 회로 구성도이다.
도 5는 본 발명의 실시의 형태 1에 관련된 표시 장치의 구동 방법의 동작 타이밍 차트이다.
도 6은 본 발명의 실시의 형태 1에 관련된 표시 장치가 가지는 발광 화소의 상태 천이도이다.
도 7은 본 발명의 실시의 형태 1에 관련된 표시 장치의 동작 플로우챠트이다.
도 8은 본 발명의 실시의 형태 1에 관련된 표시 장치가 가지는 셀렉터 회로를 구동하기 위한 동작 타이밍 차트이다.
도 9a는 신호선 구동 회로(15)에서 기준 전압이 제1 신호선(151)에 공급되는 일정 기간의 상태에 대해서 설명하기 위한 도면이다.
도 9b는 신호선 구동 회로(15)에서 신호 전압이 제2 신호선(152)에 공급되고 있는 상태에 대해서 설명하기 위한 도면이다.
도 9c는 신호선 구동 회로(15)에서 기준 전압이 제2 신호선(152)에 공급되는 일정 기간의 상태에 대해서 설명하기 위한 도면이다.
도 9d는 신호선 구동 회로(15)에서 신호 전압이 제1 신호선(151)에 공급되고 있는 상태에 대해서 설명하기 위한 도면이다.
도 10은 주사선 및 신호선의 파형 특성을 설명하는 도면이다.
도 11은 본 발명의 실시의 형태 1에 관련된 구동 방법에 의해 발광한 구동 블록의 상태 천이도이다.
도 12는 본 발명의 실시의 형태 2에 관련된 표시 장치가 가지는 표시 패널의 일부를 나타내는 회로 구성도이다.
도 13은 본 발명의 실시의 형태 2에 관련된 표시 장치의 구동 방법의 동작 타이밍 차트이다.
도 14는 본 발명의 실시의 형태 2에 관련된 구동 방법에 의해 발광한 구동 블록의 상태 천이도이다.
도 15a는 본 발명의 실시의 형태 3에 관련된 표시 장치에 있어서의 홀수 구동 블록의 발광 화소의 구체적인 회로 구성도이다.
도 15b는 본 발명의 실시의 형태 3에 관련된 표시 장치에 있어서의 짝수 구동 블록의 발광 화소의 구체적인 회로 구성도이다.
도 16은 본 발명의 실시의 형태 3에 관련된 표시 장치가 가지는 표시 패널의 일부를 나타내는 회로 구성도이다.
도 17은 본 발명의 실시의 형태 3에 관련된 표시 장치의 구동 방법의 동작 타이밍 차트이다.
도 18은 본 발명의 실시의 형태 3에 관련된 표시 장치가 가지는 발광 화소의 상태 천이도이다.
도 19는 본 발명의 실시의 형태 3에 관련된 표시 장치의 동작 플로우챠트이다.
도 20은 본 발명의 실시의 형태 3에 관련된 표시 장치가 가지는 셀렉터 회로를 구동하기 위한 동작 타이밍 차트이다.
도 21a는 본 발명의 실시의 형태 4에 관련된 표시 장치에 있어서의 홀수 구동 블록의 발광 화소의 구체적인 회로 구성도이다.
도 21b는 본 발명의 실시의 형태 4에 관련된 표시 장치에 있어서의 짝수 구동 블록의 발광 화소의 구체적인 회로 구성도이다.
도 22는 본 발명의 실시의 형태 4에 관련된 표시 장치의 구동 방법의 동작 타이밍차트이다.
도 23은 본 발명의 실시의 형태 4에 관련된 표시 장치의 동작 플로우챠트이다.
도 24a는 본 발명의 실시의 형태 5에 관련된 표시 장치에 있어서의 홀수 구동 블록의 발광 화소의 구체적인 회로 구성도이다.
도 24b는 본 발명의 실시의 형태 5에 관련된 표시 장치에 있어서의 짝수 구동 블록의 발광 화소의 구체적인 회로 구성도이다.
도 25는 본 발명의 실시의 형태 5에 관련된 표시 장치가 가지는 표시 패널의 일부를 나타내는 회로 구성도이다.
도 26은 본 발명의 실시의 형태 5에 관련된 표시 장치의 구동 방법의 동작 타이밍 차트이다.
도 27은 본 발명의 실시의 형태 5에 관련된 표시 장치의 동작 플로우챠트이다.
도 28a는 본 발명에 있어서의 표시 장치의 전기적인 구성의 일예를 나타내는 블록도이다.
도 28b는 주사/제어선 구동 회로에 입력되는 클록 신호의 일예를 나타내는 도면이다.
도 28c는 주사/제어선 구동 회로에 입력되는 클록 회로의 구성예를 나타내는 도면이다.
도 29는 본 발명에 있어서의 표시 장치의 전기적인 구성의 다른 일예를 나타내는 블록도이다.
도 30a는 HOLD 기간 중에 있어서의 전압 강하를 설명하기 위한 도면이다.
도 30b는 전압 강하의 영향을 억제하는 방법을 설명하기 위한 도면이다.
도 30c는 본 발명에 있어서의 표시 장치의 전기적인 구성의 다른 일예를 나타내는 블록도이다.
도 31은 본 발명의 표시 장치를 내장한 박형 플랫 텔레비전의 개관(槪觀)도이다.
도 32는 특허문헌 1에 기재된 종래의 표시 장치의 구성을 나타내는 블록도이다.
도 33은 특허문헌 1에 기재된 종래의 표시 장치가 가지는 발광 화소의 회로 구성도이다.
도 34는 특허문헌 1에 기재된 표시 장치의 동작 타이밍 차트이다.
도 2a는 본 발명의 실시의 형태 1에 관련된 표시 장치에 있어서의 홀수 구동 블록의 발광 화소의 회로 구성도이다.
도 2b는 본 발명의 실시의 형태 1에 관련된 표시 장치에 있어서의 짝수 구동 블록의 발광 화소의 회로 구성도이다.
도 3은 본 발명의 실시의 형태에 관련된 표시 장치가 가지는 셀렉터 회로 및 그 주변 회로의 회로 구성도이다.
도 4는 본 발명의 실시의 형태 1에 관련된 표시 장치가 가지는 표시 패널의 일부를 나타내는 회로 구성도이다.
도 5는 본 발명의 실시의 형태 1에 관련된 표시 장치의 구동 방법의 동작 타이밍 차트이다.
도 6은 본 발명의 실시의 형태 1에 관련된 표시 장치가 가지는 발광 화소의 상태 천이도이다.
도 7은 본 발명의 실시의 형태 1에 관련된 표시 장치의 동작 플로우챠트이다.
도 8은 본 발명의 실시의 형태 1에 관련된 표시 장치가 가지는 셀렉터 회로를 구동하기 위한 동작 타이밍 차트이다.
도 9a는 신호선 구동 회로(15)에서 기준 전압이 제1 신호선(151)에 공급되는 일정 기간의 상태에 대해서 설명하기 위한 도면이다.
도 9b는 신호선 구동 회로(15)에서 신호 전압이 제2 신호선(152)에 공급되고 있는 상태에 대해서 설명하기 위한 도면이다.
도 9c는 신호선 구동 회로(15)에서 기준 전압이 제2 신호선(152)에 공급되는 일정 기간의 상태에 대해서 설명하기 위한 도면이다.
도 9d는 신호선 구동 회로(15)에서 신호 전압이 제1 신호선(151)에 공급되고 있는 상태에 대해서 설명하기 위한 도면이다.
도 10은 주사선 및 신호선의 파형 특성을 설명하는 도면이다.
도 11은 본 발명의 실시의 형태 1에 관련된 구동 방법에 의해 발광한 구동 블록의 상태 천이도이다.
도 12는 본 발명의 실시의 형태 2에 관련된 표시 장치가 가지는 표시 패널의 일부를 나타내는 회로 구성도이다.
도 13은 본 발명의 실시의 형태 2에 관련된 표시 장치의 구동 방법의 동작 타이밍 차트이다.
도 14는 본 발명의 실시의 형태 2에 관련된 구동 방법에 의해 발광한 구동 블록의 상태 천이도이다.
도 15a는 본 발명의 실시의 형태 3에 관련된 표시 장치에 있어서의 홀수 구동 블록의 발광 화소의 구체적인 회로 구성도이다.
도 15b는 본 발명의 실시의 형태 3에 관련된 표시 장치에 있어서의 짝수 구동 블록의 발광 화소의 구체적인 회로 구성도이다.
도 16은 본 발명의 실시의 형태 3에 관련된 표시 장치가 가지는 표시 패널의 일부를 나타내는 회로 구성도이다.
도 17은 본 발명의 실시의 형태 3에 관련된 표시 장치의 구동 방법의 동작 타이밍 차트이다.
도 18은 본 발명의 실시의 형태 3에 관련된 표시 장치가 가지는 발광 화소의 상태 천이도이다.
도 19는 본 발명의 실시의 형태 3에 관련된 표시 장치의 동작 플로우챠트이다.
도 20은 본 발명의 실시의 형태 3에 관련된 표시 장치가 가지는 셀렉터 회로를 구동하기 위한 동작 타이밍 차트이다.
도 21a는 본 발명의 실시의 형태 4에 관련된 표시 장치에 있어서의 홀수 구동 블록의 발광 화소의 구체적인 회로 구성도이다.
도 21b는 본 발명의 실시의 형태 4에 관련된 표시 장치에 있어서의 짝수 구동 블록의 발광 화소의 구체적인 회로 구성도이다.
도 22는 본 발명의 실시의 형태 4에 관련된 표시 장치의 구동 방법의 동작 타이밍차트이다.
도 23은 본 발명의 실시의 형태 4에 관련된 표시 장치의 동작 플로우챠트이다.
도 24a는 본 발명의 실시의 형태 5에 관련된 표시 장치에 있어서의 홀수 구동 블록의 발광 화소의 구체적인 회로 구성도이다.
도 24b는 본 발명의 실시의 형태 5에 관련된 표시 장치에 있어서의 짝수 구동 블록의 발광 화소의 구체적인 회로 구성도이다.
도 25는 본 발명의 실시의 형태 5에 관련된 표시 장치가 가지는 표시 패널의 일부를 나타내는 회로 구성도이다.
도 26은 본 발명의 실시의 형태 5에 관련된 표시 장치의 구동 방법의 동작 타이밍 차트이다.
도 27은 본 발명의 실시의 형태 5에 관련된 표시 장치의 동작 플로우챠트이다.
도 28a는 본 발명에 있어서의 표시 장치의 전기적인 구성의 일예를 나타내는 블록도이다.
도 28b는 주사/제어선 구동 회로에 입력되는 클록 신호의 일예를 나타내는 도면이다.
도 28c는 주사/제어선 구동 회로에 입력되는 클록 회로의 구성예를 나타내는 도면이다.
도 29는 본 발명에 있어서의 표시 장치의 전기적인 구성의 다른 일예를 나타내는 블록도이다.
도 30a는 HOLD 기간 중에 있어서의 전압 강하를 설명하기 위한 도면이다.
도 30b는 전압 강하의 영향을 억제하는 방법을 설명하기 위한 도면이다.
도 30c는 본 발명에 있어서의 표시 장치의 전기적인 구성의 다른 일예를 나타내는 블록도이다.
도 31은 본 발명의 표시 장치를 내장한 박형 플랫 텔레비전의 개관(槪觀)도이다.
도 32는 특허문헌 1에 기재된 종래의 표시 장치의 구성을 나타내는 블록도이다.
도 33은 특허문헌 1에 기재된 종래의 표시 장치가 가지는 발광 화소의 회로 구성도이다.
도 34는 특허문헌 1에 기재된 표시 장치의 동작 타이밍 차트이다.
제1의 양태의 표시 장치는, 매트릭스형상으로 배치된 복수의 발광 화소를 가지는 표시 장치로서, 발광 화소열마다 설치된 출력선에, 고정 전압과 발광 화소의 휘도를 결정하는 신호 전압을 선택적으로 출력하는 신호선 구동 회로와, 발광 화소열마다 배치되어, 상기 고정 전압 또는 상기 신호 전압을 상기 발광 화소에 부여하는 제1 신호선 및 제2 신호선과, 상기 출력선으로부터 출력되는 상기 고정 전압 또는 상기 신호 전압을, 상기 제1 신호선 및 제2 신호선 중 어느 하나에 선택적으로 공급하기 위해서 발광 화소열마다 배치된 셀렉터와, 제1 전원선 및 제2 전원선과, 발광 화소행마다 배치된 주사선을 구비하고, 상기 복수의 발광 화소는, 복수의 발광 화소행을 1구동 블록으로 한 2이상의 구동 블록을 구성하고, 상기 복수의 발광 화소의 각각은, 한쪽의 단자가 상기 제2 전원선에 접속되고, 상기 신호 전압에 따른 신호 전류가 흐름으로써 발광하는 발광 소자와, 상기 제1 전원선 및 상기 발광 소자의 다른쪽의 단자에 접속되고, 상기 신호 전압이 인가됨으로써 상기 신호 전압을 상기 신호 전류로 변환하고, 상기 고정 전압이 인가됨으로써 역치 전압에 따른 전압 또는 초기화하기 위한 전압인 초기화 전압을 유지하는 전류 제어부와, k(k는 자연수)번째의 구동 블록에 속하는 상기 발광 화소는, 게이트가 상기 주사선에 접속되고, 소스 및 드레인의 한쪽이 상기 제1 신호선에 접속되고, 소스 및 드레인의 다른쪽이 상기 전류 제어부에 접속되고, 상기 제1 신호선과 상기 전류 제어부의 도통 및 비도통을 전환하는 제1 스위칭 트랜지스터를 더 구비하고, (k+1)번째의 구동 블록에 속하는 상기 발광 화소는, 게이트가 상기 주사선에 접속되고, 소스 및 드레인의 한쪽이 상기 제2 신호선에 접속되고, 소스 및 드레인의 다른쪽이 상기 전류 제어부에 접속되고, 상기 제2 신호선과 상기 전류 제어부의 도통 및 비도통을 전환하는 제2 스위칭 트랜지스터를 더 구비하고, 동일한 상기 구동 블록 내의 전체 발광 화소에서는, 상기 전류 제어부에 상기 고정 전압이 인가됨으로써 상기 역치 전압이 검출되는 역치 검출 기간 및 상기 전류 제어부가 초기화되는 초기화 기간의 적어도 한쪽이 공통화되어 있고, 상이한 상기 구동 블록간에서는, 상기 구동 블록 내에서 공통화된 상기 역치 검출 기간 및 상기 초기화 기간의 적어도 한쪽이 독립되어 있고, 상기 표시 장치는, 또한, 1프레임 기간 내에 있어서, 상기 k번째의 구동 블록에 속하는 상기 발광 화소에 상기 제1 신호선을 통하여 상기 신호 전압을 부여한 후, 상기 제1 신호선에 상기 고정 전압을 부여하고, 상기 (k+1)번째의 구동 블록에 속하는 상기 발광 화소에 상기 제2 신호선을 통하여 상기 신호 전압을 부여한 후, 상기 제2 신호선에 상기 고정 전압을 부여하도록 상기 셀렉터를 제어하는 셀렉터 제어부를 구비한다.
본 양태에 의하면, 구동 트랜지스터의 역치 전압 보정 기간 및/또는 초기화 기간과 타이밍을 구동 블록 내에서 일치시키는 것이 가능해지므로, 주사선, 신호선 및 전원선으로부터 화소 회로로의 신호 레벨의 온으로부터 오프 혹은 오프로부터 온으로의 전환 회수를 줄일 수 있어, 발광 화소의 회로를 구동하는 구동 회로의 부하가 저감한다. 또한, 상기 구동 블록화 및 발광 화소열마다 배치된 2개의 신호 선에 의해, 구동 트랜지스터의 역치 전압 보정 기간 및/또는 초기화 기간을 1프레임 기간에 대하여 크게 취할 수 있으므로, 고정밀도 구동 전류가 발광 소자에 흘러, 화상 표시 품질이 향상된다.
또한, 1발광 화소열에 대하여 배치된 2개의 신호선에 대하여, 신호선 구동 회로의 출력선이 1개로 되어 있으므로, 신호선 구동 회로를 소형화할 수 있어, 출력선의 감소에 따른 구동 회로의 비용의 저감 및 패널 실장 수율의 향상을 도모할 수 있다.
추가하여, 역치 검출 등을 위한 고정 전압의 발광 화소로의 공급을, 예를 들면 신호선의 기생 용량을 이용하여 행함으로써, 패널 주연부에 고정 전압의 공급용 회로를 별도 설치할 필요가 없다. 이 때문에, 패널의 협(狹) 프레임화, 패널 실장 수율의 향상을 도모할 수 있다.
또한, 본 발명의 일양태에 관련된 표시 장치는, 상기 셀렉터 제어부는, 상기 제1 신호선 및 상기 제2 신호선에 상기 고정 전압을 부여했을 때, 상기 제1 신호선 및 상기 제2 신호선이 각각 가지는 기생 용량에 상기 고정 전압을 유지시키는 것으로 해도 된다.
본 양태에 의하면, 역치 검출 등을 위한 고정 전압의 발광 화소로의 공급을, 신호선의 기생 용량을 이용하여 행하므로, 패널 주연부에 고정 전압의 공급용 회로를 별도 설치할 필요가 없어, 패널의 협 프레임화, 패널 실장 수율의 향상을 도모할 수 있다.
또한, 본 발명의 일양태에 관련된 표시 장치는, 발광 화소행마다 배치되고, 상기 전류 제어부에 접속된 제1 제어선을 더 구비하고, 상기 제1 제어선은, 동일한 상기 구동 블록 내의 전체 발광 화소에서는 공통화되어 있고, 상이한 상기 구동 블록간에서는 독립되어 있는 것으로 해도 된다.
본 양태에 의하면, 제1 제어선 신호의 타이밍을 구동 블록 내에서 일치시키는 것이 가능해진다. 따라서, 발광 소자에 흐르는 구동 전류를 제어하는 신호를 출력하는 구동 회로의 부하가 저감된다. 또한, 상기 구동 블록화 및 발광 화소열마다 배치된 2개의 신호선에 의해, 제1 제어선에 의한 전류 제어부의 제어 동작 기간을 1프레임 기간 내에서 길게 취할 수 있으므로, 고정밀도의 구동 전류가 발광 소자에 흘러, 화상 표시 품질을 향상시키는 것이 가능해진다.
또한, 본 발명의 일양태에 관련된 표시 장치는, 발광 화소행마다 배치되고, 상기 전류 제어부에 접속된 제2 제어선을 더 구비하고, 상기 전류 제어부는, 소스 및 드레인의 한쪽이 상기 발광 소자의 다른쪽의 단자에 접속되고, 게이트-소스간에 인가되는 상기 신호 전압을, 드레인 전류인 상기 신호 전류로 변환하는 구동 트랜지스터와, 한쪽의 단자가 상기 구동 트랜지스터의 게이트에 접속되고, 다른쪽의 단자가 상기 구동 트랜지스터 소스에 접속된 제1 용량 소자와, 한쪽의 단자가 상기 구동 트랜지스터의 소스에 접속되고, 다른쪽의 단자가 상기 제1 제어선에 접속된 제2 용량 소자와, 게이트가 상기 제2 제어선에 접속되고, 소스 및 드레인이 상기 제1 전원선과 상기 발광 소자의 다른쪽의 단자의 사이에 삽입되고, 상기 구동 트랜지스터의 드레인 전류의 온 오프를 전환하는 제3 스위칭 트랜지스터를 구비하고, 상기 제1 스위칭 트랜지스터는, 게이트가 상기 주사선에 접속되고, 소스 및 드레인의 한쪽이 상기 제1 신호선에 접속되고, 소스 및 드레인의 다른쪽이 상기 구동 트랜지스터의 게이트에 접속되고, 상기 제2 스위칭 트랜지스터는, 게이트가 상기 주사선에 접속되고, 소스 및 드레인의 한쪽이 상기 제2 신호선에 접속되고, 소스 및 드레인의 다른쪽이 상기 구동 트랜지스터의 게이트에 접속되어 있는 것으로 해도 된다.
본 양태에 의하면, 전류 제어부는, 신호 전압을 신호 전류로 변환하는 구동 트랜지스터와, 신호 전압 및 고정 전압에 대응한 전압을 유지하는 제1 용량 소자와, 구동 트랜지스터의 게이트 및 소스 전위를 안정화하는 제2 용량 소자와, 드레인 전류의 온 오프를 전환하는 제3 스위칭 트랜지스터로 구성된다. 상기 전류 제어부의 회로 구성, 구동 블록화된 각 발광 화소에 대한 제어선, 주사선 및 신호선의 배치에 의해, 구동 트랜지스터의 역치 전압 보정 기간 및 그 타이밍을 동일 구동 블록 내에서 일치시키는 것이 가능해진다. 따라서, 전류 패스를 제어하는 신호를 출력하여 신호 전압을 제어하는 구동 회로의 부하가 저감한다. 또한, 상기 구동 블록화 및 발광 화소열마다 배치된 2개의 신호선에 의해, 구동 트랜지스터의 역치 전압 보정 기간을, 전체 발광 화소를 재기록하는 시간인 1프레임 기간(Tf) 내에서 크게 취할 수 있다. 이는, k번째의 구동 블록에 있어서 휘도 신호가 샘플링되어 있는 기간에, (k+1)번째의 구동 블록에 있어서 역치 전압 보정 기간이 설정됨에 의한 것이다. 따라서, 역치 전압 보정 기간은, 발광 화소행마다 분할되는 것이 아니라, 구동 블록마다 분할된다. 따라서, 표시 영역이 대면적화될수록, 발광 듀티를 감소시키지 않고, 1프레임 기간에 대한 상대적인 역치 전압 보정 기간을 길게 설정하는 것이 가능해진다. 이에 따라, 고정밀도로 보정된 신호 전압에 의거한 구동 전류가 발광 소자에 흘러, 화상 표시 품질이 향상된다. 또한, 제3 스위칭 트랜지스터에 의해, 구동 트랜지스터로의 신호 전압 인가 타이밍과 독립하여 발광 소자의 발광 동작을 제어하는 것이 가능해진다.
또한, 본 발명의 일양태에 관련된 표시 장치는, 상기 제2 제어선은, 동일 구동 블록 내의 전체 발광 화소에서는 공통화되어 있고, 상이한 구동 블록간에서는 독립되어 있는 것으로 해도 된다.
이에 따라, 제2 제어선에 의해 제3 스위칭 트랜지스터를 동일 블록 내에서 동시 제어함으로써, 동일 블록 내에서의 동시 발광을 실현하는 것이 가능해지고, 제2 제어선으로부터의 신호를 출력하는 구동 회로의 부하가 저감한다.
또한, 본 발명의 일양태에 관련된 표시 장치는, 발광 화소행마다 배치된 제2 제어선을 더 구비하고, 상기 전류 제어부는, 소스 및 드레인의 한쪽이 상기 발광 소자의 다른쪽의 단자에 접속되고, 게이트-소스간에 인가되는 상기 신호 전압을, 드레인 전류인 상기 신호 전류로 변환하는 구동 트랜지스터와, 한쪽의 단자가 상기 구동 트랜지스터의 게이트에 접속되고, 다른쪽의 단자가 상기 구동 트랜지스터의 소스에 접속된 제3 용량 소자와, 한쪽의 단자가 상기 구동 트랜지스터의 소스에 접속되고, 다른쪽의 단자가 상기 제1 제어선에 접속된 제4 용량 소자와, 게이트가 상기 제2 제어선에 접속되고, 소스 및 드레인의 한쪽이 상기 제3 용량 소자의 다른쪽의 단자에 접속되고, 소스 및 드레인의 다른쪽이 상기 구동 트랜지스터의 소스에 접속된 제4 스위칭 트랜지스터를 구비하고, 상기 제1 스위칭 트랜지스터는, 게이트가 상기 주사선에 접속되고, 소스 및 드레인의 한쪽이 상기 제1 신호선에 접속되고, 소스 및 드레인의 다른쪽이 상기 구동 트랜지스터의 게이트에 접속되고, 상기 제2 스위칭 트랜지스터는, 게이트가 상기 주사선에 접속되고, 소스 및 드레인의 한쪽이 상기 제2 신호선에 접속되고, 소스 및 드레인의 다른쪽이 상기 구동 트랜지스터의 게이트에 접속되어 있는 것으로 해도 된다.
본 양태에 의하면, 전류 제어부는, 신호 전압을 신호 전류로 변환하는 구동 트랜지스터와, 신호 전압 및 고정 전압에 대응한 전압을 유지하는 제3 용량 소자와, 구동 트랜지스터의 게이트 및 소스 전위를 안정화하는 제4 용량 소자와, 구동 트랜지스터의 소스와 제3 용량 소자의 도통 및 비도통을 전환하는 제4 스위칭 트랜지스터로 구성된다. 상기 전류 제어부의 회로 구성, 구동 블록화된 각 발광 화소에 대한 제어선, 주사선 및 신호선의 배치에 의해, 구동 트랜지스터의 역치 전압 보정 기간 및 그 타이밍을 동일 구동 블록 내에서 일치시키는 것이 가능해진다. 따라서, 전류 패스를 제어하는 신호를 출력하여 신호 전압을 제어하는 구동 회로의 부하가 저감된다. 또한, 상기 구동 블록화 및 발광 화소열마다 배치된 2개의 신호선에 의해, 구동 트랜지스터의 역치 전압 보정 기간을, 전체 발광 화소를 재기록하는 시간인 1프레임 기간(Tf) 내에서 크게 취할 수 있다. 이에 따라, 고정밀도로 보정된 신호 전압에 의거한 구동 전류가 발광 소자에 흘러, 화상 표시 품질이 향상된다. 또한, 제4 스위칭 트랜지스터의 배치에 의해, 제3 용량 소자에 정확한 신호 전압에 대응한 전압을 유지시키는 것이 가능해진다.
또한, 본 발명의 일양태에 관련된 표시 장치에 있어서, 상기 전류 제어부는, 소스 및 드레인의 한쪽이 제1 전원선에 접속되고, 소스 및 드레인의 다른쪽이 상기 발광 소자의 다른쪽의 단자에 접속되고, 게이트-소스간에 인가되는 상기 신호 전압을 상기 신호 전류로 변환하는 구동 트랜지스터와, 한쪽의 단자가 상기 구동 트랜지스터의 게이트에 접속된 제5 용량 소자와, 게이트가 상기 주사선에 접속되고, 소스 및 드레인의 한쪽이 상기 제5 용량 소자의 한쪽의 단자에 접속되고, 소스 및 드레인의 다른쪽이 참조 전원선에 접속된 제5 스위칭 트랜지스터와, 게이트가 상기 제1 제어선에 접속되고, 소스 및 드레인의 한쪽이 상기 제5 용량 소자의 다른쪽의 단자에 접속되고, 소스 및 드레인의 다른쪽이 상기 구동 트랜지스터의 소스에 접속된 제6 스위칭 트랜지스터를 구비하고, 상기 제1 스위칭 트랜지스터는, 게이트가 상기 주사선에 접속되고, 소스 및 드레인의 한쪽이 상기 제5 용량 소자의 다른쪽의 단자에 접속되고, 소스 및 드레인의 다른쪽이 상기 제1 신호선에 접속되고, 상기 제2 스위칭 트랜지스터는, 게이트가 상기 주사선에 접속되고, 소스 및 드레인의 한쪽이 상기 제5 용량 소자의 다른쪽의 단자에 접속되고, 소스 및 드레인의 다른쪽이 상기 제2 신호선에 접속되어 있는 것으로 해도 된다.
본 양태에 의하면, 전류 제어부는, 신호 전압을 신호 전류로 전환하는 구동 트랜지스터와, 신호 전압 및 고정 전압에 대응한 전압을 유지하는 제5 용량 소자와, 구동 트랜지스터의 게이트에 참조 전위를 부여하기 위한 제5 스위칭 트랜지스터와, 구동 트랜지스터의 소스와 제5 용량 소자의 도통 및 비도통을 전환하는 제6 스위칭 트랜지스터로 구성된다. 상기 전류 제어부의 회로 구성, 구동 블록화된 각 발광 화소에 대한 제어선, 주사선 및 신호선의 배치에 의해, 구동 트랜지스터의 초기화 기간 및 그 타이밍을 동일 구동 블록 내에서 일치시키는 것이 가능해진다. 따라서, 전류 패스를 제어하는 신호를 출력하여 신호 전압을 제어하는 구동 회로의 부하가 저감한다. 또한, 상기 구동 블록화 및 발광 화소열마다 배치된 2개의 신호 선에 의해, 구동 트랜지스터의 리셋 기간을, 전체 발광 화소를 재기록하는 시간인 1프레임 기간(Tf) 내에서 크게 취할 수 있다. 이에 따라, 고정밀도로 보정된 신호 전압에 의거한 구동 전류가 발광 소자에 흘러, 화상 표시 품질이 향상된다. 또한, 제6 스위칭 트랜지스터의 배치에 의해, 제5 용량 소자에 정확한 신호 전압에 대응한 전압을 유지시키는 것이 가능해진다.
또한, 본 발명의 일양태에 관련된 표시 장치에 있어서, 상기 제1 전원선은, 발광 화소행마다 배치되고, 상기 고정 전압보다도 낮은 전압인 제1 전압과, 상기 고정 전압보다도 높은 전압인 제2 전압을 공급하고, 상기 전류 제어부는, 소스 및 드레인의 한쪽이 상기 발광 소자의 다른쪽의 단자에 접속되고, 소스 및 드레인의 다른쪽이 상기 제1 전원선에 접속되고, 게이트-소스간에 인가되는 상기 신호 전압을, 드레인 전류인 상기 신호 전류로 변환하는 구동 트랜지스터와, 한쪽의 단자가 상기 구동 트랜지스터의 게이트에 접속되고, 다른쪽의 단자가 상기 구동 트랜지스터의 소스 및 드레인의 한쪽에 접속되고, 적어도 상기 신호 전압 혹은 상기 고정 전압에 대응한 전압을 유지하는 제6 용량 소자를 구비하고, 상기 제1 스위칭 트랜지스터는, 게이트가 상기 주사선에 접속되고, 소스 및 드레인의 한쪽이 상기 제1 신호선에 접속되고, 소스 및 드레인의 다른쪽이 상기 구동 트랜지스터의 게이트에 접속되고, 상기 제2 스위칭 트랜지스터는, 게이트가 상기 주사선에 접속되고, 소스 및 드레인의 한쪽이 상기 제2 신호선에 접속되고, 소스 및 드레인의 다른쪽이 상기 구동 트랜지스터의 게이트에 접속되고, 동일한 상기 구동 블록 내의 전체 발광 화소에 대하여, 상기 역치 검출 기간 및 상기 초기화 기간의 적어도 한쪽에 있어서는 상기 제1 전압 및 상기 제2 전압의 공급을 동일한 타이밍에서 제어하고, 상이한 상기 구동 블록간에서는, 상기 타이밍과 다른 타이밍에서 상기 제1 전압 및 상기 제2 전압의 공급을 제어하는 제어부를 구비하는 것으로 해도 된다.
본 양태에 의하면, 전류 제어부는, 신호 전압을 신호 전류로 변환하는 구동 트랜지스터와, 신호 전압 및 고정 전압에 대응한 전압을 유지하는 제6 용량 소자로 구성된다. 상기 전류 제어부의 회로 구성, 구동 블록화된 각 발광 화소에 대한 제어선, 주사선, 신호선 및 전원선의 배치에 의해, 구동 트랜지스터의 역치 전압 보정 기간 및 그 타이밍을 동일 구동 블록 내에서 일치시키는 것이 가능해진다. 따라서, 전류 패스를 제어하는 신호를 출력하여 신호 전압을 제어하는 구동 회로의 부하가 저감된다. 또한, 상기 구동 블록화 및 발광 화소열마다 배치된 2개의 신호선에 의해, 구동 트랜지스터의 역치 전압 보정 기간을, 전체 발광 화소를 재기록하는 시간인 1프레임 기간(Tf) 내에서 크게 취할 수 있다. 이에 따라, 고정밀도로 보정된 신호 전압에 의거한 구동 전류가 발광 소자에 흘러, 화상 표시 품질이 향상된다.
또한, 본 발명의 일양태에 관련된 표시 장치에 있어서, 상기 발광 소자는, 상기 신호 전압에 따라서 발광하는 유기 EL(Electro Luminescence) 소자인 것으로 해도 된다.
본 양태에 의하면, 액티브 매트릭스형의 유기 EL 표시 패널에 있어서, 구동 블록화 및 셀렉터 회로의 배치에 의해, 초기화 기간 및 역치 전압 보정 기간을 1프레임 기간 내에서 크게 취할 수 있어, 구동 회로의 출력 부하 및 비용의 저감, 및 실장 수율의 향상이 도모된다.
또한, 본 발명은, 이러한 특징적인 수단을 구비하는 표시 장치로서 실현할 수 있을 뿐만 아니라, 표시 장치에 포함되는 특징적인 수단을 단계로 하는 표시 장치의 제어 방법으로서 실현할 수 있다.
(실시의 형태 1)
이하, 본 발명의 실시의 형태 1에 대해서, 도면을 참조하면서 설명한다.
도 1은, 본 발명의 실시의 형태 1에 관련된 표시 장치의 전기적인 구성을 나타내는 블록도이다. 동 도면에 있어서의 표시 장치(1)는, 매트릭스형상으로 배치된 복수의 발광 화소를 가지는 표시 장치로서, 표시 패널(10)과, 제어 회로(20)를 구비한다. 표시 패널(10)은, 복수의 발광 화소(11A 및 11B)와, 신호선군(12)과 제어선군(13)과, 주사/제어선 구동 회로(14)와, 신호선 구동 회로(15)와, 셀렉터 회로(16)를 구비한다.
발광 화소(11A 및 11B)는, 표시 패널(10) 상에, 매트릭스형상으로 배치되어 있다. 여기에서, 발광 화소(11A 및 11B)는, 복수의 발광 화소행을 1구동 블록으로 하는 2이상의 구동 블록을 구성하고 있다. 구체적으로는, 발광 화소(11A)는, k(k는 자연수)번째의 구동 블록을 구성하고, 또한, 발광 화소(11B)는 (k+1)번째의 구동 블록을 구성한다. 이는, 예를 들면, 발광 화소(11A)는 홀수번째의 구동 블록을 구성하고, 발광 화소(11B)는 짝수번째의 구동 블록을 구성하는 것을 의미한다. 단, 표시 패널(10)을 N개의 구동 블록으로 분할했다고 하면, (k+1)은 N이하의 자연수이다.
신호선군(12)은, 발광 화소열마다 배치된 복수의 신호선으로 이루어진다. 여기에서, 각 발광 화소열에 대하여 2개의 신호선(제1 신호선(151) 및 제2 신호선(152))이 배치되어 있고, 홀수번째의 구동 블록의 발광 화소는 제1 신호선에 접속되고, 짝수번째의 구동 블록의 발광 화소는 제1 신호선과 상이한 제2 신호선에 접속되어 있다. 이와 같이, 이 2개의 신호선(제1 신호선(151) 및 제2 신호선(152))은, 발광 화소열마다 배치되고, 구동 트랜지스터의 역치 전압을 검출하기 위해서 및 구동 트랜지스터를 초기화하기 위한 고정 전압(기준 전압) 및 발광 화소의 휘도를 결정하는 신호 전압을 대응하는 발광 화소(11A 및 11B)에 부여하기 위한 것이다.
제어선군(13)은, 발광 화소행마다 배치된 주사선 및 제어선으로 이루어진다.
주사/제어선 구동 회로(14)는, 제어선군(13)의 각 주사선에 주사 신호를 제어선군(13)의 각 제어선에 제어 신호를 출력함으로써, 발광 화소가 가지는 회로 소자를 구동한다.
신호선 구동 회로(15)는, 발광 화소열마다 설치된 출력선에, 고정 전압 및 발광 화소의 휘도를 결정하는 신호 전압을 선택적으로 출력한다. 구체적으로는, 신호선 구동 회로(15)는, 신호선군(12)의 각 신호선에 셀렉터 회로(16)를 통하여 발광 휘도를 결정하는 신호 전압을 출력함으로써, 발광 화소가 가지는 회로 소자를 구동한다.
셀렉터 회로(16)는, 선택한 제1 신호선(151) 및 제2 신호선(152)중 어느 하나에 신호 전압 및 기준 전압을 배타적으로 공급하는 기능을 가진다. 구체적으로는, 셀렉터 회로(16)는, 출력선으로부터 출력되는 고정 전압(기준 전압) 또는 신호 전압을, 제1 신호선 및 제2 신호선 중 어느 하나에 선택적으로 공급하는, 발광 화소열마다 배치된 셀렉터를 제어한다. 상세한 것은 후술하므로 여기에서의 설명은 생략한다.
제어 회로(20)는, 주사/제어선 구동 회로(14)로부터 출력되는 주사 신호 및 제어 신호의 출력 타이밍 및 전압 레벨을 제어한다. 또한, 제어 회로(20)는, 신호선 구동 회로(15)로부터 출력되는 신호 전압 또는 기준 전압을 출력하는 타이밍을 제어한다.
또한, 제어 회로(20)는, 주사/제어선 구동 회로(14)로부터 출력되는 제어 신호에 의해, 제1 신호선 및 제2 신호선에 신호 전압 및 기준 전압(고정 전압)이 서로 배타적으로 공급되도록, 셀렉터 회로(16)의 신호선 선택 동작을 제어하는 셀렉터 제어부이기도 한다.
또한, 제어 회로(20), 주사/제어선 구동 회로(14) 및 신호선 구동 회로(15)는, 각 발광 화소의 동작을 제어하는 제어부를 구성한다. 제어 회로(20)는, 동일한 구동 블록 내의 전체 발광 화소에서는, 각 발광 화소에 기준 전압을 인가하여 화소 회로의 역치 전압을 검출하는 역치 검출 기간 및 화소 회로를 초기화하는 초기화 기간의 적어도 한쪽을 공통화하고, 상이한 구동 블록간에서는, 구동 블록 내에서 공통화된 역치 검출 기간 및 초기화 기간의 적어도 한쪽을 다르게 한다. 여기에서, 동일한 구동 블록 내에 있어서, 상기 역치 검출 기간 및 상기 초기화 기간의 적어도 한쪽을 공통화한다는 것은, 당해 기간의 개시 시각 및 종료 시각을 동일한 구동 블록 내에 있어서의 각 발광 화소에 있어서 일치시키는 것을 말한다. 또한, 상이한 구동 블록간에서, 구동 블록 내에서 공통화된 상기 역치 검출 기간 및 상기 초기화 기간의 적어도 한쪽을 다르게 한다는 것은, 당해 기간의 개시 시각 및 종료 시각을 상이한 구동 블록간에 있어서의 각 발광 화소에 있어서 다르게 하고, 또한, 상이한 구동 블록간에 있어서 당해 기간을 중복시키지 않는 것을 말한다.
도 2a는, 본 발명의 실시의 형태 1에 관련된 표시 장치에 있어서의 홀수 구동 블록의 발광 화소의 구체적인 회로 구성도이며, 도 2b는, 본 발명의 실시의 형태 1에 관련된 표시 장치에 있어서의 짝수 구동 블록의 발광 화소의 구체적인 회로 구성도이다. 도 2a 및 도 2b에 기재된 발광 화소(11A 및 11B)는, 모두, 유기 EL(Electro Luminescence) 소자(113)와, 구동 트랜지스터(114)와, 스위칭 트랜지스터(115 및 116)와, 정전 유지 용량(117 및 118)과, 제2 제어선(131)과, 제1 제어선(132)과, 주사선(133)과, 제1 신호선(151)과, 제2 신호선(152)을 구비한다. 여기에서, 구동 트랜지스터(114)와, 스위칭 트랜지스터(116)와, 정전 유지 용량(117 및 118)은, 전류 제어부(100)를 구성하고 있다.
전류 제어부(100)는, 제1 전원선(전원선(112)) 및, 발광 소자(유기 EL 소자(113))의 다른쪽의 단자 및 제1 제어선에 접속되고, 신호 전압을 신호 전류로 변환한다. 구체적으로는, 전류 제어부(100)는, 제1 전원선인 전원선(110), 유기 EL 소자(113)의 애노드, 제2 제어선(131), 제1 제어선(132) 및 스위칭 트랜지스터(115)의 소스 및 드레인의 한쪽의 단자에 접속되어 있다. 이 구성에 의해, 전류 제어부(100)는, 제1 신호선(151) 또는 제2 신호선(152)으로부터 공급되는 신호 전압을 구동 트랜지스터(114)의 소스 드레인 전류인 신호 전류로 변환하는 기능을 가진다.
유기 EL 소자(113)는, 한쪽의 단자가 제2 전원선에 접속되고, 신호 전압에 따른 신호 전류가 흐름으로써 발광한다. 구체적으로는, 캐소드가 제2 전원선인 전원선(112)에 접속되고 애노드가 구동 트랜지스터(114)의 소스에 접속된 발광 소자이며, 구동 트랜지스터(114)의 구동 전류가 흐름으로써 발광한다.
구동 트랜지스터(114)는, 본 발명의 전류 제어부에 포함되고, 소스 및 드레인의 한쪽이 상기 발광 소자의 다른쪽의 단자에 접속되고, 게이트-소스간에 인가되는 상기 신호 전압을, 드레인 전류인 상기 신호 전류로 변환한다. 구체적으로는, 게이트-소스간에 신호 전압에 대응한 전압이 인가됨으로써, 당해 전압에 대응한 소스-드레인간 전류를 변환한다. 그리고 이 소스-드레인간 전류는, 구동 전류로서 유기 EL 소자(113)에 공급된다. 구동 트랜지스터(114)는, 예를 들면, n형의 박막 트랜지스터(n형 TFT)로 구성된다.
스위칭 트랜지스터(115)는, 주사선(133)이 게이트 전극에 접속되고, 소스 및 드레인의 한쪽이 제1 신호선(151)에 접속된 제3 스위칭 트랜지스터이며, 소스 및 드레인의 다른쪽이 전류 제어부에 접속되어, 제1 신호선(151)과 전류 제어부의 도통 및 비도통을 전환한다. 구체적으로는, 게이트가 주사선(133)에 접속되고, 소스 및 드레인의 한쪽이 구동 트랜지스터(114)의 게이트에 접속되어 있다. 또한, 그 소스 및 드레인의 다른쪽은, 홀수 구동 블록의 발광 화소(11A)에 있어서는, 제1 신호선(151)에 접속되고, 제1 스위칭 트랜지스터로서 기능하고, 짝수 구동 블록의 발광 화소(11B)에 있어서는, 제2 신호선(152)에 접속되어, 제2 스위칭 트랜지스터로서 기능한다.
스위칭 트랜지스터(116)는, 게이트가 제2 제어선(131)에 접속되고, 소스 및 드레인의 다른쪽이 플러스 전원선인 전원선(110)에 접속된 제3 스위칭 트랜지스터이다. 스위칭 트랜지스터(116)는, 구동 트랜지스터(114)의 소스-드레인간 전류를 온 오프시키는 기능을 가진다.
또한, 스위칭 트랜지스터(116)는, 그 소스 및 드레인이 전원선(110)과 유기 EL 소자의 애노드의 사이에 접속되어 있으면 된다. 이 배치에 의해, 구동 트랜지스터(114)의 소스-드레인간 전류를 온 오프시키는 것이 가능해진다. 스위칭 트랜지스터(115 및 116)는, 예를 들면, n형의 박막 트랜지스터(n형 TFT)로 구성된다.
정전 유지 용량(117)은, 한쪽의 단자가 구동 트랜지스터(114)의 게이트에 접속되고, 다른쪽의 단자가 구동 트랜지스터(114)의 소스에 접속된 제1 용량 소자이다. 정전 유지 용량(117)은, 제1 신호선(151) 또는 제2 신호선(152)으로부터 공급된 신호 전압에 대응한 전하를 유지하고, 예를 들면, 스위칭 트랜지스터(115)가 오프 상태로 된 후에, 구동 트랜지스터(114)로부터 유기 EL 소자(113)로 공급하는 신호 전류를 제어하는 기능을 가진다.
정전 유지 용량(118)은, 정전 유지 용량(117)의 다른쪽의 단자와 제1 제어선(132)의 사이에 접속된 제2 용량 소자이다. 정전 유지 용량(118)은, 우선, 정상 상태에 있어서 구동 트랜지스터(114)의 소스 전위를 기억하고, 신호 전압이 스위칭 트랜지스터(115)로부터 인가된 경우라도 그 소스 전위의 정보는 정전 유지 용량(117)과 정전 유지 용량(118)의 사이의 노드에 남는다. 또한, 이 타이밍에서의 소스 전위란 구동 트랜지스터(114)의 역치 전압이다. 그 후, 상기 신호 전압의 유지로부터 발광까지의 타이밍이 발광 화소행마다 달라도, 정전 유지 용량(117)의 다른쪽의 단자의 전위가 확정되므로 구동 트랜지스터(114)의 게이트 전압이 확정된다. 한편, 구동 트랜지스터(114)의 소스 전위는 이미 정상 상태이므로, 정전 유지 용량(118)은, 결과적으로 구동 트랜지스터(114)의 소스 전위를 유지하는 기능을 가진다.
제2 제어선(131)은, 발광 화소행마다 배치되고, 동일한 상기 구동 블록 내의 전체 발광 화소에서는 공통화되어 있고, 상이한 상기 구동 블록간에서는 독립되어 있다. 여기에서, 제2 제어선(131)이 동일한 구동 블록 내의 전체 발광 화소에서 공통화되어 있다는 것은, 주사/제어선 구동 회로(14)로부터 출력되는 하나의 제어 신호가, 동일한 구동 블록 내의 제2 제어선(131)에 동시에 공급되는 것을 말한다. 예를 들면, 동일한 구동 블록 내에서는, 주사/제어선 구동 회로(14)에 접속된 1개의 제어선이, 발광 화소행마다 배치된 제2 제어선(131)에 분기하고 있다. 또한, 제2 제어선(131)이, 상이한 구동 블록간에서는 독립되어 있다는 것은, 주사/제어선 구동 회로(14)로부터 출력되는 개별의 제어 신호가, 복수의 구동 블록에 대하여 공급되는 것을 말한다. 예를 들면, 제2 제어선(131)이, 주사/제어선 구동 회로(14)에 구동 블록마다, 개별로 접속되어 있다. 구체적으로는, 제2 제어선(131)은, 주사/제어선 구동 회로(14)에 접속되고, 발광 화소(11A 및 11B)를 포함하는 화소행에 속하는 각 발광 화소에 접속되어 있다. 이에 따라, 제2 제어선(131)은, 구동 트랜지스터(114)의 소스-드레인간 전류를 온 오프하는 타이밍을 공급하는 기능을 가진다.
제1 제어선(132)은, 발광 화소행마다 배치되고, 동일한 상기 구동 블록 내의 전체 발광 화소에서는 공통화되어 있고, 상이한 상기 구동 블록간에서는 독립되어 있다. 구체적으로는, 제1 제어선(132)은, 주사/제어선 구동 회로(14)에 접속되고, 발광 화소(11A 및 11B)를 포함하는 화소행에 속하는 각 발광 화소에 접속되어 있다. 이에 따라, 제1 제어선(132)은, 전압 레벨을 전환함으로써, 구동 트랜지스터(114)의 역치 전압을 검출하는 환경을 갖추는 기능을 가진다.
주사선(133)은, 발광 화소(11A 및 11B)를 포함하는 화소행에 속하는 각 발광 화소에 신호 전압 또는 구동 트랜지스터(114)의 역치 전압을 검출하기 위한 기준 전압(고정 전압)을 기입하는 타이밍을 공급하는 기능을 가진다.
제1 신호선(151) 및 제2 신호선(152)은, 셀렉터 회로(16)에 접속되고, 각각, 발광 화소(11A 및 11B)를 포함하는 화소열에 속하는 각 발광 화소에 접속되고, 구동 트랜지스터(114)의 역치 전압을 검출하기 위한 기준 전압과, 발광 강도를 결정하는 신호 전압을 공급하는 기능을 가진다.
또한, 도 2a 및 도 2b에는 기재되어 있지 않지만, 전원선(110) 및 전원선(112)은, 각각, 다른 발광 화소에도 접속되어 있고 전압원에 접속되어 있다.
다음에, 셀렉터 회로(16)의 회로 구성 및 그 기능을 상세하게 설명한다. 도 3은, 본 발명의 실시의 형태에 관련된 표시 장치가 가지는 셀렉터 회로 및 그 주변 회로의 회로 구성도이다.
셀렉터 회로(16)는, 발광 화소열마다 배치된 셀렉터인 선택 트랜지스터(161) 및 선택 트랜지스터(162)를 구비한다. 셀렉터 회로(16)에서는, 선택 트랜지스터(161) 또는 선택 트랜지스터(162)가 제어됨으로써, 신호선 구동 회로(15)가 구비하는 데이터 드라이버(150)의 출력선에 출력되는 고정 전압 또는 신호 전압을, 제1 신호선(151) 및 제2 신호선(152)중 어느 하나에 선택적으로 공급한다. 구체적으로는, 제1 셀렉터 제어선(141)에 의해 선택 트랜지스터(161)가 제어되고, 제2 셀렉터 제어선(142)에 의해 선택 트랜지스터(162)가 제어된다.
또한, 신호선 구동 회로(15)는, 발광 화소열마다 데이터 드라이버(150)를 구비한다. 데이터 드라이버(150)는, 제어 회로(20)로부터의 입력 신호에 대응한 신호 전압을, 접속된 발광 화소열에 출력하는 IC이다.
선택 트랜지스터(161)는, 본 원의 셀렉터에 상당하고, 소스 및 드레인의 한쪽이 제1 신호선(151)에 접속되어 있고, 소스 및 드레인의 다른쪽이 데이터 드라이버(150)의 출력선에 접속되어 있고, 또한, 게이트가 제1 셀렉터 제어선(141)과 접속되어 있다. 선택 트랜지스터(161)는, 제1 셀렉터 제어선(141)에 의해 게이트가 온 오프됨으로써, 데이터 드라이버(150)에서 출력되는 기준 전압(고정 전압) 또는 신호 전압을, 제1 신호선(151)에 선택적으로 공급한다. 예를 들면, 제1 셀렉터 제어선(141)의 전압 레벨이 HIGH일 때, 선택 트랜지스터(161)가 온 상태로 되어, 데이터 드라이버(150)가 공급하는 신호 전압 또는 기준 전압을 제1 신호선(151)에 공급한다. 또한, 예를 들면, 제1 셀렉터 제어선(141)의 전압 레벨이 LOW일 때, 선택 트랜지스터(161)는 오프 상태로 되어, 데이터 드라이버(150)의 출력선과는 절단된다.
마찬가지로, 선택 트랜지스터(162)는, 본원의 셀렉터에 상당하고 소스 및 드레인의 한쪽이 제2 신호선(152)에 접속되어 있고, 소스 및 드레인의 다른쪽이 데이터 드라이버(150)의 출력선에 접속되어 있고, 또한, 게이트가 제2 셀렉터 제어선(142)과 접속되어 있다. 선택 트랜지스터(162)는, 제2 셀렉터 제어선(142)에 의해 게이트가 온 오프됨으로써, 데이터 드라이버(150)에서 출력되는 기준 전압(고정 전압) 또는 신호 전압을, 제2 신호선(152)에 선택적으로 공급한다. 예를 들면, 제2 셀렉터 제어선(142)의 전압 레벨이 HIGH일 때, 선택 트랜지스터(162)가 온 상태로 되어, 데이터 드라이버(150)가 공급하는 신호 전압 또는 기준 전압을 제2 신호선(152)에 공급한다. 또한, 예를 들면, 제2 셀렉터 제어선(142)의 전압 레벨이 LOW일 때, 선택 트랜지스터(162)는 오프 상태로 되어, 데이터 드라이버(150)의 출력선과는 절단된다.
제1 셀렉터 제어선(141) 및 제2 셀렉터 제어선(142)은, 예를 들면, 도 3에 도시하는 바와 같이, 주사/제어선 구동 회로(14)에 접속되고, 선택 트랜지스터(161) 및 선택 트랜지스터(161)의 소스-드레인간 전류를 온 오프하는 타이밍을 공급하는 기능을 가진다. 구체적으로는, 제1 셀렉터 제어선(141) 및 제2 셀렉터 제어선(142)은, 그 전압 레벨(예를 들면 HIGH와 LOW)이 배타적으로 제어된다. 이에 따라, 데이터 드라이버(150)의 출력선에 출력되는 기준 전압(고정 전압) 또는 신호 전압을, 제1 신호선(151) 및 제2 신호선(152)중 어느 하나에 선택적으로 공급할 수 있다.
또한, 종래의 신호선 구동 회로에서는, 신호선의 개수와 동 수의 데이터 드라이버(IC) 및 출력선을 배치하고, 신호선마다 독립하여 신호 전압을 구동할 필요가 있었다. 본 발명에서는, 신호선 구동 회로(15)와 신호선군(12)의 사이에, 셀렉터 회로(16)가 배치되어 있으므로, 1발광 화소열에 대하여 배치된 2개의 신호선에 대하여, 신호선 구동 회로(15)의 출력선이 1개로 되어 있으므로, 신호선 구동 회로(15)를 소형화할 수 있어, 데이터 드라이버(150)의 실장수 및 출력선의 감소에 따른 구동 회로 실장을 위한 비용 저감 및 실장 수율의 향상을 도모할 수 있다.
또한, 제1 셀렉터 제어선(141) 및 제2 셀렉터 제어선(142)은, 상기 기능을 가지면, 주사/제어선 구동 회로(14)에 접속되어 있지 않아도 되고, 예를 들면, 제어 회로(20)에 직접 접속되어 있어도 된다.
다음에, 제2 제어선(131), 제1 제어선(132), 주사선(133), 제1 신호선(151) 및 제2 신호선(152)의 발광 화소간에 있어서의 접속 관계에 대해서 설명한다.
도 4는, 본 발명의 실시의 형태 1에 관련된 표시 장치가 가지는 표시 패널의 일부를 나타내는 회로 구성도이다. 동 도면에는, 2개의 인접하는 구동 블록 및 각 제어선, 각 주사선 및 각 신호선이 기재되어 있다. 도면 및 이하의 설명에서는, 각 제어선, 각 주사선 및 각 신호선을 “부호(블록 번호, 당해 블록에 있어서의 행 번호)”또는 “부호(블록 번호)”로 표시하고 있다.
상기 기재와 같이, 구동 블록은, 복수의 발광 화소행으로 구성되어 있고, 표시 패널(10) 중에는 2이상의 구동 블록이 존재한다. 예를 들면, 도 4에 기재된 각 구동 블록은, m행의 발광 화소행으로 구성되어 있다.
도 4의 상단에 기재된 k번째의 구동 블록에서는, 제2 제어선(131(k))이 당해 구동 블록 내의 전체 발광 화소(11A)가 가지는 스위칭 트랜지스터(116)의 게이트에 공통되게 접속되어 있다. 또한, 제1 제어선(132(k))이 당해 구동 블록 내의 전체 발광 화소(11A)가 가지는 정전 유지 용량(118)에 공통되게 접속되어 있다. 한편, 주사선(133(k, 1))∼주사선(133(k, m))은, 각각, 발광 화소행마다 개별로 접속되어 있다. 또한, 도 4의 하단에 기재된 (k＋1)번째의 구동 블록도, k번째의 구동 블록과 동일한 접속이 행해지고 있다. 단, k번째의 구동 블록에 접속된 제2 제어선(131(k))과 (k＋1)번째의 구동 블록에 접속된 제2 제어선(131(k＋1))은, 상이한 제어선이며, 주사/제어선 구동 회로(14)로부터 개별의 제어 신호가 출력된다. 또한, k번째의 구동 블록에 접속된 제1 제어선(132(k))과 (k＋1)번째의 구동 블록에 접속된 제1 제어선(132(k＋1))은, 상이한 제어선이며, 주사/제어선 구동 회로(14)로부터 개별 제어 신호가 출력된다.
또한, k번째의 구동 블록에서는, 제1 신호선(151)이 당해 구동 블록 내의 전체 발광 화소(11A)가 가지는 스위칭 트랜지스터(115)의 소스 및 드레인의 다른쪽에 접속되어 있다. 한편, (k＋1)번째의 구동 블록에서는, 제2 신호선(152)이 당해 구동 블록 내의 전체 발광 화소(11B)가 가지는 스위칭 트랜지스터(115)의 소스 및 드레인의 다른쪽에 접속되어 있다.
상기 기재한 바와 같이, 구동 블록화를 행함으로써, 구동 트랜지스터(114)의 드레인으로의 전압 인가의 온 오프를 제어하는 제2 제어선(131)의 개수가 삭감된다. 또한, 구동 트랜지스터(114)의 역치 전압(Vth)을 검출하는 Vth 검출 회로를 제어하는 제1 제어선(132)의 개수가 삭감된다. 따라서, 이 제어선에 구동 신호를 출력하는 주사/제어선 구동 회로(14)의 출력 개수가 저감하여, 회로 규모의 삭감을 가능하게 한다.
다음에, 본 실시의 형태에 관련된 표시 장치(1)의 구동 방법에 대해서 도 5를 이용하여 설명한다. 또한, 여기에서는, 도 2a 및 도 2b에 기재된 구체적 회로 구성을 가지는 표시 장치에 대한 구동 방법을 상세하게 설명한다.
도 5는, 본 발명의 실시의 형태 1에 관련된 표시 장치의 구동 방법의 동작 타이밍차트이다. 동 도면에 있어서, 가로축은 시간을 나타내고 있다. 또한, 세로 방향에는, 위로부터 순서대로, k번째의 구동 블록의 주사선(133(k, 1), 133(k, 2) 및 133(k, m)), 제1 신호선(151), 제2 제어선(131(k)) 및 제1 제어선(132(k))에 발생하는 전압의 파형도가 도시되어 있다. 또한, 이들에 연속하여, (k＋1)번째의 구동 블록의 주사선(133(k＋1, 1), 133(k＋1, 2) 및 133(k＋1, m)), 제2 신호선(152), 제2 제어선(131(k＋1)) 및 제1 제어선(132(k＋1))에 발생하는 전압의 파형도가 도시되어 있다. 또한, 도 6은, 본 발명의 실시의 형태 1에 관련된 표시 장치가 가지는 발광 화소의 상태 천이도이다. 또한, 도 7은, 본 발명의 실시의 형태 1에 관련된 표시 장치의 동작 플로우챠트이다.
우선, 시각 t0의 직전에는, 주사선(133(k, 1)∼133(k, m))의 전압 레벨은 모두 LOW이며, 제1 제어선(132(k)) 및 제2 제어선(131(k))도 LOW이다. 도 6(a)와 같이, 제2 제어선(131(k))을 LOW로 한 순간부터, 스위칭 트랜지스터(116)는 오프 상태로 된다. 이에 따라, 유기 EL 소자(113)는 소광(消光)하고, k블록에 있어서의 발광 화소의 일제 발광이 종료한다. 동시에, k블록에 있어서의 비발광 기간이 개시된다.
다음에, 시각 t0에 있어서, 주사/제어선 구동 회로(14)는, 주사선(133(k, 1)∼133(k, m))의 전압 레벨을 동시에 LOW로부터 HIGH로 변화시켜, 스위칭 트랜지스터(115)를 온 상태로 한다. 단, 이때, 이미 제2 제어선(131(k))은 LOW로 되고 스위칭 트랜지스터(116)는 오프로 되어 있다(도 7의 S11).
또한, 이때, 제1 신호선(151)의 전압 레벨은, 신호 전압으로부터 구동 트랜지스터(114)가 오프로 되는 기준 전압으로 변화된다(도 7의 S12).
구체적으로는, 이 제1 신호선(151)은, 시각 t0이전에 있어서, 신호선 구동 회로(15)에서, 셀렉터 회로(16)를 통하여, 신호 전압이 부여되어 있고, 시각 t0부터 일정 기간, 셀렉터 회로(16)를 통하여, 기준 전압이 부여된다. 그 후, 제1 신호선(151)은, 셀렉터 회로(16)에서, 신호선 구동 회로(15)와의 접속이 절단되지만, 제1 신호선(151)이 가지는 기생 용량에 의해, 이 기준 전압을 유지한다. 이 때문에, 제1 신호선(151)은, 그 후, 셀렉터 회로(16)를 통하여 신호선 구동 회로(15)와 접속되고, 신호 전압이 부여될 때까지, 그 기준 전압을 유지하게 된다. 또한, 신호선 구동 회로(15)는, 시각 t0에 있어서, 셀렉터 회로(16)를 통하여, 일정 기간, 기준 전압을 제1 신호선(151)에 출력한 후, 셀렉터 회로(16)를 통하여, 제2 신호선(152)에 신호 전압을 출력한다.
여기에서, 셀렉터 회로(16)를 이용하여, 제1 신호선(151)의 전압을 기준 전압으로부터 신호 전압으로 변화시키는 방법에 대해서 설명한다.
도 8은, 본 발명의 실시의 형태 1에 관련된 표시 장치가 가지는 셀렉터 회로를 구동하기 위한 동작 타이밍 차트이다.
도 8(a)에 있어서, 세로축은, 표시 패널의 행수를 모식적으로 도시하고 있고, 가로축은 시간을 나타내고 있다. 도 8(a)에서는, 구배가 있는 직선이, 1프레임 기간에 있어서, k번째∼k＋3의 4개의 구동 블록에 순서대로 인가되는 신호 전압의 양태를 나타내고 있다. 또한, 구배가 없는 고른 직선이, 데이터 드라이버(150)가 기준 전압을 출력하는 기간, 또한, 어떠한 구동 블록에도 신호 전압이 인가되지 않는 기간인 것을 나타내고 있다.
또한, 도 8(b)에 있어서, 가로축은 시간을 나타내고 있다. 세로 방향에는, 위로부터 순서대로, k번째∼k＋3의 4개의 구동 블록의 주사선에 발생하는 전압의 파형도와, 제1 신호선(151), 제2 신호선(152), 제1 셀렉터 제어선(141), 제2 셀렉터 제어선(142), 및 데이터 드라이버(150)에 발생하는 전압의 파형도가 나타나 있다. 도 8(b)에는, 4개의 구동 블록의 주사선으로서, 예를 들면, 발광 화소(11B)가 가지는 회로 소자를 구동하기 위한 k번째의 구동 블록의 주사선(133(k, 1), …133(k, m)), 발광 화소(11A)가 가지는 회로 소자를 구동하기 위한 k＋1번째의 구동 블록의 주사선(133(k＋1, 1), …133(k＋1, m)), 발광 화소(11B)가 가지는 회로 소자를 구동하기 위한 k＋2번째의 구동 블록의 주사선(133(k＋2, 1), …133(k＋2, m)), 발광 화소(11A)가 가지는 회로 소자를 구동하기 위한 k＋3번째의 구동 블록의 주사선(133(k＋3, 1), …133(k＋3, m))이 표시되어 있다.
도 9a는, 신호선 구동 회로(15)에서 기준 전압이 제1 신호선(151)에 공급되는 일정 기간의 상태에 대해서 설명하기 위한 도면이다. 도 9b는, 신호선 구동 회로(15)에서 신호 전압이 제2 신호선(152)에 공급되어 있는 상태에 대해서 설명하기 위한 도면이다. 도 9c는, 신호선 구동 회로(15)에서 기준 전압이 제2 신호선(152)에 공급되는 일정 기간의 상태에 대해서 설명하기 위한 도면이다. 도 9d는, 신호선 구동 회로(15)에서 신호 전압이 제1 신호선(151)에 공급되어 있는 상태에 대해서 설명하기 위한 도면이다.
도 8(b)에 도시하는 바와같이, 신호선 구동 회로(15)가 가지는 데이터 드라이버(150)는, 신호 전압 및 기준 전압을 배타적으로 공급(출력)하고 있다. 데이터 드라이버(150)는, 1프레임 기간에 있어서, 예를 들면 기간(T1－1) 및 기간(T2－1)으로 표시되는 일정 기간만 기준 전압을 공급하고, 예를 들면 기간(T1－2) 및 기간(T2－2)으로 표시되는 그 외의 기간에 신호 전압을 공급하고 있다.
예를 들면 기간(T1－1)로 표시되는 일정 기간에서는, 제1 셀렉터 제어선(141)의 전압 레벨이 HIGH이며, 제2 셀렉터 제어선(142)의 전압 레벨이 LOW이며, 또한, 데이터 드라이버(150)에서 제1 신호선(151)에 기준 전압이 공급되어 있다. 이때, 기간(T1－1)에 대응하는 k＋2번째의 구동 블록 내에서는, 주사/제어선 구동 회로(14)에 의해, 주사선(133(k＋2, 1)∼133(k＋2, m))의 전압 레벨이 동시에 LOW로부터 HIGH로 변화되어, 스위칭 트랜지스터(115)가 온 상태로 되어 있다.
이 때문에, 기간(T1－1)에서는, 도 9a에 도시되는 바와같이, 기준 전압이 데이터 드라이버(150)에서 공급되어, 제1 신호선(151)이 가지는 기생 용량에 충전(SAMPLE)되게 된다.
다음에, 기간(T1－2)으로 표시되는 기간에서는, 제1 셀렉터 제어선(141)의 전압이 LOW이며, 제2 셀렉터 제어선(142)의 전압 레벨이 HIGH이므로, 데이터 드라이버(150)에서 제2 신호선(152)에 신호 전압이 공급되어 있다. 이때, k＋1번째의 구동 블록 내에서는, 발광 화소(11A)가 가지는 유기 EL 소자(113)의 발광이 이루어져 있다.
이 때문에, 기간(T1－2)에 있어서, 도 9b에 나타내는 바와같이, 신호 전압이 데이터 드라이버(150)에서 제2 신호선(152)에 공급되고, 제2 신호선(152)에 속하는 발광 화소(여기서는, (k＋1)번째의 구동 블록 내의 전체 발광 화소(11A))에서는, 공급된 신호 전압에 따라서 발광하게 된다. 한편, 제1 신호선(151)은, 신호선 구동 회로(15)와의 접속이 절단되어 있지만, 제1 신호선(151)이 가지는 기생 용량에 의해, 데이터 드라이버(150)에서 T1－1로 공급된 기준 전압을 유지하고 있다(Hold).
다음에, 기간(T2－1)으로 표시되는 일정 기간에서는, 제1 셀렉터 제어선(141)의 전압 레벨이 LOW이며, 제2 셀렉터 제어선(142)의 전압 레벨이 HIGH이다. 그리고 제2 신호선(152)에는, 데이터 드라이버(150)에서 기준 전압이 공급된다. 이때, 기간(T2－1)에 대응하는 k＋3번째의 구동 블록 내에서는, 주사/제어선 구동 회로(14)에 의해, 주사선(133(k＋3, 1)∼133(k＋3, m))의 전압 레벨이 동시에 LOW로부터 HIGH로 변화되어, 스위칭 트랜지스터(115)가 온 상태로 되어 있다.
이 때문에, 기간(T2－1)에서는, 도 9c에 도시되는 바와같이, 기준 전압이 데이터 드라이버(150)에서 공급되어, 제2 신호선(152)이 가지는 기생 용량에 충전(SAMPLE)되게 된다.
다음에, 기간(T2－2)으로 표시되는 기간에서는, 제1 셀렉터 제어선(141)의 전압 레벨이 HIGH이며, 제2 셀렉터 제어선(142)의 전압 레벨이 LOW이며, 데이터 드라이버(150)에서 제1 신호선(151)에 신호 전압이 공급되고 있다. 이때, k＋2번째의 구동 블록 내에서는, 발광 화소(11B)가 가지는 유기 EL 소자(113)의 발광이 이루어져 있다.
이 때문에, 기간(T2－2)에 있어서, 도 9d에 도시되는 바와같이, 신호 전압이 데이터 드라이버(150)에서 제1 신호선(151)에 공급되고, 제1 신호선(151)에 속하는 발광 화소(여기서는, (k＋2)번째의 구동 블록 내의 전 발광 화소(11B))에서는, 공급된 신호 전압에 따라서 발광하게 된다. 한편, 제2 신호선(152)은, 신호선 구동 회로(15)와의 접속이 절단되어 있지만, 제2 신호선(152)이 가지는 기생 용량에 의해, 데이터 드라이버(150)에서 T2－1로 공급된 기준 전압을 유지하고 있다(Hold).
이와같이 구동시킴으로써, 기준 신호 전압을 공급하는 전용 기준 신호선이 없어도, 제1 신호선(151) 및 제2 신호선(152)이 가지는 기생 용량을 이용하여, 제1 신호선(151) 및 제2 신호선(152) 각각에 기준 전압을 유지시킬 수 있다.
이하, 다시, 본 실시의 형태에 관련된 표시 장치(1)의 구동 방법에 대해서 설명한다.
본 시각 즉 도 5에 표시한 시각 t0에 있어서는, 도 9a에 나타내는 바와같이, 기준 전압이 데이터 드라이버(150)에서 공급되어, 제1 신호선(151)이 가지는 기생 용량에 충전(SAMPLE)된다. 그리고 시각 t5a까지의 사이에, 제1 신호선(151)은, 도 9b에 나타내는 바와같이, 그 기준 전압을 유지(Hold)하고 있다. 한편, 시각 t5까지의 사이, 신호 전압이 데이터 드라이버(150)에서 제2 신호선(152)에 공급되고, 제2 신호선(152)에 속하는 발광 화소가, 공급된 신호 전압에 따라서 발광 개시하게 된다. 즉, 시각 t0부터 시각 t1의 사이에, 기간(T1－1)과 일부 기간(T1－2)이 포함되어 있다. 또한, t5과 t8는 동 시각으로 할 수 있다.
이와같이, 기준 전압이 제1 신호선(151)에 유지되고, 제1 신호선(151)에 유지되어 있는 기준 신호 전압이, 온 상태인 스위칭 트랜지스터(115)를 통하여, 구동 트랜지스터(114)의 게이트에 인가된다.
다음에, 시각 t1에 있어서, 주사/제어선 구동 회로(14)는, 제1 제어선(132(k))의 전압 레벨을 LOW로부터 HIGH로 변화시키고, 일정 기간을 거친 후, 시각 t2에 있어서 LOW로 변화시킨다(도 7의 S13). 단, 이때, 제2 제어선(131(k))의 전압 레벨은 LOW로 유지되어 있으므로, 구동 트랜지스터(114)의 소스 전극(S(M))과 유기 EL 소자(113)의 캐소드 전극의 사이의 전위차는, 유기 EL 소자(113)의 역치 전압에 점차 가까워진다. 여기에서, 예를 들면, 기준 신호 전압 및 전원선(112) 전위를 0V로 하고, 제1 제어선(132(k))의 HIGH 전압 레벨(VgH)과 LOW 전압 레벨(VgL)의 전위차(VgH－VgL)를 ΔVreset, 정전 유지 용량(118)의 정전 용량치를 C2, 유기 EL 소자(113)의 정전 용량 및 역치 전압을, 각각 CEL 및 VT(EL)로 한다. 이때, 제1 제어선(132(k))의 전압 레벨을 LOW로부터 HIGH로 한 순간, 구동 트랜지스터(114)의 소스 전극(S(M))의 전위 Vs는, C2과 CEL로 분배되는 전압과, VT(EL)의 합과 거의 같고,
[수 1]
이 된다. 그 후, 도 6(b)에 도시하는 바와같이, 유기 EL 소자(113)의 자기 방전이 이루어짐으로써, 상기 Vs는, 정상 상태에서는, VT(EL)에 점차 가까워진다. 즉, Vs→VT(EL)로 된다.
그 후, 시각 t2에 있어서, 주사/제어선 구동 회로(14)가 제1 제어선(132(k))의 전압 레벨을 HIGH로부터 LOW로 변화시킴으로써, Vs가 바이어스되고,
[수 2]
로 된다. 여기에서, 이 제1 제어선(132(k))의 HIGH로부터 LOW로의 변화에 의해, 구동 트랜지스터(114)의 게이트 소스간 전압인 Vgs에는, 구동 트랜지스터(114)의 역치 전압(Vth)보다도 큰 전압이 발생하도록, ΔVreset를 설정하고 있다. 즉, 정전 유지 용량(117)에 발생하는 전위차를 구동 트랜지스터(114)의 역치 전압을 검출할 수 있는 전위차로 하고 있다. 이와같이 하여, 역치 전압의 검출 과정에 대한 준비가 완료된다.
다음에, 시각 t3에 있어서, 주사/제어선 구동 회로(14)는, 제2 제어선(131(k))의 전압을 LOW로부터 HIGH로 변화시켜 스위칭 트랜지스터(116)를 온 상태로 한다. 이에 따라, 도 6(c)에 도시하는 바와같이, 구동 트랜지스터(114)는 온 상태로 되고, 드레인 전류를, 정전 유지 용량(117, 118) 및 오프 상태로 되어 있는 유기 EL 소자(113)로 흐르게 한다. 이때, 식 2로 규정된 Vs는, －Vth에 점점 가까워진다. 이에 따라, 정전 유지 용량(117, 118) 및 유기 EL 소자(113)에는 구동 트랜지스터(114)의 게이트-소스간 전압이 기록된다. 또한, 이때, 유기 EL 소자(113)의 애노드 전극 전위 즉 구동 트랜지스터(114)의 소스 전극 전위는 －Vth (＜0)보다도 낮은 전위이며, 유기 EL 소자(113)의 캐소드 전위는 0V이므로 역 바이어스 상태로 되어, 유기 EL 소자(113)는 발광하지 않고, 정전 용량(CEL)으로서 기능한다.
그리고 시각 t3∼시각 t4의 기간, 발광 화소(11A)의 회로는 정상 상태로 되고, 정전 유지 용량(117 및 118)에는 구동 트랜지스터(114)의 역치 전압(Vth)에 상당하는 전압이 유지된다. 또한, 역치 전압(Vth)에 상당하는 전압을 정전 유지 용량(117 및 118)에 유지시키기 위해서 흐르는 전류는 미소하기 때문에, 정상 상태로 될때까지는 시간을 필요로 한다. 따라서, 이 기간이 길수록, 정전 유지 용량(117)에 유지되는 전압은 안정되고, 이 기간을 충분히 길게 확보함으로써, 고정밀도의 전압 보상이 실현된다.
다음에, 시각 t4에 있어서, 주사/제어선 구동 회로(14)는, 제2 제어선(131(k))의 전압을 HIGH로부터 LOW로 변화시킨다(도 7의 S14). 이에 따라, 구동 트랜지스터(114)로의 전류 공급이 정지된다. 이때, k번째의 구동 블록의 전 발광 화소(11A)가 가지는 정전 유지 용량(117 및 118)에는 구동 트랜지스터(114)의 역치 전압(Vth)에 상당하는 전압이 동시에 유지된다.
다음에, 시각 t5에 있어서, 주사/제어선 구동 회로(14)는, 주사선(133(k, 1)∼133(k, m))의 전압 레벨을 동시에 HIGH로부터 LOW로 변화시켜, 스위칭 트랜지스터(115)를 오프 상태로 한다.
이상, 시각 t0∼시각 t5의 기간에서는, 구동 트랜지스터(114)의 역치 전압(Vth)의 보정이, k번째의 구동 블록 내에 있어서 동시에 실행되고 있다. 또한, 시각 t0∼시각 t5의 기간은, 상기 기술한 도 8에 있어서의, 기간(T1－1)과 기간(T1－2)을 합산한 기간에 상당한다.
다음에, 시각 t5∼시각 t7의 기간에 있어서, 주사/제어선 구동 회로(14)는, 주사선(133(k, 1)∼133(k, m))의 전압 레벨을, 순차적으로, LOW→HIGH→LOW로 변화시켜, 스위칭 트랜지스터(115)를, 발광 화소행마다 순차적으로 온 상태로 한다.
또한, 이때, 제1 신호선(151)의 전압 레벨은, 기준 전압으로부터 신호 전압(Vdata)으로 변화된다(도 7의 S15).
구체적으로는, 제1 신호선(151)은, 시각 t5 이전에 있어서, 도 9a 및 도 9b에서 설명한 바와 같이, 신호선 구동 회로(15)와의 접속이 절단되어 있는데, 제1 신호선(151)이 가지는 기생 용량에 의해, 기준 전압을 유지하고 있다. 그 후, 제1 신호선(151)은, 일정 기간 경과 후(즉, 시각 t5부터 일정 기간 경과 후), 셀렉터 회로(16)를 통하여 신호선 구동 회로(15)와 접속되어, 신호 전압(Vdata)이 부여된다. 또한, 신호선 구동 회로(15)는, 시각 t5에 있어서, 셀렉터 회로(16)를 통하여, 도 9c에 도시하는 바와같이, 일정 기간, 기준 전압을 제2 신호선(152)에 출력하고 있고, 그 후, 셀렉터 회로(16)를 통하여, 제1 신호선(151)에 신호 전압(Vdata)을 출력한다.
이에 따라, 도 6(d)에 도시하는 바와같이, 구동 트랜지스터(114)의 게이트에 신호 전압(Vdata)이 인가된다. 이때, 정전 유지 용량(117 및 118)의 접점(M)에 있어서의 전위 VM(＝Vs)은, 신호 전압의 변화량 ΔVdata가 C1 및 C2로 분배된 전압과, 시각 t4에 있어서의 Vs 전위인 －Vth의 합이 되고,
[수 3]
이 된다.
즉, 정전 유지 용량(117)에 유지되는 전위차 Vgs는, Vdata와 상기 식 3으로 규정된 전위의 차분이며,
[수 4]
로 된다.
즉, 정전 유지 용량(117)에는, 이 신호 전압(Vdata)에 따른 전압과, 먼저 유지된 구동 트랜지스터(114)의 역치 전압(Vth)에 상당하는 전압이 가산된 가산 전압이 기입된다.
이상, 시각 t5∼시각 t7의 기간에서는, 보정된 신호 전압의 기입이, k번째의 구동 블록 내에서 발광 화소행마다, 순차적으로 실행되고 있다.
다음에, 시각 t7 이후에 있어서, 제2 제어선(131(k))의 전압 레벨을 LOW로부터 HIGH로 변화시킨다(도 7의 S16). 이에 따라, 상기 가산 전압에 따른 구동 전류가 유기 EL 소자(113)에 흐른다. 즉, k번째의 구동 블록 내의 전체 발광 화소(11A)에서는, 동시에 발광이 개시된다.
이상, 시각 t7 이후의 기간에서는, 유기 EL 소자(113)의 발광이, k번째의 구동 블록 내에서 동시에 실행되고 있다. 여기에서, 구동 트랜지스터(114)를 흐르는 드레인 전류(id)는, 식 4로 규정된 Vgs로부터, 구동 트랜지스터(114)의 역치 전압(Vth)을 뺀 전압치를 이용하여,
[수 5]
로 표시된다. 여기에서, β은 이동도에 관한 특성 파라미터이다. 식 5에서, 유기 EL 소자(113)를 발광시키기 위한 드레인 전류(id)는, 구동 트랜지스터(114)의 역치 전압(Vth)에 의존하지 않는 전류로 되어 있는 것을 알 수 있다.
이상, 발광 화소행을 구동 블록화함으로써, 구동 블록 내에서는, 구동 트랜지스터(114)의 역치 전압(Vth) 보상이 동시에 실행된다. 또한, 유기 EL 소자(113)의 발광도 구동 블록 내에서 동시에 실행된다. 이에 따라, 구동 트랜지스터(114)의 구동 전류의 온 오프의 제어를 구동 블록 내에서 동기할 수 있고, 또한, 당해 구동 전류의 소스 이후의 전류 경로의 제어를 구동 블록 내에서 동기할 수 있다. 따라서, 제1 제어선(132) 및 제2 제어선(131)을 구동 블록 내에서 공통화할 수 있다.
또한, 주사선(133(k, 1)∼133(k, m))에 있어서는, 주사/제어선 구동 회로(14)와는 개별로 접속되어 있는데, 역치 전압 보상 기간에 있어서는, 구동 펄스의 타이밍이 동일하다. 따라서, 주사/제어선 구동 회로(14)는, 출력하는 펄스 신호의 고주파화를 억제할 수 있으므로, 구동 회로의 출력 부하를 저감할 수 있다. 또한, 셀렉터 회로(16)를 구비함으로써 데이터 드라이버(150)의 수를 저감할 수 있으므로 제어 회로(20)의 출력수의 삭감이 가능해진다.
한편, 상기 기재한, 구동 회로의 출력 부하가 작은 구동 방법은, 특허문헌 1에 기재된 종래의 표시 장치(500)에서는 실현 곤란하다. 도 32에 기재된 화소 회로도에 있어서도, 구동 트랜지스터(512)의 역치 전압(Vth)을 보상하고 있는데, 당해 역치 전압에 상당하는 전압이 유지 용량(513)에 유지된 후, 구동 트랜지스터(512)의 소스 전위는 변동하여 확정되지 않는다. 이 때문에, 표시 장치(500)에서는, 역치 전압(Vth)을 유지한 후, 계속해서 신호 전압이 가산된 가산 전압의 기입을 즉각 실행하지 않으면 안된다. 또한, 상기 가산 전압도 소스 전위의 변동의 영향을 받기 때문에, 계속해서 발광 동작을 즉각 실행하지 않으면 안된다. 즉, 종래의 표시 장치(500)에서는, 발광 화소행마다, 상기 기재한 역치 전압 보상, 신호 전압 기입 및 발광을 실행하지 않으면 안 되어, 도 32에 기재된 발광 화소(501)에서는 구동 블록화는 불가능하다.
이에 대하여, 본 발명의 표시 장치(1)가 가지는 발광 화소(11A 및 11B)는, 상기 기재한 바와같이, 구동 트랜지스터(114)의 드레인에 스위칭 트랜지스터(116)가 부가되어 있다. 이에 따라, 구동 트랜지스터(114)의 게이트 및 소스 전위가 안정화되므로, 역치 전압 보정에 의한 전압의 기입으로부터 신호 전압의 가산 기입까지의 시간, 또는, 당해 가산 기입으로부터 발광까지의 시간을, 발광 화소행마다 임의로 설정하는 것이 가능해진다. 이 회로 구성에 의해, 구동 블록화가 가능해지고, 동일 구동 블록 내에서의 역치 전압 보정 기간 및 발광 기간을 일치시키는 것이 가능해진다.
여기에서, 특허문헌 1에 기재된, 2개의 신호선을 이용한 종래의 표시 장치와, 본 발명의 구동 블록화된 표시 장치에서, 역치 전압 검출 기간에 의해 규정되는 발광 듀티의 비교를 행한다.
도 10은, 주사선 및 신호선의 파형 특성을 설명하는 도면이다. 동 도면에 있어서, 각 화소행의 1수평 기간(t1H)에 있어서의 역치 전압(Vth)의 검출 기간은, 주사선이 온 상태의 기간인 PWS에 상당한다. 또한, 신호선에 있어서는, 1수평 기간(t1H)은, 신호 전압을 공급하는 기간인 PWD와, 기준 전압을 공급하는 기간인 tD를 포함한다. 또한, PWS의 상승 시간 및 하강 시간을, 각각, tR (S) 및 tF (S)로 하고, PWD의 상승 시간 및 하강 시간을, 각각, tR (D) 및 tF (D)로 하면, 1수평 기간(t1H)은 이하와 같이 표시된다.
[수 6]
또한, PWD＝tD로 가정하면,
[수 7]
로 된다. 식 6 및 식 7에서,
[수 8]
로 된다.
또한, Vth 검출 기간은 기준 전압 발생 기간 내에 개시하여 종료해야 하므로, Vth 검출 시간을 최대로 확보했다고 하고,
[수 9]
로 되고, 식 8 및 식 9에서,
[수 10]
이 얻어진다.
상기 식 10에 대하여, 예를 들어, 주사선 개수가 1080개(＋블랭킹 30개)인 수직 해상도를 가지고, 120Hz 구동하는 패널의 발광 듀티를 비교한다.
종래의 표시 장치(500)에 있어서, 2개의 신호선을 가지는 경우의 1수평 기간 t1H는, 1개의 신호선을 가지는 경우의 2배이기 때문에,
t1H＝{1초/(120Hz×1110개)}×2＝7.5μS×2＝15μS
로 된다. 여기에서, tR (D)＝tF (D)＝2μS, tR (S)＝tF (S)＝1.5μS로 한다. 이들을 식 10에 대입하면, Vth의 검출 기간인 PWS는, 2.5μS로 된다.
여기에서, 충분한 정밀도를 가지기 위한 Vth 검출 기간이 1000μS 필요하다고 하면, 당해 Vth 검출에 필요한 수평 기간은, 1000μS/2.5μS＝400 수평 기간이 적어도 비발광 기간으로서 필요해진다. 따라서, 2개의 신호선을 이용한 종래의 표시 장치(500)의 발광 듀티는, (1110 수평 기간－400 수평 기간)/1110 수평 기간＝64%이하로 된다.
다음에, 본 발명의 구동 블록화된 표시 장치의 발광 듀티를 구한다. 상기 조건과 마찬가지로, 충분한 정밀도를 가지기 위한 Vth 검출 기간이 1000μS 필요하다고 하면, 블록 구동의 경우에는, 도 6A에 기재된 기간 A(역치 검출 준비 기간＋역치 검출 기간)이 상기 1000μS에 상당한다. 이 경우, 1프레임의 비발광 기간은, 상기 기간 A와 기입 기간을 포함하므로, 적어도 1000μS×2＝2000μS로 된다. 따라서, 본 발명의 구동 블록화된 표시 장치(1)의 발광 듀티는, (1프레임 시간－2000μS)/1 프레임 시간이며, 1프레임 시간으로서 (1초/120Hz)을 대입하여, 76% 이하로 된다.
이상의 비교 결과에서, 2개의 신호선을 이용한 종래의 표시 장치에 대하여, 본 발명과 같이 블록 구동을 조합시킴으로써, 동일한 역치 검출 기간을 설정했다고 해도 발광 듀티를 보다 길게 확보할 수 있다. 따라서, 발광 휘도가 충분히 확보되고, 또한, 구동 회로의 출력 부하가 저감된 장수명의 표시 장치를 실현하는 것이 가능해진다.
반대로 말하면, 2개의 신호선을 이용한 종래의 표시 장치와, 본 발명과 같이 블록 구동을 조합시킨 표시 장치를 동일한 발광 듀티로 설정한 경우, 본 발명의 표시 장치의 쪽이, 역치 검출 기간을 길게 확보하는 것을 알 수 있다.
다시, 본 실시의 형태에 관련된 표시 장치(1)의 구동 방법에 대해서 설명한다.
시각 t8에서는, (k＋1)번째의 구동 블록에 있어서의 구동 트랜지스터(114)의 역치 전압 보정이 개시된다.
구체적으로는, 우선, 시각 t8의 직전에는, 주사선(133(k＋1, 1)∼133(k＋1, m))의 전압 레벨은 모두 LOW이며, 제1 제어선(132(k＋1)) 및 제2 제어선(131(k＋1))도 LOW이다. 제2 제어선(131(k＋1))을 LOW로 한 순간부터, 스위칭 트랜지스터(116)는 오프 상태로 된다. 이에 따라, 유기 EL 소자(113)는 소광하고, (k＋1)블록에 있어서의 발광 화소의 일제 발광이 종료한다. 동시에, (k＋1) 블록에 있어서의 비발광 기간이 개시된다.
그리고, 시각 t5과 거의 동 시기인 시각 t8에 있어서, 주사/제어선 구동 회로(14)는, 주사선(133(k＋1, 1)∼133(k＋1, m))의 전압 레벨을 동시에 LOW로부터 HIGH로 변화시켜, 스위칭 트랜지스터(115)를 온 상태로 한다. 단, 이때, 이미 제2 제어선(131(k＋1))은 LOW로 되고 스위칭 트랜지스터(116)는 오프로 되어 있다(도 7의 S21). 또한, 이때, 제2 신호선(152)의 전압 레벨은, 신호 전압으로부터 기준 전압으로 변화된다(도 7의 S22).
구체적으로는, 이 제2 신호선(152)은, 시각 t8 이전에 있어서, 신호선 구동 회로(15)에서, 셀렉터 회로(16)를 통하여, 신호 전압이 부여되고, 시각 t8부터 일정 기간, 셀렉터 회로(16)를 통하여, 기준 전압이 부여된다. 그 후, 제2 신호선(152)은, 셀렉터 회로(16)에서, 신호선 구동 회로(15)와의 접속이 절단되는데, 제2 신호선(152)이 가지는 기생 용량에 의해, 기준 전압을 유지한다. 이 때문에, 제2 신호선(152)은, 그 후, 셀렉터 회로(16)를 통하여 신호선 구동 회로(15)와 접속되고, 신호 전압이 부여될 때까지, 그 기준 전압을 유지하게 된다. 또한, 신호선 구동 회로(15)는, 시각 t8에 있어서, 셀렉터 회로(16)를 통하여, 일정 기간, 기준 전압을 제2 신호선(152)에 출력한 후, 셀렉터 회로(16)를 통하여, 제2 신호선(152)에 신호 전압을 출력한다.
즉, 본 시각에 있어서는, 도 9c에 나타내는 바와같이, 기준 전압이 데이터 드라이버(150)에서 공급되어, 제2 신호선(152)이 가지는 기생 용량에 충전(SAMPLE)한다. 그리고 시각 t9까지의 사이, 제2 신호선(152)은, 도 9d에 나타내는 바와같이, 그 기준 전압을 유지(Hold) 하고 있다. 한편, 시각 t9까지의 사이, 신호 전압이 데이터 드라이버(150)에서 제1 신호선(151)에 공급되고, 제1 신호선(151)에 속하는 발광 화소가, 공급된 신호 전압에 따라서 발광 개시되게 된다.
이와 같이, 기준 전압이 제2 신호선(152)에 유지되고, 제2 신호선(152)에 유지되어 있는 기준 신호 전압이, 온 상태의 스위칭 트랜지스터(115)를 통하여, 구동 트랜지스터(114)의 게이트에 인가된다.
다음에, 시각 t9에 있어서, 주사/제어선 구동 회로(14)는, 제1 제어선(132(k＋1))의 전압 레벨을 LOW로부터 HIGH로 변화시키고, 일정 기간 경과한 후, 시각 t10에 있어서 LOW로 변화시킨다(도 7의 S23). 또한, 이때, 제2 제어선(131(k＋1))의 전압 레벨은 LOW로 유지되어 있으므로, 구동 트랜지스터(114)의 소스 전극(S(M))과 유기 EL 소자(113)의 캐소드 전극의 사이의 전위차는, 유기 EL 소자(113)의 역치 전압에 점점 가까워진다. 이에 따라, 전류 제어부(100)의 정전 유지 용량(117)에 축적되는 전위차를, 구동 트랜지스터(114)의 역치 전압을 검출할 수 있는 전위차로 한다. 이와같이 하여, 역치 전압의 검출 과정에 대한 준비가 완료된다.
다음에, 시각 t11에 있어서, 주사/제어선 구동 회로(14)는, 제2 제어선(131(k＋1))의 전압을 LOW로부터 HIGH로 변화시켜서 스위칭 트랜지스터(116)를 온 상태로 한다. 이에 따라, 구동 트랜지스터(114)는 온 상태로 되고, 드레인 전류를, 정전 유지 용량(117, 118) 및 오프 상태로 되어 있는 유기 EL 소자에 흐르게 한다. 이때, 정전 유지 용량(117, 118) 및 유기 EL 소자(113)에는 구동 트랜지스터(114)의 게이트-소스간 전압이 기록된다. 또한, 이때, 유기 EL 소자(113)의 애노드 전극 전위 즉 구동 트랜지스터의 소스 전극 전위는 －Vth(＜0)보다도 낮은 전위이며, 유기 EL 소자(113)의 캐소드 전위는 0V이므로 역바이어스 상태로 되고, 유기 EL 소자(113)는 발광하지 않고, 정전 용량(CEL)으로서 기능한다.
그리고, 시각 t11∼시각 t12의 기간, 발광 화소(11B)의 회로는 정상 상태로 되고, 정전 유지 용량(117 및 118)에는 구동 트랜지스터(114)의 역치 전압(Vth)에 상당하는 전압이 유지된다. 또한, 이 기간이 길수록, 정전 유지 용량(117 및 118)에 유지되는 역치 전압(Vth)의 검출 정밀도가 향상된다. 따라서, 이 기간을 충분히 길게 확보함으로써, 고정밀도의 전압 보상이 실현된다.
다음에, 시각 t12에 있어서, 주사/제어선 구동 회로(14)는, 주사선(133(k＋1, 1)∼133(k＋1, m))의 전압을 동시에 HIGH로부터 LOW로 변화시키고, 스위칭 트랜지스터(115)를 오프 상태로 한다(도 7의 S24). 이에 따라, 구동 트랜지스터(114)는 오프 상태로 된다. 이때, (k＋1)번째의 구동 블록의 전체 발광 화소(11B)가 가지는 정전 유지 용량(117)에는 구동 트랜지스터(114)의 역치 전압(Vth)에 상당하는 전압이 동시에 유지된다.
다음에, 시각 t13에 있어서, 주사/제어선 구동 회로(14)는, 제2 제어선(131(k＋1))의 전압을 HIGH로부터 LOW로 변화시킨다.
이상, 시각 t11∼시각 t12의 기간에서는, 구동 트랜지스터(114)의 역치 전압(Vth)의 보정이, (k＋1)번째의 구동 블록 내에 있어서 동시에 실행되고 있다.
다음에, 시각 t13 이후에 있어서, 주사/제어선 구동 회로(14)는, 주사선(133(k＋1, 1)∼133(k＋1, m))의 전압 레벨을, 순차적으로, LOW→HIGH→LOW로 변화시키고, 스위칭 트랜지스터(115)를, 발광 화소행마다 순차 온 상태로 하는 것을 개시한다. 또한, 이때, 제2 신호선(152)은, 기준 전압으로부터 신호 전압으로 변화된다(도 7의 S25).
구체적으로는, 제2 신호선(152)은, 시각 t13 이전에 있어서, 도 9c 및 도 9d에서 설명한 것과 같이, 신호선 구동 회로(15)와의 접속이 절단되어 있지만, 제2 신호선(152)이 가지는 기생 용량에 의해, 기준 전압을 유지하고 있다. 그 후, 제2 신호선(152)은, 일정 기간 경과 후(즉, 시각 t13부터 일정 기간 경과 후), 셀렉터 회로(16)를 통하여 신호선 구동 회로(15)와 접속되고, 신호 전압(Vdata)이 부여된다. 또한, 신호선 구동 회로(15)는, 시각 t13에 있어서, 셀렉터 회로(16)를 통하여, 도 9a에 도시하는 바와같이, 일정 기간, 기준 전압을 제1 신호선(151)에 출력하고 있고, 그 후, 셀렉터 회로(16)를 통하여, 제2 신호선(152)에 신호 전압(Vdata)을 출력한다.
이에 따라, 구동 트랜지스터(114)의 게이트에 신호 전압이 인가된다. 이때, 정전 유지 용량(117)에는, 이 신호 전압(Vdata)에 따른 전압과, 먼저 유지된 구동 트랜지스터(114)의 역치 전압(Vth)에 상당하는 전압이 가산된 가산 전압이 기입된다.
이상, 시각 t13 이후의 기간에서는, 보정된 신호 전압의 기입이, (k＋1)번째의 구동 블록 내에서 발광 화소행마다, 순차적으로 실행되고 있다.
다음에, 시각 t15 이후에 있어서, 제2 제어선(131(k＋1))의 전압 레벨을 LOW로부터 HIGH로 변화시킨다(도 7의 S26). 이에 따라, 상기 가산 전압에 따른 구동 전류가 유기 EL 소자(113)에 흐른다. 즉, (k＋1)번째의 구동 블록 내의 전체 발광 화소(11B)에서는, 일제히 발광이 개시된다.
이상, 시각 t15 이후의 기간에서는, 유기 EL 소자(113)의 발광이, (k＋1)번째의 구동 블록 내에 있어서 동시에 실행되고 있다.
이상의 동작이, 표시 패널(10) 내의 (k＋2)번째의 구동 블록 이후에 있어서도 순차적으로 실행된다.
이상의 동작이, 표시 패널(10) 내의 (k＋2)번째의 구동 블록 이후에 있어서도 순차적으로 실행된다.
도 11은, 본 발명의 실시의 형태 1에 관련된 구동 방법에 의해 발광한 구동 블록의 상태 천이도이다. 동 도면에는, 어느 발광 화소열에 있어서의, 구동 블록마다의 발광 기간 및 비발광 기간이 나타나 있다. 세로 방향은 복수의 구동 블록을, 또한, 가로축은 경과 시간을 나타낸다. 여기에서, 비발광 기간은, 상기 기재한 역치 전압 보정 기간 및 신호 전압의 기입 기간을 포함한다.
본 발명의 실시의 형태 1에 관련된 표시 장치의 구동 방법에 의하면, 발광 기간은, 동일 구동 블록에서 일제히 설정된다. 따라서, 구동 블록간에서는, 행 주사 방향에 대하여 발광 기간이 계단형상으로 나타난다.
이상, 스위칭 트랜지스터(116) 및 정전 유지 용량(118)이 배치된 발광 화소 회로, 신호선 구동 회로(15)와 신호선군(12)의 사이에 배치된 셀렉터 회로, 구동 블록화된 각 발광 화소 및 셀렉터 회로에 대한 제어선, 주사선 및 신호선의 배치, 및 상기 구동 방법에 의해, 구동 트랜지스터(114)의 역치 전압 보정 기간 및 그 타이밍을 동일 구동 블록 내에서 일치시키는 것이 가능해진다. 또한, 발광 기간 및 그 타이밍도 동일 구동 블록 내에서 일치시키는 것이 가능해진다. 또한, 셀렉터 회로에 의해, 신호선 구동 회로(15)로부터의 출력 개수를 저감시킬 수 있다. 따라서, 각 스위치 소자의 도통 및 비도통을 제어하는 신호나 전류 패스를 제어하는 신호를 출력하는 주사/제어선 구동 회로(14)나 신호 전압을 제어하는 신호선 구동 회로(15)의 부하가 저감함과 더불어 구동 회로의 비용 저감, 및 패널 실장 수율의 향상이 도모된다. 또한, 상기 구동 블록화 및 발광 화소열마다 배치된 2개의 신호선에 의해, 구동 트랜지스터(114)의 역치 전압 보정 기간을, 전체 발광 화소를 재기록하는 시간인 1프레임 기간(Tf) 내에서 크게 취할 수 있다. 이는, k번째의 구동 블록에 있어서 휘도 신호가 샘플링되어 있는 기간에, (k＋1)번째의 구동 블록에 있어서 역치 전압 보정 기간이 설정됨에 의한 것이다. 따라서, 역치 전압 보정 기간은, 발광 화소행마다 분할되는 것이 아니라, 구동 블록마다 분할된다. 따라서, 표시 영역이 대면적화되어도 주사/제어선 구동 회로(14)의 출력수를 그다지 증대시키지 않고, 또한, 발광 듀티를 감소시키지 않고, 1프레임 기간에 대한 상대적인 역치 전압 보정 기간을 길게 설정하는 것이 가능해진다. 이에 따라, 고정밀도로 보정된 신호 전압에 의거한 구동 전류가 발광 소자에 흘러, 화상 표시 품질이 향상된다.
예를 들면, 표시 패널(10)을 N개의 구동 블록으로 분할한 경우, 각 발광 화소에 주어지는 역치 보정 기간은, 최대 Tf/N이 된다. 이에 대하여, 발광 화소행마다 상이한 타이밍에서 역치 전압 보정 기간을 설정할 경우, 발광 화소행이 M행(M＞＞N)이라고 하면, 최대 Tf/M으로 된다. 또한, 특허문헌 1에 기재된 것과 같은 신호선을 발광 화소열마다 2개 배치한 경우에도, 최대 2Tf/M이다.
또한, 구동 블록화에 의해, 구동 트랜지스터(114)의 드레인에 대한 전압 인가의 온 오프를 제어하는 제2 제어선, 또한, 당해 구동 전류의 소스 이후의 전류 경로를 제어하는 제1 제어선을 구동 블록 내에서 공통화할 수 있다. 따라서, 주사/제어선 구동 회로(14)로부터 출력되는 제어선의 개수가 삭감된다. 따라서, 구동 회로의 부하가 저감된다.
예를 들면, 특허문헌 1에 기재된 종래의 표시 장치(500)에서는, 발광 화소행당 2개의 제어선(급전선 및 주사선)이 배치되어 있다. 표시 장치(500)가 M행의 발광 화소행으로 구성되어 있다고 하면, 제어선은 합계 2M개로 된다.
이에 대하여, 본 발명의 실시의 형태 1에 관련된 표시 장치(1)에서는, 주사/제어선 구동 회로(14)로부터, 발광 화소행당 1개의 주사선, 구동 블록마다 2개의 제어선이 출력된다. 따라서, 표시 장치(1)가 M행의 발광 화소행으로 구성되어 있다고 하면, 제어선(주사선을 포함한다)의 합계는 (M＋2N)개로 된다.
대면적화가 이루어지고, 발광 화소의 행수가 클 경우, M＞＞N이 실현되므로, 이 경우에는, 본 발명에 관련된 표시 장치(1)의 제어선 개수는, 종래의 표시 장치(500)의 제어선 개수에 비해, 약 1/2로 삭감할 수 있다.
(실시의 형태 2)
다음에, 본 발명의 실시의 형태 2에 대해서, 도면을 참조하면서 설명한다.
도 12는, 본 발명의 실시의 형태 2에 관련된 표시 장치가 가지는 표시 패널의 일부를 나타내는 회로 구성도이다. 동 도면에는, 2개의 인접하는 구동 블록 및 각 제어선, 각 주사선 및 각 신호선이 기재되어 있다. 도면 및 이하의 설명에서는, 각 제어선, 각 주사선 및 각 신호선을 “부호(블록 번호, 당해 블록에 있어서의 행 번호)”또는 “부호(블록 번호)”로 표시하고 있다.
동 도면에 기재된 표시 장치는, 실시의 형태 1에 관련된 표시 장치(1)와 비교하여, 각 발광 화소의 회로 구성은 동일하지만, 제2 제어선(131)이 구동 블록마다 공통화되어 있지 않고, 발광 화소행마다 주사/제어선 구동 회로(14)(도시하지 않음)에 접속되어 있는 점만이 상이하다. 이하, 실시의 형태 2에 관련된 표시 장치(1)와 같은 점은 설명을 생략하고, 다른 점만 설명한다.
도 12의 상단에 기재된 k번째의 구동 블록에서는, 제2 제어선(131(k, 1)∼131(k, m))이 당해 구동 블록 내의 발광 화소행마다 배치되어 있고, 각 발광 화소(11A)가 가지는 스위칭 트랜지스터(116)의 게이트에 개별로 접속되어 있다. 또한, 제1 제어선(132(k))이 당해 구동 블록 내의 전체 발광 화소(11A)가 가지는 정전 유지 용량(118)에 공통되게 접속되어 있다. 한편, 주사선(133(k, 1))∼주사선(133(k, m))은, 각각, 발광 화소행마다 개별로 접속되어 있다. 또한, 도 12의 하단에 기재된 (k＋1)번째의 구동 블록도, k번째의 구동 블록과 동일한 접속이 이루어져 있다. 단, k번째의 구동 블록에 접속된 제1 제어선(132(k))과 (k＋1)번째의 구동 블록에 접속된 제1 제어선(132(k＋1))은, 상이한 제어선이며, 주사/제어선 구동 회로(14)로부터 개별 제어 신호가 출력된다.
또한, k번째의 구동 블록에서는, 제1 신호선(151)이 당해 구동 블록 내의 전체 발광 화소(11A)가 가지는 스위칭 트랜지스터(115)의 소스 및 드레인의 다른쪽에 접속되어 있다. 한편, (k＋1)번째의 구동 블록에서는, 제2 신호선(152)이 당해 구동 블록 내의 전체 발광 화소(11B)가 가지는 스위칭 트랜지스터(115)의 소스 및 드레인의 다른쪽에 접속되어 있다.
상기 기재한 것과 같이, 구동 블록화를 행함으로써, Vth 검출 회로를 제어하는 제1 제어선(132)의 개수가 삭감된다. 따라서, 이들 제어선에 구동 신호를 출력하는 주사/제어선 구동 회로(14)의 부하가 저감된다.
또한, 본 실시의 형태에 있어서도, 도 1과 마찬가지로, 셀렉터 회로(16)를 통하여, 신호선 구동 회로(15)의 출력선과 제1 신호선(151) 및 제2 신호선(152)이 접속되어 있다.
다음에, 본 실시의 형태에 관련된 표시 장치의 구동 방법에 대해서 도 13을 이용하여 설명한다.
도 13은, 본 발명의 실시의 형태 2에 관련된 표시 장치의 구동 방법의 동작 타이밍차트이다. 동 도면에 있어서, 가로축은 시간을 나타내고 있다. 또한, 세로 방향에는, 위로부터 순서대로, k번째의 구동 블록의 주사선(133(k, 1), 133(k, 2) 및 133(k, m)), 제1 신호선(151), 제2 제어선(131(k, 1) 및 131(k, m), 및 제1 제어선(132(k))에 발생하는 전압의 파형도가 나타나 있다. 또한, 이들에 계속하여, (k＋1)번째의 구동 블록의 주사선(133(k＋1, 1), 133(k＋1, 2) 및 133(k＋1, m)), 제2 신호선(152), 제2 제어선(131(k＋1, 1) 및 131(k＋1, m)), 및 제1 제어선(132(k＋1))에 발생하는 전압의 파형도가 나타나 있다.
본 실시의 형태에 관련된 구동 방법에서는, 도 5에 기재된 실시의 형태 1에 관련된 구동 방법과 비교하여, 구동 블록 내에서의 발광 기간을 일치시키지 않고, 발광 화소행마다 신호 전압의 기입 기간과 발광 기간을 설정하고 있는 점만이 상이하다.
우선, 시각 t20의 직전에는, 주사선(133(k, 1)∼133(k, m))의 전압 레벨은 모두 LOW이며, 제1 제어선(132(k)) 및 제2 제어선(131(k, 1)∼131(k, m))도 LOW이다. 도 6(a)와 같이, 제2 제어선(131(k, 1)∼131(k, m))을 LOW로 한 순간부터, 스위칭 트랜지스터(116)는 오프 상태로 된다. 이에 따라, 유기 EL 소자(113)는 소광하고, k블록에 있어서의 발광 화소의 화소행마다의 발광이 종료한다. 동시에, k블록에 있어서의 비발광 기간이 개시된다.
다음에, 시각 t20에 있어서, 주사/제어선 구동 회로(14)는, 주사선(133(k, 1)∼133(k, m))의 전압 레벨을 동시에 LOW로부터 HIGH로 변화시켜, 스위칭 트랜지스터(115)를 온 상태로 한다. 단, 이때, 이미 제2 제어선(131(k, 1)∼131(k, m))은 LOW로 되어 스위칭 트랜지스터(116)는 오프 상태로 되어 있다(도 7의 S11). 또한, 이때, 제1 신호선(151)의 전압 레벨은, 신호 전압으로부터 기준 전압으로 변화시킨다(도 7의 S12).
여기에서, 본 실시의 형태에 관련된 셀렉터 회로를 구동하기 위한 동작 타이밍 차트는, 실시의 형태 1에서 설명한 도 8의 동작 타이밍 차트와 동일하다. 즉, 도 13에 도시한 시각 t20에 있어서는, 도 9a에 도시되는 바와같이, 기준 전압이 데이터 드라이버(150)에서 공급되어, 제1 신호선(151)이 가지는 기생 용량에 충전(SAMPLE)된다. 그리고, 시각 t25a까지의 사이, 제1 신호선(151)은, 도 9b에 나타내는 바와같이, 그 기준 전압을 유지(Hold) 하고 있다. 한편, 시각 t25까지의 사이, 신호 전압이 데이터 드라이버(150)에서 제2 신호선(152)에 공급되고, 제2 신호선(152)에 속하는 발광 화소가, 공급된 신호 전압에 따라서 발광 개시되게 된다. 즉, 시각 t20부터 시각 t21의 사이에, 기간(T1－1)과 일부의 기간(T1－2)이 포함되어 있다. 또한, t25과 t28는 동 시각으로 할 수 있다.
이와 같이, 제1 신호선(151)에 유지되고, 제1 신호선(151)에 유지되어 있는 기준 신호 전압이, 온 상태의 스위칭 트랜지스터(115)를 통하여, 기준 전압이 구동 트랜지스터(114)의 게이트에 인가된다.
다음에, 시각 t21에 있어서, 주사/제어선 구동 회로(14)는, 제1 제어선(132(k))의 전압 레벨을 LOW로부터 HIGH로 변화시키고, 일정 기간 경과한 후, 시각 t22에 있어서 LOW로 변화시킨다(도 7의 S13). 단, 이때, 제2 제어선(131(k, 1)∼131(k, m))의 전압 레벨은 LOW로 유지되어 있으므로, 구동 트랜지스터(114)의 소스 전극(S(M))과 유기 EL 소자(113)의 캐소드 전극의 사이의 전위차는, 유기 EL 소자(113)의 역치 전압에 점점 가까워진다. 시각 t22에 있어서, 구동 트랜지스터(114)의 소스 전극(S(M))의 전위(Vs)는, 실시의 형태 1에서 기재한 식 2로 규정된다. 이에 따라, 전류 제어부(100)의 정전 유지 용량(117)에 발생하는 전위차를, 구동 트랜지스터의 역치 전압을 검출할 수 있는 전위차로 하고 있다. 이와같이 하여, 역치 전압의 검출 과정에 대한 준비가 완료된다.
다음에, 시각 t23에 있어서, 주사/제어선 구동 회로(14)는, 제2 제어선(131(k, 1)∼131(k, m))의 전압을 일제히 LOW로부터 HIGH로 변화시켜서 스위칭 트랜지스터(116)를 온 상태로 한다. 이에 따라, 구동 트랜지스터(114)는 온 상태로 되고, 드레인 전류를, 정전 유지 용량(117, 118) 및 오프 상태로 되어 있는 유기 EL 소자(113)에 흐르게 한다. 이때, 식 2로 규정된 Vs는, －Vth에 점점 가까워진다. 이에 따라, 정전 유지 용량(117, 118) 및 유기 EL 소자(113)에는 구동 트랜지스터(114)의 게이트-소스간 전압이 기록된다. 또한, 유기 EL 소자(113)의 애노드 전극 전위 즉 구동 트랜지스터의 소스 전극 전위는 －Vth(＜0)보다도 낮은 전위이며, 유기 EL 소자(113)의 캐소드 전위는 0V이므로 역바이어스 상태로 되고, 유기 EL 소자(113)는 발광하지 않고, 정전 용량(CEL)으로서 기능한다.
그리고, 시각 t23∼시각 t24의 기간, 발광 화소(11A)의 회로는 정상 상태로 되고, 정전 유지 용량(117 및 118)에는 구동 트랜지스터(114)의 역치 전압(Vth)에 상당하는 전압이 유지된다. 또한, 역치 전압(Vth)에 상당하는 전압을 정전 유지 용량(117 및 118)에 유지시키기 위해서 흐르는 전류는 미소하기 때문에, 정상 상태로 될때까지는 시간을 필요로 한다. 따라서, 이 기간이 길수록, 정전 유지 용량(117 및 118)에 유지되는 전압은 안정되고, 이 기간을 충분히 길게 확보함으로써, 고정밀도의 전압 보상이 실현된다.
다음에, 시각 t24에 있어서, 주사/제어선 구동 회로(14)는, 제2 제어선(131(k, 1)∼131(k, m))의 전압을 일제히 HIGH로부터 LOW로 변화시킨다(도 7의 S14). 이에 따라, 구동 트랜지스터(114)로의 전류 공급이 정지된다. 이때, k번째의 구동 블록의 전체 발광 화소(11A)가 가지는 정전 유지 용량(117 및 118)에는 구동 트랜지스터(114)의 역치 전압(Vth)에 상당하는 전압이 동시에 유지된다.
다음에, 시각 t25에 있어서, 주사/제어선 구동 회로(14)는, 주사선(133(k, 1)∼133(k, m))의 전압을 동시에 HIGH로부터 LOW로 변화시켜, 스위칭 트랜지스터(115)를 오프 상태로 한다.
이상, 시각 t20∼시각 t25의 기간에서는, 구동 트랜지스터(114)의 역치 전압(Vth)의 보정이, k번째의 구동 블록 내에 있어서 동시에 실행되고 있다. 또한, 시각 t0∼시각 t5의 기간은, 상술한 도 8에 있어서의, 기간(T1－1)과 기간(T1－2)을 합산한 기간에 상당한다.
다음에, 시각 t25 이후에서, 주사/제어선 구동 회로(14)는, 주사선(133(k, 1)∼133(k, m))의 전압을, 순차적으로, LOW→HIGH→LOW로 변화시키고, 스위칭 트랜지스터(115)를, 발광 화소행마다 순차적으로 온 상태로 한다. 또한, 이때, 신호선 구동 회로(15)는, 셀렉터 회로(16)를 통하여, 제1 신호선(151)에 신호 전압(Vdata)을 공급한다. 즉, 제1 신호선(151)의 전압 레벨은, 기준 전압으로부터 신호 전압으로 변화된다(도 7의 S15).
구체적으로는, 제1 신호선(151)은, 시각 t25 이전에 있어서, 도 9a 및 도 9b에서 설명한 것과 같이, 신호선 구동 회로(15)와의 접속이 절단되어 있지만, 제1 신호선(151)이 가지는 기생 용량에 의해, 기준 전압을 유지하고 있다. 그 후, 제1 신호선(151)은, 일정 기간 경과 후(즉, 시각 t25부터 일정 기간 경과 후), 셀렉터 회로(16)를 통하여 신호선 구동 회로(15)와 접속되고, 신호 전압(Vdata)이 부여된다. 또한, 신호선 구동 회로(15)는, 시각 t25에 있어서, 셀렉터 회로(16)를 통하여, 도 9c에 도시하는 바와같이, 일정 기간, 기준 전압을 제2 신호선(152)에 출력하고 있고, 그 후, 셀렉터 회로(16)를 통하여, 제1 신호선(151)에 신호 전압(Vdata)을 출력한다.
이에 따라, 구동 트랜지스터(114)의 게이트에 신호 전압(Vdata)이 인가된다. 이때, 정전 유지 용량(117)에 유지되는 전위차(Vgs)는, Vdata와 실시의 형태 1에서 기재한 식 3으로 규정된 전위의 차분이 되고, 식 4의 관계로 규정된다. 즉, 정전 유지 용량(117)에는, 이 신호 전압(Vdata)에 따른 전압과, 먼저 유지된 구동 트랜지스터(114)의 역치 전압(Vth)에 상당하는 전압이 가산된 가산 전압이 기입된다.
또한, 주사/제어선 구동 회로(14)는, 주사선(133(k, 1))의 전압 레벨이 상기 LOW→HIGH→LOW로 변화된 후, 계속해서 제2 제어선(131(k, 1))의 전압 레벨을 LOW로부터 HIGH로 변화시킨다. 이 동작을, 순차적으로, 발광 화소행마다 반복한다.
이상, 시각 t25 이후에는, 보정된 신호 전압의 기입 및 발광이, k번째의 구동 블록 내에서 발광 화소행마다, 순차적으로 실행되고 있다.
이상, 시각 t26 이후의 기간에서는, 유기 EL 소자(113)의 발광이, k번째의 구동 블록 내에 있어서 발광 화소행마다 실행되고 있다. 여기에서, 구동 트랜지스터(114)를 흐르는 드레인 전류(id)는, 실시의 형태 1에서 기재한 식 4로 규정된 Vgs로부터, 구동 트랜지스터(114)의 역치 전압(Vth)을 뺀 전압치를 이용하여, 식 5로 규정된다. 식 5로부터, 유기 EL 소자(113)를 발광시키기 위한 드레인 전류(id)는, 구동 트랜지스터(114)의 역치 전압(Vth)에 의존하지 않는 전류로 되어 있는 것을 알 수 있다.
이상, 상기 기재한 바와같이, 발광 화소행을 구동 블록화함으로써, 구동 블록 내에서는, 구동 트랜지스터(114)의 역치 전압(Vth) 보상이 동시에 실행된다. 이에 따라, 당해 구동 전류의 소스 이후의 전류 경로의 제어를 구동 블록 내에서 동기할 수 있다. 따라서, 제1 제어선(132)을 구동 블록 내에서 공통화할 수 있다.
또한, 주사선(133(k, 1)∼133(k, m))에 있어서는, 주사/제어선 구동 회로(14)와는 개별로 접속되어 있는데, 역치 전압 보상 기간에 있어서는, 구동 펄스의 타이밍이 동일하다. 따라서, 주사/제어선 구동 회로(14)는, 출력하는 펄스 신호의 고주파화를 억제할 수 있으므로, 구동 회로의 출력 부하를 저감시킬 수 있다.
본 실시의 형태에 있어서도, 실시의 형태 1과 동일한 관점에서, 특허문헌 1에 기재된, 2개의 신호선을 이용한 종래의 표시 장치와 비교하여, 발광 듀티를 보다 길게 확보할 수 있다는 이점이 있다.
따라서, 발광 휘도가 충분히 확보되고, 또한, 구동 회로의 출력 부하가 저감된 장수명의 표시 장치를 실현하는 것이 가능해진다.
또한, 2개의 신호선을 이용한 종래의 표시 장치와, 본 발명과 같이 블록 구동을 조합시킨 표시 장치를 동일한 발광 듀티로 설정한 경우, 본 발명의 표시 장치의 쪽이, 역치 검출 기간을 길게 확보하는 것을 알 수 있다.
또한, 시각 t28∼시각 t35에 있어서의 (k＋1)번째의 구동 블록의 동작은, 상기 기재한 k번째의 구동 블록의 동작과 동일하므로 설명을 생략한다.
도 14는, 본 발명의 실시의 형태 2에 관련된 구동 방법에 의해 발광한 구동 블록의 상태 천이도이다. 동 도면에는, 어느 발광 화소열에 있어서의, 구동 블록마다의 발광 기간 및 비발광 기간이 나타나 있다. 세로 방향은 복수의 구동 블록을, 또한, 가로축은 경과 시간을 나타낸다. 여기에서, 비발광 기간이란, 상기 기재한 역치 전압 보정 기간을 포함한다.
본 발명의 실시의 형태 2에 관련된 표시 장치의 구동 방법에 의하면, 발광 기간은, 동일 구동 블록내에서도 발광 화소행마다 순차적으로 설정된다. 따라서, 구동 블록 내에 있어서도, 행주사 방향에 대하여 발광 기간이 연속적으로 나타난다.
이상, 실시의 형태 2에 있어서도, 스위칭 트랜지스터(116) 및 정전 유지 용량(118)이 배치된 발광 화소 회로, 신호선 구동 회로(15)와 신호선군(12)의 사이에 배치된 셀렉터 회로, 구동 블록화된 각 발광 화소에 대한 제어선, 주사선 및 신호선의 배치, 및 상기 구동 방법에 의해, 구동 트랜지스터(114)의 역치 전압 보정 기간 및 그 타이밍을 동일 구동 블록 내에서 일치시키는 것이 가능해진다. 또한, 셀렉터 회로에 의해, 신호선 구동 회로(15)로부터의 출력 개수를 저감시킬 수 있다. 따라서, 전류 패스를 제어하는 신호를 출력하는 주사/제어선 구동 회로(14)나 신호 전압을 제어하는 신호선 구동 회로(15)의 부하가 저감함과 더불어 구동 회로의 비용 저감, 및 패널 실장 수율의 향상이 도모된다. 또한, 상기 구동 블록화 및 발광 화소열마다 배치된 2개의 신호선에 의해, 구동 트랜지스터(114)의 역치 전압 보정 기간을, 전체 발광 화소를 재기록하는 시간인 1프레임 기간(Tf) 내에서 크게 취할 수 있다. 이는, k번째의 구동 블록에 있어서 휘도 신호가 샘플링되어 있는 기간에, (k＋1)번째의 구동 블록에 있어서 역치 전압 보정 기간이 설정됨에 의한 것이다. 따라서, 역치 전압 보정 기간은, 발광 화소행마다 분할되는 것이 아니라, 구동 블록마다 분할된다. 따라서, 표시 영역이 대면적화될수록, 발광 듀티를 감소시키지 않고, 1프레임 기간에 대한 상대적인 역치 전압 보정 기간을 길게 설정하는 것이 가능해진다. 이에 따라, 고정밀도로 보정된 신호 전압에 의거한 구동 전류가 발광 소자에 흘러, 화상 표시 품질이 향상된다.
예를 들면, 표시 패널(10)을 N개의 구동 블록으로 분할한 경우, 각 발광 화소에 부여되는 역치 보정 기간은, 최대 Tf/N으로 된다.
(실시의 형태 3)
이하, 본 발명의 실시의 형태 3에 대해서, 도면을 참조하면서 설명한다.
본 실시의 형태에 관련된 표시 장치의 전기적인 구성은, 발광 화소의 회로 구성을 제외하고, 도 1에 기재된 구성과 동일하다. 즉, 본 실시의 형태에 관련된 표시 장치는, 표시 패널(10)과, 제어 회로(20)를 구비한다. 표시 패널(10)은, 후에 기재하는 복수의 발광 화소(21A 및 21B)와, 신호선군(12)과 제어선군(13)과 주사/제어선 구동 회로(14)와, 신호선 구동 회로(15)와 셀렉터 회로(16)를 구비한다.
이하, 실시의 형태 1 및 2와 중복하는 구성에 대해서는, 설명을 생략하고, 발광 화소(21A 및 21B)에 관련된 구성만 설명한다.
발광 화소(21A 및 21B)는, 표시 패널(10) 상에, 매트릭스형상으로 배치되어 있다. 여기에서, 발광 화소(21A 및 21B)는, 복수의 발광 화소행을 1구동 블록으로 하는 2이상의 구동 블록을 구성하고 있다. 발광 화소(21A)는, 홀수번째의 구동 블록을 구성하고, 또한, 발광 화소(21B)는 짝수번째의 구동 블록을 구성한다.
도 15a는, 본 발명의 실시의 형태 3에 관련된 표시 장치에 있어서의 홀수 구동 블록의 발광 화소의 구체적인 회로 구성도이며, 도 15b는, 본 발명의 실시의 형태 3에 관련된 표시 장치에 있어서의 짝수 구동 블록의 발광 화소의 구체적인 회로 구성도이다. 도 15a 및 도 15b에 기재된 화소 회로는, 실시의 형태 1에 있어서의 도2a 및 도 2b에 기재된 화소 회로와 비교하여, 스위칭 트랜지스터(116) 대신에, 스위칭 트랜지스터(216)가 부가되어 있는 점이 상이하다. 마찬가지로, 전류 제어부(200)는, 실시의 형태 1에 있어서의 전류 제어부(100)와는, 스위칭 트랜지스터(116) 대신에, 스위칭 트랜지스터(216)가 부가되어 있는 점에서 구성이 상이하다. 이하, 도2a 및 도 2b에 기재된 표시 장치의 구성과 중복하는 점은 설명을 생략한다.
도 15a 및 도 15b에 있어서, 유기 EL 소자(213)는, 예를 들면, 캐소드가 마이너스 전원선인 전원선(112)에 접속되고 애노드가 구동 트랜지스터(214)의 소스에 접속된 발광 소자이며, 구동 트랜지스터(214)의 구동 전류가 흐름으로써 발광한다.
스위칭 트랜지스터(216)는, 게이트가 제2 제어선(231)에 접속되고, 소스 및 드레인의 한쪽이 정전 유지 용량(217)의 다른쪽의 단자에 접속되고, 소스 및 드레인의 다른쪽이 구동 트랜지스터(214)의 소스에 접속되어 있던 제4 스위칭 트랜지스터이다. 스위칭 트랜지스터(216)는, 신호선으로부터의 신호 전압 기입 기간에 있어서는 오프 상태로 됨으로써, 정전 유지 용량(217)에 정확한 신호 전압에 대응한 전압을 유지시키는 기능을 가진다. 한편, 역치 전압 검출 기간 및 발광 기간에 있어서는 온 상태로 됨으로써, 구동 트랜지스터(214)의 소스를 제3 용량 소자인 정전 유지 용량(217) 및 제4 용량 소자인 정전 유지 용량(218)에 접속하고, 정확하게 정전 유지 용량(217)에 역치 전압과 신호 전압에 대응한 전하를 유지시켜, 구동 트랜지스터(214)가 정전 유지 용량(217)에 유지된 전압을 반영한 구동 전류를 발광 소자에 공급시키는 기능을 가진다.
제2 제어선(231)은, 주사/제어선 구동 회로(14)에 접속되고, 발광 화소(21A 및 21B)를 포함하는 화소행에 속하는 각 발광 화소에 접속되어 있다. 이에 따라, 제2 제어선(231)은, 구동 트랜지스터(214)의 소스와 정전 유지 용량(217) 및 정전 유지 용량(218) 사이의 노드를 도통 또는 비도통으로 하는 상태를 발생시키는 기능을 가진다.
제1 제어선(232)은, 주사/제어선 구동 회로(14)에 접속되고, 발광 화소(21A 및 21B)를 포함하는 화소행에 속하는 각 발광 화소에 접속되어 있다. 이에 따라, 제1 제어선(232)은, 전압 레벨을 전환함으로써, 구동 트랜지스터(214)의 역치 전압을 검출하는 환경을 갖추는 기능을 가진다.
다음에, 제2 제어선(231), 제1 제어선(232), 주사선(233), 제1 신호선(251) 및 제2 신호선(252)의 발광 화소간에 있어서의 접속 관계에 대해서 설명한다.
도 16은, 본 발명의 실시의 형태 3에 관련된 표시 장치가 가지는 표시 패널의 일부를 나타내는 회로 구성도이다. 동 도면에는, 2개의 인접하는 구동 블록 및 각 제어선, 각 주사선 및 각 신호선이 기재되어 있다. 도면 및 이하의 설명에서는, 각 제어선, 각 주사선 및 각 신호선을 “부호(블록 번호, 당해 블록에 있어서의 행 번호)”또는 “부호(블록 번호)”로 표시하고 있다.
상기 기재한 것과 같이, 구동 블록이란, 복수의 발광 화소행으로 구성되고, 표시 패널(10) 내에는 2이상의 구동 블록이 존재한다. 예를 들면, 도 16에 기재된 각 구동 블록은, m행의 발광 화소행으로 구성되어 있다.
도 16의 상단에 기재된 k번째의 구동 블록에서는, 제2 제어선(231(k, 1)∼231(k, m))이 당해 구동 블록 내의 발광 화소행마다 배치되어 있고, 각 발광 화소(21A)가 가지는 스위칭 트랜지스터(216)의 게이트에 개별로 접속되어 있다. 또한, 제1 제어선(232(k))이 당해 구동 블록 내의 전체 발광 화소(21A)가 가지는 정전 유지 용량(218)에 공통되게 접속되어 있다. 한편, 주사선(233(k, 1))∼주사선(233(k, m))은, 각각, 발광 화소행마다 개별로 접속되어 있다.
또한, 도 16의 하단에 기재된 (k＋1)번째의 구동 블록도, k번째의 구동 블록과 동일한 접속이 이루어져 있다. 단, k번째의 구동 블록에 접속된 제1 제어선(232(k))과 (k＋1)번째의 구동 블록에 접속된 제1 제어선(232(k＋1))은, 상이한 제어선이며, 주사/제어선 구동 회로(14)로부터 개별 제어 신호가 출력된다.
또한, k번째의 구동 블록에서는, 제1 신호선(251)이 당해 구동 블록 내의 전체 발광 화소(21A)가 가지는 스위칭 트랜지스터(215)의 소스 및 드레인의 다른쪽에 접속되어 있다. 한편, (k＋1)번째의 구동 블록에서는, 제2 신호선(252)이 당해 구동 블록 내의 전체 발광 화소(21B)가 가지는 스위칭 트랜지스터(215)의 소스 및 드레인의 다른쪽에 접속되어 있다.
상기 기재한 바와같이, 구동 블록화를 행함으로써, Vth 검출 회로를 제어하는 제1 제어선(232)의 개수가 삭감된다. 따라서, 이 제어선에 구동 신호를 출력하는 주사/제어선 구동 회로(14)의 회로 규모가 저감한다. 또한, Vth의 검출 시간을 길게 확보할 수 있고, Vth의 검출 정밀도가 높아져, 결과 표시 품위가 향상된다.
또한, 본 실시의 형태에 있어서도, 도 1과 마찬가지로, 셀렉터 회로(16)를 구비하고, 셀렉터 회로를 통하여, 신호선 구동 회로(15)의 출력선과 제1 신호선(151) 및 제2 신호선(152)이 접속되어 있다.
다음에, 본 실시의 형태에 관련된 표시 장치의 구동 방법에 대해서 도 17을 이용하여 설명한다. 또한, 여기에서는, 도 15a 및 도 15b에 기재된 구체적 회로 구성을 가지는 표시 장치에 대한 구동 방법을 상세하게 설명한다.
도 17은, 본 발명의 실시의 형태 3에 관련된 표시 장치의 구동 방법의 동작 타이밍 차트이다. 동 도면에 있어서, 가로축은 시간을 나타내고 있다. 또한 세로 방향에는, 위로부터 순서대로, k번째의 구동 블록의 주사선(233(k, 1), 233(k, 2) 및 233(k, m)), 제2 제어선(231(k, 1), 231(k, 2) 및 231(k, m)), 제1 제어선(232(k)) 및 제1 신호선(251)에 발생하는 전압의 파형도가 나타나 있다. 또한, 이들에 연속하여, (k＋1)번째의 구동 블록의 주사선(233(k＋1, 1), 233(k＋1, 2) 및 233(k＋1, m)), 제2 제어선(231(k＋1, 1), 231(k＋1, 2) 및 231(k＋1, m)), 제1 제어선(232(k＋1)) 및 제2 신호선(252)에 발생하는 전압의 파형도가 도시되어 있다. 도 17에서는, 제1 신호선(251)에, 왼쪽으로부터 k－4번째, k－2번째 및 k번째의 구동 블록의 발광 기간에 대한 신호 전압이 발생하고 있는 양태를 나타내고 있다. 마찬가지로, 제2 신호선(252)에, 왼쪽으로부터 k－3번째, k－1번째 및 k＋1번째의 구동 블록의 발광 기간에 대한 신호 전압이 발생하는 모습을 나타내고 있다. 즉, 제1 신호선(251)과 제2 신호선(252)에는, 번갈아 기준 전압과 신호 전압이 발생하는 모습을 나타내고 있다.
또한, 도 18은, 본 발명의 실시의 형태 3에 관련된 표시 장치가 가지는 발광 화소의 상태 천이도이다. 또한, 도 19는, 본 발명의 실시의 형태 3에 관련된 표시 장치의 동작 플로우챠트이다.
우선, 시각 t40에 있어서, 주사선(233(k, 1))의 전압 레벨을 HIGH로 변화시키고, 제1 신호선(251)으로부터 기준 전압을, 구동 트랜지스터(214)의 게이트에 인가한다(도 19의 S31). 또한, 이때, 제1 신호선(251)의 전압 레벨은, 신호 전압으로부터 기준 정전압으로 변화된다.
여기에서, 셀렉터 회로(16)를 이용하여, 제1 신호선(251)의 전압을 신호 전압으로부터 고정 전압(기준 전압)으로 변화시키는 방법에 대해서 설명한다. 도 20은, 본 발명의 실시의 형태 3에 관련된 표시 장치가 가지는 셀렉터 회로를 구동하기 위한 동작 타이밍차트이다. 도 20은, 도 8에 대하여, 상이한 점은 이하와 같다. 즉, k번째∼k＋3번째의 4개의 구동 블록 각각에 있어서, 신호 전압이 인가된 후의 비발광 기간에, 대응하는 구동 블록에 있어서의 주사선(233)의 전압 레벨을 순차적으로 일정 기간 HIGH로 하고 있다. 이에 따라, 기준 전위를 구동 트랜지스터(214)의 게이트에 인가하고, 구동 트랜지스터(214)를 오프 상태로 하고 있다. 그 외의 점에 있어서는, 도 8에서 설명한 내용과 같기 때문에 설명을 생략한다.
구체적으로는, 시각 t40부터 일정 기간 이전의 시각에 있어서는, 제1 신호선(251)은, 신호선 구동 회로(15)에서, 셀렉터 회로(16)를 통하여, 신호 전압이 부여되어 있고, 시각 t40부터 일정 기간 이전에는, 셀렉터 회로(16)를 통하여, 기준 전압이 부여된다. 그 후, 시각 t40에 있어서, 제1 신호선(251)은, 셀렉터 회로(16)에서, 신호선 구동 회로(15)와의 접속이 절단되지만, 제1 신호선(251)이 가지는 기생 용량에 의해, 이 기준 전압을 유지한다. 이 때문에, 제1 신호선(251)은, 그 후, 셀렉터 회로(16)를 통하여 신호선 구동 회로(15)와 접속되고, 신호 전압이 부여될 때까지, 그 기준 전압을 유지하게 된다.
바꿔 말하면, 시각 t40 이전의 일정 기간에 있어서는, 도 9a에 나타내는 바와같이, 기준 전압이 데이터 드라이버(150)에서 공급되어, 제1 신호선(251)이 가지는 기생 용량에 충전(SAMPLE)된다. 그리고, 제1 신호선(251)은, 그 후, 셀렉터 회로(16)를 통하여 신호선 구동 회로(15)와 접속되고, 신호 전압이 부여될 때까지, 도 9b에 나타내는 바와같이, 그 기준 전압을 유지(Hold)하고 있다. 한편, 그 사이, 제2 신호선(252)은, 신호 전압이 데이터 드라이버(150)에서 공급되고, 제2 신호선(252)에 속하는 k－2번째의 구동 블록의 발광 화소가, 공급된 신호 전압에 따라서 발광한다.
이때, 도 18(a)에 도시하는 바와같이, 기준 전압은, 예를 들면 0V이다. 또한, 시각 t40의 직전에 있어서는 발광 모드였으므로, 이 정상 상태에 있어서의 구동 트랜지스터(214)의 소스 전위(Vs)를, VEL로 한다. 이것과, 제2 제어선(231(k, 1))의 전압 레벨이 HIGH 상태이며 스위칭 트랜지스터(216)가 도통 상태이므로, Vgs＝－VEL＜VT(TFT)로 되고, 구동 트랜지스터(214)는 오프 상태로 변화된다.
그 후, 시각 t41에 있어서, 주사선(233(k, 1))의 전압 레벨을 LOW로 변화시키고, 이하, k블록 내에 있어서 제1 신호선(251)을 기준 전압으로 유지한 채, 주사선(233)의 전압 레벨을, 화소행순으로 LOW→HIGH→LOW로 함으로써, 유기 EL 소자(213)는 화소행순으로 소광한다. 즉, k블록에 있어서의 발광 화소의 발광이 화소행순으로 종료한다. 동시에, k블록에 있어서의 비발광 기간이 화소행순으로 개시된다.
다음에, 시각 t42에 있어서, 주사/제어선 구동 회로(14)는, 제1 제어선(232(k))의 전압 레벨을 LOW로부터 HIGH로 변화시키고, 일정 기간 경과한 후, LOW로 변화시킨다(도 19의 S32). 또한, 이때, 제2 제어선(231(k, 1)∼231(k, m))의 전압 레벨은 HIGH로 유지되어 있다. 여기에서, 스위칭 트랜지스터(215)가 오프 상태에서, 제1 제어선(232(k))을 ΔVreset(＞0)만큼 변화시키고, 정전 유지 용량(218)의 정전 용량치를 C2, 유기 EL 소자(213)의 정전 용량 및 역치 전압을, 각각 CEL 및 VT(EL)로 한다. 이때, 제1 제어선(232(k))의 전압 레벨을 HIGH로 한 순간, 구동 트랜지스터(214)의 소스 전극(S(M))의 전위(Vs)는, C2과 CEL로 분배되는 전압과, VT(EL)의 합이 되어,
[수 11]
로 된다. 그 후, 도 18(b)에 나타내는 바와같이, 유기 EL 소자(213)의 자기 방전이 이루어짐으로써, 상기 Vs는, 정상 상태에서는, VT(EL)에 점점 가까워진다.
다음에, 시각 t43에 있어서, 주사/제어선 구동 회로(14)는, 주사선(233(k, 1)∼233(k, m))의 전압 레벨을 일제히 HIGH로 변화시킨다. 또한, 이때, 신호선 구동 회로(15)에 의해, 제1 신호선(251)의 전압 레벨이 신호 전압으로부터 기준 전압으로 변화된다. 또한, 셀렉터 회로(16)를 이용하여, 제1 신호선(251)의 전압을 신호 전압으로부터 기준 전압으로 변화시키는 방법은, 시각 t40에 있어서 제1 신호선(251)의 전압을 신호 전압으로부터 기준 전압으로 변화시키는 방법과 같으므로, 여기에서는 그 설명을 생략한다.
계속하여, 주사/제어선 구동 회로(14)가 제1 제어선(232(k))의 전압 레벨을 HIGH로부터 LOW로 변화시킴으로써, Vs가 바이어스되어,
[수 12]
로 된다. 이 제1 제어선(232(k))의 HIGH로부터 LOW로의 변화에 의해, 구동 트랜지스터(214)의 게이트 소스간 전압인 Vgs에는, 구동 트랜지스터(214)의 역치 전압 Vth보다도 큰 전압을 발생시키고 있다. 즉, 정전 유지 용량(217)에 발생하는 전위차를 구동 트랜지스터의 역치 전압을 검출할 수 있는 전위차로 하여, 역치 전압의 검출 과정에 대한 준비가 완료된다. 이와 동시에, 도 18(c)에 도시하는 바와같이, 구동 트랜지스터(214)는 온 상태로 되고, 드레인-소스간 전류를, 정전 유지 용량(217, 218) 및 유기 EL 소자(213)에 흐르게 한다. 이때, 식 2로 규정된 Vs는, －Vth에 점점 가까워진다. 이에 따라, 정전 유지 용량(217, 218)에는 구동 트랜지스터(214)의 Vth가 기록된다. 또한, 이때, 유기 EL 소자(213)에 흐르는 전류는, 애노드 전극 전위가 －Vth보다도 저전위이며, 캐소드 전위가 0V이므로 유기 EL 소자(213)는 역바이어스 상태로 되어, 유기 EL 소자(213)를 발광시키기 위한 전류로는 되지 않는다.
시각 t43∼시각 t44의 기간, 발광 화소(21A)의 회로는 정상 상태로 되고, 정전 유지 용량(217 및 218)에는 구동 트랜지스터(214)의 역치 전압(Vth)에 상당하는 전압이 유지된다. 또한, 역치 전압(Vth)에 상당하는 전압을 정전 유지 용량(217 및 218)에 유지시키기 위해서 흐르는 전류는 미소하기 때문에, 정상 상태로 될때까지는 시간을 필요로 한다. 따라서, 이 기간이 길수록, 정전 유지 용량(217)에 유지되는 전압은 안정되고, 이 기간을 충분히 길게 확보함으로써, 고정밀도의 전압 보상이 실현된다.
다음에, 시각 t44에 있어서, 주사/제어선 구동 회로(14)는, 주사선(233(k, 1)∼233(k, m))의 전압 레벨을, 일제히 HIGH로부터 LOW로 변화시킨다(도 19의 S33). 이에 따라, 정전 유지 용량(217, 218)에 대한 구동 트랜지스터(214)의 Vth의 기록이 완료된다. 이때, k번째의 구동 블록의 전체 발광 화소(21A)가 가지는 정전 유지 용량(217 및 218)에는 구동 트랜지스터(214)의 역치 전압(Vth)에 상당하는 전압이 동시에 유지된다. 또한, 시각 t44의 직전에 있어서, 제2 제어선(231(k, 1)∼231(k, m))도 일제히 LOW 레벨로 되어 있고, 스위칭 트랜지스터(216)는 오프 상태로 되어 있다. 이에 따라 Vth 검출 후의 구동 트랜지스터(214)의 리크 전류가 정전 유지 용량(217, 218)에 흘러들어가, 정전 유지 용량(217, 218)에 기록된 구동 트랜지스터(214)의 역치 전압(Vth)의 값이 벗어나는 것을 억제하고 있다.
이상, 시각 t43∼시각 t44의 기간에서는, 구동 트랜지스터(214)의 역치 전압(Vth)의 보정이, k번째의 구동 블록 내에 있어서 동시에 실행되고 있다.
다음에, 시각 t44 이후의 기간에 있어서, 주사/제어선 구동 회로(14)는, 주사선(233(k, 1)∼233(k, m))의 전압 레벨을, 순차적으로, LOW→HIGH→LOW로 변화시키고, 스위칭 트랜지스터(215)를, 발광 화소행마다 순차적으로 온 상태로 한다. 또한, 이때, 신호선 구동 회로(15)는, 제1 신호선(251)의 전압 레벨을 각 화소의 휘도치에 따른 신호 전압(Vdata)으로 변화시킨다(도 19의 S34).
도 17에 나타낸 시각 t43 이전의 일정 기간에 있어서는, 도 9a에 나타내는 바와같이, 기준 전압이 데이터 드라이버(150)에서 공급되어, 제1 신호선(251)이 가지는 기생 용량에 충전(SAMPLE)된다. 그 후, 시각 t53까지, 즉, 셀렉터 회로(16)를 통하여 신호선 구동 회로(15)와 접속되고, 신호 전압이 부여될 때까지, 제1 신호선(251)은, 도 9b에 나타내는 바와같이, 그 기준 전압을 유지(Hold)하고 있다. 한편, 시각 t44까지의 사이, 신호 전압이 데이터 드라이버(150)에서 제2 신호선(252)에 공급되고, 제2 신호선(252)에 속하는 발광 화소가, 공급된 신호 전압에 따라 발광 개시하게 된다.
그리고, 시각 t44에서는, 도 9c에 나타내는 바와같이, 기준 전압이 일정 기간, 데이터 드라이버(150)에서 공급되어, 제2 신호선(252)이 가지는 기생 용량에 충전(SAMPLE)되고, 제2 신호선(252)은, 도 9d에 나타내는 바와같이, 그 기준 전압을 유지(HOLD)한다. 한편, 시각 t44부터 일정 기간 후에, 신호 전압이 데이터 드라이버(150)에서 제1 신호선(251)으로 공급되고, 제1 신호선(251)에 속하는 발광 화소가, 공급된 신호 전압에 따라서 발광 개시하게 된다. 이에 따라, 도 18(d)에 나타내는 바와같이, 구동 트랜지스터(214)의 게이트에 신호 전압(Vdata)이 인가된다. 이때, 정전 유지 용량(217 및 218)의 접점(M)에 있어서의 전위(VM)는, Vdata가 C1 및 C2로 분배된 전압과, 시각 t44에 있어서의 Vs 전위인 －Vth의 합이 되고,
[수 13]
으로 된다.
즉, 정전 유지 용량(217)에 유지되는 전위차 VgM은, Vdata와 상기 식 13으로 규정된 전위의 차분이며,
[수 14]
로 된다.
즉, 정전 유지 용량(217)에는, 이 신호 전압(Vdata)에 따른 전압과, 먼저 유지된 구동 트랜지스터(214)의 역치 전압(Vth)에 상당하는 전압이 가산된 가산 전압이 기입된다.
또한, 시각 t46 이후의 기간에 있어서, 주사/제어선 구동 회로(14)는, 제2 제어선(231(k, 1)∼231(k, m))의 전압 레벨을, 순차적으로, LOW→HIGH로 변화시키고, 스위칭 트랜지스터(216)를, 발광 화소행마다 순차적으로 온 상태로 한다(도 19의 S35). 이에 따라, 구동 트랜지스터(214)의 게이트-소스간에 식 13으로 표시된 전압이 인가되고, 도 18(e)에 나타난 드레인 전류가 흐름으로써, 역치 보정된 신호 전압에 대응한 발광이, 화소행마다 이루어진다.
이상, 시각 t46 이후의 기간에서는, 보정된 신호 전압의 기입 및 발광, k번째의 구동 블록 내에서 발광 화소행마다, 순차적으로 실행되고 있다.
여기에서, 구동 트랜지스터(214)를 흐르는 드레인 전류(id)는, 식 4로 규정된 VgM로부터, 구동 트랜지스터(214)의 역치 전압(Vth)을 뺀 전압치를 이용하여,
[수 15]
로 표시된다. 여기에서, β는 이동도에 관한 특성 파라미터이다. 식 15에서, 유기 EL 소자(213)를 발광시키기 위한 드레인 전류(id)는, 구동 트랜지스터(214)의 역치 전압(Vth)에 의존하지 않고, 또한 유기 EL 소자(213)의 용량 성분에 관계되지 않는 전류로 되어 있는 것을 알 수 있다.
이상, 상기 기재한 바와같이, 발광 화소행을 구동 블록화함으로써, 구동 블록 내에서는, 구동 트랜지스터(214)의 역치 전압(Vth) 보상이 동시에 실행된다. 이에 따라, 당해 구동 전류의 소스 이후의 전류 경로의 제어를 구동 블록 내에서 동기할 수 있다. 따라서, 제1 제어선(232)을 구동 블록 내에서 공통화할 수 있다.
또한, 주사선(233(k, 1)∼233(k, m))에 있어서는, 주사/제어선 구동 회로(14)와는 개별로 접속되어 있는데, 역치 전압 보상 기간에 있어서는, 구동 펄스의 타이밍이 동일하다. 따라서, 주사/제어선 구동 회로(14)는, 출력하는 펄스 신호의 고주파화를 억제할 수 있으므로, 구동 회로의 출력 부하를 저감시킬 수 있다.
또한, 1발광 화소열에 대하여 배치된 2개의 신호선에 대하여, 신호선 구동 회로(15)의 출력선을 1개로 할 수 있으므로, 신호선 구동 회로(15)를 소형화할 수 있고, 데이터 드라이버(153)의 실장수 및 출력선의 감소에 따른 구동 회로 실장을 위한 비용 저감 및 패널 실장 수율의 향상이 도모된다.
본 실시의 형태에 있어서도, 실시의 형태 1과 동일한 관점에서, 특허문헌 1에 기재된, 2개의 신호선을 이용한 종래의 표시 장치와 비교하여, 발광 듀티를 보다 길게 확보할 수 있다는 이점이 있다.
따라서, 발광 휘도가 충분히 확보되고, 또한, 구동 회로의 출력 부하가 저감된 장수명의 표시 장치를 실현하는 것이 가능해진다.
또한, 2개의 신호선을 이용한 종래의 표시 장치와, 본 발명과 같이 블록 구동을 조합한 표시 장치를 동일한 발광 듀티로 설정한 경우, 본 발명의 표시 장치의 쪽이, 역치 검출 기간을 길게 확보하는 것을 알 수 있다.
또한, 시각 t50 이후에 있어서의 (k＋1)번째의 구동 블록의 동작은, 상술한 k번째의 구동 블록의 동작과 동일하므로 설명을 생략한다. 또한, 상기 기재한 구동 블록의 상태 천이는, 도 14에 도시한 것과 동일하므로, 설명을 생략한다.
이상의 동작이, 표시 패널(10) 내의 (k＋2)번째의 구동 블록 이후에 있어서도 순차적으로 실행된다.
본 발명의 실시의 형태 3에 관련된 표시 장치의 구동 방법에 의하면, 발광 기간은, 동일 구동 블록 내에서도 발광 화소행마다 순차적으로 설정된다. 따라서, 구동 블록 내에서도, 행 주사 방향에 대하여 발광 기간이 연속적으로 나타난다.
이상, 실시의 형태 3에 있어서도, 스위칭 트랜지스터(216) 및 정전 유지 용량(218)이 배치된 발광 화소 회로, 신호선 구동 회로(15)와 신호선군(12)의 사이에 배치된 셀렉터 회로, 구동 블록화된 각 발광 화소에 대한 제어선, 주사선 및 신호 선의 배치, 및 상기 구동 방법에 의해, 구동 트랜지스터(214)의 역치 전압 보정 기간 및 그 타이밍을 동일 구동 블록 내에서 일치시키는 것이 가능해진다. 또한, 셀렉터 회로에 의해, 신호선 구동 회로(15)로부터의 출력 개수를 저감시킬 수 있다. 따라서, 전류 패스를 제어하는 신호를 출력하는 주사/제어선 구동 회로(14)나 신호 전압을 제어하는 신호선 구동 회로(15)의 부하가 저감됨과 더불어 구동 회로의 비용 저감, 및 패널 실장 수율의 향상이 도모된다. 또한, 상기 구동 블록화 및 발광 화소열마다 배치된 2개의 신호선에 의해, 구동 트랜지스터(214)의 역치 전압 보정 기간을, 전체 발광 화소를 재기록하는 시간인 1프레임 기간(Tf) 내에서 크게 취할 수 있다. 이는, k번째의 구동 블록에 있어서 휘도 신호가 샘플링되어 있는 기간에, (k＋1)번째의 구동 블록에 있어서 역치 전압 보정 기간이 설정됨에 의한 것이다. 따라서, 역치 전압 보정 기간은, 발광 화소행마다 분할되는 것이 아니라, 구동 블록마다 분할된다. 따라서, 표시 영역이 대면적화될수록, 발광 듀티를 감소시키지 않고, 1프레임 기간에 대한 상대적인 역치 전압 보정 기간을 길게 설정하는 것이 가능해진다. 이에 따라, 고정밀도로 보정된 신호 전압에 의거한 구동 전류가 발광 소자에 흘러, 화상 표시 품질이 향상된다.
예를 들면, 표시 패널(10)을 N개의 구동 블록으로 분할한 경우, 각 발광 화소에 부여되는 역치 보정 기간은, 최대 Tf/N으로 된다.
(실시의 형태 4)
본 실시의 형태에 관련된 표시 장치의 전기적인 구성은, 발광 화소의 회로 구성을 제외하고, 도 1에 기재된 구성과 동일하다. 즉, 본 실시의 형태에 관련된 표시 장치는, 표시 패널(10)과, 제어 회로(20)를 구비한다. 표시 패널(10)은, 후에 기재하는 복수의 발광 화소(31A 및 31B)와, 신호선군(12)과 제어선군(13)과 주사/제어선 구동 회로(14)와, 신호선 구동 회로(15)와 셀렉터 회로(16)를 구비한다.
제어선군(13)은, 발광 화소마다 배치된 주사선, 제어선 및 전원선으로 이루어진다.
주사/제어선 구동 회로(14)는, 제어선군(13)의 각 주사선에 주사 신호를, 제어선군(13)의 각 제어선에 제어 신호를, 또한, 각 전원선에 가변 전압을 출력함으로써, 발광 화소가 가지는 회로 소자를 구동한다.
발광 화소(31A 및 31B)는, 표시 패널(10) 상에, 매트릭스형상으로 배치되어 있다. 여기에서, 발광 화소(31A 및 31B)는, 복수의 발광 화소행을 1구동 블록으로 하는 2이상의 구동 블록을 구성하고 있다. 발광 화소(31A)는, 홀수번째의 구동 블록을 구성하고, 또한, 발광 화소(31B)는 짝수번째의 구동 블록을 구성한다.
이하, 실시의 형태 1∼3과 중복하는 구성에 대해서는, 설명을 생략하고, 발광 화소(31A 및 31B)에 관련된 구성만 설명한다.
도 21a는, 본 발명의 실시의 형태 4에 관련된 표시 장치에 있어서의 홀수 구동 블록의 발광 화소의 구체적인 회로 구성도이며, 도 21b는, 본 발명의 실시의 형태 4에 관련된 표시 장치에 있어서의 짝수 구동 블록의 발광 화소의 구체적인 회로 구성도이다. 도 21a 및 도 21b에 기재된 발광 화소(31A 및 31B)는, 모두, 유기 EL 소자(312)와, 구동 트랜지스터(314)와, 정전 유지 용량(316 및 317)과, 스위칭 트랜지스터(315)와, 주사선(333)과, 제1 신호선(351)과, 제2 신호선(352)을 구비한다. 또한, 발광 화소(31A)와 발광 화소(B)는 각각, 또한, 선택 트랜지스터(315)를 구비한다. 도 21a 및 도 21b에 기재된 화소 회로는, 도 2a 및 도 2b에 기재된 화소 회로와 비교하여, 스위칭 트랜지스터(116)가 없는 점이 상이하다. 또한, 구동 트랜지스터(314)와, 정전 유지 용량(316 및 317)은, 전류 제어부(300)를 구성하고 있다. 이하, 도 2a 및 도 2b에 기재된 표시 장치의 구성과 중복하는 점은 설명을 생략한다.
유기 EL 소자(313)는, 예를 들면, 캐소드가 제2 전원선인 전원선(312)에 접속되고 애노드가 구동 트랜지스터(314)의 소스에 접속된 발광 소자이며, 구동 트랜지스터(314)의 구동 전류가 흐름으로써 발광한다.
구동 트랜지스터(314)는, 드레인이 제1 전원선인 전원선(310)에 접속되고, 게이트가 정전 유지 용량(316)의 제1 전극에 접속되어 있다. 구동 트랜지스터(314)는, 게이트에, 신호 전압에 대응한 전압이 인가됨으로써, 당해 전압에 대응한 드레인 전류로 변환된다. 그리고 이 드레인 전류는, 구동 전류로서 유기 EL 소자(313)에 공급된다. 구동 트랜지스터(314)는, 예를 들면, n형의 박막 트랜지스터(n형 TFT)로 구성된다.
스위칭 트랜지스터(115)는, 게이트가 주사선(333)에 접속되고, 소스 및 드레인의 한쪽이 구동 트랜지스터(314)의 게이트에 접속되어 있다. 또한, 그 소스 및 드레인의 다른쪽은, 홀수 구동 블록의 발광 화소(31A)에 있어서는, 제1 신호선(351)에 접속되어, 제1 스위치 소자로서 기능하고, 짝수 구동 블록의 발광 화소(31B)에 있어서는, 제2 신호선(352)에 접속되어, 제2 스위치 소자로서 기능한다.
정전 유지 용량(316)은, 한쪽의 단자가 구동 트랜지스터(314)의 게이트에 접속되고, 다른쪽의 단자가 구동 트랜지스터(314)의 소스에 접속된 제6 용량 소자이다. 정전 유지 용량(316)은, 제1 신호선(351) 또는 제2 신호선(352)으로부터 공급된 신호 전압에 대응한 전하를 유지하고, 예를 들면, 스위칭 트랜지스터(115)가 오프 상태로 된 후에, 구동 트랜지스터(314)로부터 유기 EL 소자(313)로 공급하는 구동 전류를 제어하는 기능을 가진다.
또한, 정전 유지 용량(316)은, 구동 트랜지스터(314)의 게이트 및 스위칭 트랜지스터(115)에 접속되고, 구동 트랜지스터(314)의 역치 전압을 검출하는 기능을 가진다.
정전 유지 용량(317)은, 정전 유지 용량(316)의 다른쪽의 단자와 참조 전압원(도 21a 및 도 21b에는 참조 전압 Vref로 표기하는데 전원선(312)이어도 된다)의 사이에 접속된 유지 용량 소자이다. 정전 유지 용량(317)은, 우선, 정상 상태에 있어서 구동 트랜지스터(314)의 소스 전위를 기억하고, 신호 전압이 스위칭 트랜지스터(115)로부터 인가된 경우라도 그 소스 전위의 정보는 정전 유지 용량(316)과 정전 유지 용량(317)의 사이의 노드에 남는다. 또한, 이 타이밍에서의 소스 전위는 구동 트랜지스터(314)의 역치 전압이다. 그 후, 상기 역치 전압의 유지로부터 발광까지의 타이밍이 발광 화소행마다 상이해도, 정전 유지 용량(316)의 다른쪽의 단자의 전위가 확정되므로 구동 트랜지스터(314)의 게이트 전압이 확정된다. 한편, 구동 트랜지스터(314)의 소스 전위는 이미 정상 상태이므로, 정전 유지 용량(317)은, 결과적으로 구동 트랜지스터(314)의 소스 전위를 유지하는 기능을 가진다.
또한, 정전 유지 용량(317)은, 독립된 회로 소자로서 부가될 필요는 없고, 유기 EL 소자(313)가 가지는 기생 용량이어도 된다.
전원선(310)은, 구동 트랜지스터(314)의 드레인에 제1 전압 또는 제2 전압을 공급한다. 제1 전압은, 제1 신호선(351) 및 제2 신호선(352)으로부터 공급되는 기준 전압보다도 낮은 전압이며, 당해 전압이 구동 트랜지스터(314)의 드레인에 인가됨으로써, 상기 구동 트랜지스터(314)의 소스 전위를 리셋하는 것이 가능해진다. 또한, 제2 전압은, 상기 기준 전압보다도 높은 전압이며, 당해 전압이 구동 트랜지스터(314)의 드레인에 인가됨으로써, 정전 유지 용량(316)에, 역치 전압에 대응한 전압을 유지시키고, 또는 신호 전압에 대응한 구동 전류에 의해 유기 EL 소자(313)를 발광시키는 것이 가능해진다. 제어 회로(20)는, 주사/제어선 구동 회로(14) 및 신호선 구동 회로(15)와 함께, 각 발광 화소의 동작을 제어하는 제어부를 구성하고, 셀렉터 회로(16)의 선택 트랜지스터를 온 오프하는 타이밍을 제어한다.
또한, 제어 회로(20)는, 상기 제1 전압 및 제2 전압의 공급 타이밍을 제어한다.
또한, 본 실시의 형태에 있어서도, 도 1과 마찬가지로, 셀렉터 회로(16)를 구비하고, 셀렉터 회로를 통하여, 신호선 구동 회로(15)의 출력선과 제1 신호선(351) 및 제2 신호선(352)이 접속되어 있다.
다음에, 본 실시의 형태에 관련된 표시 장치의 구동 방법에 대해서 도 22를 이용하여 설명한다. 또한, 여기에서는, 도 21a 및 도 21b에 기재된 구체적 회로 구성을 가지는 표시 장치에 대한 구동 방법을 상세하게 설명한다. 또한, 각 구동 블록은 m행의 발광 화소행으로 구성되어 있는 것으로 한다.
도 22는, 본 발명의 실시의 형태 4에 관련된 표시 장치의 구동 방법의 동작 타이밍 차트이다. 동 도면에 있어서, 가로축은 시간을 나타내고 있다. 또한 세로 방향에는, 위로부터 순서대로, k번째의 구동 블록의 1행째에 배치된 주사선(333(k, 1)), 2행째에 배치된 주사선(333(k, 2)) 및 m행째에 배치된 주사선(333(k, m)), 제1 신호선(351), k번째의 구동 블록의 1행째에 배치된 전원선(310(k, 1)), 2행째에 배치된 전원선(310(k, 2)) 및 m행째에 배치된 전원선(310(k, m))에 발생하는 전압의 파형도가 나타나 있다. 또한, 이들에 연속하여, (k＋1)번째의 구동 블록의 1행째에 배치된 주사선(333(k+1, 1)), 2행째에 배치된 주사선(333(k＋1, 2)) 및 m행째에 배치된 주사선(333(k＋1, m)), 제2 신호선(352), (k＋1)번째의 구동 블록의 1행째에 배치된 전원선(110(k＋1, 1)), 2행째에 배치된 전원선(310(k＋1, 2)) 및 m행째에 배치된 전원선(310(k＋1, m))에 발생하는 전압의 파형도가 나타나 있다. 또한, 도 23은, 본 발명의 실시의 형태 4에 관련된 표시 장치의 동작 플로우챠트이다.
우선, 시각 t61까지, 제어 회로(20)는, 전원선(310(k, 1)∼310(k, m))의 전압 레벨을, 기준 전압보다도 낮은 제1 전압인 LOW에 순차 설정하고, 구동 트랜지스터(314)의 소스 전위를 리셋한다(도 23의 S51). 이때, 제1 전압은, 예를 들면, －10V이며, 구동 트랜지스터(314)의 소스 전위는 －10V에 리셋된다.
다음에, 시각 t62에 있어서, 제어 회로(20)는, 주사선(333(k, 1)∼333(k, m))의 전압을 동시에 LOW로부터 HIGH로 변화시키고, 선택 트랜지스터(315)를 온 상태로 한다(도 23의 S52). 또한, 이때, 제어 회로(20)에 의해, 제1 신호선(351)의 전압 레벨이, 신호 전압으로부터 기준 전압으로 변화된다.
여기에서, 본 실시의 형태에 관련된 셀렉터 회로를 구동하기 위한 동작 타이밍 차트는, 실시의 형태 1에서 설명한 도 8의 동작 타이밍 차트와 동일하다.
즉, 시각 t62에 있어서는, 도 9a에 나타내는 바와같이, 기준 전압이 데이터 드라이버(150)에서 일정 기간 공급되어, 제1 신호선(351)이 가지는 기생 용량에 충전(SAMPLE)된다. 그리고, 시각 t65까지의 사이, 제1 신호선(351)은, 도 9b에 나타내는 바와같이, 그 기준 전압을 유지(Hold)하고 있다. 한편, 시각 t64까지의 사이, 신호 전압이 데이터 드라이버(150)에서 제2 신호선(352)에 공급되고, 제2 신호선(352)에 속하는 발광 화소가, 공급된 신호 전압에 따라서 발광 개시하게 된다. 이와같이, 제1 신호선(351)에 유지되어 있는 기준 신호 전압이, 온 상태의 선택 트랜지스터(315)를 통하여, 구동 트랜지스터(314)의 게이트에 인가된다. 이때, 기준 전압은, 예를 들면, 0V이다.
다음에, 시각 t63에 있어서, 제어 회로(20)는, 전원선(310(k, 1)∼310(k, m))의 전압 레벨을, 제1 전압으로부터 기준 전압보다도 높은 제2 전압으로 변화시킨다(도 23의 S53). 이때, 제2 전압은, 예를 들면, 10V이다. 이에 따라, 역치 전압의 검출 과정에 대한 준비가 완료된다.
시각 t63∼시각 t64의 기간, 발광 화소(31A)의 회로는 정상 상태로 되고, 시각 t64까지 정전 유지 용량(316)에는 구동 트랜지스터(314)의 역치 전압(Vth)에 상당하는 전압이 유지된다. 또한, 역치 전압(Vth)에 상당하는 전압을 정전 유지 용량(316)에 유지시키기 위해서 흐르는 전류는 미소하기 때문에, 정상 상태로 될때까지는 시간을 필요로 한다. 따라서, 이 기간이 길수록, 정전 유지 용량(316)에 유지되는 전압은 안정되고, 이 기간을 충분히 길게 확보함으로써, 고정밀도의 전압 보상이 실현된다.
다음에, 시각 t64에 있어서, 제어 회로(20)는, 주사선(333(k, 1)∼333(k, m))의 전압 레벨을 동시에 HIGH로부터 LOW로 변화시켜, 선택 트랜지스터(315)를 오프 상태로 한다(도 23의 S14). 이에 따라, 구동 트랜지스터(314)로의 기준 전압 인가가 정지된다. 이때, k번째의 구동 블록의 전체 발광 화소(31A)가 가지는 정전 유지 용량(316)에는 구동 트랜지스터(314)의 역치 전압(Vth)에 상당하는 전압이 동시에 유지되고, 보상되어야 할 구동 트랜지스터(314)의 역치 전압(Vth)이 확정된다.
이상, 시각 t61∼시각 t64의 기간에서는, 구동 트랜지스터(314)의 역치 전압(Vth)의 보정이, k번째의 구동 블록 내에 있어서 동시에 실행된다.
다음에, 시각 t65에 있어서, 제어 회로(20)에 의해, 제1 신호선(351)의 전압 레벨이, 기준 전압으로부터 신호 전압으로 변화된다.
구체적으로는, 시각 t65 전의 일정 기간에 있어서, 도 9c에 나타내는 바와같이, 기준 전압이 데이터 드라이버(150)에서 공급되어, 제2 신호선(352)이 가지는 기생 용량에 충전(SAMPLE)된다. 그리고 시각 t65 이후, 제2 신호선(352)은, 도 9d에 나타내는 바와같이, 그 기준 전압을 유지(Hold)하고 있다. 한편, 시각 t65 이후, 신호 전압이 데이터 드라이버(150)에서 제1 신호선(351)에 공급되고, 제1 신호선(351)에 속하는 발광 화소가, 공급된 신호 전압에 따라서 발광 개시하게 된다. 이와같이 하여, 신호 전압이 구동 트랜지스터(314)의 게이트에 인가된다. 이때, 신호 전압은, 예를 들면, 0V∼5V이다.
또한, 시각 t65∼시각 t66의 기간에 있어서, 제어 회로(20)는, 주사선(333(k, 1)∼333(k, m))의 전압 레벨을, 순차적으로, LOW→HIGH→LOW로 변화시키고, 선택 트랜지스터(315)를, 발광 화소행마다 순차적으로 온 상태로 한다(도 23의 S55). 이에 따라, 구동 트랜지스터(314)의 게이트에는, 신호 전압이 인가된다. 이때, 정전 유지 용량(316)에는, 이 신호 전압에 따른 전압과, 먼저 유지된 구동 트랜지스터(314)의 역치 전압(Vth)에 상당하는 전압이 가산된 가산 전압이 기입된다. 또한, 이와 동시에, 구동 트랜지스터(314)의 구동 전류가 유기 EL 소자(313)에 흘러, 발광 화소행순으로 유기 EL 소자(313)가 발광한다.
이상, 시각 t65∼시각 t66의 기간에서는, 고정밀도로 보정된 신호 전압의 기입 및 발광이, k번째의 구동 블록 내에서 발광 화소행순으로 실행되고 있다.
또한, t66 이후에 있어서, 제어 회로(20)는, k번째의 구동 블록 내의 전원선(310(k, 1)∼310(k, m))의 전압 레벨을, 발광 화소행순으로 제2 전압으로부터 제1 전압으로 변화시킴으로써, 발광 화소행순으로 소광시킨다.
이상, 발광 화소행을 구동 블록화함으로써, 구동 트랜지스터(314)의 역치 전압을 검출하는 기간을 구동 블록 내에서 일치시키는 것이 가능해지고, 최대 1프레임 기간을 구동 블록수로 분할한 기간을 역치 전압 검출 기간으로서 할당하는 것이 가능해진다. 따라서, 고정밀도로 보정된 구동 전류가 유기 EL 소자(313)에 흘러, 화상 표시 품질을 향상시키는 것이 가능해진다. 또한, 제어 회로(20)는, 역치 전압 검출 기간에 있어서 구동 블록 내에서 동시 제어하는, 즉, 동일한 구동 블록에 대하여 동일한 제어 신호를 출력할 수 있다. 또한, 셀렉터 회로(16)를 구비함으로써, 1발광 화소열에 대하여 배치된 2개의 신호선에 대하여, 신호선 구동 회로(15)의 출력선을 1개로 할 수 있으므로, 신호선 구동 회로(15)를 소형화할 수 있고, 데이터 드라이버(153)의 실장수 및 출력선의 감소에 따른 구동 회로 실장을 위한 비용 저감 및 패널 실장 수율의 향상이 도모된다.
본 실시의 형태에 있어서도, 실시의 형태 1과 동일한 관점에서, 특허문헌 1에 기재된, 2개의 신호선을 이용한 종래의 표시 장치와 비교하여, 발광 듀티를 보다 길게 확보할 수 있다는 이점이 있다.
따라서, 발광 휘도가 충분히 확보되고, 또한, 구동 회로의 출력 부하가 저감된 장수명의 표시 장치를 실현하는 것이 가능해진다.
또한, 2개의 신호선을 이용한 종래의 표시 장치와, 본 발명과 같이 블록 구동을 조합시킨 표시 장치를 동일한 발광 듀티로 설정한 경우, 본 발명의 표시 장치의 쪽이, 역치 검출 기간을 길게 확보하는 것을 알 수 있다.
또한, 시각 t71∼시각 t76에 있어서의 (k＋1)번째의 구동 블록의 동작은, 상기 기재한 k번째의 구동 블록의 동작과 같기 때문에 설명을 생략한다.
이상의 동작이, 표시 패널(10) 내의 (k＋2)번째의 구동 블록 이후에 있어서도 순차적으로 실행된다.
또한, 본 실시의 형태에 관련된 구동 방법에 의해 발광한 구동 블록의 상태 천이도는, 도 14에 나타낸 상태 천이도와 동일하므로, 설명을 생략한다.
본 발명의 실시의 형태 4에 관련된 표시 장치의 구동 방법에 의하면, 발광 기간은, 동일 구동 블록 내에서도 발광 화소행순으로 설정된다. 따라서, 구동 블록 내에 있어서도, 행 주사 방향에 대하여 발광 기간이 연속적으로 나타난다.
이상, 실시의 형태 4에 있어서도, 정전 유지 용량(316)이 배치된 발광 화소 회로, 신호선 구동 회로(15)와 신호선군(12)의 사이에 배치된 셀렉터 회로(16), 구동 블록화된 각 발광 화소에 대한 주사선, 전원선 및 신호선의 배치, 및 상기 구동 방법에 의해, 구동 트랜지스터(314)의 역치 전압 보정 기간 및 그 타이밍을 동일 구동 블록 내에서 일치시키는 것이 가능해진다. 또한, 셀렉터 회로에 의해, 신호선 구동 회로(15)로부터의 출력 개수를 저감시킬 수 있다. 따라서, 전류 패스를 제어하는 신호를 출력하는 주사/제어선 구동 회로(14)나 신호 전압을 제어하는 신호선 구동 회로(15)의 부하가 저감함과 더불어 구동 회로의 비용 저감, 및 패널 실장 수율의 향상이 도모된다. 또한, 상기 구동 블록화 및 발광 화소열마다 배치된 2개의 신호선에 의해, 구동 트랜지스터(314)의 역치 전압 보정 기간을, 전체 발광 화소를 재기록하는 시간인 1프레임 기간(Tf) 내에서 크게 취할 수 있다. 이는, k번째의 구동 블록에 있어서 휘도 신호가 샘플링되어 있는 기간에, (k＋1)번째의 구동 블록에 있어서 역치 전압 보정 기간이 설정됨에 의한 것이다. 따라서, 역치 전압 보정 기간은, 발광 화소행마다 분할되는 것이 아니라, 구동 블록마다 분할된다. 따라서, 표시 영역이 대면적화될수록, 발광 듀티를 감소시키지 않고, 1프레임 기간에 대한 상대적인 역치 전압 보정 기간을 길게 설정하는 것이 가능해진다. 이에 따라, 고정밀도로 보정된 휘도 신호 전압에 의거한 구동 전류가 발광 소자에 흘러, 화상 표시 품질이 향상된다.
예를 들면, 표시 패널(10)을 N개의 구동 블록으로 분할한 경우, 각 발광 화소에 부여되는 역치 보정 기간은, 최대 Tf/N으로 된다.
(실시의 형태 5)
이하, 본 발명의 실시의 형태에 대해서, 도면을 참조하면서 설명한다.
본 실시의 형태에 관련된 표시 장치의 전기적인 구성은, 발광 화소의 회로 구성을 제외하고, 도 1에 기재된 구성과 동일하다. 즉, 본 실시의 형태에 관련된 표시 장치는, 표시 패널(10)과, 제어 회로(20)를 구비한다. 표시 패널(10)은, 후에 기재하는 복수의 발광 화소(41A 및 41B)와, 신호선군(12)과 제어선군(13)과 주사/제어선 구동 회로(14)와, 신호선 구동 회로(15)와, 셀렉터 회로(16)를 구비한다.
발광 화소(41A 및 41B)는, 표시 패널(10) 상에, 매트릭스형상으로 배치되어 있다. 여기에서, 발광 화소(41A 및 41B)는, 복수의 발광 화소행을 1구동 블록으로 하는 2이상의 구동 블록을 구성하고 있다. 발광 화소(41A)는, 홀수번째의 구동 블록을 구성하고, 또한, 발광 화소(41B)는 짝수번째의 구동 블록을 구성한다.
이하, 실시의 형태 1∼3과 중복되는 구성에 대해서는, 설명을 생략하고, 발광 화소(41A 및 41B)에 관련된 구성만 설명한다.
도 24a는, 본 발명의 실시의 형태 5에 관련된 표시 장치에 있어서의 홀수 구동 블록의 발광 화소의 구체적인 회로 구성도이며, 도 24b는, 본 발명의 실시의 형태 5에 관련된 표시 장치에 있어서의 짝수 구동 블록의 발광 화소의 구체적인 회로 구성도이다. 도24a 및 도 24b에 기재된 발광 화소(41A 및 41B)는, 모두, 유기 EL 소자(413)와, 구동 트랜지스터(414)와, 스위칭 트랜지스터(415, 416 및 417)와, 정전 유지 용량(418)과, 제어선(431)과, 주사선(433)과, 제1 신호선(451)과, 제2 신호선(452)을 구비한다. 여기에서, 구동 트랜지스터(414)와, 스위칭 트랜지스터(416, 417 및 418)와, 정전 유지 용량(418)은, 전류 제어부(400)를 구성하고 있다. 전류 제어부(400)는, 제1 신호선(451) 또는 제2 신호선(452)으로부터 공급되는 신호 전압을 구동 트랜지스터(414)의 소스 드레인 전류인 신호 전류로 변환하는 기능을 가진다.
도 24a 및 도 24b에 있어서, 스위칭 트랜지스터(416)는, 게이트가 주사선(433)에 접속되고, 소스 및 드레인의 한쪽이 구동 트랜지스터(414)의 게이트 및 정전 유지 용량(418)의 한쪽의 단자인 제1 전극에 접속되고, 소스 및 드레인의 다른쪽이 참조 전원선(419)에 접속된 제5 스위칭 트랜지스터이다. 스위칭 트랜지스터(416)는, 참조 전원선(419)의 참조 전압(VREF)을 구동 트랜지스터(414)의 게이트에 인가하는 타이밍을 결정하는 기능을 가진다.
스위칭 트랜지스터(417)는, 게이트가 제어선(431)에 접속되고, 소스 및 드레인의 한쪽이 제5 용량 소자인 정전 유지 용량(418)의 다른쪽의 단자에 접속되고, 소스 및 드레인의 다른쪽이 구동 트랜지스터(414)의 소스에 접속된 제6 스위칭 트랜지스터이다. 스위칭 트랜지스터(417)는, 신호선으로부터의 신호 전압 기입 기간에 있어서는 오프 상태로 됨으로써, 당해 기간에 있어서 정전 유지 용량(418)으로부터 구동 트랜지스터(414)의 소스로의 리크 전류가 발생하지 않으므로, 정전 유지 용량(418)에 정확한 신호 전압에 대응한 전압을 유지시키는 기능을 가진다. 한편, 초기화 기간에 있어서 온 상태로 됨으로써, 구동 트랜지스터(414)의 소스를 초기화 전위로 설정하는 기능을 가지고, 구동 트랜지스터(414)와 유기 EL 소자(413)를 순식간에 리셋 상태로 할 수 있다. 스위칭 트랜지스터(415, 416 및 417)는, 예를 들면, n형의 박막 트랜지스터(n형 TFT)로 구성된다.
여기에서, 상기 초기화 기간이란, 신호 전압에 대응한 전압이 정전 유지 용량(418)에 기입되기 전에, 구동 트랜지스터(414)의 게이트 전위 및 소스 전위를 초기화 전위로 리셋해 두기 위한 기간이다. 또한, 초기화 기간은, 실시의 형태 1∼4에서 설명한 역치 전압 검출 기간 전이며 역치 전압 검출 기간과 연속적으로, 또는, 역치 전압 검출 기간을 대신하여 설정된다.
제어선(431)은, 주사/제어선 구동 회로(14)에 접속되고, 발광 화소(41A 및 41B)를 포함하는 화소행에 속하는 각 발광 화소에 접속되어 있다. 이에 따라, 제어선(431)은, 구동 트랜지스터(414)의 소스와 정전 유지 용량(418)의 제2 전극을 도통 또는 비도통으로 하는 상태를 발생하는 기능을 가진다.
제1 신호선(451) 및 제2 신호선(452)은, 신호선 구동 회로(15)에 접속되고, 각각, 발광 화소(41A 및 41B)를 포함하는 화소열에 속하는 각 발광 화소에 접속되고, 구동 트랜지스터를 리셋하기 위한 기준 전압과, 발광 강도를 결정하는 신호 전압을 공급하는 기능을 가진다.
또한, 도 24a 및 도 24b에는 기재되어 있지 않지만, 전원선(110) 및 전원선(112)은, 각각, 플러스 전원선 및 마이너스 전원선이며, 다른 발광 화소에도 접속되어 있고 전압원에 접속되어 있다. 또한, 참조 전원선(419)은, 다른 발광 화소에도 접속되어 있고 VREF의 전위의 전압원에 접속되어 있다.
다음에, 제어선(431), 주사선(433), 제1 신호선(451) 및 제2 신호선(452)의 발광 화소간에 있어서의 접속 관계에 대해서 설명한다.
도 25는, 본 발명의 실시의 형태 5에 관련된 표시 장치가 가지는 표시 패널의 일부를 나타내는 회로 구성도이다. 동 도면에는, 2개의 인접하는 구동 블록 및 각 제어선, 각 주사선 및 각 신호선이 기재되어 있다. 도면 및 이하의 설명에서는, 각 제어선, 각 주사선 및 각 신호선을 “부호(블록 번호, 당해 블록에 있어서의 행 번호)”, 또는, “부호(블록 번호)”로 표시하고 있다.
상기 기술한 바와같이, 구동 블록이란, 복수의 발광 화소행으로 구성되고, 표시 패널(10) 내에는 2이상의 구동 블록이 존재한다. 예를 들면, 도 25에 기재된 각 구동 블록은, m행의 발광 화소행으로 구성되어 있다.
도 25의 상단에 기재된 k번째의 구동 블록에서는, 제어선(431(k))이 당해 구동 블록 내의 전체 발광 화소(41A)가 가지는 스위칭 트랜지스터(417)의 게이트에 공통되게 접속되어 있다. 한편, 주사선(433(k, 1))∼주사선(433(k, m))은, 각각, 발광 화소행마다 개별로 접속되어 있다.
또한, 도 25의 하단에 기재된 (k＋1)번째의 구동 블록도, k번째의 구동 블록과 동일한 접속이 이루어져 있다. 단, k번째의 구동 블록에 접속된 제어선(431(k))과 (k＋1)번째의 구동 블록에 접속된 제어선(431(k＋1))은, 상이한 제어 선이며, 주사/제어선 구동 회로(14)로부터 개별 제어 신호가 출력된다.
또한, k번째의 구동 블록에서는, 제1 신호선(451)이 당해 구동 블록 내의 모든 발광 화소(41A)가 가지는 스위칭 트랜지스터(415)의 소스 및 드레인의 다른쪽에 접속되어 있다. 한편, (k＋1)번째의 구동 블록에서는, 제2 신호선(452)이 당해 구동 블록 내의 전체 발광 화소(41B)가 가지는 스위칭 트랜지스터(415)의 소스 및 드레인의 다른쪽에 접속되어 있다.
상기 구동 블록화에 의해, 구동 트랜지스터(114)의 소스와 정전 유지 용량(418)의 제2 전극의 접속을 제어하는 제어선(431)의 개수가 삭감된다. 따라서, 이들 제어선에 구동 신호를 출력하는 주사/제어선 구동 회로(14)의 출력 개수가 저감하여, 회로 규모의 삭감을 가능하게 한다.
다음에, 본 실시의 형태에 관련된 표시 장치의 구동 방법에 대해서 도 26을 이용하여 설명한다. 또한, 여기에서는, 도 24a 및 도 24b에 기재된 구체적 회로 구성을 가지는 표시 장치에 대한 구동 방법을 상세하게 설명한다.
도 26은, 본 발명의 실시의 형태 1에 관련된 표시 장치의 구동 방법의 동작 타이밍차트이다. 동 도면에 있어서, 가로축은 시간을 나타내고 있다. 또한 세로 방향에는, 위로부터 순서대로, k번째의 구동 블록의 주사선(433(k, 1), 433(k, 2) 및 433(k, m)), 제1 신호선(451) 및 제어선(431(k))에 발생하는 전압의 파형도가 나타나 있다. 또한, 이들에 연속하여, (k＋1)번째의 구동 블록의 주사선(433(k＋1, 1), 433(k＋1, 2) 및 433(k＋1, m)), 제2 신호선(452) 및 제어선(431(k＋1))에 발생하는 전압의 파형도가 나타나 있다. 또한, 도 27은, 본 발명의 실시의 형태에 관련된 표시 장치의 동작 플로우챠트이다.
우선, 시각 t81에 있어서, 주사/제어선 구동 회로(14)는, 주사선(433(k, 1)∼433(k, m))의 전압 레벨을 동시에 LOW로부터 HIGH로 변화시키고, k번째의 구동 블록에 속하는 발광 화소(41A)가 가지는 스위칭 트랜지스터(415)를 온 상태로 한다. 또한, 주사선(433(k, 1)∼433(k, m))의 전압 레벨의 상기 변화에 의해, 동시에, 스위칭 트랜지스터(416)를 온 상태로 한다(도 27의 S71). 이때, 이미 제어선(431(k))의 전압 레벨은 HIGH이며 스위칭 트랜지스터(417)는 온 상태로 되어 있다. 또한, 시각 t81에 있어서, 제1 신호선(451)의 전압 레벨은, 신호 전압으로부터 기준 전압(VR1)으로 변화된다.
여기에서, 본 실시의 형태에 관련된 셀렉터 회로를 구동하기 위한 동작 타이밍 차트는, 실시의 형태 1에서 설명한 도 8의 동작 타이밍 차트와 동일하다.
즉, 시각 t81부터 일정 기간에 있어서는, 도 9a에 나타내는 바와같이, 기준 전압이 데이터 드라이버(150)에서 공급되어, 제1 신호선(451)이 가지는 기생 용량에 충전(SAMPLE)된다. 그리고, 제1 신호선(451)은, 그 후, 셀렉터 회로(16)를 통하여 신호선 구동 회로(15)와 접속되고, 신호 전압이 부여될 때까지, 도 9b에 나타내는 바와같이, 그 기준 전압을 유지(Hold) 하고 있다. 한편, 그 사이, 제2 신호선(452)은, 신호 전압이 데이터 드라이버(150)에서 공급되어 있다.
이에 따라, 구동 트랜지스터(414)의 게이트 및 정전 유지 용량(418)의 제1 전극에는, 참조 전원선(419)의 참조 전압(VREF)이 인가되고, 스위칭 트랜지스터(417)의 도통에 의해, 구동 트랜지스터(414)의 소스 및 정전 유지 용량(418)의 제2 전극에는, 제1 신호선(451)의 기준 전압(VR1)이 인가된다. 즉, 구동 트랜지스터(141)의 게이트 전위 및 소스 전위가, 각각, VREF 및 VR1로 초기화(리셋)된다. 상기 기재한 구동 트랜지스터(414)의 게이트 및 소스에, 각각, 참조 전압 VREF 및 기준 전압 VR1을 인가하는 동작은, 제1 리셋 전압 인가 단계에 상당한다.
또한, 시각 t81에 있어서, 유기 EL 소자(413)의 발광을 정지시키기 위해서, 참조 전압 VREF 및 기준 전압 VR1은, 각각, 식 16 및 식 17로 표시되는 관계를 만족하도록 미리 설정되어 있다.
상기 식 16 및 식 17을 만족하는 수치예로서, 예를 들면, VREF＝VCAT＝VR1＝0V이다.
여기에서, Vth 및 Vt(EL)은, 각각, 구동 트랜지스터(414) 및 유기 EL 소자(413)의 역치 전압이며, VCAT는, 유기 EL 소자(413)의 캐소드 전압이다. 상기 식 1은, 시각 t81에 있어서, 참조 전원선(419)→구동 트랜지스터(414)→유기 EL 소자(413)→전원선(412)이라는 전류 패스로 전류가 흐르지 않는 조건이다. 한편, 상기 식 2는, 제1 신호선(451)→스위칭 트랜지스터(415)→스위칭 트랜지스터(417)→유기 EL 소자(413)→전원선(412)이라는 전류 패스로 전류가 흐르지 않는 조건이다.
이상, 시각 t81에서는, k번째의 구동 블록에 속하는 발광 화소(41A)가 가지는 유기 EL 소자(413)의 발광을 정지하고, 구동 트랜지스터(414)의 초기화 동작을 개시한다.
다음에, 시각 t82에 있어서, 주사/제어선 구동 회로(14)는, 주사선(433(k, 1)∼433(k, m))의 전압 레벨을 동시에 HIGH로부터 LOW로 변화시키고, k번째의 구동 블록에 속하는 발광 화소(41A)가 가지는 스위칭 트랜지스터(415)를 오프 상태로 한다(도 27의 S72). 또한, 주사선(433(k, 1)∼433(k, m))의 전압 레벨의 상기 변화에 의해, 동시에, 스위칭 트랜지스터(416)를 오프 상태로 한다. 이에 따라, 시각 t81부터 개시된 구동 트랜지스터(414)의 리셋 동작이 종료한다. 시각 t82에 있어서의 스위칭 트랜지스터(415 및 416)를 비도통으로 하는 동작은, 제1 비도통 단계에 상당한다.
상술한 제1 초기화 전압 인가 단계 및 제1 비도통 단계는, 제1 초기화 단계에 상당한다.
또한, 구동 트랜지스터(414)에 인가되는 게이트-소스 전압과 드레인 전류의 특성은, 히스테리시스를 가지므로, 상술한 리셋 기간을 충분히 확보하여 당해 게이트 전위 및 소스 전위를 정밀도 좋게 초기화해 둘 필요가 있다. 초기화 기간이 불충분한 채로 역치 보정 또는 기입 동작이 실행되면, 상기 히스테리시스 등에 의해 발광 화소마다의 역치 전압 또는 이동도의 변동 이력이 장시간 잔류하게 되어, 화상의 휘도 편차가 충분히 억제되지 않아, 잔상 등의 표시 열화를 억제할 수 없다. 또한, 이 초기화 기간을 충분히 길게 확보함으로써, 구동 트랜지스터(414)의 게이트 전위 및 소스 전위는 안정되고, 고정밀도의 초기화 동작이 실현된다.
이상, 시각 t81∼시각 t82의 기간에서는, 구동 트랜지스터(414)의 초기화 동작이, k번째의 구동 블록 내에 있어서 동시에 실행되고, k번째의 구동 블록의 모든 발광 화소(41A)가 가지는 구동 트랜지스터(414)의 게이트 및 소스에는, 안정된 초기화 전압인 VREF 및 VR1이 설정된다.
다음에, 시각 t83에 있어서, 주사/제어선 구동 회로(14)는, 제어선(431(k))의 전압을 HIGH로부터 LOW로 변화시키고, k번째의 구동 블록에 속하는 발광 화소(41A)가 가지는 스위칭 트랜지스터(417)를 오프 상태로 한다. 이에 따라, 시각 t84부터 개시되는 신호 전압의 기입 기간에 있어서, 스위칭 트랜지스터(417)가 비도통 상태로 됨으로써, 당해 기간에 있어서 정전 유지 용량(418)으로부터 구동 트랜지스터(414)의 소스로의 리크 전류가 발생하지 않으므로, 정전 유지 용량(418)에 정확한 신호 전압에 대응한 전압을 유지시키는 것이 가능해진다. 또한, 스위칭 트랜지스터(417)에 의해, 상기 기간은 상기 리크 전류를 억제하기 위한 고속 기입에 제약되지 않으므로, 정확한 신호 전압의 기입에 필요한 본래의 기입 기간을 확보하는 것이 가능해진다.
다음에, 시각 t84∼시각 t85의 사이에, 주사/제어선 구동 회로(14)는, 주사선(433(k, 1))의 전압 레벨을, LOW→HIGH→LOW로 변화시키고, 1행째의 발광 화소가 가지는 스위칭 트랜지스터(415)를, 온 상태로 한다(도 27의 S73). 또한, 주사선(433(k, 1))의 전압 레벨의 상기 변화에 의해, 동시에, 스위칭 트랜지스터(416)를 온 상태로 한다. 또한, 이때, 제1 신호선(451)의 전압 레벨은, 기준 전압으로부터 신호 전압(Vdata)으로 변화된다.
구체적으로는, 시각 t84부터 일정 기간에 있어서는, 도 9c에 나타내는 바와같이, 기준 전압이 데이터 드라이버(150)에서 공급되어, 제2 신호선(452)이 가지는 기생 용량에 충전(SAMPLE)된다. 그리고 제2 신호선(452)은, 그 후, 셀렉터 회로(16)를 통하여 신호선 구동 회로(15)와 접속되고, 신호 전압이 부여될때까지, 도 9d에 도시되는 바와같이, 그 기준 전압을 유지(Hold)하고 있다. 한편, 시각 t84부터 일정 기간 후, 제1 신호선(451)은, 신호 전압이 데이터 드라이버(150)에서 공급되어 있다.
이에 따라, 정전 유지 용량(418)의 제2 전극에 신호 전압(Vdata)이 인가되고, 구동 트랜지스터(414)의 게이트에는, 참조 전원선(419)의 참조 전압(VREF)이 인가된다. Vdata의 수치예로서, 예를 들면, Vdata＝－5V∼0V이다.
또한, 시각 t84∼시각 t85에 있어서는, 스위칭 트랜지스터(417)가 비도통으로 되어 있고, 구동 트랜지스터(414)의 소스 전위는, 리셋 기간에서의 전위인 VR1을 유지하고 있으므로, 유기 EL 소자(413)의 순방향으로 발광 전류는 흐르지 않는다.
따라서, 정전 유지 용량(418)에는, 양 전극이 고정밀도로 리셋된 후, 신호 전압(Vdata)에 따른 전압이 기입된다. 상기 전압의 기입 동작은, 제1 휘도 유지 단계에 상당한다.
다음에, 시각 t86까지의 기간에 있어서, 상술한 시각 t84∼시각 t85의 기입 동작을, k번째의 구동 블록에 속하는 2행째부터 m행째의 발광 화소에 대해서, 행 순차로 실행한다.
다음에, 시각 t87에 있어서, 주사/제어선 구동 회로(14)는, 제어선(431(k))의 전압 레벨을, LOW로부터 HIGH로 변화시키고, k번째의 구동 블록에 속하는 발광 화소(41A)가 가지는 스위칭 트랜지스터(417)를 온 상태로 한다(도 27의 S74). 이때, 이미, 주사선(433(k, 1)∼433(k, m))의 전압 레벨은 동시에 HIGH로부터 LOW로 변화되어 있으므로, 스위칭 트랜지스터(415 및 416)는 비도통 상태이다. 따라서, 시각 t84∼시각 t86의 기입 기간에 있어서 정전 유지 용량(418)에 유지된 전압이 구동 트랜지스터(414)의 게이트-소스간 전압인 Vgs로 되어, 식 18로 표시된다.
여기에서, Vgs는, 예를 들면, 0V∼5V가 되기 위해서, 구동 트랜지스터(414)는 온 상태로 되고, 드레인 전류가 유기 EL 소자(413)에 흘러들어간다. k번째의 구동 블록에 속하는 발광 화소(41A)에서는, 상기 식 18로 규정된 Vgs에 따라 일제히 발광한다. 이 일제 발광 동작은, 제1 발광 단계에 상당한다.
이때, 구동 트랜지스터(414)의 소스 전위는, 유기 EL 소자(413)의 캐소드 전위 VCAT로부터 Vt(EL)만큼 높은 전위로 되어, 식 19로 표시된다.
또한, 상기 식 18로 규정되는 Vgs 및 식 19로 규정되는 소스 전위로부터, 구동 트랜지스터(414)의 게이트 전위는, 식 20으로 표시된다.
이상, 발광 화소행을 구동 블록화함으로써, 구동 블록 내에서는, 구동 트랜지스터(414)의 초기화 동작이 동시에 실행된다. 또한, 발광 화소행을 구동 블록화함으로써, 제어선(431)을 구동 블록 내에서 공통화할 수 있다.
또한, 주사선(433(k, 1)∼433(k, m))에 있어서는, 주사/제어선 구동 회로(14)와는 개별로 접속되어 있는데, 리셋 기간에 있어서는, 구동 펄스의 타이밍이 동일하다. 따라서, 주사/제어선 구동 회로(14)는, 출력하는 펄스 신호의 고주파화를 억제할 수 있으므로, 구동 회로의 출력 부하를 저감할 수 있다.
상기 기재한 바와같이, 본 발명의 표시 장치가 가지는 발광 화소(41A 및 41B)는, 구동 트랜지스터(414)의 게이트와 참조 전원선(419)의 사이에 스위칭 트랜지스터(416)가 부가되고, 구동 트랜지스터(414)의 소스와 정전 유지 용량(418)의 제2 전극의 사이에 스위칭 트랜지스터(417)가 부가되어 있다. 이에 따라, 구동 트랜지스터(414)의 게이트 및 소스 전위가 안정화되므로, 초기화 완료로부터 신호 전압의 기입까지의 시간, 및, 당해 기입으로부터 발광까지의 시간을, 발광 화소행마다 임의로 설정하는 것이 가능해진다. 이 회로 구성에 의해, 구동 블록화가 가능해지고, 동일 구동 블록 내에서의 역치 전압 보정 기간 및 발광 기간을 일치시키는 것이 가능해진다.
또한, 셀렉터 회로(16)를 구비함으로써, 신호 전압 및 기준 전압은, 제1 신호선(451) 및 제2 신호선(452)에 배타적으로 공급된다. 이에 따라, 1발광 화소열에 대하여 배치된 2개의 신호선에 대하여, 신호선 구동 회로(15)의 출력선을 1개로 할 수 있으므로, 신호선 구동 회로(15)를 소형화할 수 있고, 데이터 드라이버(150)의 실장수 및 출력선의 감소에 따른 구동 회로 실장을 위한 비용 저감 및 패널 실장 수율의 향상이 도모된다.
본 실시의 형태에 있어서도, 실시의 형태 1과 동일한 관점에서, 특허문헌 1에 기재된, 2개의 신호선을 이용한 종래의 표시 장치와 비교하여, 발광 듀티를 보다 길게 확보할 수 있다는 이점이 있다.
따라서, 발광 휘도가 충분히 확보되고, 또한, 구동 회로의 출력 부하가 저감된 장수명의 표시 장치를 실현하는 것이 가능해진다.
또한, 2개의 신호선을 이용한 종래의 표시 장치와, 본 발명과 같이 블록 구동을 조합시킨 표시 장치를 동일한 발광 듀티로 설정한 경우, 본 발명의 표시 장치의 쪽이, 구동 트랜지스터(414)의 게이트 전위 및 소스 전위를 초기화하기 위한 초기화 기간을 길게 확보하는 것을 알 수 있다.
또한, 시각 t91∼시각 t97에 있어서의 (k＋1)번째의 구동 블록의 동작은, 상기 기재한 k번째의 구동 블록의 동작과 동일하므로 설명을 생략한다.
우선, 시각 t11에 있어서, 주사/제어선 구동 회로(14)는, 주사선(133(k＋1, 1)∼133(k＋1, m))의 전압 레벨을 동시에 LOW로부터 HIGH로 변화시키고, (k＋1)번째의 구동 블록에 속하는 발광 화소(11B)가 가지는 스위칭 트랜지스터(115)를 온 상태로 한다. 또한, 주사선(133(k＋1, 1)∼133(k＋1, m))의 전압 레벨의 상기 변화에 의해, 동시에, 스위칭 트랜지스터(116)를 온 상태로 한다(도 6의 S21). 이때, 이미 제어선(131(k＋1))의 전압 레벨은 HIGH이며 스위칭 트랜지스터(117)는 온 상태로 되어 있다. 또한, 신호선 구동 회로(15)는, 제2 신호선(152)의 신호 전압을, 휘도 신호 전압으로부터 기준 전압(VR1)으로 변화시킨다. 이에 따라, 구동 트랜지스터(114)의 게이트 및 정전 유지 용량(118)의 제1 전극에는, 고정 전위선(119)의 고정 전압(VREF)이 인가되고, 스위칭 트랜지스터(117)의 도통에 의해, 구동 트랜지스터(114)의 소스 및 정전 유지 용량(118)의 제2 전극에는, 제2 신호선(152)의 기준 전압(VR1)이 인가된다. 즉, 구동 트랜지스터(114)의 게이트 전위 및 소스 전위가, 각각, VREF 및 VR1으로 리셋된다. 상기 기재한 구동 트랜지스터(114)의 게이트 및 소스에, 각각, 고정 전압(VREF) 및 기준 전압(VR1)을 인가하는 동작은, 제2 리셋 전압 인가 단계에 상당한다.
또한, 시각 t11에 있어서, 유기 EL 소자(113)의 발광을 정지시키기 위해서, 고정 전압(VREF) 및 기준 전압(VR1)은, 각각, 상기 식 1 및 상기 식 2로 표시되는 관계를 만족하도록 미리 설정되어 있다.
이상, 시각 t11에서는, (k＋1)번째의 구동 블록에 속하는 발광 화소(11B)가 가지는 유기 EL 소자(113)의 발광을 정지하고, 구동 트랜지스터(114)의 리셋 동작을 개시한다.
다음에, 시각 t12에 있어서, 주사/제어선 구동 회로(14)는, 주사선(133(k＋1, 1)∼133(k＋1, m))의 전압 레벨을 동시에 HIGH로부터 LOW로 변화시키고, (k＋1)번째의 구동 블록에 속하는 발광 화소(11B)가 가지는 스위칭 트랜지스터(115)를 오프 상태로 한다(도 6의 S22). 또한, 주사선(133(k＋1, 1)∼133(k＋1, m))의 전압 레벨의 상기 변화에 의해, 동시에, 스위칭 트랜지스터(116)를 오프 상태로 한다. 이에 따라, 시각 t11부터 개시된 구동 트랜지스터(114)의 리셋 동작이 종료한다. 시각 t12에 있어서의 스위칭 트랜지스터(115 및 116)를 비도통으로 하는 동작은, 제2 비도통 단계에 상당한다.
상기 기재한 제2 리셋 전압 인가 단계 및 제2 비도통 단계는, 제2 리셋 단계에 상당한다.
또한, 구동 트랜지스터(114)에 인가되는 게이트-소스 전압과 드레인 전류의 특성은, 히스테리시스를 가지므로, 상기 기재한 리셋 기간을 충분히 확보하여 당해 게이트 및 소스 전위를 정밀도 좋게 초기화해 둘 필요가 있다. 리셋 기간이 불충분한채로 역치 보정 및 기입 동작이 실행되면, 상기 히스테리시스 등에 의해 발광 화소마다의 역치 전압 및 이동도의 편차가 캔슬되지 않고, 또한, 휘도 신호 전압의 기입 정밀도가 저하되어, 화상의 휘도 편차가 충분히 억제되지 않는다. 또한, 구동 트랜지스터의 게이트 및 소스에 인가해야 할 초기화 전압에 의해, 구동 트랜지스터(114)의 게이트 전위 및 소스 전위를 정상 상태로 할 때까지는 시간을 요한다. 따라서, 이 리셋 기간을 충분히 길게 확보함으로써, 구동 트랜지스터(114)의 게이트 전위 및 소스 전위는 안정되고, 고정밀도의 리셋 동작이 실현된다.
이상, 시각 t11∼시각 t12의 기간에서는, 구동 트랜지스터(114)의 리셋 동작이, (k＋1)번째의 구동 블록 내에 있어서 동시에 실행되고, (k＋1)번째의 구동 블록의 모든 발광 화소(11B)가 가지는 구동 트랜지스터(114)의 게이트 및 소스에는, 안정된 리셋 전압인 VREF 및 VR1이 설정된다.
다음에, 시각 t13에 있어서, 주사/제어선 구동 회로(14)는, 제어선(131(k＋1))의 전압 레벨을 HIGH로부터 LOW로 변화시키고, (k＋1)번째의 구동 블록에 속하는 발광 화소(11B)가 가지는 스위칭 트랜지스터(117)를 오프 상태로 한다. 이에 따라, 시각 t14부터 개시되는 휘도 신호 전압의 기입 기간에 있어서, 스위칭 트랜지스터(117)가 비도통 상태로 됨으로써, 당해 기간에 있어서 정전 유지 용량(118)으로부터 구동 트랜지스터(114)의 소스로의 리크 전류가 발생하지 않으므로, 정전 유지 용량(118)에 정확한 신호 전압에 대응한 전압을 유지시키는 것이 가능해진다. 또한, 스위칭 트랜지스터(117)에 의해, 상기 기간은 상기 리크 전류를 억제하기 위한 고속 기입에 제약되지 않으므로, 정확한 휘도 신호 전압의 기입에 필요한 본래의 기입 기간을 확보하는 것이 가능해진다.
다음에, 시각 t14∼시각 t15의 사이에, 주사/제어선 구동 회로(14)는, 주사선(133(k＋1, 1))의 전압 레벨을, LOW→HIGH→LOW로 변화시키고, 1행째의 발광 화소가 가지는 스위칭 트랜지스터(115)를, 온 상태로 한다(도 6의 S23). 또한, 주사선(133(k＋1, 1))의 전압의 상기 변화에 의해, 동시에, 스위칭 트랜지스터(116)를 온 상태로 한다. 또한, 이때, 신호선 구동 회로(15)는, 제2 신호선(152)의 신호 전압을 기준 전압으로부터 휘도 신호 전압(Vdata)으로 변화시키고 있다. 이에 따라, 정전 유지 용량(118)의 제2 전극에 휘도 신호 전압(Vdata)이 인가되고, 구동 트랜지스터(114)의 게이트에는, 고정 전위선(119)의 고정 전압(VREF)이 인가된다. Vdata의 수치예로서, 예를 들면, Vdata＝－5V∼0V이다.
또한, 시각 t14∼시각 t15에 있어서는, 스위칭 트랜지스터(117)가 비도통으로 되어 있고, 구동 트랜지스터(114)의 소스 전위는, 리셋 기간에서의 전위인 VR1을 유지하고 있으므로, 유기 EL 소자(113)의 순방향으로 발광 전류는 흐르지 않는다.
따라서, 정전 유지 용량(118)에는, 양 전극이 고정밀도로 리셋된 후, 휘도 신호 전압(Vdata)에 따른 전압이 기입된다. 상기 전압의 기입 동작은, 제2 휘도 유지 단계에 상당한다.
다음에, 시각 t16까지의 기간에 있어서, 상술한 시각 t14∼시각 t15의 기입 동작을, (k＋1)번째의 구동 블록에 속하는 2행째부터 m행째의 발광 화소에 대해서, 행 순차로 실행한다.
다음에, 시각 t17에 있어서, 주사/제어선 구동 회로(14)는, 제어선(131(k＋1))의 전압 레벨을, LOW로부터 HIGH로 변화시키고, (k＋1)번째의 구동 블록에 속하는 발광 화소(11B)가 가지는 스위칭 트랜지스터(117)를 온 상태로 한다(도 6의 S24). 이때, 이미, 주사선(133(k＋1, 1)∼133(k＋1, m))의 전압 레벨은 동시에 HIGH로부터 LOW로 변화되어 있으므로, 스위칭 트랜지스터(115 및 116)는 비도통 상태이다. 따라서, 시각 t14∼시각 t16의 기입 기간에 있어서 정전 유지 용량(118)에 유지된 전압이 구동 트랜지스터(114)의 게이트-소스간 전압인 Vgs로 되고, 상기 식 3으로 표시된다.
여기에서, Vgs는, 예를 들면, 0V∼5V로 되기 때문에, 구동 트랜지스터(114)는 온 상태로 되고, 드레인 전류가 유기 EL 소자(113)에 흘러들어가, (k＋1)번째의 구동 블록에 속하는 발광 화소(11B)에서는, 상기 식 3으로 규정된 Vgs에 따라서 일제히 발광한다. 이 일제 발광 동작은, 제2 발광 단계에 상당한다.
이상, 발광 화소행을 구동 블록화함으로써, 구동 블록 내에서는, 구동 트랜지스터(114)의 리셋 동작이 동시에 실행된다. 또한, 발광 화소행을 구동 블록화함으로써, 제어선(131)을 구동 블록 내에서 공통화할 수 있다.
또한, 주사선(133(k＋1, 1)∼133(k＋1, m))에 있어서는, 주사/제어선 구동 회로(14)와는 개별로 접속되어 있는데, 리셋 기간에 있어서는, 구동 펄스의 타이밍이 동일하다. 따라서, 주사/제어선 구동 회로(14)는, 출력하는 펄스 신호의 고주파화를 억제할 수 있으므로, 구동 회로의 출력 부하를 저감할 수 있다.
이상, 시각 t17 이후의 기간에서는, 유기 EL 소자(113)의 발광이, (k＋1)번째의 구동 블록 내에 있어서 동시에 실행되고 있다.
이상의 동작이, 표시 패널(10) 내의 (k＋2)번째의 구동 블록 이후에 있어서도 순차적으로 실행된다.
또한, 본 실시의 형태에 관련된 구동 방법에 의해 발광한 구동 블록의 상태 천이도는, 도 11에 도시된 상태 천이도와 동일하므로, 설명을 생략한다.
이상, 실시의 형태 5에 있어서, 스위칭 트랜지스터(416 및 417)가 배치된 발광 화소 회로, 신호선 구동 회로(15)와 신호선군(12)의 사이에 배치된 셀렉터 회로(16), 구동 블록화된 각 발광 화소에 대한 제어선, 주사선 및 신호선의 배치, 및 상기 구동 방법에 의해, 구동 트랜지스터(414)의 초기화 기간 및 그 타이밍을 동일 구동 블록 내에서 일치시키는 것이 가능해진다. 또한, 셀렉터 회로에 의해, 신호선 구동 회로(15)로부터의 출력 개수를 저감할 수 있다. 따라서, 전류 패스를 제어하는 신호를 출력하는 주사/제어선 구동 회로(14)나 신호 전압을 제어하는 신호선 구동 회로(15)의 부하가 저감됨과 더불어 구동 회로의 비용 저감, 및 패널 실장 수율의 향상이 도모된다. 또한, 상기 구동 블록화 및 발광 화소열마다 배치된 2개의 신호선에 의해, 구동 트랜지스터(114)의 초기화 기간을, 전체 발광 화소를 재기록하는 시간인 1프레임 기간(Tf) 내에서 크게 취할 수 있다. 이는, k번째의 구동 블록에 있어서 휘도 신호가 샘플링되어 있는 기간에, (k＋1)번째의 구동 블록에 있어서 초기화 기간이 설정됨에 의한 것이다. 따라서, 초기화 기간은, 발광 화소행마다 분할되는 것이 아니라, 구동 블록마다 분할된다. 따라서, 표시 영역이 대면적화되어도 주사/제어선 구동 회로(14)의 출력수를 그다지 증대시키지 않고, 또한, 발광 듀티를 감소시키지 않고, 1프레임 기간에 대한 상대적인 초기화 기간을 길게 설정하는 것이 가능해진다. 이에 따라, 고정밀도로 보정된 신호 전압에 의거한 구동 전류가 발광 소자에 흘러, 화상 표시 품질이 향상된다.
예를 들면, 표시 패널(10)을 N개의 구동 블록으로 분할한 경우, 각 발광 화소에 주어지는 초기화 기간은, 최대 Tf/N으로 된다. 이에 대하여, 발광 화소행마다 상이한 타이밍에서 초기화 기간을 설정할 경우, 발광 화소행이 M행(M＞＞N)이라고 하면, 최대 Tf/M이 된다. 또한, 특허문헌 1에 기재된 것과 같은 신호선을 발광 화소열마다 2개 배치한 경우에도, 최대 2Tf/M이다.
또한, 구동 블록화에 의해, 구동 트랜지스터(414)의 소스와 정전 유지 용량(418)의 제2 전극의 도통을 제어하는 제어선을 구동 블록 내에서 공통화할 수 있다. 따라서, 주사/제어선 구동 회로(14)로부터 출력되는 제어선의 개수가 삭감된다. 따라서, 구동 회로의 부하가 저감한다.
예를 들면, 특허문헌 1에 기재된 종래의 표시 장치(500)에서는, 발광 화소행당 2개의 제어선(급전선 및 주사선)이 배치되어 있다. 표시 장치(500)가 M행의 발광 화소행으로 구성되어 있다고 하면, 제어선은 합계 2M개로 된다.
이에 대하여, 본 발명의 실시의 형태에 관련된 표시 장치(1)에서는, 주사/제어선 구동 회로(14)로부터, 발광 화소행당 1개의 주사선, 구동 블록마다 1개의 제어선이 출력된다. 따라서, 표시 장치(1)가 M행의 발광 화소행으로 구성되어 있다고 하면, 제어선(주사선을 포함한다)의 합계는 (M＋N)개로 된다.
대면적화가 이루어지고, 발광 화소의 행수가 클 경우, M＞＞N이 실현되므로, 이 경우에는, 본 발명에 관련된 표시 장치(1)의 제어선 개수는, 종래의 표시 장치(500)의 제어선 개수에 비해, 약 1/2로 삭감할 수 있다.
이상, 본 발명에 의하면, 구동 트랜지스터의 리셋 기간 및 역치 전압을 고정밀도로 보정할 수 있는 기간이 확보되는데, 추가하여, 구동 회로의 출력 부하를 저감할 수 있는 표시 장치 및 그 제어 방법을 실현할 수 있다.
구체적으로는, 구동 트랜지스터의 역치 전압 보정 기간 및/또는 초기화 기간과 타이밍을 구동 블록 내에서 일치시키는 것이 가능해지므로 신호 레벨의 온으로부터 오프 혹은 오프로부터 온으로의 전환 회수를 줄일 수 있어, 발광 화소의 회로를 구동하는 구동 회로의 부하가 저감한다. 상기 구동 블록화 및 발광 화소열마다 배치된 2개의 신호선에 의해, 구동 트랜지스터의 역치 전압 보정 기간 및/또는 초기화 기간을 1프레임 기간에 대하여 크게 취할 수 있으므로, 고정밀도의 구동 전류가 발광 소자에 흘러, 화상 표시 품질이 향상된다.
또한, 데이터 드라이버의 출력선이 2개의 신호선에 대하여 1개로 이루어져 있으므로, 데이터 드라이버를 소형화할 수 있고, 출력선의 감소에 따른 비용의 저감 및 수율의 향상을 도모할 수 있다.
추가하여, 역치 검출 등을 위한 기준 전압(고정 전압)의 발광 화소로의 공급을, 신호선의 기생 용량을 이용하여 행하므로, 패널 주연부에 기준 전압(고정 전압)의 공급용 회로를 별도 설치할 필요가 없어, 패널의 협 프레임화, 패널의 수율의 향상을 도모할 수 있다.
그리고 이는, 역치 검출용의 기준 전압(고정 전압)을 신호선이 가지는 기생 용량으로의 샘플 및 홀드 동작에 의해 설정하고, 또한, 영상 신호를 시계열로 원하는 신호선으로 할당할 수 있는 셀렉터 회로를 구비함으로써 실현한다.
또한, 이 샘플 동작을 실현하기 위해서는, 휘도 신호와는 상이한 기준 신호를 일정한 타이밍에서 출력시킬 필요가 있는데, 기준 신호의 출력에 의해, 대상으로 하는 휘도 신호의 대상 화소로의 기입 동작에 어긋남이 생기지 않도록, 제어부(20)에 주사/제어선 구동 회로(14)를 제어하도록 설정하면 되는데, 물론 이에 한정되지 않는다.
예를 들면, 도 28a에 도시하는 바와 같이, 주사/제어선 구동 회로(54)에 미접속의 단자인 더미 단자(553)를 설치한 구성으로 해도 된다. 여기에서, 도 28a는, 본 발명에 있어서의 표시 장치의 전기적인 구성의 일예를 나타내는 블록도이다. 이 구성에 의해, 기준 전압의 샘플링 기간을, 대상 구동 블록에 있어서의 주사/제어선 구동 회로(14)의 더미 단자(553)를 선택하는 기간에 상당시킬 수 있으므로, 필요한 구동 타이밍을 얻을 수 있다. 이에 따라, 샘플링 기간을 확보하기 위한 설정을 별도 행할 필요가 없어진다는 효과를 발휘한다.
또한, 예를 들면, 도 28b 및 도 28c에 도시하는 바와같이, 주사/제어선 구동 회로(14)에 입력되는 클록 신호의 변경을 행하는 구성으로 해도 된다. 여기에서, 도 28b는, 주사/제어선 구동 회로(14)에 입력되는 클록 신호의 일예를 나타내는 도면이며, 도 28c는, 주사/제어선 구동 회로(14)에 입력되는 클록 회로의 구성예를 나타내는 도면이다. 즉, 베이스로 되는 클록 신호(CLK)와 인에이블(enable) 신호(ENM)를 AND 회로에 입력하고, 인에이블 신호가 HIGH일 때, 주사/제어선 구동 회로(14)에 클록 신호가 입력되도록 구성한다. 이 구성에 의해, 기준 전압의 샘플링 기간만 인에이블 신호를 LOW로 함으로써, CLK에 동기한 주사선의 전송을 제어할 수 있고, 기준 신호의 출력에 의해, 대상으로 하는 휘도 신호의 대상 화소로의 기입 동작에 어긋남이 생기지 않도록 할 수 있다.
또한, 도 29는, 본 발명에 있어서의 표시 장치의 전기적인 구성의 별도의 일예를 나타내는 블록도이다. 실시의 형태 1∼실시의 형태 5에 있어서, 제1 신호선과 제2 신호선의 2개가 인접하여 배치되어 있는 것을 전제로서 설명했는데, 이에 한정되지 않는다. 도 29에 도시하는 바와같이, 동 시각에 고정 전위화되는 (기준 전압을 유지한다) 신호선끼리 즉 제1 신호선(651)끼리, 제2 신호선(652)끼리 인접하여 배치해도 된다.
즉, 예를 들면, 홀수번째의 구동 블록 또한 홀수열을 오른쪽의 제2 신호선(652)과 접속하고, 홀수번째의 구동 블록 또한 짝수열을 왼쪽의 제1 신호선(651)과 접속한다. 또한, 짝수번째의 구동 블록 또한 홀수열을 왼쪽의 제1 신호선(651)과 접속하고, 짝수번째의 구동 블록 또한 짝수열을 오른쪽의 제2 신호선(652)과 접속한다. 그리고 이와 같이 구성한 인접하는 신호선이, 항상 동 시각(동 시간대)에 고정 전위화된다(즉, 기준 전압을 유지한다).
이에 따라, 신호선이 기준 전압을 유지하는 기간(HOLD 기간)에 있어서, 다른 신호선(제1 신호선이라면 제2 신호선, 제2 신호선이라면 제1 신호선)과의 용량을 통하여 전위 변동으로부터의 노이즈를 막을 수 있다는 효과를 한층 더 발휘한다.
또한, 도 30a는, HOLD 기간 중에 있어서의 전압 강하를 설명하기 위한 도면이다. 도 30b는, 전압 강하의 영향을 억제하는 방법을 설명하기 위한 도면이다. 도 30c는, 본 발명에 있어서의 표시 장치의 전기적인 구성의 다른 일예를 나타내는 블록도이다. 도 30에 도시하는 바와같이, 예를 들면, 제1 신호선(151)이 영역 Y로 표시되는 기생 용량에 기준 전압을 유지하는 기간(HOLD 기간)에 있어서, 영역 X로 표시되는 각 발광 화소(11B)의 스위칭 트랜지스터(115)를 통하여 리크 전류가 흐를 우려가 있다. 또한, 표시 장치에, 영역 Z로 표시되는 ESD(Electro Static Discharge) 소자가 구비되어 있는 경우, ESD 소자를 통하여 리크 전류가 흐를 우려가 있다. 즉, 제1 신호선(151)의 HOLD 기간 중에는 리크 전류에 의해 전압 효과가 생겨, 기준 전압을 유지할 수 없을 가능성이 있다.
이를 감안하여, 도 30b에 도시하는 바와같이, 제1 신호선(151)이 가지는 기생 용량에 기준 전압(고정 전압)을 샘플시키는 동작의 회수를 예를 들면 2회로 하는 등 늘려서 행하는 것으로 해도 된다. 또한, 도 30c에 나타내는 구성으로 함으로써, ESD 소자를 통하여 리크 전류를 억제하는 것으로 해도 된다. 즉, 도 30c에 도시하는 바와같이, 동일한 타이밍에서 구동하는 신호선끼리 ESD 소자를 통합하면 된다. 예를 들면, 제1 신호선(151) 각각에 구비되는 ESD 소자를 ESD선(910)으로 접속하고, 제2 신호선(152) 각각에 구비되는 ESD 소자를 ESD선(911)으로 접속하면 된다. 즉, 제1 신호선(151)(제2 신호선(152))이 기준 전압을 유지할 때에, ESD선(910)(ESD선(911))을 동 전위로 함으로써, 리크 전류를 회피할 수 있다는 효과를 발휘한다.
또한, 본 발명에 관련된 표시 장치는, 상술한 실시의 형태에 한정되는 것은 아니다. 실시의 형태 1 및 2에 있어서의 임의의 구성 요소를 조합시켜서 실현되는 별도의 실시 형태나, 실시의 형태 1 및 2에 대하여 본 발명의 주지를 일탈하지 않는 범위에서 당업자가 생각해 내는 각종 변형을 실시하여 얻어지는 변형예나, 본 발명에 관련된 표시 장치를 내장한 각종 기기도 본 발명에 포함된다.
또한, 이상 기술한 실시의 형태에서는, 선택 트랜지스터 게이트의 전압 레벨이 HIGH인 경우에 온 상태로 되는 n형 트랜지스터로서 기술하고 있는데, 이들을 p형 트랜지스터로 형성한 발광 화소에도, 상기 실시의 형태에서 설명한 구동 블록화를 적용할 수 있고, 상기 기재한 각 실시의 형태와 동일한 효과를 발휘한다. 예를 들면, 실시의 형태 5에 있어서, 도 24a에 기재된 발광 화소(41A)에 있어서, 구동 트랜지스터(414), 스위칭 트랜지스터(415, 416 및 417)를 p형 트랜지스터로 하고, 전원선(110)측을 음전압, 전원선(112)을 양전압으로 하고, 유기 EL 소자(413) 대신에, 구동 트랜지스터의 드레인과 전원선(110)의 사이에 유기 EL 소자를, 구동 트랜지스터로부터 전원선(110)의 방향이 순방향이 되도록 접속한다. 도 24b에 기재된 발광 화소(41B)에 대해서도 동일하다. 또한, 도 26의 동작 타이밍 차트에 있어서, 주사선의 극성을 반전시킨다. 상기 표시 장치도, 실시의 형태 5와 동일한 효과를 발휘한다.
또한, 예를 들면, 본 발명에 관련된 표시 장치는, 도 31에 기재된 것과 같은 박형 플랫 TV에 내장된다. 본 발명에 관련된 표시 장치가 내장됨으로써, 영상 신호를 반영한 고정밀도의 화상 표시가 가능한 박형 플랫 TV가 실현된다.
<산업상의 이용 가능성>
본 발명의 표시 장치 및 그 제어 방법은, 특히, 화소 신호 전류에 의해 화소의 발광 강도를 제어함으로써 휘도를 변동시키는 액티브형의 유기 EL 플랫 패널 디스플레이 및 그 제어 방법으로서 유용하다.
1, 500: 표시 장치 10: 표시 패널
11A, 11B, 21A, 21B, 31A, 31B, 41A, 41B, 501: 발광 화소
12: 신호선군 13: 제어선군
14: 주사/제어선 구동 회로 15: 신호선 구동 회로
16: 셀렉터 회로 20: 제어 회로
100, 200, 300, 400: 전류 제어부
110, 112, 310, 312: 전원선
113, 213, 313, 413: 유기 EL 소자
114, 214, 314, 414, 512: 구동 트랜지스터
115, 116, 215, 216, 315, 415, 416, 417, 511: 스위칭 트랜지스터
117, 118, 217, 218, 316, 317, 418: 정전 유지 용량
131, 231: 제2 제어선 132, 232: 제1 제어선
133, 233, 333, 433, 701, 702, 703: 주사선
141: 제1 셀렉터 제어선 142: 제2 셀렉터 제어선
150: 데이터 드라이버 151, 251, 351, 451: 제1 신호선
152, 252, 352, 452: 제2 신호선
161, 162: 선택 트랜지스터 419: 참조 전원선
502: 화소 어레이부 503: 신호 셀렉터
504: 주사선 구동부 505: 급전선 구동부
513: 유지 용량 소자 514: 발광 소자
601, 602, 60n: 신호선 801, 802, 803: 급전선
11A, 11B, 21A, 21B, 31A, 31B, 41A, 41B, 501: 발광 화소
12: 신호선군 13: 제어선군
14: 주사/제어선 구동 회로 15: 신호선 구동 회로
16: 셀렉터 회로 20: 제어 회로
100, 200, 300, 400: 전류 제어부
110, 112, 310, 312: 전원선
113, 213, 313, 413: 유기 EL 소자
114, 214, 314, 414, 512: 구동 트랜지스터
115, 116, 215, 216, 315, 415, 416, 417, 511: 스위칭 트랜지스터
117, 118, 217, 218, 316, 317, 418: 정전 유지 용량
131, 231: 제2 제어선 132, 232: 제1 제어선
133, 233, 333, 433, 701, 702, 703: 주사선
141: 제1 셀렉터 제어선 142: 제2 셀렉터 제어선
150: 데이터 드라이버 151, 251, 351, 451: 제1 신호선
152, 252, 352, 452: 제2 신호선
161, 162: 선택 트랜지스터 419: 참조 전원선
502: 화소 어레이부 503: 신호 셀렉터
504: 주사선 구동부 505: 급전선 구동부
513: 유지 용량 소자 514: 발광 소자
601, 602, 60n: 신호선 801, 802, 803: 급전선
Claims (10)
- 매트릭스형상으로 배치된 복수의 발광 화소를 가지는 표시 장치로서,
발광 화소열마다 설치된 출력선에, 고정 전압과 발광 화소의 휘도를 결정하는 신호 전압을 선택적으로 출력하는 신호선 구동 회로와,
발광 화소열마다 배치되고, 상기 고정 전압 또는 상기 신호 전압을 상기 발광 화소에 부여하는 제1 신호선 및 제2 신호선과,
상기 출력선으로부터 출력되는 상기 고정 전압 또는 상기 신호 전압을, 상기 제1 신호선 및 제2 신호선중 어느 하나에 선택적으로 공급하기 위해서 발광 화소열마다 배치된 셀렉터와,
제1 전원선 및 제2 전원선과,
발광 화소행마다 배치된 주사선을 구비하고,
상기 복수의 발광 화소는, 복수의 발광 화소행을 1구동 블록으로 한 2이상의 구동 블록을 구성하고,
상기 복수의 발광 화소의 각각은,
한쪽의 단자가 상기 제2 전원선에 접속되고, 상기 신호 전압에 따른 신호 전류가 흐름으로써 발광하는 발광 소자와,
상기 제1 전원선 및 상기 발광 소자의 다른쪽의 단자에 접속되고, 상기 신호 전압이 인가됨으로써 상기 신호 전압을 상기 신호 전류로 변환하고, 상기 고정 전압이 인가됨으로써 역치 전압에 따른 전압 또는 초기화하기 위한 전압인 초기화 전압을 유지하는 전류 제어부와,
k(k는 자연수)번째의 구동 블록에 속하는 상기 발광 화소는, 게이트가 상기 주사선에 접속되고, 소스 및 드레인의 한쪽이 상기 제1 신호선에 접속되고, 소스 및 드레인의 다른쪽이 상기 전류 제어부에 접속되고, 상기 제1 신호선과 상기 전류 제어부의 도통 및 비도통을 전환하는 제1 스위칭 트랜지스터를 더 구비하고,
(k＋1)번째의 구동 블록에 속하는 상기 발광 화소는, 게이트가 상기 주사선에 접속되고, 소스 및 드레인의 한쪽이 상기 제2 신호선에 접속되고, 소스 및 드레인의 다른쪽이 상기 전류 제어부에 접속되고, 상기 제2 신호선과 상기 전류 제어부의 도통 및 비도통을 전환하는 제2 스위칭 트랜지스터를 더 구비하고,
동일한 상기 구동 블록 내의 전체 발광 화소에서는, 상기 전류 제어부에 상기 고정 전압이 인가됨으로써 상기 역치 전압이 검출되는 역치 검출 기간 및 상기 전류 제어부가 초기화되는 초기화 기간의 적어도 한쪽이 공통화되어 있고, 상이한 상기 구동 블록간에서는, 상기 구동 블록 내에서 공통화된 상기 역치 검출 기간 및 상기 초기화 기간의 적어도 한쪽이 독립되어 있고,
상기 표시 장치는, 1프레임 기간 내에 있어서, 상기 k번째의 구동 블록에 속하는 상기 발광 화소에 상기 제1 신호선을 통하여 상기 신호 전압을 부여한 후, 상기 제1 신호선에 상기 고정 전압을 부여하고, 상기 (k＋1)번째의 구동 블록에 속하는 상기 발광 화소에 상기 제2 신호선을 통하여 상기 신호 전압을 부여한 후, 상기 제2 신호선에 상기 고정 전압을 부여하도록 상기 셀렉터를 제어하는 셀렉터 제어부를 더 구비하는 표시 장치. - 청구항 1에 있어서,
상기 셀렉터 제어부는, 상기 제1 신호선 및 상기 제2 신호선에 상기 고정 전압을 부여했을 때,
상기 제1 신호선 및 상기 제2 신호선이 각각 가지는 기생 용량에 상기 고정 전압을 유지시키는, 표시 장치. - 청구항 1 또는 청구항 2에 있어서,
발광 화소행마다 배치되고, 상기 전류 제어부에 접속된 제1 제어선을 더 구비하고,
상기 제1 제어선은, 동일한 상기 구동 블록 내의 전체 발광 화소에서는 공통화되어 있고, 상이한 상기 구동 블록간에서는 독립되어 있는, 표시 장치. - 청구항 3에 있어서,
발광 화소행마다 배치되고, 상기 전류 제어부에 접속된 제2 제어선을 더 구비하고,
상기 전류 제어부는,
소스 및 드레인의 한쪽이 상기 발광 소자의 다른쪽의 단자에 접속되고, 게이트-소스간에 인가되는 상기 신호 전압을, 드레인 전류인 상기 신호 전류로 변환하는 구동 트랜지스터와,
한쪽의 단자가 상기 구동 트랜지스터의 게이트에 접속되고, 다른쪽의 단자가 상기 구동 트랜지스터의 소스에 접속된 제1 용량 소자와,
한쪽의 단자가 상기 구동 트랜지스터의 소스에 접속되고, 다른쪽의 단자가 상기 제1 제어선에 접속된 제2 용량 소자와,
게이트가 상기 제2 제어선에 접속되고, 소스 및 드레인이 상기 제1 전원선과 상기 발광 소자의 다른쪽의 단자의 사이에 삽입되고, 상기 구동 트랜지스터의 드레인 전류의 온 오프를 전환하는 제3 스위칭 트랜지스터를 구비하고,
상기 제1 스위칭 트랜지스터는, 게이트가 상기 주사선에 접속되고, 소스 및 드레인의 한쪽이 상기 제1 신호선에 접속되고, 소스 및 드레인의 다른쪽이 상기 구동 트랜지스터의 게이트에 접속되고,
상기 제2 스위칭 트랜지스터는, 게이트가 상기 주사선에 접속되고, 소스 및 드레인의 한쪽이 상기 제2 신호선에 접속되고, 소스 및 드레인의 다른쪽이 상기 구동 트랜지스터의 게이트에 접속되어 있는, 표시 장치. - 청구항 4에 있어서,
상기 제2 제어선은, 동일 구동 블록 내의 전체 발광 화소에서는 공통화되어 있고, 상이한 구동 블록간에서는 독립되어 있는, 표시 장치. - 청구항 3에 있어서,
발광 화소행마다 배치된 제2 제어선을 더 구비하고,
상기 전류 제어부는,
소스 및 드레인의 한쪽이 상기 발광 소자의 다른쪽의 단자에 접속되고, 게이트-소스간에 인가되는 상기 신호 전압을, 드레인 전류인 상기 신호 전류로 변환하는 구동 트랜지스터와,
한쪽의 단자가 상기 구동 트랜지스터의 게이트에 접속되고, 다른쪽의 단자가 상기 구동 트랜지스터의 소스에 접속된 제3 용량 소자와,
한쪽의 단자가 상기 구동 트랜지스터의 소스에 접속되고, 다른쪽의 단자가 상기 제1 제어선에 접속된 제4 용량 소자와,
게이트가 상기 제2 제어선에 접속되고, 소스 및 드레인의 한쪽이 상기 제3 용량 소자의 다른쪽의 단자에 접속되고, 소스 및 드레인의 다른쪽이 상기 구동 트랜지스터의 소스에 접속된 제4 스위칭 트랜지스터를 구비하고,
상기 제1 스위칭 트랜지스터는, 게이트가 상기 주사선에 접속되고, 소스 및 드레인의 한쪽이 상기 제1 신호선에 접속되고, 소스 및 드레인의 다른쪽이 상기 구동 트랜지스터의 게이트에 접속되고,
상기 제2 스위칭 트랜지스터는, 게이트가 상기 주사선에 접속되고, 소스 및 드레인의 한쪽이 상기 제2 신호선에 접속되고, 소스 및 드레인의 다른쪽이 상기 구동 트랜지스터의 게이트에 접속되어 있는, 표시 장치. - 청구항 3에 있어서,
상기 전류 제어부는,
소스 및 드레인의 한쪽이 제1 전원선에 접속되고, 소스 및 드레인의 다른쪽이 상기 발광 소자의 다른쪽의 단자에 접속되고, 게이트-소스간에 인가되는 상기 신호 전압을 상기 신호 전류로 변환하는 구동 트랜지스터와,
한쪽의 단자가 상기 구동 트랜지스터의 게이트에 접속된 제5 용량 소자와,
게이트가 상기 주사선에 접속되고, 소스 및 드레인의 한쪽이 상기 제5 용량 소자의 한쪽의 단자에 접속되고, 소스 및 드레인의 다른쪽이 참조 전원선에 접속된 제5 스위칭 트랜지스터와,
게이트가 상기 제1 제어선에 접속되고, 소스 및 드레인의 한쪽이 상기 제5 용량 소자의 다른쪽의 단자에 접속되고, 소스 및 드레인의 다른쪽이 상기 구동 트랜지스터의 소스에 접속된 제6 스위칭 트랜지스터를 구비하고,
상기 제1 스위칭 트랜지스터는, 게이트가 상기 주사선에 접속되고, 소스 및 드레인의 한쪽이 상기 제5 용량 소자의 다른쪽의 단자에 접속되고, 소스 및 드레인의 다른쪽이 상기 제1 신호선에 접속되고,
상기 제2 스위칭 트랜지스터는, 게이트가 상기 주사선에 접속되고, 소스 및 드레인의 한쪽이 상기 제5 용량 소자의 다른쪽의 단자에 접속되고, 소스 및 드레인의 다른쪽이 상기 제2 신호선에 접속되어 있는, 표시 장치. - 청구항 1 또는 청구항 2에 있어서,
상기 제1 전원선은, 발광 화소행마다 배치되고, 상기 고정 전압보다도 낮은 전압인 제1 전압과, 상기 고정 전압보다도 높은 전압인 제2 전압을 공급하고,
상기 전류 제어부는,
소스 및 드레인의 한쪽이 상기 발광 소자의 다른쪽의 단자에 접속되고, 소스 및 드레인의 다른쪽이 상기 제1 전원선에 접속되고, 게이트-소스간에 인가되는 상기 신호 전압을, 드레인 전류인 상기 신호 전류로 변환하는 구동 트랜지스터와,
한쪽의 단자가 상기 구동 트랜지스터의 게이트에 접속되고, 다른쪽의 단자가 상기 구동 트랜지스터의 소스 및 드레인의 한쪽에 접속되고, 적어도 상기 신호 전압 혹은 상기 고정 전압에 대응한 전압을 유지하는 제6 용량 소자를 구비하고,
상기 제1 스위칭 트랜지스터는, 게이트가 상기 주사선에 접속되고, 소스 및 드레인의 한쪽이 상기 제1 신호선에 접속되고, 소스 및 드레인의 다른쪽이 상기 구동 트랜지스터의 게이트에 접속되고,
상기 제2 스위칭 트랜지스터는, 게이트가 상기 주사선에 접속되고, 소스 및 드레인의 한쪽이 상기 제2 신호선에 접속되고, 소스 및 드레인의 다른쪽이 상기 구동 트랜지스터의 게이트에 접속되고,
동일한 상기 구동 블록 내의 전체 발광 화소에 대하여, 상기 역치 검출 기간 및 상기 초기화 기간의 적어도 한쪽에 있어서는 상기 제1 전압 및 상기 제2 전압의 공급을 동일한 타이밍에서 제어하고, 상이한 상기 구동 블록간에서는, 상기 타이밍과 다른 타이밍에서 상기 제1 전압 및 상기 제2 전압의 공급을 제어하는 제어부를 구비하는 표시 장치. - 청구항 1 내지 청구항 8중 어느 한 항에 있어서,
상기 발광 소자는, 상기 신호 전압에 따라서 발광하는 유기 EL(Electro Luminescence) 소자인, 표시 장치. - 발광 화소열마다 배치된 제1 신호선 및 제2 신호선 중 어느 하나의 신호선으로부터 공급된 신호 전압을 당해 전압에 대응한 신호 전류로 변환하는 구동 트랜지스터를 가지는 전류 제어부와, 상기 신호 전류가 흐름으로써 발광하는 발광 소자를 구비하는 발광 화소가 매트릭스형상으로 배치되고, 복수의 상기 발광 화소행을 1구동 블록으로 한 2이상의 구동 블록을 구성하는 표시 장치의 제어 방법으로서,
상기 신호 전압 또는 상기 고정 전압을 선택적으로 출력하는 신호선 구동 회로와 상기 제2 신호선을 비접속으로 하고, 상기 신호선 구동 회로에 의해 상기 제1 신호선에 상기 고정 전압이 부여되고, 상기 제1 신호선에 상기 고정 전압이 유지됨으로써, k(k는 자연수)번째의 구동 블록이 가지는 모든 상기 전류 제어부에, 상기 제1 신호선이 유지하는 상기 고정 전압을 동시에 인가하고, 상기 구동 트랜지스터의 역치 전압 또는 리셋 전압에 대응한 전압을 동시에 유지시키는 제1 전압 유지 단계와,
상기 제1 전압 유지 단계 후에, 신호선 구동 회로에 의해 상기 제1 신호선에 상기 신호 전압을 부여함으로써, 상기 k번째의 구동 블록이 가지는 상기 발광 화소에 있어서, 상기 전류 제어부에, 상기 신호선 구동 회로로부터 상기 제1 신호선을 통하여 상기 신호 전압을 인가하고, 당해 신호 전압에 대응하는 전압을 발광 화소행순으로 유지시키는 제1 휘도 유지 단계와,
상기 제1 전압 유지 단계 후에, 상기 신호선 구동 회로와 상기 제1 신호선을 비접속으로 하고, 상기 신호선 구동 회로에 의해 상기 제2 신호선에 상기 고정 전압이 부여되고, 상기 제2 신호선에 상기 고정 전압이 유지됨으로써, (k＋1)번째의 구동 블록이 가지는 모든 상기 전류 제어부에, 제2 신호선이 유지하는 상기 고정 전압을 동시에 인가하고, 상기 구동 트랜지스터의 역치 전압 또는 리셋 전압에 대응한 전압을 동시에 유지시키는 제2 전압 유지 단계를 포함하는 표시 장치의 제어 방법.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2010/005471 WO2012032567A1 (ja) | 2010-09-06 | 2010-09-06 | 表示装置及びその制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120064110A true KR20120064110A (ko) | 2012-06-18 |
| KR101383976B1 KR101383976B1 (ko) | 2014-04-10 |
Family
ID=45810197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020127009370A KR101383976B1 (ko) | 2010-09-06 | 2010-09-06 | 표시 장치 및 그 제어 방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8395567B2 (ko) |
| JP (1) | JP5282146B2 (ko) |
| KR (1) | KR101383976B1 (ko) |
| CN (1) | CN102576513B (ko) |
| WO (1) | WO2012032567A1 (ko) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140017738A (ko) * | 2012-07-31 | 2014-02-12 | 엘지디스플레이 주식회사 | 유기발광다이오드 표시장치 |
| WO2014073842A1 (en) | 2012-11-06 | 2014-05-15 | Hanmi Pharm. Co., Ltd. | Liquid formulation of protein conjugate comprising the oxyntomodulin and an immunoglobulin fragment |
| KR20210054418A (ko) * | 2019-11-05 | 2021-05-13 | 엘지디스플레이 주식회사 | 발광표시장치 및 그 구동방법 |
| US11254724B2 (en) | 2014-12-30 | 2022-02-22 | Hanmi Pharm. Co., Ltd. | Glucagon derivatives |
| US11872283B2 (en) | 2011-06-17 | 2024-01-16 | Hanmi Science Co., Ltd | Conjugate comprising oxyntomodulin and an immunoglobulin fragment, and use thereof |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101491623B1 (ko) * | 2008-09-24 | 2015-02-11 | 삼성디스플레이 주식회사 | 표시 장치 및 그 구동 방법 |
| KR101549284B1 (ko) * | 2011-11-08 | 2015-09-02 | 엘지디스플레이 주식회사 | 유기발광다이오드 표시장치 |
| JP6108856B2 (ja) * | 2012-03-09 | 2017-04-05 | キヤノン株式会社 | 表示装置及びそれを用いた電子機器及び表示装置の駆動方法 |
| CN103366660B (zh) * | 2012-03-27 | 2016-04-20 | 瀚宇彩晶股份有限公司 | 显示面板及其电荷分享方法 |
| JP6101509B2 (ja) * | 2013-02-18 | 2017-03-22 | 株式会社ジャパンディスプレイ | 表示装置及び表示装置の駆動方法 |
| CN103093721B (zh) * | 2013-01-30 | 2015-09-30 | 四川虹视显示技术有限公司 | 一种amoled像素驱动电路及方法 |
| CN105981093A (zh) * | 2014-02-17 | 2016-09-28 | 凸版印刷株式会社 | 薄膜晶体管阵列装置、el装置、传感器装置、薄膜晶体管阵列装置的驱动方法、el装置的驱动方法以及传感器装置的驱动方法 |
| CN104934459A (zh) * | 2014-03-18 | 2015-09-23 | 群创光电股份有限公司 | 有机发光二极管显示装置及其驱动方法 |
| TWI571852B (zh) * | 2014-03-18 | 2017-02-21 | 群創光電股份有限公司 | 有機發光二極體顯示裝置及其驅動方法 |
| CN105281377B (zh) * | 2014-07-16 | 2018-08-28 | 立锜科技股份有限公司 | 输入/输出讯号处理电路与输入/输出讯号处理方法 |
| CN104318897B (zh) * | 2014-11-13 | 2017-06-06 | 合肥鑫晟光电科技有限公司 | 一种像素电路、有机电致发光显示面板及显示装置 |
| CN105609048B (zh) * | 2016-01-04 | 2018-06-05 | 京东方科技集团股份有限公司 | 一种像素补偿电路及其驱动方法、显示装置 |
| CN105528996B (zh) * | 2016-01-29 | 2018-04-10 | 深圳市华星光电技术有限公司 | 像素补偿电路、方法、扫描驱动电路及平面显示装置 |
| CN105469743A (zh) * | 2016-01-29 | 2016-04-06 | 深圳市华星光电技术有限公司 | 像素补偿电路、扫描驱动电路及平面显示装置 |
| CN108461066B (zh) * | 2017-02-20 | 2020-02-28 | 元太科技工业股份有限公司 | 电子纸显示器以及电子纸显示面板的驱动方法 |
| KR20200040052A (ko) * | 2018-10-08 | 2020-04-17 | 엘지디스플레이 주식회사 | 표시 장치 |
| KR20200131926A (ko) * | 2019-05-14 | 2020-11-25 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 구동 방법 |
| CN114333703B (zh) * | 2020-09-30 | 2023-07-11 | 精工爱普生株式会社 | 显示装置和电子设备 |
| CN112951164A (zh) * | 2021-03-31 | 2021-06-11 | 深圳市华星光电半导体显示技术有限公司 | 像素驱动电路、显示面板及显示装置 |
| KR20230101611A (ko) * | 2021-12-29 | 2023-07-06 | 엘지디스플레이 주식회사 | 표시장치 및 이의 구동방법 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003186439A (ja) * | 2001-12-21 | 2003-07-04 | Matsushita Electric Ind Co Ltd | Ｅｌ表示装置とその駆動方法および情報表示装置 |
| JP2004318093A (ja) * | 2003-03-31 | 2004-11-11 | Sanyo Electric Co Ltd | 発光ディスプレイ及びその駆動方法及びエレクトロルミネッセンス表示回路及びエレクトロルミネッセンスディスプレイ |
| GB0323767D0 (en) * | 2003-10-10 | 2003-11-12 | Koninkl Philips Electronics Nv | Electroluminescent display devices |
| JP4589614B2 (ja) * | 2003-10-28 | 2010-12-01 | 株式会社 日立ディスプレイズ | 画像表示装置 |
| US7626565B2 (en) | 2005-03-01 | 2009-12-01 | Toshiba Matsushita Display Technology Co., Ltd. | Display device using self-luminous elements and driving method of same |
| JP2007263989A (ja) | 2005-03-01 | 2007-10-11 | Toshiba Matsushita Display Technology Co Ltd | 自発光素子を用いた表示装置、及びその駆動方法 |
| US20060290611A1 (en) | 2005-03-01 | 2006-12-28 | Toshiba Matsushita Display Technology Co., Ltd. | Display device using self-luminous element and driving method of same |
| US7907137B2 (en) | 2005-03-31 | 2011-03-15 | Casio Computer Co., Ltd. | Display drive apparatus, display apparatus and drive control method thereof |
| JP4798342B2 (ja) * | 2005-03-31 | 2011-10-19 | カシオ計算機株式会社 | 表示駆動装置及びその駆動制御方法、並びに、表示装置及びその駆動制御方法 |
| JP2007304521A (ja) * | 2006-05-15 | 2007-11-22 | Epson Imaging Devices Corp | 電気光学装置および電子機器 |
| JP4935979B2 (ja) * | 2006-08-10 | 2012-05-23 | カシオ計算機株式会社 | 表示装置及びその駆動方法、並びに、表示駆動装置及びその駆動方法 |
| JP2008122633A (ja) * | 2006-11-13 | 2008-05-29 | Sony Corp | 表示装置 |
| JP5055963B2 (ja) | 2006-11-13 | 2012-10-24 | ソニー株式会社 | 表示装置及び表示装置の駆動方法 |
| JP4470955B2 (ja) * | 2007-03-26 | 2010-06-02 | カシオ計算機株式会社 | 表示装置及びその駆動方法 |
| JP2009015276A (ja) | 2007-06-05 | 2009-01-22 | Sony Corp | Ｅｌ表示パネル駆動方法、ｅｌ表示パネル、ｅｌ表示パネル駆動装置及び電子機器 |
| TWI444967B (zh) * | 2007-06-15 | 2014-07-11 | Panasonic Corp | Image display device |
| JP2009192854A (ja) * | 2008-02-15 | 2009-08-27 | Casio Comput Co Ltd | 表示駆動装置、並びに、表示装置及びその駆動制御方法 |
| JP2009237041A (ja) * | 2008-03-26 | 2009-10-15 | Sony Corp | 画像表示装置及び画像表示方法 |
| JP4719821B2 (ja) | 2008-10-07 | 2011-07-06 | パナソニック株式会社 | 画像表示装置およびその制御方法 |
| JP4778115B2 (ja) * | 2009-03-06 | 2011-09-21 | パナソニック株式会社 | 画像表示装置 |
| CN102428508B (zh) | 2009-05-26 | 2014-07-09 | 松下电器产业株式会社 | 图像显示装置及其驱动方法 |
| KR101291433B1 (ko) * | 2010-09-06 | 2013-07-30 | 파나소닉 주식회사 | 표시 장치 및 그 구동 방법 |
| JP5284492B2 (ja) * | 2010-09-06 | 2013-09-11 | パナソニック株式会社 | 表示装置及びその制御方法 |
-
2010
- 2010-09-06 CN CN201080046684.9A patent/CN102576513B/zh active Active
- 2010-09-06 JP JP2011550334A patent/JP5282146B2/ja active Active
- 2010-09-06 KR KR1020127009370A patent/KR101383976B1/ko active IP Right Grant
- 2010-09-06 WO PCT/JP2010/005471 patent/WO2012032567A1/ja active Application Filing
-
2012
- 2012-04-10 US US13/443,375 patent/US8395567B2/en active Active
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11872283B2 (en) | 2011-06-17 | 2024-01-16 | Hanmi Science Co., Ltd | Conjugate comprising oxyntomodulin and an immunoglobulin fragment, and use thereof |
| KR20140017738A (ko) * | 2012-07-31 | 2014-02-12 | 엘지디스플레이 주식회사 | 유기발광다이오드 표시장치 |
| WO2014073842A1 (en) | 2012-11-06 | 2014-05-15 | Hanmi Pharm. Co., Ltd. | Liquid formulation of protein conjugate comprising the oxyntomodulin and an immunoglobulin fragment |
| EP3610856A1 (en) | 2012-11-06 | 2020-02-19 | Hanmi Pharm. Co., Ltd. | Liquid formulation of protein conjugate comprising the oxyntomodulin and an immunoglobulin fragment |
| US11071785B2 (en) | 2012-11-06 | 2021-07-27 | Hanmi Pharm. Co., Ltd. | Liquid formulation of long-lasting protein conjugate comprising the oxyntomodulin and an immunoglobulin Fc region |
| US11254724B2 (en) | 2014-12-30 | 2022-02-22 | Hanmi Pharm. Co., Ltd. | Glucagon derivatives |
| US12018060B2 (en) | 2014-12-30 | 2024-06-25 | Hanmi Pharm Co., Ltd. | Glucagon derivatives |
| KR20210054418A (ko) * | 2019-11-05 | 2021-05-13 | 엘지디스플레이 주식회사 | 발광표시장치 및 그 구동방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102576513A (zh) | 2012-07-11 |
| WO2012032567A1 (ja) | 2012-03-15 |
| JPWO2012032567A1 (ja) | 2013-10-31 |
| US8395567B2 (en) | 2013-03-12 |
| CN102576513B (zh) | 2014-11-12 |
| KR101383976B1 (ko) | 2014-04-10 |
| US20120200611A1 (en) | 2012-08-09 |
| JP5282146B2 (ja) | 2013-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101383976B1 (ko) | 표시 장치 및 그 제어 방법 | |
| KR101685713B1 (ko) | 화상 표시 장치 및 그 구동 방법 | |
| JP5627694B2 (ja) | 表示装置 | |
| KR101291433B1 (ko) | 표시 장치 및 그 구동 방법 | |
| KR101269370B1 (ko) | 화상 표시 장치 및 그 구동 방법 | |
| KR101319702B1 (ko) | 표시 장치 및 그 제어 방법 | |
| KR101809300B1 (ko) | 표시 장치 및 그 구동 방법 | |
| KR101291444B1 (ko) | 표시 장치 및 그 구동 방법 | |
| JP5399521B2 (ja) | 表示装置およびその駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20170324 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20180323 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20190329 Year of fee payment: 6 |