KR101809300B1 - 표시 장치 및 그 구동 방법 - Google Patents

표시 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR101809300B1
KR101809300B1 KR1020137004010A KR20137004010A KR101809300B1 KR 101809300 B1 KR101809300 B1 KR 101809300B1 KR 1020137004010 A KR1020137004010 A KR 1020137004010A KR 20137004010 A KR20137004010 A KR 20137004010A KR 101809300 B1 KR101809300 B1 KR 101809300B1
Authority
KR
South Korea
Prior art keywords
driving
voltage
signal
line
source
Prior art date
Application number
KR1020137004010A
Other languages
English (en)
Other versions
KR20130108533A (ko
Inventor
신야 오노
Original Assignee
가부시키가이샤 제이올레드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 제이올레드 filed Critical 가부시키가이샤 제이올레드
Publication of KR20130108533A publication Critical patent/KR20130108533A/ko
Application granted granted Critical
Publication of KR101809300B1 publication Critical patent/KR101809300B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/10—Intensity circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

표시 장치는, 복수의 발광 화소행을 1구동 블록으로 한 2 이상의 구동 블록을 구성하고, 각 발광 화소는, 구동 트랜지스터(114)와, 정전 유지 용량(C1) 및 정전 유지 용량(C2)과, 유기 EL 소자(113)와, 구동 트랜지스터(114)의 게이트-드레인간에 삽입된 스위칭 트랜지스터(117)와, 신호 전류를 유기 EL 소자(113)에 공급하는 스위칭 트랜지스터(116)를 구비하고, k번째 구동 블록의 발광 화소(11A)는, 제1 신호선(151)과 정전 유지 용량(C1)의 사이에 삽입된 스위칭 트랜지스터를 구비하고, (k+1)번째 구동 블록의 발광 화소(11B)는, 제2 신호선(152)과 정전 유지 용량(C1)의 사이에 삽입된 스위칭 트랜지스터를 구비하며, 스위칭 트랜지스터(117)의 도통을 제어하는 제2 제어선(132)은, 동일 구동 블록 내의 전체 발광 화소에서 공통화되어 있다.

Description

표시 장치 및 그 구동 방법{DISPLAY DEVICE AND DRIVE METHOD THEREFOR}
본 발명은, 표시 장치 및 그 구동 방법에 관한 것으로, 특히 전류 구동형의 발광 소자를 이용한 표시 장치 및 그 구동 방법에 관한 것이다.
전류 구동형의 발광 소자를 이용한 표시 장치로서, 유기 일렉트로 루미네선스(EL) 소자를 이용한 표시 장치가 알려져 있다. 이 스스로 발광하는 유기 EL 소자를 이용한 유기 EL 표시 장치는, 액정 표시 장치에 필요한 백라이트가 불필요하여 장치의 박형화에 가장 적합하다. 또 시야각에도 제한이 없으므로, 차세대의 표시 장치로서 실용화가 기대되고 있다. 또 유기 EL 표시 장치에 이용되는 유기 EL 소자는, 각 발광 소자의 휘도가 그곳에 흐르는 전류치에 의해 제어되는 점에서, 액정 셀이 그곳에 인가되는 전압에 의해 제어되는 것과는 상이하다.
유기 EL 표시 장치에서는, 통상, 화소를 구성하는 유기 EL 소자가 매트릭스형상으로 배치된다. 복수의 행 전극(주사선)과 복수의 열 전극(데이터선)의 교점에 유기 EL 소자를 설치하고, 선택한 행 전극과 복수의 열 전극의 사이에 데이터 신호에 상당하는 전압을 인가하도록 하여 유기 EL 소자를 구동하는 것을 패시브 매트릭스형의 유기 EL 디스플레이라고 부른다.
한편 복수의 주사선과 복수의 데이터선의 교점에 스위칭 박막 트랜지스터(TFT: Thin Film Transistor)를 설치하고, 이 스위칭 TFT에 구동 소자의 게이트를 접속하여, 선택한 주사선을 통해 이 스위칭 TFT를 온시켜 신호선으로부터 데이터 신호를 구동 소자에 입력한다. 이 구동 소자에 의해 유기 EL 소자를 구동시키는 것을 액티브 매트릭스형의 유기 EL 표시 장치라고 부른다.
액티브 매트릭스형의 유기 EL 표시 장치는, 각 행 전극(주사선)을 선택하고 있는 기간만, 그곳에 접속된 유기 EL 소자가 발광하는 패시브 매트릭스형의 유기 EL 표시 장치와는 달리, 다음의 주사(선택)까지 유기 EL 소자를 발광시키는 것이 가능하므로, 듀티비가 올라가도 디스플레이의 휘도 감소를 초래하는 일은 없다. 따라서 액티브 매트릭스형의 유기 EL 표시 장치는, 저전압으로 구동할 수 있어, 저소비 전력화가 가능해진다. 그러나 액티브 매트릭스형의 유기 EL 디스플레이에서는, 구동 트랜지스터의 특성 편차에 기인하여, 동일한 데이터 신호를 부여해도, 각 화소에 있어서 유기 EL 소자의 휘도가 상이해져, 휘도 얼룩이 발생한다는 결점이 있다.
이 문제에 대해, 예를 들면, 특허 문헌 1에서는, 구동 트랜지스터의 특성 편차에 의한 휘도 얼룩의 보상 방법으로서, 간단한 화소 회로로, 화소마다의 특성 편차를 보상하는 방법이 개시되어 있다.
도 12는 특허 문헌 1에 기재된 종래의 화상 표시 장치의 구성을 도시하는 블록도이다. 상기 도면에 기재된 화상 표시 장치(500)는, 화소 어레이부(502)와, 이것을 구동하는 구동부로 이루어진다. 화소 어레이부(502)는, 행마다 배치된 주사선(701~70m)과, 열마다 배치된 신호선(601~60n)과, 양자가 교차하는 부분에 배치된 행렬형상의 발광 화소(501)와, 행마다 배치된 급전선(801~80m)을 구비한다. 또 구동부는, 신호 셀렉터(503)와, 주사선 구동부(504)와, 급전선 구동부(505)를 구비한다.
주사선 구동부(504)는, 각 주사선(701~70m)에 수평 주기(1H)로 순차적으로 제어 신호를 공급하여 발광 화소(501)를 행 단위로 선 순차 주사한다. 급전선 구동부(505)는, 이 선 순차 주사에 맞추어 각 급전선(801~80m)에 제1 전압과 제2 전압으로 전환되는 전원 전압을 공급한다. 신호 셀렉터(503)는, 이 선 순차 주사에 맞추어 영상 신호가 되는 휘도 신호 전압과 기준 전압을 전환하여 열형상의 신호선(601~60n)에 공급한다.
여기에서 열형상의 신호선(601~60n)은, 각각 열마다 2개 배치되어 있으며, 한쪽의 신호선은 홀수행의 발광 화소(501)에 기준 전압 및 휘도 신호 전압을 공급하고, 다른 쪽의 신호선은 짝수행의 발광 화소(501)에 기준 전압 및 휘도 신호 전압을 공급하고 있다.
도 13은 특허 문헌 1에 기재된 종래의 화상 표시 장치가 갖는 발광 화소의 회로 구성도이다. 또한, 상기 도면에는 1행째 또한 1열째의 발광 화소(501)를 기재하고 있다. 이 발광 화소(501)에 대해 주사선(701), 급전선(801) 및 신호선(601)이 배치되어 있다. 또한, 신호선(601)은 2개 중 1개가, 발광 화소(501)에 접속되어 있다. 발광 화소(501)는, 스위칭 트랜지스터(511)와, 구동 트랜지스터(512)와, 유지 용량(513)과, 발광 소자(514)를 구비한다. 스위칭 트랜지스터(511)는, 게이트가 주사선(701)에, 소스 및 드레인의 한쪽이 신호선(601)에, 그 다른 쪽이 구동 트랜지스터(512)의 게이트에 각각 접속되어 있다. 구동 트랜지스터(512)는, 소스가 발광 소자(514)의 애노드에, 드레인이 급전선(801)에 각각 접속되어 있다. 발광 소자(514)는, 캐소드가 접지 배선(515)에 접속되어 있다. 유지 용량(513)은, 구동 트랜지스터(512)의 소스 및 게이트에 접속되어 있다.
상기 구성에 있어서, 급전선 구동부(505)는, 신호선(601)이 기준 전압인 상태로, 급전선(801)을 제1 전압(고전압)으로부터 제2 전압(저전압)으로 전환한다. 주사선 구동부(504)는, 동일하게 신호선(601)이 기준 전압인 상태로, 주사선(701)의 전압을 "H" 레벨로 하여 스위칭 트랜지스터(511)를 도통시켜, 기준 전압을 구동 트랜지스터(512)의 게이트에 인가함과 더불어, 구동 트랜지스터(512)의 소스를 제2 전압으로 설정한다. 이상의 동작에 의해, 구동 트랜지스터(512)의 역치 전압(Vth)의 보정을 위한 준비가 완료된다. 이어서 급전선 구동부(505)는, 신호선(601)의 전압이 기준 전압으로부터 휘도 신호 전압으로 전환되기 전의 보정 기간에서, 급전선(801)의 전압을 제2 전압으로부터 제1 전압으로 전환하여, 구동 트랜지스터(512)의 역치 전압(Vth)에 상당하는 전압을 유지 용량(513)에 유지시킨다. 다음에, 스위칭 트랜지스터(511)의 전압을 "H" 레벨로 하여 휘도 신호 전압을 유지 용량(513)에 유지시킨다. 요컨대 이 휘도 신호 전압은, 먼저 유지된 구동 트랜지스터(512)의 역치 전압(Vth)에 상당하는 전압에 가산되어 유지 용량(513)에 기록된다. 그리고 구동 트랜지스터(512)는, 제1 전압에 있는 급전선(801)으로부터 전류의 공급을 받아, 상기 유지 전압에 따른 구동 전류를 발광 소자(514)에 흐르게 한다.
상술한 동작에서는, 신호선(601)은 열마다 2개 배치되어 있음으로써, 각 신호선이 기준 전압에 있는 시간대를 길게 하고 있다. 따라서 구동 트랜지스터(512)의 역치 전압(Vth)에 상당하는 전압을 유지 용량(513)에 유지하기 위한 보정 기간을 확보하도록 하고 있다.
도 14는 특허 문헌 1에 기재된 화상 표시 장치의 동작 타이밍 차트이다. 상기 도면에는, 위에서부터 순서대로, 1라인째의 주사선(701) 및 급전선(801), 2라인째의 주사선(702) 및 급전선(802), 3라인째의 주사선(703) 및 급전선(803), 홀수행의 발광 화소에 할당된 신호선, 짝수행의 발광 화소에 할당된 신호선의 신호 파형이 기재되어 있다. 주사선에 인가되는 주사 신호는, 1수평 기간(1H)씩 순차적으로 1라인마다 시프트해 간다. 1라인분의 주사선에 인가되는 주사 신호는, 2개의 펄스를 포함하고 있다. 1번째 펄스는 시간폭이 길고 1H 이상이다. 2번째 펄스는 시간폭이 좁고, 1H의 일부이다. 1번째 펄스는 상술한 역치 보정 기간에 대응하고, 2번째 펄스는 신호 전압 샘플링 기간 및 이동도 보정 기간에 대응하고 있다. 또 급전선에 공급되는 전원 펄스도 1H 주기로 1라인마다 시프트해 간다. 이에 반해, 각 신호선은 2H에 1회, 신호 전압이 인가되어, 기준 전압에 있는 시간대를 1H 이상 확보하는 것이 가능해진다.
이상과 같이, 특허 문헌 1에 기재된 종래의 화상 표시 장치에서는, 발광 화소마다 구동 트랜지스터(512)의 역치 전압(Vth)에 편차가 생겨도, 충분한 역치 보정 기간이 확보됨으로써, 발광 화소마다 상기 편차는 캔슬되어, 화상의 휘도 얼룩 억지가 도모된다.
일본국 특허공개 2008-122633호 공보
그러나 특허 문헌 1에 기재된 종래의 화상 표시 장치는, 발광 화소행마다 배치된 주사선 및 급전선의 신호 레벨의 온 오프가 많다. 예를 들면, 역치 보정 기간을 발광 화소행마다 설정하지 않으면 안 된다. 또 신호선으로부터 스위칭 트랜지스터를 통해 휘도 신호 전압이 샘플링되면, 이어서 발광 기간을 설정하지 않으면 안 된다. 따라서 화소행마다의 역치 보정 타이밍 및 발광 타이밍을 설정할 필요가 있다. 이 때문에, 표시 패널이 대면적화됨에 따라, 행수도 증가하므로, 각 구동 회로로부터 출력되는 신호가 많아지며, 또 그 신호 전환의 주파수가 높아져, 주사선 구동 회로 및 급전선 구동 회로의 신호 출력 부하가 커진다.
또 특허 문헌 1에 기재된 종래의 화상 표시 장치는, 구동 트랜지스터의 역치 전압(Vth)의 보정 기간은 2H 미만이며, 고정밀한 보정이 요구되는 표시 장치로서는 한계가 있다.
상기 과제를 감안하여, 본 발명은, 구동 회로의 출력 부하가 저감되어, 고정밀한 역치 전압 보정에 의해 표시 품질이 향상된 표시 장치를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명의 일양태에 따른 표시 장치는, 매트릭스형상으로 배치된 복수의 발광 화소를 갖는 표시 장치로서, 발광 화소열마다 배치되어, 발광 화소의 휘도를 결정하는 신호 전압을 상기 발광 화소에 부여하는 제1 신호선 및 제2 신호선과, 제1 전원선 및 제2 전원선과, 발광 화소행마다 배치된 주사선과, 발광 화소행마다 배치된, 제1 제어선 및 제2 제어선을 구비하고, 상기 복수의 발광 화소는, 복수의 발광 화소행을 1구동 블록으로 한 2 이상의 구동 블록을 구성하고, 상기 복수의 발광 화소의 각각은, 한쪽의 단자가 상기 제2 전원선에 접속되고, 상기 신호 전압에 따른 신호 전류가 흐름으로써 발광하는 발광 소자와, 소스 및 드레인의 한쪽이 상기 제1 전원선에 접속되고, 게이트-소스간에 인가되는 상기 신호 전압을 상기 신호 전류로 변환하는 구동 트랜지스터와, 한쪽의 단자가 상기 구동 트랜지스터의 게이트에 접속된 제1 용량 소자와, 한쪽의 단자가 상기 제1 용량 소자의 한쪽의 단자 또는 다른 쪽의 단자에 접속되고, 다른 쪽의 단자가 상기 구동 트랜지스터의 소스 및 드레인의 한쪽에 접속된 제2 용량 소자와, 게이트가 상기 제2 제어선에 접속되고, 소스 및 드레인의 한쪽이 상기 구동 트랜지스터의 게이트에 접속되고, 소스 및 드레인의 다른 쪽이 상기 구동 트랜지스터의 소스 및 드레인의 다른 쪽에 접속된 제1 스위칭 트랜지스터와, 게이트가 상기 제1 제어선에 접속되고, 소스 및 드레인이 상기 구동 트랜지스터의 소스 및 드레인의 다른 쪽과 상기 발광 소자의 다른 쪽의 단자의 사이에 삽입된 제2 스위칭 트랜지스터를 구비하고, k(k는 자연수)번째 구동 블록에 속하는 상기 발광 화소는, 게이트가 상기 주사선에 접속되고, 소스 및 드레인의 한쪽이 상기 제1 신호선에 접속되며, 소스 및 드레인의 다른 쪽이 상기 제1 용량 소자의 다른 쪽의 단자에 접속된 제3 스위칭 트랜지스터를 더 구비하고, (k+1)번째 구동 블록에 속하는 상기 발광 화소는, 게이트가 상기 주사선에 접속되고, 소스 및 드레인의 한쪽이 상기 제2 신호선에 접속되고, 소스 및 드레인의 다른 쪽이 상기 제1 용량 소자의 다른 쪽의 단자에 접속된 제4 스위칭 트랜지스터를 더 구비하며, 상기 제2 제어선은, 동일 구동 블록 내의 전체 발광 화소에서는 공통화되어 있으며, 상이한 구동 블록간에서는 독립되어 있다.
본 발명의 표시 장치 및 그 구동 방법에 의하면, 구동 트랜지스터의 역치 보정 기간 및 타이밍을 구동 블록 내에서 일치시키는 것이 가능해지므로 신호 레벨의 온으로부터 오프 혹은 오프로부터 온으로의 전환 회수를 줄일 수 있어, 발광 화소의 회로를 구동하는 구동 회로의 부하가 저감된다. 상기 구동 블록화 및 발광 화소열마다 배치된 2개의 신호선에 의해, 구동 트랜지스터의 역치 보정 기간을 1프레임 기간에 대해 크게 취할 수 있으므로, 고정밀한 구동 전류가 발광 소자에 흘러, 화상 표시 품질이 향상된다.
도 1은 본 발명의 실시 형태 1에 따른 표시 장치의 전기적인 구성을 도시하는 블록도이다.
도 2a는 본 발명의 실시 형태 1에 따른 표시 장치에 있어서의 홀수 구동 블록의 발광 화소의 구체적인 회로 구성도이다.
도 2b는 본 발명의 실시 형태 1에 따른 표시 장치에 있어서의 짝수 구동 블록의 발광 화소의 구체적인 회로 구성도이다.
도 3은 본 발명의 실시 형태 1에 따른 표시 장치가 갖는 표시 패널의 일부를 도시하는 회로 구성도이다.
도 4a는 본 발명의 실시 형태 1에 따른 표시 장치의 구동 방법의 동작 타이밍 차트이다.
도 4b는 본 발명의 실시 형태 1에 따른 구동 방법에 의해 발광한 구동 블록의 상태 천이도이다.
도 5는 본 발명의 실시 형태 1에 따른 표시 장치가 갖는 발광 화소의 상태 천이도이다.
도 6은 본 발명의 실시 형태 1에 따른 표시 장치의 동작 흐름도이다.
도 7은 주사선 및 신호선의 파형 특성을 설명하는 도면이다.
도 8은 본 발명의 실시 형태 2에 따른 표시 장치가 갖는 표시 패널의 일부를 도시하는 회로 구성도이다.
도 9a는 본 발명의 실시 형태 2에 따른 표시 장치의 구동 방법의 동작 타이밍 차트이다.
도 9b는 본 발명의 실시 형태 2에 따른 구동 방법에 의해 발광한 구동 블록의 상태 천이도이다.
도 10a는 본 발명의 실시 형태 3에 따른 표시 장치에 있어서의 홀수 구동 블록의 발광 화소의 구체적인 회로 구성도이다.
도 10b는 본 발명의 실시 형태 3에 따른 표시 장치에 있어서의 짝수 구동 블록의 발광 화소의 구체적인 회로 구성도이다.
도 11은 본 발명의 표시 장치를 내장한 박형 플랫 TV의 외관도이다.
도 12는 특허 문헌 1에 기재된 종래의 화상 표시 장치의 구성을 도시하는 블록도이다.
도 13은 특허 문헌 1에 기재된 종래의 화상 표시 장치가 갖는 발광 화소의 회로 구성도이다.
도 14는 특허 문헌 1에 기재된 화상 표시 장치의 동작 타이밍 차트이다.
상기 목적을 달성하기 위해, 본 발명의 일양태에 따른 표시 장치는, 매트릭스형상으로 배치된 복수의 발광 화소를 갖는 표시 장치로서, 발광 화소열마다 배치되어, 발광 화소의 휘도를 결정하는 신호 전압을 상기 발광 화소에 부여하는 제1 신호선 및 제2 신호선과, 제1 전원선 및 제2 전원선과, 발광 화소행마다 배치된 주사선과, 발광 화소행마다 배치된, 제1 제어선 및 제2 제어선을 구비하고, 상기 복수의 발광 화소는, 복수의 발광 화소행을 1구동 블록으로 한 2 이상의 구동 블록을 구성하고, 상기 복수의 발광 화소의 각각은, 한쪽의 단자가 상기 제2 전원선에 접속되고, 상기 신호 전압에 따른 신호 전류가 흐름으로써 발광하는 발광 소자와, 소스 및 드레인의 한쪽이 상기 제1 전원선에 접속되고, 게이트-소스간에 인가되는 상기 신호 전압을 상기 신호 전류로 변환하는 구동 트랜지스터와, 한쪽의 단자가 상기 구동 트랜지스터의 게이트에 접속된 제1 용량 소자와, 한쪽의 단자가 상기 제1 용량 소자의 한쪽의 단자 또는 다른 쪽의 단자에 접속되고, 다른 쪽의 단자가 상기 구동 트랜지스터의 소스 및 드레인의 한쪽에 접속된 제2 용량 소자와, 게이트가 상기 제2 제어선에 접속되고, 소스 및 드레인의 한쪽이 상기 구동 트랜지스터의 게이트에 접속되고, 소스 및 드레인의 다른 쪽이 상기 구동 트랜지스터의 소스 및 드레인의 다른 쪽에 접속된 제1 스위칭 트랜지스터와, 게이트가 상기 제1 제어선에 접속되고, 소스 및 드레인이 상기 구동 트랜지스터의 소스 및 드레인의 다른 쪽과 상기 발광 소자의 다른 쪽의 단자의 사이에 삽입된 제2 스위칭 트랜지스터를 구비하고, k(k는 자연수)번째 구동 블록에 속하는 상기 발광 화소는, 게이트가 상기 주사선에 접속되고, 소스 및 드레인의 한쪽이 상기 제1 신호선에 접속되며, 소스 및 드레인의 다른 쪽이 상기 제1 용량 소자의 다른 쪽의 단자에 접속된 제3 스위칭 트랜지스터를 더 구비하고, (k+1)번째 구동 블록에 속하는 상기 발광 화소는, 게이트가 상기 주사선에 접속되고, 소스 및 드레인의 한쪽이 상기 제2 신호선에 접속되고, 소스 및 드레인의 다른 쪽이 상기 제1 용량 소자의 다른 쪽의 단자에 접속된 제4 스위칭 트랜지스터를 더 구비하며, 상기 제2 제어선은, 동일 구동 블록 내의 전체 발광 화소에서는 공통화되어 있으며, 상이한 구동 블록간에서는 독립되어 있다.
본 양태에 의하면, 구동 트랜지스터의 게이트-드레인간에 삽입된 제1 스위칭 트랜지스터, 구동 트랜지스터로부터 발광 화소로의 전류 패스를 접속하는 제2 스위칭 트랜지스터, 제1 용량 소자 및 제2 용량 소자가 배치된 발광 화소 회로, 구동 블록화된 각 발광 화소로의 제어선, 주사선 및 신호선의 배치에 의해, 구동 트랜지스터의 역치 보정 기간 및 그 타이밍을 동일 구동 블록 내에서 일치시키는 것이 가능해진다. 따라서 전류 패스를 제어하는 신호를 출력하여 신호 전압을 제어하는 구동 회로의 부하가 저감된다. 또한, 상기 구동 블록화 및 발광 화소열마다 배치된 2개의 신호선에 의해, 구동 트랜지스터의 역치 보정 기간을, 전체 발광 화소를 재기록하는 시간인 1프레임 기간(Tf) 중에서 크게 취할 수 있다. 이것은, k번째 구동 블록에 있어서 휘도 신호 전압이 샘플링되고 있는 기간에, (k＋1)번째 구동 블록에 있어서 역치 보정 기간이 설정되는 것에 의한 것이다. 따라서 역치 보정 기간은, 발광 화소행마다 분할되는 것이 아니라, 구동 블록마다 분할된다. 따라서 표시 영역이 대면적화될수록, 발광 듀티를 감소시키지 않고, 1프레임 기간에 대한 상대적인 역치 보정 기간을 길게 설정하는 것이 가능해진다. 이에 의해, 고정밀하게 보정된 휘도 신호 전압에 의거한 구동 전류가 발광 소자에 흘러, 화상 표시 품질이 향상된다.
또 본 발명의 일양태에 따른 표시 장치는, 상기 제1 제어선은 또한, 동일 구동 블록 내의 전체 발광 화소에서는 공통화되어 있으며, 상이한 구동 블록간에서는 독립되어 있어도 된다.
본 양태에 의하면, 구동 트랜지스터로부터 발광 화소로의 전류 패스를 접속하는 제2 스위칭 트랜지스터를, 제1 제어선에 의해 동일 블록 내에서 동시 제어함으로써, 동일 블록 내에서의 동시 발광을 실현하는 것이 가능해진다. 또한, 제2 스위칭 트랜지스터를 제어하는 신호를 제1 제어선에 출력하는 구동 회로의 부하가 저감된다.
또 본 발명의 일양태에 따른 표시 장치는, 상기 제1 신호선, 상기 제2 신호선, 상기 제1 제어선, 상기 제2 제어선 및 상기 주사선을 제어하여 상기 발광 화소를 구동하는 구동 회로를 더 구비하고, 상기 구동 회로는, 상기 제1 제어선으로부터의 제어 신호에 의해 상기 제2 스위칭 트랜지스터를 온한 상태로, 상기 주사선으로부터의 주사 신호에 의해 상기 제3 스위칭 트랜지스터를 온 상태, 또한, 상기 제2 제어선으로부터의 제어 신호에 의해 k번째 구동 블록이 갖는 모든 상기 제1 스위칭 트랜지스터를 온 상태로 함으로써, 상기 구동 트랜지스터의 게이트-소스간 전압이 역치 전압 이상이 되는 초기화 전압을 k번째 구동 블록이 갖는 모든 상기 구동 트랜지스터의 게이트에 동시에 인가하고, 상기 제1 및 제3 스위칭 트랜지스터를 온한 상태로 k번째 구동 블록이 갖는 모든 상기 제2 스위칭 트랜지스터를 동시에 오프 상태로 하며, 상기 제1 제어선으로부터의 제어 신호에 의해 상기 제2 스위칭 트랜지스터를 온한 상태로, 상기 주사선으로부터의 주사 신호에 의해 상기 제4 스위칭 트랜지스터를 온 상태, 또한, 상기 제2 제어선으로부터의 제어 신호에 의해 (k+1)번째 구동 블록이 갖는 모든 상기 제1 스위칭 트랜지스터를 온 상태로 함으로써, 상기 구동 트랜지스터의 게이트-소스간 전압이 역치 전압 이상이 되는 초기화 전압을 (k+1)번째 구동 블록이 갖는 모든 상기 구동 트랜지스터의 게이트에 동시에 인가하고, 상기 제1 및 제4 스위칭 트랜지스터를 온한 상태로 (k+1)번째 구동 블록이 갖는 모든 상기 제2 스위칭 트랜지스터를 동시에 오프 상태로 해도 된다.
본 양태에 의하면, 상기 제1 신호선, 상기 제2 신호선, 상기 제1 제어선, 상기 제2 제어선 및 상기 주사선의 전압을 제어하는 구동 회로가, 역치 보정 기간, 신호 전압 기록 기간 및 발광 기간을 제어한다.
또 본 발명의 일양태에 따른 표시 장치는, 상기 신호 전압은, 상기 발광 소자를 발광시키기 위한 휘도 신호 전압, 및 상기 구동 트랜지스터의 역치 전압에 대응한 전압을 상기 제1 및 제2 용량 소자에 기억시키기 위한 기준 전압으로 이루어지고, 상기 표시 장치는, 상기 신호 전압을 상기 제1 신호선 및 상기 제2 신호선에 출력하는 신호선 구동 회로와, 상기 신호선 구동 회로가 상기 신호 전압을 출력하는 타이밍을 제어하는 타이밍 제어 회로를 더 구비하며, 상기 타이밍 제어 회로는, 상기 신호선 구동 회로에 상기 제1 신호선으로 상기 휘도 신호 전압을 출력시키고 있는 동안에는 상기 제2 신호선으로 상기 기준 전압을 출력시키고, 상기 제2 신호선으로 상기 휘도 신호 전압을 출력시키고 있는 동안에는 상기 제1 신호선으로 상기 기준 전압을 출력시켜도 된다.
본 양태에 의하면, k번째 구동 블록에 있어서 휘도 신호 전압이 샘플링되고 있는 기간에, (k＋1)번째 구동 블록에 있어서 역치 보정 기간이 설정된다. 따라서 역치 보정 기간은, 발광 화소행마다 분할되는 것이 아니라, 구동 블록마다 분할된다. 따라서 표시 영역이 대면적화될수록, 1프레임 기간에 대한 상대적인 역치 보정 기간을 길게 설정하는 것이 가능해진다.
또 본 발명의 일양태에 따른 표시 장치는, 모든 상기 발광 화소를 재기록하는 시간을 Tf로 하고, 상기 구동 블록의 총수를 N으로 하면, 상기 구동 트랜지스터의 역치 전압을 검출하는 시간은, 최대로 Tf/N여도 된다.
또 본 발명은, 이러한 특징적인 수단을 구비하는 표시 장치로서 실현할 수 있을 뿐만 아니라, 표시 장치에 포함되는 특징적인 수단을 단계로 하는 표시 장치의 구동 방법으로서 실현할 수 있다.
(실시 형태 1)
본 실시 형태에 있어서의 표시 장치는, 매트릭스형상으로 배치된 복수의 발광 화소를 갖는 표시 장치로서, 발광 화소열마다 배치된 제1 신호선 및 제2 신호선과, 발광 화소행마다 배치된 제1 제어선 및 제2 제어선을 구비하고, 복수의 발광 화소는, 복수의 발광 화소행을 1단위로 한 2 이상의 구동 블록을 구성하고, 복수의 발광 화소의 각각은, 신호 전압에 따른 신호 전류가 흐름으로써 발광하는 발광 소자와, 게이트-소스간에 인가되는 신호 전압을 신호 전류로 변환하는 구동 트랜지스터와, 한쪽의 단자가 구동 트랜지스터의 게이트에 접속된 제1 용량 소자와, 한쪽의 단자가 제1 용량 소자의 다른 쪽의 단자에 접속된 제2 용량 소자와, 구동 트랜지스터의 게이트-드레인간에 접속되어, 제2 제어선으로부터의 제어 신호에 따라 온 및 오프하는 제1 스위칭 트랜지스터와, 구동 트랜지스터의 드레인과 발광 소자의 사이에 삽입되어 제1 제어선으로부터의 제어 신호에 따라 온 및 오프하는 제2 스위칭 트랜지스터를 구비하고, 홀수번째 구동 블록에 속하는 발광 화소는, 제1 신호선과 구동 트랜지스터의 게이트의 사이에 삽입된 제3 스위칭 트랜지스터를 더 구비하고, 짝수번째 구동 블록에 속하는 발광 화소는, 제2 신호선과 구동 트랜지스터의 게이트의 사이에 삽입된 제4 스위칭 트랜지스터를 더 구비하며, 제1 제어선 및 제2 제어선은, 동일 구동 블록의 전체 발광 화소에서는 공통화되어 있으며, 상이한 구동 블록간에서는 독립되어 있다.
이에 의해, 구동 트랜지스터의 역치 보정 기간 및 발광 기간을 구동 블록 내에서 일치시키는 것이 가능해진다. 따라서 구동 회로의 부담 부하가 저감된다. 또 역치 보정 기간을 1프레임 기간에 대해 크게 취할 수 있으므로, 화상 표시 품질이 향상된다.
이하, 본 발명의 실시 형태에 대해, 도면을 참조하면서 설명한다.
도 1은 본 발명의 실시 형태 1에 따른 표시 장치의 전기적인 구성을 도시하는 블록도이다. 상기 도면에 있어서의 표시 장치(1)는, 표시 패널(10)과, 타이밍 제어 회로(20)와, 전압 제어 회로(30)를 구비한다. 표시 패널(10)은, 복수의 발광 화소(11A 및 11B)와, 신호선군(12)과 제어선군(13)과 주사/제어선 구동 회로(14)와, 신호선 구동 회로(15)를 구비한다.
발광 화소(11A 및 11B)는, 표시 패널(10) 상에 매트릭스형상으로 배치되어 있다. 여기에서 발광 화소(11A 및 11B)는, 복수의 발광 화소행을 1구동 블록으로 하는 2 이상의 구동 블록을 구성하고 있다. 발광 화소(11A)는, k(k는 자연수)번째 구동 블록을 구성하고, 또 발광 화소(11B)는 (k＋1)번째 구동 블록을 구성한다. 단 표시 패널(10)을 N개의 구동 블록으로 분할하였다고 하면, (k＋1)은 N 이하의 자연수이다. 이것은 예를 들면, 발광 화소(11A)는 홀수번째 구동 블록을 구성하고, 발광 화소(11B)는 짝수번째 구동 블록을 구성한다는 것을 의미한다. 이후의 실시 형태 1~3에서는, k번째 구동 블록 및 (k＋1)번째 구동 블록을, 각각 홀수번째 구동 블록 및 짝수번째 구동 블록으로 예시하고 있다.
신호선군(12)은, 발광 화소열마다 배치된 복수의 신호선으로 이루어진다. 여기에서, 각 발광 화소열에 대해 2개의 신호선이 배치되어 있으며, 홀수번째 구동 블록의 발광 화소는 제1 신호선에 접속되고, 짝수번째 구동 블록의 발광 화소는 제1 신호선과는 상이한 제2 신호선에 접속되어 있다.
제어선군(13)은, 발광 화소마다 배치된 주사선 및 제어선으로 이루어진다.
주사/제어선 구동 회로(14)는, 제어선군(13)의 각 주사선으로 주사 신호를, 또 각 제어선으로 제어 신호를 출력함으로써, 발광 화소가 갖는 회로 소자를 구동한다.
신호선 구동 회로(15)는, 신호선군(12)의 각 신호선으로 휘도 신호 또는 기준 신호를 출력함으로써, 발광 화소가 갖는 회로 소자를 구동한다. 바꿔 말하면, 신호선 구동 회로(15)는, 각 신호선으로 휘도 신호 및 기준 신호로 이루어지는 신호 전압을 출력한다. 휘도 신호는 발광 소자를 발광시키기 위한 전압이며, 구체적으로는, 발광 소자의 휘도에 대응하는 전압이다. 기준 신호는, 구동 트랜지스터의 역치 전압에 대응한 전압을 제1 용량 소자 및 제2 용량 소자에 기억시키기 위한 전압이다. 또한, 휘도 신호는 휘도 신호 전압인 경우가 있으며, 기준 신호는 기준 전압인 경우도 있다.
타이밍 제어 회로(20)는 주사/제어선 구동 회로(14)로부터 출력되는 주사 신호 및 제어 신호의 출력 타이밍을 제어한다. 또 타이밍 제어 회로(20)는, 신호선 구동 회로(15)로부터 제1 신호선 및 제2 신호선에 출력되는 휘도 신호 또는 기준 신호를 출력하는 타이밍을 제어하고, 제1 신호선에 휘도 신호를 출력하고 있는 동안에는 제2 신호선에 대해 기준 전압을 출력하고 있으며, 제2 신호선에 휘도 신호를 출력하고 있는 동안에는 제1 신호선에 대해 기준 전압을 출력하고 있다.
전압 제어 회로(30)는, 주사/제어선 구동 회로(14)로부터 출력되는 주사 신호 및 제어 신호의 전압 레벨을 제어한다. 또한, 주사/제어선 구동 회로(14), 신호선 구동 회로(15), 타이밍 제어 회로(20) 및 전압 제어 회로(30)는, 본 발명의 구동 회로에 상당한다.
도 2a는 본 발명의 실시 형태 1에 따른 표시 장치에 있어서의 홀수 구동 블록의 발광 화소의 구체적인 회로 구성도이며, 도 2b는 본 발명의 실시 형태 1에 따른 표시 장치에 있어서의 짝수 구동 블록의 발광 화소의 구체적인 회로 구성도이다. 도 2a 및 도 2b에 기재된 발광 화소(11A 및 11B)는, 모두 유기 EL(일렉트로 루미네선스) 소자(113)와, 구동 트랜지스터(114)와, 정전 유지 용량(C1 및 C2)과, 스위칭 트랜지스터(115, 116 및 117)와, 제1 제어선(131)과, 제2 제어선(132)과, 주사선(133)과, 제1 신호선(151)과, 제2 신호선(152)을 구비한다.
도 2a 및 도 2b에 있어서, 유기 EL 소자(113)는 캐소드가 부전원선인 전원선(112)에 접속되고 애노드가 스위칭 트랜지스터(116)를 통해 구동 트랜지스터(114)의 드레인에 접속된 발광 소자이며, 구동 트랜지스터(114)의 구동 전류가 흐름으로써 발광한다.
구동 트랜지스터(114)는, 소스가 정전원선인 전원선(110)에 접속되고, 드레인이 스위칭 트랜지스터(116)를 통해 유기 EL 소자(113)의 애노드에 접속되어 있다. 구동 트랜지스터(114)는, 게이트-소스간에 인가된 신호 전압을, 상기 신호 전압에 대응한 드레인 전류로 변환한다. 그리고 이 드레인 전류를 구동 전류로서 유기 EL 소자(113)에 공급한다. 이 구동 트랜지스터(114)는, p형의 박막 트랜지스터(TFT)로 구성된다.
정전 유지 용량(C1)은, 본 발명의 제1 용량 소자에 상당하며, 한쪽의 단자가 구동 트랜지스터(114)의 게이트에 접속되고, 다른 쪽의 단자가 스위칭 트랜지스터(115)를 통해 제1 신호선(151) 또는 제2 신호선(152)에 접속되어 있다.
정전 유지 용량(C2)은, 본 발명의 제2 용량 소자에 상당하며, 한쪽의 단자가 정전 유지 용량(C1)의 다른 쪽의 단자에 접속되고, 다른 쪽의 단자가 구동 트랜지스터(114)의 소스에 접속되어 있다. 요컨대 정전 유지 용량(C2)의 다른 쪽의 단자는 전원선(110)에 접속되어 있다.
이 정전 유지 용량(C1 및 C2)은, 유기 EL 소자(113)를 발광시키기 위한 휘도 신호 전압 및 구동 트랜지스터(114)의 역치 전압을 유지한다. 구체적으로는 정전 유지 용량(C1)은, 구동 트랜지스터(114)의 역치 전압에 대응하는 전압을 유지한다. 그 후, 제1 신호선(151) 또는 제2 신호선(152)으로부터 스위칭 트랜지스터(115)를 통해 휘도 신호 전압이 인가되어, 정전 유지 용량(C2)에 휘도 신호 전압이 유지되어 있는 경우여도, 정전 유지 용량(C1)에 유지된 역치 전압에 대응하는 전압은 유지되어 있다. 따라서 휘도 신호 전압이 인가된 경우, 정전 유지 용량(C1과 C2)에 유지되는 전압은, 구동 트랜지스터(114)의 역치 전압이 보정된 휘도 신호 전압에 대응하는 전압이 된다.
스위칭 트랜지스터(115)는, 게이트가 주사선(133)에 접속되고, 소스 및 드레인의 한쪽이 제1 신호선(151) 또는 제2 신호선(152)에 접속되며, 소스 및 드레인의 다른 쪽이 정전 유지 용량(C1)의 다른 쪽의 단자에 접속되어 있다.
여기에서 홀수 구동 블록의 발광 화소(11A)에 포함되는 스위칭 트랜지스터(115)는, 본 발명의 제3 스위칭 트랜지스터에 상당하며, 상기 스위칭 트랜지스터(115)의 소스 및 드레인의 다른 쪽은 제1 신호선(151)에 접속되어 있다. 한편, 짝수 구동 블록의 발광 화소(11B)에 포함되는 스위칭 트랜지스터(115)는, 본 발명의 제4 스위칭 트랜지스터에 상당하며, 상기 스위칭 트랜지스터(115)의 소스 및 드레인의 다른 쪽은 제2 신호선(152)에 접속되어 있다.
스위칭 트랜지스터(116)는, 본 발명의 제2 스위칭 트랜지스터에 상당하며, 게이트가 제1 제어선(131)에 접속되고, 소스 및 드레인이 구동 트랜지스터(114)의 드레인과 유기 EL 소자(113)의 애노드의 사이에 삽입되어 있다. 이 스위칭 트랜지스터(116)는, 제1 제어선(131)으로부터의 제어 신호에 따라, 구동 트랜지스터(114)의 드레인과 유기 EL 소자(113)의 애노드를 도통 및 비도통으로 한다. 요컨대 유기 EL 소자(113)로의 구동 전류의 공급을 제어한다.
스위칭 트랜지스터(117)는, 본 발명의 제1 스위칭 트랜지스터에 상당하며, 게이트가 제2 제어선(132)에 접속되고, 소스 및 드레인의 한쪽이 구동 트랜지스터(114)의 게이트에 접속되고, 소스 및 드레인의 다른 쪽이 구동 트랜지스터(114)의 드레인에 접속되어 있다. 이 스위칭 트랜지스터(117)는, 제2 제어선(132)으로부터의 제어 신호에 따라, 구동 트랜지스터(114)의 게이트-드레인간을 도통 및 비도통으로 한다. 구체적으로는, 스위칭 트랜지스터(117)는, 역치 전압 검출 기간 전의 역치 전압을 검출하기 위한 초기화 동작을 행하기 위한 기간인 리셋 기간에 있어서 온 상태가 됨으로써, 구동 트랜지스터(114)의 게이트-드레인간을 도통하여, 구동 트랜지스터(114)의 게이트의 전압을, 구동 트랜지스터(114)의 게이트-소스간 전압이 역치 전압 이상이 되는 초기화 전압(VR2)으로 한다. 또한, 스위칭 트랜지스터(117)는, 역치 전압 검출 기간에 있어서 온 상태가 됨으로써, 정전 유지 용량(C1)에 역치 전압에 대응한 전압을 유지시킨다.
이들 스위칭 트랜지스터(115, 116 및 117)는, p형의 박막 트랜지스터(p형 TFT)로 구성된다.
제1 제어선(131)은, 주사/제어선 구동 회로(14)에 접속되고, 발광 화소(11A 및 11B)를 포함하는 화소행에 속하는 각 발광 화소에 접속되어 있다. 이에 의해 제1 제어선(131)은, 구동 트랜지스터(114)의 드레인 전류를 유기 EL 소자(113)에 공급하는 타이밍을 제어하는 기능을 갖는다.
제2 제어선(132)은, 주사/제어선 구동 회로(14)에 접속되고, 발광 화소(11A 및 11B)를 포함하는 화소행에 속하는 각 발광 화소에 접속되어 있다. 이에 의해 제2 제어선(132)은, 구동 트랜지스터(114)의 역치 전압을 검출하는 환경을 조정하는 기능을 갖는다. 바꿔 말하면 제2 제어선(132)은, 구동 트랜지스터(114)의 게이트의 전압을, 구동 트랜지스터(114)의 게이트-소스간 전압이 역치 전압 이상이 되는 초기화 전압(VR2)으로 하는 타이밍을 제어한다.
주사선(133)은, 발광 화소(11A 및 11B)를 포함하는 화소행에 속하는 각 발광 화소에 휘도 신호 전압 또는 기준 전압인 신호 전압을 기록하는 타이밍을 공급하는 기능을 갖는다.
제1 신호선(151) 및 제2 신호선(152)은, 신호선 구동 회로(15)에 접속되고, 각각 발광 화소(11A 및 11B)를 포함하는 화소열에 속하는 각 발광 화소에 접속되어, 구동 TFT의 역치 전압을 검출하기 위한 기준 전압과, 발광 강도를 결정하는 휘도 신호 전압을 공급하는 기능을 갖는다.
또한, 도 2a 및 도 2b에는 기재되어 있지 않지만, 전원선(110) 및 전원선(112)은, 각각 다른 발광 화소에도 접속되어 있으며 전압원에 접속되어 있다. 또 전원선(110)은 본 발명의 제1 전원선에 상당하며, 전원선(112)은 본 발명의 제2 전원선에 상당한다.
다음에, 제1 제어선(131), 제2 제어선(132), 주사선(133), 제1 신호선(151) 및 제2 신호선(152)의 발광 화소간에 있어서의 접속 관계에 대해 설명한다.
도 3은 본 발명의 실시 형태 1에 따른 표시 장치가 갖는 표시 패널의 일부를 도시하는 회로 구성도이다. 상기 도면에는, 2개의 인접하는 구동 블록 및 각 제어선, 각 주사선 및 각 신호선이 기재되어 있다. 도면 및 이하의 설명에서는, 각 제어선, 각 주사선 및 각 신호선을 "부호(블록 번호, 상기 블록에 있어서의 행 번호)" 또는 "부호(블록 번호)"로 나타내고 있다.
전술한 바와 같이, 구동 블록이란, 복수의 발광 화소행으로 구성되고, 표시 패널(10) 중에는 2 이상의 구동 블록이 존재한다. 예를 들면, 도 3에 기재된 각 구동 블록은, m행의 발광 화소행으로 구성되어 있다.
도 3의 상단에 기재된 k번째 구동 블록에서는, 제1 제어선(131(k))이 상기 구동 블록 내의 모든 발광 화소(11A)가 갖는 스위칭 트랜지스터(116)의 게이트에 공통적으로 접속되어 있다. 또 제2 제어선(132(k))이 상기 구동 블록 내의 모든 발광 화소(11A)가 갖는 스위칭 트랜지스터(117)의 게이트에 공통적으로 접속되어 있다. 한편, 주사선(133(k,1))~주사선(133(k,m))은, 각각 발광 화소행마다 개별적으로 접속되어 있다. 구체적으로는 제1 제어선(131)은, 주사/제어선 구동 회로(14)에 접속되고, 발광 화소(11A 및 11B)를 포함하는 화소행에 속하는 각 발광 화소에 접속되어 있다.
또 도 3의 하단에 기재된 (k+1)번째 구동 블록에서도, k번째 구동 블록과 동일한 접속이 이루어지고 있다. 단 k번째 구동 블록에 접속된 제1 제어선(131(k))과 (k+1)번째 구동 블록에 접속된 제1 제어선(131(k+1))은 상이한 제어선이며, 주사/제어선 구동 회로(14)로부터 개별적인 제어 신호가 출력된다. 또 k번째 구동 블록에 접속된 제2 제어선(132(k))과 (k+1)번째 구동 블록에 접속된 제2 제어선(132(k+1))은 상이한 제어선이며, 주사/제어선 구동 회로(14)로부터 개별적인 제어 신호가 출력된다. 요컨대 제1 제어선(131) 및 제2 제어선(132)은, 동일 구동 블록 내의 전체 발광 화소에서는 공통화되어 있으며, 상이한 구동 블록간에서는 독립되어 있다.
여기에서, 동일한 구동 블록 내에 있어서 제어선이 공통화되어 있다는 것은, 주사/제어선 구동 회로(14)로부터 출력되는 하나의 제어 신호가 동일한 구동 블록 내의 제어선에 동시에 공급되는 것을 말한다. 예를 들면, 동일한 구동 블록 내에서는, 주사/제어선 구동 회로(14)에 접속된 1개의 제어선이, 발광 화소행마다 배치된 제1 제어선(131)으로 분기하고 있다. 또 제어선이 상이한 구동 블록간에서는 독립되어 있다는 것은, 주사/제어선 구동 회로(14)로부터 출력되는 개별적인 제어 신호가 복수의 구동 블록에 대해 공급되는 것을 말한다. 예를 들면, 제1 제어선(131)이 주사/제어선 구동 회로(14)에 구동 블록마다 개별적으로 접속되어 있다.
또 k번째 구동 블록에서는, 제1 신호선(151)이 상기 구동 블록 내의 모든 발광 화소(11A)가 갖는 스위칭 트랜지스터(115)의 소스 및 드레인의 다른 쪽에 접속되어 있다. 한편, (k+1)번째 구동 블록에서는, 제2 신호선(152)이 상기 구동 블록 내의 모든 발광 화소(11B)가 갖는 스위칭 트랜지스터(115)의 소스 및 드레인의 다른 쪽에 접속되어 있다.
상기 구동 블록화에 의해, 유기 EL 소자(113)와 구동 트랜지스터(114)의 드레인의 접속을 제어하는 제1 제어선(131)의 개수가 삭감된다. 또 구동 트랜지스터(114)의 게이트 전압을 초기화 전압(VR2)으로 하는 기간인 리셋 기간과, 역치 전압 검출 기간에 있어서, 구동 트랜지스터(114)의 게이트-드레인간을 도통시키기 위한 제2 제어선(132)의 개수가 삭감된다. 따라서 이들 제어선에 구동 신호를 출력하는 주사/제어선 구동 회로(14)의 출력 개수가 저감되어, 회로 규모의 삭감을 가능하게 한다.
다음에 본 실시 형태에 따른 표시 장치(1)의 구동 방법에 대해 도 4a를 이용하여 설명한다. 또한, 여기에서는, 도 2a 및 도 2b에 기재된 구체적 회로 구성을 갖는 표시 장치에 관한 구동 방법을 상세하게 설명한다.
도 4a는 본 발명의 실시 형태 1에 따른 표시 장치의 구동 방법의 동작 타이밍 차트이다. 상기 도면에 있어서, 가로축은 시간을 나타내고 있다. 또 세로 방향으로는, 위에서부터 순서대로, k번째 구동 블록의 주사선(133(k,1), 133(k,2) 및 133(k,m)), 제1 신호선(151), 제1 제어선(131(k)) 및 제2 제어선(132(k))에 발생하는 전압의 파형도가 도시되어 있다. 또 이들에 이어서, (k+1)번째 구동 블록의 주사선(133(k+1, 1), 133(k+1, 2) 및 133(k+1, m)), 제2 신호선(152), 제1 제어선(131(k+1)) 및 제2 제어선(132(k+1))에 발생하는 전압의 파형도가 도시되어 있다. 또 도 5는 본 발명의 실시 형태 1에 따른 표시 장치가 갖는 발광 화소의 상태 천이도이다. 또 도 6은 본 발명의 실시 형태 1에 따른 표시 장치의 동작 흐름도이다.
우선 시각 t0의 직전에서는, 주사선(133(k,1)~133(k,m))의 전압 레벨은 모두 HIGH이며, 제1 제어선(131(k))은 LOW이고, 제2 제어선(132(k))은 HIGH이다. 요컨대 정전 유지 용량(C1 및 C2)에는, 구동 트랜지스터(114)의 역치 전압과 직전의 프레임 기간에 있어서의 휘도 신호 전압의 합계에 따른 전압이 유지되어 있으며, 유기 EL 소자(113)는, 정전 유지 용량(C1 및 C2)에 유지된 전압에 따른 휘도로 발광하고 있다.
다음에 시각 t0에 있어서, 주사/제어선 구동 회로(14)는, 주사선(133(k,1)~133(k,m))의 전압 레벨을 동시에 HIGH로부터 LOW로 변화시키고, 스위칭 트랜지스터(115)를 온 상태로 한다. 이때, 전압 제어 회로(30)는, 제1 신호선(151)의 신호 전압을, 휘도 신호 전압으로부터 기준 전압으로 변화시키고 있다. 따라서 기준 전압을 VR1로 하면, 시각 t0에 있어서, 정전 유지 용량(C1)과 정전 유지 용량(C2)의 접속점인 분압점(M)의 전압은 VR1이 된다. 요컨대 제1 신호선(151)의 기준 전압을 분압점(M)에 인가하고 있다(도 6의 단계 S11). 이때, 전원선(110)으로부터 전원선(112)으로 관통 전류가 흐르기 시작한다.
다음에 시각 t1에 있어서, 주사/제어선 구동 회로(14)는, 제2 제어선(132(k))의 전압 레벨을 HIGH로부터 LOW로 변화시킴으로써, k번째 구동 블록에 속하는 모든 발광 화소(11A)의 스위칭 트랜지스터(117)를 온시킨다(도 6의 단계 S12). 이에 의해, 전원선(110)으로부터 전원선(112)으로 흐르고 있는 관통 전류와 함께, 스위칭 트랜지스터(117)를 통해 구동 트랜지스터(114)의 게이트로부터 전원선(112)으로 전류가 흘러들어간다. 그 결과, 구동 트랜지스터(114)의 게이트 전압은, 구동 트랜지스터(114)의 게이트-소스간 전압이 역치 전압 이상이 되는 초기화 전압(VR2)으로 리셋된다. 바꿔 말하면, 구동 트랜지스터(114)의 게이트-소스간 전압을, 구동 트랜지스터(114)의 역치 전압을 검출할 수 있는 전위차로 하여, 역치 전압의 검출 과정으로의 준비가 완료된다.
요컨대 시각 t1~시각 t2와, 도 6의 단계 S11 및 단계 S12는, 각각 본 발명의 제1 초기화 단계에 상당한다.
다음에 시각 t2에 있어서, 주사/제어선 구동 회로(14)는, 제1 제어선(131(k))의 전압 레벨을 LOW로부터 HIGH로 변화시킴으로써, k번째 구동 블록에 속하는 모든 발광 화소(11A)의 스위칭 트랜지스터(116)가 오프한다(도 6의 단계 S13). 이때, 도 5(c)에 나타내는 바와 같이, 구동 트랜지스터(114)는 계속해서 온 상태가 되고 있으므로, 구동 트랜지스터(114)의 드레인 전류는, 구동 트랜지스터(114)의 드레인으로부터 구동 트랜지스터(114)의 게이트로 흘러들어간다. 그 결과, 구동 트랜지스터(114)의 게이트의 전압 레벨은, 구동 트랜지스터(114)의 소스의 전압 레벨(VDD)보다 역치 전압(Vth)만큼 낮은 전압인 VDD-Vth로 점점 가까워져 간다.
그리고 도 5(d)에 나타내는 바와 같이, 구동 트랜지스터(114)의 게이트의 전압 레벨이, 전원선(110)의 전원 전압(VDD)으로부터 구동 트랜지스터(114)의 역치 전압(Vth)만큼 낮은 전압 레벨이 되었을 때, 드레인 전류가 정지한다. 이때, 구동 트랜지스터(114)의 게이트 전압 레벨을 Vg로 하면,
Vg=VDD-Vth (식 1)
이 되고 있다.
여기에서, 정전 유지 용량(C1)의 한쪽의 단자는 제1 신호선(151)으로부터 공급되는 기준 전압(VR1)이 인가되며, 정전 유지 용량(C2)의 다른 쪽의 단자는 구동 트랜지스터(114)의 게이트의 전압 레벨과 동일한 VDD-Vth가 된다. 요컨대 정전 유지 용량(C1)이 유지하고 있는 전압(VC1)은,
VC1=VDD-Vth-VR1 (식 2)
가 된다. 요컨대 정전 유지 용량(C1)이 유지하고 있는 전압(VC1)은, 역치 전압에 대응하는 전압이다.
또한, 구동 트랜지스터(114)의 게이트의 전압 레벨이 점근적으로 VDD-Vth에 가까워져 가기 위해 흐르는 전류는 시간과 함께 미소해지므로, 구동 트랜지스터(114)의 전압 레벨이 정상 상태가 될 때까지는 시간을 요한다. 요컨대 역치 전압(Vth)에 대응하는 전압을 정전 유지 용량(C1)에 유지시키기 위해 흐르는 전류는 미소하므로, 정상 상태가 될 때까지는 시간을 요한다. 따라서 이 기간이 길수록, 정전 유지 용량(C1)에 유지되는 전압은 안정되며, 이 기간을 충분히 길게 확보함으로써, 고정밀한 전압 보상이 실현된다.
여기에서 시각 t2~시각 t3의 기간과, 도 6의 단계 S13은, 각각 본 발명의 제1 비도통 단계에 상당한다. 또 시각 t1~시각 t3의 기간과, 도 6의 단계 S11~단계 S13은, 각각 본 발명의 제1 역치 유지 단계에 상당한다.
다음에 시각 t3에 있어서, 주사/제어선 구동 회로(14)는, 제2 제어선(132(k))을 LOW로부터 HIGH로 변화시키고, k번째 구동 블록의 모든 발광 화소(11A)가 갖는 스위칭 트랜지스터(117)를 동시에 오프 상태로 한다(도 6의 단계 S14). 이에 의해, k번째 구동 블록에 속하는 발광 화소(11A)의 역치 검출 동작을 완료시킨다.
이상, 시각 t2~시각 t3 기간에서는, 구동 트랜지스터(114)의 역치 전압(Vth)의 보정이, k번째 구동 블록 내에서 동시에 실행되며, k번째 구동 블록의 모든 발광 화소(11A)가 갖는 정전 유지 용량(C1)에는 구동 트랜지스터(114)의 역치 전압(Vth)에 대응하는 전압이 동시에 유지된다.
또 시각 t3에 있어서, 주사/제어선 구동 회로(14)는, 주사선(133(k,1)~133(k,m))의 전압 레벨을 동시에 LOW로부터 HIGH로 변화시키고, 스위칭 트랜지스터(115)를 오프 상태로 한다. 이에 의해, 분압점(M)으로의 기준 전압(VR1)의 공급이 정지된다. 또한, 주사선(133(k,1)~133(k,m))의 전압 레벨을 LOW로부터 HIGH로 변화시키는 타이밍은 이것에 한정되지 않으며, 시각 t3 이후 또한 제1 신호선(151)으로부터 휘도 신호 전압이 공급될 때까지의 기간이면 된다.
다음에 시각 t4~시각 t6의 기간에 있어서, 주사/제어선 구동 회로(14)는, 주사선(133(k,1)~133(k,m))의 전압 레벨을, 순차적으로 LOW→HIGH로 변화시킴으로써, 스위칭 트랜지스터(115)를 발광 화소행마다 순차적으로 온 상태로 한다. 또 이때, 신호선 구동 회로(15)는, 제1 신호선(151)의 신호 전압을 기준 전압(VR1)으로부터 휘도 신호 전압(Vdata)으로 변화시킨다. 요컨대 도 5(e)에 나타내는 바와 같이, 휘도 신호 전압(Vdata)을 분압점에 인가한다(도 6의 단계 S15). 이때, 정전 유지 용량(C1)이 유지하고 있는 전압은 변하지 않으므로, 구동 트랜지스터(114)의 게이트의 전압 레벨은, 분압점(M)의 전압 레벨의 변동분만큼 변화한다. 따라서, 구동 트랜지스터(114)의 게이트의 전압 레벨을 Vg로 하면,
Vg=Vdata-VR1+VDD-Vth (식 3)
이 된다.
요컨대 구동 트랜지스터(114)의 게이트에는, 휘도 신호 전압(Vdata)과 역치 전압(Vth)에 대응한 전압이 기록된다.
바꿔 말하면, 구동 트랜지스터(114)의 소스의 전압 레벨을 기준으로 한 경우의 구동 트랜지스터(114)의 게이트-소스간 전압을 Vgs로 하면,
Vgs=Vdata-VR1-Vth (식 4)
가 된다. 요컨대 구동 트랜지스터(114)의 게이트-소스간 전압(Vgs)은, 역치 전압이 보정된 휘도 신호 전압이 기록된다. 즉 구동 트랜지스터(114)의 게이트-소스간에 삽입되어 있는 정전 유지 용량(C1) 및 정전 유지 용량(C2)은, 역치 전압에 대응한 전압에 휘도 신호 전압에 대응한 전압이 가산된 가산 전압을 유지한다.
이상 시각 t4~시각 t6의 기간에서는, 보정된 휘도 신호 전압의 기록이, k번째 구동 블록 내에서 발광 화소행마다 순차적으로 실행되고 있다. 여기에서 시각 t4~시각 t6의 기간과, 도 6의 단계 S14 및 단계 S15는, 각각 본 발명의 제1 휘도 유지 단계에 상당한다.
다음에 시각 t6에 있어서, 제1 제어선(131(k))의 전압 레벨을 HIGH로부터 LOW로 변화시킨다. 요컨대 k번째 구동 블록의 모든 발광 화소(11A)의 스위칭 트랜지스터(116)를 동시에 온 상태로 한다(도 6의 단계 S16). 이에 의해, 도 5(a)에 나타내는 바와 같이, 상기 가산 전압에 따른 구동 전류가 유기 EL 소자(113)에 흐른다. 요컨대 k번째 구동 블록 내의 모든 발광 화소(11A)에서는, 동시에 발광이 개시된다.
이상, 시각 t6 이후의 기간에서는, 유기 EL 소자(113)의 발광이, k번째 구동 블록 내에서 동시에 실행되고 있다. 여기에서 시각 t6 이후의 기간과, 도 6의 단계 S16은, 각각 본 발명의 제1 발광 단계에 상당한다.
이상, 발광 화소행을 구동 블록화함으로써, 구동 블록 내에서는, 구동 트랜지스터(114)의 역치 전압(Vth) 보상이 동시에 실행된다. 또 유기 EL 소자(113)의 발광도 구동 블록 내에서 동시에 실행된다. 이에 의해, 구동 트랜지스터(114)의 구동 전류의 온 오프의 제어를 구동 블록 내에서 동기시킬 수 있다. 따라서 제1 제어선(131) 및 제2 제어선(132)을 구동 블록 내에서 공통화할 수 있다.
또 주사선(133(k,1)~133(k,m))은, 주사/제어선 구동 회로(14)와는 개별적으로 접속되어 있지만, 역치 보정 기간에서는, 주사/제어선 구동 회로(14)로부터 출력되는 구동 펄스(제어 신호)의 HIGH 레벨 기간 및 LOW 레벨 기간과 타이밍이 동일하다. 따라서 주사/제어선 구동 회로(14)는, 출력하는 구동 펄스의 고주파화를 억제할 수 있으므로, 구동 회로의 출력 부하를 저감할 수 있다.
이에 반해, 본 발명의 표시 장치(1)가 갖는 발광 화소(11A 및 11B)는, 전술한 바와 같이, 구동 트랜지스터(114)의 드레인-게이트간에 스위칭 트랜지스터(117)가 부가되고, 구동 트랜지스터(114)의 드레인과 유기 EL 소자(113)의 사이에 스위칭 트랜지스터(116)가 부가되어 있다. 이에 의해, 구동 트랜지스터(114)의 소스 전위에 대한 게이트 전위가 안정화되므로, 역치 전압 보정에 의한 전압의 기록으로부터 휘도 신호 전압의 가산 기록까지의 시간, 또는 상기 가산 기록으로부터 발광까지의 시간을, 발광 화소행마다 임의로 설정하는 것이 가능해진다. 이 회로 구성에 의해, 구동 블록화가 가능해져, 동일 구동 블록 내에서의 역치 보정 기간 및 발광 기간을 일치시키는 것이 가능해진다.
여기에서 특허 문헌 1에 기재된, 2개의 신호선을 이용한 종래의 화상 표시 장치와, 본 발명의 구동 블록화된 표시 장치(1)로, 역치 전압 검출 기간에 의해 규정되는 발광 듀티의 비교를 행한다.
도 7은 주사선 및 신호선의 파형 특성을 설명하는 도면이다. 상기 도면에 있어서, 각 화소행의 1수평 기간(t1H)에 있어서의 역치 전압(Vth)의 검출 기간은, 기준 전압이 각 화소가 갖는 정전 유지 용량에 인가되는 기간이며, 주사선이 HIGH 레벨 상태의 기간인 PWS에 상당한다. 또한, 도 7에 기재된 주사선의 파형 특성에 있어서, 신호선과 상기 정전 유지 용량을 접속하기 위한 스위칭 트랜지스터가 p형인 경우에는, 주사선의 파형은 HIGH 레벨과 LOW 레벨이 반전되는 파형이 된다. 이때에는, 각 화소행의 1수평 기간(t1H)에 있어서의 역치 전압(Vth)의 검출 기간이 되는 PWS는, LOW 레벨 상태가 된다. 또 신호선에 있어서는, 1수평 기간(t1H)은, 신호 전압을 공급하는 기간인 PWD와, 기준 전압을 공급하는 기간인 tD를 포함한다. 또 PWS의 상승 시간 및 하강 시간을 각각 tR(S) 및 tF(S)로 하고, PWD의 상승 시간 및 하강 시간을 각각 tR(D) 및 tF(D)로 하면, 1수평 기간(t1H)은 이하와 같이 나타내어진다.
t1H=tD+PWD+tR(D)+tF(D) (식 5)
또한, PWD=tD로 가정하면,
tD+PWD+tR(D)+tF(D)=2tD+tR(D)+tF(D) (식 6)
이 된다. 수식 5 및 수식 6으로부터,
tD=(t1H-tR(D)-tF(D))/2 (식 7)
이 된다. 또 Vth 검출 기간은 기준 전압 발생 기간 내에 개시하여 종료하지 않으면 안 되므로, Vth 검출 시간을 최대로 확보한 것으로 하여,
tD=PWS+tR(S)+tF(S) (식 8)
이 되고, 수식 7 및 수식 8로부터,
PWS=(t1H-tR(D)-tF(D)-2tR(S)-2tF(S))/2 (식 9)
가 얻어진다.
상기 수식 9에 대해, 예로서, 주사선 개수가 1080개(+블랭킹 30개)인 수직 해상도를 가지며, 120Hz 구동하는 패널의 발광 듀티를 비교한다.
종래의 화상 표시 장치에 있어서, 2개의 신호선을 갖는 경우의 1수평 기간(t1H)은, 1개의 신호선을 갖는 경우의 2배이므로,
t1H={1초/(120Hz×1110개)}×2=7.5μS×2=15μS
가 된다. 여기에서 tR(D)=tF(D)=2μS, tR(S)=tF(S)=1.5μS로 하고, 이들을 수식 9에 대입하면, Vth의 검출 기간인 PWS는 2.5μS가 된다.
여기에서 충분한 정밀도를 갖기 위한 Vth 검출 기간이 1000μS 필요하다고 하면, 상기 Vth 검출에 필요한 수평 기간은, 1000μS/2.5μS=400수평 기간이 적어도 비발광 기간으로서 필요해진다. 따라서 2개의 신호선을 이용한 종래의 화상 표시 장치의 발광 듀티는, (1110수평 기간-400수평 기간)/1110수평 기간=64% 이하가 된다.
다음에, 본 발명의 구동 블록화된 표시 장치의 발광 듀티를 구한다. 상기 조건과 동일하게, 충분한 정밀도를 갖기 위한 Vth 검출 기간이 1000μS 필요하다고 하면, 블록 구동의 경우에는, 도 4a에 기재된 리셋 기간+역치 검출 기간(이후, 기간 A라고 기재)이 상기 1000μS에 상당한다. 이 경우, 1프레임의 비발광 기간은, 상기 기간 A와 기록 기간을 포함하므로, 적어도 1000μS×2=2000μS가 된다. 따라서, 본 발명의 구동 블록화된 표시 장치의 발광 듀티는, (1프레임 시간-2000μS)/1프레임 시간이며, 1프레임 시간으로서 (1초/120Hz)를 대입하여 76% 이하가 된다.
이상의 비교 결과로부터, 2개의 신호선을 이용한 종래의 화상 표시 장치에 대해, 본 발명과 같이 블록 구동을 조합함으로써, 동일한 역치 검출 기간을 설치하였다고 해도 발광 듀티를 보다 길게 확보할 수 있다. 따라서 발광 휘도가 충분히 확보되고, 또한 구동 회로의 출력 부하가 저감된 장수명의 표시 장치를 실현하는 것이 가능해진다.
역으로 말하면, 2개의 신호선을 이용한 종래의 화상 표시 장치와, 본 발명과 같이 블록 구동을 조합한 표시 장치(1)를 동일한 발광 듀티로 설정한 경우, 본 발명의 표시 장치(1)가, 역치 검출 기간을 길게 확보할 수 있는 것을 알 수 있다.
다시, 본 실시 형태에 따른 표시 장치(1)의 구동 방법에 대해 설명한다.
한편, 시각 t7에서는, (k+1)번째 구동 블록에 있어서의 구동 트랜지스터(114)의 역치 전압 보정이 개시된다.
우선 시각 t7의 직전에서는, 주사선(133(k+1, 1)~133(k+1, m))의 전압 레벨은 모두 HIGH이며, 제1 제어선(131(k+1))은 LOW 및 제2 제어선(132(k+1))은 HIGH이다. 주사선(133(k+1, 1)~133(k+1, m))을 LOW로 한 순간부터, 발광 화소(11B)에 기준 전압이 기록된다. 이에 의해 유기 EL 소자(113)는 소광하여, (k+1) 블록에 있어서의 발광 화소의 일제 발광이 종료된다. 이 때, 전압 제어 회로(30)는, 제2 신호선(152)의 신호 전압을, 휘도 신호 전압으로부터 구동 트랜지스터(114)의 게이트-소스간 전압이 역치 전압 이상이 되는 기준 전압으로 변화시키고 있다. 따라서 기준 전압을 VR1로 하면, 시각 t0에 있어서, 정전 유지 용량(C1)과 정전 유지 용량(C2)의 접속점인 분압점(M)의 전압은 VR1이 된다. 요컨대 제1 신호선(151)의 기준 전압을 분압점(M)에 인가하고 있다(도 6의 단계 S21).
다음에 시각 t8에 있어서, 주사/제어선 구동 회로(14)는, 제2 제어선(132(k))의 전압 레벨을 HIGH로부터 LOW로 변화시킴으로써, (k+1)번째 구동 블록에 속하는 모든 발광 화소(11B)의 스위칭 트랜지스터(117)를 온시킨다(도 6의 단계 S22). 이에 의해, 전원선(110)으로부터 전원선(112)으로 흐르고 있는 관통 전류와 함께, 스위칭 트랜지스터(117)를 통해 구동 트랜지스터(114)의 게이트로부터 전원선(112)으로 전류가 흘러들어간다. 그 결과, 구동 트랜지스터(114)의 게이트 전압은, 구동 트랜지스터(114)의 게이트-소스간 전압이 역치 전압 이상이 되는 초기화 전압(VR2)으로 리셋된다. 바꿔 말하면, 구동 트랜지스터(114)의 게이트-소스간 전압을, 구동 트랜지스터(114)의 역치 전압을 검출할 수 있는 전위차로 하여, 역치 전압의 검출 과정으로의 준비가 완료된다.
요컨대 시각 t8~시각 t9와, 도 6의 단계 S21 및 단계 S22는, 각각 본 발명의 제2 초기화 단계에 상당한다.
다음에 시각 t9에 있어서, 주사/제어선 구동 회로(14)는, 제1 제어선(131(k))의 전압 레벨을 LOW로부터 HIGH로 변화시킴으로써, (k+1)번째 구동 블록에 속하는 모든 발광 화소(11B)의 스위칭 트랜지스터(116)가 오프한다(도 6의 단계 S23). 그 결과, 구동 트랜지스터(114)의 게이트의 전압 레벨은, 구동 트랜지스터(114)의 소스의 전압 레벨(VDD)보다 역치 전압(Vth)만큼 낮은 전압인 VDD-Vth로 점점 가까워져 간다.
이상, 시각 t9~시각 t10의 기간에서는, 구동 트랜지스터(114)의 역치 전압(Vth)의 보정이, (k+1)번째 구동 블록 내에서 동시에 실행되고, (k+1)번째 구동 블록의 모든 발광 화소(11B)가 갖는 정전 유지 용량(C1)에는 구동 트랜지스터(114)의 역치 전압(Vth)에 대응하는 전압이 동시에 유지된다. 요컨대 시각 t9~시각 t10의 기간과, 도 6의 단계 S23은, 각각 본 발명의 제2 비도통 단계에 상당한다. 또 시각 t8~시각 t10의 기간과, 도 6의 단계 S21~단계 S23은, 각각 본 발명의 제2 역치 유지 단계에 상당한다.
다음에 시각 t10에 있어서, 주사/제어선 구동 회로(14)는, 제2 제어선(132(k+1))을 LOW로부터 HIGH로 변화시키고, (k+1)번째 구동 블록의 모든 발광 화소(11B)가 갖는 스위칭 트랜지스터(117)를 동시에 오프 상태로 한다(도 6의 단계 S24). 이에 의해, (k+1)번째 구동 블록에 속하는 발광 화소(11B)의 역치 검출 동작을 완료시킨다.
또 시각 t10에 있어서, 주사/제어선 구동 회로(14)는, 주사선(133(k+1, 1)~133(k+1, m))의 전압 레벨을 동시에 LOW로부터 HIGH로 변화시키고, 스위칭 트랜지스터(115)를 오프 상태로 한다. 이에 의해, 분압점(M)으로의 기준 전압(VR1)의 공급이 정지된다. 또한, 주사선(133(k+1, 1)~133(k+1, m))의 전압 레벨을 LOW로부터 HIGH로 변화시키는 타이밍은 이것에 한정되지 않으며, 시각 t10 이후 또한 제2 신호선(152)으로부터 휘도 신호 전압이 공급될 때까지의 기간이면 된다.
다음에 시각 t11~시각 t13의 기간에 있어서, 주사/제어선 구동 회로(14)는, 주사선(133(k+1, 1)~133(k+1, m))의 전압 레벨을, 순차적으로 HIGH→LOW→HIGH로 변화시키고, 스위칭 트랜지스터(115)를 발광 화소행마다 순차적으로 온 상태로 한다. 또 이 때, 신호선 구동 회로(15)는, 제2 신호선(152)의 신호 전압을 기준 전압(VR1)으로부터 휘도 신호 전압(Vdata)으로 변화시킨다. 요컨대 도 5(e)에 나타내는 바와 같이, 휘도 신호 전압(Vdata)을 분압점에 인가한다(도 6의 단계 S25). 이에 의해, (k+1)번째 구동 블록의 구동 트랜지스터(114)의 게이트-소스간 전압(Vgs)은, 상기 수식 (4)로 나타내어지는 바와 같은 전압이 된다. 즉, 구동 트랜지스터(114)의 게이트-소스간에 삽입되어 있는 정전 유지 용량(C1) 및 정전 유지 용량(C2)은, 역치 전압에 대응한 전압에 휘도 신호 전압에 대응한 전압이 가산된 가산 전압을 유지한다.
이상 시각 t11 이후의 기간에서는, 보정된 휘도 신호 전압의 기록이, (k+1)번째 구동 블록 내에서 발광 화소행마다 순차적으로 실행되고 있다. 요컨대, 시각 t11~시각 t12의 기간과, 도 6의 단계 S24 및 단계 S25는, 각각 본 발명의 제2 휘도 유지 단계에 상당한다.
다음에 시각 t13 이후에 있어서, 제1 제어선(131(k+1))의 전압 레벨을 HIGH로부터 LOW로 변화시킨다. 요컨대 (k+1)번째 구동 블록의 모든 발광 화소(11B)의 스위칭 트랜지스터(116)를 동시에 온 상태로 한다(도 6의 단계 S26). 이에 의해, 상기 가산 전압에 따른 구동 전류가 유기 EL 소자(113)에 흐른다. 요컨대 (k+1)번째 구동 블록 내의 모든 발광 화소(11B)에서는 일제히 발광이 개시된다.
이상 시각 t13 이후의 기간에서는, 유기 EL 소자(113)의 발광이, (k+1)번째 구동 블록 내에서 동시에 실행되고 있다. 요컨대 시각 t13 이후의 기간과, 도 6의 단계 S26은, 각각 본 발명의 제2 발광 단계에 상당한다.
이상의 동작이, 표시 패널(10) 내의 (k+2)번째 구동 블록 이후에서도 순차적으로 실행된다.
도 4b는 본 발명의 실시 형태 1에 따른 구동 방법에 의해 발광한 구동 블록의 상태 천이도이다. 상기 도면에는, 어느 발광 화소열에 있어서의, 구동 블록마다의 발광 기간 및 비발광 기간이 나타내어져 있다. 세로 방향은 복수의 구동 블록을, 또 가로축은 경과 시간을 나타낸다. 여기에서 비발광 기간이란, 발광 화소(11A 및 11B)가, 제1 신호선(151) 또는 제2 신호선(152)으로부터 공급된 휘도 신호 전압에 대응한 전압 이외에서 발광하고 있는 기간이며, 상술한 역치 보정 기간 및 휘도 신호 전압의 기록 기간을 포함한다.
본 발명의 실시 형태 1에 따른 표시 장치의 구동 방법에 의하면, 발광 기간은 동일 구동 블록에서 일제히 설정된다. 따라서 구동 블록간에서는, 행 주사 방향에 대해 발광 기간이 계단형상으로 나타난다.
이상 스위칭 트랜지스터(116 및 117), 및 정전 유지 용량(C1 및 C2)이 배치된 발광 화소 회로, 구동 블록화된 각 발광 화소로의 제어선, 주사선 및 신호선의 배치, 및 상기 구동 방법에 의해, 구동 트랜지스터(114)의 역치 보정 기간 및 그 타이밍을 동일 구동 블록 내에서 일치시키는 것이 가능해진다. 또한, 발광 기간 및 그 타이밍도 동일 구동 블록 내에서 일치시키는 것이 가능해진다. 따라서 각 스위치 소자의 도통 및 비도통을 제어하는 신호나 전류 패스를 제어하는 신호를 출력하는 주사/제어선 구동 회로(14)나 신호 전압을 제어하는 신호선 구동 회로(15)의 부하가 저감된다. 또한, 상기 구동 블록화 및 발광 화소열마다 배치된 2개의 신호선에 의해, 구동 트랜지스터(114)의 역치 보정 기간을, 전체 발광 화소를 재기록하는 시간인 1프레임 기간(Tf) 중에서 크게 취할 수 있다. 이것은 k번째 구동 블록에 있어서 휘도 신호가 샘플링되고 있는 기간에, (k+1)번째 구동 블록에 있어서 역치 보정 기간이 설정되는 것에 의한 것이다. 따라서 역치 보정 기간은, 발광 화소행마다 분할되는 것이 아니라, 구동 블록마다 분할된다. 따라서 표시 영역이 대면적화되어도 주사/제어선 구동 회로(14)의 출력수를 그다지 증대시키지 않으며, 또한, 발광 듀티를 감소시키지 않고, 1프레임 기간에 대한 상대적인 역치 보정 기간을 길게 설정하는 것이 가능해진다. 이에 의해, 고정밀하게 보정된 휘도 신호 전압에 의거한 구동 전류가 발광 소자에 흘러 표시 품질이 향상된다.
예를 들면 표시 패널(10)을 N개의 구동 블록으로 분할한 경우, 각 발광 화소에 부여되는 역치 보정 기간은, 최대 Tf/N이 된다. 또한, 이 역치 보정 기간은 도 4a에 나타내는 리셋 기간과 역치 검출 기간을 합친 기간이다. 이에 반해, 발광 화소행마다 상이한 타이밍으로 역치 보정 기간을 설정하는 경우, 발광 화소행이 M개의 행(M>>N)이라고 하면, 최대 Tf/M이 된다. 또 특허 문헌 1에 기재된 바와 같은 신호선을 발광 화소열마다 2개 배치한 경우에서도, 최대 2Tf/M이다.
또 구동 블록화에 의해, 구동 트랜지스터(114)의 드레인과 유기 EL 소자(113)의 도통을 제어하는 제1 제어선, 및 구동 트랜지스터(114)의 드레인-게이트간의 도통을 제어하는 제2 제어선을 구동 블록 내에서 공통화할 수 있다. 따라서 주사/제어선 구동 회로(14)로부터 출력되는 제어선의 개수가 삭감된다. 따라서, 구동 회로의 부하가 저감된다.
예를 들면 특허 문헌 1에 기재된 종래의 화상 표시 장치(500)에서는, 발광 화소행당 2개의 제어선(급전선 및 주사선)이 배치되어 있다. 화상 표시 장치(500)가 M행의 발광 화소행으로 구성되어 있다고 하면, 제어선은 합계 2M개가 된다.
이에 반해, 본 발명의 실시 형태 1에 따른 표시 장치(1)에서는, 주사/제어선 구동 회로(14)로부터, 발광 화소행당 1개의 주사선, 구동 블록마다 2개의 제어선이 출력된다. 따라서 표시 장치(1)가 M행의 발광 화소행으로 구성되어 있다고 하면, 제어선(주사선을 포함한다)의 합계는 (M+2N)개가 된다.
대면적화가 이루어져, 발광 화소의 행수가 큰 경우, M>>N이 실현되므로, 이 경우에는, 본 발명에 따른 표시 장치(1)의 제어선 개수는, 종래의 화상 표시 장치(500)의 제어선 개수에 비해 약 1/2로 삭감할 수 있다.
(실시 형태 2)
이하, 본 발명의 실시 형태 2에 대해, 도면을 참조하면서 설명한다.
도 8은 본 발명의 실시 형태 2에 따른 표시 장치가 갖는 표시 패널의 일부를 도시하는 회로 구성도이다. 상기 도면에는, 2개의 인접하는 구동 블록 및 각 제어선, 각 주사선 및 각 신호선이 기재되어 있다. 도면 및 이하의 설명에서는, 각 제어선, 각 주사선 및 각 신호선을 "부호(블록 번호, 상기 블록에 있어서의 행 번호)" 또는 "부호(블록 번호)"로 나타내고 있다.
상기 도면에 기재된 표시 장치는, 도 3에 기재된 표시 장치(1)와 비교하여, 각 발광 화소의 회로 구성은 동일하지만, 제1 제어선(131)이 구동 블록마다 공통화되어 있지 않으며, 발광 화소행마다 도시되어 있지 않은 주사/제어선 구동 회로(14)에 접속되어 있는 점만이 상이하다. 이하, 도 3에 기재된 실시 형태 1에 따른 표시 장치(1)와 동일한 점은 설명을 생략하고, 상이한 점만 설명한다.
도 8의 상단에 기재된 k번째 구동 블록에서는, 제1 제어선(131(k,1)~131(k,m))이 상기 구동 블록 내의 발광 화소행마다 배치되어 있으며, 각 발광 화소(11A)가 갖는 스위칭 트랜지스터(116)의 게이트에 개별적으로 접속되어 있다. 또 제2 제어선(132(k))이 상기 구동 블록 내의 스위칭 트랜지스터(117)의 게이트에 공통적으로 접속되어 있다. 한편, 주사선(133(k,1))~주사선(133(k,m))은, 각각 발광 화소행마다 개별적으로 접속되어 있다. 또 도 8의 하단에 기재된 (k+1)번째 구동 블록에서도, k번째 구동 블록과 동일한 접속이 이루어지고 있다. 단, k번째 구동 블록에 접속된 제2 제어선(132(k))과 (k+1)번째 구동 블록에 접속된 제2 제어선(132(k+1))은 상이한 제어선이며, 주사/제어선 구동 회로(14)로부터 개별적인 제어 신호가 출력된다.
또 k번째 구동 블록에서는, 제1 신호선(151)이 상기 구동 블록 내의 모든 발광 화소(11A)가 갖는 정전 유지 용량(C1)의 다른 쪽의 단자에 접속되어 있다. 한편, (k+1)번째 구동 블록에서는, 제2 신호선(152)이 상기 구동 블록 내의 모든 발광 화소(11B)가 갖는 정전 유지 용량(C1)의 다른 쪽의 단자에 접속되어 있다.
상기 구동 블록화에 의해, 발광 화소(11A 및 11B)를 제어하는 제2 제어선(132)의 개수가 삭감된다. 따라서 이들 제어선에 구동 신호를 출력하는 주사/제어선 구동 회로(14)의 부하가 저감된한다.
다음에 본 실시 형태에 따른 표시 장치의 구동 방법에 대해 도 9a를 이용하여 설명한다.
도 9a는 본 발명의 실시 형태 2에 따른 표시 장치의 구동 방법의 동작 타이밍 차트이다. 상기 도면에 있어서, 가로축은 시간을 나타내고 있다. 또 세로 방향으로는, 위에서부터 순서대로, k번째 구동 블록의 주사선(133(k,1), 133(k,2) 및 133(k,m)), 제1 신호선(151), 제1 제어선(131(k,1), 131(k,2) 및 131(k,m)), 및 제2 제어선(132(k))에 발생하는 전압의 파형도가 도시되어 있다. 또 이들에 이어서, (k+1)번째 구동 블록의 주사선(133(k+1, 1), 133(k+1, 2) 및 133(k+1, m)), 제2 신호선(152), 제1 제어선(131(k+1, 1), 131(k+1, 2) 및 131(k+1, m)), 및 제2 제어선(132(k+1))에 발생하는 전압의 파형도가 도시되어 있다.
본 실시 형태에 따른 구동 방법은, 도 4a에 기재된 실시 형태 1에 따른 구동 방법과 비교하여, 구동 블록 내에서의 발광 기간을 일치시키지 않고, 발광 화소행마다 신호 전압의 기록 기간과 발광 기간을 설정하고 있는 점만이 상이하다.
우선 시각 t20의 직전에서는, 주사선(133(k,1)~133(k,m))의 전압 레벨은 모두 HIGH이며, 제1 제어선(131(k,1)~131(k,m))은 모두 LOW이고, 제2 제어선(132(k))은 HIGH이다. 요컨대 정전 유지 용량(C1 및 C2)에는, 구동 트랜지스터(114)의 역치 전압과 직전의 프레임 기간에 있어서의 휘도 신호 전압의 합계에 따른 전압이 유지되어 있으며, 유기 EL 소자(113)는, 도 5(a)와 같이, 정전 유지 용량(C1 및 C2)에 유지된 전압에 따른 휘도로 발광하고 있다.
다음에 시각 t20에 있어서, 주사/제어선 구동 회로(14)는, 제1 제어선(131(k,1))의 전압 레벨을 LOW로부터 HIGH로 변화시키고, 스위칭 트랜지스터(116)를 오프 상태로 한다. 이에 의해, k번째 구동 블록의 1행째에 속하는 발광 화소(11A)의 구동 트랜지스터(114)로부터 유기 EL 소자(113)로의 구동 전류가 차단되어, 유기 EL 소자(113)가 소광한다. 그 후, 주사/제어선 구동 회로(14)는, 순차적으로 주사선(133(k,2))~주사선(133(k,m))의 전압 레벨을 HIGH로부터 LOW로 변화시킴으로써, k번째 구동 블록에 속하는 발광 화소는 행 순차로 소광한다. 요컨대 k블록에 있어서의 비발광 기간이 개시된다.
다음에 제2 제어선(132(k))을 LOW 레벨 상태로 하는 시각 t21까지, 주사/제어선 구동 회로(14)는, 주사선(133(k,1)~133(k,m))의 전압 레벨을 동시에 HIGH로부터 LOW로 변화시키고, 스위칭 트랜지스터(115)를 온 상태로 한다. 또 이때, 이미 제1 제어선(131(k,1)~131(k,m))은 LOW가 되고 스위칭 트랜지스터(116)는 온 상태로 되어 있으며, 신호선 구동 회로(15)는, 제1 신호선(151)의 신호 전압을 휘도 신호 전압으로부터 기준 전압으로 변화시키고 있다. 이에 의해, 기준 전압이 분압점(M)에 인가된다(도 6의 단계 S11). 또한 제1 제어선(131(k,1)~131(k,m))을 동시에 HIGH로부터 LOW로 하는 타이밍은, 제2 제어선(132(k))을 LOW 레벨 상태로 하는 타이밍과 동시여도 된다. 요컨대 시각 t21여도 된다.
다음에 시각 t21에 있어서, 주사/제어선 구동 회로(14)는, 제2 제어선(132(k))의 전압 레벨을 HIGH로부터 LOW로 변화시킴으로써, 스위칭 트랜지스터(117)를 온 상태로 한다(도 6의 단계 S12). 또 이 때, 제1 제어선(131(k,1)~131(k,m))의 전압 레벨은 LOW로 유지되어 있으므로, 구동 트랜지스터(114)의 게이트 전압은, 구동 트랜지스터(114)의 게이트-소스간 전압이 역치 전압 이상이 되는 초기화 전압(VR2)으로 리셋된다. 바꿔 말하면, 구동 트랜지스터(114)의 게이트-소스간 전압을, 구동 트랜지스터(114)의 역치 전압(Vth)을 검출할 수 있는 전위차로 하여, 역치 전압의 검출 과정으로의 준비가 완료된다.
다음에 시각 t22에 있어서, 주사/제어선 구동 회로(14)는, 제1 제어선(131(k,1)~131(k,m))의 전압 레벨을 일제히 LOW로부터 HIGH로 변화시키고 스위칭 트랜지스터(116)를 오프 상태로 한다(도 6의 단계 S13). 이 때, 도 5(c)에 나타내는 바와 같이, 구동 트랜지스터(114)는 계속해서 온 상태가 되고 있으므로, 구동 트랜지스터(114)의 드레인 전류는, 구동 트랜지스터(114)의 드레인으로부터 구동 트랜지스터(114)의 게이트로 흘러들어간다. 그 결과, 구동 트랜지스터(114)의 게이트의 전압 레벨은, 상기 수식 (1)로 규정되는 바와 같은 구동 트랜지스터(114)의 소스의 전압 레벨(VDD)보다 역치 전압(Vth)만큼 낮은 전압인 VDD-Vth로 점점 가까워져 간다. 이에 의해, 정전 유지 용량(C1)에는 구동 트랜지스터(114)의 역치 전압에 대응한 전압이 유지된다. 구체적으로는 정전 유지 용량(C1)이 유지하고 있는 전압(VC1)은, 상기 수식 (2)로 규정되는 전압이 된다.
시각 t22~시각 t23의 기간, 발광 화소(11A)의 회로는 정상 상태가 되며, 정전 유지 용량(C1)에는 구동 트랜지스터(114)의 역치 전압(Vth)에 대응하는 전압이 유지된다. 또한, 역치 전압(Vth)에 상당하는 전압을 정전 유지 용량(C1)에 유지시키기 위해 흐르는 전류는 미소하므로, 정상 상태가 될 때까지는 시간을 요한다. 따라서, 이 기간이 길수록 정전 유지 용량(C1)에 유지되는 전압은 안정되며, 이 기간을 충분히 길게 확보함으로써, 고정밀한 전압 보상이 실현된다.
다음에 시각 t23에 있어서, 주사/제어선 구동 회로(14)는, 제2 제어선(132(k))을 LOW로부터 HIGH로 변화시키고, k번째 구동 블록의 모든 발광 화소(11A)가 갖는 스위칭 트랜지스터(117)를 동시에 오프 상태로 한다(도 6의 단계 S14). 이에 의해, k번째 구동 블록에 속하는 발광 화소(11A)의 역치 검출 동작을 완료시킨다.
이상 시각 t22~시각 t23 기간에서는, 구동 트랜지스터(114)의 역치 전압(Vth)의 보정이, k번째 구동 블록 내에서 동시에 실행되며, k번째 구동 블록의 모든 발광 화소(11A)가 갖는 정전 유지 용량(C1)에는 구동 트랜지스터(114)의 역치 전압(Vth)에 대응하는 전압이 동시에 유지된다.
또 시각 t23에 있어서, 주사/제어선 구동 회로(14)는, 주사선(133(k,1)~133(k,m))의 전압 레벨을 동시에 LOW로부터 HIGH로 변화시키고, 스위칭 트랜지스터(115)를 오프 상태로 한다. 이에 의해, 분압점(M)으로의 기준 저압(VR1)의 공급이 정지된다. 또한, 주사선(133(k,1)~133(k,m))의 전압 레벨을 LOW로부터 HIGH로 변화시키는 타이밍은 이것에 한정되지 않으며, 시각 t23 이후 또한 제1 신호선(151)으로부터 휘도 신호 전압이 공급될 때까지의 기간이면 된다.
다음에 시각 t24 이후에서는, 주사/제어선 구동 회로(14)는, 주사선(133(k,1)~133(k,m))의 전압 레벨을 순차적으로 HIGH→LOW→HIGH로 변화시키고, 스위칭 트랜지스터(115)를 발광 화소행마다 순차적으로 온 상태로 한다. 또 이 때, 신호선 구동 회로(15)는, 제1 신호선(151)의 신호 전압을 기준 전압(VR1)으로부터 휘도 신호 전압(Vdata)으로 변화시킨다. 요컨대 도 5(e)에 나타내는 바와 같이, 휘도 신호 전압(Vdata)을 분압점(M)으로 인가한다(도 6의 단계 S15). 이에 의해, 구동 트랜지스터(114)의 게이트 전압은, 상기 수식 (3)으로 규정되는 Vg가 된다. 요컨대 구동 트랜지스터(114)의 게이트-소스간 전압(Vgs)에는, 상기 수식 (4)로 규정되는 역치 전압이 보정된 휘도 신호 전압이 기록된다.
또 주사/제어선 구동 회로(14)는, 주사선(133(k,1))의 전압 레벨을 상기 HIGH→LOW→HIGH로 변화시킨 후, 이어서 제1 제어선(131(k,1))의 전압 레벨을 HIGH로부터 LOW로 변화시킨다. 요컨대 k번째 구동 블록의 모든 발광 화소(11A)의 스위칭 트랜지스터(116)를 순차적으로 발광 화소행마다 온 상태로 한다(도 6의 단계 S16).
이 동작을 순차적으로 발광 화소행마다 반복한다.
이상 시각 t24 이후에서는, 보정된 휘도 신호 전압의 기록 및 발광이, k번째 구동 블록 내에서 발광 화소행마다 순차적으로 실행되고 있다.
이상 상술한 바와 같이, 발광 화소행을 구동 블록화함으로써, 구동 블록 내에서는, 구동 트랜지스터(114)의 역치 전압(Vth) 보상이 동시에 실행된다. 이에 의해, 상기 구동 전류의 드레인 이후의 전류 경로의 제어를 구동 블록 내에서 동기시킬 수 있다. 따라서 제2 제어선(132)을 구동 블록 내에서 공통화할 수 있다.
또 주사선(133(k,1)~133(k,m))은, 주사/제어선 구동 회로(14)와는 개별적으로 접속되어 있지만, 역치 보정 기간에서는, 주사/제어선 구동 회로(14)로부터 출력되는 구동 펄스(제어 신호)의 HIGH 레벨 기간 및 LOW 레벨 기간과 타이밍이 동일하다. 따라서 주사/제어선 구동 회로(14)는, 출력하는 구동 펄스의 고주파화를 억제할 수 있으므로, 구동 회로의 출력 부하를 저감할 수 있다.
본 실시 형태에 있어서도, 실시 형태 1과 동일한 관점에서, 특허 문헌 1에 기재된, 2개의 신호선을 이용한 종래의 화상 표시 장치와 비교하여, 발광 듀티를 보다 길게 확보할 수 있다는 이점이 있다.
따라서 발광 휘도가 충분히 확보되며, 또한 구동 회로의 출력 부하가 저감된 장수명의 표시 장치를 실현하는 것이 가능해진다.
또 2개의 신호선을 이용한 종래의 화상 표시 장치와, 본 발명과 같이 블록 구동을 조합한 표시 장치를 동일한 발광 듀티로 설정한 경우, 본 발명의 표시 장치가 역치 검출 기간을 길게 확보하는 것을 알 수 있다.
다시 본 실시 형태에 따른 표시 장치의 구동 방법에 대해 설명한다.
한편, 시각 t27에서는, (k+1)번째 구동 블록에 있어서의 구동 트랜지스터(114)의 역치 전압 보정이 개시된다.
우선 시각 t27의 직전에서는, 주사선(133(k+1,1)~133(k+1,m))의 전압 레벨은 모두 HIGH이며, 제1 제어선(131(k+1,1)~131(k+1,m))은 모두 LOW이고, 제2 제어선(132(k+1))은 HIGH이다. 요컨대 유기 EL 소자(113)는, 도 5(a)와 같이, 정전 유지 용량(C1 및 C2)에 유지된 전압에 따른 휘도로 발광하고 있다.
다음에 시각 t27에 있어서, 주사/제어선 구동 회로(14)는, 제1 제어선(131(k+1,1))의 전압 레벨을 LOW로부터 HIGH로 변화시키고, 스위칭 트랜지스터(116)를 오프 상태로 한다. 이에 의해, (k+1)번째 구동 블록의 1행째에 속하는 발광 화소(11B)의 구동 트랜지스터(114)로부터 유기 EL 소자(113)로의 구동 전류가 차단되어, 유기 EL 소자(113)가 소광한다. 그 후 주사/제어선 구동 회로(14)는, 순차적으로 주사선(133(k+1,2))~주사선(133(k+1,m))의 전압 레벨을 HIGH로부터 LOW로 변화시킴으로써, (k+1)번째 구동 블록에 속하는 발광 화소는, 행 순차로 소광한다. 요컨대 (k+1) 블록에 있어서의 비발광 기간이 개시된다.
다음에 제2 제어선(132(k+1))을 LOW 레벨 상태로 하는 시각 t28까지, 주사/제어선 구동 회로(14)는, 주사선(133(k+1,1)~133(k+1,m))의 전압 레벨을 동시에 HIGH로부터 LOW로 변화시키고, 스위칭 트랜지스터(115)를 온 상태로 한다. 또 이 때, 이미 제1 제어선(131(k+1,1)~131(k+1,m))은 LOW가 되고 스위칭 트랜지스터(116)는 온 상태로 되어 있으며, 신호선 구동 회로(15)는, 제2 신호선(152)의 신호 전압을 휘도 신호 전압으로부터 기준 전압으로 변화시키고 있다. 이에 의해, 기준 전압이 분압점(M)에 인가된다(도 6의 단계 S21). 또한, 제1 제어선(131(k+1,1)~131(k+1,m))을 동시에 HIGH로부터 LOW로 하는 타이밍은, 제2 제어선(132(k+1))을 LOW 레벨 상태로 하는 타이밍과 동시여도 된다. 요컨대 시각 t28이어도 된다.
다음에 시각 t28에 있어서, 주사/제어선 구동 회로(14)는, 제2 제어선(132(k+1))의 전압 레벨을 HIGH로부터 LOW로 변화시킴으로써, 스위칭 트랜지스터(117)를 온 상태로 한다(도 6의 단계 S22). 또 이 때, 제1 제어선(131(k+1,1)~131(k+1,m))의 전압 레벨은 LOW로 유지되어 있으므로, 구동 트랜지스터(114)의 게이트 전압은, 구동 트랜지스터(114)의 게이트-소스간 전압이 역치 전압 이상이 되는 초기화 전압(VR2)으로 리셋된다. 바꿔 말하면, 구동 트랜지스터(114)의 게이트-소스간 전압을 구동 트랜지스터(114)의 역치 전압(Vth)을 검출할 수 있는 전위차로 하여, 역치 전압(Vth)의 검출 과정으로의 준비가 완료된다.
다음에 시각 t29에 있어서, 주사/제어선 구동 회로(14)는, 제1 제어선(131(k+1,1)~131(k+1,m))의 전압 레벨을 일제히 LOW로부터 HIGH로 변화시키고 스위칭 트랜지스터(116)를 오프 상태로 한다(도 6의 단계 S23). 이에 의해, 구동 트랜지스터(114)는 온 상태가 되며, 그 결과, 구동 트랜지스터(114)의 게이트의 전압 레벨은, 구동 트랜지스터(114)의 소스의 전압 레벨(VDD)보다 역치 전압(Vth)만큼 낮은 전압인 VDD-Vth로 점점 가까워져 간다. 이에 의해, 정전 유지 용량(C1)에는 구동 트랜지스터(114)의 역치 전압에 대응한 전압이 유지된다.
시각 t29~시각 t30의 기간, 발광 화소(11B)의 회로는 정상 상태가 되며, 정전 유지 용량(C1)에는 구동 트랜지스터(114)의 역치 전압(Vth)에 대응하는 전압이 유지된다. 또한, 역치 전압(Vth)에 상당하는 전압을 정전 유지 용량(C1)에 유지시키기 위해 흐르는 전류는 미소하므로, 정상 상태가 될 때까지는 시간을 요한다. 따라서 이 기간이 길수록 정전 유지 용량(C1)에 유지되는 전압은 안정되며, 이 기간을 충분히 길게 확보함으로써, 고정밀한 전압 보상이 실현된다.
다음에 시각 t30에 있어서, 주사/제어선 구동 회로(14)는, 제2 제어선(132(k+1))을 LOW로부터 HIGH로 변화시키고, (k+1)번째 구동 블록의 모든 발광 화소(11B)가 갖는 스위칭 트랜지스터(117)를 동시에 오프 상태로 한다(도 6의 단계 S24). 이에 의해, (k+1)번째 구동 블록에 속하는 발광 화소(11B)의 역치 검출 동작을 완료시킨다.
이상 시각 t29~시각 t30 기간에서는, 구동 트랜지스터(114)의 역치 전압(Vth)의 보정이 (k+1)번째 구동 블록 내에서 동시에 실행되고, (k+1)번째 구동 블록의 모든 발광 화소(11B)가 갖는 정전 유지 용량(C1)에는 구동 트랜지스터(114)의 역치 전압(Vth)에 대응하는 전압이 동시에 유지된다.
또 시각 t30에 있어서, 주사/제어선 구동 회로(14)는, 주사선(133(k+1,1)~133(k+1,m))의 전압 레벨을 동시에 LOW로부터 HIGH로 변화시키고, 스위칭 트랜지스터(115)를 오프 상태로 한다. 이에 의해, 분압점(M)으로의 기준 전압(VR1)의 공급이 정지된다. 또한, 주사선(133(k+1,1)~133(k+1,m))의 전압 레벨을 LOW로부터 HIGH로 변화시키는 타이밍은 이것에 한정되지 않으며, 시각 t30 이후 또한 제2 신호선(152)으로부터 휘도 신호 전압이 공급될 때까지의 기간이면 된다.
다음에 시각 t31 이후에서는, 주사/제어선 구동 회로(14)는, 주사선(133(k+1,1)~133(k+1,m))의 전압 레벨을, 순차적으로 HIGH→LOW→HIGH로 변화시키고, 스위칭 트랜지스터(115)를 발광 화소행마다 순차적으로 온 상태로 한다. 또 이 때, 신호선 구동 회로(15)는, 제2 신호선(152)의 신호 전압을 기준 전압으로부터 휘도 신호 전압으로 변화시킨다. 요컨대 휘도 신호 전압(Vdata)을 분압점(M)에 인가한다(도 6의 단계 S25). 이에 의해, 구동 트랜지스터(114)의 게이트에는, 휘도 신호 전압(Vdata)과 역치 전압(Vth)에 대응한 전압이 기록된다. 요컨대 구동 트랜지스터(114)의 게이트-소스간 전압(Vgs)에는, 역치 전압이 보정된 휘도 신호 전압이 기록된다.
또 주사/제어선 구동 회로(14)는, 주사선(133(k+1,1))의 전압 레벨을 상기 HIGH→LOW→HIGH로 변화시킨 후, 이어서 제1 제어선(131(k+1,1))의 전압 레벨을 HIGH로부터 LOW로 변화시킨다. 요컨대 (k+1)번째 구동 블록의 모든 발광 화소(11B)의 스위칭 트랜지스터(116)를 순차적으로 발광 화소행마다 온 상태로 한다(도 6의 단계 S26).
이 동작을 순차적으로 발광 화소행마다 반복한다.
이상 시각 t31 이후에서는, 보정된 휘도 신호 전압의 기록 및 발광이, (k+1)번째 구동 블록 내에서 발광 화소행마다 순차적으로 실행되고 있다.
이상의 동작이, 표시 패널(10) 내의 (k+2)번째 구동 블록 이후에서도 순차적으로 실행된다.
도 9b는 본 발명의 실시 형태 2에 따른 구동 방법에 의해 발광한 구동 블록의 상태 천이도이다. 상기 도면에는, 어느 발광 화소열에 있어서의, 구동 블록마다의 발광 기간 및 비발광 기간이 나타내어져 있다. 세로 방향은 복수의 구동 블록을, 또 가로축은 경과 시간을 나타낸다. 여기에서 비발광 기간이란, 상술한 역치 보정 기간을 포함한다.
본 발명의 실시 형태 2에 따른 표시 장치의 구동 방법에 의하면, 발광 기간은, 동일 구동 블록 내에서도 발광 화소행마다 순차적으로 설정된다. 따라서 구동 블록 내에서도, 행 주사 방향에 대해 발광 기간이 연속적으로 나타난다.
이상 실시 형태 2에 있어서도, 스위칭 트랜지스터(116 및 117), 및 정전 유지 용량(C1 및 C2)이 배치된 발광 화소 회로, 구동 블록화된 각 발광 화소로의 제어선, 주사선 및 신호선의 배치, 및 상기 구동 방법에 의해, 구동 트랜지스터(114)의 역치 보정 기간 및 그 타이밍을 동일 구동 블록 내에서 일치시키는 것이 가능해진다. 따라서 전류 패스를 제어하는 신호를 출력하는 주사/제어선 구동 회로(14)나 신호 전압을 제어하는 신호선 구동 회로(15)의 부하가 저감된다. 또한, 상기 구동 블록화 및 발광 화소열마다 배치된 2개의 신호선에 의해, 구동 트랜지스터(114)의 역치 보정 기간을, 전체 발광 화소를 재기록하는 시간인 1프레임 기간(Tf) 중에서 크게 취할 수 있다. 이것은 k번째 구동 블록에 있어서 휘도 신호가 샘플링되고 있는 기간에, (k+1)번째 구동 블록에 있어서 역치 보정 기간이 설정되는 것에 의한 것이다. 따라서 역치 보정 기간은, 발광 화소행마다 분할되는 것이 아니라, 구동 블록마다 분할된다. 따라서 표시 영역이 대면적화될수록 발광 듀티를 감소시키지 않고, 1프레임 기간에 대한 상대적인 역치 보정 기간을 길게 설정하는 것이 가능해진다. 이에 의해, 고정밀하게 보정된 휘도 신호 전압에 의거한 구동 전류가 발광 소자에 흘러, 화상 표시 품질이 향상된다.
예를 들면, 표시 패널(10)을 N개의 구동 블록으로 분할한 경우, 각 발광 화소에 부여되는 역치 보정 기간은 최대 Tf/N이 된다.
(실시 형태 3)
본 발명의 실시 형태 3에 따른 표시 장치는, 실시 형태 1에 따른 표시 장치(1)와 거의 동일하지만, 발광 화소의 구성이 상이하다.
구체적으로는 실시 형태 1에서는, 정전 유지 용량(C2)의 일단이 정전 유지 용량(C1)의 구동 트랜지스터(114)와 접속되어 있는 단자와는 상이한 단자에 접속되어 있었지만, 실시 형태 3에서는, 정전 유지 용량(C2)의 일단이 정전 유지 용량(C1)의 구동 트랜지스터(114)와 접속되어 있는 단자에 접속되어 있는 점이 상이하다.
이하, 본 발명의 실시 형태 3에 대해, 도면을 참조하면서 설명한다.
도 10a는 본 발명의 실시 형태 3에 따른 표시 장치에 있어서의 홀수 구동 블록의 발광 화소의 구체적인 회로 구성도이며, 도 10b는 본 발명의 실시 형태 3에 따른 표시 장치에 있어서의 짝수 구동 블록의 발광 화소의 구체적인 회로 구성도이다.
도 10a에 나타내는 발광 화소(21A)는, 도 2a에 나타내는 발광 화소(11A)와 거의 동일하지만, 정전 유지 용량(C1)이 배치되어 있는 위치가 상이하다. 한편, 도 10b에 나타내는 발광 화소(21B)는, 도 2b에 나타내는 발광 화소(11B)와 거의 동일하지만, 발광 화소(21A)와 동일하게, 정전 유지 용량(C1)이 배치되어 있는 위치가 상이하다. 구체적으로는 발광 화소(21A) 및 발광 화소(21B) 모두, 정전 유지 용량(C2)의 일단이 정전 유지 용량(C1)의 구동 트랜지스터(114)와 접속되어 있는 단자에 접속되어 있다.
또한, 본 실시 형태에 따른 표시 장치의 구동 방법의 동작 타이밍 차트는, 도 4a에 나타낸 실시 형태 1에 따른 표시 장치(1)의 구동 방법의 동작 타이밍 차트와 동일하다. 또 본 실시 형태에 따른 표시 장치의 동작 흐름도는, 도 5에 나타낸 실시 형태 1에 따른 표시 장치(1)의 동작 흐름도와 거의 동일하지만, 도 5의 단계 S11, 단계 S15, 단계 S21 및 단계 S25에 나타낸 기준 전압 및 휘도 신호 전압을 인가하는 개소가 상이하다.
구체적으로는 실시 형태 1에서는, 제1 신호선(151) 또는 제2 신호선(152)으로부터 공급된 기준 전압 및 휘도 신호 전압은 정전 유지 용량(C1)과 정전 유지 용량(C2)의 분압점(M)에 인가되었지만, 실시 형태 3에서는, 신호 전압은 정전 유지 용량(C1)의 정전 유지 용량(C2)과 접속되어 있는 단자와는 상이한 단자에 공급된다.
또 실시 형태 1에서는, 구동 트랜지스터(114)의 역치 전압(Vth)에 대응하는 전압은 정전 유지 용량(C1)에 유지되었지만, 본 실시 형태에서는 정전 유지 용량(C1)과 정전 유지 용량(C2)의 분압점(M)에 유지되는 점이 상이하다.
이에 의해 실시 형태 3에서는, 구동 트랜지스터(114)의 게이트에 인가되는 전압은, 정전 유지 용량(C1)과 정전 유지 용량(C2)의 용량 분할에 의존하여 결정되므로, 실시 형태 1과 비교하여 휘도 신호 전압의 진폭을 크게 할 필요가 있다. 요컨대 실시 형태 1과 비교하여, 게이트·소스간 전압의 최대 진폭의 휘도 신호 전압의 최대 진폭의 구동 트랜지스터(114)에 대한 비가 낮아진다.
그러나 본 실시 형태에 따른 표시 장치도, 실시 형태 1에 따른 표시 장치(1)와 동일하게, 구동 트랜지스터(114)의 역치 보정 기간 및 타이밍을 구동 블록 내에서 일치시키는 것이 가능해지므로, 예를 들면, 신호선 구동 회로(15)의 부하의 저감, 및 고정밀한 역치 전압 보정에 의한 표시 품질의 향상과 같은 실시 형태 1에 따른 표시 장치(1)와 동일한 효과를 발휘한다.
이상 실시 형태 1~3에 대해 설명하였지만, 본 발명에 따른 표시 장치는, 상술한 실시 형태에 한정되는 것은 아니다. 실시 형태 1~3에 있어서의 임의의 구성 요소를 조합하여 실현되는 다른 실시 형태나, 실시 형태 1~3에 대해 본 발명의 주지를 일탈하지 않는 범위에서 당업자가 생각해낸 각종 변형을 실시하여 얻어지는 변형예나, 본 발명에 따른 표시 장치를 내장한 각종 기기도 본 발명에 포함된다.
예를 들면 상기 설명에서는, 실시 형태 3에 따른 표시 장치는, 발광 화소(21A 및 21B)의 구성 이외는 실시 형태 1에 따른 표시 장치와 동일한 구성을 갖는다고 하였지만, 발광 화소(21A 및 21B)의 구성 이외는 도 8에 나타내는 실시 형태 2에 따른 표시 장치와 동일한 구성을 가지며, 도 9a에 나타내는 실시 형태 2에 따른 표시 장치의 동작 타이밍 차트로 동작함으로써, 행 순차로 발광 및 소광하는 구성이어도 된다.
또한, 이상 서술한 실시 형태에서는, 스위칭 트랜지스터의 게이트의 전압 레벨이 LOW인 경우에 온 상태가 되는 p형 트랜지스터로서 기술하고 있지만, 이들을 n형 트랜지스터로 형성하고, 주사선 및 제어선의 극성을 반전시킨 표시 장치여도, 상술한 각 실시 형태와 동일한 효과를 발휘한다.
또 이상에 서술한 실시 형태에서는, 유기 EL 소자는 캐소드측을 다른 화소와 공통화하여 접속되어 있지만, 애노드측을 공통화하고, 캐소드측을 스위칭 트랜지스터(116)를 통해 구동 트랜지스터(114)와 접속한 표시 장치여도, 상술한 각 실시 형태와 동일한 효과를 발휘한다.
또 상기 실시 형태 2에서는, 시각 t21까지 k번째 구동 블록의 제1 제어선(131(k,1)~131(k,m))의 전압 레벨을 동시에 HIGH로부터 LOW로 변화시키고 있었지만, 동시에 변화시키지 않고 행 순차로 변화시켜도 된다. 또 시각 t28까지, (k+1)번째 구동 블록의 제1 제어선(131(k+1,1)~131(k+1,m))의 전압 레벨을 동시에 HIGH로부터 LOW로 변화시키고 있었지만, 동시에 변화시키지 않고 행 순차로 변화시켜도 된다.
또 예를 들면, 본 발명에 따른 표시 장치는, 도 11에 기재된 바와 같은 박형 플랫 TV에 내장된다. 본 발명에 따른 표시 장치가 내장됨으로써, 영상 신호를 반영한 고정밀한 화상 표시가 가능한 박형 플랫 TV가 실현된다.
[산업상의 이용 가능성]
본 발명은, 특히, 화소 신호 전류에 의해 화소의 발광 강도를 제어함으로써 휘도를 변동시키는 액티브형의 유기 EL 플랫 패널 디스플레이에 유용하다.
1: 표시 장치 10: 표시 패널
11A, 11B, 21A, 21B, 501: 발광 화소 12: 신호선군
13: 제어선군 14: 주사/제어선 구동 회로
15: 신호선 구동 회로 20: 타이밍 제어 회로
30: 전압 제어 회로 110, 112: 전원선
113: 유기 EL 소자 114, 512: 구동 트랜지스터
115, 116, 117, 511: 스위칭 트랜지스터 C1, C2: 정전 유지 용량
131: 제1 제어선 132: 제2 제어선
133, 701, 702, 703: 주사선 151: 제1 신호선
152: 제2 신호선 500: 화상 표시 장치
502: 화소 어레이부 503: 신호 셀렉터
504: 주사선 구동부 505: 급전선 구동부
513: 유지 용량 514: 발광 소자
515: 접지 배선 601: 신호선
801, 802, 803: 급전선

Claims (9)

  1. 매트릭스형상으로 배치된 복수의 발광 화소를 갖는 표시 장치로서,
    발광 화소열마다 배치되어, 발광 화소의 휘도를 결정하는 신호 전압을 상기 발광 화소에 부여하는 제1 신호선 및 제2 신호선과,
    제1 전원선 및 제2 전원선과,
    발광 화소행마다 배치된 주사선과,
    발광 화소행마다 배치된, 제1 제어선 및 제2 제어선을 구비하고,
    상기 복수의 발광 화소는, 복수의 발광 화소행을 1구동 블록으로 한 2 이상의 구동 블록을 구성하고,
    상기 복수의 발광 화소의 각각은,
    한쪽의 단자가 상기 제2 전원선에 접속되고, 상기 신호 전압에 따른 신호 전류가 흐름으로써 발광하는 발광 소자와,
    소스 및 드레인의 한쪽이 상기 제1 전원선에 접속되고, 게이트-소스간에 인가되는 상기 신호 전압을 상기 신호 전류로 변환하는 구동 트랜지스터와,
    한쪽의 단자가 상기 구동 트랜지스터의 게이트에 접속된 제1 용량 소자와,
    한쪽의 단자가 상기 제1 용량 소자의 한쪽의 단자 또는 다른 쪽의 단자에 접속되고, 다른 쪽의 단자가 상기 구동 트랜지스터의 소스 및 드레인의 한쪽에 접속된 제2 용량 소자와,
    게이트가 상기 제2 제어선에 접속되고, 소스 및 드레인의 한쪽이 상기 구동 트랜지스터의 게이트에 접속되고, 소스 및 드레인의 다른 쪽이 상기 구동 트랜지스터의 소스 및 드레인의 다른 쪽에 접속된 제1 스위칭 트랜지스터와,
    게이트가 상기 제1 제어선에 접속되고, 소스 및 드레인이 상기 구동 트랜지스터의 소스 및 드레인의 다른 쪽과 상기 발광 소자의 다른 쪽의 단자의 사이에 삽입된 제2 스위칭 트랜지스터를 구비하고,
    k(k는 자연수)번째 구동 블록에 속하는 상기 발광 화소는,
    게이트가 상기 주사선에 접속되고, 소스 및 드레인의 한쪽이 상기 제1 신호선에 접속되며, 소스 및 드레인의 다른 쪽이 상기 제1 용량 소자의 다른 쪽의 단자에 접속된 제3 스위칭 트랜지스터를 더 구비하고,
    (k+1)번째 구동 블록에 속하는 상기 발광 화소는,
    게이트가 상기 주사선에 접속되고, 소스 및 드레인의 한쪽이 상기 제2 신호선에 접속되고, 소스 및 드레인의 다른 쪽이 상기 제1 용량 소자의 다른 쪽의 단자에 접속된 제4 스위칭 트랜지스터를 더 구비하며,
    상기 제2 제어선은, 동일 구동 블록 내의 전체 발광 화소에서는 공통화되어 있고, 상이한 구동 블록간에서는 독립되어 있으며,
    상기 표시 장치는,
    상기 k번째 구동 블록의 발광 화소에 상기 발광 소자를 발광시키기 위한 휘도 신호 전압을 기록하는 기간에 있어서, 상기 (k+1)번째 구동 블록의 발광 화소에 있어서의 상기 구동 트랜지스터의 역치 전압을 보정하는, 표시 장치.
  2. 청구항 1에 있어서,
    상기 제1 제어선은 또한, 동일 구동 블록 내의 전체 발광 화소에서는 공통화되어 있으며, 상이한 구동 블록간에서는 독립되어 있는, 표시 장치.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 제1 신호선, 상기 제2 신호선, 상기 제1 제어선, 상기 제2 제어선 및 상기 주사선을 제어하여 상기 발광 화소를 구동하는 구동 회로를 더 구비하고,
    상기 구동 회로는,
    상기 제1 제어선으로부터의 제어 신호에 의해 상기 제2 스위칭 트랜지스터를 온한 상태로, 상기 주사선으로부터의 주사 신호에 의해 상기 제3 스위칭 트랜지스터를 온 상태, 또한, 상기 제2 제어선으로부터의 제어 신호에 의해 k번째 구동 블록이 갖는 모든 상기 제1 스위칭 트랜지스터를 온 상태로 함으로써, 상기 구동 트랜지스터의 게이트-소스간 전압이 역치 전압 이상이 되는 초기화 전압을 k번째 구동 블록이 갖는 모든 상기 구동 트랜지스터의 게이트에 동시에 인가하고,
    상기 제1 및 제3 스위칭 트랜지스터를 온한 상태로 k번째 구동 블록이 갖는 모든 상기 제2 스위칭 트랜지스터를 동시에 오프 상태로 하며,
    상기 제1 제어선으로부터의 제어 신호에 의해 상기 제2 스위칭 트랜지스터를 온한 상태로, 상기 주사선으로부터의 주사 신호에 의해 상기 제4 스위칭 트랜지스터를 온 상태, 또한, 상기 제2 제어선으로부터의 제어 신호에 의해 (k+1)번째 구동 블록이 갖는 모든 상기 제1 스위칭 트랜지스터를 온 상태로 함으로써, 상기 구동 트랜지스터의 게이트-소스간 전압이 역치 전압 이상이 되는 초기화 전압을 (k+1)번째 구동 블록이 갖는 모든 상기 구동 트랜지스터의 게이트에 동시에 인가하고,
    상기 제1 및 제4 스위칭 트랜지스터를 온한 상태로 (k+1)번째 구동 블록이 갖는 모든 상기 제2 스위칭 트랜지스터를 동시에 오프 상태로 하는, 표시 장치.
  4. 청구항 1 또는 청구항 2에 있어서,
    상기 신호 전압은, 상기 휘도 신호 전압, 및 상기 구동 트랜지스터의 역치 전압에 대응한 전압을 상기 제1 및 제2 용량 소자에 기억시키기 위한 기준 전압으로 이루어지고,
    상기 표시 장치는,
    상기 신호 전압을 상기 제1 신호선 및 상기 제2 신호선에 출력하는 신호선 구동 회로와,
    상기 신호선 구동 회로가 상기 신호 전압을 출력하는 타이밍을 제어하는 타이밍 제어 회로를 더 구비하며,
    상기 타이밍 제어 회로는, 상기 신호선 구동 회로에 상기 제1 신호선으로 상기 휘도 신호 전압을 출력시키고 있는 동안에는 상기 제2 신호선으로 상기 기준 전압을 출력시키고, 상기 제2 신호선으로 상기 휘도 신호 전압을 출력시키고 있는 동안에는 상기 제1 신호선으로 상기 기준 전압을 출력시키는, 표시 장치.
  5. 청구항 1 또는 청구항 2에 있어서,
    모든 상기 발광 화소를 재기록하는 시간을 Tf로 하고, 상기 구동 블록의 총수를 N으로 하면,
    상기 구동 트랜지스터의 역치 전압을 검출하는 시간은,
    최대로 Tf/N인, 표시 장치.
  6. 복수의 신호선 중 하나의 신호선으로부터 공급된 휘도 신호 전압 또는 기준 전압을 상기 전압에 대응한 신호 전류로 변환하는 구동 트랜지스터와, 상기 신호 전류가 흐름으로써 발광하는 발광 소자를 구비하는 발광 화소가 매트릭스형상으로 배치되고, 복수의 발광 화소행을 1구동 블록으로 한 2 이상의 구동 블록을 구성하는 표시 장치의 구동 방법으로서,
    상기 표시 장치는:
    발광 화소열마다 배치되어, 복수의 발광 화소의 휘도를 결정하는 신호 전압을 상기 발광 화소에 부여하는 제1 신호선 및 제2 신호선과,
    제1 전원선 및 제2 전원선과,
    발광 화소행마다 배치된 주사선과,
    발광 화소행마다 배치된, 제1 제어선 및 제2 제어선을 구비하고,
    상기 복수의 발광 화소는, 복수의 발광 화소행을 1구동 블록으로 한 2 이상의 구동 블록을 구성하고,
    상기 복수의 발광 화소의 각각은,
    한쪽의 단자가 상기 제2 전원선에 접속되고, 상기 신호 전압에 따른 신호 전류가 흐름으로써 발광하는 발광 소자와,
    소스 및 드레인의 한쪽이 상기 제1 전원선에 접속되고, 게이트-소스간에 인가되는 상기 신호 전압을 상기 신호 전류로 변환하는 구동 트랜지스터와,
    한쪽의 단자가 상기 구동 트랜지스터의 게이트에 접속된 제1 용량 소자와,
    한쪽의 단자가 상기 제1 용량 소자의 한쪽의 단자 또는 다른 쪽의 단자에 접속되고, 다른 쪽의 단자가 상기 구동 트랜지스터의 소스 및 드레인의 한쪽에 접속된 제2 용량 소자와,
    게이트가 상기 제2 제어선에 접속되고, 소스 및 드레인의 한쪽이 상기 구동 트랜지스터의 게이트에 접속되고, 소스 및 드레인의 다른 쪽이 상기 구동 트랜지스터의 소스 및 드레인의 다른 쪽에 접속된 제1 스위칭 트랜지스터와,
    게이트가 상기 제1 제어선에 접속되고, 소스 및 드레인이 상기 구동 트랜지스터의 소스 및 드레인의 다른 쪽과 상기 발광 소자의 다른 쪽의 단자의 사이에 삽입된 제2 스위칭 트랜지스터를 구비하고,
    k(k는 자연수)번째 구동 블록에 속하는 상기 발광 화소는,
    게이트가 상기 주사선에 접속되고, 소스 및 드레인의 한쪽이 상기 제1 신호선에 접속되며, 소스 및 드레인의 다른 쪽이 상기 제1 용량 소자의 다른 쪽의 단자에 접속된 제3 스위칭 트랜지스터를 더 구비하고,
    (k+1)번째 구동 블록에 속하는 상기 발광 화소는,
    게이트가 상기 주사선에 접속되고, 소스 및 드레인의 한쪽이 상기 제2 신호선에 접속되고, 소스 및 드레인의 다른 쪽이 상기 제1 용량 소자의 다른 쪽의 단자에 접속된 제4 스위칭 트랜지스터를 더 구비하며,
    상기 구동 방법은:
    k(k는 자연수)번째 구동 블록이 갖는 모든 상기 제1 용량 소자 또는 상기 제2 용량 소자에, 상기 구동 트랜지스터의 역치 전압에 대응한 전압을 동시에 유지시키는 제1 역치 유지 단계와,
    상기 제1 역치 유지 단계 후에, k번째 구동 블록이 갖는 상기 발광 화소에 있어서, 상기 제1 용량 소자 및 상기 제2 용량 소자에, 상기 역치 전압에 대응한 전압에 상기 휘도 신호 전압에 대응한 전압이 가산된 가산 전압을 발광 화소행순으로 유지시키는 제1 휘도 유지 단계와,
    상기 제1 역치 유지 단계 후에, (k+1)번째 구동 블록이 갖는 모든 상기 제1 용량 소자 또는 상기 제2 용량 소자에, 상기 구동 트랜지스터의 역치 전압에 대응한 전압을 동시에 유지시키는 제2 역치 유지 단계를 포함하고,
    상기 제1 역치 유지 단계는,
    발광 화소열마다 배치된 제1 신호선으로부터 상기 기준 전압이 공급됨으로써 상기 구동 트랜지스터의 게이트-소스간 전압이 역치 전압 이상이 되는 초기화 전압을 k번째 구동 블록이 갖는 모든 상기 구동 트랜지스터의 게이트에 동시에 인가하는 제1 초기화 단계와,
    상기 제1 초기화 단계 후에, 상기 k번째 구동 블록이 갖는 모든 상기 구동 트랜지스터와 상기 발광 소자를 동시에 비도통으로 하는 제1 비도통 단계를 포함하고,
    상기 제2 역치 유지 단계는,
    발광 화소열마다 배치된, 상기 제1 신호선과 상이한 제2 신호선으로부터 상기 기준 전압이 공급됨으로써 상기 초기화 전압을 (k+1)번째 구동 블록이 갖는 모든 상기 구동 트랜지스터의 게이트에 동시에 인가하는 제2 초기화 단계와,
    상기 제2 초기화 단계 후에, 상기 (k+1)번째 구동 블록이 갖는 모든 상기 구동 트랜지스터와 상기 발광 소자를 동시에 비도통으로 하는 제2 비도통 단계를 포함하며,
    상기 제1 휘도 유지 단계가 행해지는 기간에 있어서, 상기 제2 역치 유지 단계가 행해지는, 표시 장치의 구동 방법.
  7. 청구항 6에 있어서,
    상기 구동 트랜지스터는, 소스 및 드레인의 한쪽이 제1 전원선에 접속되고,
    상기 발광 소자는, 한쪽의 단자가 제2 전원선에 접속되고, 다른 쪽의 단자가, 게이트가 발광 화소행마다 배치된 제1 제어선에 접속되고, 소스 및 드레인이 상기 구동 트랜지스터의 소스 및 드레인의 다른 쪽과 상기 발광 소자의 다른 쪽의 단자의 사이에 삽입된 제2 스위칭 트랜지스터를 통해 상기 구동 트랜지스터의 소스 및 드레인의 다른 쪽에 접속되며,
    상기 제1 초기화 단계에서는,
    상기 제2 스위칭 트랜지스터를 도통으로 한 상태로,
    게이트가 발광 화소행마다 배치된 주사선에 접속되고, 소스 및 드레인의 한쪽이 상기 제1 신호선에 접속되며, 소스 및 드레인의 다른 쪽이 상기 제1 용량 소자의 다른 쪽의 단자에 접속된, 제3 스위칭 트랜지스터를 도통시키고, 또한, 게이트가 상기 발광 화소행마다 배치된 제2 제어선에 접속되고, 소스 및 드레인의 한쪽이 상기 구동 트랜지스터의 게이트에 접속되며, 소스 및 드레인의 다른 쪽이 상기 구동 트랜지스터의 소스 및 드레인의 다른 쪽에 접속된 제1 스위칭 트랜지스터를 도통시킴으로써, 상기 초기화 전압을 k번째 구동 블록이 갖는 모든 상기 구동 트랜지스터의 게이트에 동시에 인가하고,
    상기 제1 비도통 단계에서는,
    k번째 구동 블록이 갖는 모든 상기 제2 스위칭 트랜지스터를 비도통으로 함으로써, k번째 구동 블록이 갖는 모든 구동 트랜지스터의 역치 전압을 검출하고, 검출한 역치 전압을 상기 제1 용량 소자 또는 상기 제2 용량 소자에 유지시키고,
    상기 제2 초기화 단계에서는,
    상기 제2 스위칭 트랜지스터를 도통으로 한 상태로,
    게이트가 발광 화소행마다 배치된 주사선에 접속되고, 소스 및 드레인의 한쪽이 상기 제2 신호선에 접속되며, 소스 및 드레인의 다른 쪽이 상기 제1 용량 소자의 다른 쪽의 단자에 접속된, 제4 스위칭 트랜지스터를 도통시키고, 또한, 게이트가 상기 발광 화소행마다 배치된 제2 제어선에 접속되고, 소스 및 드레인의 한쪽이 상기 구동 트랜지스터의 게이트에 접속되며, 소스 및 드레인의 다른 쪽이 상기 구동 트랜지스터의 소스 및 드레인의 다른쪽에 접속된 제1 스위칭 트랜지스터를 도통시킴으로써, 상기 초기화 전압을 (k+1)번째 구동 블록이 갖는 모든 상기 구동 트랜지스터의 게이트에 인가하고,
    상기 제2 비도통 단계에서는,
    (k+1)번째 구동 블록이 갖는 모든 상기 제2 스위칭 트랜지스터를 비도통으로 함으로써, (k+1)번째 구동 블록이 갖는 모든 구동 트랜지스터의 역치 전압을 검출하고, 검출한 역치 전압을 상기 제1 용량 소자 또는 상기 제2 용량 소자에 유지시키며,
    상기 제1 휘도 유지 단계에서는,
    상기 제3 스위칭 트랜지스터를 도통시킴으로써, 상기 제1 신호선으로부터 공급된 상기 휘도 신호 전압에 대응한 전압을 상기 구동 트랜지스터의 게이트에 인가하는, 표시 장치의 구동 방법.
  8. 청구항 6 또는 청구항 7에 있어서,
    상기 제1 휘도 유지 단계 후에, 상기 구동 트랜지스터의 드레인 전류로서, k번째 구동 블록이 갖는 모든 상기 발광 소자에, 동시에 상기 신호 전류를 흐르게 하여 발광시키는 제1 발광 단계를 더 포함하는, 표시 장치의 구동 방법.
  9. 청구항 6 또는 청구항 7에 있어서,
    상기 제2 역치 유지 단계 후에, (k+1)번째 구동 블록이 갖는 상기 발광 화소에 있어서, 상기 제1 용량 소자 및 상기 제2 용량 소자에, 상기 역치 전압에 대응한 전압에 상기 휘도 신호 전압에 대응한 전압이 가산된 가산 전압을 발광 화소행순으로 유지시키는 제2 휘도 유지 단계와,
    상기 제2 휘도 유지 단계 후에, 상기 구동 트랜지스터의 드레인 전류로서, (k+1)번째 구동 블록이 갖는 모든 상기 발광 소자에, 동시에 상기 신호 전류를 흐르게 하여 발광시키는 제2 발광 단계를 더 포함하는, 표시 장치의 구동 방법.
KR1020137004010A 2010-09-06 2010-09-06 표시 장치 및 그 구동 방법 KR101809300B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2010/005453 WO2012032559A1 (ja) 2010-09-06 2010-09-06 表示装置およびその駆動方法

Publications (2)

Publication Number Publication Date
KR20130108533A KR20130108533A (ko) 2013-10-04
KR101809300B1 true KR101809300B1 (ko) 2018-01-18

Family

ID=45810189

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137004010A KR101809300B1 (ko) 2010-09-06 2010-09-06 표시 장치 및 그 구동 방법

Country Status (5)

Country Link
US (1) US9111481B2 (ko)
JP (1) JP5456901B2 (ko)
KR (1) KR101809300B1 (ko)
CN (1) CN103080996B (ko)
WO (1) WO2012032559A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101362002B1 (ko) 2011-12-12 2014-02-11 엘지디스플레이 주식회사 유기발광 표시장치
KR102077661B1 (ko) * 2013-05-07 2020-02-17 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 구동 방법
KR102068263B1 (ko) * 2013-07-10 2020-01-21 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 구동 방법
CN103927978A (zh) * 2013-12-31 2014-07-16 厦门天马微电子有限公司 Amoled显示面板及有机发光显示装置
KR102193782B1 (ko) * 2014-06-10 2020-12-23 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR20150144396A (ko) * 2014-06-16 2015-12-28 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
US9805652B2 (en) * 2014-07-29 2017-10-31 Lg Display Co., Ltd. Organic light emitting display device and method of driving the same
US10621917B2 (en) 2014-12-22 2020-04-14 Sony Corporation Display device, driver circuit, and driving method
KR102301325B1 (ko) * 2015-06-30 2021-09-14 엘지디스플레이 주식회사 유기발광 표시장치에 구비된 구동 tft의 문턱전압 센싱장치 및 센싱방법
CN106157890B (zh) * 2016-08-15 2018-03-30 京东方科技集团股份有限公司 一种纹路识别显示装置及驱动方法
JP7245788B2 (ja) 2018-02-01 2023-03-24 株式会社半導体エネルギー研究所 表示装置
CN108470537B (zh) * 2018-06-14 2020-04-17 京东方科技集团股份有限公司 子像素电路、像素电路及其驱动方法和显示装置
CN109493806B (zh) * 2019-01-28 2019-08-23 苹果公司 包括具有氧化物晶体管阈值电压补偿的显示器的电子设备
CN110189704B (zh) * 2019-06-28 2021-10-15 上海天马有机发光显示技术有限公司 一种电致发光显示面板、其驱动方法及显示装置
KR20210148475A (ko) * 2020-05-28 2021-12-08 삼성디스플레이 주식회사 표시 장치
KR20220014367A (ko) 2020-07-23 2022-02-07 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003186439A (ja) 2001-12-21 2003-07-04 Matsushita Electric Ind Co Ltd Ｅｌ表示装置とその駆動方法および情報表示装置
US20060097966A1 (en) 2004-11-08 2006-05-11 Choi Sang M Organic light emitting display and driving method thereof
JP2008122633A (ja) 2006-11-13 2008-05-29 Sony Corp 表示装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998048403A1 (en) 1997-04-23 1998-10-29 Sarnoff Corporation Active matrix light emitting diode pixel structure and method
US6229506B1 (en) 1997-04-23 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
US7365713B2 (en) 2001-10-24 2008-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP2003202834A (ja) * 2001-10-24 2003-07-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその駆動方法
JP2003195809A (ja) * 2001-12-28 2003-07-09 Matsushita Electric Ind Co Ltd Ｅｌ表示装置とその駆動方法および情報表示装置
JP2004318093A (ja) 2003-03-31 2004-11-11 Sanyo Electric Co Ltd 発光ディスプレイ及びその駆動方法及びエレクトロルミネッセンス表示回路及びエレクトロルミネッセンスディスプレイ
GB0400213D0 (en) * 2004-01-07 2004-02-11 Koninkl Philips Electronics Nv Electroluminescent display devices
JP5081374B2 (ja) * 2005-01-17 2012-11-28 株式会社ジャパンディスプレイイースト 画像表示装置
KR100821055B1 (ko) * 2006-12-27 2008-04-08 삼성에스디아이 주식회사 유기전계발광 표시장치와 그의 구동방법
KR101517110B1 (ko) 2007-11-14 2015-05-04 소니 주식회사 표시장치 및 그 구동 방법과 전자기기
JP5287111B2 (ja) * 2007-11-14 2013-09-11 ソニー株式会社 表示装置及びその駆動方法と電子機器
CN101903933B (zh) 2008-01-07 2013-03-27 松下电器产业株式会社 显示装置、电子装置及驱动方法
JP2009237041A (ja) 2008-03-26 2009-10-15 Sony Corp 画像表示装置及び画像表示方法
JP2010054564A (ja) * 2008-08-26 2010-03-11 Sony Corp 画像表示装置及び画像表示装置の駆動方法
JP4778115B2 (ja) * 2009-03-06 2011-09-21 パナソニック株式会社 画像表示装置
KR101291444B1 (ko) 2010-09-06 2013-07-30 파나소닉 주식회사 표시 장치 및 그 구동 방법
KR101291433B1 (ko) 2010-09-06 2013-07-30 파나소닉 주식회사 표시 장치 및 그 구동 방법
CN102714019B (zh) 2010-09-06 2015-07-08 株式会社日本有机雷特显示器 显示装置及其驱动方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003186439A (ja) 2001-12-21 2003-07-04 Matsushita Electric Ind Co Ltd Ｅｌ表示装置とその駆動方法および情報表示装置
US20060097966A1 (en) 2004-11-08 2006-05-11 Choi Sang M Organic light emitting display and driving method thereof
JP2008122633A (ja) 2006-11-13 2008-05-29 Sony Corp 表示装置

Also Published As

Publication number Publication date
JP5456901B2 (ja) 2014-04-02
WO2012032559A1 (ja) 2012-03-15
US20130169702A1 (en) 2013-07-04
JPWO2012032559A1 (ja) 2013-10-31
CN103080996A (zh) 2013-05-01
US9111481B2 (en) 2015-08-18
KR20130108533A (ko) 2013-10-04
CN103080996B (zh) 2015-12-09

Similar Documents

Publication Publication Date Title
KR101809300B1 (ko) 표시 장치 및 그 구동 방법
KR101685713B1 (ko) 화상 표시 장치 및 그 구동 방법
JP5230806B2 (ja) 画像表示装置およびその駆動方法
KR101291433B1 (ko) 표시 장치 및 그 구동 방법
KR101383976B1 (ko) 표시 장치 및 그 제어 방법
KR101809293B1 (ko) 표시 장치 및 그 제어 방법
JP5414808B2 (ja) 表示装置およびその駆動方法
KR101319702B1 (ko) 표시 장치 및 그 제어 방법
JP5399521B2 (ja) 表示装置およびその駆動方法
KR100564183B1 (ko) 액티브 매트릭스형 표시 장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant