KR20120043522A

KR20120043522A - 반도체 메모리 소자의 내부 전압 발생기

Info

Publication number: KR20120043522A
Application number: KR1020100104858A
Authority: KR
Inventors: 이재호
Original assignee: 에스케이하이닉스 주식회사
Priority date: 2010-10-26
Filing date: 2010-10-26
Publication date: 2012-05-04
Also published as: US20120099388A1; JP5823249B2; JP2012094235A; US8509008B2

Abstract

본 발명은 반도체 메모리 소자의 내부 전압 발생기에 관한 것으로, 온도 변화에 비례하여 전류량이 변화하는 PTAT 전류를 생성하기 위한 PTAT 전류 생성기와, 상기 PTAT 전류를 복사하여 복사 전류를 생성하고, 상기 복사 전류를 출력단의 저항에 인가하여 내부 전압을 생성하기 위한 미러 회로, 및 상기 복사한 전류량에 따라 상기 출력단에 인가되는 오프셋 전압을 조절하여 상기 내부 전압을 일정하기 유지하기 위한 오프셋 회로를 포함한다.

Description

반도체 메모리 소자의 내부 전압 발생기{Circuit for generating an internal voltage in seminsemiconductor memory device}

본 발명은 반도체 메모리 소자의 내부 전압 발생기에 관한 것으로, 특히 온도 변화에 따라 전위 레벨이 변경되는 반도체 메모리 소자의 내부 전압 발생기에 관한 것이다.

최근 들어 전기적으로 프로그램(program)과 소거(erase)가 가능하고, 일정 주기로 데이터를 재작성해야하는 리프레시(refresh) 기능이 필요 없는 불휘발성 메모리 소자에 대한 수요가 증가하고 있다.

상기 불휘발성 메모리 소자는 전기적인 프로그램/소거 동작이 가능한 소자로서 얇은 산화막에 인가되는 강한 전기장에 의해 전자가 이동하면서 셀 소자의 문턱전압을 변화시켜 프로그램 및 소거 동작을 수행한다.

불휘발성 메모리 셀의 프로그램 검증동작 또는 독출동작 동안 비트라인이 하이레벨로 프리차지되고, 특정 메모리 셀의 프로그램 상태에 따라 상기 프리차지된 전압레벨이 변화하는지를 판독하는 동작이 수행된다. 즉, 메모리셀의 문턱전압(Vth)에 기초하여 프로그램 검증 또는 독출동작이 수행된다.

한편, 외부 온도 변화에 따른 검증 또는 독출 동작시에 각 셀의 상태가 실제 상태와 다르게 검증 또는 독출 되는 문제점이 알려져 있다. 즉, 상온에서 검증 또는 독출하는 것을 기준으로 할때, 저온에서 검증 또는 독출한 경우의 문턱전압이 더 낮아지고, 고온에서 검증 또는 독출한 한 경우의 문턱전압이 높아지는 것이다. 따라서 온도 변화에 따른 검증 또는 독출/검증 기준 전압을 변화시켜 인가할 필요성이 있다.

특히, 멀티 레벨 셀 프로그램 방식의 경우 문턱 전압의 분포 개수가 많고, 각 분포들 간의 문턱전압의 차이도 아주 작다. 그러므로 온도 변화 등에 의해 멀티 레벨 셀의 문턱전압이 변화되면 프로그램 검증 또는 독출 동작시 에러를 유발할 확률이 더욱 커지는 문제점이 있다.

도 1은 온도에 따른 전류 전압 특성을 나타내는 그래프이다.

도 2는 불휘발성 메모리 소자의 독출 동작시 센싱 커런트가 변화하여 메모리 셀의 문턱 전압 분포가 변화되어 독출되는 것을 나타내는 문턱 전압 분포도이다.

도 1 및 도 2를 참조하면, MOS와 BJT와 같은 반도체 소자는 온도에 따라서 소자적인 특성이 변화된다. 일반적으로 온도가 낮을수록 MOS의 문턱 전압은 증가하고 흐르는 전류량은 감소하게 된다. 그러나 이는 특정 전류 이상에서만 해당되고, 특정 전류 이하에서는 반대의 현상이 나타난다, 이때 특정 전류를 제로 포이트(zero point) 전류라 하고, 제로 포인트 전류에서는 온도에 무관하게 일정한 전류 값을 갖게 된다. 불휘발성 메모리 소자에서 사용되는 센싱 전류는 대략 100nA 내지 200nA 가량이기 때문에 일반적으로 제로 포인트 전류 이하에서 형성이 된다. 따라서 메모리 셀의 문턱 전압 분포는 온도가 증가할 수록 왼쪽으로 이동하게 된다. 이로 인하여 불휘발성 메모리 소자의 독출 동작시 온도의 변화에 따라 메모리 셀의 문턱 전압이 변화하게 되어 독출 동작시 에러를 유발할 확률이 더욱 커지는 문제점이 있다.

도 3은 종래 기술에 따른 내부 전압 발생기를 나타내는 회로도이다.

도 3을 참조하면, 내부 전압 발생기는 전압 발생기(11) 및 온도 보상 조절기(12)를 포함한다. 전압 발생기(11)는 온도 변화에 무관한 기준 전압(Vref)을 이용하여 온도 변화에 따라 변화하는 전압(REFVT)을 생성하고, 온도 보상 조절기(12)는 전압(REFVT)을 내부 전압(VOUT)으로 생성한다.

종래 기술에 따른 내부 전압 발생기의 전압 발생기(11)는 온도 변화에 독립적인 기준 전압(Vref)을 이용하여 제어 전압(Vct)을 생성하고, 제어 전압(Vct)을 NMOS 트랜지스터(NM1)의 게이트에 인가하여 전원 전압(VDD)에서 NMOS 트랜지스터(NM1)의 문턱 전압 값만큼 하강된 전압(REFVT) 생성하였다. NMOS 트랜지스터(NM1)의 문턱 전압은 온도에 따라 변화하므로 전압(REFVT)은 온도 변화에 따라 전위 레벨이 변경되었다. 온도 보상 조절기(12)는 가변 저항(12b)을 이용하여 내부 전압(VOUT)의 온도에 따른 전압 변화를 조절할 수 있다. 예를 들어 전압(REFVT)의 온도에 따른 전압 변화량을 100mV/100℃ 라고 가정할 경우 온도 보상 조절기(12)를 사용하여 80mV/100℃ 또는 120mV/100℃로 조절할 수 있다.

그러나 반도체 메모리 소자는 트랜지스터의 문턱 전압 뿐만 아니라 공정 스큐(skew)에 따라 출력 레벨이 변화하게 된다. 이논 온도 보상 조절기(12)에서 사용되는 가변 저항(12b)의 저항값을 변화시키기 때문이다.

본 발명이 이루고자 하는 기술적 과제는 온도 변화에 비례하거나 반비례하는 전류를 생성하는 전류 생성기를 이용하여 온도 변화에 따라 출력 전위가 변화하는 내부 전압을 생성하는 반도체 메모리 소자의 내부 전압 발생기를 제공하는 데 있다.

본 발명의 일 실시 예에 따른 반도체 메모리 소자의 내부 전압 발생기는 온도 변화에 비례하여 전류량이 변화하는 PTAT(proportional to absolute temperature) 전류를 생성하기 위한 PTAT 전류 생성기와, 상기 PTAT 전류를 복사하여 복사 전류를 생성하고, 상기 복사 전류를 출력단의 저항에 인가하여 내부 전압을 생성하기 위한 미러 회로, 및 상기 복사한 전류량에 따라 상기 출력단에 인가되는 오프셋 전압을 조절하여 상기 내부 전압을 일정하기 유지하기 위한 오프셋 회로를 포함한다.

본 발명의 다른 실시 예에 따른 반도체 메모리 소자의 내부 전압 발생기는 온도 변화에 비례하여 전류량이 변화하는 PTAT 전류를 생성하기 위한 PTAT 전류 생성기와, 온도 변화에 반비례하여 전류량이 변화하는 CTAT(complementary to absolute temperature) 전류를 생성하기 위한 CTAT 전류 생성기와, 제어 신호에 응답하여 상기 PTAT 전류와 상기 CTAT 전류 중 하나를 선택하여 출력하기 위한 선택 회로와, 상기 선택 회로에 의해 선택된 상기 PTAT 전류 또는 상기 CTAT 전류를 복사하여 복사 전류를 생성하고, 상기 복사 전류를 출력단의 저항에 인가하여 내부 전압을 생성하기 위한 미러 회로, 및 상기 복사한 전류량에 따라 상기 출력단에 인가되는 오프셋 전압을 조절하여 상기 내부 전압을 일정하기 유지하기 위한 오프셋 회로를 포함한다.

본 발명의 또 다른 실시 예에 따른 반도체 메모리 소자의 내부 전압 발생기는 온도 변화에 반비례하여 전류량이 변화하는 CTAT 전류를 생성하기 위한 CTAT 전류 생성기와, 상기 PTAT 전류를 복사하여 복사 전류를 생성하고, 상기 복사 전류를 출력단의 저항에 인가하여 상기 온도 변화에 따라 변화하는 온도 보상 전압을 생성하기 위한 온도 보상 전압 생성기와, 상기 온도 보상 전압을 제1 출력 전압으로 출력하고 스텝 전압을 제2 출력 전압으로 출력하거나, 상기 온도 보상 전압을 상기 제2 출력 전압으로 출력하고 상기 스텝 전압을 상기 제1 출력 전압으로 출력하기 위한 전압 제어 회로, 및 상기 제1 출력 전압 및 상기 제2 출력 전압의 전위를 비교하고 이를 증폭하여 내부 전압을 생성하는 내부 전압 발생기를 포함한다.

본 발명의 일실시 예에 따르면, 온도 변화에 비례하거나 반비례하는 전류를 생성하는 전류 생성기를 이용하여 온도 변화에 따라 출력 전위가 변화하는 내부 전압을 생성함으로써, 공정 스큐에 따라 출력이 변화하는 것을 억제함으로써 불휘발성 메모리 소자의 문턱 전압 분포를 정확하게 센싱할 수 있다.

도 1은 온도에 따른 전류 전압 특성을 나타내는 그래프이다.
도 2는 불휘발성 메모리 소자의 독출 동작시 센싱 커런트가 변화하여 메모리 셀의 문턱 전압 분포가 변화되어 독출되는 것을 나타내는 문턱 전압 분포도이다.
도 3은 종래 기술에 따른 내부 전압 발생기를 나타내는 회로도이다.
도 4는 본 발명의 일 실시 예에 따른 내부 전압 발생기를 나타내는 구성도이다.
도 5는 도 4의 PTAT 전류 발생기를 나타내는 회로도이다.
도 6은 도 4의 미러 회로를 나타내는 회로도이다.
도 7은 도 4의 오프셋 회로를 나타내는 회로도이다.
도 8은 본 발명의 다른 실시 예에 따른 내부 전압 발생기를 나타내는 구성도이다.
도 9는 본 발명의 또 다른 실시 예에 따른 내부 전압 발생기를 나타내는 구성도이다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허청구범위에 의해서 이해되어야 한다.

도 4는 본 발명의 일 실시 예에 따른 내부 전압 발생기를 나타내는 구성도이다.

도 4를 참조하면, 내부 전압 발생기(100)는 PTAT 전류 발생기(110), 및 내부 전압 발생기(120)를 포함한다.

PTAT 전류 발생기(110)는 PTAT(proportional to absolute temperature) 전류 특성을 갖는 전류 발생기이다. PTAT 전류 특성은 온도와 비례 관계를 갖는 특성으로 온도가 증가하게 되면 발생되는 전류량도 증가하게 되고, 온도가 감소하게 되면 발생되는 전류량도 감소하게 된다.

내부 전압 발생기(120)는 PTAT 전류 발생기(110)에서 출력된 PTAT 전류(PTAT)에 따라 변화하는 출력 전압(VOUT)을 생성한다. 내부 전압 발생기(120)는 미러 회로(121), 오프셋 회로(122), OP 앰프(123) 및 저항(R1, R2)을 포함한다.

미리 회로(121)는 PTAT 전류 발생기(110)에서 발생된 PTAT 전류(PTAT)를 복사하고, 복사한 전류를 저항(R1)에 통과시켜 전압으로 변경시킨다. 이로 인하여 PTAT 전류(PTAT) 값에 따라 노드(NC)에서 출력되는 출력 전압(VOUT)이 변경된다.

오프셋 회로(122)는 저항(R1)과 저항(R2) 사이에 연결되고, 노드(NC)에서 출력되는 출력 전압(VOUT)을 조절하여 일정한 전위 레벨로 출력 전압(VOUT)이 출력되도록 한다.

OP 앰프(123)는 오프셋 회로(122)와 저항(R2) 사이의 노드(NE)의 전위, 즉 오프셋 회로(122)와 저항(R2)의 저항 값에 따라 분배된 전압을 피드백 전압(Vfeed)과 온도 변화에 무관한 기준 전압(Vref)을 비교하여 저항(R1)과 오프셋 회로(122) 사이의 노드(ND)에 오프셋 전압(OFFSET)을 인가한다.

따라서 오프셋 회로(122)와 OP 앰프(123)의 동작에 따라 노드(ND)의 전위를 조절하고, 이로 인하여 노드(NC)의 전위가 일정하도록 조절하여 출력 전압(VOUT)을 출력할 수 있다.

도 5는 도 4의 PTAT 전류 발생기를 나타내는 회로도이다.

도 5를 참조하면, PTAT 전류 발생기(110)는 다수의 PMOS 트랜지스터(PM1, PM2), OP 앰프(OP), 저항(R11) 및 다수의 BJT 트랜지스터(BJT1 및 BJT2)를 포함한다.

PMOS 트랜지스터(PM1), 저항(R11) 및 BJT 트랜지스터(BJT1)는 전원 전압(VDD)과 접지 전원(VSS) 사이에 직렬 연결되고, PMOS 트랜지스터(PM2) 및 BJT 트랜지스터(BJT2)는 전원 전압(VDD)과 접지 전원(VSS) 사이에 직렬 연결된다. BJT 트랜지스터(BJT1 및 BJT2)는 다이오드 연결된다. 이때, BJT 트랜지스터(BJT1)의 사이즈는 BJT 트랜지스터(BJT2)의 사이즈보다 K인 것이 바람직하다. 또한 OP 앰프(OP)는 PMOS 트랜지스터(PM1)와 저항(R11) 사이의 노드(NA)의 전위와 PMOS 트랜지스터(PM2)와 BJT 트랜지스터(BJT2) 사이의 노드(NB)의 전위를 비교하여 출력 신호(PTAT)를 출력한다. 출력 신호(PTAT)는 PMOS 트랜지스터(PM1, PM2)의 게이트에 인가된다. 이때, BJT 트랜지스터(BJT1)의 사이즈는 BJT 트랜지스터(BJT2)의 사이즈보다 K인 것이 바람직하다.

PTAT 전류 발생기(110)는 OP 앰프(OP)의 출력 신호에 응답하여 초기 PMOS 트랜지스터(PM1, PM2)를 통해 흐르는 전류량이 서로 같다. 같은 전류가 흐를 때 BJT 트랜지스터(BJT1 및 BJT2)의 양단의 전압은 BJT 트랜지스터(BJT1 및 BJT2)의 사이즈에 비례한다. 이처럼 BJT 트랜지스터(BJT1 및 BJT2)의 사이즈가 K배 차이가 되어 저항(R11)의 양단에 인가되는 전압이 결정된다. 양단에 인가되는 전압의 차이(V△)는 온도에 따라 비례하고 K 값에 비례한다. 따라서, PMOS 트랜지스터(PM1, PM2)를 통해 흐르는 전류량이 변화하게 된다. 즉, PMOS 트랜지스터(PM1, PM2)를 통해 흐르는 전류량이 온도 및 JT 트랜지스터(BJT1 및 BJT2)의 사이즈 차이 비율(K)에 비례된다. 이로 인하여 OP 앰프(OP)는 온도와 비례 관계를 갖는 PTAT 전류(PTAT)를 출력한다.

도 6은 도 4의 미러 회로를 나타내는 회로도이다.

도 6을 참조하면, 미러 회로(121)는 입력되는 PTAT 전류(PTAT)를 복사하여 출력한다. 미러 회로(121)는 다수의 PMOS 트랜지스터(PM21 내지 PM32)를 포함한다. PMOS 트랜지스터(PM21, PM22)는 전원 전압(VDD)와 출력 노드(NC) 사이에 직렬 연결되고, PMOS 트랜지스터(PM21)는 PTAT 전류(PTAT)에 응답하여 구동되고, PMOS 트랜지스터(PM22)는 로우 레벨로 활성화되는 선택 신호(selb0)에 응답하여 구동된다. PMOS 트랜지스터(PM23, PM24)는 전원 전압(VDD)와 출력 노드(NC) 사이에 직렬 연결되고, PMOS 트랜지스터(PM23)는 PTAT 전류(PTAT)에 응답하여 구동되고, PMOS 트랜지스터(PM24)는 로우 레벨로 활성화되는 선택 신호(selb1)에 응답하여 구동된다. PMOS 트랜지스터(PM25, PM26)는 전원 전압(VDD)와 출력 노드(NC) 사이에 직렬 연결되고, PMOS 트랜지스터(PM25)는 PTAT 전류(PTAT)에 응답하여 구동되고, PMOS 트랜지스터(PM26)는 로우 레벨로 활성화되는 선택 신호(selb2)에 응답하여 구동된다. PMOS 트랜지스터(PM27, PM28)는 전원 전압(VDD)와 출력 노드(NC) 사이에 직렬 연결되고, PMOS 트랜지스터(PM27)는 PTAT 전류(PTAT)에 응답하여 구동되고, PMOS 트랜지스터(PM28)는 로우 레벨로 활성화되는 선택 신호(selb3)에 응답하여 구동된다. PMOS 트랜지스터(PM29, PM30)는 전원 전압(VDD)와 출력 노드(NC) 사이에 직렬 연결되고, PMOS 트랜지스터(PM29)는 PTAT 전류(PTAT)에 응답하여 구동되고, PMOS 트랜지스터(PM30)는 로우 레벨로 활성화되는 선택 신호(selb4)에 응답하여 구동된다. PMOS 트랜지스터(PM31, PM32)는 전원 전압(VDD)와 출력 노드(NC) 사이에 직렬 연결되고, PMOS 트랜지스터(PM31)는 PTAT 전류(PTAT)에 응답하여 구동되고, PMOS 트랜지스터(PM32)는 로우 레벨로 활성화되는 선택 신호(selb5)에 응답하여 구동된다. PTAT 전류(PTAT)에 따라 구동되는 PMOS 트랜지스터(PM21, PM23, PM25, PM27, PM29, 및 PM31)는 각각 사이즈가 서로 상이하다. 이에 따라 동일한 PTAT 전류(PTAT)에 따라 함께 구동되더라도 흐르는 전류량은 서로 상이하다. 이에 따라 다수의 선택 신호(selb0 내지 selb5) 중 활성화되는 하나의 선택 신호에 따라 전류의 크기가 조절되어 출력 전압(VOUT)으로 출력된다.

도 7은 도 4의 오프셋 회로를 나타내는 회로도이다.

도 7을 참조하면, 오프셋 회로(122)는 다수의 저항(R11 내지 R16) 및 다수의 NMOS 트랜지스터(NM21 내지 NM25)를 포함한다. 다수의 저항(R11 내지 R16)은 노드(ND)와 노드(NE) 사이에 직렬 연결된다. 다수의 NMOS 트랜지스터(NM21 내지 NM25)는 저항(R16)과 저항(R15) 사이와 각 저항 사이의 노드 사이에 연결되고, 미러 회로(121)에 입력되는 선택 신호(selb1 내지 selb5)와 반전 관계인 선택 신호(sel1 내지 sel5)에 응답하여 구동된다. 따라서 오프셋 회로(122)는 선택 신호(sel1 내지 sel5)에 응답하여 노드(ND)와 노드(NE) 사이의 전체 저항 값을 조절한다. 즉, 미러 회로(121)에서 복사된 전류 값을 조절하는 선택 신호(selb0 내지 selb5)와 반전 관계인 선택 신호(sel1 내지 sel5)에 응답하여 노드(ND)의 전위 즉, 오프셋 전압(OFFSET) 전압을 제어하여 출력 전압(VOUT)이 일정한 출력 전압 값을 갖도록한다.

상술한 본원 발명의 제1 실시 예에 따르면, 온도에 따라 비례관계를 갖는 PTAT 전류를 복사하여 복사된 전류를 이용하여 내부 전압을 생성하고, 복사된 전류 값에 따라 내부 전압의 전위를 일정하게 조절함으로써, 온도 보상 정도가 변경되어도 내부 전압의 크기는 일정하도록 유지할 수 있다.

도 8은 본 발명의 다른 실시 예에 따른 내부 전압 발생기를 나타내는 구성도이다.

도 8을 참조하면, 내부 전압 발생기는 CTAT 전류 발생기(210), PTAT 전류 발생기(220), CTAT 전류와 PTAT 전류 중 어느 하나를 선택하여 전송하는 선택 회로(230) 및 내부 전압 발생기(240)를 포함한다.

CTAT 전류 발생기(210)는 CTAT(complementary to absolute temperature) 전류 특성을 갖는 전류 발생기이다. CTAT 전류 특성은 온도와 반비례 관계를 갖는 특성으로 온도가 증가하게 되면 발생되는 전류량은 감소하게 되고, 온도가 감소하게 되면 발생되는 전류량은 증가하게 된다.

PTAT 전류 발생기(220), 및 내부 전압 발생기(240)는 상술한 제1 실시 예에 따른 PTAT 전류 발생기 및 내부 전압 발생기와 동일한 구성 및 동일한 동작을 실시하므로 상세한 설명은 생략하도록 한다.

선택 회로(230)는 제1 및 제2 제어 신호(CON_CTAT, CON_PTAT)에 응답하여 CTAT 전류 발생기(210)에서 발생되는 CTAT 전류 또는 PTAT 전류 발생기(220)에서 발생되는 PTAT 전류 중 어느 하나를 내부 전압 발생기(240)로 전송한다. 즉, 온도와 반비례하는 내부 전압을 생성할 경우 제1 제어 신호(CON_CTAT)가 활성화되어 CTAT 전류를 내부 전압 발생기(240)로 전송하고, 온도와 비례되는 내부 전압을 생성할 경우 제2 제어 신호(CON_PTAT)가 활성화되어 PTAT 전류를 내부 전압 발생기(240)로 전송한다.

따라서 제2 실시 예에 따른 내부 전압 발생기는 제1 및 제2 제어 신호(CON_CTAT, CON_PTAT)에 응답하여 온도와 반비례되도록 제어되는 내부 전압을 생성하거나 온도와 비례되도록 제어되는 내부 전압을 생성할 수 있다.

도 9는 본 발명의 또 다른 실시 예에 따른 내부 전압 발생기를 나타내는 구성도이다.

도 9를 참조하면, 내부 전압 발생기(300)는 CTAT 전류 발생기(310), 보상 전압 발생기(320), 전압 제어 회로(330), 및 내부 전압 발생기(340)를 포함한다.

CTAT 전류 발생기(310)는 CTAT 전류 특성을 갖는 전류 발생기이다. 본 발명에서는 CTAT 전류 발생기를 사용하였으나, CTAT 전류 발생기 대신 PTAT 전류 발생기를 사용할 수 있다.

보상 전압 발생기(320)의 내부 회로 및 동작은 본원의 제1 실시 예에 따른 내부 전압 발생기와 동일하므로 상세한 설명은 생략하도록 한다. 보상 전압 발생기(320)는 CTAT 전류 발생기(310)에서 출력된 CTAT 전류에 응답하여 온도에 반비례하는 온도 보상 전압(VTEMP)을 출력한다.

전압 제어 회로(330)는 제1 및 제2 제어 신호(CON_PTAT, CON_CTAT)에 응답하여 온도 보상 전압(VTEMP)을 제1 출력 노드(NI) 또는 제2 출력 노드(NJ)로 출력하고, 전압 제어기(331)에서 출력된 스텝 전압(VSTEP)을 제2 출력 노드(NJ) 또는 제1 출력 노드(NI)로 출력한다. 즉, 제2 제어 신호(CON_CTAT)에 응답하여 온도 보상 전압(VTEMP)이 제2 출력 노드(NJ)으로 출력될 경우, 전압 제어기(331)에서 출력된 스텝 전압(VSTEP)은 제1 출력 노드(NI)로 출력된다.

전압 제어 회로(330)는 전압 제어기(331), 제1 스위칭 회로(332), 및 제2 스위칭 회로(333)를 포함한다.

전압 제어기(331)는 전압 가산기 또는 전압 감산기로 구성될 수 있다.

제1 스위칭 회로(332)는 NMOS 트랜지스터(NM31 및 NM32)를 포함한다. NMOS 트랜지스터(NM31)는 제1 제어 신호(CON_PTAT)에 응답하여 온도 보상 전압(VTEMP)을 제1 출력 노드(NI)에 전송한다. NMOS 트랜지스터(NM32)는 제1 제어 신호(CON_CTAT)에 응답하여 온도 보상 전압(VTEMP)을 제2 출력 노드(NJ)에 전송한다.

제2 스위칭 회로(333)는 NMOS 트랜지스터(NM33 및 NM34)를 포함한다. NMOS 트랜지스터(NM33)는 제2 제어 신호(CON_CTAT)에 응답하여 스텝 전압(VSTEP)을 제1 출력 노드(NI)에 전송한다. NMOS 트랜지스터(NM34)는 제1 제어 신호(CON_PTAT)에 응답하여 스텝 전압(VSTEP)을 제2 출력 노드(NJ)에 전송한다.

내부 전압 발생기(340)는 전압 제어 회로(330)의 제1 및 제2 출력 노드(NI, NJ)를 통해 전송되는 전위를 서로 비교하고 이를 증폭하여 출력 전압(VOUT)을 생성한다.

내부 전압 발생기(340)는 제1 및 제2 저항부(341, 343) 및 OP 앰프(342)를 포함한다. 제1 및 제2 저항부(341, 343)는 OP 앰프(342)의 출력단과 제1 출력 노드(NI) 사이에 연결되어 출력 전압(VOUT)을 분배한 전압을 OP 앰프(342)의 정(+) 입력 단자와 연결된 노드(NK)에 전송한다. 이때 분배 전압은 제1 출력 노드(NI)의 전위에 따라 제어 된다. OP 앰프(342)는 노드(NK)와 제2 출력 노드(NJ)의 전위를 비교하고 이를 증폭하여 출력 전압(VOUT)을 생성한다.

상술한 본원 발명의 실시 예에 따르면, CTAT 전류 발생기 또는 PTAT 전류 발생기에서 출력된 전류를 이용하여 온도 보상 전압을 생성하고, 온도 보상 전압을 OP 앰프의 정(+) 또는 부(+) 입력 단자에 선택적으로 입력함으로써 생성되는 CTAT 특성 및 PTAT 특성에 따른 내부 전압(VOUT)을 생성할 수 있다.

110 : PTAT 전류 발생기 120 : 내부 전압 생성기
121 : 미러 회로 122 : 오프셋 회로
123 : OP 앰프

Claims

온도 변화에 비례하여 전류량이 변화하는 PTAT(proportional to absolute temperature) 전류를 생성하기 위한 PTAT 전류 생성기;
상기 PTAT 전류를 복사하여 복사 전류를 생성하고, 상기 복사 전류를 출력단의 저항에 인가하여 내부 전압을 생성하기 위한 미러 회로; 및
상기 복사한 전류량에 따라 상기 출력단에 인가되는 오프셋 전압을 조절하여 상기 내부 전압을 일정하기 유지하기 위한 오프셋 회로를 포함하는 반도체 메모리 소자의 내부 전압 발생기.
제 1 항에 있어서,
상기 PTAT 전류 생성기는 사이즈가 서로 다른 두 개의 BJT 트랜지스터를 포함하며, 상기 두 개의 BJT 트랜지스터의 온도에 따른 패스 전류량을 서로 비교하여 상기 PTAT 전류를 생성하는 내부 전압 발생기.
제 1 항에 있어서,
상기 미러 회로는 전원 전압과 상기 출력단 사이에 병렬 연결된 다수의 트랜지스터를 포함하며, 상기 다수의 트랜지스터는 상기 PTAT 전류에 응답하여 상기 출력단에 인가되는 복사 전류를 생성하는 내부 전압 발생기.
제 3 항에 있어서,
상기 미러 회로는 상기 다수의 트랜지스터 각각과 상기 출력단 사이에 연결되고, 다수의 선택 신호에 응답하여 각각 스위칭 동작하는 다수의 스위치 소자를 더 포함하는 내부 전압 발생기.
제 3 항에 있어서,
상기 다수의 트랜지스터는 사이즈가 서로 다른 내부 전압 발생기.
제 4 항에 있어서,
상기 오프셋 회로는 상기 오프셋 회로의 내부 노드에서 출력되는 피드백 전압과 온도 변화에 무관한 기준 전압을 비교하여 상기 오프셋 전압을 조절하기 위한 비교기를 포함하는 내부 전압 발생기.
제 6 항에 있어서,
상기 오프셋 회로는 상기 다수의 선택 신호에 응답하여 상기 출력단과 상기 내부 노드 사이의 저항 값을 제어하여 상기 피드백 전압을 조절하기 위한 내부 전압 발생기.
온도 변화에 비례하여 전류량이 변화하는 PTAT 전류를 생성하기 위한 PTAT 전류 생성기;
온도 변화에 반비례하여 전류량이 변화하는 CTAT(complementary to absolute temperature) 전류를 생성하기 위한 CTAT 전류 생성기;
제어 신호에 응답하여 상기 PTAT 전류와 상기 CTAT 전류 중 하나를 선택하여 출력하기 위한 선택 회로;
상기 선택 회로에 의해 선택된 상기 PTAT 전류 또는 상기 CTAT 전류를 복사하여 복사 전류를 생성하고, 상기 복사 전류를 출력단의 저항에 인가하여 내부 전압을 생성하기 위한 미러 회로; 및
상기 복사한 전류량에 따라 상기 출력단에 인가되는 오프셋 전압을 조절하여 상기 내부 전압을 일정하기 유지하기 위한 오프셋 회로를 포함하는 반도체 메모리 소자의 내부 전압 발생기.
제 8 항에 있어서,
상기 PTAT 전류 생성기는 사이즈가 서로 다른 두 개의 BJT 트랜지스터를 포함하며, 상기 두 개의 BJT 트랜지스터의 온도에 따른 패스 전류량을 서로 비교하여 상기 PTAT 전류를 생성하는 내부 전압 발생기.
제 8 항에 있어서,
상기 미러 회로는 전원 전압과 상기 출력단 사이에 병렬 연결된 다수의 트랜지스터를 포함하며, 상기 다수의 트랜지스터는 상기 PTAT 전류 또는 CTAT 전류에 응답하여 상기 출력단에 인가되는 복사 전류를 생성하는 내부 전압 발생기.
제 10 항에 있어서,
상기 미러 회로는 상기 다수의 트랜지스터 각각과 상기 출력단 사이에 연결되고, 다수의 선택 신호에 응답하여 각각 스위칭 동작하는 다수의 스위치 소자를 더 포함하는 내부 전압 발생기.
제 10 항에 있어서,
상기 다수의 트랜지스터는 사이즈가 서로 다른 내부 전압 발생기.
제 11 항에 있어서,
상기 오프셋 회로는 상기 오프셋 회로의 내부 노드에서 출력되는 피드백 전압과 온도 변화에 무관한 기준 전압을 비교하여 상기 오프셋 전압을 조절하기 위한 비교기를 포함하는 내부 전압 발생기.
제 13 항에 있어서,
상기 오프셋 회로는 상기 다수의 선택 신호에 응답하여 상기 출력단과 상기 내부 노드 사이의 저항 값을 제어하여 상기 피드백 전압을 조절하기 위한 내부 전압 발생기.
온도 변화에 반비례하여 전류량이 변화하는 CTAT 전류를 생성하기 위한 CTAT 전류 생성기;
상기 PTAT 전류를 복사하여 복사 전류를 생성하고, 상기 복사 전류를 출력단의 저항에 인가하여 상기 온도 변화에 따라 변화하는 온도 보상 전압을 생성하기 위한 온도 보상 전압 생성기;
상기 온도 보상 전압을 제1 출력 전압으로 출력하고 스텝 전압을 제2 출력 전압으로 출력하거나, 상기 온도 보상 전압을 상기 제2 출력 전압으로 출력하고 상기 스텝 전압을 상기 제1 출력 전압으로 출력하기 위한 전압 제어 회로; 및
상기 제1 출력 전압 및 상기 제2 출력 전압의 전위를 비교하고 이를 증폭하여 내부 전압을 생성하는 내부 전압 발생기를 포함하는 반도체 메모리 소자의 내부 전압 발생기.
제 15 항에 있어서,
상기 온도 보상 전압 생성기는 상기 CTAT 전류를 복사하여 복사 전류를 생성하고, 상기 복사 전류를 출력단의 저항에 인가하여 상기 온도 보상 전압을 생성하기 위한 미러 회로; 및
상기 복사한 전류량에 따라 상기 출력단에 인가되는 오프셋 전압을 조절하여 상기 온도 보상 전압을 일정하기 유지하기 위한 오프셋 회로를 포함하는 반도체 메모리 소자의 내부 전압 발생기.
제 16 항에 있어서,
상기 미러 회로는 전원 전압과 상기 출력단 사이에 병렬 연결된 다수의 트랜지스터를 포함하며, 상기 다수의 트랜지스터는 상기 CTAT 전류에 응답하여 상기 출력단에 인가되는 복사 전류를 생성하는 내부 전압 발생기.
제 16 항에 있어서,
상기 미러 회로는 상기 다수의 트랜지스터 각각과 상기 출력단 사이에 연결되고, 다수의 선택 신호에 응답하여 각각 스위칭 동작하는 다수의 스위치 소자를 더 포함하는 내부 전압 발생기.
제 16 항에 있어서,
상기 다수의 트랜지스터는 사이즈가 서로 다른 내부 전압 발생기.
제 18 항에 있어서,
상기 오프셋 회로는 상기 오프셋 회로의 내부 노드에서 출력되는 피드백 전압과 온도 변화에 무관한 기준 전압을 비교하여 상기 오프셋 전압을 조절하기 위한 비교기를 포함하는 내부 전압 발생기.
제 20 항에 있어서,
상기 오프셋 회로는 상기 다수의 선택 신호에 응답하여 상기 출력단과 상기 내부 노드 사이의 저항 값을 제어하여 상기 피드백 전압을 조절하기 위한 내부 전압 발생기.
제 15 항에 있어서,
상기 전압 제어 회로는 제어 신호에 응답하여 상기 온도 보상 전압을 상기 제1 출력 전압 또는 상기 제2 출력 전압으로 전송하기 위한 제1 선택 회로;
상기 스텝 전압을 생성하기 위한 전압 제어기; 및
상기 제어 신호에 응답하여 상기 스텝 전압을 상기 제2 출력 전압 또는 상기 제1 출력 전압으로 전송하기 위한 제2 선택 회로를 포함하는 내부 전압 발생기.
제 22 항에 있어서,
상기 전압 제어기는 전압 가산기 또는 전압 감산기로 구성되는 내부 전압 발생기.
제 15 항에 있어서,
상기 내부 전압 생성기는 상기 제1 출력 전압을 정 단자로 입력받고 상기 제2 출력 전압을 부 단자로 입력받아 이를 비교 증폭하여 상기 내부 전압을 생성하기 위한 OP 앰프를 포함하는 내부 전압 발생기.