KR20120045197A - 온도에 의존하는 저장 매체를 포함하는 메모리 장치 및 그 구동방법 - Google Patents

온도에 의존하는 저장 매체를 포함하는 메모리 장치 및 그 구동방법 Download PDF

Info

Publication number
KR20120045197A
KR20120045197A KR1020100106591A KR20100106591A KR20120045197A KR 20120045197 A KR20120045197 A KR 20120045197A KR 1020100106591 A KR1020100106591 A KR 1020100106591A KR 20100106591 A KR20100106591 A KR 20100106591A KR 20120045197 A KR20120045197 A KR 20120045197A
Authority
KR
South Korea
Prior art keywords
temperature
pulse
level
temperature sensing
pulse width
Prior art date
Application number
KR1020100106591A
Other languages
English (en)
Inventor
이승연
이현주
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020100106591A priority Critical patent/KR20120045197A/ko
Priority to US12/983,231 priority patent/US8331183B2/en
Priority to JP2011085969A priority patent/JP2012099203A/ja
Publication of KR20120045197A publication Critical patent/KR20120045197A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse

Abstract

온도에 의존하는 저장 매체를 포함하는 메모리 장치 및 그 구동방법을 개시한다. 개시된 메모리 장치는 내부 회로의 온도를 감지하여 온도 감지 신호를 출력하는 온도 감지 블록, 상기 온도 감지 신호를 입력받아, 펄스 제어 신호를 생성하는 전류 제어 블록, 및 상기 펄스 제어 신호에 응답하여 레벨 및 폭이 보정된 프로그램 펄스를 메모리 셀에 제공하는 라이트 드라이버 블록을 포함한다.

Description

온도에 의존하는 저장 매체를 포함하는 메모리 장치 및 그 구동방법{Semiconductor Memory Device Having Storage Medium Depending on Temperature And Method of Driving The Same}
본 발명은 반도체 집적 회로 및 그 구동방법에 관한 것으로, 보다 구체적으로는 온도에 의존하는 저장 매체를 포함하는 메모리 장치 및 그 구동방법에 관한 것이다.
비휘발성 메모리 장치는 전원이 차단될지라도 그들 내에 저장된 데이터들이 소멸되지 않는 특성이 있다. 이에 따라, 상기 비휘발성 메모리 장치들은 컴퓨터, 이동통신 단말기(mobile telecommunication system) 및 메모리 카드 등에 널리 채택되고 있다.
비휘발성 메모리 장치로서 대표적으로 플래쉬 메모리가 널리 사용되고 있다. 이오라같은 플래쉬 메모리는 적층 게이트 구조(stacked gate structure)를 갖는 메모리 셀 구조를 채택하고 있다. 이와 같은 플래쉬 메모리는 플래쉬 메모리 셀의 신뢰성 및 프로그램 효율을 향상시키기 위해서 상기 터널 산화막의 막질(film quality)이 개선되어야 하고 셀의 커플링 비율(coupling ratio)이 증가되어야 한다.
현재에는 플래쉬 메모리를 대신할 새로운 비휘발성 메모리 장치로서, 디램의 랜덤 억세스(random access) 특성을 갖는 상변화 메모리 장치에 대한 개발이 한창이다.
일반적으로 상변화 메모리 장치는 복수의 워드 라인, 및 복수의 워드 라인과 교차 배열되는 복수의 비트 라인을 포함하고, 워드 라인 및 비트 라인 교차점 각각에 상변화 메모리 셀이 구비된다.
상변화 메모리 셀은 워드 라인과 연결되는 스위칭 소자 및 스위칭 소자와 비트 라인 사이에 연결되는 가변 저항 소자로 구성될 수 있다. 가변 저항 소자는 상변화 물질로서, 제공되는 전류량에 의해 그것의 저항값이 변화되어, 메모리를 실현할 수 있다.
그런데, 상변화 메모리 셀의 가변 저항 소자에 제공되는 전류는 온도에 영향을 받는다. 즉, 고온에서는 상변화 물질이 상온에 비해 상대적으로 쉽게 물성 변화가 일어나는 한편, 저온에서는 상변화 물질이 상온에 비하 상대적으로 물성 변화가 일어나지 않는다. 그러므로, 온도에 무관하게 일정 프로그램 펄스를 제공할 경우, 온도에 따라 물성 변화 정도가 상이하여, 저항값이 상이해지고, 이로 인해 데이터 저장 오류를 유발할 수 있다.
따라서, 본 발명은 데이터 저장 오류를 방지할 수 있는 메모리 장치 및 그 구동방법을 제공하는 것이다.
상기한 본 발명의 일실시예에 따른 메모리 장치는, 내부 회로의 온도를 감지하여 온도 감지 신호를 출력하는 온도 감지 블록, 상기 온도 감지 신호를 입력받아, 펄스 제어 신호를 생성하는 전류 제어 블록, 및 상기 펄스 제어 신호에 응답하여 레벨 및 폭이 보정된 프로그램 펄스를 메모리 셀에 제공하는 라이트 드라이버 블록을 포함한다.
또한, 본 발명의 다른 실시예에 따른 메모리 장치의 구동방법은, 메모리 회로의 내부 온도를 측정하여 온도 감지 신호를 생성하는 단계, 상기 온도 감지 신호에 응답하여 복수의 펄스 제어 신호를 생성하는 단계, 및 상기 펄스 제어 신호에 응답하여, 온도에 따라 상이한 프로그램 펄스를 생성하는 단계를 포함한다.
본 발명에 의하면, 메모리 장치, 특히, 온도 의존적인 저장 매체를 포함하는 메모리 장치의 내부에 온도 감지 블록을 설치하고, 온도 감지 블록에서 생성되는 온도 감지 신호에 따라 내부 회로의 온도를 인지한다. 이에 따라, 내부 회로가 저온인 경우, 라이트 드라이버 블록은 상온보다 높고 넓은 펄스폭을 갖는 프로그램 펄스를 제공하고, 고온인 경우 상온 보다 낮고 좁은 펄스폭을 갖는 프로그램 펄스를 제공한다. 따라서, 온도 의존성을 갖는 저장 매체, 예를 들어, 상변화 물질의 상변화를 균일화할 수 있어, 데이터 저장 오류를 방지할 수 있고, 메모리 장치의 신뢰성을 확보할 수 있다.
또한, 본 실시예에서 저온 상태에서 전류 펄스를 인가하고자 할 때, 펄스 폭뿐만 아니라 레벨이 동시에 제어됨에 따라, 펄스 폭의 무제한적인 연장으로 인한 디스터번스 현상을 방지할 수 있다.
도 1은 본 발명의 실시예에 따른 상변화 메모리 장치의 블럭도,
도 2는 본 발명의 실시예에 따른 온도 감지 블록의 상세 블록도,
도 3은 본 발명의 실시예에 따른 밴드갭 신호 발생부의 출력 전압을 보여주는 그래프,
도 4는 본 발명의 실시예에 따른 온도 전압 생성부의 출력 전압을 보여주는 그래프,
도 5는 본 발명의 실시예에 따른 펄스 조절부의 내부 회로도,
도 6은 본 발명의 실시예에 따른 온도 코드 생성을 보여주는 타이밍도,
도 7은 본 발명의 실시예에 따른 레벨 조절부의 내부 회로도,
도 8은 본 발명의 실시예에 따른 제 1 드라이버의 출력 펄스를 보여주는 그래프, 및
도 9는 본 발명의 실시예에 따른 제 2 드라이버의 출력 펄스를 보여주는 그래프이다.
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 설명하도록 한다.
도 1은 본 발명의 일 실시예에 따른 상변화 메모리 장치의 개략적인 블럭도이다.
도 1을 참조하면, 본 실시예의 메모리 장치(10)는 온도 감지 블록(100), 전류 제어 블록(200), 라이트 드라이버 블록(300), 스위칭 블록(400) 및 메모리 셀(170)을 포함할 수 있다.
온도 감지 블록(100)은 도 2에 도시된 바와 같이, 밴드갭 신호 발생부(110) 및 온도 전압 발생부(150)를 포함한다. 밴드갭 신호 발생부(110)는 밴드갭 특성을 이용하여 온도 변화에 따라 가변되는 기준 전압(VREF_BG<1:N>)을 생성하는 온도 가변 전압 생성부(도시되지 않음) 및 온도에 무관한 기준 전압(VREF_BG0)을 생성하는 온도 무관 기준 전압 생성부(도시되지 않음)를 포함한다. 상기 온도 가변 전압 생성부는 도 3에 도시된 바와 같이, 온도에 비례하여 증대되는 복수의 온도 가변 기준 전압(VREF_BG<1:N>)을 생성하고, 상기 온도 무관 기준 전압 생성부는 온도에 무관한 일정한 레벨을 갖는 기준 전압(VREF_BG0)을 생성한다.
한편, 온도 전압 발생부(150)는 도 4에 도시된 바와 같이, 온도 가변 기준 전압(VREF_BG<1:n>) 및 온도 무관 기준 전압(VREF_BG0)을 이용하여, 온도 가변 구간마다, 일정 펄스(DET<1:N>), 즉 온도 감지 신호를 생성한다.
상기 전류 제어 블록(200)은 온도 감지 신호(DET<1:n>)를 입력받아, 전류 펄스의 폭 또는 펄스 세기를 조절하는 제어 신호들(P_Ctrl_r, P_Ctrl_s, L_Ctrl_r, L_Ctrl_s)을 상기 라이트 드라이버 블록(300)에 제공하도록 구성된다. 이와 같은 전류 제어 블록(200)은 펄스 폭 조절부(210) 및 레벨 조절부(250)로 구성될 수 있다.
상기 펄스 폭 조절부(210)는 상기 온도 감지 신호(DET<1:N>)에 응답하여, 펄스 폭 제어 신호(P_ctrl_r, P_ctrl_s)를 출력하도록 구성된다. 이와 같은 펄스 폭 조절부(210)는 상기 온도 감지 신호(DET<1:N>)에 따라 온도 코드가 입력되어 전압 전달 경로를 변경시키는 프로그램 스테이트 머신(program state machine)으로 구성될 수 있다. 본 실시예의 펄스 폭 조절부(210)는 도 5에 도시된 바와 같이, 초기 설정부(220), 펄스 폭 변경부(230), 베이스 전류 설정부(235) 및 초기 구동부(240)로 구성될 수 있다.
상기 초기 설정부(220)는 라이징/폴링 설정부(222) 및 모드 설정부(224)를 포함할 수 있다. 상기 라이징/폴링 설정부(222)는 바이패스부(N1), 구동 전압단(Vstand/Vhigh/Vlow) 및 상기 모드 설정부(224) 사이에 연결되는 라이징 설정부(SW11), 및 상기 구동 전압단(Vstand/Vhigh/Vlow)과 상기 바이패스부(N1) 사이에 연결되는 폴링 설정부(SW12)로 구성될 수 있다. 라이징 설정부(SW11) 및 폴링 설정부(SW12)는 서로 반대 위상을 갖는 제 1 및 제 2 콘트롤 신호(TITEMPOFF, TITEMPOFFb)에 응답하여 각각 구동된다. 예를 들어, 제 2 콘트롤 신호(TITEMPOFFb)가 인에이블되면, 라이징 설정부(SW11)가 구동되어 초기 전류 생성부(224) 및 펄스 변경부(230)에 전압 및 전류 전달이 이루어진다. 한편, 제 1 콘트롤 신호(TITEMPOFF)가 인에이블되면, 폴링 설정부(SW22)가 구동되어 상기 초기 설정부(220)에 제공되는 상기 구동 전압(Vstand, Vhigh, Vlow)이 바이패스부(N1)를 통해 그라운드되어 버린다. 이때, 상기 제 1 및 제 2 콘트롤 신호(TITEMPOFF,TITEMPOFFB)는 상기 온도 감지 신호(DET<1:n>)에서 파생되는 신호일 수 있다. 한편, 모드 설정부(224)는 병렬로 연결되는 제 1 레그(leg, 225) 및 제 2 레그(226)를 포함할 수 있다. 상기 제 1 및 제 2 레그(225,226) 각각은 라이징 설정부(SW11) 및 접지단 사이에 직렬로 연결되는 스위치 및 NMOS 트랜지스터로 구성될 수 있다. 이때, 제 1 및 제 2 레그(225,226)의 상기 스위치 각각은 제 1 입력 제어 신호(INC<0>) 및 제 2 입력 제어 신호(INC<1>)에 응답하여 구동된다. 여기서, 제 1 및 제 2 레그(225,226)의 선택적으로 구동되거나, 혹은 동시에 구동될 수 있으며, 제 1 및 제 2 레그(225,226)의 구동에 의해 셋 모드 또는 리셋 모드가 결정된다. 이때, 상기 구동 전압은 이후 설명될 레벨 조절부(250)에 의해 선택될것이다.
상기 펄스 폭 변경부(230)는 초기 설정부(220) 및 베이스 전류 생성부(235) 사이에 연결되며, 병렬로 연결된 복수의 레그들로 구성될 수 있다. 상기 레그들은 상기 모드 설정부(224)의 제 1 및 제 2 레그(225,226)와 마찬가지로, 직렬로 연결된 스위치 및 NMOS 트랜지스터로 구성될 수 있으며, 상기 펄스 폭 변경부(230)를 구성하는 복수의 상기 레그들은 서로 병렬로 연결된다. 또한, 상기 펄스 폭 변경부(230)를 구성하는 각 레그들의 스위치는 온도 감지 전압(DET<1:n>)에 의해 생성된 온도 코드(T1-TN)에 의해 구동될 수 있다. 상기 온도 코드(T1-TN)는 도 6에 도시된 바와 같이, 상기 온도 감지 신호(DET)에 의한 코딩에 의해 생성될 수 있다.
베이스 전류 생성부(235)는 NMOS 트랜지스터로 구성되며, 상기 NMOS 트랜지스터는 상기 바이패스부(N1), 상기 모드 설정부(224)의 NMOS 트랜지스터들 및 펄스 폭 변경부(230)를 구성하는 NMOS 트랜지스터들과 병렬로 연결되도록 구성된다. 이와같은 베이스 전류 생성부(235)는 초기 구동부(240)로부터 제공되는 신호에 응답하여, 상기 펄스 폭 변경부(230)의 비구동시 구동 전압(Vstand/Vwide/Vnar) 및 그것에 의해 생성되는 전류를 배출시켜 초기 전류를 설정한다. 이때, 상기 구동 전압은 상온 전압(Vstand), 상기 상온 전압(Vstand)보다 넓은 펄스 폭을 갖는 광폭 전압(Vwide) 및 상기 상온 전압(Vstand)보다 좁은 펄스 폭을 갖는 협폭 전압(Vnar)을 포함할 수 있다.
초기 구동부(240)는 NMOS 트랜지스터의 문턱 전압 이상의 전압을 지속적으로 공급하도록 구성된 회로부이다. 즉, 초기 구동부(240)는 바이패스부(N1), 모드 설정부(224)의 NMOS 트랜지스터들, 상기 펄스 폭 변경부(230)의 NMOS 트랜지스터들의 게이트 각각에 공통으로 게이트 전압을 제공한다. 이러한 초기 구동부(240)는 다이오드 형태로 연결된 NMOS 트랜지스터로 구성될 수 있으며, 상기 다이오드 형태로 연결된 NMOS 트랜지스터가 지속적으로 구동될 수 있도록, 상기 NMOS 트랜지스터의 게이트에 캐패시터(C1)가 연결될 수 있다.
이와 같은 구성을 갖는 펄스 폭 조절부(210)는 온도 감지 신호(DET<1:N>)에 의해 생성되는 온도 코드들(T1-TN)에 의해 펄스 폭 변경부(230)의 레그들이 선택적으로 구동된다. 즉, 펄스 폭 변경부(230)를 구성하는 상기 스위치들의 구동에 따라, 펄스 변경부(230)내의 전류 배출 패스(path)의 수가 변경된다. 이에 따라, 전류 배출 패스 수의 변화에 따라, 전류 방출량이 변경되어, 궁극적으로 펄스 폭이 조절된다. 여기서, 상기 펄스 폭 조절부(210)의 출력은 베이스 전류 생성부(235) 및 펄스 폭 변경부(230)로부터 배출되는 전류량의 합으로 결정된다.
예를 들어, 고온인 경우, 상대적으로 낮은 전류만으로도 상변화막의 구동이 가능하므로, 상변화막에 최소한의 전류만이 인가될 수 있도록 펄스 폭 변경부(230)의 온도 코드들(T1-TN)은 모두 디스에이블시키고, 베이스 전류 구동부(235)만을 구동시킨다.
상온인 경우, 베이스 전류 구동부(235) 및 펄스 폭 변경부(230)의 일부의 레그만이 구동되도록 온도 코드들(T1-TN)의 일부만을 인에이블시킨다.
한편, 저온의 경우, 상대적으로 고온의 전류가 요구됨에 따라, 최대한의 전류가 제공될 수 있도록 베이스 전류 구동부(235) 및 펄스 폭 변경부(230) 전체의 레그들이 모두 구동되도록 온도 코드들(T1-TN)을 모두 인에이블시킨다.
이에 따라, 저온에서는 상대적으로 큰 펄스 폭을 갖는 전류가 상기 상변화막에 제공되고, 고온에서는 상대적으로 작은 펄스 폭을 갖는 전류가 상기 상변화막에 제공된다.
이때, 상기 레그의 개수 및 온도 코드(T1-TN)는 온도 구간에 따라 그 수가 가변될 수 있다. 즉, 온도 대역별로 다양한 폭의 전류를 제공하기 위해서 보다 많은 수의 레그 및 온도 코드가 요구될 수 있다. 또한, 상기 펄스 조절부(210)는 상기 모드 설정부(224)의 동작에 따라, 리셋 펄스 제어 신호(P_ctrl_r) 또는 셋 펄스 제어 신호(P_ctrl_s)를 출력한다.
도 7을 참조하면, 레벨 조절부(250)는 전압 설정부(260), 레벨 설정부(270) 및 전위 공급부(280)로 구성될 수 있다.
먼저, 상기 전압 설정부(260)는 인에이블 신호(PGMPTEN)에 응답하여, 구동 전압(Vstan/Vwide/Vnar)을 상기 레벨 설정부(270)에 제공한다. 전압 설정부(260)는 인에이블 신호(PGMPTEN)에 응답하여 구동되는 인에이블 트랜지스터(PE), 및 상기 인에이블 트랜지스터(PE)의 출력 전압에 의해 상기 구동 전압 중 하나를 전달하는 스위칭 트랜지스터(ST)로 구성될 수 있다. 상기 인에이블 트랜지스터(PE)는 상기 인에이블 신호(PGMPTEN)에 응답하여 구동되도록 구성된다. 이때, 스위칭 트랜지스터(ST)의 게이트에는 캐패시터(C)가 연결될 수 있고, 그것의 게이트와 드레인 사이에 상기 인에이블 신호(PGMPTEN)에 의해 응답하는 스위치가 구비되어 있으며, 상기 인에이블 신호(PGMPTEN)의 인에이블시 상기 스위칭 트랜지스터(ST)는 다이오드 구동을 하게 된다.
레벨 설정부(270)는 병렬로 연결된 복수의 차동 레그를 포함한다. 각각의 차동 레그는 상기 인에이블 트랜지스터(PE)의 출력 신호에 응답하여 구동되는 PMOS 트랜지스터(P1-PN) 및 상기 PMOS 트랜지스터(P1-PN)의 드레인에 연결되며 레벨 카운팅 신호쌍(LVPNVCNT<0:N>,LVPNCNTb<0:N>)에 응답하여 구동되는 한 쌍의 차동 트랜지스터(PM1/PM2-PN/PN+1)로 구성된다. 상기 한 쌍의 차동 트랜지스터는 소스가 상호 연결된 PMOS 트랜지스터쌍으로서, 각각 레벨 카운팅 신호쌍(LVPNVCNT<0:N>,LVPNCNTb<0:N>)이 게이트에 입력된다.
이때, 복수의 차동 레그들을 구성하는 PMOS 트랜지스터는 순차적으로 큰 채널 길이(W)를 갖도록 설계될 수 있으며, 상기 레벨 카운팅 신호쌍(LVPNVCNT<0:N>,LVPNCNTb<0:N>)은 상기 온도 감지 신호(DET<1:n>)를 카운팅하여 생성되는 신호이다. 이와 같은 복수의 차동 레그는 그것을 구성하는 PMOS 트랜지스터들의 사이즈가 상이하므로, 각각을 흐르는 전류량에 차이가 있게 된다. 그러므로, 레벨 카운팅 신호쌍(LVPNVCNT<0:N>,LVPNCNTb<0:N>)의 전압차에 의해 레벨 설정부(270)의 출력 전류량의 변화된다.
예를 들어, 고온에서는 상온보다는 낮은 레벨이 전류값이 제공될 수 있도록 제일 작은 사이즈의 PMOS 트랜지스터를 구비한 하나의 차동 레그가 도통되도록 구동된다. 한편, 저온에서는 상온보다 높은 레벨의 전류값이 제공될 수 있도록, 전체 혹은 제일 큰 사이즈의 PMOS 트랜지스터를 구비한 적어도 하나의 차동 레그가 도통되도록 구동된다.
상기 전위 공급부(280)는 제 1 펌핑부(282) 및 제 2 펌핑부(284)를 포함한다. 제 1 펌핑부(282)는 정레벨 카운팅 신호(LVPNVCNT<0:N>)에 응답하는 차동 트랜지스터의 드레인에 연결되고, 제 2 펌핑부(284)는 부레벨 카운팅 신호(LVPNVCNTb<0:N>)에 응답하는 차동 트랜지스터의 드레인에 연결된다. 상기 제 1 펌핑부(282) 및 제 2 펌핑부(284)는 동일한 구성을 가질 수 있으며, 각각의 제 1 및 제 2 펌핑부는 게이트 및 드레인이 접속된 NMOS 트랜지스터(NM1,NM2), 및 그것의 게이트와 접지단 사이에 연결된 캐패시터를 포함한다. 이와 같은 레벨 조절부(270)는 레벨 카운팅 신호쌍(LVPNVCNT<0:N>,LVPNCNTb<0:N>)에 의한 차동 레그들의 구동 및 전위 공급부(280)의 구동에 의해 전류 레벨이 가변되어, 구동 전압들 중 어느 하나가 선택된다. 여기서, 레벨 조절부(250)의 출력 신호는 펄스 폭 조절부(210)의 모드 설정부(224)에 의해 리셋 레벨 조절 신호(L_Ctrl_r) 또는 셋 레벨 조절 신호(L_Ctrl_s)가 된다.
라이트 드라이버 블록(300)은 전류 제어 블록(200)에서 제공되는 제어 신호들(P_Ctrl_r, P_Ctrl_s, L_Ctrl_r, L_Ctrl_s)을 입력받아 저온, 상온 및 고온에 해당하는 보정된 셋/리셋 펄스(SET,RESET)를 출력한다. 라이트 드라이버 블록(300)은 리셋 구동에 관련된 제어 신호(P_Ctrl_r, L_Ctrl_r)를 입력받는 제 1 라이트 드라이버(310) 및 셋 구동에 관련된 제어 신호(P_Ctrl_s, L_Ctrl_s_을 위한 제 2 라이트 드라이버(320)로 구성될 수 있다.
상기 제 1 라이트 드라이버(310)는 온도 감지 신호를 이용하여 생성되는 상기 리셋 구동에 관련된 제어 신호(P_Ctrl_r, L_Ctrl_r)에 응답하여, 내부 회로가 온도가 저온(-25℃ 내지 25℃)인 경우, 상온(25℃ 내지 60℃)의 리셋 펄스(a)의 레벨보다 큰 제 1 레벨 및 상기 상온의 리셋 펄스(a)보다 넓은 제 1 펄스 폭을 갖는 제 1 저온용 리셋 펄스(b)를 생성하여 출력하거나, 상기 상온의 리셋 펄스(a)와 동일 펄스 폭을 갖고 상기 제 1 레벨보다 큰 제 2 레벨을 갖는 제 2 저온용 리셋 펄스(b)를 생성하여 출력한다. 또한, 제 1 라이트 드라이버(310)는 내부 회로의 온도가 고온(60℃ 이상)인 경우, 상온의 리셋 펄스(a)보다 낮은 제 3 레벨 및 작은 펄스 폭을 갖는 제 1 고온용 리셋 펄스(c) 및 상기 제 3 레벨보다 낮으면서 상기 상온의 리셋 펄스(a)의 펄스 폭과 동일한 제 2 고온용 리셋 펄스(c')를 생성할 수 있다.
한편, 제 2 라이트 드라이버(350)는 도 9에 도시된 바와 같이 내부 회로의 온도가 저온인 경우, 셋 구동에 관련된 제어 신호(P_Ctrl_s, L_Ctrl_s)에 응답하여, 상온의 셋 펄스(A)보다 큰 제 1 레벨 및 상기 상온의 셋 펄스(A)보다 큰 제 2 펄스 폭을 갖는 제 1 고온용 셋 펄스(B), 및 상기 상온의 셋 펄스(A)와 동일 펄스 폭을 가지면서 상기 제 1 레벨 이상의 제 2 레벨을 갖는 제 2 고온용 셋 펄스(B')를 생성한다. 또한, 제 2 라이트 드라이버(350)는 내부 회로의 온도가 고온인 경우, 상기 셋 구동에 관련된 제어 신호(P_Ctrl_s, L_Ctrl_s)에 응답하여, 상온의 셋 펄스(A)보다 낮은 제 3 레벨 및 상기 상온의 셋 펄스(A)보다 좁은 제 3 펄스 폭을 갖는 제 3 고온용 셋 펄스(C), 상기 제 3 고온용 셋 펄스(C)와 동일 레벨 및 동일 펄스 폭을 갖되 냉각 기울기가 상이한 제 4 고온용 셋 펄스(C') 및 상기 상온의 셋 펄스(A)보다 좁은 펄스 폭 및 낮은 레벨을 갖는 제 5 고온용 셋 펄스(C'')를 생성할 수 있다.
본 실시예에서는 저온 구동시 충분한 전류량을 제공할 수 있도록, 무한정 펄스 폭을 연장시키지 않고 레벨폭을 동시에 조절하므로써, 인접하는 메모리 셀에 발생되는 디스터번스 현상을 방지할 수 있다.
스위칭 블록(400)은 상기 제 1 라이트 드라이버(310)와 메모리 셀(170) 사이에 연결되는 제 1 스위치(SW1) 및 상기 제 2 라이트 드라이버(350)와 메모리 셀(170) 사이에 연결되는 제 2 스위치(SW2)로 구성될 수 있다. 상기 제 1 스위치(SW1)는 리셋 모드시 닫히게 설계되어, 상기 제 1 라이트 드라이버(310)와 메모리 셀(170) 사이에 전류 패스를 선택적으로 형성한다. 상기 제 2 스위치(SW2)는 셋 모드시 닫히게 설계되어, 상기 제 2 라이트 드라이버(350)와 상기 메모리 셀(170) 사이에 전류 패스를 선택적으로 형성한다.
메모리 셀(170)은 워드 라인(WL) 및 이와 교차하는 비트 라인(BL)을 포함한다. 상기 워드 라인(WL)에는 스위칭 소자가 연결되어 있고, 상기 스위칭 소자와 비트 라인(BL) 사이에는 저장 매체가 연결되어 있다. 본 실시예서 상기 스위칭 소자로는 다이오드가 이용되었고, 상기 저항 소자로는 상변화 물질이 이용될 수 있다. 하지만, 여기에 한정되지 않고, 온도 의존성을 가지면서 데이터를 저장할 수 있는 매체이면 모두 여기에 포함될 것이다.
이와 같은 본 실시예에 따른 메모리 장치는 내부 회로의 온도를 온도 감지 블록(100)을 통해 감지한다. 온도 감지 블록(100)에서 감지된 온도 감지 신호는 전류 제어 신호(200)에 입력되어, 모드별 온도에 따른 제어 신호들(P_Ctrl_r, P_Ctrl_s, L_Ctrl_r, L_Ctrl_s)을 생성한다.
상기 제어 신호들(P_Ctrl_r, P_Ctrl_s, L_Ctrl_r, L_Ctrl_s)은 라이트 드라이버 블록(300)에 입력되고, 상기 라이트 드라이버 블록(300)의 제 1 라이트 드라이버(310) 및 제 2 라이트 드라이버(350)는 상기 제어 신호들((P_Ctrl_r, P_Ctrl_s, L_Ctrl_r, L_Ctrl_s)에 응답하여 보정된 셋/리셋 펄스를 생성하여, 이를 메모리 셀(170)에 제공한다.
이때, 상기 내부 회로의 온도가 상온 이하의 저온인 경우, 상기 전류 제어 블록(200)에서는 상온보다 높은 레벨 및/또는 넓은 펄스 폭을 갖는 셋/리셋 펄스를 제공할 수 있도록 제어 신호를 출력한다. 이에 따라, 상온에 비해 상대적으로 낮은 상변화 환경을 갖는 저온의 상변화 물질에 상대적으로 높은 인텐서티의 전류 펄스가 가해져서, 상온 수준의 상변화를 달성할 수 있다.
한편, 상기 내부 회로의 온도가 고온인 경우, 상기 전류 제어 블록(200)은 상온보다 낮은 레벨 및/또는 좁은 펄스 폭을 갖는 셋/리셋 펄스를 제공한다. 이에 따라, 상대적으로 높은 상변화 환경을 갖는 고온의 상변화 물질에 상대적으로 낮은 인텐서티의 전류 펄스가 가해져서, 상온 수준에서 상변화가 일어나도록 한다.
따라서, 온도 의존성을 갖는 저장 매체, 예를 들어, 상변화 물질의 상변화를 균일화할 수 있어, 데이터 저장 오류를 방지할 수 있고, 메모리 장치의 신뢰성을 확보할 수 있다.
또한, 본 실시예에서 저온 상태에서 전류 펄스를 인가하고자 할 때, 펄스 폭뿐만 아니라 레벨이 동시에 제어됨에 따라, 펄스 폭의 무제한적인 연장으로 인한 디스터번스 현상을 방지할 수 있다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.
100 : 온도 감지 블록 110 : 밴드갭 신호 발생부
150 : 온도 전압 발생부 200: 전류 제어 블록
300 : 라이트 드라이버 블록 400 : 스위칭 블록
170 : 메모리 셀

Claims (20)

  1. 내부 회로의 온도를 감지하여, 온도 감지 신호를 출력하는 온도 감지 블록;
    상기 온도 감지 신호를 입력받아, 펄스 제어 신호를 생성하는 전류 제어 블록; 및
    상기 펄스 제어 신호에 응답하여, 레벨 및 폭이 보정된 프로그램 펄스를 메모리 셀에 제공하는 라이트 드라이버 블록을 포함하는 메모리 장치.
  2. 제 1 항에 있어서,
    상기 온도 감지 블록은,
    상기 온도에 따라 가변되는 기준 전압 및 온도에 무관한 기준 전압을 각각 생성하는 밴드갭 신호 발생부; 및
    상기 온도에 따라 가변되는 기준 전압 및 상기 온도에 무관한 기준 전압을 이용하여 상기 온도 감지 신호를 생성하는 온도 전압 발생부를 포함하는 메모리 장치.
  3. 제 1 항에 있어서,
    상기 전류 제어 블록은,
    상기 온도 감지 신호에 응답하여 상기 프로그램 펄스의 폭을 조절하는 펄스 폭 조절부를 포함하는 메모리 장치.
  4. 제 3 항에 있어서,
    상기 펄스 폭 조절부는
    상기 온도 감지 신호가 저온을 지시하는 경우, 상온의 프로그램 펄스 폭 보다 큰 폭을 갖는 상기 펄스 제어 신호를 제공하고,
    상기 온도 감지 신호가 고온을 지시하는 경우, 상기 상온의 프로그램 펄스 폭보다 좁은 폭을 갖는 상기 펄스 제어 신호를 제공하도록 구성되는 메모리 장치.
  5. 제 4 항에 있어서,
    상기 펄스 폭 조절부는,
    상기 프로그램 펄스의 동작 모드를 결정하고, 라이징 및 폴링 타임을 설정하도록 구성된 초기 설정부;
    상기 초기 설정부와 연결되며, 상기 온도 감지 신호를 이용하여 생성된 온도 코드에 응답하여, 펄스 폭을 조절하는 펄스 폭 변경부;
    상기 펄스 폭 변경부의 비구동시 일정 전류를 제공하는 베이스 전류 설정부; 및
    상기 펄스 폭 변경부를 지속적으로 구동시키는 초기 구동부를 포함하는 메모리 장치.
  6. 제 5 항에 있어서,
    상기 펄스 폭 변경부는 상기 초기 설정부와 접지단 사이에 병렬로 연결된 복수의 레그들을 포함하고,
    상기 레그는 상기 온도 코드에 응답하여 개폐되는 스위치, 및
    상기 스위치와 연결되며 일정 전압에 의해 상시 구동되도록 설계된 트랜지스터로 구성되며,
    상기 온도 코드는 상기 저온시 상기 복수의 레그를 구성하는 스위치들이 모두 닫히도록 생성되고, 상기 고온시 상기 복수의 레그를 구성하는 스위치들중 하나만이 닫히도록 생성되는 메모리 장치.
  7. 제 1 항에 있어서,
    상기 전류 제어 블록은 상기 온도 감지 신호에 응답하여 상기 프로그램의 레벨을 조절하는 레벨 조절부를 포함하는 메모리 장치.
  8. 제 7 항에 있어서,
    상기 레벨 조절부는 상기 온도 감지 신호가 저온을 지시하는 경우, 상온의 프로그램 펄스 레벨보다 큰 레벨을 갖는 상기 펄스 제어 신호를 제공하고,
    상기 온도 감지 신호가 고온을 지시하는 경우, 상기 상온의 프로그램 펄스 레벨보다 낮은 레벨을 갖는 상기 펄스 제어 신호를 제공하도록 구성되는 메모리 장치.
  9. 제 8 항에 있어서,
    상기 레벨 조절부는,
    인에이블 신호에 의해 생성되는 신호에 응답하여 구동되는 트랜지스터;
    상기 트랜지스터와 연결되며, 상기 온도 감지 신호를 카운팅한 레벨 카운팅 신호쌍을 입력받는 한 쌍의 차동 트랜지스터로 구성되는 레그를 복수개 포함하며,
    상기 복수 개의 레그들은 병렬로 연결되는 메모리 장치.
  10. 제 8 항에 있어서,
    상기 복수 개의 레그들을 구성하는 상기 트랜지스터는 그 사이즈가 상이한 것을 특징으로 하는 메모리 장치.
  11. 제 8 항에 있어서,
    상기 레벨 조절부는 출력 전위의 레벨을 펌핑시키는 전위 공급부를 더 포함하는 메모리 장치.
  12. 제 1 항에 있어서,
    상기 전류 제어 블록은,
    상기 온도 감지 신호에 응답하여 상기 프로그램 펄스의 폭을 조절하는 펄스 폭 조절부, 및
    상기 온도 감지 신호에 응답하여 폭이 조절된 프로그램 펄스의 레벨을 조절하는 레벨 조절부를 더 포함하는 메모리 장치.
  13. 제 12 항에 있어서,
    상기 펄스 폭 조절부는,
    상기 온도 감지 신호가 저온을 지시하는 경우, 상온의 프로그램 펄스 폭 보다 큰 폭 또는 동일한 폭을 갖는 상기 펄스 제어 신호를 제공하고,
    상기 온도 감지 신호가 고온을 지시하는 경우, 상기 상온의 프로그램 펄스 폭보다 좁은 폭을 갖는 상기 프로그램 펄스 제어 신호를 제공하도록 구성되는 메모리 장치.
  14. 제 13 항에 있어서,
    상기 레벨 조절부는
    상기 온도 감지 신호가 상기 저온을 지시하는 경우, 상온의 프로그램 펄스 레벨보다 큰 레벨을 갖는 상기 펄스 제어 신호를 제공하고,
    상기 온도 감지 신호가 상기 고온을 지시하는 경우, 상기 상온의 프로그램 펄스 레벨보다 낮은 레벨을 갖는 상기 펄스 제어 신호를 제공하도록 구성되는 메모리 장치.
  15. 제 1 항, 제 7 항 또는 제 13 항 중 어느 한 항에 있어서,
    상기 메모리 셀은 상변화 메모리 셀인 메모리 장치.
  16. 제 15 항에 있어서,
    상기 라이트 드라이버 블록은 리셋 구동을 위한 제 1 라이트 드라이버; 및
    셋 구동을 위한 제 2 라이트 드라이버를 포함하는 메모리 장치.
  17. 제 16 항에 있어서,
    상기 제 1 라이트 드라이버는 상기 저온시 상기 상온시의 상기 프로그램 펄스보다 큰 펄스 폭 및/또는 레벨을 가는 리셋 프로그램 펄스를 제공하고,
    상기 제 2 라이트 드라이버는 상기 고온시, 상기 상온시의 상기 프로그램 펄스보다 작은 펄스 폭, 작은 레벨 및/또는 완만한 기울기의 셋 프로그램 펄스를 제공하도록 구성되는 메모리 장치.
  18. 제 15 항에 있어서,
    상기 라이트 드라이버 블록 및 상기 메모리 셀 사이에 상기 제 1 라이트 드라이버 및 제 2 라이트 드라이버의 출력을 선택적으로 상기 메모리 셀에 제공하기 위한 스위칭 블록이 더 구비되는 메모리 장치.
  19. 메모리 회로의 내부 온도를 측정하여 온도 감지 신호를 생성하는 단계;
    상기 온도 감지 신호에 응답하여 복수의 펄스 제어 신호를 생성하는 단계; 및
    상기 펄스 제어 신호에 응답하여, 온도에 따라 상이한 프로그램 펄스를 생성하는 단계를 포함하는 메모리 장치의 구동 방법.
  20. 제 19 항에 있어서,
    상기 프로그램 펄스를 생성하는 단계는,
    상기 온도 감지 신호가 저온을 지시하는 경우, 상온에 비해 큰 펄스 폭 및/또는 큰 레벨을 갖는 프로그램 펄스를 생성하고,
    상기 온도 감지 신호가 고온을 지시하는 경우, 상온에 비해 작은 펄스 폭 및/또는 작은 레벨을 갖는 프로그램 펄스를 생성하는 메모리 장치의 구동방법.
KR1020100106591A 2010-10-29 2010-10-29 온도에 의존하는 저장 매체를 포함하는 메모리 장치 및 그 구동방법 KR20120045197A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020100106591A KR20120045197A (ko) 2010-10-29 2010-10-29 온도에 의존하는 저장 매체를 포함하는 메모리 장치 및 그 구동방법
US12/983,231 US8331183B2 (en) 2010-10-29 2010-12-31 Memory apparatus having storage medium dependent on temperature and method for driving the same
JP2011085969A JP2012099203A (ja) 2010-10-29 2011-04-08 温度に依存する記憶媒体を備えたメモリ装置及びその駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100106591A KR20120045197A (ko) 2010-10-29 2010-10-29 온도에 의존하는 저장 매체를 포함하는 메모리 장치 및 그 구동방법

Publications (1)

Publication Number Publication Date
KR20120045197A true KR20120045197A (ko) 2012-05-09

Family

ID=45996624

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100106591A KR20120045197A (ko) 2010-10-29 2010-10-29 온도에 의존하는 저장 매체를 포함하는 메모리 장치 및 그 구동방법

Country Status (3)

Country Link
US (1) US8331183B2 (ko)
JP (1) JP2012099203A (ko)
KR (1) KR20120045197A (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101193060B1 (ko) * 2010-04-30 2012-10-22 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 구동 방법
WO2012046638A1 (en) 2010-10-04 2012-04-12 Ricoh Company, Ltd. Electric element
US8472274B2 (en) 2011-03-02 2013-06-25 Apple Inc. Using temperature sensors with a memory device
KR101866293B1 (ko) * 2011-08-23 2018-06-14 삼성전자주식회사 라이트 신호 생성 회로 및 이를 포함하는 가변 저항 메모리 장치, 그 구동 방법
KR20130072842A (ko) * 2011-12-22 2013-07-02 에스케이하이닉스 주식회사 프로그램 펄스 발생 회로 및 이를 구비하는 비휘발성 메모리 장치
US9064563B2 (en) 2013-02-08 2015-06-23 Seagate Technology Llc Optimization of variable resistance memory cells
KR20150022241A (ko) * 2013-08-22 2015-03-04 에스케이하이닉스 주식회사 반도체 메모리 장치
US9418721B2 (en) 2014-01-21 2016-08-16 International Business Machines Corporation Determining and storing bit error rate relationships in spin transfer torque magnetoresistive random-access memory (STT-MRAM)
US9406368B2 (en) 2014-01-21 2016-08-02 International Business Machines Corporation Dynamic temperature adjustments in spin transfer torque magnetoresistive random-access memory (STT-MRAM)
US9646660B2 (en) * 2014-09-23 2017-05-09 Intel Corporation Selectable memory access time
KR102238647B1 (ko) 2014-10-01 2021-04-09 삼성전자주식회사 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법
US9437318B2 (en) 2014-10-24 2016-09-06 Sandisk Technologies Llc Adaptive program pulse duration based on temperature
US9489146B2 (en) * 2014-12-09 2016-11-08 Sandisk Technologies Llc Memory system and method for selecting memory dies to perform memory access operations in based on memory die temperatures
US10255960B2 (en) 2016-09-13 2019-04-09 Toshiba Memory Corporation Write pulse generator in a resistive memory
CN108109646A (zh) * 2016-11-24 2018-06-01 北京兆易创新科技股份有限公司 一种存储单元的编程方法及装置
CN111863092A (zh) * 2019-04-29 2020-10-30 北京兆易创新科技股份有限公司 一种控制擦除性能的方法以及装置
CN111863082B (zh) * 2019-04-29 2022-08-09 北京兆易创新科技股份有限公司 一种控制编程性能的方法和装置
US10839897B1 (en) * 2019-05-14 2020-11-17 Sandisk Technologies Llc Set/reset methods for crystallization improvement in phase change memories

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6735546B2 (en) * 2001-08-31 2004-05-11 Matrix Semiconductor, Inc. Memory device and method for temperature-based control over write and/or read operations
DE60227534D1 (de) * 2002-11-18 2008-08-21 St Microelectronics Srl Schaltung und Anordnung zur Tempeaturüberwachung von chalcogenische Elementen, insbesondere von Phasenänderungsspeicherelementen
KR100532462B1 (ko) 2003-08-22 2005-12-01 삼성전자주식회사 상 변화 메모리 장치의 기입 전류 량을 제어하는프로그래밍 방법 및 프로그래밍 방법을 구현하는 기입드라이버 회로
KR100618824B1 (ko) 2004-05-08 2006-08-31 삼성전자주식회사 상 변화 메모리 장치의 전류 펄스 폭을 제어하는 구동회로 및 프로그래밍 방법
US7113424B2 (en) 2004-11-23 2006-09-26 Infineon Technologies Ag Energy adjusted write pulses in phase-change memories
JP5255908B2 (ja) * 2008-05-27 2013-08-07 ルネサスエレクトロニクス株式会社 半導体集積回路およびその動作方法

Also Published As

Publication number Publication date
US8331183B2 (en) 2012-12-11
US20120106242A1 (en) 2012-05-03
JP2012099203A (ja) 2012-05-24

Similar Documents

Publication Publication Date Title
KR20120045197A (ko) 온도에 의존하는 저장 매체를 포함하는 메모리 장치 및 그 구동방법
JP5823249B2 (ja) 半導体メモリ素子の内部電圧発生器
US8385134B2 (en) Semiconductor integrated circuit device
US9312000B1 (en) Semiconductor apparatus
KR101748055B1 (ko) 감지 증폭기를 위한 저전압 전류 레퍼런스 발생기
US20190325958A1 (en) Devices and methods for writing to a memory cell of a memory
EP3174054A1 (en) Sense circuit for rram
KR100610024B1 (ko) 셀프 리프레쉬 모드를 가지는 반도체 메모리 장치 및 그의동작 방법
KR101212747B1 (ko) 커런트 제어 장치 및 이를 포함하는 상변화 메모리
KR20170124939A (ko) 데이터 기록을 위한 디바이스 및 방법
KR20160139564A (ko) 가변 전압 발생 회로 및 이를 포함하는 메모리 장치
US9257194B1 (en) Drain regulator for NOR flash memory
US9754640B1 (en) Sensing circuit and method utilizing voltage replication for non-volatile memory device
US20030012058A1 (en) Voltage and temperature compensated pulse generator
US9959915B2 (en) Voltage generator to compensate for process corner and temperature variations
KR20120011955A (ko) 반도체 메모리 장치 및 그 워드라인 디스차지방법
US10613571B2 (en) Compensation circuit for generating read/program/erase voltage
KR20200036036A (ko) 메모리를 프로그래밍하기 위한 방법 및 장치
KR20170011289A (ko) 반도체 메모리 장치 및 그 동작 방법
KR101201606B1 (ko) 반도체 장치의 고전압 스위치 회로
KR20150073487A (ko) 반도체 메모리 장치
US6781891B2 (en) Half power supply voltage generator and semiconductor memory device using the same
US20240153554A1 (en) Data readout circuit of resistive random access memory and resistive random access memory circuit
KR101391928B1 (ko) 고전압 생성 회로
KR20140074551A (ko) 레귤레이터 및 이를 포함한 반도체 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right