KR20120034618A - 전압을 공급하는 장치 - Google Patents
전압을 공급하는 장치 Download PDFInfo
- Publication number
- KR20120034618A KR20120034618A KR1020117027384A KR20117027384A KR20120034618A KR 20120034618 A KR20120034618 A KR 20120034618A KR 1020117027384 A KR1020117027384 A KR 1020117027384A KR 20117027384 A KR20117027384 A KR 20117027384A KR 20120034618 A KR20120034618 A KR 20120034618A
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- test
- integrated circuit
- power supply
- circuit device
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
집적 회로 디바이스의 내부의 전원 용량을 크게 하지 않고, 전류 공급 능력을 높게 한다. 집적 회로 디바이스와, 구동 전압을 발생하여 집적 회로 디바이스에 공급하는 전압 공급부를 구비하고, 집적 회로 디바이스는, 복수의 회로와, 복수의 회로 가운데 대응하는 회로를 구동하기 위한 구동 전압을 외부로부터 수취하는 복수의 전압 입력 단자와, 외부로부터 수취하는 구동 전압의 기준이 되는 기준 전압을 출력하는 기준 단자를 포함하고, 전압 공급부는, 기준 전압을 전력 증폭한 구동 전압을 발생하는 장치를 제공한다.
Description
본 발명은, 전압을 공급하는 장치에 관한 것이다.
복수의 피시험 디바이스(DUT라 하는 경우도 있다)를 병행하여 시험하는 시험 장치가 알려져 있다(예를 들면 특허 문헌 1 참조). 또한, DUT를 시험하기 위해서 필요한 기능을 하나의 칩에 실장한 시험용의 집적 회로 디바이스를 구비한 시험 장치도 알려져 있다(예를 들면 비특허 문헌 1 참조).
"B8501ES 프레스 릴리스",[online], 2009년 11월 19일, 일본 엔지니어링 주식회사, [2010년 4월 8일 검색], 인터넷〈URL: http://www.jec.co.jp/news_ b8501es.html>
그런데, 이러한 시험용의 집적 회로 디바이스는, 예를 들면 DUT에 공급해야 할 시험 신호의 수가 증가한 경우, 시험 신호를 출력하기 위해서 필요로 하는 전류 공급 능력을 크게 해야 했다.
상기 과제를 해결하기 위해서, 본 발명의 제1 태양에서는, 외부로부터 수취하는 구동 전압의 기준이 되는 기준값을 출력하는 기준 단자를 가지는 집적 회로 디바이스와, 상기 기준값에 따른 상기 구동 전압을 발생하여 상기 집적 회로 디바이스에 공급하는 전압 공급부를 포함하는 장치를 제공한다.
덧붙여 상기의 발명의 개요는, 본 발명의 필요한 특징의 모두를 열거한 것은 아니다. 또한, 이러한 특징군의 서브 콤비네이션도 또한 발명이 될 수 있다.
도 1은 본 발명의 실시 형태에 관한 시험 장치(10)의 구성을 복수의 DUT(200)와 함께 도시한다.
도 2는 본 발명의 실시 형태에 관한 시험 보드(20)의 구성을 나타낸다.
도 3은 본 발명의 실시 형태에 관한 시험부(30)의 구성을 나타낸다.
도 4는 본 발명의 실시 형태에 관한 입출력 회로(50)의 구성의 일례를 나타낸다.
도 5는 본 발명의 실시 형태에 관한 전원부(90)를 더 구비하는 시험 보드(20)의 구성을 나타낸다.
도 2는 본 발명의 실시 형태에 관한 시험 보드(20)의 구성을 나타낸다.
도 3은 본 발명의 실시 형태에 관한 시험부(30)의 구성을 나타낸다.
도 4는 본 발명의 실시 형태에 관한 입출력 회로(50)의 구성의 일례를 나타낸다.
도 5는 본 발명의 실시 형태에 관한 전원부(90)를 더 구비하는 시험 보드(20)의 구성을 나타낸다.
이하, 발명의 실시의 형태를 통해서 본 발명의 일 측면을 설명하지만, 이하의 실시 형태는 청구의 범위에 따른 발명을 한정하는 것이 아니고, 또한 실시 형태 중에서 설명되는 특징의 조합의 모두가 발명의 해결 수단에 필수라고는 할 수 없다.
도 1은 본 실시 형태에 관한 시험 장치(10)의 구성을 복수의 DUT(200)와 함께 도시한다. 시험 장치(10)는, 복수의 DUT(200)를 병행하여 시험한다. DUT(200)는, 일례로서 플래시 메모리 등의 비휘발성 메모리이다.
시험 장치(10)는, 복수의 시험 보드(20)와, 제어 보드(22)와, 디바이스 접속부(24)와, 시험 컨트롤러(26)와, 네크워크부(28)를 구비한다. 복수의 시험 보드(20)의 각각은, 1 또는 복수의 DUT(200)와 접속된다. 복수의 시험 보드(20)의 각각은, 접속된 1 또는 복수의 DUT(200)와의 사이에 신호를 주고 받아, 이러한 1 또는 복수의 DUT(200)를 시험한다.
제어 보드(22)는, 복수의 시험 보드(20)의 각각에 전원 전압을 공급한다. 또한, 제어 보드(22)는, 복수의 시험 보드(20)의 각각을 제어한다. 제어 보드(22)는, 일례로서 복수의 시험 보드(20)와 대응하는 DUT(200)와의 사이의 접속 상태를 제어한다. 시험 장치(10)는, 복수의 제어 보드(22)를 구비하여도 된다. 복수의 시험 보드(20) 및 제어 보드(22)는, 일례로서 해당 시험 장치(10)의 본체부인 테스트 헤드의 내부에 수납된다.
디바이스 접속부(24)는, 복수의 DUT(200)를 외부로부터 부착 및 분리 가능한 상태로 유지한다. 또한, 디바이스 접속부(24)는, 유지하고 있는 복수의 DUT(200)의 각각과 대응하는 시험 보드(20)와의 사이를 전기적으로 접속한다. 또한, 디바이스 접속부(24)는, 복수의 DUT(200)와 제어 보드(22)의 사이를 전기적으로 접속한다.
시험 컨트롤러(26)는, UDP/IP(User Datagram Protocol/Internet Protocol) 등의 통신 패킷을 복수의 시험 보드(20) 및 제어 보드(22)와 교환하여, 복수의 시험 보드(20) 및 제어 보드(22)를 제어한다. 또한, 시험 컨트롤러(26)는, 유저로부터의 정보를 입력받고, 유저에게 정보를 출력한다. 시험 컨트롤러(26)는, 일례로서 프로그램을 실행하는 컴퓨터이다. 시험 컨트롤러(26)는, 유저로부터의 지시에 따라 프로그램을 실행하여, 해당 시험 장치(10)를 제어한다.
네크워크부(28)는, 복수의 시험 보드(20) 및 제어 보드(22)와, 시험 컨트롤러(26)의 사이를 통신 가능하게 접속한다. 네크워크부(28)는, Ethernet(등록 상표) 등의 고속 시리얼 버스를 중계하는 허브이다.
도 2는 본 실시 형태에 관한 시험 보드(20)의 구성을 나타낸다. 시험 보드(20)는, 복수의 시험부(30)와, 복수의 서브 컨트롤러(32)와, 복수의 메모리(34)와, 보드 컨트롤러(36)를 가진다. 예를 들면, 시험 보드(20)를 구성하는, 복수의 시험부(30), 복수의 서브 컨트롤러(32), 복수의 메모리(34) 및 보드 컨트롤러(36)는 하나의 기판에 실장된다. 이 경우에, 보드 컨트롤러(36) 및 시험부(30) 등은, 서브 기판에 실장되고 나서 커넥터에 의해 하나의 기판에 접속되어도 된다.
복수의 시험부(30)의 각각은, 논리 패턴 및 기대값 패턴 등을 순차적으로 발생하기 위한 시컨스를 나타내는 시험 프로그램을 실행하여, 하나의 DUT(200)를 시험한다. 복수의 시험부(30)의 각각은, 대응하는 하나의 DUT(200)와의 사이에 시험 프로그램에 나타난 논리 패턴의 신호를 송수신함으로써, 대응하는 하나의 DUT(200)를 시험한다. 예를 들면 DUT(200)가 비휘발성 메모리이면, 복수의 시험부(30)의 각각은, 대응하는 DUT(200) 내의 어드레스 위치마다의 셀의 양부를 검출한다.
또한, 복수의 시험부(30)는, 각각이 독립적으로 시험을 실행한다. 예를 들면, 복수의 시험부(30)는, 동일한 타이밍에 시험을 개시한 경우라도, 대응하는 DUT(200) 상태에 따라 송수신하는 신호 및 타이밍이 다르다.
복수의 서브 컨트롤러(32)의 각각은, 복수의 시험부(30) 가운데 서로 다른 1 또는 복수의 시험부(30)에 접속된다. 본 예에서는, 복수의 서브 컨트롤러(32)의 각각은, 2개의 시험부(30)에 접속된다. 복수의 메모리(34)의 각각은, 복수의 서브 컨트롤러(32)의 각각에 일대일로 대응한다. 복수의 메모리(34)의 각각은, 대응하는 서브 컨트롤러(32)에 의해 데이터가 기입 및 판독된다.
복수의 서브 컨트롤러(32)의 각각은, 대응하는 시험부(30)와 보드 컨트롤러(36)의 사이의 데이터의 전송을 제어한다. 또한, 복수의 서브 컨트롤러(32)의 각각은, 시험부(30)의 내부 메모리에 기억된 시험 결과를 독출하여, 메모리(34)에 기억시킨다. 예를 들면 DUT(200)가 비휘발성 메모리이면, 불량 어드레스의 위치를 나타내는 페일 데이터를 대응하는 시험부(30)의 내부 메모리로부터 독출하여, 대응하는 메모리(34)에 기억시킨다. 또한, 복수의 서브 컨트롤러(32)의 각각은, 대응하는 시험부(30)로부터의 지시에 따라, 대응하는 메모리(34)에 기억된 시험 프로그램을 독출하여 대응하는 시험부(30)에 전송한다.
보드 컨트롤러(36)는, 네크워크부(28)를 통해서 시험 컨트롤러(26)와 통신 패킷의 교환을 한다. 또한, 보드 컨트롤러(36)는, 시험 컨트롤러(26)로부터 공급된 통신 패킷에 포함되는 명령에 기초하여, 복수의 시험부(30) 가운데 지정된 시험부(30)에 대해서 데이터를 기입한다. 이에 의해, 보드 컨트롤러(36)는, 시험 컨트롤러(26)로부터 공급된 명령에 따라, 복수의 시험부(30)의 각각을 제어할 수 있다.
또한, 보드 컨트롤러(36)는, 통신 패킷에 포함되는 명령에 기초하여, 복수의 시험부(30) 가운데 지정된 시험부(30) 또는 메모리(34)로부터 데이터를 독출한다. 이에 의해, 보드 컨트롤러(36)는, 시험 컨트롤러(26)로부터 공급된 명령에 따라, 지정된 시험부(30)의 시험 결과 등을 시험 컨트롤러(26)에 전송할 수 있다.
도 3은 본 실시 형태에 관한 시험부(30)의 구성을 나타낸다. 시험부(30)는, 집적 회로 디바이스(40)와, 전원 공급부(42)를 구비한다. 집적 회로 디바이스(40)는, 일례로서 1 또는 복수의 칩을 패키지화한 디바이스이다. 전원 공급부(42)는, 구동 전압을 발생하여 집적 회로 디바이스(40)에 공급한다.
집적 회로 디바이스(40)는, 시험 회로(48)와, 복수의 입출력 회로(50)와, 복수의 전압 입력 단자(54)와, 전압 설정부(56)와, 기준 단자(58)를 가진다.
시험 회로(48)는, DUT(200)에 공급해야 하는 시험 신호의 논리를 나타내는 논리 패턴을, DUT(200)의 복수의 핀의 각각에 대응하여 발생한다. 또한, 시험 회로(48)는, DUT(200)의 복수의 핀의 각각으로부터 출력된 응답 신호의 수신값과 해당 응답 신호의 기대값을 비교하여, 대응하는 DUT(200)의 각각의 어드레스 위치마다의 양부를 판정한다.
복수의 입출력 회로(50)의 각각은, DUT(200)의 복수의 핀의 각각에 접속된다. 복수의 입출력 회로(50)의 각각은, 시험 회로(48)로부터 대응하는 논리 패턴을 수취하여, 수취한 논리 패턴에 따른 전압 레벨의 시험 신호를 출력한다. 복수의 입출력 회로(50)의 각각은, 일례로서 수취한 논리 패턴에 따라 H 논리 전압 또는 L 논리 전압의 시험 신호를 출력한다. 또한, 복수의 입출력 회로(50)의 각각은, 일례로서 수취한 논리 패턴에 따라, 대응하는 핀을 종단 저항을 통해서 종단 전압에 접속한다.
또한, 복수의 입출력 회로(50)의 각각은, 대응하는 DUT(200)의 대응하는 핀으로부터 응답 신호를 입력한다. 복수의 입출력 회로(50)의 각각은, 입력한 응답 신호의 레벨을 임계값 레벨과 비교하여, 응답 신호의 값을 나타내는 논리 신호를 시험 회로(48)에 공급한다.
여기서, 복수의 입출력 회로(50)의 각각은, 외부의 전원 공급부(42)로부터 공급된 구동 전압을 수취하여, 수취한 구동 전압에 의해 동작한다. 복수의 입출력 회로(50)의 각각은, 일례로서 구동 전압으로서 H 논리 전압 및 L 논리 전압을 수취한다. 이에 의해, 복수의 입출력 회로(50)의 각각은, 외부의 전원 공급부(42)의 전력에 의해 시험 신호를 출력할 수 있다. 또한, 복수의 입출력 회로(50)의 각각은, 구동 전압으로서 종단 전압을 수취한다. 이에 의해, 복수의 입출력 회로(50)의 각각은, 외부의 전원 공급부(42)의 전력에 의해 대응하는 핀을 종단시킬 수 있다.
복수의 전압 입력 단자(54)의 각각은, 복수의 입출력 회로(50)의 각각에 대응하여 설치되어, 대응하는 입출력 회로(50)를 구동하기 위한 구동 전압을 외부의 전원 공급부(42)로부터 수취한다. 본 예에서는, 집적 회로 디바이스(40)는, 복수의 입출력 회로(50)의 각각에 대응하여, 제1 전압 입력 단자(54-1), 제2 전압 입력 단자(54-2) 및 제3 전압 입력 단자(54-3)를 가진다.
제1 전압 입력 단자(54-1)는, H 논리 전압을 전원 공급부(42)로부터 수취한다. 제2 전압 입력 단자(54-2)는, L 논리 전압을 전원 공급부(42)로부터 수취한다. 제3 전압 입력 단자(54-3)는, 종단 전압을 전원 공급부(42)로부터 수취한다. 이에 의해, 복수의 입출력 회로(50)의 각각은, 외부의 전원 공급부(42)로부터 구동 전압을 수취할 수 있다.
전압 설정부(56)는, 외부로부터 수취하는 구동 전압의 기준이 되는 기준값을 발생한다. 보다 구체적으로는, 전압 설정부(56)는, 복수의 입출력 회로(50)에 공급해야 하는 구동 전압과 동일한 기준 전압을 기준값으로서 발생한다.
본 예에서는, 전압 설정부(56)는, 제1 설정부(62)와, 제2 설정부(64)와, 제3 설정부(66)를 가진다. 제1 설정부(62)는, H 논리 전압과 동일한 제1 기준 전압을 발생한다. 제2 설정부(64)는, L 논리 전압과 동일한 제2 기준 전압을 발생한다. 제3 설정부(66)는, 종단 전압과 동일한 제3 기준 전압을 발생한다. 제1 설정부(62), 제2 설정부(64) 및 제2 설정부(64)는, 일례로서 DA 컨버터이다.
기준 단자(58)는, 전압 설정부(56)에 의해 발생된 기준값을 외부에 출력한다. 보다 구체적으로는, 기준 단자(58)는, 전압 설정부(56)에 의해 발생된 기준 전압을 기준값으로서 외부에 출력한다. 본 예에서는, 집적 회로 디바이스(40)는, 제1 기준 단자(58-1)와, 제2 기준 단자(58-2)와, 제3 기준 단자(58-3)를 가진다. 제1 기준 단자(58-1)는, 제1 설정부(62)에 의해 발생된 제1 기준 전압을 외부에 출력한다. 제2 기준 단자(58-2)는, 제2 설정부(64)에 의해 발생된 제2 기준 전압을 외부에 출력한다. 제3 기준 단자(58-3)는, 제3 설정부(66)에 의해 발생된 제3 기준 전압을 외부에 출력한다.
전원 공급부(42)는, 집적 회로 디바이스(40)로부터 출력된 기준값에 따른 구동 전압을 발생하여 집적 회로 디바이스(40)에 공급한다. 보다 구체적으로는, 전원 공급부(42)는, 기준 단자(58)로부터 출력된 기준 전압을, 전류 버퍼 회로에 의해 전력 증폭한 구동 전압을 발생한다. 즉, 전원 공급부(42)는, 구동 전압을 일정하게 하고, 전류를 부하에 따라 증폭한다.
본 예에서, 전원 공급부(42)는, 제1 공급부(72)와, 제2 공급부(74)와, 제3 공급부(76)를 가진다. 제1 공급부(72)는, 제1 기준 전압을 전력 증폭한 H 논리 전압을 발생한다. 제2 공급부(74)는, 제2 기준 전압을 전력 증폭한 L 논리 전압을 발생한다. 제3 공급부(76)는, 제3 기준 전압을 전력 증폭한 종단 전압을 발생한다.
또한, 전원 공급부(42)는, 발생한 구동 전압을, 집적 회로 디바이스(40)의 복수의 전압 입력 단자(54)의 각각에 분배하여 공급한다. 전원 공급부(42)는, 일례로서 구동 전압의 출력단과 복수의 전압 입력 단자(54)의 각각을 접속하는 복수의 배선을 통해서, 구동 전압을 공급한다.
이상과 같은 구성의 시험부(30)에 의하면, 집적 회로 디바이스(40)로부터 DUT(200)에 공급해야 하는 시험 신호의 수가 많은 경우라도, 집적 회로 디바이스(40)의 내부의 전원을 크게 하지 않고, 전류 공급 능력을 높게 할 수 있다.
또한, 집적 회로 디바이스(40)는, 복수의 입출력 회로(50)의 각각에 공급해야 하는 구동 전압이 같은 값인 경우, 복수의 전압 입력 단자(54)를 내부에서 접속 하는 접속선을 더 가져도 된다. 이에 의해, 집적 회로 디바이스(40)는, 복수의 입출력 회로(50)로부터 출력되는 시험 신호의 전압을 정확하게 동일 레벨로 할 수 있다.
도 4는 본 실시 형태에 관한 입출력 회로(50)의 구성을 나타낸다. 입출력 회로(50)는, 일례로서 입출력 단자(78)와, 드라이버(80)와, 제1 컴퍼레이터(82)와, 제2 컴퍼레이터(84)와, 종단 저항(86)과, 스위치(88)를 포함한다. 입출력 단자(78)는, DUT(200)에서의 대응하는 핀에 접속된다.
드라이버(80)는, 시험 회로(48)로부터 발생된 논리 패턴이 입력단에게 주어지고, 출력단이 입출력 단자(78)에 접속된다. 그리고, 드라이버(80)는, H 논리를 나타내는 논리 패턴을 수취한 것에 따라, 제1 전압 입력 단자(54-1)를 통해서 수취한 H 논리 전압 VIH를 출력한다. 또한, 드라이버(80)는, L 논리를 나타내는 논리 패턴을 수취한 것에 따라, 제2 전압 입력 단자(54-2)를 통해서 수취한 L 논리 전압 VIL를 출력한다.
제1 컴퍼레이터(82)는, 마이너스측 입력단에, 응답 신호가 H 논리인지 여부를 판정하기 위한 H측 임계값 전압 VOH를 수취한다. 또한, 제1 컴퍼레이터(82)는, 플러스측 입력단이 입출력 단자(78)에 접속된다. 그리고, 제1 컴퍼레이터(82)는, 입출력 단자(78)을 통해서 수취한 응답 신호가 H측 임계값 전압 VOH 이상인지 여부를 나타내는 논리 신호를 출력한다.
제2 컴퍼레이터(84)는, 플러스측 입력단에, 응답 신호가 L 논리인지 여부를 판정하기 위한 L측 임계값 전압 VOL을 수취한다. 또한, 제2 컴퍼레이터(84)는, 마이너스측 입력단이 입출력 단자(78)에 접속된다. 그리고, 제2 컴퍼레이터(84)는, 입출력 단자(78)를 통해서 수취한 응답 신호가 L측 임계값 전압 VOL 이하인지 여부를 나타내는 논리 신호를 출력한다.
종단 저항(86)은, DUT(200)의 핀을 종단하는 저항값을 가진다. 종단 저항(86)은, 일례로서 50Ω또는 75Ω의 저항값을 가진다. 종단 저항(86)은, 일단이 스위치(88)를 통해서 입출력 단자(78)에 접속되고, 타단에 제3 전압 입력 단자(54-3)를 통해서 수취한 종단 전압 VT가 공급된다. 스위치(88)는, 대응하는 핀을 종단하는 것을 나타내는 논리 패턴을 수취한 것에 따라 입출력 단자(78)와 종단 저항(86)을 접속하고, 대응하는 핀을 종단하는 것 이외의 논리 패턴을 수취한 것에 따라 입출력 단자(78)와 종단 저항(86)을 개방한다.
이러한 구성의 입출력 회로(50)는, 외부의 전원 공급부(42)에 의해 공급된 구동 전압에 기초하여 시험 신호를 출력할 수 있다. 또한, 이러한 입출력 회로(50)는, DUT(200)의 대응하는 핀을, 종단 저항을 통해서 외부의 전원 공급부(42)에 의해 공급된 종단 전압에 접속할 수 있다.
도 5는 복수의 전원부(90)를 더 구비한 시험 보드(20)의 구성을 나타낸다. 복수의 시험 보드(20)의 각각은, 복수의 전원부(90)를 더 구비하는 구성이어도 된다.
복수의 전원부(90)의 각각은, 복수의 집적 회로 디바이스(40)의 각각에 일대일로 대응하여 설치된다. 본 예에서는, 복수의 전원부(90)의 각각은, 대응하는 시험부(30) 내에 설치된다.
복수의 전원부(90)의 각각은, 외부 전원으로부터 공급된 전압을 미리 정해진 변동 범위에 안정화한 전원 전압을 생성한다. 복수의 전원부(90)의 각각은, 일례로서 외부 전원으로부터 공급된 전압을 강압하여, 미리 정해진 변동 범위(예를 들면, 5 볼트의 ±5%의 범위)에 안정화한 전원 전압을 생성한다. 그리고, 복수의 전원부(90)의 각각은, 대응하는 집적 회로 디바이스(40)에, 생성한 전원 전압을 공급한다.
이러한 시험 보드(20)에 의하면, 집적 회로 디바이스(40)가 허용하는 전원 전압의 변동 범위가, 외부 전원으로부터 출력되는 전압의 변화량보다도 좁은 경우라도, 집적 회로 디바이스(40)를 안정적으로 동작시킬 수 있다.
이상, 본 발명을 실시의 형태를 이용해 설명했지만, 본 발명의 기술적 범위는 상기 실시의 형태에 기재된 범위에는 한정되지 않는다. 상기 실시의 형태에, 다양한 변경 또는 개량을 더하는 것이 가능하다는 것이 당업자에게 분명하다. 그와 같은 변경 또는 개량을 더한 형태도 본 발명의 기술적 범위에 포함될 수 있는 것이, 청구의 범위의 기재로부터 분명하다.
청구의 범위, 명세서, 및 도면 중에서 나타낸 장치, 시스템, 프로그램, 및 방법에서의 동작, 순서, 스텝, 및 단계 등의 각 처리의 실행 순서는, 특별히 「보다 전에」, 「앞서며」등으로 명시하고 있지 않고, 또한, 전의 처리의 출력을 후의 처리로 이용하지 않는 한, 임의의 순서로 실현할 수 있다는 것에 유의해야 한다. 청구의 범위, 명세서, 및 도면 중의 동작 플로우에 관해서, 편의상 「우선,」, 「다음으로,」등을 이용하여 설명했다고 해도, 이 순서로 실시하는 것이 필수인 것을 의미하는 것은 아니다.
10 시험 장치
20 시험 보드
22 제어 보드
24 디바이스 접속부
26 시험 컨트롤러
28 네크워크부
30 시험부
32 서브 컨트롤러
34 메모리
36 보드 컨트롤러
40 집적 회로 디바이스
42 전원 공급부
48 시험 회로
50 입출력 회로
54 전압 입력 단자
56 전압 설정부
58 기준 단자
62 제1 설정부
64 제2 설정부
66 제3 설정부
72 제1 공급부
74 제2 공급부
76 제3 공급부
78 입출력 단자
80 드라이버
82 제1 컴퍼레이터
84 제2 컴퍼레이터
86 종단 저항
88 스위치
90 전원부
200 DUT
20 시험 보드
22 제어 보드
24 디바이스 접속부
26 시험 컨트롤러
28 네크워크부
30 시험부
32 서브 컨트롤러
34 메모리
36 보드 컨트롤러
40 집적 회로 디바이스
42 전원 공급부
48 시험 회로
50 입출력 회로
54 전압 입력 단자
56 전압 설정부
58 기준 단자
62 제1 설정부
64 제2 설정부
66 제3 설정부
72 제1 공급부
74 제2 공급부
76 제3 공급부
78 입출력 단자
80 드라이버
82 제1 컴퍼레이터
84 제2 컴퍼레이터
86 종단 저항
88 스위치
90 전원부
200 DUT
Claims (9)
- 외부로부터 수취하는 구동 전압의 기준이 되는 기준값을 출력하는 기준 단자를 가지는 집적 회로 디바이스; 및
상기 기준값에 따른 상기 구동 전압을 발생하여 상기 집적 회로 디바이스에 공급하는 전압 공급부
를 포함하는,
장치.
- 제1항에 있어서,
상기 집적 회로 디바이스는, 상기 구동 전압과 동일한 기준 전압을 상기 기준값으로서 출력하고,
상기 전압 공급부는, 상기 기준 전압을 전력 증폭한 상기 구동 전압을 발생하는,
장치.
- 제1항 또는 제2항에 있어서,
상기 집적 회로 디바이스는, 복수의 회로와, 상기 복수의 회로 가운데 대응하는 회로를 구동하기 위한 상기 구동 전압을 외부로부터 수취하는 복수의 전압 입력 단자를 포함하고,
상기 전압 공급부는, 상기 구동 전압을 상기 복수의 전압 입력 단자의 각각에 분배하여 공급하는,
장치.
- 제3항에 있어서,
상기 집적 회로 디바이스는, 상기 복수의 전압 입력 단자를 내부에서 접속하는 접속선을 포함하는,
장치.
- 제1항 내지 제4항 중 어느 한 항에 있어서,
상기 집적 회로 디바이스는, 피시험 디바이스를 시험하는,
장치.
- 제5항에 있어서,
상기 집적 회로 디바이스는, 상기 피시험 디바이스에 대해서 신호를 공급하는 복수의 드라이버를 포함하고,
상기 전압 공급부는, 상기 복수의 드라이버가 출력하는 시험 신호의 H 논리 전압 및 L 논리 전압을 상기 구동 전압으로서 발생하는,
장치.
- 제5항 또는 제6항에 있어서,
상기 집적 회로 디바이스는, 상기 피시험 디바이스의 핀을 종단시키는 종단 저항을 포함하고,
상기 전압 공급부는, 상기 종단 저항을 통해서 상기 핀에 접속하는 종단 전압을 상기 구동 전압으로서 발생하는,
장치.
- 제1항 내지 제7항 중 어느 한 항에 있어서,
상기 장치는, 피시험 디바이스를 시험하는 복수의 시험 보드를 구비하는 시험 장치이고,
상기 복수의 시험 보드의 각각은,
각각이 피시험 디바이스를 시험하는 복수의 상기 집적 회로 디바이스;
복수의 상기 전압 공급부; 및
상기 복수의 집적 회로 디바이스의 각각에 대응하여 설치되어, 외부 전원으로부터 공급된 전압을 미리 정해진 변동 범위에 안정화한 전원 전압을 생성하여 대응하는 집적 회로 디바이스에 공급하는 복수의 전원부
를 포함하는,
장치.
- 제8항에 있어서,
상기 복수의 전원부는, 상기 외부 전원으로부터 공급된 전압을 강압하여 상기 전원 전압을 생성하는,
장치.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010095141A JP2011226854A (ja) | 2010-04-16 | 2010-04-16 | 電圧を供給する装置 |
JPJP-P-2010-095141 | 2010-04-16 | ||
PCT/JP2011/000778 WO2011129044A1 (ja) | 2010-04-16 | 2011-02-10 | 電圧を供給する装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20120034618A true KR20120034618A (ko) | 2012-04-12 |
KR101374339B1 KR101374339B1 (ko) | 2014-03-17 |
Family
ID=44798434
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020117027384A KR101374339B1 (ko) | 2010-04-16 | 2011-02-10 | 전압을 공급하는 장치 |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP2011226854A (ko) |
KR (1) | KR101374339B1 (ko) |
TW (1) | TW201205101A (ko) |
WO (1) | WO2011129044A1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106405441B (zh) * | 2016-11-13 | 2023-08-04 | 深圳市迅特通信技术股份有限公司 | 一种光模块的老化测试装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2977593B2 (ja) | 1990-09-25 | 1999-11-15 | 安藤電気株式会社 | Icテスタの3値出力回路 |
JP3196756B2 (ja) | 1999-02-24 | 2001-08-06 | 日本電気株式会社 | 半導体集積回路測定装置 |
JP2003215165A (ja) | 2002-01-22 | 2003-07-30 | Shibasoku:Kk | 電源回路 |
US7290192B2 (en) * | 2003-03-31 | 2007-10-30 | Advantest Corporation | Test apparatus and test method for testing plurality of devices in parallel |
US7453258B2 (en) * | 2004-09-09 | 2008-11-18 | Formfactor, Inc. | Method and apparatus for remotely buffering test channels |
WO2009125491A1 (ja) | 2008-04-11 | 2009-10-15 | 株式会社アドバンテスト | ドライバ回路および試験装置 |
-
2010
- 2010-04-16 JP JP2010095141A patent/JP2011226854A/ja not_active Withdrawn
-
2011
- 2011-02-10 KR KR1020117027384A patent/KR101374339B1/ko active IP Right Grant
- 2011-02-10 WO PCT/JP2011/000778 patent/WO2011129044A1/ja active Application Filing
- 2011-02-15 TW TW100104909A patent/TW201205101A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
TW201205101A (en) | 2012-02-01 |
WO2011129044A1 (ja) | 2011-10-20 |
KR101374339B1 (ko) | 2014-03-17 |
JP2011226854A (ja) | 2011-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7472321B2 (en) | Test apparatus for mixed-signal semiconductor device | |
CN110268277B (zh) | 用于印刷电路板的功能性测试器,以及相关的***和方法 | |
US7272765B2 (en) | Test apparatus and test method for testing plurality of devices in parallel | |
KR20140112135A (ko) | 디바이스 인터페이스 보드의 반도체 소자 및 이를 이용한 테스트 시스템 | |
US8149901B2 (en) | Channel switching circuit | |
US9013204B2 (en) | Test system and test method for PCBA | |
US7979745B2 (en) | On-chip debug emulator, debugging method, and microcomputer | |
KR100989588B1 (ko) | 시험 장치 | |
CN104965168A (zh) | 一种用于集成电路测试的fpga配置***及方法 | |
KR100916762B1 (ko) | 반도체 디바이스 테스트 시스템 | |
CN101329385A (zh) | 一种片上***的调测***、调测方法以及片上*** | |
US8509057B2 (en) | Communication system, test apparatus, communication apparatus, communication method and test method | |
KR101750927B1 (ko) | 반도체 테스트 장치 | |
CN110855515A (zh) | 一种车载can网络测试辅助装置 | |
JP2006343146A (ja) | 試験装置 | |
CN204789920U (zh) | 一种用于集成电路测试的fpga配置*** | |
JP2008145266A (ja) | デバイステスタ | |
KR101374339B1 (ko) | 전압을 공급하는 장치 | |
CN211124034U (zh) | 多路采集卡及具有其的服务器 | |
JP2011247589A (ja) | 試験装置、制御ボード、および試験装置の構成方法 | |
CN201828904U (zh) | 基于网络的功能测试负载模拟装置 | |
JP2003043124A (ja) | 試験装置、及びキャリブレーション方法 | |
CN218213140U (zh) | 通信模组、计算机设备和测试*** | |
KR100794147B1 (ko) | 반도체 소자 테스터 제어 장치 | |
CN216351051U (zh) | 一种串口芯片测试***的验证电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20180226 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20200225 Year of fee payment: 7 |