KR20110094955A - 반도체 발광소자 및 그 제조방법, 발광소자 패키지 - Google Patents
반도체 발광소자 및 그 제조방법, 발광소자 패키지 Download PDFInfo
- Publication number
- KR20110094955A KR20110094955A KR20100014706A KR20100014706A KR20110094955A KR 20110094955 A KR20110094955 A KR 20110094955A KR 20100014706 A KR20100014706 A KR 20100014706A KR 20100014706 A KR20100014706 A KR 20100014706A KR 20110094955 A KR20110094955 A KR 20110094955A
- Authority
- KR
- South Korea
- Prior art keywords
- light emitting
- emitting device
- layer
- support member
- conductive support
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 130
- 238000000034 method Methods 0.000 title claims abstract description 54
- 238000004519 manufacturing process Methods 0.000 title abstract description 15
- 230000008569 process Effects 0.000 claims abstract description 36
- 238000005530 etching Methods 0.000 claims abstract description 13
- 239000000463 material Substances 0.000 claims description 32
- 239000000758 substrate Substances 0.000 claims description 26
- 150000001875 compounds Chemical class 0.000 claims description 18
- 229910052759 nickel Inorganic materials 0.000 claims description 12
- 238000001039 wet etching Methods 0.000 claims description 10
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 229910052750 molybdenum Inorganic materials 0.000 claims description 6
- 238000000465 moulding Methods 0.000 claims description 6
- 229910052725 zinc Inorganic materials 0.000 claims description 6
- 229910052741 iridium Inorganic materials 0.000 claims description 5
- 229910052763 palladium Inorganic materials 0.000 claims description 5
- 229910052697 platinum Inorganic materials 0.000 claims description 5
- 229910052709 silver Inorganic materials 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 165
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 19
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 16
- 239000010931 gold Substances 0.000 description 12
- VRIVJOXICYMTAG-IYEMJOQQSA-L iron(ii) gluconate Chemical compound [Fe+2].OC[C@@H](O)[C@@H](O)[C@H](O)[C@@H](O)C([O-])=O.OC[C@@H](O)[C@@H](O)[C@H](O)[C@@H](O)C([O-])=O VRIVJOXICYMTAG-IYEMJOQQSA-L 0.000 description 9
- 239000002019 doping agent Substances 0.000 description 8
- 230000006798 recombination Effects 0.000 description 8
- 238000005215 recombination Methods 0.000 description 8
- 239000011787 zinc oxide Substances 0.000 description 8
- 239000010949 copper Substances 0.000 description 7
- 229910052737 gold Inorganic materials 0.000 description 7
- 229910052738 indium Inorganic materials 0.000 description 7
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 6
- 229910019897 RuOx Inorganic materials 0.000 description 6
- JAONJTDQXUSBGG-UHFFFAOYSA-N dialuminum;dizinc;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Al+3].[Al+3].[Zn+2].[Zn+2] JAONJTDQXUSBGG-UHFFFAOYSA-N 0.000 description 6
- 229910052733 gallium Inorganic materials 0.000 description 6
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 6
- SKRWFPLZQAAQSU-UHFFFAOYSA-N stibanylidynetin;hydrate Chemical compound O.[Sn].[Sb] SKRWFPLZQAAQSU-UHFFFAOYSA-N 0.000 description 6
- 229910002704 AlGaN Inorganic materials 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 239000011701 zinc Substances 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- DZLPZFLXRVRDAE-UHFFFAOYSA-N [O--].[O--].[O--].[O--].[Al+3].[Zn++].[In+3] Chemical compound [O--].[O--].[O--].[O--].[Al+3].[Zn++].[In+3] DZLPZFLXRVRDAE-UHFFFAOYSA-N 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- YZZNJYQZJKSEER-UHFFFAOYSA-N gallium tin Chemical compound [Ga].[Sn] YZZNJYQZJKSEER-UHFFFAOYSA-N 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- HRHKULZDDYWVBE-UHFFFAOYSA-N indium;oxozinc;tin Chemical compound [In].[Sn].[Zn]=O HRHKULZDDYWVBE-UHFFFAOYSA-N 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910001887 tin oxide Inorganic materials 0.000 description 3
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 3
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 2
- 229910005540 GaP Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- SBYXRAKIOMOBFF-UHFFFAOYSA-N copper tungsten Chemical compound [Cu].[W] SBYXRAKIOMOBFF-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910052711 selenium Inorganic materials 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052714 tellurium Inorganic materials 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011162 core material Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 238000007499 fusion processing Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/58—Optical field-shaping elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/42—Transparent materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12032—Schottky diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
- Led Device Packages (AREA)
- Non-Portable Lighting Devices Or Systems Thereof (AREA)
Abstract
실시 예는 반도체 발광소자 및 그 제조방법, 발광소자 패키지에 관한 것이다.
실시 예에 따른 반도체 발광소자는, 복수의 화합물 반도체층을 포함하는 발광 구조물; 상기 발광 구조물 아래에 전극층; 상기 전극층 아래에 전도성 지지부재; 상기 전도성 지지부재에 형성된 버 부재를 포함한다.
실시 예에 따른 반도체 발광소자는, 복수의 화합물 반도체층을 포함하는 발광 구조물; 상기 발광 구조물 아래에 전극층; 상기 전극층 아래에 전도성 지지부재; 상기 전도성 지지부재에 형성된 버 부재를 포함한다.
Description
실시예는 반도체 발광소자 및 그 제조방법, 발광소자 패키지에 관한 것이다.
Ⅲ-Ⅴ족 질화물 반도체(group Ⅲ-Ⅴ nitride semiconductor)는 물리적, 화학적 특성으로 인해 발광 다이오드(LED) 또는 레이저 다이오드(LD) 등의 발광 소자의 핵심 소재로 각광을 받고 있다. Ⅲ-Ⅴ족 질화물 반도체는 통상 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 이루어져 있다.
발광 다이오드(Light Emitting Diode : LED)는 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜서 신호를 주고 받거나, 광원으로 사용되는 반도체 발광 소자의 일종이다.
이러한 질화물 반도체 재료를 이용한 발광 다이오드 혹은 레이저 다이오드는 광을 얻기 위한 발광 소자에 많이 사용되고 있으며, 핸드폰의 키패드 발광부, 전광판, 조명 장치 등 각종 제품의 광원으로 응용되고 있다.
실시 예는 레이저 공정 이후에 식각 공정을 실시함으로써, 제조 공정의 수율이 향상된 반도체 발광 소자 및 그 제조방법, 발광소자 패키지를 제공한다.
실시 예는 구조물 외측에서의 광 추출 효율을 개선시켜 줄 수 있는 반도체 발광소자 및 그 제조방법, 발광소자 패키지를 제공한다.
실시 예에 따른 반도체 발광소자는, 복수의 화합물 반도체층을 포함하는 발광 구조물; 상기 발광 구조물 아래에 전극층; 상기 전극층 아래에 전도성 지지부재; 및 상기 전도성 지지부재에 형성된 버 부재를 포함한다.
실시 예에 따른 반도체 발광소자 제조방법은, 기판 위에 복수의 화합물 반도체층을 포함하는 발광 구조물을 형성하는 단계; 상기 발광 구조물 둘레에 채널층을 형성하는 단계; 상기 발광 구조물 위에 전극층을 형성하는 단계; 상기 전극층 위에 전도성 지지부재를 형성하는 단계; 상기 기판을 제거하는 단계; 상기 발광 구조물의 칩 경계 영역을 따라 상기 전도성 지지부재를 레이저로 스크라이빙하는 단계; 및 상기 칩 경계 영역에 대해 에칭을 수행하는 단계를 포함하며, 상기 레이저 스크라이빙 공정에 의해 상기 전도성 지지부재의 외측에 버 부재가 형성된다.
실시 예에 따른 발광소자 패키지는, 복수의 화합물 반도체층을 포함하는 발광 구조물; 상기 발광 구조물 아래에 전극층; 상기 전극층 아래에 전도성 지지부재; 및 상기 전도성 지지부재에 형성된 버 부재를 포함하는 반도체 발광소자; 상기 반도체 발광 소자가 배치된 패키지 몸체; 상기 패키지 몸체 위에서 상기 반도체 발광소자와 전기적으로 연결된 적어도 하나의 리드 전극; 상기 패키지 몸체 위에서 상기 반도체 발광소자를 커버하는 몰딩부재를 포함한다.
실시예는 레이저 스크라이빙 공정 이후에 식각 공정을 실시함으로써, 제조 공정의 수율이 향상된 반도체 발광 소자 및 그 제조방법을 제공할 수 있다.
도 1은 실시 예에 따른 반도체 발광소자를 나타낸 도면이다.
도 2 내지 도 12는 도 1의 제조과정을 나타낸 도면이다.
도 13은 도 1의 반도체 발광소자를 갖는 발광 소자 패키지를 나타낸 측 단면도이다.
도 2 내지 도 12는 도 1의 제조과정을 나타낸 도면이다.
도 13은 도 1의 반도체 발광소자를 갖는 발광 소자 패키지를 나타낸 측 단면도이다.
실시예를 설명함에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "directly"와 "indirectly"의 의미를 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
이하, 첨부된 도면을 참조하여 실시 예를 설명하면 다음과 같다. 이하, 실시 예를 설명함에 있어서, 각 층의 위 또는 아래는 도면을 참조하여 설명하기로 한다.
도 1은 실시 예에 따른 반도체 발광소자를 나타낸 측 단면도이다.
도 1을 참조하면, 반도체 발광소자(100)는 발광 구조물(135), 채널층(140), 제2전극층(150), 전도성 지지부재(160), 제1버(bur) 부재(201), 및 제2버 부재(203)를 포함한다.
상기 반도체 발광소자(100)는 복수의 화합물 반도체 예컨대, 3족-5족 원소의 화합물 반도체를 이용한 LED를 포함하며, 상기 LED는 청색, 녹색, 또는 적색 등과 같은 광을 방출하는 유색 LED이거나 UV LED일 수 있다. 상기 LED의 방출 광은 실시 예의 기술적 범위 내에서 다양하게 구현될 수 있다.
상기 발광 구조물(135)은 복수의 화합물 반도체층을 포함하며, 예컨대, 제 1도전형 반도체층(110), 활성층(120), 및 제 2도전형 반도체층(130)을 포함한다.
상기 제 1도전형 반도체층(110)은 제1도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 상기 제1도전형이 N형 반도체인 경우, 상기 제1도전형 도펀트는 Si, Ge, Sn, Se, Te 등과 같은 N형 도펀트를 포함한다. 상기 제1도전형 반도체층(110)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제 1도전형 반도체층(110)의 위에는 제 1전극(171)이 형성되며, 상기 제1전극(171)은 전극 패드를 포함하며, 소정의 형상을 갖고 소정의 패턴으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1전극(171)의 위치는 전류 공급을 위해 상기 제1도전형 반도체층(110)의 상면 중에서 센터 측 또는 에지 측에 배치될 수 있으며, 그 형상은 원형 또는 다각형으로 형성될 수 있고, 암(arm) 구조로 분기될 수 있다. 상기 제1전극 (171)는 상기 제1도전형 반도체층(110)의 제1전극으로 기능하거나 별도의 제1전극을 형성시켜 줄 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1전극(171)는 Ti, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag 및 Au 중에서 선택적 물질을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 활성층(120)은 상기 제1도전형 반도체층(110) 아래에 형성되며, 단일 또는 다중 양자우물 구조로 형성될 수 있다. 상기 활성층(120)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층의 주기, 예를 들면 InGaN 우물층/GaN 장벽층의 주기로 형성될 수 있다. 상기 활성층(120)의 위 또는/및 아래에는 도전형 클래드층이 형성될 수도 있으며, 상기 도전형 클래드층은 AlGaN계 반도체로 형성될 수 있다.
상기 제 2도전형 반도체층(130)은 상기 활성층(120) 아래에 형성되며, 제2도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 상기 제2도전형이 P형 반도체인 경우, 상기 제2도전형 도펀트는 Mg, Ze 등과 같은 P형 도펀트를 포함한다. 상기 제2도전형 반도체층(130)은 단층 또는 다층으로 형성될 수 있고, 이에 대해 한정하지는 않는다.
상기 제 1도전형 반도체층(110), 활성층(120), 및 제 2도전형 반도체층(130)은 발광 구조물(135)로 정의할 수 있다.
또한 상기 제 2도전형 반도체층(120) 위에 N형 반도체층 또는 P형 반도체층을 포함할 수 있다. 또한 상기 제 1도전형 반도체층(110)이 P형 반도체층이고, 상기 제 2도전형 반도체층(130)이 N형 반도체층으로 구현될 수도 있다. 이에 따라 상기 발광 구조물(135)은 N-P 접합, P-N 접합, N-P-N 접합, 및 P-N-P 접합 구조 중 적어도 하나를 포함할 수 있다.
상기 채널층(140)은 상기 제2도전형 반도체층(130)의 하면 둘레에 일단이 형성되고, 타단이 상기 발광 구조물(135)의 외측에 노출되게 배치된다. 상기 채널층(140)은 상기 제2도전형 반도체층(130)의 둘레 영역에 띠 형상, 고리 형상, 프레임 형상 등으로 형성될 수 있다.
상기 채널층(140)은 투광성 절연층 또는 투광성 전도층으로 형성될 수 있으며, 예컨대, SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 , ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함할 수 있다.
상기 채널층(140)은 상기 물질뿐만 아니라, 레이저 광이 투과되는 물질 또는 레이저 광에 파편 발생이 거의 없는 물질을 사용할 수 있다. 또한 상기 채널층(140)은 상기 제2도전형 반도체층(130)과의 접착력을 개선시켜 줄 수 있다. 상기 채널층(140)의 폭 또는 두께는 2㎛ 이하로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1도전형 반도체층(110), 상기 활성층(120) 및 상기 제2도전형 반도체층(130)의 외측 둘레(105)에는 커팅되어 상기 채널층(140)의 외측이 노출된다. 이에 따라 상기 채널층(140)은 칩 둘레에서, 상기 제2전극층(150)과 상기 제2도전형 반도체층(130) 사이의 간격을 이격시켜 줄 수 있다.
상기 채널층(140)은 제조 공정에서 조사되는 레이저가 투과되어, 발광 구조물(135)의 측면 박리 문제를 해결할 수 있다. 또한 상기 채널층(140)은 상기 제2전극층(150) 또는 상기 전도성 지지부재(160)에 의해 발생되는 금속 파편이 상기 반도체층(110,120,130)의 외측으로 유입되는 것을 방지할 수 있다. 또한 상기 채널층(140)은 상기 반도체층(110,120,130)의 외측으로 습기가 침투하는 것을 지연시켜 줄 수 있다.
상기 제2전극층(150)은 상기 제2도전형 반도체층(130)의 하면 내측에 형성되며, 반사 전극층으로 기능할 수 있다. 상기 제2전극층(150)의 재료는 예컨대, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 구성된 물질 중에서 형성될 수 있다.
또한 상기 제2전극층(150)은 오믹 특성을 갖는 반사 전극 재료로 형성하거나, 상기 제2전극층(150)과 상기 제2도전형 반도체층(130) 사이에는 오믹 접촉층(미도시)이 형성될 수 있다. 상기 오믹 접촉층은 층 또는 복수의 패턴으로 형성될 수 있으며, 그 재료는 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함할 수 있으며, 이러한 재료로 한정하지는 않는다.
상기 전도성 지지부재(160)는 상기 제2전극층(150)의 아래에 형성될 수 있다. 상기 전도성 지지부재(160)는 베이스 기판으로 기능할 수 있으며, 그 물질은 예컨대, 구리(Cu), 금(Au), 니켈(Ni), 몰리브데늄(Mo), 구리-텅스텐(Cu-W) 등으로 구현될 수 있다. 상기 전도성 지지부재(160)는 전해 도금 방식, 웨이퍼 본딩(wafer bonding) 방식, 또는 스퍼터 방식으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 전도성 지지부재(160)의 두께는 10~500㎛로 형성될 수 있으며, 이에 한정하지는 않는다.
상기 제1버 부재(201)은 상기 전도성 지지부재(160)의 외측에 형성되며, 소정 방향(예: 칩의 상 방향)으로 돌출될 수 있다. 상기 제1버 부재(201)는 상기 제2전극층(150)의 물질과 상기 전도성 지지부재(160)의 물질 중 적어도 하나 또는 혼합된 물질로 이루어질 수 있다. 상기 제1버 부재(201)의 물질은 예컨대, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, Cu, Mo, Cu-W로 구성된 물질로 형성될 수 있다.
상기 제1버 부재(201)의 높이(T1)는 상기 전도성 지지부재(160)의 상단부터 10㎛ 미만으로 돌출될 수 있으며, 상세하게는, 상기 발광 구조물(135)의 상단보다 낮은 높이이거나 7㎛ 이하의 높이로 돌출될 수 있다.
상기 제1버 부재(201)는 상기 발광 구조물(135)의 외측과 이격되게 형성되며, 그 간격은 1㎛ 이상으로 이격될 수 있다. 상기 제1버 부재(201)는 상기 전도성 지지부재(160)의 외측에 랜덤하게 형성될 수 있다.
상기 제2버 부재(203)은 상기 전도성 지지부재(160)의 외측에 형성되며, 상기 제1버 부재(201)과 반대의 방향 즉, 칩의 하 방향으로 돌출될 수 있다. 상기 제2버 부재(203)의 높이(T2)는 상기 전도성 지지부재(160)의 하단부터 10㎛ 이하로 소정 방향(예: 하 방향)으로 돌출될 수 있다. 여기서, 상기 제1버 부재(201) 및 상기 제2버 부재(203)의 높이(T1,T2)는 상기 전도성 지지부재(160)의 물질이 비 정상적으로 돌출되는 높이일 수 있다.
상기 제2버 부재(203)는 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, Cu, Mo, Cu-W로 구성된 물질 중 적어도 하나 및 선택적인 조합을 포함한다.
상기 제1버 부재(201) 및 상기 제2버 부재(203)은 상기 전도성 지지부재(160)의 한 양 측면 또는 모든 측면의 에지 부분에 형성될 수 있다.
상기 제1버 부재(201)과 상기 제2버 부재(203) 사이의 영역인 상기 전도성 지지부재(160)의 사이드에는 홈(168)이 형성되며, 상기 홈(168)은 상기 전도성 지지부재(160)의 에지 또는 최 외측부터 그 내측으로 패인 형태로 형성된다.
상기 전도성 지지부재(160)는 외측 상단에 제1버 부재(201), 외측 하단에 제2버 부재(203), 그리고 외측 중앙에 홈(163)이 형성된다.
도 2 내지 도 12는 도 1의 제조과정을 나타낸 도면이다.
도 2 및 도 3을 참조하면, 기판(101)은 성장 장비에 로딩되고, 그 위에 2족 내지 6족 원소의 화합물 반도체층이 형성된다.
상기 성장 장비는 전자빔 증착기, PVD(physical vapor deposition), CVD(chemical vapor deposition), PLD(plasma laser deposition), 이중형의 열증착기(dual-type thermal evaporator) 스퍼터링(sputtering), MOCVD(metal organic chemical vapor deposition) 등에 의해 형성할 수 있으며, 이러한 장비로 한정하지는 않는다.
상기 기판(101)은 사파이어 기판(Al203), GaN, SiC, ZnO, Si, GaP, InP, Ga203, 도전성 기판, 그리고 GaAs 등으로 이루어진 군에서 선택될 수 있다. 이러한 기판(101)의 상면에는 요철 패턴이 형성될 수 있다. 또한 상기 기판(101) 위에는 2족 내지 6족 원소의 화합물 반도체를 이용한 층 또는 패턴이 예컨대, ZnO층(미도시), 질화물 버퍼층(미도시), 언도프드 반도체층(미도시) 중 적어도 한 층이 형성될 수도 있다.
상기 버퍼층 및 상기 언도프드 반도체층은 3족-5족 원소의 화합물 반도체를 이용하여 형성될 수 있으며, 상기 버퍼층은 상기 기판과의 격자 상수의 차이를 줄여주게 되며, 상기 언도프드 반도체층은 도핑하지 않는 GaN계 반도체로 형성될 수 있다.
상기 기판(101) 위에는 복수의 화합물 반도체층을 포함하는 발광 구조물(135)이 형성된다. 상기 발광 구조물(135)은 제1 도전형 반도체층(110)과, 상기 제1 도전형 반도체층(110) 위에 형성된 활성층(120)과, 상기 활성층(120) 위에 형성된 제2 도전형 반도체층(130)을 포함한다.
상기 제1 도전형 반도체층(110)은 n형 반도체층으로, 상기 제2 도전형 반도체층(130)은 p형 반도체층으로 구현할 수 있으며, 상기 n형 반도체층은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 등과 같은 화합물 반도체 중 어느 하나로 이루어질 수 있고, n형 도펀트(예; Si, Ge, Sn , Se, Te 등)가 도핑된다. 상기 p형 반도체층은 Mg, Be, Zn과 같은 p형 도펀트가 도핑되며, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 등과 같은 화합물 반도체 중 어느 하나로 이루어질 수 있다.
상기 활성층(120)은 단일 또는 다중 양자우물 구조로 형성되는데, 예를 들어, InGaN 우물층/GaN 장벽층을 한 주기로 하여, 단일 또는 다중 양자 우물 구조로 형성될 수 있다. 상기 활성층(120)은 발광 재료에 따라 양자 우물층 및 양자 장벽층의 재료가 달라질 수 있으며, 이에 대해 한정하지는 않는다. 상기 활성층(120)의 위 또는/및 아래에는 클래드층이 형성될 수도 있다.
상기 제2 도전형 반도체층(130) 위에는 제3도전형 반도체층 예컨대, N형의 반도체층이 형성될 수 있으며, 이에 대해 한정하지는 않는다. 이에, 상기 발광 구조물(135)은 N-P 접합, P-N 접합, N-P-N 접합, 및 P-N-P 접합 구조 중 적어도 하나를 포함할 수 있다.
도 3 및 도 4를 참조하면, 상기 제2 도전형 반도체층(130) 상에는 채널층(140)이 선택 영역에 형성된다.
상기 채널층(140)은 상기 제2도전형 반도체층(130) 위에 마스크 패턴을 형성한 다음 형성되거나, 상기 채널층(140)을 형성한 다음 선택 영역으로 식각할 수 있다. 상기 채널층(140)은 개별 칩을 기준으로 상기 제2도전형 반도체층(130)의 상면 외측 둘레를 따라 형성되며, 그 형상은 띠 형상, 고리 형상, 프레임 형상 등이 연속적인 패턴(예: 폐루프 형상)으로 형성될 수 있다.
상기 채널층(140)은 투광성 절연층 또는 투광성 전도층으로 형성될 수 있으며, 그 재질은 SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 , ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함한다.
상기 채널층(140)은 상기 물질뿐만 아니라, 레이저 광이 투과되는 물질 또는 레이저 광에 파편 발생이 거의 없는 물질을 사용할 수 있으며, 상기 물질로 한정하지는 않는다. 또한 상기 채널층(140)은 상기 제2도전형 반도체층(130)과의 접착력이 좋은 물질로 형성될 수 있다. 상기 채널층(140)의 폭 또는 두께는 2㎛ 이하로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
도 4 및 도 5를 참조하면, 상기 제2도전형 반도체층(130) 위에는 제2전극층(150)이 형성된다. 상기 제2전극층(150)은 상기 제2도전형 반도체층(130) 상의 일부 영역 또는 전 영역에 형성된다. 상기 제2전극층(150)은 씨드 금속, 오믹 금속, 반사 금속 중 적어도 한 특성을 갖는 재료로 형성될 수 있다. 상기 제2전극층(150)은 반사 전극층으로 기능할 수 있으며, 그 재료는 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 구성된 물질 중에서 형성될 수 있다.
상기 제2전극층(150)은 상기 채널층(140)의 위에 연장되어 형성될 수 있다.
도 5 및 도 6을 참조하면, 상기 제2전극층(150) 위에는 전도성 지지부재(170)가 형성될 수 있으며, 상기 전도성 지지부재(170)는 베이스 기판으로 기능하며, 그 물질은 예컨대, 구리(Cu), 금(Au), 니켈(Ni), 몰리브데늄(Mo), 구리-텅스텐(Cu-W) 등으로 구현될 수 있다. 상기 전도성 지지부재(160)는 전해 도금 방식으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 전도성 지지부재(160)의 두께는 10~500㎛로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
여기서, 상기 전도성 지지부재(160)는 상기 발광 구조물(110,120,130)을 지지하여 이들이 후술할 LLO 공정 등에 의해 휘어지거나 손상되지 않도록 한다.
상기 전도성 지지부재(170)를 베이스에 위치시키고 상기 기판(101)을 제거하게 된다. 상기 기판(101)은 물리적 제거 방법으로 제거하게 된다.
상기 물리적 제거 방법은 상기 기판(101)에 일정 영역의 파장을 가지는 레이저를 조사하는 방식(LLO : Laser Lift Off)으로 상기 기판(101)을 분리시켜 준다.
상기 기판(101)이 제거된 상기 제 1도전형 반도체층(110)의 표면에 대해 ICP/RIE(Inductively coupled Plasma/Reactive Ion Etching) 방식으로 연마하는 공정을 수행할 수 있다.
도 6 및 도 7을 참조하면, 상기 발광 구조물(135)에 대해 아이솔레이션 식각을 수행하여, 칩 둘레(105)를 제거하게 된다. 상기 칩 둘레(105) 영역은 채널 영역 과 아이솔레이션 영역을 포함하는 폭이거나 발광 구조물(135)이 없는 영역일 수 있다. 여기서, 상기 발광 구조물(135) 사이의 간격은 칩과 칩 사이의 간격으로서, 레이저 스크라이빙이 가능한 간격, 예컨대 5㎛ 이상으로 형성될 수 있다.
여기서, 상기 아이솔레이션 식각은 건식 식각을 포함하며, 상기 칩 둘레(105)에는 상기 채널층(140)의 외측 상면이 노출된다.
또한, 상기 제1 도전형 반도체층(110)의 상면에는 제1전극(171)이 소정의 패턴으로 형성될 수 있다. 상기 제1전극(171)은 이후의 공정 중 선택적으로 형성할 수 있다.
도 8 및 도 9를 참조하면, 상기 발광 구조물(135) 위에는 칩 보호층(180)이 형성되며, 상기 칩 보호층(180)은 레이저 공정 등을 진행할 때, 상기 칩이 손상되지 않도록 한다. 상기 칩 보호층(180)은 예를 들어, 포토레지스트(PhotoResist : PR) 일 수 있으나, 이에 한정하지는 않는다.
상기 전도성 지지부재(160)의 아래에는 지지층(190)이 형성되며, 상기 지지층(190)은 소정 두께의 접착 시트로 형성될 수 있으며, 레이저 공정 등을 진행할 때, 상기 칩을 지지하여 준다. 상기 접착 시트는, 예를 들어 UV 시트 또는 블루 시트 일 수 있으며, 이에 대해 한정하지는 않는다.
상기 칩 보호층(180) 및 지지층(190)은 경우에 따라 생략되거나 더 추가될 수 있다. 예를 들어, 상기 전도성 지지부재(160)와 상기 지지층(190) 사이에 다른 칩 보호층이 더 형성될 수 있다.
상기 레이저를 이용하여 상기 전도성 지지부재(160)의 소정 지점에 레이저 광(195)을 집광하는 레이저 스크라이빙 공정을 수행하게 된다.
도 9 및 도 10을 참조하면, 상기 레이저 스크라이빙 공정에 의해 칩과 칩 사이의 경계 영역(200)은 이격된다. 즉, 상기 경계 영역(200)은 제1칩과 제2칩이 구분되도록 이격시켜 준다.
이때, 경계 영역(200)은 상기 제1칩 및 제2칩을 완전히 분리시키지 못할 수 있다. 상기 전도성 지지부재(160)는 그 재질인 구리, 금, 몰리브데늄, 니켈 등의 연성이 크므로, 상기 레이저 공정에 의해 경계 영역(200)이 이격되지만, 그 후 상기 이격된 부분이 굳거나 융합되는 과정 등에서 서로 붙게 되어, 상기 경계 영역(200)의 일부가 결합되는 재 결합부(165)가 생길 수 있기 때문이다.
상기 재 결합부(165)는 칩 단위의 전도성 지지부재(160)의 단부가 즉, 레이저가 조사된 영역의 일부가 서로 연결되는 형태이며, 상기 재결합부(165)의 총 두께는 상기 전도성 지지부재(160)의 두께가 두꺼울수록 두껍게 형성될 수 있다. 상기 칩 보호층(180) 및/또는 지지층(190)은 상기 레이저 스크라이빙 공정 이후에 제거될 수 있다. 상기 재 결합부(165)은 발생하지 않을 수 있으며, 이에 대해 한정하지는 않는다.
상기 레이저 공정에 의해 상기 경계 영역(200)에는 버 부재(201A,203A)가 발생된다. 제1버 부재(201A)는 상기 전도성 지지부재(160)의 상단부터 상 방향으로 소정 높이(T0)로돌출되며, 제2버 부재(203A)는 상기 전도성 지지부재(160)의 하단부터 하 방향으로 소정 높이로 돌출된다. 상기 제2버 부재(203A)의 높이는 상기 제1버 부재(201A)의 높이보다 낮게 형성될 수 있으며, 그 이유는 레이저의 조사 방향이 상기 칩 위에서 칩 아래로 조사되기 때문에, 출사 영역이 입사 영역보다 작은 에너지가 집중되어, 제2버 부재(203A)의 높이가 상기 제1버 부재(201A)의 높이보다는 작게 된다.
여기서, 상기 제1버 부재(201A)은 칩의 외측 방향으로 돌출된 형태이며, 상기 발광 구조물(130)과는 적어도 1nm 이상 이격될 수 있다.
상기 제1버 부재(201A)의 초기 높이(T0)는 레이저에 따라 다를 수 있으며, 예컨대 상기 전도성 지지부재(160)의 상단부터 10~30㎛ 정도까지 돌출될 수 있다. 이러한 높이(T0)는 발광 구조물(135)의 둘레 일부 또는 전 영역을 에워싸는 형태로 배치되어 있어서, 광 추출 효율을 떨어뜨리는 원인이 된다.
도 10 및 도 11을 참조하면, 상기 경계 영역(200)에 습식 식각(etching) 공정을 실시하여, 재 결합부(165A)는 부분적으로 식각된다. 또한 상기 제1버 부재(201)는 상기 습식 식각 공정에 의해 그 크기가 줄어들게 된다.
상기 제1버 부재(201)의 높이(T1)는 상기 습식 식각 공정에 의해 상기 전도성 지지부재(160)의 상단부터 10㎛ 미만으로 돌출될 수 있으며, 상세하게는, 상기 발광 구조물(135)의 칩 상단보다 낮은 높이이거나 7㎛ 이하의 높이로 돌출될 수 있다.
상기 제1버 부재(201)은 상기 채널층(140)의 상면보다 높게 돌출될 수 있다.
상기 제1버 부재(201)는 상기 발광 구조물(135)의 둘레와 이격되게 형성되며, 그 간격은 1㎛ 이상으로 이격될 수 있다.
상기 제2버 부재(203)은 상기 전도성 지지부재(160)의 외측 하 방향으로 돌출될 수 있다. 상기 제2버 부재(203)의 높이(T2)는 상기 전도성 지지부재(160)의 하단부터 10㎛ 이하로 돌출될 수 있다. 여기서, 상기 제1버 부재(201) 및 상기 제2버 부재(203)의 높이(T1,T2)는 상기 전도성 지지부재(160)로부터 비 정상적으로 튀어나온 부분으로 정의할 수 있다.
상기 제1버 부재(201) 및 상기 제2버 부재(203)은 상기 전도성 지지부재(160)의 한 양 측면 또는 모든 측면의 에지 부분에 형성될 수 있다. 상기 전도성 지지부재(160)는 외측 상단에 제1버 부재(201), 외측 하단에 제2버 부재(203), 그리고 외측 중앙에 홈(163)이 형성된다.
상기 식각 공정은 화학 용액 등을 에천트(etchant)로 하여 실시되는 습식 식각(Wet etching) 공정 또는/및 가스 등을 에천트로 하여 실시되는 건식 식각(Dry etching) 공정을 선택적으로 이용할 수 있다.
도 10에서는 습식 식각을 실시한 경우를 도시하였다. 상기 습식 식각을 이용한 경우, 상기 경계 영역(200)의 홈(168) 즉, 상기 전도성 지지부재(160)의 측면은 내측으로 패인 곡면을 가지도록 형성된다. 상기 습식 식각은 일정한 방향성이 없는 등방성 식각이 이루어지기 때문이다. 상기 홈(168)은 설명의 편의를 위해 과장되게 표현하였다.
이때, 상기 홈(168) 부분에서 상기 에천트가 많이 접촉되는 부분일수록 더 깊게 패이게 된다. 예를 들어, 식각 공정이 상기 전도성 지지부재(160)의 상면부터 실시된 경우, 상기 경계 영역(200)의 홈(168)은 윗 부분이 아랫 부분에 비해 더 움푹 패이도록 형성될 수 있다.
건식 식각을 실시한 경우는, 방향성을 가지도록 식각이 가능하여, 습식 식각과 같이 상기 경계 영역(200)에 내측으로 패인 곡면이 발생하지 않을 수 있지만, 식각 공정의 속도가 느릴 수 있다.
상기 도 8에 개시된 칩 보호층은 제거된다. 또한 상기 전도성 지지부재(160)의 아래에 접착된 지지층(190)도 제거하거나 다음 단계까지 부착시켜 줄 수 있다.
도 11을 참조하면, 상부 커버 시트(215)를 칩 상부에 부착하고, 하부 커버 시트(210)을 전도성 지지부재(160)의 하부에 부착하게 된다.
상기 상부 커버 시트(215)는 얇은 접착 시트로 사용할 수 있으며, 적용하지 않을 수 있다. 상기 하부 커버 시트(210)는 접착성을 가지는 접착 시트로, 예를 들어 UV 시트나 블루 시트일 수 있으며, 이에 대해 한정하지는 않는다.
상기 발광 구조물(135) 및 상기 전극(171) 상에는 상부 커버 시트(215)가 형성되어, 브레이킹 공정에서 상기 반도체 발광 소자를 보호할 수 있다.
상기 하부 커버 시트(210)는 브레이킹 공정에 의해 상기 반도체 발광 소자가 칩 단위로 분리되는 경우에, 분리된 상기 반도체 발광 소자가 여기저기 흩어지지 않고 고정되도록 하여 상기 칩들을 소팅(Sorting)할 수 있도록 한다.
도 11 및 도 12을 참조하면, 경계 영역(200)에 대해 브레이킹 공정을 실시하여 상기 다수개의 칩들을 칩 단위로 분리시킨다. 도시된 바에 따르면, 상기 제1칩과 제2칩은 상기 브레이킹 공정에 의해 서로 분리되게 된다.
상기 브레이킹 공정은 커터(cutter) 등을 이용하여 상기 경계 영역(200)의 재결합부(165)를 절삭하여 상기 제1칩과 제2칩 등을 칩 단위로 완전히 분리시키는 공정이다. 이러한 공정을 통해 개별 칩인 반도체 발광소자(100)가 제조된다.
실시 예는 칩 경계 영역(200)에 대해 습식 식각(etching) 공정을 실시하여, 상기 칩 외측으로 돌출된 제1버 부재(201)의 높이를 낮추거나 제거해 줌으로써, 발광 구조물(135)의 외측에 배치된 제1버 부재(201)에 의한 광 흡수를 줄여 광 추출 효율을 개선시켜 줄 수 있다.
또한 상기 재결합부(165)의 적어도 일부분을 제거하므로, 상기 재결합부(165)의 총 두께가 얇아져서, 상기 브레이킹 공정에 의해 발생하는 불량을 낮추고, 상기 반도체 발광 소자 제조 공정의 수율을 향상시킬 수 있다.
상기 상부 커버 시트(215) 및 하부 커버 시트(210)는 상기 브레이킹 공정 이후에 제거될 수 있다.
도 13은 도1의 반도체 발광소자를 갖는 발광 소자 패키지의 단면도이다.
도 13을 참조하면, 발광 소자 패키지는 몸체(20)와, 상기 몸체(20)에 설치된 제1리드전극(31) 및 제2리드전극(32)과, 상기 몸체(20)에 설치되어 상기 제1리드전극(31) 및 제2리드전극(32)과 전기적으로 연결되는 실시 예에 따른 발광 소자(100)와, 상기 발광 소자(100)를 포위하는 몰딩 부재(40)를 포함한다.
상기 몸체(20)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상부가 개방된 캐비티 구조를 갖고 상기 발광 소자(100)의 주위에 경사면이 형성될 수 있다.
상기 제1리드 전극(31) 및 제2리드 전극(32)은 서로 전기적으로 분리되며, 상기 발광 소자(100)에 전원을 제공한다. 또한, 상기 제1리드 전극(31) 및 제2 리드 전극(32)은 상기 발광 소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광 소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.
상기 발광 소자(100)는 상기 몸체(20) 상에 설치되거나 상기 제1 리드전극(31) 또는 제2리드 전극(32) 상에 설치될 수 있다.
상기 발광 소자(100)는 와이어를 통해 상기 제1 리드 전극(31)과 전기적으로 연결되며, 제2리드 전극(32)와는 다이 본딩 형태로 연결될 수 있다.
상기 몰딩부재(40)는 상기 발광 소자(100)를 포위하여 상기 발광 소자(100)를 보호할 수 있다. 또한, 상기 몰딩부재(40)에는 형광체가 포함되어 상기 발광 소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.
실시 예에 따른 반도체 발광소자 또는 발광 소자 패키지는 복수개가 기판 상에 어레이되며, 상기 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 상기 라이트 유닛은 탑뷰 또는 사이드 뷰 타입으로 구현되어, 휴대 단말기 및 노트북 컴퓨터 등의 표시 장치에 제공되거나, 조명장치 및 지시 장치 등에 다양하게 적용될 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 반도체 발광소자 또는 발광 소자 패키지를 포함하는 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.
상기 실시 예(들)에 따른 반도체 발광소자는 수지 재질이나 실리콘과 같은 반도체 기판, 절연 기판, 세라믹 기판 등에 패키징되고, 지시 장치, 조명 장치, 표시 장치 등의 광원으로 사용될 수 있다. 또한 상기 각 실시 예는 각 실시 예로 한정되지 않고, 상기에 개시된 다른 실시 예에 선택적으로 적용될 수 있으며, 각 실시 예로 한정하지는 않는다.
이상에서 본 발명에 대하여 그 바람직한 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100 : 반도체 발광소자, 101: 기판, 110 : 제1도전형 반도체층, 120 : 활성층, 130: 제2도전형 반도체층, 135: 발광 구조물, 140 : 채널층, 150:제2전극층, 160:전도성 지지부재, 171 : 제1전극, 201:제1버 부재, 203 : 제2버 부재, 20: 몸체, 31,32: 리드전극, 40:몰딩부재
Claims (21)
- 복수의 화합물 반도체층을 포함하는 발광 구조물;
상기 발광 구조물 아래에 전극층;
상기 전극층 아래에 전도성 지지부재; 및
상기 전도성 지지부재에 형성된 버(bur) 부재를 포함하는 반도체 발광소자. - 제1항에 있어서, 상기 버 부재는 상기 전도성 지지부재의 위 및 아래 방향 중 적어도 한 방향으로 돌출되는 반도체 발광소자.
- 제1항 또는 제2항에 있어서, 상기 버 부재는 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, Cu, Mo, Cu-W, 상기 전도성 지지부재로 구성된 물질 중 적어도 하나 및 선택적인 조합으로 형성되는 물질을 포함하는 반도체 발광소자.
- 제1항 또는 제2항에 있어서, 상기 버 부재는 상기 전도성 지지부재로부터 10㎛ 미만의 높이 또는 상기 발광 구조물의 상면보다 낮은 높이로 돌출되는 반도체 발광소자.
- 제1항 또는 제2항에 있어서, 상기 버 부재는 상기 발광 구조물의 반도체층 중 적어도 한 층의 외측으로부터 적어도 1㎛ 이격되는 반도체 발광소자.
- 제1항 또는 제2항에 있어서, 상기 버 부재는 상기 전도성 지지부재의 외측에 랜덤하게 형성되는 반도체 발광소자.
- 제1항에 있어서, 상기 발광 구조물 위에 제1전극을 포함하는 반도체 발광소자.
- 제1항 또는 제7항에 있어서, 상기 발광 구조물과 상기 전극층 사이에 일부가 배치된 채널층을 포함하며,
상기 채널층은 일측이 상기 발광 구조물과 상기 전극층 사이에 배치되고, 타측이 상기 발광 구조물의 외부로 연장되는 반도체 발광소자. - 제8항에 있어서, 상기 버 부재는 상기 채널층의 상면보다 높게 돌출되는 반도체 발광소자.
- 제10항에 있어서, 상기 버 부재는 상기 전도성 지지부재의 외측 위 및 외측 아래에 각각 형성되며,
상기 전도성 지지부재의 둘레 일부에 형성된 홈을 포함하는 반도체 발광소자. - 제1항 또는 제7항에 있어서, 상기 발광 구조물은 상기 전극층 위에 제2도전형 반도체층; 상기 제2도전형 반도체층 위에 활성층; 및 상기 활성층 위에 제1도전형 반도체층을 포함하는 반도체 발광소자.
- 기판 위에 복수의 화합물 반도체층을 포함하는 발광 구조물을 형성하는 단계;
상기 발광 구조물 둘레에 채널층을 형성하는 단계;
상기 발광 구조물 위에 전극층을 형성하는 단계;
상기 전극층 위에 전도성 지지부재를 형성하는 단계;
상기 기판을 제거하는 단계;
상기 발광 구조물의 칩 경계 영역을 따라 상기 전도성 지지부재를 레이저로 스크라이빙하는 단계; 및
상기 칩 경계 영역에 대해 에칭을 수행하는 단계를 포함하며,
상기 레이저 스크라이빙 공정에 의해 상기 전도성 지지부재의 외측에 버 부재가 형성되는 반도체 발광소자 제조방법. - 제12항에 있어서, 상기 버 부재는 상기 전도성 지지부재로부터 상기 발광 구조물의 상단보다 낮은 높이로 형성되는 반도체 발광소자 제조방법.
- 제12항에 있어서, 상기 전도성 지지부재의 두께는 10μm 내지 500μm인 반도체 발광 소자 제조방법.
- 제12항에 있어서, 상기 버 부재는 상기 전도성 지지부재로부터 7㎛ 이하의 높이로 돌출되는 반도체 발광소자 제조방법.
- 제14항에 있어서, 상기 레이저 스크라이빙 공정에 의해 상기 전도성 지지부재의 외측 위 및 외측 아래에 상기 버 부재가 각각 돌출되는 반도체 발광소자 제조방법.
- 제12항에 있어서, 상기 발광 구조물과 상기 전극층 사이에서 외측으로 연장되는 채널층이 형성되는 단계를 포함하는 반도체 발광소자 제조방법.
- 제17항에 있어서, 상기 버 부재는 상기 발광 구조물의 어느 한 층의 외측으로부터 적어도 1㎛의 간격으로 이격되고, 상기 채널층과 1㎛ 이하의 간격을 갖는 반도체 발광소자 제조방법.
- 제17항에 있어서, 상기 버 부재는 상기 전도성 지지부재의 외측에 랜덤하게 형성되는 반도체 발광소자 제조방법.
- 제12항에 있어서, 상기 식각 공정은 습식 식각 및 건식 식각 중 적어도 하나의 공정을 포함하는 반도체 발광 소자 제조방법.
- 제1항 내지 제11항 중 어느 한 항의 반도체 발광소자;
상기 반도체 발광 소자가 배치된 패키지 몸체;
상기 패키지 몸체 위에서 상기 반도체 발광소자와 전기적으로 연결된 적어도 하나의 리드 전극;
상기 패키지 몸체 위에서 상기 반도체 발광소자를 커버하는 몰딩부재를 포함하는 발광 소자 패키지.
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20100014706A KR101064049B1 (ko) | 2010-02-18 | 2010-02-18 | 반도체 발광소자 및 그 제조방법, 발광소자 패키지 |
| US12/948,445 US8502248B2 (en) | 2010-02-18 | 2010-11-17 | Light emitting device, having protrusions from a conductive support member, lighting emitting device package, and lighting system |
| EP19181721.2A EP3570335B1 (en) | 2010-02-18 | 2010-12-01 | Light emitting device |
| DE202010018638.2U DE202010018638U1 (de) | 2010-02-18 | 2010-12-01 | Lichtemittierende Vorrichtung, Lichtemissionsvorrichtungs-Baugruppe, und Beleuchtungssystem |
| EP18164519.3A EP3361520B1 (en) | 2010-02-18 | 2010-12-01 | Light emitting device |
| EP10193390.1A EP2362451B1 (en) | 2010-02-18 | 2010-12-01 | Light emitting device |
| CN201010620982.6A CN102163670B (zh) | 2010-02-18 | 2010-12-24 | 发光器件、发光器件封装以及照明*** |
| US13/874,348 US8933477B2 (en) | 2010-02-18 | 2013-04-30 | Light emitting device having protrusions from a conductive support member light emitting device package, and lighting system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20100014706A KR101064049B1 (ko) | 2010-02-18 | 2010-02-18 | 반도체 발광소자 및 그 제조방법, 발광소자 패키지 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110094955A true KR20110094955A (ko) | 2011-08-24 |
| KR101064049B1 KR101064049B1 (ko) | 2011-09-08 |
Family
ID=43902887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR20100014706A KR101064049B1 (ko) | 2010-02-18 | 2010-02-18 | 반도체 발광소자 및 그 제조방법, 발광소자 패키지 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US8502248B2 (ko) |
| EP (3) | EP2362451B1 (ko) |
| KR (1) | KR101064049B1 (ko) |
| CN (1) | CN102163670B (ko) |
| DE (1) | DE202010018638U1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140026071A (ko) * | 2012-08-24 | 2014-03-05 | 엘지이노텍 주식회사 | 발광 소자 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8952413B2 (en) * | 2012-03-08 | 2015-02-10 | Micron Technology, Inc. | Etched trenches in bond materials for die singulation, and associated systems and methods |
| JP6176101B2 (ja) * | 2013-12-17 | 2017-08-09 | 日亜化学工業株式会社 | 樹脂パッケージ及び発光装置 |
| JP2015191976A (ja) * | 2014-03-27 | 2015-11-02 | ウシオ電機株式会社 | 半導体発光素子及びその製造方法 |
| TWI790912B (zh) * | 2014-07-03 | 2023-01-21 | 晶元光電股份有限公司 | 光電元件 |
| KR102266187B1 (ko) * | 2014-12-09 | 2021-06-17 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
| JP6588218B2 (ja) * | 2015-04-17 | 2019-10-09 | シチズン電子株式会社 | Ｌｅｄ発光装置およびその製造方法 |
| CN105511149B (zh) * | 2016-01-28 | 2020-03-31 | 京东方科技集团股份有限公司 | 一种显示面板及显示装置 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000036621A (ja) | 1998-07-16 | 2000-02-02 | Shichizun Denshi:Kk | 側面型電子部品の電極構造 |
| US6774071B2 (en) * | 1998-09-08 | 2004-08-10 | Building Materials Investment Corporation | Foamed facer and insulation boards made therefrom |
| TWI223460B (en) | 2003-09-23 | 2004-11-01 | United Epitaxy Co Ltd | Light emitting diodes in series connection and method of making the same |
| TWI234298B (en) * | 2003-11-18 | 2005-06-11 | Itswell Co Ltd | Semiconductor light emitting diode and method for manufacturing the same |
| JP3876259B2 (ja) | 2004-08-04 | 2007-01-31 | 日本特殊陶業株式会社 | セラミック基板の製造方法 |
| US8174037B2 (en) * | 2004-09-22 | 2012-05-08 | Cree, Inc. | High efficiency group III nitride LED with lenticular surface |
| KR20060125079A (ko) | 2005-06-01 | 2006-12-06 | 삼성전기주식회사 | 수직구조 질화갈륨계 발광다이오드 소자 및 그 제조방법 |
| KR100774198B1 (ko) | 2006-03-16 | 2007-11-08 | 엘지전자 주식회사 | 수직형 발광 소자 |
| CN101485000B (zh) | 2006-06-23 | 2012-01-11 | Lg电子株式会社 | 具有垂直拓扑的发光二极管及其制造方法 |
| JP2008300621A (ja) * | 2007-05-31 | 2008-12-11 | Nichia Corp | 半導体発光素子及びその製造方法 |
| SG148895A1 (en) * | 2007-07-04 | 2009-01-29 | Tinggi Technologies Private Ltd | Separation of semiconductor devices for light emission |
| KR101491139B1 (ko) * | 2007-12-20 | 2015-02-06 | 엘지이노텍 주식회사 | 반도체 발광소자 및 그 제조방법 |
| KR101438811B1 (ko) * | 2008-01-03 | 2014-09-05 | 엘지이노텍 주식회사 | 반도체 발광소자 및 그 제조방법 |
| DE102009025015A1 (de) * | 2008-07-08 | 2010-02-18 | Seoul Opto Device Co. Ltd., Ansan | Lichtemittierende Vorrichtung und Verfahren zu ihrer Herstellung |
| US8188506B2 (en) * | 2008-09-30 | 2012-05-29 | Lg Innotek Co., Ltd. | Semiconductor light emitting device |
| KR100962899B1 (ko) * | 2008-10-27 | 2010-06-10 | 엘지이노텍 주식회사 | 반도체 발광소자 및 그 제조방법 |
| KR100992749B1 (ko) * | 2009-02-16 | 2010-11-05 | 엘지이노텍 주식회사 | 반도체 발광소자 및 그 제조방법 |
-
2010
- 2010-02-18 KR KR20100014706A patent/KR101064049B1/ko active IP Right Grant
- 2010-11-17 US US12/948,445 patent/US8502248B2/en active Active
- 2010-12-01 EP EP10193390.1A patent/EP2362451B1/en active Active
- 2010-12-01 DE DE202010018638.2U patent/DE202010018638U1/de not_active Expired - Lifetime
- 2010-12-01 EP EP19181721.2A patent/EP3570335B1/en active Active
- 2010-12-01 EP EP18164519.3A patent/EP3361520B1/en active Active
- 2010-12-24 CN CN201010620982.6A patent/CN102163670B/zh active Active
-
2013
- 2013-04-30 US US13/874,348 patent/US8933477B2/en active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140026071A (ko) * | 2012-08-24 | 2014-03-05 | 엘지이노텍 주식회사 | 발광 소자 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20110198618A1 (en) | 2011-08-18 |
| EP3361520A1 (en) | 2018-08-15 |
| US20130240940A1 (en) | 2013-09-19 |
| EP3570335B1 (en) | 2022-03-30 |
| EP2362451A2 (en) | 2011-08-31 |
| US8933477B2 (en) | 2015-01-13 |
| EP3361520B1 (en) | 2019-08-28 |
| US8502248B2 (en) | 2013-08-06 |
| EP2362451A3 (en) | 2015-04-01 |
| KR101064049B1 (ko) | 2011-09-08 |
| DE202010018638U1 (de) | 2019-07-23 |
| EP2362451B1 (en) | 2018-05-16 |
| EP3570335A1 (en) | 2019-11-20 |
| CN102163670A (zh) | 2011-08-24 |
| CN102163670B (zh) | 2015-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101081193B1 (ko) | 반도체 발광소자 및 그 제조방법 | |
| KR101072034B1 (ko) | 반도체 발광소자 및 그 제조방법 | |
| KR100986318B1 (ko) | 반도체 발광소자 및 그 제조방법 | |
| EP2518782B1 (en) | Light emitting device and light emitting device package | |
| KR101868537B1 (ko) | 발광소자 및 이를 포함하는 발광 소자 패키지 | |
| KR100999798B1 (ko) | 반도체 발광소자 및 그 제조방법 | |
| KR101039999B1 (ko) | 반도체 발광소자 및 그 제조방법 | |
| US8022435B2 (en) | Semiconductor light emitting device | |
| KR101014013B1 (ko) | 반도체 발광소자 및 그 제조방법 | |
| US7859003B2 (en) | Semiconductor light emitting device | |
| KR101064049B1 (ko) | 반도체 발광소자 및 그 제조방법, 발광소자 패키지 | |
| KR100986523B1 (ko) | 반도체 발광소자 및 그 제조방법 | |
| US8101958B2 (en) | Semiconductor light-emitting device | |
| KR102250516B1 (ko) | 발광소자 | |
| EP2224502B1 (en) | Semiconductor light emitting device | |
| KR102200000B1 (ko) | 발광소자 및 조명시스템 | |
| KR101500027B1 (ko) | 반도체 발광소자 | |
| KR20120042516A (ko) | 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템 | |
| KR101750207B1 (ko) | 발광 소자 및 발광 소자 패키지 | |
| KR20170077512A (ko) | 발광소자 및 조명장치 | |
| KR101643410B1 (ko) | 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지 | |
| KR101786073B1 (ko) | 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| A302 | Request for accelerated examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20140805 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20150806 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20160805 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20170804 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20180809 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20190812 Year of fee payment: 9 |