KR20110037763A - 이미지 센서 및 그 제조 방법 - Google Patents

이미지 센서 및 그 제조 방법 Download PDF

Info

Publication number
KR20110037763A
KR20110037763A KR1020090095324A KR20090095324A KR20110037763A KR 20110037763 A KR20110037763 A KR 20110037763A KR 1020090095324 A KR1020090095324 A KR 1020090095324A KR 20090095324 A KR20090095324 A KR 20090095324A KR 20110037763 A KR20110037763 A KR 20110037763A
Authority
KR
South Korea
Prior art keywords
well
substrate
pixel region
wells
base
Prior art date
Application number
KR1020090095324A
Other languages
English (en)
Other versions
KR101621241B1 (ko
Inventor
이윤기
이덕형
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090095324A priority Critical patent/KR101621241B1/ko
Priority to US12/899,273 priority patent/US8576318B2/en
Priority to CN201010540893.0A priority patent/CN102074566B/zh
Publication of KR20110037763A publication Critical patent/KR20110037763A/ko
Application granted granted Critical
Publication of KR101621241B1 publication Critical patent/KR101621241B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

이미지 센서 및 그 제조 방법이 제공된다. 이미지 센서는 다수의 단위 픽셀이 형성되는 픽셀 영역과, 픽셀 영역 외의 비픽셀 영역이 정의된 기판, 비픽셀 영역에 대응하는 기판 내에 형성된 제1 웰, 기판의 일면 상에 형성되고, 다층의 배선과 다층의 절연막을 포함하는 배선 구조체, 및 비픽셀 영역에 대응하는 기판 내에, 제1 웰과 기판의 타면 사이에 형성된 베이스 웰을 포함한다.
이미지 센서, 타면, 웰, 웰 바이어스

Description

이미지 센서 및 그 제조 방법{Image sensor and fabricating method thereof}
본 발명은 이미지 센서 및 그 제조 방법에 관한 것이다.
이미지 센서는 광학 영상을 전기 신호로 변환시킨다. 최근 들어 컴퓨터 산업과 통신 산업의 발달에 따라 디지털 카메라, 캠코더, PCS(Personal Communication System), 게임기기, 경비용 카메라, 의료용 마이크로 카메라 등 다양한 분야에서 성능이 향상된 이미지 센서의 수요가 증대하고 있다.
특히, MOS 이미지 센서는 구동 방식이 간편하고 다양한 스캐닝(scanning) 방식으로 구현 가능하다. 또한, 신호 처리 회로를 단일 칩에 집적할 수 있어 제품의 소형화가 가능하며, MOS 공정 기술을 호환하여 이용할 수 있어 제조 단가를 낮출 수 있다. 전력 소모 또한 매우 낮아 배터리 용량이 제한적인 제품에 적용이 용이하다. 따라서, MOS 이미지 센서는 기술 개발과 함께 고해상도가 구현 가능함에 따라 그 이용이 급격히 늘어나고 있다.
MOS 이미지 센서는 입사광의 크기를 센싱하는 광전 변환 소자와, 각 광전 변환 소자에 저장된 광신호를 출력하기 위한 다층의 금속 배선층을 포함한다. 그런 데, 입사광은 금속 배선층에 의해 반사되기도 하고 층간 절연막에 의해 흡수가 일어나서, 감도(sensitivity)가 떨어지게 된다. 뿐만 아니라, 반사된 광은 인접한 픽셀에 흡수되어, 크로스토크(crosstalk)가 발생하기도 한다.
따라서, 최근에는 기판의 타면(backside)을 연마하고 기판의 타면으로부터 광을 입사시키는 구조가 제안되었다. 이를 BI(backside illuminated) 이미지 센서라고 부른다. 이러한 BI 이미지 센서는 광이 입사되는 타면에 금속 배선층이 형성되어 있지 않기 때문에, 금속 배선층에 의해서 입사광이 반사되거나 층간 절연막에 의해서 광흡수가 일어나지 않는다.
본 발명이 해결하고자 하는 과제는, 안정적으로 웰의 포텐셜(potential)을 유지할 수 있는 이미지 센서를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는, 안정적으로 웰의 포텐셜을 유지할 수 있는 이미지 센서의 제조 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 이미지 센서의 일 태양은 다수의 단위 픽셀이 형성되는 픽셀 영역과, 상기 픽셀 영역 외의 비픽셀 영역이 정의된 기판, 상기 비픽셀 영역에 대응하는 상기 기판 내에 형성된 제1 웰, 상기 기판의 일면 상에 형성되고, 다층의 배선과 다층의 절연막을 포함하는 배선 구조체, 및 상기 비픽셀 영역에 대응하는 상기 기판 내에, 상기 제1 웰과 상기 기판의 타면 사이에 형성된 베이스 웰을 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 이미지 센서의 다른 태양은 다수의 단위 픽셀이 형성되는 픽셀 영역과, 상기 픽셀 영역 외의 비픽셀 영역이 정의된 기판, 상기 비픽셀 영역에 대응하는 상기 기판 내에 형성된 복수의 제1 웰, 상기 기판의 일면 상에 형성되고, 다층의 배선과 다층의 절연막을 포함하는 배선 구 조체, 및 상기 비픽셀 영역에 대응하는 상기 기판 내에 상기 복수의 제1 웰보다 높은 도핑 농도로 형성된 베이스 웰을 포함하되, 상기 복수의 제1 웰은 상기 베이스 웰과 접하여 형성되고, 상기 복수의 제1 웰 중 적어도 하나에 인가되는 제1 웰 바이어스를 상기 베이스 웰을 통해 공유하는 것을 포함한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 이미지 센서의 제저 방법의 일 태양은 다수의 단위 픽셀이 형성되는 픽셀 영역과, 상기 픽셀 영역 외의 비픽셀 영역이 정의된 기판을 제공하고, 상기 비픽셀 영역에 대응하는 상기 기판 내에 제1 웰을 형성하고, 상기 기판의 일면 상에 다층의 배선과 다층의 절연막을 포함하는 배선 구조체를 형성하고, 상기 비픽셀 영역에 대응하는 상기 기판 내에, 상기 제1 웰 및 상기 기판의 타면 사이에 베이스 웰을 형성하는 것을 포함한다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다.
본 명세서에서 이용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 이용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다. 그리고, "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다. 또, 이하 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 이용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 이용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하 나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작 시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 개략도인 평면도 및 단면도를 참고하여 설명될 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이고, 발명의 범주를 제한하기 위한 것은 아니다.
이하, 도 1 내지 도 3c를 참조하여 본 발명의 일 실시예에 따른 이미지 센서를 설명한다. 도 1은 본 발명의 일 실시예에 따른 이미지 센서의 픽셀 영역 및 비픽셀 영역을 설명하기 위한 예시적 도면이다. 도 2는 도 1의 A-A'을 따라 절단한 단면도이다. 도 3a 내지 도 3c는 본 발명의 일 실시예에 따흔 이미지 센서에서 웰의 포텐셜 유지 방법을 설명하기 위한 도면이다.
도 2에서 픽셀 영역(I)에는 전하 전송 소자, 드라이브 소자, 리셋 소자, 선택 소자 등이 형성될 수 있으며, 비픽셀 영역(II)에는 독출소자와 동시에 형성된 CMOS 소자와 저항체 및 커패시터 등이 형성될 수 있다. 이들은 당업자에게 널리 알 려진 다양한 형태로 구현될 수 있으므로, 본 발명이 모호하게 해석되는 것을 피하기 위하여 이들을 개시하지 않거나 이들에 대해서는 개별적인 참조부호를 부여하지 않고 설명을 생략하도록 한다.
우선, 도 1 및 도 2를 참조하면, 기판(110)에는 다수의 단위 픽셀이 형성되는 픽셀 영역(pixel region; I)과, 픽셀 영역(I) 외의 비픽셀 영역(non-pixel region; II)이 정의된다. 도 1에 도시된 것처럼, 비픽셀 영역(II)은 픽셀 영역(I)을 둘러싸도록 정의될 수 있으나, 이에 한정되는 것은 아니다. 또한, 도면으로 도시하지는 않았으나, 비픽셀 영역(II)은 다수의 단위 픽셀을 제어하는 회로가 형성되는 주변 회로 영역과 다수의 패드가 형성된 패드 영역을 포함할 수 있다.
픽셀 영역(I)의 기판(110) 내에는 광전 변환 소자, 예를 들어 포토 다이오드(PD)가 형성되어 있고, 기판(110) 상에는 다수의 게이트(123)가 배치될 수 있다. 이러한 게이트(123)는 예를 들어, 전하 전송 소자의 게이트, 리셋 소자의 게이트, 드라이브 소자의 게이트 등일 수 있다. 또한, 여러가지 종류의 기판(110)이 사용 가능하나, 예를 들어, P형 또는 N형 벌크 기판을 사용하거나, P형 벌크 기판에 P형 또는 N형 에피층을 성장시켜 사용하거나, N형 벌크 기판에 P형 또는 N형 에피층을 성장시켜 사용할 수도 있다. 또한, 반도체 기판 이외에도 유기(organic) 플라스틱 기판과 같은 기판도 사용할 수 있다. 도 2에 도시된 바와 같이, 기판(110)은 연마 공정(도 12를 통해서 후술함) 등을 통해서 벌크 기판이 제거되고 남겨진 에피층을 포함할 수 있다. 상기 연마 공정에 의해 벌크 기판이 제거됨에 따라, 본 발명의 실시예들에 따른 이미지 센서의 단파장에 대한 감도를 향상시킬 수 있다.
비픽셀 영역(II)의 기판(110) 내에는 제1 도전형(예를 들어, P형)의 제1 웰(112), 제2 도전형(예를 들어, N형)의 제2 웰(114), 및 베이스 웰(base well; 137)이 형성될 수 있다.
도 2 에 도시된 바와 같이, 제1 웰(112)은 기판(110) 내에 복수 개로 형성될 수 있으며, 복수의 제1 웰(112) 사이에 제2 웰(114)이 형성될 수 있다. 예를 들어, 적어도 하나의 제2 웰(114)은 제1 웰(112)을 복수 개로 분리할 수 있다. 나아가, 제1 웰(112) 및 제2 웰(114)은 기판(110)의 일면(FS)에 접하여 형성될 수 있다.
여기서, 제1 웰(112) 및 제2 웰(114)이 기판(110)의 일면(FS)에 접하여 형성된다는 것은, 제1 웰(112) 및 제2 웰(114) 자체가 기판(110)의 일면(FS) 표면에 직접 접하여 형성되는 것뿐만 아니라, 제1 웰(112) 및 제2 웰(114) 각각에 웰 바이어스(well-bias)를 인가하기 위해 형성된 접촉 웰(미도시)을 매개로 하여 형성된 경우를 포함할 수 있다. 제1 웰(112)과 제2 웰(114)의 배치 관계를 이에 한정되지 않고 다양하게 변형될 수 있음은 물론이다.
베이스 웰(137)은 제1 웰(112)과 기판(110)의 타면(BS) 사이에 형성된다. 나아가, 제1 웰(112) 및 제2 웰(114)과 기판(110)의 타면(BS) 사이에 형성될 수 있다. 예를 들어, 기판(110)의 두께 방향을 기준으로 기판(110)의 일면(FS)을 포함하는 하부 영역과 기판(110)의 타면(BS)을 포함하는 상부 영역으로 기판(110)을 구분할 경우, 기판(110)의 하부 영역에는 제1 웰(112) 및 제2 웰(114)이 형성되고, 기판(110)의 상부 영역에는 베이스 웰(137)이 형성될 수 있다. 다시 말하면, 베이스 웰(137)은 기판(110) 내에 하나의 층(layer) 형태로 형성될 수 있다.
이 때, 베이스 웰(137)은 비픽셀 영역(II)에 대응하는 기판(110)의 적어도 일부에 선택적으로 형성된다. 즉, 베이스 웰(137)은 픽셀 영역(I)에는 형성되지 않고, 비픽셀 영역(II)에 형성될 수 있으며, 비픽셀 영역(II)의 일부 또는 전부에 형성될 수 있다. 베이스 웰(137)이 비픽셀 영역(II)에만 선택적으로 형성됨으로써, 비픽셀 영역(II)에만 선택적으로 서브 기판이 존재하는 것과 같은 효과를 가질 수 있다.
베이스 웰(137)은 비픽셀 영역(II)에 대응하는 기판(110) 내에 하나의 층(layer) 형태로 형성될 수 있다. 이로써, 베이스 웰(137)은 복수의 제1 웰(112) 중 적어도 하나와 접하여 형성될 수 있다. 따라서, 어느 하나의 제1 웰(112)에 제1 웰 바이어스(well-bias)가 인가될 때, 베이스 웰(137)을 통해 복수의 제1 웰(112)의 포텐셜이 특정 레벨로 유지될 수 있다. 이에 대한 더욱 구체적인 설명은 도 3a 내지 도 3c에서 후술하기로 한다.
베이스 웰(137)의 도전형은 제1 웰(112)의 도전형과 서로 동일한 도전형을 가질 수 있다. 예를 들어 제1 웰(112)의 도전형이 P형 도전형일 경우, 베이스 웰(137)의 도전형도 P형 도전형일 수 있다. P형 도전형 불순물은 예를 들어, 붕소(B), 불화붕소(BF2), 삼불화붕소(BF3), 또는 인(In) 등을 포함할 수 있다.
나아가, 베이스 웰(137)의 도핑 농도는 제1 웰(112)의 도핑 농도보다 높다. 여기서, 베이스 웰(137)의 도핑 농도가 제1 웰(112)의 도핑 농도보다 높다고 하는 것은, 베이스 웰(137)에 주입된 불순물의 농도가 제1 웰(112)에 주입된 불순물의 농도가 더 높다는 것을 의미할 수 있다.
제1 웰(112)의 도전형은 제2 웰(114)의 도전형과 서로 반대의 도전형을 가질 수 있다. 예를 들어, P형 도전형의 제1 웰(112)을 형성할 경우, 제2 웰(114)은 N형 도전형으로 형성할 수 있다. 제2 웰(114)에는 제1 웰 바이어스와 다른 제2 웰 바이어스가 인가될 수 있다. 도면으로 각각 설명하지는 않았으나, 제1 웰(112)과 제2 웰(114)의 배치, 형상, 농도 등은 다양할 수 있다.
기판(110)의 일면(FS)에는 배선 구조체(122, 124a-124c)가 배치된다. 배선 구조체(122, 124a-124c)는 다층의 층간 절연막(122)과, 픽셀 영역(I) 및 비픽셀 영역(II) 상에 형성되고 순차적으로 적층된 다수의 배선(124a-124c)을 포함할 수 있다. 여기서, 배선(124a-124c)은 알루미늄, 구리 등의 금속으로 이루어질 수 있다. 또한, 도면으로 도시하지는 않았으나, 비픽셀 영역(II)의 패드 영역(미도시) 상에 형성된 보조 패드를 포함할 수도 있다.
배선 구조체(122, 124a-124c) 상에는 지지 기판(132)이 접착, 고정되어 있다. 지지 기판(132)은 연마 공정 등을 통해서 얇아진 기판(110)의 강도를 확보하기 위한 것이다. 지지 기판(132)은 반도체 기판뿐만 아니라, 기계적 강도가 유지할 수 있는 물질로 이루어진 것이라면 어떤 것이라도 사용할 수 있다. 예를 들어, 실리콘 기판, 유리 기판 등을 사용할 수 있다.
지지 기판(132)과 배선 구조체(122, 124a-124c)를 접착하기 위해서, 지지 기판(132)과 배선 구조체(122, 124a-124c) 사이에는 접착막(134a, 134b)이 개재될 수 있다. 지지 기판(132)이 실리콘 기판일 경우에 접착막(134a, 134b)은 예를 들어, 실리콘 산화막일 수 있다.
한편, 기판(110)의 타면(BS)에는 피닝층(pinning layer; 139) 및 타면 절연막(140)이 배치될 수 있다.
피닝층(139)은 기판(110)의 타면(BS) 전면(全面) 또는 일부 면에 형성될 수 있다. 예를 들어, 피닝층(139) 형성시, 마스크 패턴을 사용하지 않을 경우, 피닝층(139)은 기판(110)의 픽셀 영역(I) 및 비픽셀 영역(II) 모두에 걸쳐 형성될 수 있다. 이에 따라, 픽셀 영역(I)에 대응하는 기판(110)의 타면(BS)에는 피닝층(139)만이 형성되고, 비픽셀 영역(II)에 대응하는 기판 타면에는 베이스 웰(137) 및 피닝층(139)이 형성된다. 이 때, 피닝층(139)은 베이스 웰(137)보다 기판(110)의 타면(BS)에 인접하여 형성된다. 즉, 비픽셀 영역(II)에서 피닝층(139)은 베이스 웰(137)보다 기판(110)의 상부 영역에 형성될 수 있다.
피닝층(139)은 픽셀 영역(I)에 형성된 광전 변환 소자, 예를 들어 포토 다이오드(PD)가 N형일 경우, P+형으로 형성될 수 있다. 즉, 피닝층(139)은 기판(110)의 타면(BS)에서 열적으로 생성된 EHP(Electron-Hole Par)를 줄임으로써 암전류를 감소시키는 역할을 한다. 경우에 따라서, 피닝층(139)은 생략될 수도 있다.
타면 절연막(140)은 예를 들어, 반사 방지막(142)과, 버퍼막(144) 등을 포함할 수 있다. 반사 방지막(142)은 포토 공정에서 사용하는 광의 파장에 따라, 물질/두께가 달라질 수 있다. 예를 들어, 반사 방지막(142)으로 약 50-200Å 두께의 실리콘 산화막과, 약 300-500Å 두께의 실리콘 질화막을 적층하여 사용할 수 있다. 버퍼막(144)은 반사 방지막(142) 상에 형성되어, 비픽셀 영역(II) 내에 패드(미도시)를 형성하기 위한 패터닝 공정에서 기판(110)이 손상되는 것을 방지하기 위한 것이다. 버퍼막(144)으로는 예를 들어, 약 3000-8000Å 두께의 실리콘 산화막을 사용할 수 있다.
픽셀 영역(I)에 해당하는 기판(110)의 타면(BS) 상에는 컬러 필터(197), 마이크로 렌즈(198)가 배치될 수 있다. 컬러 필터(197), 마이크로 렌즈(198)는, 광전 변환 소자(예를 들어, 포토 다이오드(PD))에 대응되는 영역에 형성된다. 도면에 도시하지 않았으나, 컬러 필터(197)와 마이크로 렌즈(198) 사이 또는 컬러 필터(197) 하부에 평탄화막이 형성되어 있을 수 있다.
도면으로 도시하지는 않았으나, 비픽셀 영역(II)에 해당하는 기판(110)의 타면(BS) 상에는 패드가 배치될 수 있다. 또한, 보조 패드와 패드는 타면 절연막(140), 기판(110)을 관통하는 컨택에 의해서 전기적으로 연결될 수 있다.
본 발명의 일 실시예에 따른 이미지 센서(1)는 기판(110)의 비픽셀 영역(II)에 선택적으로 형성된 베이스 웰(137)을 포함한다. 따라서, 복수의 제1 웰(112) 중 어느 하나에 인가된 제1 웰 바이어스를 다른 제1 웰(112)과 공유할 수 있다. 이와 같은 구성을 통해서, 본 발명의 제1 실시예에 따른 이미지 센서(1)는 안정적으로 제1 웰(112)의 포텐셜(potential)을 유지할 수 있다. 이에 대해서 도 3a 내지 도 3c를 이용하여 구체적으로 설명한다.
도 3a 및 도 3b는 본 발명의 일 실시예에 따른 이미지 센서(1)에서와 같이 비픽셀 영역(II)에 대응하는 기판(110)의 타면(BS)에 베이스 웰(137)이 형성되고, 기판(110)의 일면(FS)으로 제1 웰 바이어스가 인가되는 경우를 도시한 것이고, 도 3c는 비픽셀 영역(II)에서 P형 도전형의 제2 웰(119a, 119b)에 의해 N형 도전형의 제1 웰(118a, 118b, 118c)이 분리되어 형성된 경우를 도시하였다.
도 3a 및 도 3b를 참조하면, 제1 웰 바이어스가 기판(110)의 일면(FS)을 통해 제1 웰(112b)에 인가될 수 있다. 이 때, 기판(110)의 일면(FS)에 웰 바이어스를 인가하기 위한 별도의 부가 영역의 크기를 줄이기 위해서, 제1 웰(112a), 제1 웰(112b), 제1 웰(112c) 각각에 따로 제1 웰 바이어스를 인가하지 않을 수 있다. 상술한 바와 같이, 베이스 웰(137)은 복수의 제1 웰(112a, 112b, 112c)과 접하여 형성되므로, 제1 웰(112a)로부터 베이스 웰(137)로 전류(I1)가 흐르고, 제1 웰(112c)로부터 베이스 웰(137)로 전류(I2)가 흐를 수 있다. 베이스 웰(137)로 흐른 전류(I1, I2)는 제1 웰 바이어스, 예를 들어 접지 전압(GND)이 인가된 제1 웰(112b)로 전류(I3)가 흐를 수 있다. 따라서, 제1 웰(112a, 112b, 112c)은 제2 웰(114a, 114b)에 의해 서로 분리되어 있더라도 안정적으로 포텐셜이 유지될 수 있다.
여기서, 도 3c를 보면, 제1 웰(118a, 118b, 118c)이 N형인 경우, 제1 웰 바이어스는 전원 전압(VDD)일 수 있다. 제1 웰(118a, 118b, 118c)은 제2 웰(119a, 119b)에 의해서 서로 분리되어 있을 수 있다. 베이스 웰(137)을 통해서 전원 전압(VDD)이 제1 웰(118a, 118c)에 인가될 수 있다.
이하에서는, 도 4 내지 도 7을 이용하여 본 발명의 실시예들에 따른 이미지 센서를 이용한 장치를 설명한다. 도 4는 본 발명의 실시예들에 따른 이미지 센서를 구현한 칩을 설명하기 위한 도면이고, 도 5 내지 도 7은 본 발명의 실시예들에 따른 이미지 센서를 포함하는 프로세서 기반 장치를 설명하기 위한 도면들이다. 도 5 는 컴퓨터 장치를 나타내고, 도 6a, 도 6b는 카메라 장치를 나타내고, 도 7은 휴대폰 장치를 나타낸 것이다. 본 발명의 실시예들에 따른 이미지 센서는 전술한 장치 이외에 다른 장치(예를 들어, 스캐너, 기계화된 시계 장치, 네비게이션 장치, 비디오폰, 감독 장치, 자동 포커스 장치, 추적 장치, 동작 감시 장치, 이미지 안정화 장치 등)에도 사용될 수 있음은 자명하다.
도 4를 참조하면, 본 발명의 실시예들에 따른 이미지 센서를 구현한 칩(200)은 광센싱 소자를 포함하는 픽셀들이 이차원적으로 배열되어 이루어진 센서 어레이(210), 타이밍 발생기(timing generator)(220), 로우 디코더(row decoder)(230), 로우 드라이버(row driver)(240), 상관 이중 샘플러(Correlated Double Sampler, CDS)(250), 아날로그 디지털 컨버터(Analog to Digital Converter, ADC)(260), 래치부(latch)(270), 컬럼 디코더(column decoder)(280) 등을 포함한다.
센서 어레이(210)는 2차원적으로 배열된 다수의 단위 픽셀들을 포함한다. 다수의 단위 픽셀들은 광학 영상을 전기적인 출력 신호로 변환하는 역할을 한다. 센서 어레이(210)는 로우 드라이버(240)로부터 행 선택 신호, 리셋 신호, 전하 전송 신호 등 다수의 구동 신호를 수신하여 구동된다. 또한, 변환된 전기적인 출력 신호는 수직 신호 라인을 통해서 상관 이중 샘플러(250)에 제공된다.
타이밍 발생기(220)는 로우 디코더(230) 및 컬럼 디코더(280)에 타이밍(timing) 신호 및 제어 신호를 제공한다.
로우 드라이버(240)는 로우 디코더(230)에서 디코딩된 결과에 따라 다수의 단위 픽셀들을 구동하기 위한 다수의 구동 신호를 액티브 픽셀 센서 어레이(210)에 제공한다. 일반적으로 행렬 형태로 단위 픽셀이 배열된 경우에는 각 행별로 구동 신호를 제공한다.
상관 이중 샘플러(250)는 액티브 픽셀 센서 어레이(210)에 형성된 출력 신호를 수직 신호 라인을 통해 수신하여 유지(hold) 및 샘플링한다. 즉, 특정한 잡음 레벨(noise level)과, 상기 출력 신호에 의한 신호 레벨을 이중으로 샘플링하여, 잡음 레벨과 신호 레벨의 차이에 해당하는 차이 레벨을 출력한다.
아날로그 디지털 컨버터(260)는 차이 레벨에 해당하는 아날로그 신호를 디지털 신호로 변환하여 출력한다.
래치부(270)는 디지털 신호를 래치(latch)하고, 래치된 신호는 컬럼 디코더(280)에서 디코딩 결과에 따라 순차적으로 영상 신호 처리부(도면 미도시)로 출력된다.
도 4에 도시된 모든 기능 블록들은 원칩(one chip)으로 구성되어 있을 수도 있고, 여러 개의 칩으로 구성되어 있을 수도 있다. 예를 들어, 타이밍 발생기(220)는 별도의 하나의 칩으로 구성되고, 나머지 칩은 하나의 칩으로 구성될 수 있다. 예를 들어, 설명된 칩들은 패키지 형태로 구현될 수 있다.
도 5를 참조하면, 컴퓨터 장치(300)은 버스(305)를 통해 입출력(I/O) 소자(330)와 커뮤니케이션할 수 있는 마이크로프로세서 등과 같은 중앙 정보 처리 장치(CPU)(320)를 포함한다. 이미지 센서(310)는 버스(305) 또는 다른 통신 링크를 통해서 장치와 커뮤니케이션할 수 있다. 또, 프로세서 기반 장치(300)은 버스(305)를 통해 CPU(320)와 커뮤니케이션할 수 있는 RAM(340) 및/또는 포트(360)을 더 포 함할 수 있다. 포트(360)는 비디오 카드, 사운드 카드, 메모리 카드, USB 소자 등을 커플링하거나, 또 다른 장치와 데이터를 통신할 수 있는 포트일 수 있다. 이미지 센서(310)는 CPU, 디지털 신호 처리 장치(DSP) 또는 마이크로프로세서 등과 함께 집적될 수 있다. 또, 메모리가 함께 집적될 수도 있다. 물론 경우에 따라서는 프로세서와 별개의 칩에 집적될 수도 있다.
도 6a를 참조하면, 카메라 장치(400)은 이미지 센서(413)가 회로 기판(411) 상에 본딩 와이를 통하여 실장되어 있는 이미지 센서 패키지(410)을 포함한다. 또한, 회로 기판(411) 상에는 하우징(420)이 부착되고, 하우징(420)은 회로 기판(411) 및 이미지 센서(413)를 외부 환경으로부터 보호한다.
하우징(420)에는 촬영하고자 하는 영상이 통과하는 경통부(421)가 형성되고, 경통부(421)의 외부를 향하는 외측 단부에는 보호 커버(422)가 설치되고, 경통부(421)의 내측 단부에는 적외선 차단 및 반사 방지 필터(423)가 장착될 수 있다. 또한, 경통부(421)의 내부에는 렌즈(424)가 장착되고, 경통부(421)의 나사산을 따라서 렌즈(424)가 이동될 수 있다.
도 6b를 참조하면, 카메라 장치(500)는 관통 비아(through via)(572)를 이용한 이미지 센서 패키지(501)를 사용한다. 관통 비아(572)를 이용하면, 와이어 본딩을 이용하지 않고도 이미지 센서(570)와 회로 기판(560)이 전기적으로 접속할 수 있다. 여기서 설명되지 않은 부호인 520은 제1 렌즈이고, 540은 제2 렌즈이고, 526, 527은 렌즈 컴포넌트(lens component)이다. 또한, 505는 지지부(support member), 545는 어퍼쳐(aperture), 510, 530은 투명 기판, 550은 유리이다.
도 7을 참조하면, 핸드폰 시스템(450)의 소정 위치에 이미지 센서(452)가 부착되어 있다. 도 7에 도시된 위치와 다른 부분에 이미지 센서(452)가 부착될 수도 있음은 당업자에게 자명하다.
이하에서, 도 8 내지 도 17을 참조하여, 본 발명의 일 실시예에 따른 이미지 센서의 제조 방법을 설명한다. 도 8은 본 발명의 일 실시예에 따른 이미지 센서의 제조 방법을 설명하기 위한 흐름도이다. 도 9 내지 도 17은 본 발명의 일 실시예에 따른 이미지 센서의 제조 방법을 설명하기 위한 중간 단계 도면들이다.
도 8 및 도 9를 참조하여, 픽셀 영역(I) 및 비픽셀 영역(II)이 정의된 기판(110)을 제공하고(S110), 비픽셀 영역(II)에 대응하는 기판(110) 내에 제1 웰(112)을 형성한다(S120).
기판(110, 110a)에 STI(Shallow Trench Isolation), DTI(Deep Trench Isolation) 등과 같은 소자 분리 영역(미도시)을 형성하고, 기판(110)에 픽셀 영역(I) 및 비픽셀 영역(II)을 정의한다. 예를 들어, 기판(110a)은 P형 또는 N형의 벌크 기판이고, 기판(110)은 상기 벌크 기판 상에 형성한 P형 또는 N형의 에피층일 수 있다.
이어서, 픽셀 영역(I) 내에 다수의 픽셀을 형성한다. 구체적으로, 픽셀 영역(I) 내에 광전 변환 소자(예를 들어, 포토 다이오드(PD))를 형성하고, 픽셀 영역(I) 상에 다수의 게이트(123)를 형성한다. 이러한 게이트(123)는 예를 들어, 전하 전송 소자의 게이트, 리셋 소자의 게이트, 드라이브 소자의 게이트 등일 수 있다.
이어서, 비픽셀 영역(II) 내에 제1 도전형(예를 들어, P형)의 제1 웰(112), 제2 도전형(예를 들어, N형)의 제2 웰(114)이 형성될 수 있다. 제1 웰(112), 제2 웰(114)의 배치, 형상, 농도 등은 다양할 수 있다.
도 8 및 도 10을 참조하여, 기판(110)의 일면(FS) 상에 배선 구조체를 형성한다(S130).
구체적으로, 배선 구조체(122, 124a~124c)는 층간 절연막(122)과, 픽셀 영역(I) 및 비픽셀 영역(II) 상에 형성되고 순차적으로 적층된 다수의 배선(124a~124c)을 포함한다.
도 8 및 도 11을 참조하여, 배선 구조체(122, 124a~124c) 상에 지지 기판(132)을 접착한다(S140).
구체적으로, 배선 구조체(122, 124a~124c) 상에 접착막(134a)을 형성하여 표면을 평탄화한다. 지지 기판(132) 상에 접착막(134b)을 형성한다. 그 후, 접착막(134a, 134b)끼리 서로 대향하도록 하여, 기판(110)과 지지 기판(132)을 접착시킨다.
도 8 및 도 12를 참조하여, 지지 기판(132)이 접착된 기판(110, 110a)를 상하 반전하고, 기판(110, 110a)의 타면(BS)을 연마한다(S150).
구체적으로, CMP(Chemical Mechanical Polishing), BGR(Back Grinding), 반응성 이온 에칭 혹은 이들의 조합을 이용하여 기판(110, 110a)의 타면(BS)을 연마한다. 이 때, 벌크 기판(110a)을 모두 제거할 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 벌크 기판(110a)의 일부가 남아 있을 수도 있다. 상기 연마 공정에 의해 벌크 기판(110)을 제거함으로써, 단파장에 대한 감도가 향상된 이미지 센서를 제조할 수 있다.
도 8, 도 13a, 및 도 13b를 참조하여, 비픽셀 영역(II)에 대응하는 기판(110)의 타면(BS) 상에 마스크 패턴(135)을 형성한다(S160).
도 13a 및 도 13b에 도시된 바와 같이, 마스크 패턴(135)은 픽셀 영역(I)을 차단한다. 즉, 베이스 웰(도 2의 137 참조)을 형성하기 위해 후속되는 이온 주입 공정에서, 픽셀 영역(I)에는 불순물이 주입되지 않도록 마스크 패턴(135)을 형성할 수 있다. 예를 들어, 마스크 패턴(135)은 포토레지스트를 이용한 사진 식각 공정으로 형성할 수 있으나, 이에 한정되지 않음은 물론이다.
도 8 및 도 14를 참조하여, 마스크 패턴(135)을 포함하는 기판(110)의 타면(BS)에 이온 주입 공정(150)을 진행한다(S170).
마스크 패턴(135)이 형성된 기판(110)의 타면(BS)에 이온 주입 공정(150)을 진행하여, 비픽셀 영역(II)에 대응하는 기판(110) 내에 선택적으로 베이스 웰(137)을 형성한다. 예를 들어, P형 베이스 웰(137)을 형성할 경우, 이온 주입 공정(150)은 P형 불순물, 예를 들어, 붕소(B), 불화붕소(BF2), 삼불화붕소(BF3), 인(In) 또는 이들의 조합을 이용할 수 있다.
마스크 패턴(135)이 픽셀 영역(I)에 대응하는 차단 영역을 포함하므로, 기판(110)의 비픽셀 영역(II)에 대응하는 기판(110) 내에 선택적으로 불순물을 주입할 수 있다. 즉, 비픽셀 영역(II)에 대응하는 기판(110) 내에 선택적으로 베이스 웰(137)을 형성할 수 있다.
이온 주입 공정(150)의 공정 조건을 조절하여, 불순물이 주입되어 베이스 웰(137)이 형성되는 깊이를 결정할 수 있다. 예를 들어, 본 발명의 일 실시예에 따른 이미지 센서를 제조함에 있어서는, 도면에 도시된 바와 같이, 제2 웰(114)과 기판(110)의 타면(BS) 사이의 영역이 차지하는 깊이만큼 베이스 웰(137)이 형성되도록 공정 조건을 조절할 수 있다. 이 때의 공정 조건은 온도 혹은 압력 등이 포함될 수 있을 것이다.
또한, 베이스 웰(137)을 복수의 제1 웰(112)과 접하도록 형성함으로써, 복수의 제1 웰(112) 중 어느 하나에 인가된 제1 웰 바이어스는 베이스 웰(137)을 통해 서로 공유될 수 있다. 예를 들어, 복수의 제1 웰(112) 중 어느 하나에 접지 전압(GND)이 인가된 경우, 제1 웰(112)은 제2 웰(114)에 의해 서로 분리되어 있더라도 베이스 웰(137)에 의해 안정적으로 포텐셜이 유지될 수 있다.
도 8 및 도 15를 참조하여, 기판(110)의 타면(BS)에 피닝층(139)을 형성한다(S180).
기판(110)의 타면(BS)에 이온 주입 공정(170)을 진행하여 기판(110)의 타면(BS)에 피닝층(139)을 형성할 수 있다. 피닝층(139)은 기판(110)의 타면(BS)의 전면(全面)에 형성할 수 있다. 피닝층(139)은 기판(110)의 일부 영역에 선택적으로 형성할 수도 있음은 물론이다. 예를 들어, 마스크 패턴을 사용하지 않고 이온 주입 공정(170)을 진행할 경우, 기판(110)의 타면(BS) 전면에 피닝층(139)을 형성할 수 있다.
픽셀 영역(I)에 형성된 광전 변환 소자, 예를 들어 포토 다이오드(PD)가 N형 일 경우, 이온 주입 공정(170) 진행시, P형 불순물을 사용할 수 있다. 나아가, 피닝층(139)이 P+ 형으로 형성될 수 있도록 불순물의 농도를 조절할 수도 있다. 경우에 따라서, 피닝층(139)을 형성하는 과정은 생략될 수 있다.
도 8 및 도 16을 참조하여, 기판(110)의 타면(BS)에 열처리 공정(160)을 진행한다(S190).
열처리 공정(160)은 배선 구조체(122, 124a~124c)에 포함된 다수의 배선(124a~124c)을 고려하여, 표면 열처리 공정을 진행할 수 있다. 예를 들어, 레이저 어닐링(laser anneal), 플래시 램프 어닐링(flash lamp anneal), 또는 자외선 어닐링(US anneal) 등을 이용하여 열처리 공정을 진행할 수 있다. 피닝층(139) 형성 과정을 생략하는 경우, 베이스 웰(137)의 형성 공정과 열처리 공정(160)을 연속하여 진행할 수 있다.
도 8 및 도 17을 참조하여, 기판(110)의 타면(BS) 상에 타면 절연막(140)을 형성한다(S195).
타면 절연막(140)을 형성하는 것은 예를 들어, 반사 방지막(142)과 버퍼막(144)을 순차로 형성하는 것을 포함할 수 있다. 포토 공정에서 사용하는 광의 파장에 따라, 반사 방지막(142)의 물질 및 두께를 결정할 수 있다. 도면으로 도시하지는 않았으나, 반사 방지막(142) 상에 버퍼막(144)을 형성하여, 비픽셀 영역(II) 내에 패드를 형성하기 위한 패터닝 공정에서 기판(110)이 손상되는 것을 방지할 수 있다.
다시 도 2 및 도 8을 참조하여, 픽셀 영역(I)에 대응하는 기판(110)의 타 면(BS) 상에 컬러필터(197), 마이크로 렌즈(198)를 순차적으로 형성한다(S197).
컬러 필터(197), 마이크로 렌즈(198)는, 광전 변환 소자(예를 들어, 포토 다이오드(PD))에 대응되는 영역에 형성된다. 도면에 도시하지 않았으나, 컬러 필터(197)와 마이크로 렌즈(198) 사이 또는 컬러 필터(197) 하부에 평탄화막이 형성되어 있을 수 있다.
이하에서, 도 18 내지 도 21을 참조하여, 본 발명의 다른 실시예에 따른 이미지 센서의 제조 방법을 설명한다. 도 18은 본 발명의 다른 실시예에 따른 이미지 센서의 제조 방법을 설명하기 위한 흐름도이다. 도 19 내지 도 21은 본 발명의 다른 실시예에 따른 이미지 센서의 제조 방법을 설명하기 위한 중간 단계 도면들이다.
본 발명의 다른 실시예에 따른 이미지 센서의 제조 방법은 배선 구조체를 형성하기 전에 기판의 일면에 대하여 이온 주입 공정을 진행하여 베이스 웰을 형성한다는 점에서 전술한 본 발명의 일 실시예에 따른 이미지 센서의 제조 방법과 구별된다. 설명의 편의를 위하여 상기의 구별점을 중심으로 설명한다. 또한, 픽셀 영역(I) 및 비픽셀 영역(II)이 정의된 기판(110)을 제공하고(S110), 비픽셀 영역(II)에 대응하는 기판(110) 내에 제1 웰(112)을 형성(S120)하는 과정은 본 발명의 일 실시예에 따른 이미지 센서의 제조 방법과 동일하므로, 이하에서는 그 이후의 과정에 대하여 설명한다.
도 18 및 도 19를 참조하여, 기판(110)의 일면(FS) 상에 픽셀 영역(I)을 차단하는 마스크 패턴(185)을 형성한다(S225).
마스크 패턴(185)에 의해 픽셀 영역(I)이 차단되므로, 후속되는 이온 주입 공정에서, 픽셀 영역(I)에는 불순물이 주입되지 않도록 마스크 패턴(185)을 형성할 수 있다. 마스크 패턴(185)은 예를 들어, 포토레지스트를 이용하여 형성할 수 있으나, 이에 한정되지 않음은 물론이다.
도 18 및 도 20을 참조하여, 마스크 패턴(185)을 포함하는 기판(110)의 일면(FS)에 이온 주입 공정(155)을 진행한다(S227).
마스크 패턴(185)이 형성된 기판(110)의 일면(FS)에 이온 주입 공정(155)을 진행하여, 비픽셀 영역(II)에 대응하는 기판(110) 내에 선택적으로 베이스 웰(137)을 형성한다. 예를 들어, 이온 주입 공정(155)은 P형 불순물을 이용하여 P형 도전형의 베이스 웰(137)을 형성할 수 있다. 이 때, 이온 주입 공정(155)의 공정 조건, 예를 들어 공정 온도 또는 공정 압력 등을 조절하여, 벌크 기판(110a)과 제2 웰(114) 사이에 베이스 웰(137)을 형성시킬 수 있다.
도 18 및 도 21을 참조하여, 기판(110)의 일면(FS) 상에 배선 구조체(122, 124a~124c)를 형성한다(S230).
구체적으로, 배선 구조체(122, 124a~124c)는 층간 절연막(122)과, 픽셀 영역(I) 및 비픽셀 영역(II) 상에 형성되고 순차적으로 적층된 다수의 배선(124a~124c)을 포함한다.
이후의 과정은, 전술한 본 발명의 일 실시예에 따른 이미지 센서의 제조 방법으로부터 충분히 유추할 수 있다. 즉, 기판(110)에 복수의 제1 웰과 접하는 베이스 웰(137)이 형성된 점을 제외하면, 배선 구조체 상에 지지 기판을 접착하 고(S240), 지지 기판이 접착된 기판을 상하 반전하고(S250), 기판의 타면을 연마하여 베이스 웰을 노출시키고(S260), 기판의 타면에 피닝층을 형성하고(S280), 기판의 타면에 열처리 공정을 진행하고(S290), 기판의 타면 상에 타면 절연막을 형성하고(S295), 픽셀 영역에 대응하는 기판의 타면 상에 컬러 필터, 마이크로 렌즈를 순차로 형성(S297)하는 등의 과정을 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 유추할 수 있을 것이다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
도 1은 본 발명의 일 실시예에 따른 이미지 센서의 픽셀 영역 및 비픽셀 영역을 설명하기 위한 예시적 도면이다.
도 2는 도 1의 A-A'을 따라 절단한 단면도이다.
도 3a 내지 도 3c는 본 발명의 일 실시예에 따르나 이미지 센서에서 웰의 포텐셜 유지 방법을 설명하기 위한 도면이다.
도 4는 본 발명의 실시예들에 따른 이미지 센서를 구현한 칩을 설명하기 위한 도면이다.
도 5 내지 도 7은 본 발명의 실시예들에 따른 이미지 센서를 포함하는 프로세서 기반 장치를 설명하기 위한 도면들이다.
도 8은 본 발명의 일 실시예에 따른 이미지 센서의 제조 방법을 설명하기 위한 흐름도이다.
도 9 내지 도 17은 본 발명의 일 실시예에 따른 이미지 센서의 제조 방법을 설명하기 위한 중간 단계 도면들이다.
도 18은 본 발명의 다른 실시예에 따른 이미지 센서의 제조 방법을 설명하기 위한 흐름도이다.
도 19 내지 도 21은 본 발명의 다른 실시예에 따른 이미지 센서의 제조 방법을 설명하기 위한 중간 단계 도면들이다.
(도면의 주요부분에 대한 부호의 설명)
112: 제1 웰 114: 제2 웰
137: 베이스 웰 135, 185: 마스크 패턴

Claims (10)

  1. 다수의 단위 픽셀이 형성되는 픽셀 영역과, 상기 픽셀 영역 외의 비픽셀 영역이 정의된 기판;
    상기 비픽셀 영역에 대응하는 상기 기판 내에 형성된 제1 웰;
    상기 기판의 일면 상에 형성되고, 다층의 배선과 다층의 절연막을 포함하는 배선 구조체; 및
    상기 비픽셀 영역에 대응하는 상기 기판 내에, 상기 제1 웰과 상기 기판의 타면 사이에 형성된 베이스 웰을 포함하는 이미지 센서.
  2. 제1 항에 있어서,
    상기 제1 웰의 도전형과 상기 베이스 웰의 도전형은 서로 동일한 도전형인 이미지 센서.
  3. 제2 항에 있어서,
    상기 베이스 웰의 도핑 농도는 상기 제1 웰의 도핑 농도보다 높은 이미지 센서.
  4. 제1 항에 있어서,
    상기 제1 웰은 상기 베이스 웰과 접하여 상기 기판 내에 복수 개로 형성되 고,
    상기 복수의 제1 웰 중 적어도 하나에 제1 웰 바이어스가 인가될 때,
    상기 복수의 제1 웰은 상기 베이스 웰을 통해 상기 제1 웰 바이어스를 공유하는 이미지 센서.
  5. 다수의 단위 픽셀이 형성되는 픽셀 영역과, 상기 픽셀 영역 외의 비픽셀 영역이 정의된 기판;
    상기 비픽셀 영역에 대응하는 상기 기판 내에 형성된 복수의 제1 웰;
    상기 기판의 일면 상에 형성되고, 다층의 배선과 다층의 절연막을 포함하는 배선 구조체; 및
    상기 비픽셀 영역에 대응하는 상기 기판 내에 상기 복수의 제1 웰보다 높은 도핑 농도로 형성된 베이스 웰을 포함하되,
    상기 복수의 제1 웰은 상기 베이스 웰과 접하여 형성되고, 상기 복수의 제1 웰 중 적어도 하나에 인가되는 제1 웰 바이어스를 상기 베이스 웰을 통해 공유하는 이미지 센서.
  6. 제5 항에 있어서,
    상기 복수의 제1 웰의 도전형과 상기 베이스 웰의 도전형은 서로 동일한 도전형인 이미지 센서.
  7. 제5 항에 있어서,
    상기 복수의 제1 웰 중 서로 인접하는 상기 복수의 제1 웰 사이에 형성된 하나 이상의 제2 웰을 더 포함하되,
    상기 제2 웰의 도전형은 상기 복수의 제1 웰의 도전형과 서로 다른 도전형이고, 상기 제2 웰에는 상기 제1 웰 바이어스와 다른 제2 웰 바이어스가 인가되는 이미지 센서.
  8. 다수의 단위 픽셀이 형성되는 픽셀 영역과, 상기 픽셀 영역 외의 비픽셀 영역이 정의된 기판을 제공하고,
    상기 비픽셀 영역에 대응하는 상기 기판 내에 제1 웰을 형성하고,
    상기 기판의 일면 상에 다층의 배선과 다층의 절연막을 포함하는 배선 구조체를 형성하고,
    상기 비픽셀 영역에 대응하는 상기 기판 내에, 상기 제1 웰 및 상기 기판의 타면 사이에 베이스 웰을 형성하는 것을 포함하는 이미지 센서의 제조 방법.
  9. 제5 항에 있어서,
    상기 기판은 상기 기판의 일면을 포함하는 에피층과, 상기 에피층 상에 형성된 벌크층을 포함하고,
    상기 베이스 웰을 형성하는 것은, 상기 배선 구조체를 형성한 후에,
    상기 기판의 벌크층을 제거하고,
    상기 기판의 타면 상에 상기 픽셀 영역을 차단하는 마스크 패턴을 형성하고,
    상기 기판의 타면에 이온 주입 공정 및 열처리 공정을 순차로 진행하여, 상기 비픽셀 영역에 선택적으로 상기 베이스 웰을 형성하는 것을 포함하는 이미지 센서의 제조 방법.
  10. 제5 항에 있어서, 상기 베이스 웰을 형성하는 것은,
    상기 배선 구조체를 형성하기 전에,
    상기 기판의 일면 상에 상기 픽셀 영역을 차단하는 마스크 패턴을 형성하고,
    상기 기판의 일면에 이온 주입 공정 및 열처리 공정을 순차로 진행하여, 상기 비픽셀 영역에 선택적으로 상기 베이스 웰을 형성하는 것을 포함하는 이미지 센서의 제조 방법.
KR1020090095324A 2009-10-07 2009-10-07 이미지 센서 및 그 제조 방법 KR101621241B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020090095324A KR101621241B1 (ko) 2009-10-07 2009-10-07 이미지 센서 및 그 제조 방법
US12/899,273 US8576318B2 (en) 2009-10-07 2010-10-06 Image sensors and methods of fabricating the same
CN201010540893.0A CN102074566B (zh) 2009-10-07 2010-10-08 图像传感器及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090095324A KR101621241B1 (ko) 2009-10-07 2009-10-07 이미지 센서 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20110037763A true KR20110037763A (ko) 2011-04-13
KR101621241B1 KR101621241B1 (ko) 2016-05-16

Family

ID=43822916

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090095324A KR101621241B1 (ko) 2009-10-07 2009-10-07 이미지 센서 및 그 제조 방법

Country Status (3)

Country Link
US (1) US8576318B2 (ko)
KR (1) KR101621241B1 (ko)
CN (1) CN102074566B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI513301B (zh) * 2010-06-02 2015-12-11 Sony Corp 半導體裝置，固態成像裝置及相機系統
JP5671890B2 (ja) * 2010-08-31 2015-02-18 株式会社ニコン 撮像装置
TWI503961B (zh) * 2011-04-14 2015-10-11 United Microelectronics Corp 背照式影像感測器及其製造方法
US8253178B1 (en) * 2011-08-02 2012-08-28 Omnivision Technologies, Inc. CMOS image sensor with peripheral trench capacitor
US11335721B2 (en) * 2013-11-06 2022-05-17 Taiwan Semiconductor Manufacturing Co., Ltd. Backside illuminated image sensor device with shielding layer
KR20210122526A (ko) 2020-04-01 2021-10-12 에스케이하이닉스 주식회사 이미지 센서 장치
KR20210122525A (ko) 2020-04-01 2021-10-12 에스케이하이닉스 주식회사 이미지 센서 장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4385947A (en) * 1981-07-29 1983-05-31 Harris Corporation Method for fabricating CMOS in P substrate with single guard ring using local oxidation
US5949710A (en) * 1996-04-10 1999-09-07 Altera Corporation Programmable interconnect junction
JP3554483B2 (ja) * 1998-04-22 2004-08-18 シャープ株式会社 Ｃｍｏｓ型固体撮像装置
JP3759435B2 (ja) * 2001-07-11 2006-03-22 ソニー株式会社 Ｘ−ｙアドレス型固体撮像素子
JP4394437B2 (ja) 2003-01-06 2010-01-06 剛治 江藤 裏面照射型撮像素子
KR100809323B1 (ko) * 2006-01-31 2008-03-05 삼성전자주식회사 크로스토크가 감소하고 감도가 증가한 이미지 센서
JP2008066410A (ja) 2006-09-05 2008-03-21 Sony Corp 固体撮像素子及びその製造方法、並びに半導体装置及びその製造方法
JP2008147332A (ja) 2006-12-08 2008-06-26 Sony Corp 固体撮像装置、その製造方法および撮像装置
KR101463609B1 (ko) 2008-02-15 2014-11-21 삼성전자 주식회사 이미지 센서 및 그 제조 방법

Also Published As

Publication number Publication date
US8576318B2 (en) 2013-11-05
CN102074566B (zh) 2016-03-02
KR101621241B1 (ko) 2016-05-16
CN102074566A (zh) 2011-05-25
US20110080511A1 (en) 2011-04-07

Similar Documents

Publication Publication Date Title
US11764243B2 (en) Semiconductor device and method of manufacturing the same, and electronic apparatus
KR20100108109A (ko) 이미지 센서 및 그 제조 방법
US7767485B2 (en) Solid-state imaging device and method for manufacturing same
US8759137B2 (en) Methods of fabricating CMOS image sensors
KR20090035262A (ko) 이미지 센서 및 그의 제조 방법
CN109065555B (zh) 图像传感器及其制造方法
KR101621241B1 (ko) 이미지 센서 및 그 제조 방법
KR20120001895A (ko) 이미지 센서 및 이를 포함하는 패키지
JP2009259934A (ja) 固体撮像素子
KR20130105150A (ko) 이미지 센서
KR20090065980A (ko) 이미지 센서의 제조 방법 및 그에 의해 제조된 이미지 센서
KR20070118391A (ko) 크로스토크가 감소한 이미지 센서
KR20100093367A (ko) 이미지 센서 및 그의 제조 방법
KR20100098004A (ko) 이미지 센서의 제조 방법 및 그에 의해 제조된 이미지 센서
US20240234468A1 (en) Semiconductor device and method of manufacturing the same, and electronic apparatus
KR20130120199A (ko) 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 4