KR20100119001A - 복합재료 및 이의 제조 방법, 및 이의 제조 장치 - Google Patents

복합재료 및 이의 제조 방법, 및 이의 제조 장치 Download PDF

Info

Publication number
KR20100119001A
KR20100119001A KR1020107022171A KR20107022171A KR20100119001A KR 20100119001 A KR20100119001 A KR 20100119001A KR 1020107022171 A KR1020107022171 A KR 1020107022171A KR 20107022171 A KR20107022171 A KR 20107022171A KR 20100119001 A KR20100119001 A KR 20100119001A
Authority
KR
South Korea
Prior art keywords
metal
silicon
hole
alloy
penetrating hole
Prior art date
Application number
KR1020107022171A
Other languages
English (en)
Other versions
KR101263077B1 (ko
Inventor
신지 야에
타츠야 히라노
히토시 마츠다
Original Assignee
도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 filed Critical 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬
Publication of KR20100119001A publication Critical patent/KR20100119001A/ko
Application granted granted Critical
Publication of KR101263077B1 publication Critical patent/KR101263077B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601Process or apparatus
    • C23C18/1619Apparatus for electroless plating
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601Process or apparatus
    • C23C18/1633Process of electroless plating
    • C23C18/1635Composition of the substrate
    • C23C18/1644Composition of the substrate porous substrates
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18Pretreatment of the material to be coated
    • C23C18/1851Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material
    • C23C18/1872Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material by chemical pretreatment
    • C23C18/1886Multistep pretreatment
    • C23C18/1889Multistep pretreatment with use of metal first
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31Coating with metals
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31Coating with metals
    • C23C18/42Coating with noble metals
    • C23C18/44Coating with noble metals using reducing agents
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/54Contact plating, i.e. electroless electrochemical plating
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/249921Web or sheet containing structurally defined element or component
    • Y10T428/249953Composite having voids in a component [e.g., porous, cellular, etc.]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/249921Web or sheet containing structurally defined element or component
    • Y10T428/249953Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249955Void-containing component partially impregnated with adjacent component
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/249921Web or sheet containing structurally defined element or component
    • Y10T428/249953Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249976Voids specified as closed
    • Y10T428/249977Specified thickness of void-containing component [absolute or relative], numerical cell dimension or density
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/249921Web or sheet containing structurally defined element or component
    • Y10T428/249953Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249978Voids specified as micro
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/249921Web or sheet containing structurally defined element or component
    • Y10T428/249953Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249978Voids specified as micro
    • Y10T428/249979Specified thickness of void-containing component [absolute or relative] or numerical cell dimension
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/249921Web or sheet containing structurally defined element or component
    • Y10T428/249953Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249986Void-containing component contains also a solid fiber or solid particle
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/249921Web or sheet containing structurally defined element or component
    • Y10T428/249994Composite having a component wherein a constituent is liquid or is contained within preformed walls [e.g., impregnant-filled, previously void containing component, etc.]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrochemistry (AREA)
  • Chemically Coating (AREA)
  • Silicon Compounds (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Weting (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

실리콘 표면층에 형성된 비관통홀 내에, 도금법을 이용해 금속 등이 공극을 형성하는 일 없이 충전됨과 동시에, 그 실리콘 표면층이 금속 등으로 덮인 밀착성의 높은 복합재료와 그 복합재료의 제조 방법을 제안한다.
실리콘 기판(100)의 표면으로부터 형성된 비관통홀의 저부에 위치하는 제1 금속이 기점이 되고, 그 비관통홀이 자기 촉매형 무전해 도금법을 이용한 실질적으로 제2 금속 또는 상기 제 2 금속의 합금(106a)에 의해 충전됨과 동시에 실리콘 기판(100)의 표면이 제2 금속(106b)으로 덮임으로써, 그 제2 금속 또는 제2 금속의 합금(106a, 106b)과 실리콘 표면과의 밀착성이 높은 복합재료가 얻어진다.

Description

복합재료 및 이의 제조 방법, 및 이의 제조 장치{Compound material, method of producing the same and apparatus for producing the same}
본 발명은 복합재료 및 이의 제조 방법 및 이의 제조 장치에 관한 것이다.
종래부터, 금속 피막 처리법, 비금속 피막 처리법, 화성 처리법 등의 표면 처리 방법이 연구되고 있다. 지금까지, 어떤 금속 모(母) 재료의 표면에 다른 종류의 금속막을 형성함으로써, 다양한 기능을 구비한 복합재료가 창출되어 왔다.
몇 개의 표면 처리 방법 중에서도 대표적인 것의 일례가 도금법이다. 이 도금법은 여러 가지 산업분야에서 널리 이용되고 있다. 그러나 이 도금법에 의해 형성되는 금속 등의 막은, 적절한 모 재료가 선정되지 않으면, 그 모 재료와의 충분한 밀착력을 얻을 수 없다. 예를 들면, 반도체 분야나 MEMS 분야 등에서 가장 광범위하게 이용되는 실리콘(Silicon)은 도금법에 의한 금속막 형성의 대상이 되는 모 재료의 하나이지만, 일반적으로, 도금된 금속과 실리콘과의 밀착성은 약하다고 지적되고 있다(예를 들면, 특허 문헌 1).
실리콘에 대한 금속막의 밀착성을 높이는 기술의 하나로서, 다결정 실리콘 표면을 가열된 수산화 나트륨(NaOH) 수용액에 침지하여 그 표면에 단차를 형성함으로써, 그 표면과 도금된 금속막과의 밀착성을 높이는 방법이 개시되어 있다(특허 문헌 2 참조). 한편, 특수한 기판을 이용하여 다공질층을 형성한 후, 치환 도금법을 이용하여 그 다공질층의 홀 내에 도금물을 충전하는 기술도 개시되어 있다(특허 문헌 3).
JP2004-193337 A JP1985-4271 A JP2006-342402 A JP1982-105826 A JP1999-283829 A JP2003-288712 A JP2004-237429 A JP2005-139376 A JP2007-533983 A US2005/0101153 A 명세서
이토 켄이치 외 1명, 「나노홀 패턴 메디아」, 잡지 FUJITSU, 후지쭈 가부시키가이샤, 2007년 1월, 제58권, 제1호, p90-98 야에 신지(S. Yae) 외 4명, "Electrochemistry Communications", 2003년 8월, 제5권, p. 632 츠지노 카즈야(K. Tsujino), 외 1명, "Electrochimica Acta", 2007년 11월 20일, 제53권, p. 28
상술한 바와 같이, 도금법에 의해 실리콘 표면에 금속막을 형성하는 몇 개의 기술이 개시되어 있다. 그러나, 예를 들면, 도금법을 이용하여 실리콘 표면 전체에 금속막 등을 형성하는 경우는, 그 단차가 충분히 메워지지 않으면, 이에 따라 생기는 공극이 원인이 되어 밀착성의 저하가 생길 수 있는 것만이 아니라, 복합재료로서의 기능 발휘가 저하될 수 있다.
한편, 예를 들면, 널리 채용되고 있는 전해 도금법을 이용한 경우, 전원이나 전극을 필요로 하기 때문에 설비의 소형화나 설비 비용의 저감에 한도가 있다. 또, 종래의 무전해 도금법을 이용한 홀의 충전 기술으로는, 복잡한 제조 공정을 필요로 한다.
본 발명은, 상술한 복수의 기술 과제를 해결함으로써, 단결정이나 다결정이라는 실리콘의 결정성에 따르지 않고, 실리콘 표면에 금속 등의 막을 적층한 기능재료의 개발에 크게 공헌하는 것이다. 발명자들은, 우선, 도금재와 실리콘 표면의 밀착성을 높이기 위해서는 도금재와 실리콘 표면과의 계면에 이른바 앵커 구조가 형성되는 것이 유용하다고 생각하였다. 또한, 실리콘의 표면층에 형성된 홀을 도금재로 충전할 때에, 그 홀의 대소에 관계없이 확실하게 충전한 후, 그 홀이 형성되어 있지 않은 실리콘 표면 위를 덮는 것을 가능하게 하는 방법을 찾아낼 수 있도록 예의 연구를 거듭하였다. 일반적으로, 홀을 미세화하면 할수록, 그 홀의 내부에 공극을 형성하지 않고 도금재를 충전하는 것이 곤란해진다. 그러나 발명자들은 무전해 공정에서도, 어떤 특수한 상황을 만들어 냄과 동시에 그것을 이용함으로써, 그 홀의 저부를 기점으로 한 도금재의 충전과 그 후의 도금 공정을 진행시킬 수 있다는 것을 발견하여 본 발명을 완성하였다.
본 발명의 1개의 복합재료는 실리콘의 표면에 형성된 비관통홀의 저부에 위치하는 제1 금속이 기점이 되고, 상기 비관통홀이 자기 촉매형 무전해 도금법을 이용한 실질적으로 제2 금속 또는 상기 제 2 금속의 합금에 의해 충전됨과 동시에, 상기 실리콘의 표면이 제2 금속 또는 상기 제 2 금속의 합금으로 덮여 있다.
이 복합재료에 의하면, 실리콘 표면상의 제2 금속 또는 제2 금속의 합금(이하, 본 단락에서 편의상, 제2 금속 등이라고 함)의 형성이 자기 촉매형 무전해 도금법에 따르기 때문에, 제1 금속을 제2 금속 등이 덮은 후에도, 그 제2 금속 등이 촉매가 되어 계속 제2 금속 등의 이온의 환원에 기여하게 된다. 따라서, 이 복합재료는 비관통홀의 저부에 위치하는 제1 금속이 기점이 되어 제2 금속 등이 그 홀에 충전되고 있기 때문에, 그 홀 내에 공극이 형성되기 어렵다. 그 결과, 그 홀의 충전에 연속하는 그 홀 내 이외의 실리콘 표면상에 형성되는 제2 금속 등의 막은 상술한 홀의 정밀한 충전 효과에 의해, 실리콘 표면과의 밀착성을 높일 수가 있다.
본 발명의 1개의 복합재료의 제조 방법은, 실리콘의 표면에 입자 형태, 섬 형태, 또는 막 형태의 제1 금속을 분산 배치하는 분산 배치 공정과, 상술한 실리콘의 표면을 불화물 이온을 함유하는 제2 용액에 침지시킴으로써 그 실리콘의 표면에서부터 비관통홀을 형성하는 비관통홀 형성 공정과, 제2 금속 이온 및 환원제를 함유하는 제3 용액에 침지함으로써 상기 비관통홀의 저부에 위치하는 그 제1 금속을 기점으로 하여 그 비관통홀을 자기 촉매형 무전해 도금법을 이용한 실질적으로 그 제2 금속 또는 그 제2 금속의 합금으로 충전함과 동시에, 그 실리콘의 표면을 제2 금속 또는 그 제2 금속의 합금으로 덮는 도금 공정을 포함하고 있다.
이 복합재료의 제조 방법에 따르면, 우선, 제1 금속이 실리콘의 표면에 입자 형태, 섬 형태, 또는 막 형태로 분산 배치된다. 이어서, 그 제1 금속을 담지한 실리콘 표면을 불화물 이온을 함유하는 제2 용액에 침지시킴으로써, 그 실리콘 표면층에 홀이 형성된다. 이때, 마치 입자 형태, 섬 형태, 또는 막 형태의 제1 금속이 그 홀 내에 침입한 것처럼, 최종적으로 형성된 비관통홀의 저부에 그 제1 금속이 배치된다. 그 후, 그 홀을 충전하는 제2 금속 또는 제2 금속의 합금(이하, 본 단락에서 편의상, 제2 금속 등이라고 함)의 형성이 자기 촉매형 무전해 도금법에 따르기 때문에, 제1 금속을 제2 금속 등이 덮은 후에도, 그 제2 금속 등이 촉매가 되어 계속 제2 금속 등의 이온의 환원에 기여하게 된다. 따라서, 이 복합재료는 비관통홀의 저부에 위치하는 제1 금속이 기점이 되어 제2 금속 등이 그 홀에 충전되고 있기 때문에, 그 홀 내에 공극이 형성되기 어렵다. 그 결과, 그 홀의 충전에 연속하는 그 홀 내 이외의 실리콘 표면상에 형성되는 제2 금속 등의 막은 상술한 홀의 정밀한 충전 효과에 의해, 실리콘 표면과의 밀착성을 높일 수가 있다.
또, 본 발명의 또 1개의 복합재료의 제조 방법은 실리콘의 표면을 제1 금속의 이온 및 불화물 이온을 함유하는 제1 용액에 침지함으로써 그 실리콘의 표면에 입자 형태, 섬 형태, 또는 막 형태의 상기 제 1 금속을 분산 배치하는 분산 배치 공정과, 상술한 실리콘의 표면을 불화물 이온을 함유하는 제2 용액에 침지시킴으로써 그 실리콘의 표면에서부터 비관통홀을 형성하는 비관통홀 형성 공정과 제2 금속의 이온 및 환원제를 함유하는 제3 용액에 침지함으로써, 상술한 비관통홀의 저부에 위치하는 그 제1 금속을 기점으로서 그 비관통홀을 자기 촉매형 무전해 도금법을 이용한 실질적으로 그 제2 금속 또는 그 제2 금속의 합금으로 충전함과 동시에, 그 실리콘의 표면을 제2 금속 또는 그 제2 금속의 합금으로 덮는 도금 공정을 포함하고 있다.
이 복합재료의 제조 방법에 따르면, 우선, 제1 금속 이온 및 불화물 이온을 함유하는 제1 용액에 침지함으로써 그 실리콘의 표면에 입자 형태, 섬 형태, 또는 막 형태의 그 제1 금속이 분산 배치된다. 이어서, 그 제1 금속을 담지한 실리콘 표면을 불화물 이온을 함유하는 제2 용액에 침지시킴으로써, 그 실리콘 표면층에 홀이 형성된다. 이때, 마치 입자 형태, 섬 형태, 또는 막 형태의 제1 금속이 그 홀 내에 침입한 것처럼, 최종적으로 형성된 비관통홀의 저부에 그 제1 금속이 배치된다. 그 후, 그 홀을 충전하는 제2 금속 또는 제2 금속의 합금(이하, 본 단락에서 편의상, 제2 금속 등이라고 함)의 형성이 자기 촉매형 무전해 도금법에 따르기 때문에, 제1 금속을 제2 금속 등이 덮인 후에도, 그 제2 금속 등이 촉매가 되어 계속 제2 금속 등의 이온의 환원에 기여하게 된다. 따라서, 이 복합재료는 비관통홀의 저부에 위치하는 제1 금속이 기점이 되어 제2 금속 등이 그 홀에 충전되고 있기 때문에, 그 홀 내에 공극이 형성되기 어렵다. 그 결과, 그 홀의 충전에 연속하는 그 홀 내 이외의 실리콘 표면상에 형성되는 제2 금속 등의 막은 상술한 홀의 정밀한 충전 효과에 의해, 실리콘 표면과의 밀착성을 높일 수가 있다.
또, 본 발명의 1개의 복합재료의 제조 장치는 실리콘의 표면에 입자 형태, 섬 형태, 또는 막 형태의 제1 금속을 분산 배치하는 분산 배치 장치와, 상술한 실리콘의 표면을 불화물 이온을 함유하는 제2 용액에 침지시킴으로써 그 실리콘의 표면에서부터 비관통홀을 형성하는 비관통홀 형성 장치와, 제2 금속 이온 및 환원제를 함유하는 제3 용액에 침지함으로써, 상술한 비관통홀의 저부에 위치하는 그 제1 금속을 기점으로 하여 그 비관통홀을 자기 촉매형 무전해 도금법을 이용한 실질적으로 그 제2 금속 또는 그 제2 금속의 합금으로 충전함과 동시에, 그 실리콘의 표면을 제2 금속 또는 그 제2 금속의 합금으로 덮는 도금 장치를 구비하고 있다.
이 복합재료의 제조 장치에 의하면, 우선, 제1 금속의 분산 배치 장치에 의해, 제1 금속이 실리콘의 표면에 입자 형태, 섬 형태, 또는 막 형태에 분산 배치된다. 이어서, 그 제1 금속을 담지한 실리콘 표면을 불화물 이온을 함유하는 제2 용액에 침지시키는 장치에 의해, 그 실리콘 표면층에 홀이 형성된다. 이때, 마치 입자 형태, 섬 형태, 또는 막 형태의 상기 제 1 금속이 그 홀 내에 침입한 것처럼, 최종적으로 형성된 비관통홀의 저부에 그 제1 금속이 배치된다. 그 후, 그 홀을 충전하는 장치에 의해 형성되는 제2 금속 또는 제2 금속 합금(이하, 본 단락에서 편의상, 제2 금속 등이라고 함)이 자기 촉매형 무전해 도금법에 따르기 때문에, 제1 금속을 제2 금속 등이 덮인 후에도, 그 제2 금속 등이 촉매가 되어 계속 제2 금속 등의 이온의 환원에 기여하게 된다. 따라서, 이 제조 장치에 의해 형성되는 복합재료는, 비관통홀의 저부에 위치하는 제1 금속이 기점이 되어 제2 금속 등이 그 홀에 충전되고 있기 때문에, 그 홀 내에 공극이 형성되기 어렵다. 그 결과, 그 홀의 충전에 연속하는 그 홀 내 이외의 실리콘 표면상에 형성되는 제2 금속 등의 막은 상술한 홀의 정밀한 충전 효과에 의해, 실리콘 표면과의 밀착성을 높일 수가 있다.
또, 본 발명의 또 1개의 복합재료의 제조 장치는 실리콘의 표면을 제1 금속의 이온 및 불화물 이온을 함유하는 제1 용액에 침지함으로써 그 실리콘의 표면에 입자 형태, 섬 형태, 또는 막 형태의 그 제1 금속을 분산 배치하는 분산 배치 장치와 상술한 실리콘의 표면을 불화물 이온을 함유하는 제2 용액에 침지시킴으로써 그 실리콘의 표면에서부터 비관통홀을 형성하는 비관통홀 형성 장치와, 제2 금속의 이온 및 환원제를 함유하는 제3 용액에 침지함으로써, 상술한 비관통홀의 저부에 위치하는 그 제1 금속을 기점으로 하여, 그 비관통홀을 자기 촉매형 무전해도금법을 이용한 실질적으로 그 제2 금속 또는 그 제2 금속의 합금으로 충전함과 동시에, 그 실리콘의 표면을 제2 금속 또는 그 제2 금속의 합금으로 덮는 도금 장치를 구비하고 있다.
이 복합재료의 제조 장치에 의하면, 우선, 제1 금속의 이온 및 불화물 이온을 함유하는 제1 용액에 침지하는 장치에 의해, 그 실리콘의 표면에 입자 형태, 섬 형태, 또는 막 형태의 제1 금속이 분산 배치된다. 이어서, 그 제1 금속을 담지한 실리콘 표면을 불화물 이온을 함유하는 제2 용액에 침지시키는 장치에 의해, 그 실리콘 표면층에 홀이 형성된다. 이때, 마치 입자 형태, 섬 형태, 또는 막 형태의 상기 제 1 금속이 그 홀 내에 침입한 것처럼, 최종적으로 형성된 비관통홀의 저부에 그 제1 금속이 배치된다. 그 후, 그 홀을 충전하는 장치에 의해 형성되는 제2 금속 또는 제2 금속의 합금(이하, 본 단락에서 편의상, 제2 금속 등이라고 함)이 자기 촉매형 무전해 도금법에 따르기 때문에, 제1 금속을 제2 금속 등이 덮어진 후에도, 그 제2 금속 등이 촉매가 되어 계속 제2 금속 등의 이온의 환원에 기여하게 된다. 따라서, 이 제조 장치에 의해 형성되는 복합재료는 비관통홀의 저부에 위치하는 제1 금속이 기점이 되어 제2 금속 등이 그 홀에 충전되고 있기 때문에, 그 홀 내에 공극이 형성되기 어렵다. 그 결과, 그 홀의 충전에 연속하는 그 홀 내 이외의 실리콘 표면상에 형성되는 제2 금속 등의 막은 상술한 홀의 정밀한 충전 효과에 의해, 실리콘 표면과의 밀착성을 높일 수가 있다.
또한, 매우 흥미로운 것으로, 실리콘 표면으로부터의 비관통홀이 매우 미세한 홀이고, 또한 그 미세한 홀이 다수 형성된 상태에서도, 상술한 바와 같이, 공극이 적은 충전이 달성된다. 즉, 실리콘 표면이 다공질형태라도 매우 고정밀도로 제2 금속 또는 제2 금속의 합금(이하, 본 단락에서 편의상, 제2 금속 등이라고 함)에 의해 이들 홀 내가 충전됨과 동시에, 그 홀 내 이외의 실리콘 표면상에도 제2 금속 등의 막 또는 층이 밀착성 좋게 형성된다. 또, 상술한 복합재료가 모두 무전해 공정으로 형성되는 점도 특필할 가치가 있다.
본 발명의 1개의 복합재료, 본 발명의 1개의 복합재료의 제조 방법, 또는 본 발명의 1개의 복합재료의 제조 장치에 의하면 실리콘 표면층에 형성된 비관통홀이 금속 또는 그 금속의 합금에 의해 충전될 때에 공극이 형성되기 어렵다. 그 결과, 그 홀의 충전에 연속하는, 그 홀 내 이외의 실리콘 표면상에 형성되는 제2 금속 또는 제2 금속의 합금의 막 또는 이들 층은 상술한 홀의 정밀한 충전 효과에 의해 실리콘 표면과의 밀착성을 높일 수가 있다.
도 1은 본 발명의 하나의 실시 형태에 있어서의 실리콘 기판 표면으로의 제1 금속 입자의 분산 배치 장치의 설명도.
도 2는 본 발명의 하나의 실시 형태에 있어서의 실리콘 기판의 표면에서부터 비관통홀을 형성하는 비관통홀 형성 장치의 설명도.
도 3은 본 발명의 하나의 실시 형태에 있어서의 제2 금속 또는 제2 금속의 합금의 도금 장치의 설명도.
도 4는 본 발명의 하나의 실시 형태에 있어서의 실리콘 기판 표면상의 제1 금속 입자의 분산 배치를 나타내는 SEM 사진.
도 5는 본 발명의 하나의 실시 형태에 있어서의 비관통홀과 그 저부에 있는 미립자를 나타내는 단면 SEM 사진.
도 6은 본 발명의 하나의 실시 형태에 있어서의 제3 용액 중에 침지한 후의 실리콘 기판 표면 근방의 단면 SEM 사진.
도 7은 본 발명의 다른 실시 형태에 있어서의 복합재료의 단면 SEM사진.
도 8은 본 발명의 다른 실시 형태에 있어서의 비관통홀과 그 저부에 있는 미립자를 나타내는 단면 SEM 사진.
도 9는 본 발명의 다른 실시 형태에 있어서의 복합재료의 단면 SEM사진.
도 10은 본 발명의 다른 실시 형태에 있어서의 비관통홀과 그 저부에 있는 미립자를 나타내는 단면 SEM 사진.
도 11은 본 발명의 다른 실시 형태에 있어서의 복합재료의 단면 SEM 사진.
도 12는 본 발명의 다른 실시 형태에 있어서의 복합재료의 단면 SEM 사진.
도 13은 본 발명의 하나의 실시 형태에 있어서의 도금재의 밀착력 측정 장치의 개요도.
본 발명의 실시 형태를 첨부하는 도면에 근거하여 상세하게 설명한다. 또한, 이 설명시, 모든 도면에 있어서 특별히 언급이 없는 한, 공통되는 부분에는 공통되는 참조 부호를 붙인다. 또, 도면 중, 본 실시 형태의 요소는 반드시 스케일대로 나타나지 않는다. 또, 각 도면을 보기 쉽게 하기 위해서, 일부의 부호가 생략될 수 있다.
<제1 실시 형태>
본 실시 형태에서는, 1개의 복합재료 및 그 제조 방법을 나타낸다. 도 1은, 본 실시 형태에 있어서의 모 재료인 실리콘 기판(100)의 표면상으로의 제1 금속의 분산 배치 장치(10)의 설명도이다. 도 2는, 그 실리콘 기판(100)의 표면에서부터 비관통홀을 형성하는 비관통홀 형성 장치(20)의 설명도이다. 또, 도 3은 그 비관통홀로의 제2 금속 또는 제2 금속 합금을 충전함과 동시에, 실리콘 기판(100)의 표면상에 제2 금속 또는 제2 금속 합금의 막 또는 층(이하, 편의상, 「층」으로 표현을 통일함)을 형성하는 도금 장치(30)의 설명도이다. 또한, 본 실시 형태의 제1 금속은 은(Ag)이고, 그 제2 금속 또는 제2 금속 합금은 코발트(Co)이다.
본 실시 형태에서는, 우선, 도 1에 나타낸 바와 같이 실리콘 기판(100)이 미리 5℃로 조정된 몰 농도가 1m㏖(미리몰)/ℓ(리터)의 질산은(AgNO3)과 몰 농도가 150m㏖/ℓ의 불화 수소산(HF)을 함유하는 수용액(이하, 제1 용액이라고도 함)(14)을 담은 용기(12) 안에 30초간 침지된다. 그 결과, 입경이 7㎚ 내지 30㎚의 입자 형태의 제1 금속(102)인 은(Ag)이 실리콘 기판(100)의 표면상에 약 1.8×1011개/㎠의 수밀도로 대략 균일하게 석출하고 있는 것이 확인되었다. 도 4는, 이때의 실리콘 기판(100)의 표면의 주사 전자현미경(이하, SEM라고 함)사진이다. 또한, 본 실시 형태의 실리콘 기판(100)은 p형 실리콘 기판이었다. 또한, 실리콘 기판(100)은 그 침지 중, 실리콘 기판(100)의 일부를 덮는 공지의 플루오로카본계 수지제 보유 도구에 의해 보유되고 있지만, 도면을 보기 쉽게 하기 위해서 생략되어 있다. 실리콘 기판(100)의 보유 도구의 생략은 이하의 도 2 및 도 3에서도 동일하다. 또, 본 실시 형태에 있어서의 제1 금속(102)은 제1 용액(14) 중으로의 침지에 의해 입자 형태 또는 섬 형태로 분산 배치되지만, 본 실시 형태에서는, 편의상, 「입자 형태」로 표현을 통일하여 설명한다.
이어서, 도 2에 나타낸 바와 같이, 상술한 입자 형태의 제1 금속(102)인 은을 담지한 실리콘 기판(100)이 암실(26) 내에서 몰 농도가 7.3㏖(몰)/ℓ(리터)의 불화 수소산(이하, 제2 용액이라고도 함)(24)을 담은 용기(22) 안에 10분간 침지된다. 그 결과, 실리콘 기판(100)의 표면에서부터 형성된 다수의 미세 홀인 비관통홀(104)이 확인되었다. 또, 매우 흥미로운 것으로, 이들 비관통홀(104)의 저부에는 미립자 X가 존재하고 있는 것을 알았다. 도 5는 비관통홀(104)과 그 저부에 있는 미립자 X를 나타내는 단면 SEM 사진이다. 또한, 이 SEM 사진에서 비관통홀(104)의 홀 지름은 수 ㎚ 내지 수십 ㎚인 것이 확인된다. 즉, 비관통홀(104)의 홀 지름이 실리콘 기판(100)의 표면상에 분산 배치된 입자 형태의 제1 금속(102)인 은의 입경과 잘 부합하고 있다는 것을 알 수 있다.
상술한 바와 같이, 제2 용액(24)은 불화 수소산이며, 그 용액 중에는 은과 다른 미립자가 존재하지 않는다. 따라서, 미립자 X는 본 실시 형태에서는 제1 용액(14)에 의해 형성된 실리콘 표면상의 입자 형태의 제1 금속(102)인 은이라고 결론지을 수 있다. 한편, 도 5의 SEM 사진에서 비관통홀(104)의 깊이가 평균적으로 약 50㎚인 것을 알았다.
그 후, 도 3에 나타내는 바와 같이, 금속염인 황산 코발트(CoSO4) 및 환원제인 디메틸아민보란(DMAB)을 함유하는 수용액(이하, 제3 용액이라고도 함)(34)을 도금 용액으로서 상술한 비관통홀(104)이 형성된 실리콘 기판(100)이 침지된다. 본 실시 형태에서는 실리콘 기판(100)이 제3 용액(34) 중에 무전해의 환경하에서 120초간 침지되었다. 도 6은, 제3 용액(34) 중에 120초간 침지한 후의 실리콘 기판(100)의 표면 근방의 단면 SEM 사진이다. 제2 용액(24)에 의해 형성된 비관통홀 (104)이 실질적으로, 제2 금속(106a)인 코발트(Co)(이하, 간단히 코발트라고도 함)에 의해 공극이 형성되지 않고 충전되고 있는 것이 확인된다.
도 6에 나타내는 바와 같이, 실리콘 기판(100)에 형성된 비관통홀(104) 내 이외의 표면상에도, 제2 금속(106b)인 코발트(Co)가 형성되어 있다. 따라서, 실리콘 기판(100)은 상술한 도금법을 채용함으로써, 제2 금속(106b)인 코발트(Co) 층에 의해 덮인다. 또한, 본 실시 형태에 있어서의 비관통홀(104)의 충전 물질은 실질적으로는 코발트라고 말할 수 있지만, 지극히 정확하게 표현하자면, 붕소가 원자 백분율(atom%)에서 약 0% 내지 0.2%인 코발트-붕소 합금(Co-B)이라고도 말할 수 있다.
본 실시 형태에서는, 비관통홀(104)의 저부에 위치하는 입자 형태의 제1 금속(102)인 은이 기점이 되고, 자기 촉매형 무전해 도금법에 의해, 제2 금속(106a)인 코발트(Co)가 그 비관통홀(104)을 공극을 형성하지 않고 충전되고 있다. 즉, 당초 촉매인 입자 형태의 은이 도금재로서의 코발트(Co)에 의해 덮여 버렸다고 해도, 그 코발트(Co) 자신이 촉매 기능을 발휘하기 때문에, 그 후에도 계속 코발트(Co)를 석출시키는 것이 가능해진다. 또한, 비관통홀(104)이 충전된 후도 계속해서 그 자기 촉매성이 유지되기 때문에 그 비관통홀(104) 내 이외의 실리콘 기판(100)의 표면은 제2 금속(106b)인 코발트(Co)에 의해 덮인다. 또, 자기 촉매형의 무전해 도금법에 의해, 제2 금속(또는 제2 금속의 합금)에 의한 도금 처리 시에, 비관통홀(104)의 저부에 위치하는 입자 형태의 제1 금속(102)이 기점이 되기 때문에, 다수의 비관통홀이 형성된 경우에서도, 확실도가 높고, 또한 공극이 형성되기 어려운 홀의 충전이 가능해진다. 그 결과, 정밀하게 충전된 비관통홀(104)내의 제2 금속(106a)인 코발트(Co)가 앵커가 되기 때문에, 실리콘 기판(100)의 표면과의 밀착성이 높은 제2 금속(106a, 106b)인 코발트(Co)의 층이 형성된다. 또한, 이 복합재료의 제2 금속(106b) 층의 두께는 약 250㎚였다. 이 층의 두께는 중량법에 의해 구할 수 있다. 이하 각 실시 형태에 기재되어 있는 모든 제2 금속의 층 또는 제2 금속의 합금의 층의 두께도 동일하다.
또한, JIS H8504 도금의 밀착성 시험 방법에 준거한 방법에 의해, 본 실시 형태의 복합재료에 대해서 정성적인 밀착성을 조사할 수 있었다. 단, 복합재료상에는, JIS Z1522 셀로판 점착 테이프(니치반 가부시키가이샤 제조 테이프(형식 CT-18)에 상당) 대신에, 매우 점착력이 높은 테이프(스미토모 3M 가부시키가이샤 제조, 형식 859 T)가 채용되었다. 또한, 이 점착력이 높은 테이프의 밀착력은 실험상, 1317 J/㎡이상인 것이 확인되고 있다.
상술한 밀착성의 시험 결과, 본 실시 형태의 복합재료의 박리가 확인되지 않았다. 따라서, 본 실시 형태의 코발트(Co)층(또는, 코발트-붕소 합금(Co-B)의 층)의 밀착력은, 1317 J/㎡보다 높다는 것을 알 수 있었다. 즉, 본 실시 형태의 복합재료의 밀착력이 매우 높다는 것이 확인되었다.
이어서, 본 실시 형태와 일부 공정이 다른 방법으로 형성된 실리콘 기판(100)의 표면과 제2 금속(106b)층인 코발트(Co)층과의 밀착력을 측정하였다. 구체적으로는, 제3 용액(34) 중으로의 침지 시간을 600초로 한 것 이외는 본 실시 형태와 동일한 공정을 거친 측정 샘플에 대해서, 도 13에 나타내는 밀착력 측정 장치(40)를 이용하여 실시하였다. 또한, 이 측정 샘플의 제2 금속 층의 두께는 약 730㎚이었다.
이 측정 순서는, 우선, 측정 샘플에 테이프(니치반 가부시키가이샤 제조, 형식 CT-18)(42)의 일부를 붙인다. 이어서, 도 13에 나타내는 바와 같이, 누름부(44)를 이용하여 눌려진 테이프(42)의 일단을 밀착력 측정 장치(40)에 의해 잡은 후, 제2 금속(106b)의 층 표면에 대해서 수직으로 상기 테이프(42)가 일정 속도로 끌어올려진다. 밀착력의 측정은 그 끌어 올려질 때, 상기 테이프(42)에 가하는 힘을 디지털 포스 게이지(가부시키가이샤 이마다 제조, DPS-5 R)로 판독함으로써 실시되었다.
그 결과, 밀착력은 426J/㎡보다 높다는 것을 알 수 있었다. 비교예로서 상술한 비관통홀 형성 공정 및 코발트(Co)의 충전 공정이 되어 있지 않은 상술한 측정 샘플과 동일한 막 두께를 갖는 실리콘 기판(100)상의 코발트(Co)층의 밀착력은 203 J/㎡이었다. 따라서, 본 실시 형태의 복합재료의 밀착력이 비교예에 대해서 2배 이상 강하다는 것이 확인되었다.
또한, 본 실시 형태에서는, 상술한 도 1 내지 도 3에 나타내는 공정 모두가 무전해 공정으로 실시되고 있다. 따라서, 본 실시 형태는 범용성이 높은 모 재료를 이용한 후, 양산성이 높은 도금법을 적용하고 있는 것에 더하여 전해 도금법에서 요구되는 전극이나 전원 등의 설비도 불필요해지기 때문에 제조 비용면에서도 매우 유리하다.
<제2 실시 형태>
본 실시 형태에서는, 다른 복합재료 및 그 제조 방법을 나타낸다. 단, 본 실시 형태의 복합재료의 제조 방법은 일부의 조건을 제외하고 제1 실시 형태의 것과 동일하다. 따라서, 제1의 실시 형태와 중복되는 설명은 생략될 수 있다. 또한, 본 실시 형태에 있어서의 제1 금속(102)은 제1 용액(14) 중으로의 침지에 의해 입자 형태 또는 섬 형태로 분산 배치되지만, 본 실시 형태에서는, 편의상, 「입자 형태」로 표현을 통일하여 설명한다.
본 실시 형태에서는, 도 1에 나타내는 분산 배치 장치(10)의 장치 구성을 이용하여, 모 재료인 실리콘 기판(100)의 표면상으로의 입자 형태의 제1 금속(102)인 은(Ag)의 분산 배치를 실시하였다. 구체적으로는, 미리 5℃로 조정된 몰 농도가 1m㏖(미리몰)/ℓ(리터)의 질산은(AgNO3)과 몰 농도가 150m㏖/ℓ의 불화 수소산(HF)을 함유하는 수용액이 본 실시 형태의 제1 용액(14)으로서 채용된다.
이어서, 상술한 입자 형태의 은(Ag)을 담지한 실리콘 기판(100)이, 제1 실시 형태와 동일한 제2 용액(24) 중에 침지된다. 단, 본 실시 형태의 침지 시간은 15분이었다. 그 결과, 실리콘 기판(100)의 표면에서부터 형성된 다수의 미세 홀인 비관통홀이 확인되었다. 또, 본 실시 형태에서도 이들 비관통홀의 저부에는 상술한 은(Ag)이라고 생각되는 미립자가 존재하고 있다는 것을 알았다. 또한, 본 실시 형태의 비관통홀의 깊이는 최대 약 180㎚이고, 평균적으로 약 100㎚이었다.
그 후, 금속염인 황산 코발트(CoSO4) 및 황산 니켈(NiSO4)과 환원제인 디메틸아민보란(DMAB)을 함유하여, 70℃로 따뜻하게 한 제3 용액(34)을 도금 용액으로하여 상술한 비관통홀이 형성된 실리콘 기판(100)이 침지된다. 본 실시 형태에서는, 실리콘 기판(100)이 제3 용액 중(34)에 무전해의 환경하에서 120초간 침지되었다. 그 결과, 제2 용액(24)에 의해 형성된 비관통홀이, 코발트-니켈-붕소 합금(Co-Ni-B)에 의해 공극이 형성되지 않고 충전됨과 동시에, 실리콘 기판(100)에 형성된 비관통홀내 이외의 표면상에도, 코발트-니켈-붕소 합금(Co-Ni-B)이 형성되고 있다는 것이 확인되었다. 또한, 본 실시 형태에서 코발트는 백분율(중량%)로 약 90% 포함되고, 니켈은 백분율(중량%)로 약 6% 포함되며, 붕소는 백분율(중량%)로 약 4% 포함되어 있었다.
상술한 바와 같이, 본 실시 형태에서도 비관통홀의 저부에 위치하는 제1 금속(102)인 은(Ag)의 미립자가 기점이 되어, 자기 촉매형 무전해 도금법에 의해, 제2 금속의 합금(206a)인 코발트-니켈-붕소 합금(Co-Ni-B)이 공극을 형성하는 일 없이 그 비관통홀을 충전한다. 또한, 비관통홀이 충전된 후도 계속하여 그 자기 촉매성이 유지되는 때문에, 그 비관통홀내 이외의 실리콘 기판(100)의 표면은 코발트-니켈-붕소 합금(Co-Ni-B)의 층에 의해 덮인다. 그 결과, 정밀하게 충전된 비관통홀(104) 내의 코발트-니켈-붕소 합금(Co-Ni-B)이 앵커가 되기 때문에, 실리콘 기판(100)의 표면과의 밀착성이 높은 제2 금속의 합금(206a, 206b)인 코발트-니켈-붕소 합금(Co-Ni-B)층이 형성된다. 도 7은 제2 금속의 합금(206a, 206b)인 코발트-니켈-붕소 합금(Co-Ni-B)이 상술한 비관통홀을 충전함과 동시에, 실리콘 표면을 덮고 있는 상황을 나타내는 복합재료의 단면 SEM 사진이다.
여기서, 본 실시 형태와 일부의 공정이 다른 방법으로 형성된 실리콘 기판(100)의 표면과 코발트-니켈-붕소 합금(Co-Ni-B)의 층과의 밀착력을 측정하였다. 구체적으로는, 제3 용액(34) 중으로의 침지 시간을 180초로 한 것 이외는 본 실시 형태와 동일한 공정을 거친 측정 샘플에 대해서, JIS H8504 도금의 밀착성 시험 방법에 따른 방법으로 정성적인 밀착성이 조사되었다. 즉, 사용된 테이프의 종류는 JIS Z1522 셀로판 점착 테이프(니치반 가부시키가이샤 제조 테이프(형식 CT-18)에 상당히)였다.
그 결과, 상술한 측정 샘플은 박리가 확인되지 않았다. 비교예로서 상술한 비관통홀 형성 공정 및 코발트-니켈-붕소 합금(Co-Ni-B)의 충전 공정이 되어 있지 않은 실리콘 기판상의 코발트-니켈-붕소 합금(Co-Ni-B)의 층에 대해서는, 120초간의 제3 용액 중으로의 침지에 의해, 자연스럽게 그 층이 벗겨져 갔다. 따라서, 원래 코발트-니켈-붕소 합금(Co-Ni-B)층 자신이 형성되지 않았던 것이, 본 실시 형태에 의해 그 층이 밀착성 좋게 형성된다는 것이 분명해졌다.
또한, 상술한 JIS Z1522 셀로판 점착 테이프 대신에, 매우 점착력이 높은 테이프(스미토모 3M 가부시키가이샤 제조, 형식 859 T)를 이용함으로써, JIS H8504 도금의 밀착성 시험 방법에 준거한 밀착성이 조사되었다. 그 결과, 본 실시 형태의 복합재료의 박리가 확인되지 않았다. 따라서, 본 실시 형태의 복합재료의 코발트-니켈-붕소 합금(Co-Ni-B)층의 밀착력은, 1317 J/㎡보다 높다는 것이 밝혀졌다. 따라서, 본 실시 형태의 복합재료의 밀착성도 매우 높다는 것이 실험에 의해 확인되었다.
또, 지금까지의 실시 형태와 동일하게, 본 실시 형태도 상술한 모든 공정이 무전해 공정으로 실시되기 때문에, 전해 도금법에서 요구되는 전극이나 전원 등의 설비도 불필요해진다. 또, 자기 촉매형의 무전해 도금법에 의해, 제2 금속에 의한 도금 처리 시에, 비관통홀의 저부에 위치하는 제1 금속의 미립자가 기점이 되기 때문에, 다수의 비관통홀이 형성된 경우에서도, 확실도가 높고, 또한 공극이 형성되기 어려운 홀의 충전이 가능해진다.
<제3 실시 형태>
본 실시 형태에서는, 또 1개의 복합재료 및 그 제조 방법을 나타낸다. 단, 본 실시 형태의 복합재료의 제조 방법은, 모 재료를 제외하고 제1 실시 형태의 그것과 동일하다. 따라서, 제1 실시 형태와 중복되는 설명은 생략될 수 있다. 또한, 본 실시 형태에 있어서의 제1 금속(302)은 제1 용액(14) 중으로의 침지에 의해 입자 형태 또는 섬 형태로 분산 배치되지만, 본 실시 형태에서는, 편의상, 「입자 형태」에 표현을 통일하여 설명한다.
본 실시 형태의 모 재료는 다결정 실리콘 기판(300)이다. 본 실시 형태에서도, 도 1에 나타내는 분산 배치 장치(10)의 장치 구성을 이용하여, 모 재료인 다결정 실리콘 기판의 표면으로의 제1 금속(302)인 은(Ag)의 분산 배치를 실시하였다. 구체적으로는, 제1의 실시 형태와 동일하게, 미리 5℃로 조정된, 몰 농도가 1m㏖(미리몰)/ℓ(리터)의 질산은(AgNO3)과 몰 농도가 150m㏖/ℓ의 불화 수소산(HF)을 함유 하는 제1 용액(14)을 담은 용기(12) 안에 30초간 침지된다. 또한, 본 실시 형태의 다결정 실리콘 기판(300)은 n형이었다.
이어서, 도 2에 나타내는 비관통홀 형성 장치(20)의 장치 구성을 이용해, 상술한 입자 형태의 은(Ag)을 담지한 다결정 실리콘 기판(300)이, 제1 실시 형태와 같은 제2 용액(24) 중에 침지된다. 또한, 본 실시 형태의 침지 시간은 10분간이다. 그 결과, 도 8에 나타내는 바와 같이, 다결정 실리콘 기판(300)의 표면에서부터 형성된 다수의 미세 홀인 비관통홀(304)이 확인되었다. 또, 본 실시 형태에서도 이들 비관통홀(304)의 저부에는 상술한 은(Ag)이라고 생각되는 미립자(제1 금속(302))가 존재하고 있다는 것을 알았다. 또한, 본 실시 형태의 비관통홀(304)의 깊이는, 최대 약 120㎚이고, 평균적으로 약 40㎚이었다.
그 후, 도 3에 나타내는 도금 장치(30)에 의해, 제2 금속 합금이 다결정 실리콘 기판(300)상에 형성된다. 구체적으로는, 금속염인 황산 니켈(NiSO4)과 환원제인 디메틸아민보란(DMAB)을 함유하는 제3 용액(34)을 도금 용액으로서 상술한 비관통홀(304)이 형성된 다결정 실리콘 기판(300)이 침지된다. 또한, 본 실시 형태에서는 다결정 실리콘 기판(300)이 제3 용액 중(34)에 무전해의 환경하에서 300초간 침지된다. 그 결과, 제2 용액(24)에 의해 형성된 비관통홀(304)이 제2 금속 합금(306 a)인 니켈-붕소 합금(Ni-B)에 의해 공극이 형성되지 않고 충전됨과 동시에, 다결정 실리콘 기판(300)에 형성된 비관통홀(304) 내 이외의 표면상에도, 니켈-붕소 합금(Ni-B)의 층(306b)이 형성되고 있다는 것이 확인되었다.
상술한 바와 같이, 본 실시 형태에서도, 비관통홀(304)의 저부에 위치하는 제1 금속(302)인 은(Ag)의 미립자가 기점이 되어, 자기 촉매형 무전해 도금법에 의해, 제2 금속의 합금(306a)인 니켈-붕소 합금(Ni-B)이 공극을 형성하는 일 없이 그 비관통홀(304)을 충전한다. 또한, 비관통홀(304)이 충전된 후도 계속하여 그 자기 촉매성이 유지되기 때문에 그 비관통홀(304)내 이외의 다결정 실리콘 기판(300)의 표면은 제2 금속의 합금(306b)인 니켈-붕소 합금(Ni-B)의 층에 의해 덮인다. 그 결과, 정밀하게 충전된 비관통홀(304) 내의 니켈-붕소 합금(Ni-B)이 앵커가 되기 때문에, 다결정 실리콘 기판(300)의 표면과의 밀착성이 높은 제2 금속 합금(306a, 306b)인 니켈-붕소 합금(Ni-B)의 층이 형성된다. 도 9는, 제2 금속 합금(306a, 306b)인 니켈-붕소 합금(Ni-B)이 상술한 비관통홀(304)을 충전함과 함께 다결정 실리콘의 표면을 덮고 있는 상황을 나타내는 복합재료의 단면 SEM 사진이다.
또, 자기 촉매형의 무전해 도금법이 채용됨으로써 비관통홀의 저부에 위치하는 제1 금속이 기점이 되어 제2 금속 또는 그 합금에 의한 도금 처리가 진행된다. 이 때문에, 모 재료 표면상에 다결정 실리콘과 같은 비교적 큰 요철이 존재하고 있는 경우에라도, 공극이 생기기 어려운 제2 금속 또는 제2 금속의 합금층이 형성된 복합재료를 얻을 수 있다.
이어서, 본 실시 형태의 제조 방법에 의해 형성된 복합재료의 모 재료인 다결정 실리콘 기판(300)의 표면과 제2 금속의 합금(306a, 306b)인 니켈-붕소 합금(Ni-B)층과의 밀착력이 측정되었다. 구체적으로는, JIS Z1522 셀로판 점착 테이프 대신에, 매우 점착력이 높은 테이프(스미토모 3M 가부시키가이샤 제조, 형식 859 T)를 이용함으로써, JIS H8504 도금의 밀착성 시험 방법에 준거한 밀착성이 조사되었다.
그 결과, 본 실시 형태의 복합재료의 박리가 확인되지 않았다. 따라서, 본 실시 형태의 복합재료의 니켈-붕소 합금(Ni-B)의 층의 밀착력은, 1317J/㎡보다 높다는 것을 알 수 있었다. 따라서, 본 실시 형태의 복합재료의 밀착성도 매우 높다는 것이 실험에 의해 확인되었다. 또한, 이 복합재료의 니켈-붕소 합금(Ni-B)층의 두께는 약 250㎚이었다.
그런데 본 실시 형태에서는, 다결정 실리콘 기판이 채용되고 있지만, 이것으로 한정되지 않는다. 예를 들면, 바탕에 실리콘 산화물을 구비한 기판을 채용하여 그 표면상에 공지의 CVD법에 의해 형성된 다결정 실리콘층이 있는 모 재료가 채용되어도, 다결정 실리콘층과 제2 금속층 또는 제2 금속의 합금 층과의 사이의 높은 밀착력이 얻어진다. 또, 다결정 실리콘층이 p형이어도, 실질적으로 본 실시 형태의 효과와 동일한 효과가 있다.
본 실시 형태에서도 상술한 도 1 및 도 3에 나타내는 공정 모두가 무전해공정으로 실시되고 있다. 따라서, 본 실시 형태는 범용성이 높은 다결정 실리콘을 구비한 모 재료를 이용한 후에, 양산성이 높은 도금법을 적용하고 있는 것에 더하여 전해 도금법에서 요구되는 전극이나 전원 등의 설비도 불필요해지기 때문에 제조비용면에서도 매우 유리하다.
<제4 실시 형태>
본 실시 형태에서는, 또 1개의 복합재료 및 그 제조 방법을 나타낸다. 단, 본 실시 형태의 복합재료의 제조 방법은 모 재료를 제외하고 제1의 실시 형태의 그것과 동일하다. 따라서, 제1 실시 형태와 중복되는 설명은 생략될 수 있다. 또한, 본 실시 형태에 있어서의 제1 금속(402)은 제1 용액(14) 중으로의 침지에 의해 입자 형태 또는 섬 형태로 분산 배치되지만, 본 실시 형태에서는, 편의상, 「입자 형태」로 표현을 통일하여 설명한다.
본 실시 형태의 모 재료(400)는 바탕에 글라스카본(glass carbon)을 채용하고, 그 표면 위에 수소화 미결정 실리콘층(n형 미결정 탄화 실리콘(SiC) 층 25㎚와 i형 미결정 실리콘층 2∼3㎛와의 적층 구조)을 가지고 있다. 본 실시 형태에서도, 도 1에 나타내는 분산 배치 장치(10)의 장치 구성을 이용하여 모 재료(400)의 표면으로의 제1 금속(402)인 은(Ag)의 분산 배치를 실시하였다. 구체적으로는, 제1 실시 형태와 동일하게, 미리 5℃로 조정된 몰 농도가 1m㏖(미리몰)/ℓ(리터)의 질산은(AgNO3)과 몰 농도가 150m㏖/ℓ의 불화 수소산(HF)을 함유하는 제1 용액(14)을 담은 용기(12) 안에 30초간 침지된다.
이어서, 도 2에 나타내는 비관통홀 형성 장치(20)의 장치 구성을 이용하여 상술한 입자 형태의 은(Ag)을 담지한 모 재료(400)가 제1 실시 형태와 동일한 제2 용액(24) 중에 침지된다. 또한, 본 실시 형태의 침지 시간은 10분이다. 그 결과, 도 10에 나타내는 바와 같이, 모 재료(400)의 표면에서부터 형성된 다수의 미세 홀인 비관통홀(404)이 확인되었다. 또, 본 실시 형태에서도, 이들 비관통홀(404)의 저부에는 상술한 은(Ag)이라고 생각되는 미립자(제1 금속(402))가 존재하고 있는 것을 알았다. 또한, 본 실시 형태의 비관통홀의 깊이는 최대 약 170㎚이고, 평균적으로 약 40㎚이었다.
그 후, 도 3에 나타내는 도금 장치(30)에 의해, 제2 금속의 합금이 모 재료 (400) 상에 형성된다. 구체적으로는, 금속염인 황산 니켈(NiSO4)과 환원제인 디메틸아민보란(DMAB)을 함유하는 제3 용액(34)를 도금 용액으로서 상술한 비관통홀(404)이 형성된 모 재료(400)가 침지된다. 본 실시 형태에서는, 모 재료(400)가 제3 용액 중(34)에 무전해 환경하에서 300초간 침지된다. 그 결과, 제2 용액(24)에 의해 형성된 비관통홀(404)이 제2 금속 합금(406a)인 니켈-붕소 합금(Ni-B)에 의해 공극이 형성되지 않고 충전됨과 동시에, 모 재료(400)에 형성된 비관통홀(404)내 이외의 표면상에도, 니켈-붕소 합금(Ni-B)의 층(406b)이 형성된다.
상술한 바와 같이, 본 실시 형태에서도, 비관통홀(404)의 저부에 위치하는 제1 금속(102)인 은(Ag)의 미립자가 기점이 되어, 자기 촉매형 무전해 도금법에 의해, 제2 금속의 합금(406a)인 니켈-붕소 합금(Ni-B)이 공극을 형성하는 일 없이 그 비관통홀(404)을 충전한다. 또한, 비관통홀(404)이 충전된 후에도 계속하여 그 자기 촉매성이 유지되기 때문에 그 비관통홀(404) 내 이외의 실리콘 기판(100)의 표면은 제2 금속의 합금(406b)인 니켈-붕소 합금(Ni-B)의 층에 의해 덮인다. 그 결과, 정밀하게 충전된 비관통홀(404)내의 니켈-인 합금(Ni-P)이 앵커가 되기 때문에, 모 재료(400)의 표면과의 밀착성이 높은 제2 금속의 합금(406a, 406b)인 니켈-붕소 합금(Ni-B)의 층이 형성된다. 도 11은 제2 금속의 합금(406a, 406b)인 니켈-붕소 합금(Ni-B)이 상술한 비관통홀(404)을 충전함과 동시에, 미결정 실리콘 표면을 덮고 있는 상황을 나타내는 복합재료의 단면 SEM 사진이다.
또, 자기 촉매형의 무전해 도금법이 채용됨으로써, 비관통홀의 저부에 위치하는 제1 금속이 기점이 되어 제2 금속 또는 그 합금에 의한 도금 처리가 진행된다. 이 때문에, 모 재료 표면상에 미결정 실리콘과 같은 비교적 큰 요철이 존재하고 있는 경우에라도, 공극이 생기기 어려운 제2 금속 또는 제2 금속 합금층이 형성된 복합재료를 얻을 수 있다.
이어서, 본 실시 형태의 제조 방법에 의해 형성된 복합재료의 모 재료(400)의 표면의 미결정 실리콘층과 제2 금속의 합금(406a, 406b)인 니켈-붕소 합금(Ni-B)의 층과의 밀착력이 측정되었다. 구체적으로는, JIS Z1522 셀로판 점착 테이프 대신에, 매우 점착력이 높은 테이프(스미토모 3M 가부시키가이샤 제조, 형식 859 T)을 사용함으로써, JIS H8504 도금의 밀착성 시험 방법에 준거한 밀착성이 조사되었다. 또한, 이 복합재료의 니켈-붕소 합금(Ni-B)의 층의 두께는 약 310㎚이었다.
그 결과, 본 실시 형태의 복합재료의 박리가 확인되지 않았다. 따라서, 본 실시 형태의 복합재료의 니켈-붕소 합금(Ni-B)층의 밀착력은, 1317J/㎡보다 높다는 것을 알 수 있었다. 따라서, 본 실시 형태의 복합재료의 밀착성도 매우 높다는 것이 실험에 의해 확인되었다.
본 실시 형태에서도, 상술한 도 1 및 도 3에 나타내는 공정 모두가 무전해 공정으로 실시되고 있다. 따라서, 본 실시 형태는 범용성이 높은 미결정 실리콘을 구비한 모 재료를 이용한 후, 양산성이 높은 도금법을 적용하고 있는 것에 더하여 전해 도금법에서 요구되는 전극이나 전원 등의 설비도 불필요해지기 때문에 제조비용면에서도 매우 유리하다.
그런데 상술한 각 실시 형태에서는, 충전되는 도금재가 코발트(Co), 코발트-붕소 합금(Co-B), 코발트-니켈-붕소 합금(Co-Ni-B), 및 니켈-인 합금(Ni-P)이지만, 이것으로 한정되지 않는다. 예를 들면, 코발트-인 합금(Co-P), 니켈-붕소 합금(Ni-B), 동(Cu)을 도금재로서 상술한 각 실시 형태와 동일하게, 자기 촉매형 도금법에 의해 다수의 미세한 비관통홀을 충전하는 것이 가능하다. 또, 상술한 각 비관통홀이 형성되기에 충분한 두께의 단결정 실리콘층, 다결정 실리콘층, 미결정 실리콘층을 최상층에 구비한 모 재료라면 상술한 각 실시 형태의 효과와 거의 동일한 효과를 얻을 수 있다. 또한, 단결정 실리콘층, 다결정 실리콘층, 및 미결정 실리콘층의 군에서부터 선택되는 적어도 1개의 재료를 최상층에 구비한 모 재료라도 상술한 각 실시 형태의 효과와 거의 동일한 효과가 얻어진다.
<그 외의 실시 형태 1>
구체적으로는, 예를 들면, 니켈-붕소 합금(Ni-B)을 도금재로서 충전하기 위해서는, 우선, 몰 농도가 1m㏖(미리몰)/ℓ(리터)의 질산은(AgNo3)과, 몰 농도가 150m㏖/ℓ의 불화 수소산(HF)을 함유하는 수용액이 본 실시 형태의 제1 용액으로서 채용된다. 이어서, 제1 금속인 은(Ag)이 분산 배치된 실리콘 기판(100)이 제1의 실시 형태와 동일한 제2 용액 중에 침지된다. 그 후, 금속염인 황산 니켈 및 환원제인 디메틸아민보란(DMAB)을 함유하는 수용액이 제3 용액으로서 채용됨으로써, 실리콘 기판(100)의 비관통홀내가 니켈-붕소 합금(Ni-B)으로 충전됨과 동시에, 그 비관통홀 내 이외의 실리콘 기판(100)의 표면은, 니켈-붕소 합금(Ni-B)의 층에 의해 덮인다. 도 12는, 비관통홀 및 비관통홀 내 이외의 실리콘 표면이 180초간의 제3 용액 중의 침지에 의해, 제2 금속의 합금(506a, 506b)인 니켈-붕소 합금(Ni-B)으로 도금되었을 때의 SEM 사진이다.
여기서, 제3 용액 중으로의 침지 시간을 360초로 한 것 이외는 상술한 니켈-붕소 합금(Ni-B)의 층의 형성 공정과 동일한 공정을 거친 측정 샘플에 대해서, 제1의 실시 형태와 동일한 테이프(니치반 가부시키가이샤 제조, 형식 CT-18)를 이용한 밀착성 시험을 실시하였다.
그 결과, 상술한 측정 샘플은 박리가 확인되지 않았다. 비교예로서 상술한 비관통홀 형성 공정 및 니켈-붕소 합금(Ni-B)의 충전 공정이 되어 있지 않은 실리콘 기판(100)상의 니켈-붕소 합금(Ni-B)의 층에 대해서는, 120초간 제3 용액(34) 중으로의 침지에 의해, 자연스럽게 그 층이 벗겨졌다. 따라서, 원래 니켈-붕소 합금(Ni-B)의 층 자신이 형성되지 않았던 것이, 본 실시 형태에 의해 그 층이 밀착성 좋게 형성된다는 것이 분명해졌다.
또한, JIS Z1522 셀로판 점착 테이프 대신에, 매우 점착력이 높은 테이프(스미토모 3M 가부시키가이샤 제조, 형식 859 T)를 이용함으로써, JIS H8504 도금의 밀착성 시험 방법에 준거한 본 실시 형태의 복합재료의 밀착성이 조사되었다.
그 결과, 본 실시 형태의 복합재료의 박리가 확인되지 않았다. 따라서, 본 실시 형태의 복합재료의 니켈-붕소 합금(Ni-B)의 층의 밀착력은, 1317J/㎡보다 높다는 것이 밝혀졌다. 따라서, 본 실시 형태의 복합재료의 밀착성도 매우 높다는 것이 실험에 의해 확인되었다.
그런데 상술한 각 실시 형태에서는 제1 용액에 불화 수소산이 함유되고 있었지만, 이것으로 한정되지 않는다. 예를 들면, 불화 수소 대신에 불화 암모늄(NH4F)이 사용되어도 본 발명의 효과와 대략 동일한 효과가 나타난다.
또, 상술의 각 실시 형태에서는, 제1 금속으로서 은(Ag)이 이용되고 있었지만 이것으로 한정되지 않는다. 예를 들면, 팔라듐(Pd), 금(Au), 백금(Pt), 또는 로듐(Rh)일 수 있다. 즉, 제1 금속이, 제2 금속 또는 제2 금속의 합금을 자기 촉매형의 도금재로 하기 위한 기점이 되는 촉매라면 본 발명의 효과와 대략 동일한 효과가 있다.
<그 외의 실시 형태 2>
예를 들면, 제1 금속으로서 금(Au)을 이용한 경우에 대해서 설명한다. 우선, 실리콘 기판(100)이, 미리 5℃로 조정되고 몰 농도가 1m㏖(미리몰)/ℓ(리터)의 테트라 클로로금산(HAuCl4)과 몰 농도가 150m㏖/ℓ의 불화 수소산(HF)을 함유하는 수용액(제1 용액)에 10초간 침지되었다. 이어서, 금의 미립자를 담지한 실리콘 기판(100)이 제1의 실시 형태와 동일한 제2 용액중에 15분간 침지되었다. 그 후, 금속염인 황산 니켈(NiSO4)과 환원제인 디메틸아민보란(DMAB)을 함유하는 수용액을 도금 용액으로서 도금 공정이 실시되었다. 이와 같이 하여, 금(Au)을 제1 금속으로 하는 니켈-붕소 합금(Ni-B) 층을 구비한 실리콘 기판(100)의 측정 샘플이 제작되었다.
이 금(Au)을 제1 금속으로 하는 측정 샘플에 대해서 제2의 실시 형태와 같은 밀착성 시험을 실시한 결과, 도금층은 박리가 확인되지 않았다. 따라서, 금(Au)을 제1 금속으로 한 경우에서도 본 발명의 효과가 나타난다는 것이 확인되었다.
<그 외 실시 형태 3>
또, 제1 금속으로서 백금(Pt)을 이용한 경우에 대해서 설명한다. 우선, 실리콘 기판(100)이 미리 40℃로 조정되고, 몰 농도가 1m㏖(미리몰)/ℓ(리터)의 헥사 클로로 백금(IV)산과 몰 농도가 150m㏖/ℓ의 불화 수소산(HF)을 함유하는 수용액( 제1 용액)에 60초간 침지되었다. 이어서, 금의 미립자를 담지한 실리콘 기판(100)이 제1의 실시 형태와 동일한 제2 용액 중에 60분간 침지되었다. 그 후, 금속염인 황산 니켈(NiSO4)과 환원제인 디메틸아민보란(DMAB)을 함유하는 수용액을 도금 용액으로 하여 도금 공정을 실시하였다. 이와 같이 하여 백금(Pt)을 제1 금속으로 하는 니켈-붕소 합금(Ni-B)의 층을 구비한 실리콘 기판(100)의 측정 샘플이 제작되었다.
이 백금(Pt)을 제1 금속으로 하는 측정 샘플의 도금층의 형성 상황에 대해서 눈으로 관찰하였다. 그 결과, 상술한 측정 샘플은 실리콘 기판(100)상에 균일하게 도금층이 형성되는 것이 확인되었다. 한편, 비교예로서 상술한 비관통홀 형성 공정 및 니켈-붕소 합금(Ni-B)의 충전 공정이 되어 있지 않은 실리콘 기판(100)상의 니켈-붕소 합금(Ni-B)의 층에 대해서는, 제3 용액(34) 중으로의 침지에 의해, 그 층의 일부가 자연스럽게 벗겨졌다. 따라서, 원래 니켈-붕소 합금(Ni-B)의 층 자신이 형성되지 않았던 것이, 본 실시 형태에 의해 그 층이 형성된다는 것이 분명해졌다. 따라서, 백금(Pt)을 제1 금속으로 한 경우에서도 본 발명의 효과가 있다는 것이 확인되었다.
그런데 제1 금속으로서 상술한 각 금속 중의 복수 종의 금속이 실리콘 상에 분산 배치되고 있어도 본 발명의 효과와 동일한 효과가 나타난다. 또, 상술한 각 실시 형태의 설명에서는 서술하고 있지 않지만, 어느 실시 형태에서도 제1 금속이 불순물이 전혀 포함되어 있지 않은 순금속일 필요는 없다. 통상 포함되는 불순물이라면, 본 발명의 실질적인 효과가 나타난다. 또한, 상술한 각 실시 형태에서는, 실리콘 기판을 제1 용액 중에 침지함으로써 실리콘 기판이 제1 금속의 미립자를 담지했지만, 이것으로 한정되지 않는다. 예를 들면, 제1 금속의 미립자의 현탁액을 실리콘 상에 예를 들면, 공지의 스핀 코트법에 의해 도포한 후, 건조하는 것에 의해도, 그 제1 금속이 상술한 각 실시 형태의 제1 금속과 실질적으로 동등하게 작용하는 것이 확인되고 있다.
또, 이미 서술한 바와 같이, 상술한 각 실시 형태의 비관통홀이 형성되기에 충분한 두께의 단결정 실리콘층, 다결정 실리콘층, 또는 미결정 실리콘층을 최상층에 구비한 모 재료라면, 상술한 각 실시 형태의 효과와 거의 동일한 효과가 얻어진다. 또한, 단결정 실리콘층, 다결정 실리콘층, 및 미결정 실리콘층의 군에서부터 선택되는 적어도 1개의 재료를 최상층에 대비한 모 재료, 환언하면, 복합하는 재료를 최상층에 갖는 모 재료에서도 상술한 각 실시 형태의 효과와 거의 같은 효과가 얻어진다. 또한, 상술한 각 비관통홀이 형성되기에 충분한 두께의 비정질(Amorphous) 실리콘층이 단독으로 형성된, 또는 상술한 각종 실리콘재료와 비정질 실리콘을 복합한 층이 최상층에 형성된 모 재료라도 본 발명의 효과가 적용될 수 있다.
또한, 상술한 각 실시 형태의 설명에서는 서술하고 있지 않지만, 비관통홀내에 충전되는 물질안에는, 제2 금속 또는 제2 금속의 합금의 그 밖에, 매우 미량이지만, 탄소(C), 산소(O), 수소(H), 또는 예를 들면, 도금욕에 함유되는 포르말린이나 사카린 등의 첨가물, 또는 상술한 각 물질의 분해 생성물이 불순물로서 포함될 수 있다.
또한, 상술한 각 실시 형태에서는, 실리콘 기판 표면상에 다수의 제1 금속의 입자를 분산 배치하고 있기 때문에, 실리콘 표면으로 형성되는 비관통홀이 다공질 형태가 되고 있었지만, 이것으로 한정되지 않는다. 이상, 상술한 바와 같이, 각 실시 형태의 다른 편성을 포함한 본 발명의 범위 내에 존재하는 변형예도 또, 청구의 범위에 포함되는 것이다.
(산업상의 이용 가능성)
본 발명은, 기능성 복합재료의 요소 기술로서 광범위하게 이용될 수 있다.

Claims (12)

  1. 실리콘의 표면에서부터 형성된 비관통홀의 저부에 위치하는 제1 금속이 기점이 되고, 상기 비관통홀이 자기 촉매형 무전해 도금법을 이용한 실질적으로 제2 금속 또는 상기 제 2 금속의 합금에 의해 충전됨과 동시에, 상기 실리콘의 표면이 제2 금속 또는 상기 제 2 금속의 합금으로 덮여 있는 것을 특징으로 하는 복합재료.
  2. 청구항 1에 있어서,
    상기 비관통홀이 입자 형태, 섬 형태, 또는 막 형태의 상기 제 1 금속이 분산 배치된 상기 실리콘의 표면을 불화물 이온을 함유하는 용액에 침지시킴으로써 형성된 것을 특징으로 하는 복합재료.
  3. 청구항 1에 있어서, 
    상기 비관통홀에 의해 상기 실리콘의 표면이 다공성으로 이루어지는 것을 특징으로 하는 복합재료.
  4. 청구항 1 내지 3에 있어서,
    상기 제 1 금속은 팔라듐(Pd), 은(Ag), 금(Au), 백금(Pt), 및 로듐(Rh)으로 이루어지는 군에서부터 선택되는 적어도 1종류의 금속인 것을 특징으로 하는 복합재료.
  5. 청구항 1에 있어서,
    상기 실리콘은 단결정 실리콘, 다결정 실리콘, 미결정 실리콘, 및 어모퍼스 실리콘으로 이루어지는 군으로부터 선택되는 적어도 1개의 재료인 것을 특징으로 하는 복합재료.
  6. 실리콘의 표면에, 입자 형태, 섬 형태, 또는 막 형태의 제1 금속을 분산 배치하는 분산 배치 공정과,
    상기 실리콘의 표면을 불화물 이온을 함유하는 제2 용액에 침지시킴으로써, 상기 실리콘의 표면에서부터 비관통홀을 형성하는 비관통홀 형성 공정과,
    제2 금속 이온 및 환원제를 함유하는 제3 용액에 침지함으로써, 상기 비관통홀의 저부에 위치하는 상기 제 1 금속을 기점으로 하고, 상기 비관통홀을 자기 촉매형 무전해 도금법을 이용한 실질적으로 상기 제 2 금속 또는 상기 제 2 금속의 합금으로 충전함과 동시에, 상기 실리콘의 표면을 제2 금속 또는 상기 제 2 금속의 합금으로 덮는 도금 공정을 포함하는 것을 특징으로 하는 복합재료의 제조 방법.
  7. 실리콘의 표면을 제1 금속의 이온 및 불화물 이온을 함유하는 제1 용액에 침지함으로써 상기 실리콘의 표면에 입자 형태, 섬 형태, 또는 막 형태의 상기 제 1 금속을 분산 배치하는 분산 배치 공정과,
    상기 실리콘의 표면을 불화물 이온을 함유하는 제2 용액에 침지시킴으로써,상기 실리콘의 표면에서부터 비관통홀을 형성하는 비관통홀 형성 공정과,
    제2 금속 이온 및 환원제를 함유하는 제3 용액에 침지함으로써, 상기 비관통홀의 저부에 위치하는 상기 제 1 금속을 기점으로 하고, 상기 비관통홀을 자기 촉매형 무전해 도금법을 이용한 실질적으로 상기 제 2 금속 또는 상기 제 2 금속의 합금으로 충전함과 동시에, 상기 실리콘의 표면을 제2 금속 또는 상기 제 2 금속 합금으로 덮는 도금 공정을 포함하는 것을 특징으로 하는 복합재료의 제조 방법.
  8. 청구항 6 또는 7에 있어서,
    상기 비관통홀을 형성함으로써 상기 실리콘의 표면을 다공성으로 하는 것을 특징으로 하는 복합재료의 제조 방법.
  9. 청구항 6 또는 7에 있어서,
    상기 제 1 금속은 팔라듐(Pd), 은(Ag), 금(Au), 백금(Pt), 및 로듐(Rh)으로 이루어지는 군에서부터 선택되는 적어도 1종류의 금속인 것을 특징으로 하는 복합재료의 제조 방법.
  10. 청구항 6 또는 7에 있어서,
    상기 실리콘은 단결정 실리콘, 다결정 실리콘, 미결정 실리콘, 및 어모퍼스 실리콘으로 이루어지는 군에서부터 선택되는 적어도 1개의 재료인 것을 특징으로 하는 복합재료의 제조 방법.
  11. 실리콘의 표면에, 입자 형태, 섬 형태, 또는 막 형태의 제1 금속을 분산 배치하는 분산 배치 장치와,
    상기 실리콘의 표면을 불화물 이온을 함유하는 제2 용액에 침지시키는 것으로 상기 실리콘의 표면으로부터 비관통홀을 형성하는 비관통홀 형성 장치와,
    제2 금속 이온 및 환원제를 함유하는 제3 용액에 침지함으로써, 상기 비관통홀의 저부에 위치하는 상기 제 1 금속을 기점으로 하고, 상기 비관통홀을 자기 촉매형 무전해 도금법을 이용한 실질적으로 상기 제 2 금속 또는 상기 제 2 금속의 합금으로 충전함과 동시에, 상기 실리콘의 표면을 제2 금속 또는 상기 제 2 금속 합금으로 덮는 도금 장치를 구비한 것을 특징으로 하는 복합재료의 제조 장치.
  12. 실리콘의 표면을 제1 금속의 이온 및 불화물 이온을 함유하는 제1 용액에 침지함으로써 상기 실리콘의 표면에 입자 형태, 섬 형태, 또는 막 형태의 상기 제 1 금속을 분산 배치하는 분산 배치 장치와,
    상기 실리콘의 표면을 불화물 이온을 함유하는 제2 용액에 침지시킴으로써, 상기 실리콘의 표면으로부터 비관통홀을 형성하는 비관통홀 형성 장치와,
    제2 금속 이온 및 환원제를 함유하는 제3 용액에 침지함으로써, 상기 비관통홀의 저부에 위치하는 상기 제 1 금속을 기점으로 하고, 상기 비관통홀을 자기 촉매형 무전해 도금법을 이용한 실질적으로 상기 제 2 금속 또는 상기 제 2 금속의 합금으로 충전함과 동시에, 상기 실리콘의 표면을 제2 금속 또는 상기 제 2 금속의 합금으로 덮는 도금 장치를 구비한 것을 특징으로 하는 복합재료의 제조 장치.
KR1020107022171A 2008-03-07 2009-03-02 복합재료 및 이의 제조 방법, 및 이의 제조 장치 KR101263077B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008057865 2008-03-07
JPJP-P-2008-057865 2008-03-07
JPJP-P-2008-211238 2008-08-19
JP2008211238 2008-08-19

Publications (2)

Publication Number Publication Date
KR20100119001A true KR20100119001A (ko) 2010-11-08
KR101263077B1 KR101263077B1 (ko) 2013-05-09

Family

ID=41055986

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107022171A KR101263077B1 (ko) 2008-03-07 2009-03-02 복합재료 및 이의 제조 방법, 및 이의 제조 장치

Country Status (6)

Country Link
US (2) US8722196B2 (ko)
EP (1) EP2261396B1 (ko)
JP (2) JP5261475B2 (ko)
KR (1) KR101263077B1 (ko)
CN (2) CN105506590B (ko)
WO (1) WO2009110431A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5306670B2 (ja) * 2008-03-05 2013-10-02 独立行政法人科学技術振興機構 シリコンを母材とする複合材料及びその製造方法
US8722196B2 (en) 2008-03-07 2014-05-13 Japan Science And Technology Agency Composite material, method of producing the same, and apparatus for producing the same
JP5281847B2 (ja) * 2008-08-19 2013-09-04 独立行政法人科学技術振興機構 複合材料及びその製造方法、並びにその製造装置
GB201122315D0 (en) * 2011-12-23 2012-02-01 Nexeon Ltd Etched silicon structures, method of forming etched silicon structures and uses thereof
JP5945429B2 (ja) * 2012-02-29 2016-07-05 兵庫県 金属の回収方法及び金属の回収装置
US9293624B2 (en) * 2012-12-10 2016-03-22 Sunpower Corporation Methods for electroless plating of a solar cell metallization layer
JP5996463B2 (ja) * 2013-03-19 2016-09-21 Jx金属株式会社 Ni及びNi合金膜が形成されたシリコンウエハ、Siウエハ上へのNi及びNi合金膜の形成方法、Ni及びNi合金膜を形成する際のSiウエハの表面の表面粗化処理液及び同表面粗化処理方法
US9922836B2 (en) 2014-08-28 2018-03-20 Mitsubishi Electric Corporation Semiconductor device manufacturing method and semiconductor device
KR102513653B1 (ko) * 2015-03-20 2023-03-23 아토테크 도이칠란트 게엠베하 운트 콤파니 카게 실리콘 기판의 활성화 방법
US10128341B2 (en) * 2016-03-18 2018-11-13 Massachusetts Institute Of Technology Nanoporous semiconductor materials and manufacture thereof
US11004943B2 (en) 2018-04-05 2021-05-11 Massachusetts Institute Of Technology Porous and nanoporous semiconductor materials and manufacture thereof
JP7280110B2 (ja) * 2019-05-28 2023-05-23 兵庫県公立大学法人 測定用基材及びその製造方法、並びに発光分光分析装置及び発光分光分析方法
JP7404121B2 (ja) 2020-03-24 2023-12-25 株式会社東芝 触媒層の形成方法

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4376963A (en) 1980-12-19 1983-03-15 International Business Machines Corporation Composite magnetic recording disk
JPS604271A (ja) 1983-06-22 1985-01-10 Toshiba Corp 太陽電池の製造方法
JPH065670B2 (ja) * 1985-05-28 1994-01-19 関東化成工業株式会社 シリコンウエハ−の表面処理方法
GB8927310D0 (en) * 1989-12-02 1990-01-31 Lsi Logic Europ Via-hole filling in semiconductor devices
JPH0629246A (ja) 1991-02-04 1994-02-04 Internatl Business Mach Corp <Ibm> 選択的な無電解メッキの方法
US5591565A (en) 1992-03-20 1997-01-07 Siemens Solar Gmbh Solar cell with combined metallization and process for producing the same
JPH06310608A (ja) * 1993-04-22 1994-11-04 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH07321111A (ja) * 1994-05-26 1995-12-08 Meidensha Corp 無電解メッキによる集積回路の配線方法
JPH11283829A (ja) 1998-03-31 1999-10-15 Canon Inc 磁性薄膜、その製造方法及び磁気センサーデバイス
JP3975625B2 (ja) 1999-10-20 2007-09-12 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
WO2001049898A1 (fr) * 2000-01-07 2001-07-12 Nikko Materials Co., Ltd. Procede de galvanoplastie, agent de pretraitement et tranche de semi-conducteurs et dispositif semi-conducteur utilisant cette derniere
DE10019090A1 (de) 2000-04-12 2001-10-25 Infineon Technologies Ag Grabenkondensator sowie dazugehöriges Herstellungsverfahren
JP3967239B2 (ja) * 2001-09-20 2007-08-29 株式会社フジクラ 充填金属部付き部材の製造方法及び充填金属部付き部材
JP4035457B2 (ja) 2002-03-15 2008-01-23 キヤノン株式会社 機能デバイスの製造方法
JP4073002B2 (ja) 2002-03-27 2008-04-09 キヤノン株式会社 磁気記録媒体の作製方法
DE10392752T5 (de) 2002-06-06 2005-06-02 Kansai Technology Licensing Organization Co., Ltd. Verfahren zur Herstellung eines multikristallinen Siliziumsubstrats für Solarzellen
US6970239B2 (en) * 2002-06-12 2005-11-29 Intel Corporation Metal coated nanocrystalline silicon as an active surface enhanced Raman spectroscopy (SERS) substrate
JP4094371B2 (ja) * 2002-08-01 2008-06-04 Sumco Techxiv株式会社 シリコンウェーハのhf洗浄方法及びhf洗浄装置
JP3485561B1 (ja) 2002-10-07 2004-01-13 東京エレクトロン株式会社 無電解メッキ方法および無電解メッキ装置
JP2004193337A (ja) 2002-12-11 2004-07-08 Sharp Corp 太陽電池の電極形成方法およびその方法により製造される太陽電池
JP4343616B2 (ja) * 2003-08-08 2009-10-14 キヤノン株式会社 ナノ構造体の製造方法及びナノ構造体
JP4434658B2 (ja) * 2003-08-08 2010-03-17 キヤノン株式会社 構造体及びその製造方法
US7545010B2 (en) 2003-08-08 2009-06-09 Canon Kabushiki Kaisha Catalytic sensor structure
JP2005105409A (ja) 2003-09-08 2005-04-21 Rikogaku Shinkokai 多孔質シリコン構造体の製造方法および金属担持多孔質シリコンの製造方法
JP4402937B2 (ja) 2003-11-10 2010-01-20 株式会社日立製作所 ナノ粒子分散材料、ナノ粒子分散シート、及び、ナノ粒子分散積層シート
DE20317944U1 (de) 2003-11-18 2004-03-11 Heiser, Volker, Dr. Probenträger für Moleküle
DE102004021351A1 (de) 2004-04-23 2005-11-17 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Funktionalisierter poröser Träger für Mikroarrays
TW200620451A (en) 2004-11-09 2006-06-16 Univ Osaka Method for forming hole in crystal substrate, and crystal substrate having hole formed by the method
KR100682919B1 (ko) 2005-01-20 2007-02-15 삼성전자주식회사 미세 금속 박막 패턴 형성 방법, 이를 채용한 생체물질고정용 기판 및 바이오칩
JP2006265717A (ja) * 2005-03-25 2006-10-05 Canon Inc 構造体の製造方法
JP2006342402A (ja) 2005-06-09 2006-12-21 Canon Inc 構造体の製造方法
US7686874B2 (en) 2005-06-28 2010-03-30 Micron Technology, Inc. Electroless plating bath composition and method of use
JP2007119897A (ja) 2005-10-31 2007-05-17 Tokyo Univ Of Science 金属担持多孔質シリコンの製造方法、燃料電池用電極構造体、及び燃料電池
US7622382B2 (en) 2006-03-29 2009-11-24 Intel Corporation Filling narrow and high aspect ratio openings with electroless deposition
JP2008238595A (ja) 2007-03-27 2008-10-09 Seiko Epson Corp 液体噴射ヘッド
US7968462B1 (en) * 2007-11-08 2011-06-28 Intermolecular, Inc. Noble metal activation layer
JP5306670B2 (ja) 2008-03-05 2013-10-02 独立行政法人科学技術振興機構 シリコンを母材とする複合材料及びその製造方法
US8722196B2 (en) 2008-03-07 2014-05-13 Japan Science And Technology Agency Composite material, method of producing the same, and apparatus for producing the same
JP5281847B2 (ja) 2008-08-19 2013-09-04 独立行政法人科学技術振興機構 複合材料及びその製造方法、並びにその製造装置

Also Published As

Publication number Publication date
KR101263077B1 (ko) 2013-05-09
US20130323926A1 (en) 2013-12-05
JP2013151758A (ja) 2013-08-08
JPWO2009110431A1 (ja) 2011-07-14
WO2009110431A1 (ja) 2009-09-11
EP2261396A4 (en) 2011-11-09
US8722196B2 (en) 2014-05-13
CN105506590B (zh) 2018-01-23
US20110117373A1 (en) 2011-05-19
US9252020B2 (en) 2016-02-02
CN105506590A (zh) 2016-04-20
EP2261396B1 (en) 2013-05-29
JP5261475B2 (ja) 2013-08-14
JP5663625B2 (ja) 2015-02-04
CN101960045B (zh) 2016-05-18
CN101960045A (zh) 2011-01-26
EP2261396A1 (en) 2010-12-15

Similar Documents

Publication Publication Date Title
KR101263077B1 (ko) 복합재료 및 이의 제조 방법, 및 이의 제조 장치
JP5306670B2 (ja) シリコンを母材とする複合材料及びその製造方法
JP5281847B2 (ja) 複合材料及びその製造方法、並びにその製造装置
Wei et al. Tin sensitization for electroless plating review
US9803283B1 (en) Method of electroless deposition of aluminum or aluminum alloy, an electroless plating composition, and an article including the same
TWI573687B (zh) 積層板及其製作方法
Wu et al. Effect of plating temperature on electroless amorphous Ni–P film on Si wafers in an alkaline bath solution
Sudagar et al. Electroless deposition of nanolayered metallic coatings
Jiang et al. Conformal Cu Coating on Electrospun Nanofibers for 3D Electro‐Conductive Networks
JP6603491B2 (ja) 複合材料及びその製造方法、並びにその製造装置
JP2000336486A (ja) 触媒核が付与された基体、基体への触媒化処理方法及び無電解めっき方法
Miao et al. Influences of Bath Chemistry and Plating Variables on Characteristics of Electroless Ni–P Films on Si Wafers from Alkaline Citrate Solutions
Yae et al. Adhesive Metal Film Formation on Silicon by Electroless Deposition Using Catalytic Anchors
Yae et al. Catalytic nanopores for electroless deposition of adhesive metal films on silicon: Applications to various silicon substrates including multi‐and micro‐crystalline
Enomoto et al. Electroless Metallization of Silicon Using Metal Nanoparticles as Catalysts and Binding-Points
JP2009263746A (ja) 無電解めっき方法及び活性化前処理方法
CN1947844A (zh) 硼氢化物水解制氢电镀附载催化剂的方法
JP2009263747A (ja) 無電解めっき方法及び活性化前処理方法
Djokic Electroless Deposition Principles, Activation, and Applications

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160405

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170306

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180420

Year of fee payment: 6