KR20100051457A

KR20100051457A - 플라즈마 디스플레이 장치

Info

Publication number: KR20100051457A
Application number: KR1020080110630A
Authority: KR
Inventors: 소상윤; 정윤권; 서주원
Original assignee: 엘지전자 주식회사
Priority date: 2008-11-07
Filing date: 2008-11-07
Publication date: 2010-05-17

Abstract

본 발명은 플라즈마 디스플레이 장치에 관한 것으로, 그 장치는 상부기판에 형성되는 제1 전극 및 제2 전극을 구비하는 플라즈마 디스플레이 패널; 및 전극들에 구동 신호를 공급하는 구동회로를 포함하고, 구동회로는그라운드 전압원과, 양단에 소정 전압을 충전하는 커패시터와, 그라운드 전압원과 커패시터 사이에 접속되며, 턴 온 동작에 의해, 커패시터에 충전된 전압으로부터 부극성의 제1 전압을 생성하고, 부극성의 제1 전압을 제1 전극으로 공급하는 제1 스위치를 포함하는 부극성 전압 공급부; 및 제1 스위치의 게이트단과 소스단 사이에 연결되는 제2 스위치;를 포함하는 것을 특징으로 한다.

본 발명에 의한 플라즈마 디스플레이 장치로 부극성 전압을 전극으로 인가하는 경우, 포토 커플러(photo coupler)와 같은 게이트 드라이버 IC와 별도의 전원회로 없이도 구동 장치 동작의 안정성을 확보하고 생산 비용을 절감할 수 있다.

플라즈마 디스플레이 장치, pdp, 포토커플러, 부극성 전압

Description

플라즈마 디스플레이 장치{Plasma display Apparatus}

본 발명은 플라즈마 디스플레이 장치에 관한 것이다. 보다 자세하게는 플라즈마 디스플레이 패널을 구동하는 구동 회로에 관한 것이다.

플라즈마 디스플레이 패널(Plasma Display Panel)은 불활성 혼합가스의 방전시 발생하는 진공자외선(VUV)에 의해 형광체를 여기 발광시킴으로써 화상을 표시한다.

이러한 플라즈마 디스플레이 패널은 대형화와 박막화가 용이할 뿐만 아니라 구조가 단순해짐으로 제작이 용이해지고 아울러 다른 평면 표시장치에 비하여 휘도 및 발광효율이 높다는 장점을 가진다. 특히, 교류 면방전형 3전극 플라즈마 디스플레이 패널은 방전시 표면에 벽전하가 축적되어 방전에 의해 발생되는 스퍼터링으로부터 전극들을 보호하기 때문에 저전압 구동과 장수명의 이점을 가진다.

플라즈마 디스플레이 패널은 상부기판과 하부기판 사이에 형성된 격벽이 하나의 단위 셀을 이루는 것으로, 각 셀 내에는 네온(Ne), 헬륨(He) 또는 네온 및 헬륨의 혼합기체(Ne+He)와 같은 주 방전 기체와 소량의 크세논을 함유하는 불활성 가스가 충진되어 있다. 고주파 전압에 의해 방전이 될 때, 불활성 가스는 진공자외선(Vacu㎛ Ultraviolet rays)을 발생하고, 격벽 사이에 형성된 형광체를 발광시켜 화상이 구현된다. 이와 같은 플라즈마 디스플레이 패널은 얇고 가벼운 구성이 가능하므로 차세대 표시 장치로서 각광받고 있다.

본 발명이 이루고자 하는 기술적 과제는, 플라즈마 디스플레이 장치에 있어 안정적으로 부극성 전압을 공급하고, 생산 비용을 절감하면서 신뢰성이 높은 구동 회로가 장착된 플라즈마 디스플레이 패널의 구동 장치를 제공하는데 그 목적이 있다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 플라즈마 디스플레이 장치에 관하여 상세히 설명한다.

도 1 은 본 발명의 제1 실시 예에 따른 플라즈마 디스플레이 패널의 구조를 나타내는 사시도이다.

도 1 을 참조하면, 플라즈마 디스플레이 패널은 상부기판(10) 상에 형성되는 유지 전극 쌍인 스캔 전극(11) 및 서스테인 전극(12), 하부기판(20) 상에 형성되는 어드레스 전극(22)을 포함한다.

유지 전극 쌍(11, 12)은 통상 인듐틴옥사이드(Indium-Tin-Oxide;ITO)로 형성된 투명전극(11a, 12a)과 버스 전극(11b, 12b)을 포함하며, 상기 버스 전극(11b, 12b)은 은(Ag), 크롬(Cr) 등의 금속 또는 크롬/구리/크롬(Cr/Cu/Cr)의 적층형이나 크롬/알루미늄/크롬(Cr/Al/Cr)의 적층형으로 형성될 수 있다. 버스 전극(11b, 12b)은 투명전극(11a, 12a) 상에 형성되어, 저항이 높은 투명전극(11a, 12a)에 의한 전압 강하를 줄이는 역할을 한다.

한편, 본 발명의 제1 실시 예에 따르면 유지 전극쌍(11, 12)은 투명전극(11a 12a)과 버스 전극(11b, 12b)이 적층 된 구조뿐만 아니라, 투명 전극(11a, 12a)이 없이 버스 전극(11b, 12b)만으로도 구성될 수 있다. 이러한 구조는 투명 전극(11a, 12a)을 사용하지 않으므로, 패널 제조의 단가를 낮출 수 있는 장점이 있다. 이러한 구조에 사용되는 버스 전극(11b, 12b)은 위에 열거한 재료 이외에 감광성 재료등 다양한 재료가 가능할 것이다.

스캔 전극(11) 및 서스테인 전극(12)의 투명전극(11a, 12a)과 버스전극(11b, 11c)의 사이에는 상부 기판(10)의 외부에서 발생하는 외부 광을 흡수하여 반사를 줄여주는 광 차단의 기능과 상부 기판(10)의 퓨리티(Purity) 및 콘트라스트를 향상시키는 기능을 하는 블랙 매트릭스(Black Matrix, BM, 15)가 배열된다.

본 발명의 제1 실시 예에 따른 블랙 매트릭스(15)는 상부 기판(10)에 형성되는데, 격벽(21)과 중첩되는 위치에 형성되는 제1 블랙 매트릭스(15)와, 투명전극(11a, 12a)과 버스전극(11b, 12b)사이에 형성되는 제2 블랙 매트릭스(11c, 12c)로 구성될 수 있다. 여기서, 제1 블랙 매트릭스(15)와 블랙층 또는 블랙 전극층이라고도 하는 제2 블랙 매트릭스(11c, 12c)는 형성 과정에서 동시에 형성되어 물리적으로 연결될 수 있고, 동시에 형성되지 않아 물리적으로 연결되지 않을 수도 있다.

또한, 물리적으로 연결되어 형성되는 경우, 제1 블랙 매트릭스(15)와 제 2 블랙 매트릭스(11c, 12c)는 동일한 재질로 형성되지만, 물리적으로 분리되어 형성되는 경우에는 다른 재질로 형성될 수 있다.

스캔 전극(11)과 서스테인 전극(12)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(13)과 보호막(14)이 적층된다. 상부 유전체층(13)에는 방전에 의하여 발생된 하전입자들이 축적되고, 유지 전극 쌍(11, 12)을 보호하는 기능을 수행할 수 있다. 보호막(14)은 가스 방전시 발생 된 하전입자들의 스피터링으로부터 상부 유전체층(13)을 보호하고, 2차 전자의 방출 효율을 높이게 된다.

또한, 어드레스 전극(22)은 스캔 전극(11) 및 서스테인 전극(12)과 교차되는 방향으로 형성된다. 또한, 어드레스 전극(22)이 형성된 하부기판(20) 상에는 하부 유전체층(24)과 격벽(21)이 형성된다.

또한, 하부 유전체층(24)과 격벽(21)의 표면에는 형광체층(23)이 형성된다. 격벽(21)은 세로 격벽(21a)와 가로 격벽(21b)가 폐쇄형으로 형성되고, 방전 셀을 물리적으로 구분하며, 방전에 의해 생성된 자외선과 가시광이 인접한 방전 셀에 누설되는 것을 방지한다.

본 발명의 제1 실시 예에는 도 1 에 도시된 격벽(21)의 구조뿐만 아니라, 다양한 형상의 격벽(21)의 구조도 가능할 것이다. 예컨대, 세로 격벽(21a)과 가로 격벽(21b)의 높이가 다른 차등형 격벽 구조, 세로 격벽(21a) 또는 가로 격벽(21b) 중 적어도 하나 이상에 배기 통로로 사용 가능한 채널(Channel)이 형성된 채널형 격벽 구조, 세로 격벽(21a) 또는 가로 격벽(21b) 중 하나 이상에 홈(Hollow)이 형성된 홈형 격벽 구조 등이 가능할 것이다.

여기서, 차등형 격벽 구조인 경우에는 가로 격벽(21b)의 높이가 높은 것이 더 바람직하고, 채널형 격벽 구조나 홈형 격벽 구조인 경우에는 가로 격벽(21b)에 채널이 형성되거나 홈이 형성되는 것이 바람직할 것이다.

한편, 본 발명의 제1 실시 예에서는 R, G 및 B 방전 셀 각각이 동일한 선상에 배열되는 것으로 도시 및 설명되고 있지만, 다른 형상으로 배열되는 것도 가능할 것이다. 예컨대, R, G 및 B 방전 셀이 삼각형 형상으로 배열되는 델타(Delta) 타입의 배열도 가능할 것이다. 또한, 방전 셀의 형상도 사각형상 뿐만 아니라, 오각형, 육각형 등의 다양한 다각 형상도 가능할 것이다.

또한, 형광체층(23)은 가스 방전시 발생된 자외선에 의해 발광되어 적색(R), 녹색(G) 또는 청색(B) 중 어느 하나의 가시광을 발생하게 된다. 여기서, 상부/하부 기판(10, 20)과 격벽(21) 사이에 마련된 방전공간에는 방전을 위한 He+Xe, Ne+Xe 및 He+Ne+Xe 등의 불활성 혼합가스가 주입된다.

도 2 는 본 발명의 제1 실시 예에 따른 플라즈마 디스플레이 패널의 전극 배치를 나타내는 배치도이다.

도 2 를 참조하면, 플라즈마 디스플레이 패널을 구성하는 복수의 방전 셀들은 매트릭스 형태로 배치되는 것이 바람직하다. 복수의 방전 셀들은 각각 스캔 전극 라인(Y1 내지 Ym), 서스테인 전극 라인(Z1 내지 Zm) 및 어드레스 전극 라인(X1 내지 Xn)의 교차부에 마련된다. 스캔 전극 라인(Y1 내지 Ym)은 순차적으로 구동되거나 동시에 구동될 수 있고, 서스테인 전극 라인(Z1 내지 Zm)은 동시에 구동될 수 있다. 어드레스 전극라인(X1 내지 Xn)은 기수 번째 라인들과 우수 번째 라인들로 분할되어 구동되거나 순차적으로 구동될 수 있다.

본 발명에 따른 플라즈마 패널의 전극 배치에 대한 제1 실시 예에 불과하므로, 본 발명은 도 2 에 도시된 플라즈마 디스플레이 패널의 전극 배치 및 구동 방식에 한정되지 아니한다. 예컨데, 스캔 전극 라인(Y1 내지 Ym)들 중 2 개의 스캔 전극 라인이 동시에 스캐닝되는 듀얼 스캔(dual scan) 방식도 가능하다. 또한, 상기 어드레스 전극 라인(X1 내지 Xn)은 패널의 중앙 부분에서 상, 하로 분할되어 구동될 수도 있다.

도 3 은 본 발명의 제1 실시 예에 따른 하나의 프레임(frame)을 복수의 서브필드로 나누어 시분할 구동시키는 방법을 나타내는 타이밍도이다.

도 3 을 참조하면, 단위 프레임은 시분할 계조 표시를 실현하기 위하여 소정 개수 예컨대 8개의 서브필드들(SF1, ..., SF8)로 분할될 수 있다. 또한, 각 서브필드(SF1, ...SF8)는 리셋 구간(미도시)과, 어드레스 구간(A1, ..., A8)및, 서스테인 구간(S1, ..., S8)로 분할된다.

여기서, 본 발명의 제1 실시 예에 따르면 리셋 구간은 복수 개의 서브필드 중 적어도 하나에서 생략될 수 있다. 예컨대, 리셋 구간은 최초의 서브필드에서만 존재하거나, 최초의 서브필드와 전체 서브필드 중 중간 정도의 서브필드에서만 존재할 수도 있다.

각 어드레스 구간(A1, ..., A8)에서는, 어드레스 전극(X)에 표시 데이터 신호가 인가되고, 각 스캔 전극(Y)에 상응하는 스캔 펄스가 순차적으로 인가된다.

각 서스테인 구간(S1, ...,S8)에서는, 스캔 전극(Y)과 서스테인 전극(Z)에 서스테인 펄스가 교호하게 인가되어, 어드레스 구간(A1, ..., A8)에서 벽전하들이 형성된 방전셀들에서 서스테인 방전을 일으킨다.

플라즈마 디스플레이 패널의 휘도는 단위 프레임에서 차지하는 서스테인 방전 구간(S1, ..., S8)내의 서스테인 방전 펄스 개수에 비례한다. 1 화상을 형성하는 하나의 프레임이, 8개의 서브필드와 256계조로 표현되는 경우에, 각 서브필드에는 차례대로 1, 2, 4, 8, 16, 32, 64, 128의 비율로 서로 다른 서스테인 펄스의 수가 할당될 수 있다. 만일 133계조의 휘도를 얻기 위해서는, 서브필드1 구간, 서브필드3 구간 및 서브필드8 구간 동안 셀들을 어드레싱하여 서스테인 방전하면 된다.

각 서브필드에 할당되는 서스테인 방전 수는, APC(Automatic Power Control) 단계에 따른 서브필드들의 가중치에 따라 가변적으로 결정될 수 있다. 즉, 도 3에서는 한 프레임을 8개의 서브필드로 분할하는 경우를 예로 들어 설명하였으나 본 발명은 그에 한정되지 아니하며, 한 프레임을 형성하는 서브필드의 수를 설계사양에 따라 다양하게 변형하는 것이 가능하다. 예를 들어, 한 프레임을 12 또는 16 서브필드 등과 같이, 8 서브필드 이상으로 분할하여 플라즈마 디스플레이 패널을 구동시킬 수 있다.

또한 각 서브필드에 할당되는 서스테인 방전 수는 감마특성이나 패널특성을 고려하여 다양하게 변형하는 것이 가능하다. 예컨대, 서브필드 4에 할당된 계조도를 8에서 6으로 낮추고, 서브필드 6 에 할당된 계조도를 32 에서 34 로 높일 수 있다.

도 4 는 도 3 에 나타낸 분할된 하나의 서브필드에 대해 플라즈마 디스플레이 패널을 구동시키는 구동 신호에 대한 일실시예를 나타내는 타이밍도이다.

도 4 를 참조하면, 상기 서브필드는 스캔 전극들(Y) 상에 정극성 벽전하를 형성하고 서스테인 전극들(Z) 상에 부극성 벽전하를 형성하기 위한 프리 리셋(pre reset) 구간, 프리 리셋 구간에 의해 형성된 벽전하 분포를 이용하여 전 화면의 방전셀들을 초기화하기 위한 리셋(reset) 구간, 방전셀을 선택하기 위한 어드레스(address) 구간 및 선택된 방전셀들의 방전을 유지시키기 위한 서스테인(sustain) 구간을 포함한다.

리셋 구간은 셋업(setup) 구간 및 셋 다운(setdown) 구간으로 이루어지며, 상기 셋업 구간에서는 모든 스캔 전극으로 상승 램프 파형(Ramp-up)이 동시 인가되 어 모든 방전 셀에서 미세 방전이 발생되고, 이에 따라 벽전하가 생성된다. 상기 셋다운 구간에는 상기 상승 램프 파형(Ramp-up)의 피크 전압보다 낮은 정극성 전압에서 하강하는 하강 램프파형(Ramp-down)이 모든 스캔 전극(Y)으로 동시에 인가되어 모든 방전 셀에서 소거방전이 발생되고, 이에 따라 셋업 방전에 의해 생성된 벽전하 및 공간전하 중 불요 전하를 소거시킨다.

어드레스 구간에는 스캔 전극으로 부극성의 스캔 신호(scan)가 순차적으로 인가되고, 이와 동시에 상기 어드레스 전극(X)으로 정극성 전압(Va)을 가지는 데이터 신호(data)가 인가된다. 이러한 상기 스캔 신호(scan)와 데이터 신호(data) 간의 전압 차와 상기 리셋 구간 동안 생성된 벽전압에 의해 어드레스 방전이 발생 되어 셀이 선택된다. 한편, 상기 셋다운 구간과 어드레스 구간 동안에 상기 서스테인 전극에는 서스테인 전압을 유지하는 신호가 인가된다.

상기 서스테인 구간에는 스캔 전극과 서스테인 전극에 교번적으로 서스테인 전압(Vs)을 가지는 서스테인 펄스가 인가되어 스캔 전극과 서스테인 전극 사이에 면방전 형태로 서스테인 방전이 발생된다.

도 4에 도시된 구동 파형들은 본 발명에 따른 플라즈마 디스플레이 패널을 구동시키기 위한 신호들에 대한 일실시예로서, 도 4에 도시된 파형들에 의해 본 발명은 한정되지 아니한다. 예컨데, 상기 프리 리셋 구간이 생략될 수 있으며, 도 4 에 도시된 구동 신호들의 극성 및 전압 레벨은 필요에 따라 변경이 가능하고, 상기 서스테인 방전이 완료된 후에 벽전하 소거를 위한 소거 신호가 서스테인 전극에 인가될 수도 있다. 또한, 상기 서스테인 신호가 스캔 전극(Y)과 서스테인(Z) 전극 중 어느 하나에만 인가되어 서스테인 방전을 일으키는 싱글 서스테인(single sustain) 구동도 가능하다.

도 5a와 5b는 플라즈마 디스플레이 장치의 구동회로와 부극성전압 공급부의 스위칭소자를 제어하기 위한 구동회로를 간략하게 나타낸 도면이다.

도 5a에서는, 본 발명은 부극성 전압공급을 위한 회로 구성이므로 부극성 전압공급에 필요한 경로를 제외한 회로 부분은 서스테인 블럭(Sustain Block)으로 간략히 나타내었다.

도 5a를 살펴보면, 커패시터의 일단은 시스템의 그라운드 전압원에 연결되어 있고, 타측의 일단은 SW1과 연결되어 있다. 이 때 Vn은 DC-DC 컨버터와 같은 전압공급부에서 공급받는 전압으로 커패시터에 충전되거나 직접 연결될 수 있다. 커패시터의 양단은 Vn의 전위차를 가지고 있고, 커패시터의 일단은 그라운드 전압이므로 SW1측의 전압은 -Vn이 된다. 따라서 SW1이 턴온(turn on)되면, 노드(Node) A의 전압을 -Vn으로 끌어내리게 된다. 또한, 스캔IC의 하측(low side) 채널이 도통되면 스캔 전극으로 노드A의 전압이 공급된다.

도 5b는 도 5a의 SW1을 제어하기 위한 구동회로를 약식으로 도시한 것이다. 일반적으로 포토커플러(photocoupler)와 같은 게이트(gate)드라이브(drive) IC로 게이트 신호를 공급한다. 게이트 드라이브 IC의 일실시예를 간단히 설명하면 게이트 드라이버는 레벨 시프터를 포함할 수 있고, 입력 전압(5V)이 레벨시프터로 입력되면 레벨 시프터는 15V의 동작전압을 출력하고 트랜지스터가 구동된다. 또한 입력 전압(0V)이 레벨 시프터로 입력되면 레벨 시프터는 0V를 출력하여 트랜지스터 의 게이트 전압이 소스 전압과 동일해지기 때문에 트랜지스터가 구동되지 않는다. 이와 같이 게이트 드라이버는 출력 전압에 의해 트랜지스터를 구동시키게 된다.

이때 게이트 드라이브 IC(IC1)은 출력단에 플로팅 파워(floating power)를 필요로 하며, 이를 위한 별도의 전원회로를 구성해야 한다. 별도의 전원회로 뿐만 아니라 포토 커플러 등도 고가이므로 설계가 복잡해지고 비용이 증가하는 문제점이 있다. .

동작전압(Vcc)은 외부로부터, 예를 들면 전원공급장치에서 공급되게 되며, 구동IC 및 스위칭 소자를 동작시킨다. 한편, 스위칭 소자의 소스 단자에서 접지(그라운드) 전압 이하로 만드는 경우에는, 갑작스런 접지 전압 이하의 전압의 인가로 인하여, 서지(Surge)성의 이상 전류가 발생하게 되어, 다른 회로 소자들이 손상될 가능성이 발생하게 된다. SW1의 소스(source)단이 그라운드 전압에 대비하여 음의 전압이 인가되므로 회로 손상의 위험이 있다.

도 6은 본 발명에 따른 플라즈마 디스플레이 장치의 구동회로의 일실시예를 나타내는 도면이다.

구동 회로는 에너지회수부, 서스테인구동부, 리셋 구동부 및 스캔 IC를 포함하여 이루어진다.

서스테인 구동부는 서스테인 구간 동안 고전위 서스테인 전압(Vs)을 공급하는 서스테인 전압 전원(Vs)과, 서스테인 전압(Vs)이 스캔 전극에 인가되도록 턴온되는 서스-업 스위치(Sus-UP)와, 스캔 전극에 인가되는 전압을 그라운드 전압까지 하강하도록 턴온되는 서스-다운 스위치(Sus-DN)를 포함한다.

또한, 구동 회로는 서스테인구동부의 출력을 패널에 공급하기 위해 턴온되는 대용량의 패스 스위치, 공진을 위한 인덕터를 포함한다.

에너지 회수부는 스캔 전극에 공급된 에너지을 회수 및 공급하는 소스 커패시터(ER-CAP), 커패시터(ER-CAP)에 회수되어 소스 커패시터(ER-CAP)에 저장된 에너지가 스캔 전극에 공급되도록 턴온되는 에너지 공급 스위치(ER-UP) 및 스캔 전극으로부터 에너지가 회수되도록 턴온되는 에너지 회수 스위치(ER-DN)를 포함한다.

리셋 구동부는 점진적으로 상승하는 셋업 신호를 스캔 전극에 공급하기 위해 턴온되는 셋-업 스위치(Set-UP), 부극성 전압까지 하강하는 셋다운 신호를 스캔 전극에 공급하기 위해 턴온되는 제1 스위치(SW1)를 포함한다.

도 6에 도시된 바와 같이, 셋-업 스위치(Q6)는 드레인(Drain)이 서스테인 전압 전원(Vs)에 연결되고, 소스(Source)가 스캔 IC에 연결되며, 게이트(Gate)가 가변 저항과 연결되며, 상기 가변 저항의 저항값이 변함에 따라 점진적으로 상승하는 상기 셋업 신호가 생성된다.

스캔 IC는 스캔 전극에 스캔 전압(Vsc)을 인가하기 위해 턴온되는 스캔-업 스위치, 스캔 전극에 그라운드 전압 또는 부극성 전압을 인가하기 위해 턴온되는 스캔-다운 스위치를 포함한다.

도 6 내지 7b에서는 부극성전압 공급부가 스캔 전극 구동회로에 포함되어 스캔 전극으로 부극성 전압을 인가하는 일실시예를 도시하였으나, 이에 한정되지 않고 서스테인 전극으로 부극성 전압이 인가되는 경우에도 적용할 수 있을 것이다.

도 7a는 본 발명에 따른 플라즈마 디스플레이 장치의 구동회로의 일실시예를 나타내는 도면이고, 도 7b는 도 7a의 제1 스위치을 제어하기 위한 구동회로를 간략히 도시한 것이다.

도 7a 내지 7b에서 부극성전압 공급부에 대해서 자세히 살펴본다.

본 발명에 따른 플라즈마 디스플레이 장치는 상부기판에 형성되는 제1 전극 및 제2 전극을 구비하는 플라즈마 디스플레이 패널; 및 상기 전극들에 구동 신호를 공급하는 구동회로를 포함하고,

상기 구동회로는 그라운드 전압원에 연결되며 부극성의 제1 전압을 충전하는 커패시터(C1)와 커패시터(C1)에 충전된 상기 제1 전압(Vn)을 상기 패널로 공급하기 위해 턴온(turn on)되는 제1 스위치(SW1)를 포함하는 부극성전압 공급부; 및 제1 스위치(SW1)의 게이트단과 소스단 사이에 연결되는 제2 스위치(SW2);를 포함하는 것을 특징으로 한다.

상기 제1 스위치는 전계효과트랜지스터(FET, Field Effect Transistor), 또는 양극성 트랜지스터(Bipolar Transistor)일 수 있다.

도 7a에서는, 본 발명은 부극성 전압공급을 위한 회로 구성에 특징이 있으므로 부극성 전압공급에 필요한 경로를 제외한 회로 부분은 서스테인 블럭(Sustain Block)으로 간략히 나타내었다.

상기 제1 전극은 도 7a에서 도시한 것처럼 스캔 전극일 수 있다.

도 7a와 도 7b를 함께 살펴보면, 제1 스위치(SW1)는 드레인(Drain)단이 커패시터(C1)와 연결되고, 커패시터(C1)의 타측 일단은 스캔 IC와 연결된다. 제1 스위치(SW1)의 소스(Source)단은 그라운드 전압원과 연결되고, 게이트(Gate)단으로 동 작전압(Vcc)이 공급된다. 제1 스위치(SW1)의 게이트단과 소스단 사이에 연결되는 제2 스위치(SW2)가 연결된다.

제1 스위치(SW1)는 턴 온 동작에 의해, 상기 커패시터에 충전된 전압으로부터 부극성의 제1 전압을 생성하고, 상기 부극성의 제1 전압을 상기 제1 전극으로 공급한다.

제1 스위치(SW1)이 도통되어 노드B를 그라운드 전압으로 낮추면, Vn은 DC-DC 컨버터와 같은 전압공급부에서 공급받는 전압으로 커패시터에 충전되거나 직접 연결될 수 있다. 이 때 커패시터의 양단은 Vn의 전위차를 가지고 있고, 노드A는 커플링되어 부극성의 제1 전압(-Vn)까지 내려간다.

따라서 제1 스위치(SW1)는 소스단이 그라운드 전압으로 도 5a에서와 같이 소스단이 그라운드 전압대비 음의 전압이 아니므로, 기존회로에서 필요로 하는 별도의 게이트 드라이브 IC나 플로팅 전원회로가 필요하지 않고, 도 7b와 같이 구동 가능하다.

상기 제1 전압은 리셋 구간 즉, 셋다운 구간에서의 최저 전압일 수 있다. 또한, 상기 제1 전압은 어드레스 구간에 스캔 전극으로 인가되는 스캔 펄스 전압일 수 있다.

도 7b에 도시한 바와 같이, 게이트(gate) 단에 저항을 직렬로 연결하여 사용하는 것이 바람직하다. 이는 게이트에 입력되는 전류를 제한하여 급격한 전류변화를 방지하기 위한 것이다. 급격한 전류 변화는 회로 소자에 무리를 주게 될 뿐 아니라, 일반적으로 PDP 구동 회로가 많은 수의 스위칭 소자로 이루어져 있음을 감 안하면 각 스위칭 소자에서 일어나는 순간적인 급격한 게이트 전류가 중첩될 경우 무시할 수 없는 양이 되고, 이러한 급격한 게이트 전류 변화는 링잉(ringing) 등을 수반하여 EMI(Electro-magnetic Interference) 문제를 일으킬 수 있기 때문이다.

본 발명에 따른 플라즈마 디스플레이 장치는 상기 제1 스위치의 게이트단에 연결되는 가변저항을 더 포함할 수 있다, 가변 저항의 저항값을 가변시킴에 따라 전압이 점진적으로 하강하도록 구성할 수 있다.

제2 스위치(SW2)가 턴온되면 동작전압(Vcc)로 인하여 흐르는 전류 i1은 제2 스위치(SW2)를 따라 그라운드로 흐르며 제1 스위치(SW1)는 동작하지 않는다. 제2 스위치(SW2)가 턴오프되면 전류 i1는 제1 스위치(SW1)의 게이트(gate)단으로 흘러 제1 스위치(SW1)를 구동시키게 된다. 스위칭 소자의 소스 단자가 접지(그라운드) 전압 이하로 만드는 경우에는, 갑작스런 접지 전압 이하의 전압의 인가로 인하여, 서지(Surge)성의 이상 전류가 발생하게 되어, 다른 회로 소자들이 손상될 가능성이 발생하게 된다. 따라서 제2 스위치(SW2)의 턴온,오프로 제1 스위치(SW1)의 동작을 제어할 수 있으며, 소스단이 부극성의 전압이 되지 않도록 동작시킬 수 있다, 따라서 회로 손상을 줄여 구동회로의 안정성을 높일 수 있다.

상기 제2 스위치는 전계효과트랜지스터(FET, Field Effect Transistor), 또는 양극성 트랜지스터(Bipolar Transistor)으로 구성할 수 있다. 제2 스위치(SW2)는 일반적으로 사용하는 저전력 양극성 트랜지스터(low power bipolar transistor) 혹은 저전력 FET로 구현이 가능하며, 이러한 트랜지스터의 가격은 일반적으로 포토커플러(photo coupler)와 같은 게이트(gate) 드라이브(drive) IC와 대비하여 약 12 분의 1 정도로 매우 낮으므로 비용 절감효과가 매우 크다.

이상 본 발명의 바람직한 실시예에 대해 상세히 기술하였지만, 본 발명이 속하는 기술분야에 있어서 통상의 지식을 가진 사람이라면, 첨부된 청구범위에 정의된 본 발명의 정신 및 범위에 벗어나지 않으면서 본 발명을 여러 가지로 변형 또는 변경하여 실시할 수 있음을 알 수 있을 것이다. 따라서, 본 발명의 앞으로의 실시예들의 변경은 본 발명의 기술을 벗어날 수 없을 것이다.

도 4 는 도 3 에 나타낸 분할된 하나의 서브필드에 대해 플라즈마 디스플레이 패널을 구동시키는 구동 신호에 대한 제1 실시 예를 나타내는 타이밍도이다.

도 5a는 플라즈마 디스플레이 장치의 구동회로의 일실시예를 나타내는 도면이다.

도 5b는 도 5a의 스위치을 제어하기 위한 구동회로를 간략히 도시한 것이다.

도 7a는 본 발명에 따른 플라즈마 디스플레이 장치의 구동회로의 일실시예를 나타내는 도면이다.

도 7b는 도 7a의 제1 스위치을 제어하기 위한 구동회로를 간략히 도시한 것이다.

Claims

상부기판에 형성되는 제1 전극 및 제2 전극을 구비하는 플라즈마 디스플레이 패널; 및 상기 전극들에 구동 신호를 공급하는 구동회로를 포함하는 플라즈마 디스플레이 장치에 있어서,

상기 구동회로는

그라운드 전압원과, 양단에 소정 전압을 충전하는 커패시터와,

상기 그라운드 전압원과 상기 커패시터 사이에 접속되며, 턴 온 동작에 의해, 상기 커패시터에 충전된 전압으로부터 부극성의 제1 전압을 생성하고, 상기 부극성의 제1 전압을 상기 제1 전극으로 공급하는 제1 스위치를 포함하는 부극성 전압 공급부; 및

상기 제1 스위치의 게이트단과 소스단 사이에 연결되는 제2 스위치;를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제1항에 있어서,

상기 제1 스위치는 전계효과트랜지스터(FET, Field Effect Transistor), 또는 양극성 트랜지스터(Bipolar Transistor)인 것을 특징으로 하는 플라즈마 디스플레이 장치.
제1항에 있어서,

상기 제1 전극은 스캔 전극인 것을 특징으로 하는 플라즈마 디스플레이 장치.
제1항에 있어서,

상기 제1 전압은 리셋구간의 최저 전압인 것을 특징으로 하는 플라즈마 디스플레이 장치.
제1항에 있어서,

상기 제1 전압은 스캔 펄스 전압인 것을 특징으로 하는 플라즈마 디스플레이 장치.
제1항에 있어서,

상기 제1 스위치의 게이트단에 연결되는 가변저항을 더 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제1항에 있어서,

상기 제2 스위치는 전계효과트랜지스터(FET, Field Effect Transistor), 또는 양극성 트랜지스터(Bipolar Transistor)인 것을 특징으로 하는 플라즈마 디스플레이 장치.