KR20100049846A - 표면 실장 가능한 복합 세라믹 칩 부품 - Google Patents
표면 실장 가능한 복합 세라믹 칩 부품 Download PDFInfo
- Publication number
- KR20100049846A KR20100049846A KR1020080108854A KR20080108854A KR20100049846A KR 20100049846 A KR20100049846 A KR 20100049846A KR 1020080108854 A KR1020080108854 A KR 1020080108854A KR 20080108854 A KR20080108854 A KR 20080108854A KR 20100049846 A KR20100049846 A KR 20100049846A
- Authority
- KR
- South Korea
- Prior art keywords
- chip component
- ceramic chip
- ceramic
- external electrodes
- chip
- Prior art date
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 273
- 239000002184 metal Substances 0.000 claims abstract description 67
- 229910052751 metal Inorganic materials 0.000 claims abstract description 67
- 239000002131 composite material Substances 0.000 claims description 54
- 239000000853 adhesive Substances 0.000 claims description 41
- 230000001070 adhesive effect Effects 0.000 claims description 41
- 238000000034 method Methods 0.000 claims description 18
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 18
- 229910000679 solder Inorganic materials 0.000 claims description 16
- 239000003990 capacitor Substances 0.000 claims description 15
- 239000006071 cream Substances 0.000 claims description 13
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 12
- 238000005476 soldering Methods 0.000 claims description 12
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 11
- 229910052709 silver Inorganic materials 0.000 claims description 11
- 239000004332 silver Substances 0.000 claims description 11
- 239000004593 Epoxy Substances 0.000 claims description 9
- 239000011521 glass Substances 0.000 claims description 9
- 238000002844 melting Methods 0.000 claims description 8
- 230000008018 melting Effects 0.000 claims description 8
- 229910052759 nickel Inorganic materials 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 5
- 239000000696 magnetic material Substances 0.000 claims description 4
- 229920002379 silicone rubber Polymers 0.000 claims description 3
- 239000004945 silicone rubber Substances 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims description 2
- 238000003466 welding Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 72
- 238000004519 manufacturing process Methods 0.000 description 12
- 239000000463 material Substances 0.000 description 9
- 238000001723 curing Methods 0.000 description 6
- 239000007769 metal material Substances 0.000 description 5
- 238000007598 dipping method Methods 0.000 description 4
- 238000010304 firing Methods 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910018100 Ni-Sn Inorganic materials 0.000 description 2
- 229910018532 Ni—Sn Inorganic materials 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000009429 electrical wiring Methods 0.000 description 2
- 229920006332 epoxy adhesive Polymers 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 238000001029 thermal curing Methods 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229920001971 elastomer Polymers 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 239000010948 rhodium Substances 0.000 description 1
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/02—Mountings
- H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
- H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
표면 실장 가능한 복합 세라믹 칩 부품이 개시된다. 상기 복합 세라믹 칩 부품은, 각각 세라믹 베이스와, 상기 세라믹 베이스의 대향하는 양 측면에 외부전극을 구비하고 서로 다른 전기적 특성을 갖는 사전에 소성된 둘 이상의 단일 세라믹 칩 부품을 포함하며, 상기 단일 세라믹 칩 부품은 각각 인접한 외부전극이 다층 구조로 이루어진 금속층에 의해 병렬 회로를 이루며 기구적으로 접합되고, 상기 금속층을 통하여 회로 기판에 솔더 크림과 리플로우 솔더링이 된다.
표면 실장, 세라믹 칩 부품, 외부전극, 솔더 크림, 리플로우 솔더링, 은 페이스트, 세라믹 칩 LC필터, 세라믹 칩 인덕터, 세라믹 칩 캐패시터, 내열 접착제, 경화
Description
본 발명은 표면 실장이 가능한 복합 세라믹 칩 부품에 관한 것으로, 특히 서로 다른 전기적 성능을 갖는 단일 세라믹 칩 부품의 인접한 외부전극을 다층 구조로 이루어진 금속층을 사용하여 병렬 회로를 이루며 기구적으로 신뢰성 있게 접합한 복합 세라믹 칩 부품에 관한 것이다.
서미스터, 인덕터, 저항 또는 EMI 필터 등의 전기적 성능을 갖는 통상의 표면 실장용 세라믹 칩 부품은 한 가지의 전기적 특성, 예를 들어, 유전체, 자성체 또는 전기저항을 갖는 세라믹 베이스와 상기 세라믹 베이스의 대향하는 양단에 형성된 외부전극으로 구성된다. 통상, 이들 세라믹 베이스 내부에는 세라믹 칩 부품의 전기적 용량을 크게 할 목적이나 정밀도를 향상시킬 목적으로 내부전극이 형성되어 있고 이들 내부전극은 외부전극과 전기적으로 연결된다.
도 1은 통상의 표면 실장용 단일 세라믹 칩 부품(10), 예를 들어 세라믹 칩 커패시터를 나타낸다.
도시된 바와 같이, 세라믹 칩 부품(10)은 대향하는 양 측면에 외부전극(12, 13)이 형성된 세라믹 베이스(Ceramic base; 11)와 외부전극(12, 13)과 연결된 세라믹 베이스(11) 내부에 형성된 내부전극(20)으로 구성된다.
이와 같은 구조의 세라믹 칩 부품(10)은 단품(단일) 세라믹 칩 부품으로 불리며 널리 알려져 있고, 이를 제조하기 위한 기술 및 설비 또한 잘 알려져 있다.
여기서, 세라믹 베이스(11)는 세라믹 칩 부품(10)이 인덕터로 사용되는 경우에는 페라이트 같은 자성물질, 커패시터로 사용되는 경우에는 BaTiO3 같은 유전물질 그리고 EMI 필터로 사용되는 경우 자성물질 또는 유전물질일 수 있다. 또한 세라믹 칩 부품(10)이 세라믹 칩 저항으로 사용되는 경우, 절연 세라믹 베이스(11) 위에 로듐(RuO2) 등의 저항물질이 코팅된다.
여기서, 외부전극(12, 13)은 세라믹 베이스(11) 양단에 은(Ag)-유리(Glass) 페이스트를 디핑한 후 파이어링(Firing) 하고, 그 위에 다시 은(Ag) - 에폭시(Epoxy) 페이스트를 디핑한 후 경화하고, 그 위에 니켈 및 주석을 도금하여 형성한다.
또한, 외부전극(12, 13)의 형상은 세라믹 칩 부품(10)이 좌우 동일한 솔더링 강도를 갖기 위하여 동일한 크기로 형성되며 이들 외부전극(12,13)은 PCB 기판상에 도포된 솔더 크림 위에 위치하여 리플로우 솔더링에 의해 솔더링된다.
여기서, 내부전극(20)은 세라믹 베이스(11)의 전기적 용량을 크게 하기 위하여 또는 전기적 성능의 정밀도를 부여하기 위해 사용될 수 있다.
이와 같은 종래 기술의 구조에 의하면, 단일 세라믹 칩 부품(10)은 통상 한 가지의 전기적 특성을 갖는 세라믹 베이스(11)로 이루어져 하나의 전기적 성능만을 갖는다는 단점이 있다. 예를 들어, 단일 세라믹 칩 부품(10)을 사용하여 PCB 기판에 LC 필터를 구현하려면, 적어도 하나의 칩 인덕터와 하나의 칩 커패시터를 사용해야 하므로 하나의 세라믹 칩 부품을 사용하는 것보다 넓은 PCB 면적이 필요하다는 단점이 있다.
더욱이 칩 인덕터와 칩 커패시터를 각각 하나씩 사용하여 회로를 구성한 경우 제공되는 도체 배선에 의해 잡음(Noise)이 발생한다는 단점이 있다.
또한, 종래기술에 따르면, 하나의 세라믹 베이스(11)로 두 가지의 전기적 성능, 예를 들어 LC 필터를 하나의 세라믹 칩 부품(10)으로 제조하기 어렵고, 수율이 나쁘며, 일정 이상의 전기적 용량을 갖기 어렵다는 단점이 있다.
또한, 종래 단일 세라믹 칩 부품(10)의 크기는 미터법 단위로 0603(폭: 0.3㎜, 길이: 0.6㎜, 높이: 0.3㎜), 1005, 1608, 2012 및 3216 등의 표준 치수로 이루어져 높이가 비교적 낮다. 즉, PCB 상에 실장되는 다른 부품들의 높이에 비해 세라믹 칩 부품의 높이는 낮다.
또한 세라믹 베이스(11)의 재료로 통상 동일한 재료가 사용되어, 추가로 다른 전기적 성능을 구현하기 어렵다는 단점이 있다. 가령, 세라믹 칩 부품(10)이 LC 필터인 경우에 L(Inductance) 값과 C(Capacitance) 값을 단일 세라믹 베이스에 정밀하게 구현하기에는 제조 공정이 어렵고, 수율이 낮다는 단점이 있다.
따라서 본 발명은 상기의 문제점들을 해결하기 위하여 제안되는 것으로, 본 발명의 목적은, 이미 제조되어 검사 완료된 서로 다른 전기적 성능을 갖는 둘 이상의 단일 세라믹 칩 부품들을 신뢰성 있게 접합하여 하나의 세라믹 칩 부품으로 만들어 다른 전기적 성능을 제공하는 복합 세라믹 칩 부품을 제공하는 것이다.
본 발명의 다른 목적은, 단일 세라믹 칩 부품의 외부전극을 다층 구조로 이루어진 금속층을 사용하여 병렬 회로를 이루며 기구적으로 신뢰성 있게 접착한 복합 세라믹 칩 부품을 제공하는 것이다.
본 발명의 다른 목적은, 단일 세라믹 칩 부품의 세라믹 베이스를 내열 절연 접착제로 접착하여 기구적으로 더욱 신뢰성 있게 접착한 복합 세라믹 칩 부품을 제공하는 것이다.
본 발명의 다른 목적은 금속층의 최외부층이 솔더 크림에 의한 리플로우 솔더링이 가능한 복합 세라믹 칩 부품을 제공하는 것이다.
본 발명의 또 다른 목적은 PCB 면적을 절약할 수 있는 복합 세라믹 칩 부품을 제공하는 것이다.
본 발명의 또 다른 목적은 PCB의 동일한 장착 면적에서 최대의 전기적 용량을 제공할 수 있는 복합 세라믹 칩 부품을 제공하는 것이다.
본 발명의 또 다른 목적은 표면 실장이 가능한 복합 세라믹 칩 부품을 제공하는 것이다.
본 발명의 또 다른 목적은 내부전극에 의해 큰 전기적 용량과 정밀도가 좋은 특성을 구현할 수 있는 복합 세라믹 칩 부품을 제공하는 것이다.
상기의 목적은, 각각 세라믹 베이스와, 상기 세라믹 베이스의 대향하는 양 측면에 외부전극을 구비하고 서로 다른 전기적 특성을 갖는 사전에 소성된 둘 이상의 단일 세라믹 칩 부품을 포함하며, 상기 단일 세라믹 칩 부품은 각각 인접한 외부전극이 다층 구조로 이루어진 금속층에 의해 병렬 회로를 이루며 기구적으로 상호 접착되고, 상기 금속층을 통하여 회로 기판에 솔더 크림과 리플로우 솔더링이 되는 복합 세라믹 칩 부품에 의해 달성된다.
또한, 상기의 목적은, 각각 세라믹 베이스와, 상기 세라믹 베이스의 대향하는 양 측면에 외부전극을 구비하고 서로 다른 전기적 특성을 갖는 사전에 소성된 둘 이상의 단일 세라믹 칩 부품을 포함하며, 상기 단일 세라믹 칩 부품의 인접한 외부전극은 다층 구조로 이루어진 금속층에 의해 감싸져 병렬 회로를 이루며 기구적으로 상호 접착되며, 상기 금속층을 통하여 회로 기판에 솔더 크림과 리플로우 솔더링이 되는 복합 세라믹 칩 부품에 의해 달성된다.
또한, 상기의 목적은, 대향하는 양 측면에 외부전극이 형성되고 각각 다른 전기적 특성을 구비하며 상하면이 수평인 사전에 소성된 단일 세라믹 칩 부품을 준비하여 배열하는 제 1 단계; 상기 배열된 단일 세라믹 칩 부품의 세라믹 베이스 위에 내열 절연 접착제 페이스트를 외부전극의 두께와 유사한 두께로 인쇄하는 제 2 단계; 상기 내열 절연 접착제 페이스트 위에 다른 전기적 특성을 갖는 단일 세라믹 칩 부품의 세라믹 베이스를 정렬하여 적층하는 제 3 단계; 적층된 상태에서, 상기 내열 절연 접착제 페이스트를 280℃ 이내에서 열처리하고 경화하여, 상기 세라믹 베이스가 상호 기구적으로 접착되도록 하고, 상기 세라믹 칩 부품의 외부전극들을 상호 전기적 및 기구적으로 연결하는 제 4 단계; 상기 인접한 외부전극 위에 금속 페이스트를 각각 디핑하고 경화한 후, 그 위에 니켈 및 주석을 순차 도금하여 인접하는 외부전극들이 병렬 회로를 이루며 기구적으로 상호 접착하는 다층 구조로 이루어진 금속층을 형성하는 제 5 단계; 및 상기 금속층을 통해 제작된 복합 세라믹 칩 부품의 전기적 특성을 검사하는 제 6 단계를 포함하는 복합 세라믹 칩 부품의 제조방법에 의해 달성된다.
상기의 구성에 의하면, 다음의 효과를 갖는다.
1) 이미 제조되어 검사 완료된 서로 다른 각각의 전기적 성능을 갖는 둘 이상의 단일 세라믹 칩 부품들을 경제성 있게 하나의 복합 세라믹 칩 부품으로 만들어 또 다른 전기적 성능을 제공할 수 있다.
2) 인접한 단일 세라믹 칩 부품의 외부전극을 다층 구조로 이루어진 금속층을 사용하여 병렬 회로를 이루며 기구적으로 신뢰성 있게 서로 접착할 수 있다.
3) 인접한 단일 세라믹 칩 부품의 세라믹 베이스를 내열 절연 접착제를 사용하여 기구적으로 더욱 신뢰성 있게 접착할 수 있다.
4) 금속층의 최 외부층이 주석으로 이루어져 솔더 크림과 리플로우 솔더링이 가능하므로 생산성이 좋다.
5) 원하는 전기적 성능을 갖는 하나의 세라믹 칩 부품이 PCB 기판 위에 장착되므로, 여러 개의 단일 세라믹 칩 부품을 실장하여 원하는 전기적 성능을 구현하 는 것보다 PCB 면적이 절약되고 생산성이 향상된다.
6) 두께가 낮은 단일 세라믹 칩 부품 위에 다른 단일 세라믹 칩 부품이 경제성 있게 접착되어 PCB의 동일한 장착 면적에서 최대의 전기적 용량을 제공할 수 있다.
7) 복합 세라믹 칩 부품의 상하면이 수평을 이뤄 표면 실장이 가능하다.
8) 내부전극에 의해 큰 전기적 용량과 정밀한 전기적 특성의 구현이 가능하다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 설명한다. 특히 본 발명의 실시 예에 있어서는, 하나의 세라믹 칩 인덕터와 하나의 세라믹 칩 커패시터가 사용된 LC 필터(LC Filter)의 성능을 갖는 복합 세라믹 칩 부품을 위주로 하여 설명한다.
제 1 실시 예
도 2는 본 발명의 제 1 실시 예에 따른 복합 세라믹 칩 부품(20)을 나타내는 사시도이다.
도시된 바와 같이, 복합 세라믹 칩 부품(20)은 단일 세라믹 칩 부품(100, 200)을 상하 적층한 상태에서 각 단일 세라믹 칩 부품의 외부전극은 쌍으로 전기적 및 기구적으로 연결하여 구성한다.
각 단일 세라믹 칩 부품(100, 200)은 육면체 형상으로 전기적 특성을 갖는 세라믹 베이스(110, 210) 및 세라믹 베이스(110, 210)의 대향하는 양측에 형성된 외부전극(120, 130)(220, 230)으로 구성되며, 복합 세라믹 칩 부품(20)은 이들 단일 세라믹 칩 부품(100, 200)과 이들의 세라믹 베이스(110, 210)에 형성된 외부전극(120, 130)과 (220, 230)을 쌍으로 전기적 및 기구적으로 연결하여 접착한 다층 구조로 이루어진 금속층(310, 320)으로 구성된다.
여기서, 단일 세라믹 칩 부품(100, 200)은 각각 서로 다른 전기적 특성을 갖는 사전에 소성된 외부전극(120, 130)(220, 230)을 갖는 세라믹 칩 부품일 수 있다. 예를 들어, 단일 세라믹 칩 부품(100)은 칩 커패시터이고, 단일 세라믹 칩 부품(200)은 칩 인덕터일 수 있다. 또한, 단일 세라믹 칩 부품(100, 200)은 동일한 성능을 갖는 다수의 칩 부품이 하나의 칩 부품에 배열된 칩 어레이 제품일 수 있다.
바람직하게, 상부에 위치한 단일 세라믹 베이스(110)와 하부에 위치한 단일 세라믹 베이스(210)의 크기와 형상은 동일 또는 유사하다.
바람직하게, 세라믹 베이스(110, 210)는 내부전극을 내재하고 사전에 소성되어 서로 다른 전기적 성능을 갖는다.
바람직하게, 세라믹 베이스(110, 210)의 표면과 이면은 평면이며 수평을 이룬다.
바람직하게, 세라믹 베이스(110, 210)가 반도체성 재료인 경우 부식 방지 등을 위하여 절연 코팅이 형성될 수 있다.
바람직하게, 각각의 외부전극(120, 130, 220, 230)의 크기는 동일 또는 유사 하며 더욱이 두께는 0.01 내지 0.05㎜로 얇다.
바람직하게, 외부전극(120, 130, 220, 230)은 세라믹 베이스(110, 210)의 양단이 적어도 은(Ag) 페이스트, 예를 들어, 은(Ag)-글라스(Glass) 또는 은(Ag)-에폭시(Epoxy) 중 어느 하나에 의해 디핑된 후 파이어링(Firing) 또는 경화에 의해 형성된다.
본 실시 예에서는 설명하지 않았지만 만일 산화가 일어나지 않는 질소 분위기에서 파이어링 또는 경화하는 경우에 은 대신 가격이 저렴한 니켈 파우더를 사용할 수 있다.
바람직하게, 외부전극(120, 130, 220, 230)이 은-글라스인 경우 파이어링 온도는 600℃ 정도이고, 은-에폭시인 경우 경화 온도는 300℃ 정도이다.
이와 같이, 외부전극(120, 130, 220, 230)의 재료로 은을 사용함으로 이후에 제공되는 열처리 및 리플로우 솔더링 공정에서 품질 문제를 발생시키지 않는다.
바람직하게, 다층 구조로 이루어진 금속층(310, 320)은 세라믹 칩 부품(100)의 외부전극 쌍(120, 220)과 (130, 230) 위에 디핑에 의해 형성되어 외부전극 쌍(120, 220)과 (130, 230)을 병렬 회로를 이루며 기구적으로 신뢰성 있게 접착한다.
바람직하게, 금속층(310, 320)은 세라믹 베이스(110, 210)에는 제공되지 않고, 외부전극 쌍(120, 130)과 (220, 230)에만 제공되므로, 세라믹 칩 부품(20)은 원래 각각 세라믹 베이스(110, 220)가 갖고 있는 전기적 성능을 병렬로 연결한 성능을 갖는다.
바람직하게, 금속층(310, 320)은 외부전극 쌍(120, 220)과 (130, 230) 위에적어도 은 페이스트, 예를 들어, Ag-Epoxy가 디핑된 후 경화되고, 이 위에 니켈(Ni) 및 주석(Sn)이 도금되어 형성되는 다층 구조로 이루어진다. 즉, 금속층(310, 320)은 외부 전극(120, 220)과 (130, 230)으로부터 순차적으로 Ag-Ni-Sn의 다층 구조를 갖는다.
이와 같이, 외부전극 쌍(120, 220)과 (130, 230)에 접착하는 내부에 위치한금속층(310, 320)의 금속 재료는 Ag이고, 외부로 노출되는 최 외부에 위치한 금속층(310, 320)의 금속 재료는 Sn이므로, 내부의 Ag층은 외부전극 쌍(120, 220)과 (130, 230)과 신뢰성 있는 전기적 및 기구적 접합을 제공하고, 최 외부의 주석층은 솔더 크림에 의한 리플로우 솔더링이 용이하다.
도 2에서는 금속층(310, 320)이 외부전극 쌍(120, 220)과 (130, 230)의 단면에만 형성되는 것을 나타내고 있으나, 금속층(310, 320)이 외부전극 쌍(120, 220)과 (130, 230)을 모두 감싸도록 형성되는 것도 당연히 가능하다.
바람직하게, 도시되지 않은 세라믹 베이스(110, 210) 내부의 내부전극은 외부전극(120, 130, 220, 230)과 연결되므로, 세라믹 칩 부품(20)은 정밀한 전기적 특성을 가질 수 있고 또한 전기적인 용량이 크다.
바람직하게, 세라믹 칩 부품(20)의 상하면은 매끄럽고, 수평을 이루어 표면 실장이 가능하다.
또한, 도 2와 같이, 세라믹 칩 부품(20)은 세라믹 베이스(110)의 이면과 세라믹 베이스(210)의 표면 사이에 내열 절연 접착제(330)를 개재하여 경화에 의해 세라믹 베이스(110, 210)를 신뢰성 있게 접착된다.
이때, 내열 절연 접착제(330)는 두께가 얇고 세라믹 베이스(110, 210) 사이에만 개재되어 형성되고 외부전극(120, 130, 220, 230) 위에는 형성되지 않는다.
내열 절연 접착제(330)는 열에 의해 다시 용융되지 않으므로 이후 제공되는 리플로우 솔더링등의 열이 가해져도 신뢰성 있는 접착을 유지한다. 바람직하게, 내열 절연 접착제(330)는 에폭시 접착제, 실리콘 고무 접착제 또는 글라스 접착제 중 어느 하나일 수 있다.
바람직하게, 내열 절연 접착제(330)는 내열 절연 접착제 페이스트가 인쇄 또는 디스펜싱에 의해 세라믹 베이스(210) 위에 도포된 후, 그 위에 세라믹 베이스(110) 가 적층된 후 열 경화에 의해 형성된다.
도 2에서, 단일 세라믹 칩 부품(100, 200)으로 각각 칩 커패시터와 칩 인덕터를 적용한 경우, 종래와 비교하여 아래와 같은 장점이 있다.
1) 하나의 칩 인덕터와 하나의 칩 커패시터를, 가령 개별 소자(Lumped element들을 PCB 위에 장착하여 LC 밴드 패스 필터를 구현한 것에 비교하면, 실장에 필요한 PCB 면적이 작고, 노이즈가 적으며 또한 작업 공수가 줄어든다.
2) 사전에 전기적 성능 검사를 마친 값이 싼 개별 칩 부품을 신뢰성 있고 경제성 있게 하나의 복합 부품으로 제조하므로, 제조공정이 간단하고 또한 수율이 좋다.
3) 단품으로 제조된 세라믹 칩 LC 필터보다 설계하기가 쉽고, 전기적 용량의 허용 범위가 넓고 또한 제조하기 용이하다.
한편, 도시되지는 않았지만, 도 2의 복합 세라믹 칩 부품(20)에서 세라믹 베이스(110)의 금속층(310, 320)에 또 다른 전기적 성능을 갖는 제 3의 세라믹 칩 부품의 외부전극을 접착할 수 있다. 이 경우 제조된 복합 세라믹 칩 부품은 또 다른 전기적 특성을 가질 수 있거나 더 큰 전기적 용량을 얻을 수 있다.
도 3은 도 2의 복합 세라믹 칩 부품의 등가 회로이다.
상기에 서술한 것과 같이, 본 발명의 제 1 실시 예에 따른 복합 세라믹 칩 부품(20)을 적용함으로써, 종래 칩 커패시터와 칩 인덕터를 각각 별개로 PCB 위에 실장하는 것과 비교하여 PCB를 차지하는 면적을 줄일 수 있고, 회로를 연결하는 배선의 길이가 줄어들기 때문에 노이즈 발생이 감소하고, 표면 실장 하는 횟수가 줄어든다.
또한, 외부전극(120, 130, 220, 230) 및 금속층(310, 320)은 은(Ag) 페이스트를 사용하여 형성함으로써, 외부전극 쌍(120, 220)과 (130, 230) 위에 금속층(310, 320)을 형성할 때, 산화, 용융온도 및 접합력 등에 문제가 없으며, 더욱이 금속층(310, 320)의 최 외부층에 주석을 사용함으로써 이후 제공되는 솔더 크림과의 리플로우 솔더링 공정이 용이하다.
또한, 내열 절연 접착제(330)에 의해 더욱 신뢰성 있는 기구적 접합을 가질 수 있다.
또한, 표면 실장에 의한 통상의 솔더 크림과의 리플로우 솔더링 온도인 280℃ 이하의 온도에서 외부전극(120, 130, 220, 230), 내열 절연 접착제(330) 및 금속층(310, 320)은 신뢰성 있는 전기적 및 기구적 접착을 유지하므로, 세라믹 칩 부 품(20)은 신뢰성 있는 전기적 및 기구적 성능을 갖는다.
< 세라믹 베이스(110, 210)>
세라믹 베이스(110, 210)는 사전에 제조되어 선별된 소성된 것으로, 인덕터, 커패시터, 저항, 바리스터, 서미스터, 비드, 3 단자 필터 또는 압전체 성능 중 어느 하나를 가질 수 있다.
세라믹 베이스(110, 210)의 재료가 반도체성인 경우 부식 방지 등을 위하여 반도체성 재료 위에는 절연막이 형성된다.
세라믹 베이스(110, 210)의 재료와 제조 기술은 통상의 세라믹 칩 부품에 사용되는 세라믹 베이스의 재료 및 제조 기술과 동일 또는 유사하며, 세라믹 베이스(110, 210)에 형성된 외부전극(120, 130)(220, 230)을 통하여 사전에 검수 선별된다.
세라믹 베이스(110, 210)는 육면체 형상이며 상하면이 수평을 이루어 표면 실장에 적합하다. 또한, 바람직하게, 세라믹 베이스(110, 210) 위에는 절연 코팅, 전기 배선 또는 전기저항이 형성될 수 있다.
또는, 세라믹 베이스(110, 210)는 기계적 강도를 갖기 위하여 절연 세라믹 베이스일 수 있으며, 이때 절연 세라믹 베이스 위에는 인덕터 또는 서미스터 등의 반도체성 세라믹층이 형성될 수 있다. 세라믹 베이스(110,210) 위에 형성된 반도체성 세라믹층, 전기저항 또는 전기 배선은 필요한 경우에 트리밍하여 전기적 용량을 조정할 수 있다.
바람직하게, 세라믹 베이스(110, 210)의 크기는 동일 또는 유사하다.
바람직하게, 세라믹 칩 부품(20)에 사용되는 각각의 세라믹 베이스(110, 210)의 전기적 특성은 서로 다르다. 예를 들어, 세라믹 베이스(110, 210)는 칩 인덕터-칩 커패시터, 칩 인덕터-3단자 필터, 칩 인덕터-칩 바리스터, 칩 커패시터-칩 저항, 칩 바리스터-칩 저항, 또는 칩 서미스터- 칩 저항 중 어느 하나일 수 있다.
바람직하게, 세라믹 칩 부품(20)의 서로 다른 세라믹 베이스(110, 210)는 외부전극(120, 130)(220, 230)에 형성된 금속층(310, 320)에 의해 전기적으로 연결된다.
바람직하게, 보다 신뢰성 있는 기구적 접합을 위하여 또는 제조 공정을 원활하게 하기 위해 인접한 세라믹 베이스(110,120)는 내열 절연 접착제(330)에 의해 접착된다.
바람직하게, 세라믹 베이스(110, 210)의 치수는, 가령 폭은 0.3 내지 5㎜, 높이는 0.25 내지 2㎜, 그리고 길이는 0.6 내지 6㎜의 치수를 구비할 수 있다.
바람직하게, 세라믹 베이스(110, 210)는 내부전극을 내재한 적층(multilayer) 타입이거나 알루미나 기판 등의 절연 세라믹 기판 위에 반도체 세라믹 또는 전기 전도층이 형성된 것일 수 있다.
바람직하게 세라믹 베이스(110, 210)는 내부전극을 구비하거나 구비하지 않을 수 있으며, 내부전극을 구비하는 경우 내부전극은 외부전극(120, 130)(220, 230)에 전기적으로 연결된다. 세라믹 베이스(110, 210)의 내부에 도시되지 않은 내부전극을 구비하는 경우 정밀한 전기적 특성을 제공하기 용이하며 또한 전기적 용 량을 크게 할 수 있다.
이와 같이, 세라믹 베이스(110, 210)는 각자 서로 다른 전기적 성능을 갖고,적층이 용이하며, 표면 실장이 가능하다.
<외부전극(120, 130)(220, 230)>
세라믹 베이스(110, 210)의 양 측면에 형성된 외부전극(120, 130, 220, 230)은 세라믹 베이스(110, 210)의 내부전극과 연결되어 세라믹 베이스(110, 210)의 전기적 특성을 외부전극(120, 130)(220, 230)을 통하여 외부의 전기 회로에 전달하는 역할을 한다.
바람직하게, 각각의 외부전극(120, 130)(220, 230)의 재료, 형태 및 제조 방법은 동일 또는 유사하며 두께는 0.05㎜ 이하이다.
바람직하게, 외부전극(120, 130)(220, 230)의 재료와 제조 방법은 통상의 세라믹 칩 부품에 사용되는 재료 및 제조 기술과 동일 또는 유사하나, 외부전극(120, 130)(220, 230)은 금속층(310, 320)이 용이하게 형성되게끔 가능한 얇은 두께를 가져야 하며 또한 금속층(310, 320)이 형성되는 온도를 만족해야 한다.
가령, 외부전극(120, 130)(220, 230)은 세라믹 베이스(110,120)의 양단에 유리 가루와 Ag 파우더가 혼합된 Ag-Glass 페이스트에 디핑한 후 약 600℃ 정도에서 파이어링(Firing)하여 형성하고, 이 위에 용융 온도가 낮은 주석층은 형성하지 않는다.
바람직하게, 외부전극(120, 130, 220, 230)은 적어도 은(Ag) 페이스트, 예를 들어 Ag-Glass 또는 300℃ 정도에서 경화되는 Ag-Epoxy를 적용하여 형성된다.
이와 같이 형성되는 외부 전극(120, 130)(220, 230)은 두께가 얇고 또한 금속층(310, 320)이 외부 전극(120, 130)(220, 230)을 감싸며 형성할 때 제공되는 파이어링 또는 경화 조건을 만족시킨다.
바람직하게, 금속층(310, 320)이 신뢰성 있게 형성되기 위해, 각각의 세라믹 베이스(110, 210)의 양 측면에 형성된 각각의 외부전극(120, 130)(220, 230)의 크기는 동일하거나 유사하다.
이와 같이, 외부전극(120, 130, 220, 230)의 금속 재료로 적어도 은(Ag)을 적용함으로써, 외부전극(120, 130, 220, 230) 위에 금속층(310, 320)을 형성할 때, 산화, 용융온도 및 내부전극과의 문제가 없다.
또한, 외부전극(120, 130, 220, 230)은 얇은 두께를 가지므로 세라믹 베이스(110, 210)를 적층하여 배열하기 용이하다.
도 2에는 예시되지 않았지만 세라믹 베이스(110, 210)의 중앙에는 접지를 목적으로 하는 외부 전극인 접지 단자가 형성될 수 있다.
이 경우 단일 세라믹 칩 부품은 3 단자 필터일 수 있다.
<금속층(310, 320)>
세라믹 베이스(110, 210)의 양 측면에 형성된 외부전극 쌍(120, 220)과 (130, 230)을 감싸며 형성된 다층 구조로 이루어진 금속층(310, 320)은 외부전극 쌍 (120, 220)과 (130, 230)을 전기적 및 기구적으로 신뢰성 있게 접착하며 연결한 다.
바람직하게, 금속층(310, 320)의 용융점은 세라믹 칩 부품(20)이 PCB 위에 장착되어 리플로우 솔더링될 때 사용되는 솔더 크림의 용융 온도보다는 같거나 높고, 외부전극(120, 130, 220, 230)의 용융 온도보다는 낮거나 같다.
바람직하게, 금속층(310, 320)은 외부전극 쌍(120, 130)과 (220, 230)에만 형성된다. 이때, 외부전극 쌍 (120, 220)과 (130, 230) 사이의 간극이 많은 부분에는 금속 페이스트가 더 많이 침입하여 외부전극 쌍(120, 220)과 (130, 230)은 금속층(1310, 1320)에 의해 더욱 견고하게 접착될 수 있다.
바람직하게, 금속층(310)과 금속층(320)은 동일 재료 및 동일 제조 방법으로 형성되며 가능한 동일한 모양을 갖는다.
바람직하게, 금속층(310, 320)은 적어도 은 페이스트, 예를 들어, Ag-Epoxy에 디핑되어 경화된 후, 이 위에 니켈 및 주석이 도금되어 형성되는 다층 구조로 이루어진다.
바람직하게, 금속층(310, 320)은 외부전극으로부터 Ag-Ni-Sn으로 순차적으로 이루어진다.
이와 같이, 외부전극 쌍(120, 220)과 (130, 230)에 접촉하는 금속층(310, 320)의 금속 재료는 Ag이고, 외부로 노출되는 최 외부의 금속층(310, 320)의 금속 재료는 Sn이므로, 금속층(310, 320) 내부의 Ag는 외부전극 쌍(120, 220)과 (130, 230)에 신뢰성 있는 전기적 및 기구적 접합을 제공하고 최 외부의 주석층은 솔더 크림에 의한 리플로우 솔더링이 용이하다.
또한, 금속층(310, 320)을 형성하는 온도 조건은 외부전극(120, 230, 220, 230)과 세라믹 베이스(110, 210)에 전기적 및 기구적 영향을 주지 않는다.
또한, 금속층(310, 320)은 세라믹 베이스(110, 210)에는 제공되지 않고, 외부전극 쌍(120, 130)과 (220, 230)에만 제공되므로, 세라믹 칩 부품(20)은 원래 각각 세라믹 베이스(110, 220)가 갖고 있는 전기적 성능을 병렬로 연결한 성능을 갖는다.
<내열 절연 접착제(330)>
내열 절연 접착제(330)는 세라믹 베이스(110, 210) 사이에 인쇄 또는 디스펜싱에 의해 개재된 후 경화, 예를 들어, 열 경화에 의해 형성되어 세라믹 베이스(110, 210)를 서로 접착시킨다.
내열 절연 접착제(330)는 열에 의해 용융되지 않는 열 경화성 접착제로, 신뢰성 있는 전기 접촉을 위해 외부전극(120, 130)(220, 230)에는 개재되지 않는다.
바람직하게, 내열 절연 접착제는 에폭시 접착제, 탄성 고무 접착제 또는 유리 접착제 중 어느 하나일 수 있다.
바람직하게, 내열 절연 접착제(330)의 두께는 외부전극(120, 130, 220, 230)의 두께와 유사하다.
바람직하게, 내열 절연 접착제(330)는 금속층(310, 320)이 형성되기 전에 형성한다.
이와 같은 열 경화성 내열 절연 접착제에 의해 세라믹 칩 부품(20)은 더욱 신뢰성 있는 접착강도를 갖는다.
또한, 외부전극 쌍(120, 220)과 (130, 230)에 금속층(310, 320)을 경제성 있게 형성하기 위한 기구적 강도를 제공한다.
상기한 복합 세라믹 칩 부품(20)은 다음과 같은 장점을 갖는다.
1) 이미 제조되어 검사 완료된 서로 다른 각각의 전기적 성능을 갖는 2개 이상의 단일 세라믹 칩 부품들을 경제성 있게 하나의 세라믹 칩 부품으로 만들어 또 다른 전기적 성능을 제공한다.
2) 세라믹 베이스 및 외부전극에 영향을 주지 않으며 또한 리플로우 솔더링이 가능한 다층 구조로 이루어진 금속층으로 외부전극을 전기적 및 기구적으로 접착하여 생산성이 좋다.
3) 금속층은 외부전극에만 형성되므로 각각의 세라믹 칩 부품은 원래의 전기적 성능을 유지한다.
4) 세라믹 칩 베이스를 내열 절연 접착제로 접착하여 더욱 신뢰성 있는 접착력을 제공한다.
5) 하나의 복합 세라믹 칩 부품이 PCB 기판 위에 장착되므로, 여러 개의 단일 세라믹 칩 부품을 실장하여 동일 또는 유사한 전기적 성능을 구현하는 것보다 PCB 면적이 절약되고 생산성이 향상된다.
6) 두께가 낮은 단일 세라믹 칩 부품 위에 다른 성능의 단일 세라믹 칩 부품이 경제성 있게 접착되어 PCB의 동일한 장착 면적에서 최대의 전기적 용량을 제공 할 수 있다.
6) 복합 세라믹 칩 부품의 상하면이 수평을 이루어 표면 실장이 가능하다.
7) 내부전극에 의해 더욱 큰 전기적 용량을 얻을 수 있고, 또한 더욱 정밀한 전기적 특성의 구현이 가능하다.
도 3은 도 2의 일 실시 예에 따른 세라믹 칩 부품(20)의 등가 회로이다.
제 2 실시 예
도 4는 본 발명의 제 2 실시 예에 따른 복합 세라믹 칩 부품(30)을 나타내는 사시도이다.
제 2 실시 예에 따르면, 단일 세라믹 칩 부품(100, 200)은 각각 세라믹 베이스(110, 210)의 양측에 외부전극(120, 130)(220, 230)을 구비하며, 세라믹 베이스(110, 210)가 평면상에 폭 방향으로 나란히 배치되어 내열 절연 접착제(330)에 의해 접착된 상태에서 대향하는 외부전극 쌍(120, 220)(130, 230)이 다층 구조로 이루어진 금속층(310, 320)에 의해 병렬 회로를 이루며 기구적으로 접합된다.
바람직하게 금속층(310, 320)은 외부전극 쌍(120, 220)(130, 230) 위에 Ag-Epoxy가 디핑되고 경화된 후 그 위에 니켈 및 주석이 도금되어 형성된다.
이 실시 예에서는, 도 2와 달리 외부전극 쌍(120, 220)(130, 230)이 금속층(310, 320)에 의해 감싸지는 구조를 갖는다.
이 실시 예에 의하면, 가령 하나의 칩 커패시터와 하나의 칩 인덕터를 단일 세라믹 칩 부품(100, 200)으로 적용한 경우, 도 2의 제 1 실시 예와 같이 LC 필터 의 역할을 한다.
제 3 실시 예
도 5는 본 발명의 제 3 실시 예에 따른 복합 세라믹 칩 부품(40)을 나타내는 사시도이다.
도 5를 참조하면, 복합 세라믹 칩 부품(40)은 단일 세라믹 칩 부품(100, 400)을 상하 적층한 상태에서 다층 구조로 이루어진 금속층(310, 320)으로 외부전극을 쌍으로 전기적 및 기구적으로 연결하고, 내열 절연 접착제(330)로 세라믹 베이스(110, 410)를 접착하여 구성한다.
여기서, 단일 세라믹 칩 부품(100)은 육면체 형상으로 전기적 특성을 갖는 세라믹 베이스(110), 세라믹 베이스(110)의 대향하는 양측에 형성된 외부전극(120, 130)으로 구성되고, 단일 세라믹 칩 부품(400)은 육면체 형상으로 전기적 특성을 갖는 세라믹 칩 베이스(410), 세라믹 베이스(410)의 대향하는 양측에 형성된 외부전극(420, 430) 및 길이방향 중간 부분에 대향하는 양측에 형성된 접지 전극(440)으로 구성된다.
바람직하게, 세라믹 칩 부품(100)이 인덕터이고 세라믹 칩 부품(400)은 접지전극이 형성된 3 단자 커패시터일 수 있다.
바람직하게 세라믹 칩 부품(40) 이면에 형성된 접지 전극(440)은 PCB의 접지패턴 위에서 솔더링된다.
바람직하게, 접지 전극(440)은 세라믹 베이스(110, 210)에 내재된 내부 전극 의 접지와 전기적으로 연결되며, 접지 전극(440)의 외부층은 금속층(310, 320)과 동일하다.
도 6은 상기의 실시 예를 통하여 구현할 수 있는 복합 세라믹 칩 부품의 등가 회로의 다른 예를 나타낸다.
도 6을 참조하면, 하나의 세라믹 칩 서미스터와 하나의 세라믹 칩 저항을 병렬로 전기적 및 기구적으로 연결하여 구현한 복합 세라믹 칩 부품의 등가 회로이다. 여기서, 칩 서미스터는 NTC 칩 서미스터일 수 있다.
복합 세라믹 칩 부품(20)의 제조 방법
먼저, 대향하는 양 측면에 외부전극(120, 130)(220, 230)이 형성되고 각각 다른 전기적 특성을 구비하며 상하면이 수평인 사전에 소성된 단일 세라믹 칩 부품(100, 200)을 준비하여 배열한다.
다음, 세라믹 칩 부품(200)을 연속적으로 일정하게 배열하고, 그 세라믹 베이스(210) 위에 내열 절연 접착제 페이스트를 외부전극(120, 130, 220, 230)의 두께와 유사하게 인쇄한다.
바람직하게, 절연 내열 접착제 페이스트는 내열 실리콘 고무 접착제이고 두께는 0.05mm 이하이다.
이어, 내열 절연 접착제 페이스트 위에 세라믹 칩 부품(100)의 세라믹 베이스(110)를 정렬하여 적층한다. 이에 따라, 세라믹 칩 부품(100)의 세라믹 베이스(110, 210) 사이에는 내열 절연 접착제 페이스트가 개재된다.
이 상태에서, 내열 절연 접착제 페이스트를 약 280 도 이내에서 열처리하고 경화하여, 세라믹 베이스(110, 210)가 서로 기구적으로 접착되도록 하면서, 세라믹 칩 부품(100)의 외부전극(120, 130)과 세라믹 칩 부품(200)의 외부전극(220, 230)이 전기적 및 기구적으로 연결되도록 한다.
이어, 외부전극 쌍(120, 220)과 (130, 230) 위에 Ag- Epoxy를 각각 디핑하고 약 300 도에서 경화한 후, 이 위에 각각 니켈 및 주석을 도금하여, 인접하는 상기 외부전극(120, 220)(130, 230)이 병렬 회로를 이루며 기구적으로 상호 접착하는 다층 구조로 이루어진 금속층을 형성한다.
이어, 외부전극(120, 130)(220, 230)을 통해 복합 세라믹 칩 부품(20)의 전기적 특성을 검사한다.
이상에서는 본 발명의 실시 예를 중심으로 설명하였지만, 당업자의 수준에서 다양한 변경과 변형이 가능하다. 가령, 또 다른 전기적 성능을 갖는 제 3 세라믹 베이스의 외부전극을 본 발명의 세라믹 칩 부품의 외부전극과 전기적 및 기구적으로 연결한 또 다른 전기적 성능을 갖는 표면 실장이 가능한 세라믹 칩 부품을 제공할 수 있다. 따라서, 본 발명의 권리범위는 상기의 실시 예에 한정되어서는 안 되며, 이하에 기재되는 특허청구범위에 의해 판단되어야 한다.
도 1은 통상의 표면 실장용 단일 세라믹 칩 부품(10), 예를 들어 세라믹 칩 커패시터를 나타낸다.
도 2는 본 발명의 제 1 실시 예에 따른 복합 세라믹 칩 부품(20)을 나타내는 사시도이다.
도 3은 도 2의 복합 세라믹 칩 부품의 등가 회로이다.
도 4는 본 발명의 제 2 실시 예에 따른 복합 세라믹 칩 부품(30)을 나타내는 사시도이다.
도 5는 본 발명의 제 3 실시 예에 따른 복합 세라믹 칩 부품(40)을 나타내는 사시도이다.
도 6은 상기의 실시 예를 통하여 구현할 수 있는 복합 세라믹 칩 부품의 등가 회로의 다른 예들을 나타낸다.
Claims (16)
- 각각 세라믹 베이스와, 상기 세라믹 베이스의 대향하는 양 측면에 외부전극을 구비하고 서로 다른 전기적 특성을 갖는 사전에 소성된 둘 이상의 단일 세라믹 칩 부품을 포함하며,상기 단일 세라믹 칩 부품은 각각 인접한 외부전극이 다층 구조로 이루어진 금속층에 의해 병렬 회로를 이루며 기구적으로 상호 접착되고, 상기 금속층을 통하여 회로 기판에 솔더 크림과 리플로우 솔더링이 되는 것을 특징으로 하는 표면 실장이 가능한 복합 세라믹 칩 부품.
- 각각 세라믹 베이스와, 상기 세라믹 베이스의 대향하는 양 측면에 외부전극을 구비하고 서로 다른 전기적 특성을 갖는 사전에 소성된 둘 이상의 단일 세라믹 칩 부품을 포함하며,상기 단일 세라믹 칩 부품의 인접한 외부전극은 다층 구조로 이루어진 금속층에 의해 감싸져 병렬 회로를 이루며 기구적으로 상호 접착되며, 상기 금속층을 통하여 회로 기판에 솔더 크림과 리플로우 솔더링이 되는 것을 특징으로 하는 표면 실장 가능한 복합 세라믹 칩 부품.
- 청구항 1 또는 2에 있어서,상기 단일 세라믹 칩 부품은 상하로 적층되거나, 폭 방향으로 배치되는 것을 특징으로 하는 표면 실장 가능한 복합 세라믹 칩 부품.
- 청구항 1 또는 2에 있어서,상기 외부전극을 제외하고 상기 세라믹 베이스의 대향하는 부분은 내열 절연 접착제가 개재되어 경화에 의해 상기 세라믹 베이스가 상호 접착되는 것을 특징으로 하는 표면 실장 가능한 복합 세라믹 칩 부품.
- 청구항 4에 있어서,상기 내열 절연 접착제는 열 경화성으로 절연 에폭시, 절연 실리콘 고무 또는 글라스 접착제 중 어느 하나인 것을 특징으로 하는 표면 실장 가능한 복합 세라믹 칩 부품.
- 청구항 1 또는 2에 있어서,상기 세라믹 베이스의 적어도 하나의 내부에는 상기 외부전극과 전기적으로 연결되는 내부전극이 형성된 것을 특징으로 하는 표면 실장 가능한 복합 세라믹 칩 부품.
- 청구항 1 또는 2에 있어서,상기 세라믹 베이스는 절연 세라믹 기판 위에 저항, 유전체, 자성체 또는 서미스터 중 어느 하나가 형성된 것을 특징으로 하는 표면 실장 가능한 복합 세라믹 칩 부품.
- 청구항 1 또는 2에 있어서,상기 세라믹 베이스는 유전체, 자성체, 저항, 압전체, 또는 서미스터 특성 중 어느 하나를 구비한 것을 특징으로 하는 표면 실장 가능한 복합 세라믹 칩 부품.
- 청구항 1 또는 2에 있어서,상기 외부전극의 적어도 한 층은 은(Ag)으로 이루어진 것을 특징으로 하는 표면 실장이 가능한 복합 세라믹 칩 부품.
- 청구항 1 또는 2에 있어서,상기 금속층은 상기 외부전극으로부터 순차적으로 은(Ag)-니켈(Ni)-주석(Sn)의 다층 구조로 이루어진 것을 특징으로 하는 표면 실장 가능한 복합 세라믹 칩 부품.
- 청구항 1 또는 2에 있어서,상기 금속층의 용융온도는, PCB의 솔더 패턴에 사용되는 솔더 크림의 용융 온도와 같거나 높은 것을 특징으로 하는 표면 실장 가능한 복합 세라믹 칩 부품.
- 청구항 1 또는 2에 있어서,상기 단일 세라믹 칩 부품은 다수의 부품이 배열된 어레이 제품인 것을 특징으로 하는 표면 실장 가능한 복합 세라믹 칩 부품.
- 청구항 1 또는 2에 있어서,상기 복합 세라믹 칩 부품은, 칩 인덕터-칩 커패시터, 칩 인덕터-칩 저항, 칩 커패시터-칩 저항, 칩 바리스터-칩 저항, 칩 3 단자 필터- 칩 인덕터, 칩 바리스터- 칩 인턱터, 또는 칩 서미스터- 칩 저항 중 적어도 어느 하나의 구조를 갖는 것을 특징으로 하는 표면 실장 가능한 복합 세라믹 칩 부품.
- 청구항 1 또는 2에 있어서,상기 복합 세라믹 칩 부품은 진공 픽업에 의해 표면 실장이 되는 것을 특징으로 하는 표면 실장 가능한 복합 세라믹 칩 부품.
- 청구항 1 또는 2에 있어서,상기 단일 세라믹 칩 부품은 적어도 어느 하나가 접지 전극을 갖는 3 단자 세라믹 칩 부품인 것을 특징으로 하는 표면 실장 가능한 복합 세라믹 칩 부품.
- 대향하는 양 측면에 외부전극이 형성되고 각각 다른 전기적 특성을 구비하며 상하면이 수평인 사전에 소성된 단일 세라믹 칩 부품을 준비하여 배열하는 제 1 단 계;상기 배열된 단일 세라믹 칩 부품의 세라믹 베이스 위에 내열 절연 접착제 페이스트를 외부전극의 두께와 유사한 두께로 형성하는 제 2 단계;상기 내열 절연 접착제 페이스트 위에 다른 전기적 특성을 갖는 단일 세라믹 칩 부품의 세라믹 베이스를 정렬하여 적층하는 제 3 단계;적층된 상태에서, 상기 내열 절연 접착제 페이스트를 열처리하고 경화하여, 상기 세라믹 베이스가 상호 기구적으로 접착되도록 하고, 상기 세라믹 칩 부품의 외부전극들을 상호 전기적 및 기구적으로 연결하는 제 4 단계;상기 인접한 외부전극 위에 금속 페이스트를 각각 디핑하고 경화한 후, 그 위에 니켈 및 주석을 순차 도금하여 인접하는 외부전극들이 병렬 회로를 이루며 기구적으로 상호 접착하는 다층 구조로 이루어진 금속층을 형성하는 제 5 단계; 및상기 금속층을 통해 제작된 복합 세라믹 칩 부품의 전기적 특성을 검사하는 제 6 단계를 포함하는 것을 특징으로 하는 표면 실장 가능한 복합 세라믹 칩 부품의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080108854A KR101031111B1 (ko) | 2008-11-04 | 2008-11-04 | 표면 실장 가능한 복합 세라믹 칩 부품 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080108854A KR101031111B1 (ko) | 2008-11-04 | 2008-11-04 | 표면 실장 가능한 복합 세라믹 칩 부품 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100049846A true KR20100049846A (ko) | 2010-05-13 |
| KR101031111B1 KR101031111B1 (ko) | 2011-04-25 |
Family
ID=42276089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080108854A KR101031111B1 (ko) | 2008-11-04 | 2008-11-04 | 표면 실장 가능한 복합 세라믹 칩 부품 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101031111B1 (ko) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160085547A (ko) * | 2015-01-08 | 2016-07-18 | 삼성전기주식회사 | 적층 세라믹 전자 부품 및 그 실장 기판 |
| US9514885B2 (en) | 2013-10-31 | 2016-12-06 | Samsung Electro-Mechanics Co., Ltd. | Composite electronic component and board having the same mounted thereon |
| US9711288B2 (en) | 2013-10-31 | 2017-07-18 | Samsung Electro-Mechanics Co., Ltd. | Composite electronic component and board for mounting the same |
| WO2018144987A1 (en) * | 2017-02-06 | 2018-08-09 | Avx Corporation | Integrated capacitor filter and integrated capacitor filter with varistor function |
| US10176926B2 (en) | 2015-05-19 | 2019-01-08 | Samsung Electro-Mechanics Co., Ltd. | Composite electronic component |
| US10833041B2 (en) * | 2017-07-31 | 2020-11-10 | Samsung Electronics Co., Ltd. | Fan-out semiconductor package |
| US10903005B2 (en) | 2018-06-28 | 2021-01-26 | Samsung Electro-Mechanics Co., Ltd. | Composite electronic component |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102595463B1 (ko) | 2018-02-22 | 2023-10-30 | 삼성전기주식회사 | 전자 부품 |
| KR20220058978A (ko) | 2020-11-02 | 2022-05-10 | 삼성전기주식회사 | 전자 부품 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06283301A (ja) * | 1993-03-29 | 1994-10-07 | Mitsubishi Materials Corp | チップ型複合電子部品及びその製造方法 |
| JPH07106732A (ja) * | 1993-10-05 | 1995-04-21 | Fujitsu Ltd | コンデンサの実装構造 |
| JPH10223473A (ja) * | 1997-02-05 | 1998-08-21 | Mitsubishi Materials Corp | 複合セラミックコンデンサ |
| JP2005340585A (ja) * | 2004-05-28 | 2005-12-08 | Murata Mfg Co Ltd | 複合電子部品及びその製造方法 |
-
2008
- 2008-11-04 KR KR1020080108854A patent/KR101031111B1/ko active IP Right Grant
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9514885B2 (en) | 2013-10-31 | 2016-12-06 | Samsung Electro-Mechanics Co., Ltd. | Composite electronic component and board having the same mounted thereon |
| US9711288B2 (en) | 2013-10-31 | 2017-07-18 | Samsung Electro-Mechanics Co., Ltd. | Composite electronic component and board for mounting the same |
| KR20160085547A (ko) * | 2015-01-08 | 2016-07-18 | 삼성전기주식회사 | 적층 세라믹 전자 부품 및 그 실장 기판 |
| US10176926B2 (en) | 2015-05-19 | 2019-01-08 | Samsung Electro-Mechanics Co., Ltd. | Composite electronic component |
| WO2018144987A1 (en) * | 2017-02-06 | 2018-08-09 | Avx Corporation | Integrated capacitor filter and integrated capacitor filter with varistor function |
| CN110431711A (zh) * | 2017-02-06 | 2019-11-08 | 阿维科斯公司 | 集成电容滤波器和具有变阻器功能的集成电容滤波器 |
| US10607777B2 (en) | 2017-02-06 | 2020-03-31 | Avx Corporation | Integrated capacitor filter and integrated capacitor filter with varistor function |
| EP3577713A4 (en) * | 2017-02-06 | 2020-12-09 | AVX Corporation | INTEGRATED CAPACITOR FILTER AND INTEGRATED CAPACITOR FILTER WITH VARISTANCE FUNCTION |
| US11295895B2 (en) | 2017-02-06 | 2022-04-05 | KYOCERA AVX Components Corporation | Integrated capacitor filter and integrated capacitor filter with varistor function |
| US10833041B2 (en) * | 2017-07-31 | 2020-11-10 | Samsung Electronics Co., Ltd. | Fan-out semiconductor package |
| US10903005B2 (en) | 2018-06-28 | 2021-01-26 | Samsung Electro-Mechanics Co., Ltd. | Composite electronic component |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101031111B1 (ko) | 2011-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101031111B1 (ko) | 표면 실장 가능한 복합 세라믹 칩 부품 | |
| JP3376970B2 (ja) | セラミック電子部品 | |
| JP6485960B2 (ja) | 積層セラミック電子部品、その製造方法及び電子部品が実装された回路基板 | |
| KR20100048044A (ko) | 표면 실장 가능한 복합 세라믹 칩 부품 | |
| US8130484B2 (en) | Monolithic ceramic electronic component and mounting structure thereof | |
| US8077444B2 (en) | Multilayer capacitor | |
| KR100274210B1 (ko) | 어레이형 다중 칩 부품 | |
| JP3535998B2 (ja) | 積層セラミック電子部品 | |
| JP2013069713A (ja) | チップ型電子部品及びチップ型電子部品の製造方法 | |
| KR101824904B1 (ko) | 콘덴서 소자, 및 그것을 포함하는 복합 전자부품 | |
| JPH06283301A (ja) | チップ型複合電子部品及びその製造方法 | |
| JP2017126715A (ja) | 電子部品、実装電子部品および電子部品の実装方法 | |
| JP2002367833A (ja) | 積層チップインダクタ | |
| JP7331622B2 (ja) | 積層セラミック電子部品 | |
| US20150371754A1 (en) | Multilayer inductor, and board having the same | |
| JPH1140459A (ja) | 複合電子部品 | |
| JP2004200373A (ja) | 電子部品および製造方法 | |
| JP7055588B2 (ja) | 電子部品 | |
| JP3765225B2 (ja) | チップ型多連電子部品 | |
| JPH0563928B2 (ko) | ||
| JP2976400B2 (ja) | セラミックチップコンデンサ及びその製造方法 | |
| JP2002252124A (ja) | チップ型電子部品及びその製造方法 | |
| JPH0217619A (ja) | チップ状電子部品 | |
| JP3168801B2 (ja) | セラミックコンデンサ | |
| JP7361250B2 (ja) | 積層電子部品の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20140403 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20160405 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20170405 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20180410 Year of fee payment: 8 |