KR20100034030A - 검출 장치 및 시험 장치 - Google Patents

검출 장치 및 시험 장치 Download PDF

Info

Publication number
KR20100034030A
KR20100034030A KR1020107001936A KR20107001936A KR20100034030A KR 20100034030 A KR20100034030 A KR 20100034030A KR 1020107001936 A KR1020107001936 A KR 1020107001936A KR 20107001936 A KR20107001936 A KR 20107001936A KR 20100034030 A KR20100034030 A KR 20100034030A
Authority
KR
South Korea
Prior art keywords
signal
change point
change
unit
test
Prior art date
Application number
KR1020107001936A
Other languages
English (en)
Inventor
타수쿠 푸지베
Original Assignee
가부시키가이샤 어드밴티스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 어드밴티스트 filed Critical 가부시키가이샤 어드밴티스트
Publication of KR20100034030A publication Critical patent/KR20100034030A/ko

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/3193Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31937Timing aspects, e.g. measuring propagation delay

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

서로 위상이 다른 복수의 스트로브 신호를 생성하는 멀티 스트로브 생성부와, 복수의 스트로브 신호의 각각의 타이밍에서의 피측정 신호의 신호값을 각각 취득하는 복수의 취득부와, 인접하는 2개의 스트로브 신호에 따라 취득된 2개의 신호값이 다른 경우에, 해당 2개의 스트로브 신호의 사이에 피측정 신호의 변화점이 있는 것을 검출하는 복수의 변화점 검출부와, 복수의 변화점 검출부 가운데, 유효로 하는 변화점 검출부를 설정하는 마스크 설정부와, 유효로 되는 변화점 검출부의 출력에 기초하여, 피측정 신호의 변화 타이밍을 출력하는 변화 타이밍 출력부를 포함하는 검출 장치를 제공한다.

Description

검출 장치 및 시험 장치{DETECTOR AND TESTER}
본 발명은, 검출 장치 및 시험 장치에 관한 것이다. 특히, 본 발명은, 피측정 신호의 신호값의 변화점을 검출하는 검출 장치 및 시험 장치에 관한 것이다.
종래, 멀티 스트로브 기능을 가지는 시험 장치가 개시되어 있다(특허 문헌 1 참조). 이러한 시험 장치는, 반도체 디바이스 등의 피시험 디바이스가 출력하는 피측정 신호를, 위상을 약간씩 다르게 한 복수의 스트로브 신호(멀티 스트로브 신호)의 각각에 의해 취득하고, 취득 결과에 기초하여 피측정 신호의 변화 타이밍을 검출한다.
특허문헌1:일본특허공개2004-127455호공보
그러한 시험 장치에서는, 시험 사이클 기간에 대한 1조의 멀티 스트로브 신호의 커버하는 기간은 한정되어 있으므로, 피측정 신호값의 변화점이 시험 사이클 기간의 넓은 범위의 어디에 위치할지를 모르는 경우가 있었다. 그 경우에는, 시험 장치는, 예를 들면, 멀티 스트로브 신호의 각 스트로브 신호의 위상간의 간격을 넓히고, 시험 사이클 기간에 대한 1조의 멀티 스트로브 신호의 커버하는 기간을 넓히는 것으로 변화점을 검출할 수 있다. 그러나, 멀티 스트로브 신호의 커버 기간을 넓히면, 예를 들면, 시험 사이클 기간 중에 피측정 신호값의 변화점이 복수로 있는 경우에는, 시험 장치는, 검출 목적의 변화점 이외의 잘못된 변화점을 검출해 버리는 경우가 있다.
거기서 본 발명은, 상기의 과제를 해결할 수 있는 검출 장치 및 시험 장치를 제공하는 것을 목적으로 한다. 이 목적은 청구의 범위에서의 독립항에 기재된 특징의 조합에 의해 달성된다. 또한, 종속항은 본 발명의 한층 더 유리한 구체적인 예를 규정한다.
상기 과제를 해결하기 위해서, 본 발명의 제1 형태에서는, 서로 위상이 다른 복수의 스트로브 신호를 생성하는 멀티 스트로브 생성부와, 상기 복수의 스트로브 신호의 각각의 타이밍에서의 피측정 신호의 신호값을 각각 취득하는 복수의 취득부와, 인접하는 2개의 스트로브 신호에 따라 취득된 2개의 신호값이 다른 경우에, 해당 2개의 스트로브 신호의 사이에 상기 피측정 신호의 변화점이 있는 것을 검출하는 복수의 변화점 검출부와, 상기 복수의 변화점 검출부 가운데, 유효로 하는 상기 변화점 검출부를 설정하는 마스크 설정부와, 유효로 되는 상기 변화점 검출부의 출력에 기초하여, 상기 피측정 신호의 변화 타이밍을 출력하는 변화 타이밍 출력부를 포함하는 검출 장치를 제공한다.
또한, 본 발명의 제2 형태에서는, 피시험 디바이스를 시험하는 시험 장치에 있어서, 상기 피시험 디바이스에 대해서 시험 신호를 공급하는 시험 신호 공급부와, 상기 피시험 디바이스가 상기 시험 신호에 따라 출력하는 피측정 신호에 기초하여, 상기 피시험 디바이스의 양부를 판정하는 판정부를 포함하고, 상기 판정부는, 서로 위상이 다른 복수의 스트로브 신호를 생성하는 멀티 스트로브 생성부와, 상기 복수의 스트로브 신호의 각각의 타이밍에서의 피측정 신호의 신호값을 각각 취득하는 복수의 취득부와, 인접하는 2개의 스트로브 신호에 따라 취득된 2개의 신호값이 다른 경우에, 해당 2개의 스트로브 신호의 사이에 상기 피측정 신호의 변화점이 있는 것을 검출하는 복수의 변화점 검출부와, 상기 복수의 변화점 검출부 가운데, 유효로 하는 상기 변화점 검출부를 설정 하는 마스크 설정부와, 유효로 되는 상기 변화점 검출부의 출력에 기초하여, 상기 피측정 신호의 변화 타이밍을 출력하는 변화 타이밍 출력부와, 상기 피측정 신호의 변화 타이밍에 기초하여, 상기 피시험 디바이스의 양부를 판정하는 양부 판정기를 포함하는 시험 장치를 제공한다.
또한, 상기의 발명의 개요는, 본 발명의 필요한 특징의 모두를 열거한 것이 아니고, 이러한 특징군의 서브 콤비네이션도 또한 발명이 될 수 있다.
도 1은 본 실시 형태에 관한 시험 장치(100)의 구성의 일례를 도시한다.
도 2는 본 실시 형태에 관한 판정 회로(34)의 구성의 일례를 도시한다.
도 3의 (a), (b)는 피측정 신호와 스트로브 신호의 관계의 일례를 도시한다.
도 4의 (a)~(d)는 피측정 신호와 간격이 좁은 스트로브 신호의 관계의 일례를 도시한다.
도 5의 (a), (b)는 피측정 신호와 간격이 넓은 스트로브 신호의 관계의 일례를 도시한다.
도 6의 (a)~(f)는 지터가 발생한 피측정 신호와 스트로브 신호의 관계의 일례를 도시한다.
도 7의 (a)~(c)는 지터와 글리치가 발생한 피측정 신호와 스트로브 신호의 관계의 일례를 도시한다.
도 8의 (a)~(f)는 변화점을 가지는 피측정 신호와 스트로브 신호의 관계의 일례를 도시한다.
도 9는 본 실시 형태에 관한 양부 판정기(370)의 구성의 일례를 도시한다.
도 10은 본 실시 형태에 관한 시험 장치(100)에서의 개략적인 동작의 플로우 차트를 도시한다.
도 11은 본 실시 형태에 관한 시험 장치(100)에서의 변형예의 개략적인 동작의 플로우 차트를 도시한다.
도 12는 본 실시 형태에 관한 시스템 제어부(20)의 하드웨어 구성의 일례를 도시한다.
이하, 발명의 실시 형태를 통해서 본 발명을 설명하지만, 이하의 실시 형태는 청구의 범위에 걸리는 발명을 한정하는 것이 아니고, 또한, 실시 형태 중에서 설명되는 특징의 조합의 모두가 발명의 해결 수단에 필수이다고는 할 수 없다.
도 1은, 본 실시 형태에 관한 시험 장치(100)의 구성의 일례를 도시한다. 시험 장치(100)는, 복수의 스트로브 신호를 가지는 멀티 스트로브 신호를 이용하여, 피시험 디바이스(DUT)(200)의 피측정 신호의 값을 검출하고, 피시험 디바이스(200)를 시험한다. 시험 장치(100)는, 타이밍 발생기(10), 패턴 발생기(12) 및 파형 성형기(14)를 가지는 시험 신호 공급부, 판정부(16) 및 시스템 제어부(20)을 구비한다.
시험 신호 공급부는, 피시험 디바이스(200)에 대해서 시험 신호를 공급한다. 타이밍 발생기(10)는, 시험 장치(100)를 동작시키기 위한 타이밍 신호를 생성한다. 예를 들면, 타이밍 발생기(10)는, 패턴 발생기(12)로부터, 피시험 디바이스(200)에 시험 패턴을 공급하는 타이밍을 나타내는 테스트 세트 신호를 수신한다. 또한, 타이밍 발생기(10)는, 피시험 디바이스(200)에 시험 패턴을 공급하는 타이밍을 나타내는 신호를, 파형 성형기(14)에 공급한다. 또한, 타이밍 발생기(10)는, 멀티 스트로브 생성부(30)가 발생시키는 멀티 스트로브 신호의 발생 타이밍을 나타내는 스트로브 신호를 멀티 스트로브 생성부(30)에 공급한다. 또한, 타이밍 발생기(10)는, 시험 장치(100)의 동작을 동기시키는 기준 클록을 생성하여, 시험 장치(100)의 각 구성 요소에 공급한다.
패턴 발생기(12)는, 피시험 디바이스(200)를 시험하기 위한 시험 패턴을 생성하여 파형 성형기(14)에 공급한다. 이와 함께, 패턴 발생기(12)는, 그 시험 패턴이 입력됨으로써 피시험 디바이스(200)로부터 출력이 기대되는 기대값 신호를 판정 회로(34)에 출력한다. 파형 성형기(14)는, 수신한 시험 패턴을 성형한다. 또한, 파형 성형기(14)는, 타이밍 발생기(10)로부터 받은 타이밍을 나타내는 신호에 따라, 성형한 시험 패턴을 피시험 디바이스(200)에 공급한다. 판정부(16)는, 피시험 디바이스(200)가 시험 신호(시험 패턴)에 따라 출력하는 피측정 신호에 기초하여, 피시험 디바이스(200)의 양부를 판정하여 양부 판정 결과 신호(501)를 출력한다. 판정부(16)는, 멀티 스트로브 생성부(30)와 판정 회로(34)를 갖는다.
멀티 스트로브 생성부(30)는, 타이밍 발생기(10)로부터 받는 스트로브 신호에 기초하여, 일정 간격씩 위상이 다른 복수 상의 스트로브 신호인 멀티 스트로브 신호를 생성한다. 멀티 스트로브 신호의 상수(相數)는, 예를 들면, 16상, 32상 등의 소정수이다. 또한, 멀티 스트로브 신호는, 시험 사이클 내에서 타이밍 발생기(10)로부터 지정된 스트로브 위상 위치를 기점으로 하여 16발, 혹은, 32발의 스트로브 신호를 소정의 일정 간격마다 출력한다. 멀티 스트로브 신호에 대해서는, 도 3 내지 도 8을 이용하여 후술한다. 여기에서, 복수 상의 스트로브 신호에서, 피측정 신호의 주목 구간을 세밀한 위상 간격으로 설정하고, 주목 이외의 구간을 드문드믄한 위상 간격으로 설정함으로써, 유한개의 상수를 유효하게 활용할 수 있다. 또한, 복수 상의 스트로브 신호는, 일정 간격 이외로, 소망한 위상 간격을 적용하는 경우도 있다.
판정 회로(34)는, 복수 상의 멀티 스트로브 신호에 의해, 피시험 디바이스(200)로부터 출력된 피측정 신호를 각 상의 타이밍에 래치 검출한다. 판정 회로(34)는, 그 피측정 신호값의 변화점을 더 검출한다. 한편, 판정 회로(34)에는, 피시험 디바이스(200)가 시험 패턴 입력에 대해서 출력한다고 기대되는 신호(기대값 신호)가, 패턴 발생기(12)로부터 공급된다. 판정 회로(34)는, 패턴 발생기(12)로부터의 기대값 신호로부터, 피측정 신호의 값이 변화하는 타이밍(변화점)의 기대값 정보를 검출한다. 판정 회로(34)는, 예를 들면, 기대값 신호의 변화점과 피시험 디바이스(200)의 피측정 신호의 변화점을 비교한다. 또, 판정 회로(34)는, 기대값 신호의 변화점의 범위 내에, 피시험 디바이스(200)의 피측정 신호의 변화점이 존재하는지 여부에 의해, 피시험 디바이스(200)의 양부를 판정하여 양부 판정 결과 신호(501)을 출력한다.
시스템 제어부(20)는, 예를 들면, 도 11을 이용해 후술하는 컴퓨터 장치이고, 시험 장치(100) 내의 각부를 제어한다. 또한, 시스템 제어부(20)는, 판정 회로(34)로부터 양부 판정 결과 신호(501)를 수신함과 동시에, 1상째 레벨 신호(401), 변화점 위상 신호(402) 및 글리치 검출 신호(403)를 수신하고, 다음의 시험 사이클에서의, 마스크 설정부(330)로의 마스킹하는 스트로브 신호의 위상의 설정값과 기준 신호 설정부(340)로의 기준 신호를 출력하는 취득부의 설정값을 결정하여 출력한다.
피시험 디바이스(200)로서는, 예를 들면, DDR-SDRAM(Double Data Rate-SDRAM) 등의 반도체 소자를 이용한 집적회로이어도 된다. DDR-SDRAM는, 클록(DQS) 신호의 상승 또는 하강에 동기하여 데이타(DQ) 신호를 출력하고, 데이타의 주고 받음에 있어서의, 셋업/홀드의 타이밍 조건을 완화한다. 이러한 디바이스에서는, 데이타의 셋업/홀드를 오류 없이 실시하기 위해서, 피측정 신호와 클록의 사이에, 소정의 셋업 타임 및 홀드 타임이 필요하게 된다. 피시험 디바이스(200)가 DDR-SDRAM인 경우, 판정부(16)는, DDR-SDRAM의 피측정 신호 및 피측정 신호에 동기하여 출력 되는 클록 신호인 DQS를 출력 신호로서 받는다. 이 경우, 판정부(16)는, 받은 피측정 신호 및 클록 신호에 기초하여, 피시험 디바이스(200)의 셋업/홀드 시험을 실시하여, 피시험 디바이스(200)의 양부를 판정한다. 구체적으로는, 판정부(16)는, 피측정 신호 및 클록 신호를 각각 다른 멀티 스트로브에 의해 취득하고, 변화점의 위상차에 기초하여 셋업/홀드 시험을 실시한다.
도 2는, 본 실시 형태에 관한 판정 회로(34)의 구성의 일례를 도시한다. 판정 회로(34)는, 본 실시 형태에 관한 검출 장치의 일례이며, 레벨 검출부(375)와, 복수의 취득부(300a~e)와, 복수의 변화점 검출부(310a~e)와, 복수의 변화점 마스킹부(320a~e)와, 마스크 설정부(330)와, 변화 타이밍 출력부(360)와, 양부 판정기(370)를 가진다.
레벨 검출부(375)는, 피시험 디바이스(200)로부터 출력되는 아날로그 전압의 피측정 신호를 입력받고, 신호 레벨에 따른 논리값을 출력한다. 예를 들면, 레벨 검출부(375)는, 입력 전압이 소정의 역치 전압 VO 보다도 위나 아래에서, 1이나 0 등의 다른 값을 출력한다. 또한, 레벨 검출부(375)는, 예를 들면, 소정의 역치 전압을 고전위측의 VOH와 저전위측의 VOL의 2계통을 가진다. 레벨 검출부(375)는, 입력 전압이 저전위측으로부터 고전위측으로 천이하는 경우에는, 소정의 역치 전압으로서 고전위측의 VOH를 이용하고, 입력 전압이 고전위측으로부터 저전위측으로 천이하는 경우에는, 소정의 역치 전압으로서 저전위측의 VOL를 이용하여도 된다.
복수의 취득부(300a~e)는, 멀티 스트로브 생성부(30)으로부터 복수의 스트로브 신호가 입력되어, 복수의 스트로브 신호의 각각의 타이밍에서의 피측정 신호의 신호값을 각각 취득한다. 더하여, 복수의 취득부(300a~e)는, 그 신호값을 후단의 변화점 검출부(310)와 기준 신호 선택부(350)에 출력한다. 복수의 취득부(300a~e)는, 예를 들면, 각각이 각 스트로브 신호를 클록으로서 피측정 신호를 래치하는 플립플롭이어도 된다. 복수의 취득부(300a~e)는, 제1 취득부(300a), 제2 취득부(300b), 제3 취득부(300c), 제4 취득부(300d),···, 제n 취득부(300e)(n은 정의 정수)를 포함한다.
제1 취득부(300a)는, 레벨 검출부(375)의 출력값과 멀티 스트로브 신호에 있어서의 제1 위상의 스트로브 신호가 입력되고, 제1 위상의 스트로브 신호의 타이밍에 검출된 레벨 검출부(375)의 출력값을 출력한다.
제2 취득부(300b)는, 레벨 검출부(375)의 출력값과 멀티 스트로브 신호에 있어서의 제2 위상의 스트로브 신호가 입력되고, 제2 위상의 스트로브 신호의 타이밍에 검출된 레벨 검출부(375)의 출력값을 출력한다.
제3 취득부(300c) 이후의 각 취득부도 마찬가지로, 레벨 검출부(375)의 출력값과 멀티 스트로브 신호에서의 대응하는 위상의 스트로브 신호가 입력되고, 그 스트로브 신호의 타이밍에 검출된 레벨 검출부(375)의 출력값을 출력한다.
복수의 변화점 검출부(310a~e)는, 복수의 취득부(300a~e)로부터 각 피측정 신호의 신호값이 입력되어, 인접하는 2개의 스트로브 신호에 따라 취득된 2개의 신호값이 다른 경우에, 해당 2개의 스트로브 신호의 사이에 피측정 신호의 변화점이 있는 것을 검출한다. 또한, 복수의 변화점 검출부(310a~e)는, 그 검출 결과를 후단의 변화점 마스킹부(320)에 출력한다. 복수의 변화점 검출부(310a~e)는, 예를 들면, 각각이 복수의 취득부(300a~e) 내의 대응하는 취득부와 그에 인접하여 뒤쪽의 스트로브 신호 측의 취득부로부터 출력되는 각 피측정 신호의 신호값을 입력받는 배타적 논리합 게이트이어도 된다. 복수의 변화점 검출부(310a~e)는, 제1 변화점 검출부(310a), 제2 변화점 검출부(310b), 제3 변화점 검출부(310c), 제4 변화점 검출부(310d),···, 제n 변화점 검출부(310e)(n은 정의 정수)를 포함한다.
제1 변화점 검출부(310a)에는, 제1 취득부(300a)의 출력과 제2 취득부(300b)의 출력이 입력되고, 쌍방의 값이 다른 경우에 변화점 검출 신호를 출력한다. 즉, 제1 변화점 검출부(310a)는, 피시험 디바이스(200)로부터 출력된 피측정 신호의 레벨이, 제1 위상의 스트로브 신호의 타이밍과 제2 위상의 스트로브 신호의 타이밍에서 다른 경우에, 변화점 검출 신호를 출력한다.
마찬가지로 제2 변화점 검출부(310b)는, 피시험 디바이스(200)로부터 출력된 피측정 신호의 레벨이, 제2 위상의 스트로브 신호의 타이밍과 제3 위상의 스트로브 신호의 타이밍에서 다른 경우에, 변화점 검출 신호를 출력한다. 또, 제3 변화점 검출부(310c) 이후의 각 변화점 검출부도, 피시험 디바이스(200)로부터 출력된 피측정 신호의 레벨이, 대응하는 순서의 위상의 스트로브 신호의 타이밍과 그 다음의 위상의 스트로브 신호의 타이밍에서 다른 경우에, 변화점 검출 신호를 출력한다.
복수의 변화점 마스킹부(320a~e)는, 복수의 변화점 검출부(310a~e)로부터 피측정 신호의 변화점의 검출 결과를 입력받고, 마스크 설정부(330)의 설정 내용에 따라, 복수의 변화점 검출부(310a~e) 가운데, 유효로 하는 변화점 검출부(310)의 검출 결과를 후단의 변화 타이밍 출력부(360)에 출력하고, 유효가 아닌 변화점 검출부(310)의 검출 결과에 대해서는 마스킹한다. 복수의 변화점 마스킹부(320a~e)는, 예를 들면, 각각이 복수의 변화점 검출부(310a~e) 내의 대응하는 변화점 검출부로부터 출력되는 피측정 신호의 변화점의 검출 결과와 마스크 설정부(330)의 출력을 입력받는 논리곱 게이트이어도 된다. 복수의 변화점 마스킹부(320a~e)는, 제1 변화점 마스킹부(320a), 제2 변화점 마스킹부(320b), 제3 변화점 마스킹부(320c), 제4 변화점 마스킹부(320d),···, 제n 변화점 마스킹부(320e)를 포함한다.
제1 변화점 마스킹부(320a)에는, 제1 변화점 검출부(310a)의 출력과 마스크 설정부(330)의 출력이 입력되고, 제1 위상의 스트로브 신호의 타이밍과 제2 위상의 스트로브 신호의 타이밍의 사이에서의 피측정 신호값의 변화점이 검출되어 제1 위상의 스트로브 신호의 타이밍이 마스킹의 대상이 아닌 경우에, 변화점 검출 신호를 출력한다. 구체적으로는, 제1 변화점 마스킹부(320a)는, 제1 변화점 검출부(310a)의 출력을 마스크하지 않는 경우에 논리값 1을, 마스크하는 경우에 논리값 0이 되는 마스크 신호를 마스크 설정부(330)로부터 입력받아, 제1 변화점 검출부(310a)의 출력과 마스크 신호와의 논리곱을 출력한다.
마찬가지로 제2 변화점 마스킹부(320b)에는, 제2 변화점 검출부(310b)의 출력과 마스크 설정부(330)의 출력이 입력되고, 제2 위상의 스트로브 신호의 타이밍과 제3 위상의 스트로브 신호의 타이밍의 사이에서의 피측정 신호값의 변화점이 검출되어 제2 위상의 스트로브 신호의 타이밍이 마스킹의 대상이 아닌 경우에, 변화점 검출 신호를 출력한다. 또한, 제3 변화점 마스킹부(320c) 이후의 각 변화점 마스킹부도, 대응하는 순서의 변화점 검출부의 출력과 마스크 설정부(330)의 출력이 입력되고, 대응하는 순ㅅ의 위상의 스트로브 신호의 타이밍과 그 다음의 위상의 스트로브 신호의 타이밍의 사이에서의 피측정 신호값의 변화점이 검출되어 대응하는 순서의 위상의 스트로브 신호의 타이밍이 마스킹의 대상이 아닌 경우에, 변화점 검출 신호를 출력한다.
마스크 설정부(330)는, 복수의 변화점 검출부(310a~e) 가운데, 유효로 하는 변화점 검출부(310)를 설정한다. 구체적으로는, 마스크 설정부(330)는, 각 변화점 검출부(310)에 대응하는 설정 레지스터를 가진다.
기준 신호 설정부(340)는, 복수의 취득부(300a~e)에 의해 취득된 복수의 신호값 중 어느 하나의 신호값을, 피측정 신호의 변화 전 또는 변화 후의 값을 나타내는 기준 신호값으로 하는지를 설정한다. 예를 들면, 피측정 신호의 변화 전의 값을 나타내는 기준 신호값을 설정하는 경우에는, 시험 장치(100)는, 멀티 스트로브 신호의 초기 위상에 대응하는 제1 취득부(300a)의 출력을 기준 신호로 하도록 기준 신호 설정부(340)로 설정하여도 된다.
또한, 예를 들면, 피측정 신호의 변화 후의 값을 나타내는 기준 신호값을 설정하는 경우에는, 시험 장치(100)는, 취득부(300)에서 멀티 스트로브 신호에 의해 검출된 각 신호값 중 스트로브 신호의 위상이 최후인 신호값을 기준 신호 설정부(340)로 설정해도 좋다. 예를 들면, 패턴 발생기(12)의 패턴 메모리에 기재된 멀티 스트로브 신호의 기대값을 반전하여 이용하는 경우, 기준 신호 설정부(340)는, 스트로브 신호의 위상이 맨 앞인 신호값을 기준 신호값으로 해서 설정하는 대신에, 스트로브 신호의 위상이 최후인 신호값이 기준 신호값으로 해서 설정되어도 좋다. 이에 의해, 기준 신호 설정부(340)는, 패턴 발생기(12)의 패턴 메모리 중의 시험 패턴의 데이타를 변경하지 않고, 시험 패턴의 기대값을 반전시킬 수 있다.
또한, 기준 신호 설정부(340)는, 변화점 검출부(310)에 입력되는 신호값 가운데, 마스크 설정부(330)에 의해 유효로 설정되어, 대응하는 스트로브 신호의 위상이 맨 앞 또는 최후인 신호값을, 기준 신호값으로 하여 설정할 수 있다. 예를 들면, 전회의 시험 사이클(제의 시험 사이클)에서 피측정 신호값의 변화점이 복수가 되는 글리치가 검출되었을 경우, 시스템 제어부(20)에 의해 마스크 설정부(330)에 유효로 하는 변화점 검출부(310)가 설정된다. 시스템 제어부(20)는, 마스킹되지 않는(유효로 설정된) 스트로브 신호의 위상에 의해 검출되는 각 신호값 가운데, 맨 앞의 신호값이나 최후의 신호값을, 기준 신호 설정부(340)로 다음 회의 시험 사이클(제2 시험 사이클)에서의 기준 신호로서 설정한다.
또한, 기준 신호 선택부(350)로부터 출력되는 기준 신호값은, 피측정 신호의 신호값 그 자체이어도 되고, 레벨 검출부(375)로부터 출력하는 H측 또는 L측의 레벨 콤퍼레이터 출력 가운데, 기대값에 따른 레벨 콤퍼레이터로부터 출력된 패스/페일 값이어도 된다. 기준 신호값은, 패스/페일 값이더라도, 신호값을 나타내고 있다.
기준 신호 선택부(350)는, 복수의 신호값 중에서 어느 하나의 신호값을 선택 하여 출력한다. 기준 신호 선택부(350)는, 복수의 취득부(300a~e)의 각 출력 신호와 기준 신호 설정부(340)의 출력 신호가 입력되고, 기준 신호 설정부(340)로 설정된 취득부(300)로부터의 출력 신호를, 1상째 레벨 신호(401)로서 선택하여 양부 판정기(370)에 출력한다. 예를 들면, 기준 신호 설정부(340)에 의해 제1 취득부(300a)의 출력이 기준 신호로서 설정되어 있는 경우, 기준 신호 선택부(350)는, 제1 취득부(300a)의 출력을 선택하고, 1상째 레벨 신호(401)로서 양부 판정기(370)에 출력한다. 마찬가지로, 기준 신호 설정부(340)에 의해 제2 취득부(300b)의 출력이 기준 신호로서 설정되어 있는 경우, 기준 신호 선택부(350)는, 제2 취득부(300b)의 출력을 선택하고, 1상째 레벨 신호(401)로서 양부 판정기(370)에 출력한다. 이후도 마찬가지로, 기준 신호 설정부(340)에 의해 제3 취득부(300c) 이후의 취득부의 출력이 기준 신호로서 설정되어 있는 경우에는, 기준 신호 선택부(350)는, 그 취득부의 출력을 선택하고, 1상째 레벨 신호(401)로서 양부 판정기(370)에 출력한다. 통상은, 모든 취득부(300a ~ 300e)의 구간 중에서, 마스크 설정부(330)으로 설정되는 유효 검출 구간에서의 선두 위치를 나타내도록 설정된다. 이에 의하면, 1상째 레벨 신호(401)의 H/L레벨로부터 피측정 신호가 L레벨로부터 천이했는지, H레벨로부터 천이했는지를 특정할 수 있으므로, 양부 판정의 조건에 이용할 수 있다.
변화 타이밍 출력부(360)는, 유효로 되는 변화점 검출부(310)의 출력에 기초하여, 피측정 신호의 변화 타이밍을 출력한다. 변화 타이밍 출력부(360)는, 예를 들면, 프라이어리티 엔코더이며, 복수의 변화점 마스킹부(320a~e)의 각 출력이 입력되고, 그 입력에 기초하여, 어느 스트로브 신호의 위상에서 피측정 신호값의 변화점이 검출되었는지를 나타내는 변화점 위상 신호(402) 및 복수의 변화점이 존재하는 것을 나타내는 글리치 검출 신호(403)를 양부 판정기(370)에 출력한다.
양부 판정기(370)는, 피측정 신호의 변화 타이밍에 기초하여, 피시험 디바이스(200)의 양부를 판정한다. 양부 판정기(370)는, 기준 신호 선택부(350)로부터의 1상째 레벨 신호(401)와, 변화 타이밍 출력부(360)로부터의 변화점 위상 신호(402)및 글리치 검출 신호(403)와, 패턴 발생기(12)로부터의 복수 비트의 기대값 신호를 입력받고, 1상째 레벨 신호(401), 변화점 위상 신호(402), 글리치 검출 신호(403), 및 양부 판정 결과 신호(501)를 출력한다. 또한, 양부 판정기(370)는, 양부 판정 결과 신호(501)를 패턴 발생기(12)에도 출력하고, 패턴 발생기(12)로부터 출력되는 패턴을 다음의 시험용으로 변경시킬 수 있다. 여기에서, 양부 판정기(370)와 기준 신호 선택부(350) 및 변화 타이밍 출력부(360)의 사이에는 페일 메모리가 설치되어 있어도 된다. 이 경우, 페일 메모리에는, 기준 신호 선택부(350) 및 변화 타이밍 출력부(360)의 출력을 기입한다. 양부 판정기(370)는, 시험 후 또는 시험 도중에 페일 메모리의 내용을 독출하여 상기 제어를 실시해도 좋다. 또한, 도 2의 구성예에서는, 패턴 발생기(12)로부터 리얼타임으로 기대값 데이타를 변경가능한 복수 비트의 기대값 신호를 받는 경우이지만, 리얼타임이 요구되지 않는 경우에는, 양부 판정기(370) 내에 기대값 레지스터(도시되지 않음)를 설치하고, 상기 같은 양부 판정을 실시하도록 하여도 된다.
이와 같이 본 실시 형태의 판정부(16)에서는, 멀티 스트로브 신호의 각 스트로브 신호에 대응하는 피측정 신호의 신호값을 취득하여 신호값의 변화점을 얻을 때에, 복수의 변화점 마스킹부(320a~e), 마스크 설정부(330), 기준 신호 설정부(340), 및, 기준 신호 선택부(350)등에 의해, 글리치 등의 불필요한 변화점을 마스크할 수 있다. 더하여, 본 실시 형태의 판정부(16)에서는, 마스크의 대상 외의 스트로브 신호에서의 맨 앞 또는 최후의 검출 신호값을, 기준값으로서 설정할 수 있다. 따라서, 본 실시 형태의 판정부(16)는, 지터의 변동 폭이 큰 경우에서도 1조의 멀티 스트로브 신호로 피측정 신호값의 변화점을 검출할 수 있는 것에 더하여 피측정 신호값의 변화점이 복수로 검출되는 경우에도, 검출 목적의 변화점 이외의 잘못된 변화점을 마스크하는 것으로 검출하지 않게 할 수 있다.
도 3(a), (b)는, 피측정 신호와 스트로브 신호의 관계의 일례를 도시한다. 도 3(a)에서는, DUT 출력은, 예를 들면, 피시험 디바이스(200)로부터 레벨 검출부(375)로 입력되는 피측정 신호이다. VOH는, 레벨 검출부(375)에서의 고전위측의 임계값, VOL는, 레벨 검출부(375)에서의 저전위측의 임계값이다. 예를 들면, 입력 전압이 저전위측으로부터 고전위측으로 천이하는 경우에는, 소정의 역치 전압으로서 고전위측의 VOH를 이용하고, 입력 전압이 고전위측으로부터 저전위측으로 천이하는 경우에는, 소정의 역치 전압으로서 저전위측의 VOL를 이용하여도 된다. 도 3(b)는, 예를 들면, 16 위상의 멀티 스트로브 신호이고, 맨 앞(왼쪽 단)의 스트로브 신호가 지정한 스트로브의 위상이다. 또한, 각 스트로브 간격은, 예를 들면, 수십 p초이며, 시험 사이클에 대해서 매우 짧게 설정되어도 된다.
도 4(a)~(d)는, 피측정 신호와 간격의 좁은 스트로브 신호의 관계의 일례를 도시한다. 도 4(a)에서는, DUT 출력은, 시험 사이클 내에 하나의 피측정 신호값의 변화점이 있는 경우의 일례를 도시한다. 도 4(b)에서는, (a)의 피측정 신호값의 변화점에 대해서, 각 스트로브 간격이 좁은 멀티 스트로브 신호(A)가, 시험 사이클 내의 앞쪽의 위치로 발생을 개시 및 종료해 버려, 피측정 신호값의 변화점을 검출할 수 없는 경우의 일례를 도시한다. 이 경우에는, 시험 장치(100)는, 멀티 스트로브 신호(A)의 개시 위상의 위치를, 시험 사이클 내의 뒤쪽의 위치로 바꾸어 재차, 피측정 신호값의 변화점을 검출한다.
도 4(c)에서는, 아직 (a)의 피측정 신호값의 변화점에 대해서, 멀티 스트로브 신호(A)가, 시험 사이클 내의 앞쪽의 위치로 발생을 개시 및 종료해 버려, 피측정 신호값의 변화점을 검출할 수 없는 경우의 일례를 도시한다. 이 경우에는, 시험 장치(100)는, 멀티 스트로브 신호(A)의 개시 위상의 위치를, 시험 사이클 내에서 (c)의 경우보다도 한층 더 뒤쪽의 위치로 바꾸어 재차, 피측정 신호값의 변화점을 검출한다. 도 4(d)는, (a)의 피측정 신호값의 변화점에 대해서, 멀티 스트로브 신호(A)로 피측정 신호값의 변화점을 검출할 수 있는 경우의 일례를 도시한다. 이 경우에는, 시험 장치(100)는, 멀티 스트로브 신호(A)의 개시 위상의 위치를 바꾸어 재차 피측정 신호값의 변화점을 검출하지 않는다. 시험 장치는, 검출된 피측정 신호값의 변화점을 이용해 시험을 실시 또는 시험 결과를 판정할 수 있다.
도 3(a), (b) 및 도 4(a) ~ (d)에 도시된 신호 입력이 있는 경우에, 멀티 스트로브 신호(A)를 이용하는 시험 장치에서는, 스트로브 신호의 상수가 고정되고, 각 스트로브 신호 사이의 시간 간격이 매우 작고, 시험 사이클 기간에 대해서 멀티 스트로브 신호(A)로 커버하는 기간이 적기 때문에, 1회의 멀티 스트로브 신호(A)에서는 피측정 신호값의 변화점을 검출할 수 없는 경우가 있다. 그 경우의 시험 장치는, 시험 사이클 기간 내의 멀티 스트로브 신호(A)가 시작되는 위상의 위치를 변경하고, 피측정 신호값의 변화점이 발견될 때까지 값의 검출 처리 등을 반복한다.
도 5(a), (b)는, 피측정 신호와 간격이 넓은 스트로브 신호의 관계의 일례를 도시한다. 도 5(a)에서는, DUT 출력은, 시험 사이클 내에 하나의 피측정 신호값의 변화점이 있는 경우의 일례를 도시한다. 도 5(b)는, (a)의 피측정 신호값의 변화점에 대해서, 각 스트로브 간격을 넓히는 것으로 시험 사이클 내의 커버 범위를 넓힌 멀티 스트로브 신호(B)에 의해 피측정 신호값의 변화점을 검출할 수 있는 경우의 일례를 도시한다. 이 경우에는, 시험 장치(100)는, 멀티 스트로브 신호(B)의 개시 위상의 위치를 바꾸어 재차 피측정 신호값의 변화점을 검출하지 않아도 되다. 시험 장치(100)는, 검출된 피측정 신호값의 변화점을 이용하여 시험을 실시 또는 시험 결과를 판정할 수 있다.
도 5(a), (b)에 도시된 신호 입력이 있는 경우에, 멀티 스트로브 신호(B)를 이용하는 시험 장치에서는, 멀티 스트로브 신호의 각 스트로브 신호 사이의 각 위상 간격을 넓히는 것으로, 시험 사이클 기간에 대한 1조의 멀티 스트로브 신호의 커버 기간을 크게하여 피측정 신호값의 변화점을 검출할 수 있다.
도 6(a) ~ (f)는, 지터가 발생한 피측정 신호와 스트로브 신호의 관계의 일례를 도시한다. 도 6(a)에서는, DUT 출력의 피측정 신호값의 변화점에, 매우 큰 지터가 발생했을 경우의 일례를 도시한다. 도 6(b)에서는, (a)의 큰 지터가 발생한 피측정 신호값의 변화점을, 멀티 스트로브 신호(A)로 검출하려고 하는 경우의 일례를 도시한다. 도 6(c)에서는, (a)의 큰 지터가 발생한 피측정 신호값의 변화점이, 지터 범위의 맨 앞쪽인 경우의 일례를 도시한다. 도 6(d)에서는, (c)의 지터 범위의 맨 앞쪽의 피측정 신호값의 변화점을, 멀티 스트로브 신호(A)의 맨 앞쪽의 스트로브 신호로 검출할 수 없는 경우의 일례를 도시한다. 도 6(e)에서는, (c)와 같게, (a)의 큰 지터가 발생한 피측정 신호값의 변화점이, 지터 범위의 맨 앞쪽인 경우의 일례를 도시한다. 도 6(f)에서는, (a)의 피측정 신호값의 변화점에 대해서, 멀티 스트로브 신호(B)에 의해 피측정 신호값의 변화점을 검출할 수 있는 경우의 일례를 도시한다.
도 6(a) ~ (d)에 도시된 바와 같이, 멀티 스트로브 신호(A)를 이용하는 시험 장치에서는, 지터의 변동 폭이 멀티 스트로브 신호의 모든 상수의 기간폭보다도 큰 경우에는, 1개의 시험 사이클에서는, 피측정 신호값의 변화점을 검출할 수 없는 것이 있다. 여기에서 시험 장치(100)는, 시험 사이클 기간 내의 멀티 스트로브 신호가 시작되는 위상의 위치를 변경해 검출 처리를 반복한다. 그에 대해, 도 6(e), (f)에 도시된 바와 같이, 각 스트로브 신호 사이의 시간 간격을 넓혀 1조의 멀티 스트로브 신호의 커버 기간을 크게 한 멀티 스트로브 신호(B)를 이용하는 시험 장치에서는, 지터의 변동폭이 큰 경우에서도, 1조의 멀티 스트로브 신호로 피측정 신호값의 변화점을 검출할 수 있다.
도 7(a) ~ (c)는, 지터와 글리치가 발생한 피측정 신호와 스트로브 신호의 관계의 일례를 도시한다. 도 7(a)에서는, DUT 출력의 피측정 신호값의 변화점에 지터와 글리치가 발생하고, 검출 대상이 아닌 앞쪽 변화점의 지터가 크고, 검출 대상의 뒤쪽 변화점의 지터가 비교적 작은 경우의 일례를 도시한다. 도 7(b)은, (a)의 뒤쪽 변화점의 비교적 작은 지터로 목적으로 하는 피측정 신호값의 변화점을, 멀티 스트로브 신호(A)로 검출할 수 있는 경우의 일례를 도시한다. 도 7(c)은, (a)의 뒤쪽 변화점의 비교적 작은 지터로 목적으로 하는 피측정 신호값의 변화점을, 멀티 스트로브 신호(B)에서도 검출할 수 있지만, (a)의 앞쪽 변화점의 큰 지터의 목적외의 피측정 신호값의 변화점도 검출해 버리는 경우의 일례를 도시한다.
도 7(a), (b)에 도시된 바와 같이, 좁은 범위의 멀티 스트로브 신호(A)를 적절한 타이밍에 이용할 수 있으면, 시험 장치(100)는, 목적으로 하는 피측정 신호값의 변화점을 검출할 수 있다. 그러나, 도 7(a), (c)에 도시된 바와 같이, 넓은 범위의 멀티 스트로브 신호(B)를 이용하는 경우, 검출 목적의 피측정 신호값의 변화점 이외의 잘못된 피측정 신호값의 변화점도 검출해 버리는 일이 있다.
도 8(a) ~ (f)는, 피측정 신호값의 변화점을 가지는 피측정 신호와 스트로브 신호의 관계의 일례를 도시한다.
도 8(a)는, 시험 사이클 기간 내에 피측정 신호의 피측정 신호값의 변화점을 하나 가지며, 멀티 스트로브 신호(B)의 맨 앞의 스트로브 신호의 위상에서의 신호값이 양(良, pass)의 기준 신호값인 경우의 일례를 도시한다.
도 8(b)는, 시험 사이클 기간 내에 피측정 신호의 피측정 신호값의 변화점을 하나 가지며, 멀티 스트로브 신호(B)의 맨 앞의 스트로브 신호의 위상에서의 신호값이 부(否, fail)의 기준 신호값인 경우의 일례를 도시한다.
도 8(c)는, 시험 사이클 기간 내에 피측정 신호의 피측정 신호값의 변화점이 없고, 멀티 스트로브 신호(B)의 맨 앞의 스트로브 신호의 위상에서의 신호값이 양(pass)의 기준 신호값인 경우의 일례를 도시한다.
도 8(d)는, 시험 사이클 기간 내에 피측정 신호의 피측정 신호값의 변화점이 없고, 멀티 스트로브 신호(B)의 맨 앞의 스트로브 신호의 위상에서의 신호값이 부(fail)의 기준 신호값인 경우의 일례를 도시한다.
도 8(e)는, 시험 사이클 기간 내에 피측정 신호의 피측정 신호값의 변화점(글리치)을 복수로 가지며, 멀티 스트로브 신호(B)의 맨 앞의 스트로브 신호의 위상에서의 신호값이 양(pass)의 기준 신호값인 경우의 일례를 도시한다.
도 8(f)는, 시험 사이클 기간 내에 피측정 신호의 피측정 신호값의 변화점(글리치)을 복수로 가지며, 멀티 스트로브 신호(B)의 맨 앞의 스트로브 신호의 위상에서의 신호값이 부(fail)의 기준 신호값인 경우의 일례를 도시한다.
도 8(a)~(d)에 도시된 신호 입력이 있는 경우로, 멀티 스트로브 신호(B)를 이용하는 경우, 시험 장치(100)는, 예를 들면, 멀티 스트로브 신호(B)의 맨 앞의 스트로브 신호의 위상에서의 신호값을 기준 신호값으로 한다. 시험 장치(100)는, 그 후의 스트로브 신호의 위상으로 피측정 신호값의 변화점의 유무를 검출하는 것으로, 피측정 신호값의 변화점이 양(pass)으로부터 부(fail)의 변화이거나, 또는 역의 변화인지를 검출할 수 있다. 그리고 시험 장치(100)는, 그 변화점을 이용하여 시험을 실시, 혹은, 시험 결과를 판정할 수가 있다.
또한, 도 8(e), (f)에 도시된 신호 입력이 있는 경우로, 멀티 스트로브 신호(B)를 이용하는 경우, 시험 장치(100)는, 예를 들면, 피측정 신호값의 변화점의 수가 복수인지 여부에 의해 글리치를 검출하고, 후단의 제어 회로에 기준 신호값과 피측정 신호값의 변화점의 유무와 글리치의 유무를 통지한다. 이에 의해, 시험 장치(100)는, 피측정 신호인 DUT 출력의 개략적인 파형을 통지할 수 있다. 즉, 여기에서 도시된 시험 장치(100)는, 기준 신호값과 변화점의 유무와, 글리치의 검출 결과를 통지하는 것으로, 피측정 신호값과 멀티 스트로브 신호의 타이밍 비교 결과를 모두 송신하지 않고 DUT 출력의 개략적인 파형을 통지할 수 있다. 그러나, 멀티 스트로브 신호(B)를 이용하는 경우의 시험 장치(100)는, 예를 들면 도 8(e) 또는 (f)의 입력에 대해서 글리치가 검출되면, 검출 목적의 변화점을 검출하지 못하는 것이 있다. 그에 대한 본 실시 형태의 시험 장치(100)는, 도 8(e) 또는 (f)와 같은 입력이 있는 경우에서도, 검출 목적 이외의 변화점 이외를 마스크하는 것으로, 검출 목적의 변화점만을 검출할 수 있다.
도 9는, 본 실시 형태에 관한 양부 판정기(370)의 내부 구성의 일례를 도시한다. DQ측 변화 타이밍 출력부(360a)는, 기본적으로 도 2에 도시된 변화 타이밍 출력부(360)와 같지만, 입력되는 신호가 데이타(DQ) 신호이고, DQ측 변화점 위상 신호(402a)로서 데이타(DQ) 신호의 변화점의 위상을 출력한다. DQS측 변화 타이밍 출력부(360b)도, 기본적으로 도 2에 도시된 변화 타이밍 출력부(360)과 같지만, 입력되는 신호가 클록(DQS) 신호이고, DQS측 변화점 위상 신호(402b)로서 클록(DQS) 신호의 변화점의 위상을 출력한다. 차분기(380)는, DQS측 변화점 위상 신호(402b)와 DQ측 변화점 위상 신호(402a)를 입력받고, 양신호의 타이밍의 차분을 구하여, 그 결과를 위상차 신호(405)로서 출력한다.
예를 들면, 위상차 오프셋 비교부(390)는, 입력된 위상차 신호(405)를, 시험 장치(100)와 피시험 디바이스(200)의 사양에 의해 미리 규정된 오프셋 범위와 비교한다. 즉, 클록 신호와 피측정 신호의 위상차를 사양과 비교하여 비교 결과를 출력한다. 판정부(400)는, 클록 신호와 피측정 신호의 위상차가 사양 범위 밖인 경우, 양부 판정 결과 신호(501)로서 불합격(페일)을 시스템 제어부(20)에 출력한다. 판정부(400)는, 클록 신호와 피측정 신호의 위상차가 사양 범위 내인 경우에는, 양부 판정 결과 신호(501)로서 합격(패스)을 시스템 제어부(20)에 출력한다. 또한, 판정부(400)는, 클록 신호와 피측정 신호의 위상차가 사양 범위 밖인 경우로, 조건을 바꾸어 재시험하는 경우도, 시스템 제어부(20)에 불합격(페일)을 출력한다.
시스템 제어부(20)는, 불합격(페일)을 수신했을 경우, 마스크 설정부(330) 및 기준 신호 설정부(340)에 대해서 설정의 변경을 출력한다. 시스템 제어부(20)는, 다음의 시험 사이클의 시험에서는, 그 설정에 의해 시험을 실시한다.
도 10은, 본 실시 형태에 관한 시험 장치(100)에서의 개략적인 동작의 플로우 차트를 도시한다. 시스템 제어부(20)는, 시험 패턴 입력에 대한 피시험 디바이스(200)로부터의 피측정 신호(피측정 신호)와 동기하여, 멀티 스트로브 생성부(30)로부터 멀티 스트로브 신호(B)를 판정 회로(34)에 출력한다(S1). 판정 회로(34)의 레벨 검출부(375)는, 피측정 신호의 아날로그 신호값으로부터 디지털 신호값을 취득하여, 취득부(300)에 출력한다(S2). 취득부(300)에서는, 멀티 스트로브 신호(B)에 의해 각 스트로브 신호의 위상에서의 각 신호값을, 변화점 검출부(310)와 기준 신호 선택부(350)에 출력한다.
기준 신호 선택부(350)는, 기준 신호 설정부(340)로 설정된 기준 신호에 따라, 예를 들면, 목적의 변화점을 검출하기 위한 1상째의 스트로브 신호를 선택하여 입력한 각 신호값으로부터 1상째의 신호값을 검출한다. 그리고 기준 신호 선택부(350)는, 검출 결과를 1상째 레벨 신호(401)로서 양부 판정기(370) 및 시스템 제어부(20)에 출력한다(S3).
예를 들면, 첫회의 시험 사이클로 피측정 신호값의 변화점의 수가 불명한 경우, 또는 전회의 시험 사이클에서 피측정 신호값의 변화점이 단독으로 있어, 글리치가 검출되지 않는 경우, 시스템 제어부(20)는, 취득부(300)로 검출된 각 신호값 중 맨 앞(1상째)의 신호값을, 다음 회의 시험 사이클에서의 기준 신호로서 기준 신호 설정부(340)로 설정한다. 또한, 멀티 스트로브 신호의 기대값을 반전하여 이용하는 경우에는, 시스템 제어부(20)는, 마지막 상의 신호값을, 다음 회의 시험 사이클에서의 기준 신호로서 기준 신호 설정부(340)로 설정하여도 된다. 이와 같이, 기준 신호 설정부(340)는, 멀티 스트로브 신호에서의 기준 신호를 얻는 위상을, 그 멀티 스트로브 신호의 맨 앞의 스트로브 신호 또는 마지막 스트로브 신호로 설정할 수 있다.
변화점 검출부(310)는, 취득부(300)로부터 입력받은 각 신호값 가운데, 인접하는 스트로브 신호에 대응하는 신호값이 다른 경우를 검출하는 것으로, 변화점을 검출하여 변화점 검출 신호를 출력한다(S4).
구체적으로는, 최초의 제1 시험 사이클에서는, 마스크 설정부(330)에 의한 마스크의 설정은 불명하기 때문에, 예를 들면, 변화점 마스킹부(320)는 변화점 검출 신호를 모두 통과시켜도 된다.
변화 타이밍 출력부(360)에서는, 변화점 검출부(310)로부터 변화점 마스킹부(320)을 통해서 입력받은 각 변화점 검출 신호로부터, 우선 변화점의 유무를 판정한다(S5). 변화점이 있는 경우(S5: 예)에는, 변화 타이밍 출력부(360)는, 그 변화점이, 예를 들면, 멀티 스트로브 신호에서의 각 스트로브 신호의 몇번째의 신호에 대응하는지에 의해, 어느 위상의 타이밍인지를 검출한다(S6). 변화점이 없는 경우(S5: 아니오)에는, 시험 장치(100)는, 처리를 종료한다.
다음으로, 변화 타이밍 출력부(360)는, 입력받은 변화점 검출 신호로부터, 변화점이 복수로 존재하는지를 판정한다(S7). 변화점이 복수로 존재하는 경우(S7: 예)에는, 변화 타이밍 출력부(360)는, 글리치 검출 신호(403)를 양부 판정기(370) 및 시스템 제어부(20)에 출력한다. 변화점이 복수로 존재하지 않는 경우(S7: 아니오)에는, 변화 타이밍 출력부(360)는, 피측정 신호에서의 1개의 변화점에 대응하는 위상의 타이밍을 검출하여 변화점 위상 신호(402)로서 양부 판정기(370) 및 시스템 제어부(20)에 출력하고 처리를 종료한다(S10).
상기한 단계 S7에서 예의 경우, 시스템 제어부(20)는, 마스크 설정부(330)에 대한 설정이 첫회인지 여부를 판정한다(S8). 단, 마스크 설정부(330)에 대한 설정이 첫회라는 것은, 예를 들면, 상기한 바와 같이 제1 시험 사이클로 변화점 검출부(310)가 모든 변화점 검출 신호를 통과시킨 후의 마스크 설정부(330)에 대해서 설정이 첫회라고 하는 것이다. 첫회 설정인 경우(S8: 예)에는, 시스템 제어부(20)는, 마스크 설정부(330)에, 예를 들면, 맨 앞의 변화점을 유효 변화점으로 하고, 다른 변화점을 무효로 하는 것과 같은 첫회의 유효 변화점의 설정을 수행하고, 다음의 제2 시험 사이클로 진행되어 S1로 돌아온다. 그 경우, 구체적으로는, 시스템 제어부(20)는, 첫회의 유효 변화점의 설정으로서, 멀티 스트로브 신호에서, 맨 앞의 변화점을 검출하는 스트로브 신호에 대응하는 신호값까지는 마스크를 설정하지 않고, 그 이후의 스트로브 신호에 대응하는 신호값에 대해서는 마스크하도록 마스크 설정부(330)로 설정한다.
또한, 시스템 제어부(20)는, 기준 신호 선택부(350)에 대해서도, 마스크가 설정되어 있지 않은 범위로부터 목적의 변화점을 검출하기 위한 1상째의 스트로브 신호를 선택하여 설정한다. 첫회 설정이 아닌 경우(S8: 아니오)에는, 시스템 제어부(20)는, 마스크 설정부(330)에, 전회까지와 다른 유효 변화점의 설정을 실시하고, 또한 기준 신호 선택부(350)에 대해서도, 마스크가 설정되어 있지 않은 범위로부터 목적의 변화점을 검출하기 위한 1상째의 스트로브 신호를 선택하여 설정하고, 다음의 제2 시험 사이클로 진행되어 S1로 돌아온다(S9). 이 경우, 시스템 제어부(20)는, 1상째의 스트로브 신호로서 예를 들면, 맨 앞의 변화점을 유효 변화점으로 하는 경우이면, 마스크가 설정되어 있지 않은 범위의 맨 앞의 스트로브 신호를 선택하여 마스크 설정부(330)로 설정해도 된다.
예를 들면, 단계 S7의 처리로, 제1 시험 사이클에서 복수의 피측정 신호값의 변화점의 존재를 나타내는 글리치가 검출되었을 경우의, 단계 S8의 처리에 대하여 설명한다. 그 경우, 시스템 제어부(20)는, 마스크 설정부(330)에, 예를 들면, 피측정 신호값의 맨 앞의 변화점을 검출 목적의 변화점으로, 나머지의 변화점에 대해서는 마스킹하도록 설정한다. 이에 의해, 제2 시험 사이클에서, 변화점 마스킹부(320)는, 검출 목적인 맨 앞의 변화점 이외의 위상의 스트로브 신호에 의한 변화점 검출부(310)의 검출 결과를 마스크한다. 그 결과, 시스템 제어부(20) 및 마스크 설정부(330)는, 다음 회의 시험 사이클에서, 변화점 마스킹부(320)로부터 검출 목적인 맨 앞의 변화점만을 출력시킬 수 있다.
상기한 실시 형태에서는, 제1 시험 사이클에서는, 마스크 설정부(330)는 변화점 검출 신호를 모두 통과시키는 설정으로, 그 결과로 복수의 변화점이 검출되었을 경우에는, 제2 시험 사이클에서의 마스크 설정부(330)의 설정을 실시하는 경우에 대해 설명했다. 그러나, 예를 들면, 마스크 설정부(330)에 미리 유효로 하는 변화점 검출부(310)을 설정하여 두고, 복수의 변화점이 검출되는 경우에서도, 제1 시험 사이클로, 목적으로 하는 변화점 검출 신호를 얻을 수 있도록 하여도 된다.
도 11은, 본 실시 형태에 관한 시험 장치(100)에서의 변형예의 개략적인 동작의 플로우 차트를 도시한다.
도 11의 플로우 차트에서, 단계 S18은, 도 10의 단계 S8와 같은, 마스크 설정부(330)에 대한 설정이 첫회인지 아닌지를 판정하는 처리이다. 또한, 단계 S19는, 도 10의 단계 S9와 같은 처리이다. 그러나, 본 변형예에서는, 각 시험 사이클의 처리에서 최초에 그러한 처리를 실시한다는 점에서 차이가 난다. 시스템 제어부(20)는, 마스크 설정부(330)에 대한 첫회의 설정인 경우(S18: 예)에는, 미리 설정되어 있는 첫회의 설정을 마스크 설정부(330)에 대해서 설정하여 단계 S1로 진행된다. 시스템 제어부(20)는, 마스크 설정부(330)에 대한 첫회의 설정이 아닌 경우(S18: 아니오)에는, 단계 S19로 전회까지와 다른 유효 변화점의 설정을 수행하고 단계 S1로 진행된다. 단계 S1 내지 단계 S7 및 S10의 처리 내용은, 도 10의 경우와 같지만, 단계 S5에서 아니오의 경우에는, 처리를 종료하지 않고 단계 S19로 돌아와, 전회까지와 다른 유효 변화점의 설정을 수행하는 점에서 차이가 난다.
도 11의 경우의 마스크 설정부(330)는, 제1 시험 사이클에서는, 복수의 변화점 검출부(310a~e) 가운데, 인접하는 2 이상의 스트로브 신호에 따라 취득되는 2이상의 신호값을 입력받는 2 이상의 변화점 검출부(310)를 유효로 한다. 그리고 변화 타이밍 출력부(360)는, 제1 시험 사이클에서 마스크 설정부(330)에 의해 유효로 되는 2 이상의 변화점 검출부(310)을 포함한 제1 그룹에 대하여, 피측정 신호의 변화 타이밍을 검출한다. 인접하는 2 이상의 스트로브 신호에 따라 취득되는 2 이상의 신호값이란, 예를 들면, 도 2의 인접하는 제1 취득부(300a) ~ 제3 취득부(300c)로부터 출력되는 신호값이어도 된다. 또한, 2 이상의 변화점 검출부(310)란, 예를 들면, 상기한 제1 취득부(300a) ~ 제3 취득부(300c)로부터 출력되는 신호값의 경우는, 거기에 대응하는 변화점 검출부(310a~c)이어도 된다. 그 경우, 변화점 검출부(310a~c)를 제1 그룹으로 하여도 된다.
또한, 도 11의 경우의 마스크 설정부(330)는, 다음의 제2 시험 사이클에서는, 복수의 변화점 검출부(310a~e) 가운데, 인접하는 2 이상의 스트로브 신호에 따라 취득되는 2 이상의 신호값을 입력받는, 제1 그룹과는 다른 2 이상의 변화점 검출부(310)를 유효로 한다. 그리고 변화 타이밍 출력부(360)는, 제2 시험 사이클 에서 마스크 설정부(330)에 의해 유효로 되는 2 이상의 변화점 검출부(310)를 포함한 제2 그룹에 대하여, 피측정 신호의 변화 타이밍을 검출한다. 제1 그룹과는 다른 2 이상의 변화점 검출부(310)란, 예를 들면, 상기한 제1 시험 사이클의 경우의 변화점 검출부(310a~c)에 대해서, 변화점 검출부(310d~e)이어도 된다. 그 경우, 변화점 검출부(310d~e)를 제2그룹으로 하여도 된다.
또한, 변화 타이밍 출력부(360)가, 유효로 되는 2 이상의 변화점 검출부(310)이 2 이상의 변화점을 검출한 것에 따라, 글리치를 검출했을 경우, 시스템 제어부(20)는, 마스크 설정부(330)로 설정하는 설정치에 대해서, 유효로 하는 변화점 검출부(310)의 범위를 좁힌다. 시스템 제어부(20)는, 이 처리를 변화 타이밍 출력부(360)이 글리치를 검출한 것에 따라 실시한다. 예를 들면, 도 7(c)의 멀티 스트로브(B)에서, 맨 앞으로부터 6개까지의 스트로브 신호에 대응하는 변화점의 검출 신호를, 시스템 제어부(20)가 마스크 설정부(330)로 설정한다. 그러면, 변화점 검출부(310)의 유효 범위는 좁아진다. 이에 의해, 시스템 제어부(20) 및 마스크 설정부(330)는, 다음 회의 시험 사이클에서, 변화점 마스킹부(320)로부터 검출 목적인 변화점을 출력시키기는 것을 쉽게 할 수 있다.
또한, 글리치를 검출했을 경우에, 예를 들면, 목적의 변화점 보다도 뒤쪽에 목적 외의 변화점이 검출되었을 경우에는, 시스템 제어부(20)는, 양부 판정기(370)로 기준 신호값이 기대값과 일치하는 한편, 변화 타이밍 출력부(360)가 글리치를 검출한 것에 따라, 마스크 설정부(330)를 설정한다. 시스템 제어부(20)는, 마스크 설정부(330)에 대해서, 기준 신호값이 피측정 신호의 변화 전의 신호값을 나타내는 경우에는, 변화 후의 신호값을 입력받는 변화점 검출부(310)를 무효로 하고, 기준 신호값이 피측정 신호의 변화 후의 신호값을 나타내는 경우에는, 변화 전의 신호값을 입력받는 변화점 검출부(310)를 무효로 하는 것과 같이 설정한다. 예를 들면, 도 8(e)의 왼쪽 도면에 맨 앞의 상승 에지가 목적의 변화점인 경우에, 맨 앞의 스트로브 신호(ST1)에 대응하는 신호값이 기대값과 일치하는 기준 신호값인 경우에는, 시스템 제어부(20)는, 도 8(e)의 왼쪽 도면에 스트로브 신호(STn+1)이후의 모든 스트로브 신호에 대응하는 변화점 검출부(310)를 무효로 하는 것과 같이 마스크 설정부(330)로 설정한다. 또한, 신호값이 지터의 영향을 받는 경우에는, 시스템 제어부(20)는, 예를 들면, 스트로브 신호(STn+1)로부터 지터의 영향을 캔슬할 수 있을 것 같은 소정 수만큼 후의 스트로브 신호를 지정하고 그 이후의 스트로브 신호에 대응하는 변화점 검출부(310)를 무효로 하는 것과 같이 마스크 설정부(330)로 설정하여도 된다. 이와 같이 하여도, 시스템 제어부(20) 및 마스크 설정부(330)는, 다음 회의 시험 사이클에서, 변화점 마스킹부(320)로부터 검출 목적인 변화점을 출력시키기는 것을 쉽게 할 수 있다.
또한, 글리치를 검출했을 경우에, 예를 들면, 목적의 변화점 보다도 앞쪽에 목적 외의 변화점이 검출되었을 경우에는, 시스템 제어부(20)는, 기준 신호값이 기대값과 다른 한편, 변화 타이밍 출력부(360)가 글리치를 검출한 것에 따라, 마스크 설정부(330)를 설정한다. 시스템 제어부(20)는, 마스크 설정부(330)에 대해서, 기준 신호값이 피측정 신호의 변화 전의 신호값을 나타내는 경우에는, 변화 전의 신호값을 입력받는 변화점 검출부(310)를 무효로 하고, 기준 신호값이 피측정 신호의 변화 후의 신호값을 나타내는 경우에는, 변화 후의 신호값을 입력받는 변화점 검출부(310)를 무효로 하는 것과 같이 설정한다. 예를 들면, 도 8(f)의 왼쪽 도면에 단계 STSn+1이후의 상승 에지가 목적의 변화점인 경우로, 맨 앞의 변화 후의 스트로브 신호(STn+1)에 대응하는 신호값이 기대값과 일치하지 않는 기준 신호값인 경우에는, 시스템 제어부(20)는, 도 8(f)의 왼쪽 도면에 스트로브 신호(STn+1) 이전의 모든 스트로브 신호에 대응하는 변화점 검출부(310)를 무효로 하는 것과 같이 마스크 설정부(330)로 설정한다. 이 경우도, 신호값이 지터의 영향을 받는 경우에는, 시스템 제어부(20)는, 예를 들면, 스트로브 신호(STn+1)로부터 지터의 영향을 캔슬할 수 있을 것 같은 소정 수만큼 전의 스트로브 신호를 지정하고 그 이전의 스트로브 신호에 대응하는 변화점 검출부(310)를 무효로 하는 것과 같이 마스크 설정부(330)로 설정하여도 된다. 이와 같이 하여도, 시스템 제어부(20) 및 마스크 설정부(330)는, 다음 회의 시험 사이클에서, 변화점 마스킹부(320)로부터 검출 목적인 변화점을 출력시키기는 것을 쉽게 할 수 있다.
이와 같이 하여, 본 실시 형태의 시험 장치(100)에서는, 글리치를 검출했을 경우, 예를 들면, 복수의 시험 사이클의 각각에 있어서, 마스크 설정부(330)에 의해 유효로 되는 2 이상의 변화점 검출부(310)를 포함한 그룹을 복수로 이용하여 변화 타이밍을 검출한다. 그리고, 그 경우의 시험 장치(100)에서는, 어느 하나의 그룹에서 변화 타이밍을 검출했을 경우에, 피측정 신호의 변화 타이밍을 그 검출한 변화 타이밍으로 한다.
도 12는, 본 실시 형태에 관한 시스템 제어부(20)의 하드웨어 구성의 일례를 도시한다. 본 실시 형태에 관한 시스템 제어부(20)는, CPU(600), ROM(610), RAM(620), 통신 인터페이스(630), 하드·디스크·드라이브(640), 플렉시블·디스크·드라이브(650), 및 CD-ROM 드라이브(660)를 구비한다.
CPU(600)는, ROM(610) 및 RAM(620)에 격납된 프로그램에 기초하여 동작하여, 각부의 제어를 수행한다. ROM(610)은, 시스템 제어부(20)의 기동시에 CPU(600)가 실행하는 부트·프로그램 또는 시스템 제어부(20)의 하드웨어에 의존하는 프로그램 등을 격납한다. RAM(620)은, CPU(600)가 실행하는 프로그램 및 CPU(600)가 사용하는 데이타 등을 격납한다. 통신 인터페이스(630)는, 버스 등을 통해서 다른 구성 부분과 통신하거나 통신 네트워크를 통해서 다른 장치와 통신한다. 하드·디스크·드라이브(640)는, 시스템 제어부(20)가 사용하는 프로그램 및 데이타를 격납하고, RAM(620)를 통해서 CPU(600)에 공급한다. 플렉시블·디스크·드라이브(650)는, 플렉시블·디스크(690)로부터 프로그램 또는 데이타를 독출하여, RAM(620)에 제공한다. CD-ROM 드라이브(660)는, CD-ROM(695)으로부터 프로그램 또는 데이타를 독출하여, RAM(620)에 제공한다.
RAM(620)를 통해서 CPU(600)에 제공되는 프로그램은, 플렉시블·디스크(690), CD-ROM(695) 또는 IC 카드 등의 기록 매체에 격납되어 이용자에 의해 제공된다. 프로그램은, 기록 매체로부터 독출되어, RAM(620)을 통해서 시스템 제어부(20)에 인스톨되어 시스템 제어부(20)에서 실행된다.
시스템 제어부(20)에 인스톨되어 실행되고 시험 장치(100)의 기능을 제어하는 프로그램은, 타이밍 발생기(10), 패턴 발생기(12), 파형 성형기(14), 멀티 스트로브 생성부(30) 및 판정 회로(34)를 제어하고, 시험 장치(100)에 상기한 동작을 실시시키는 내용을 포함한다.
이상으로 나타낸 프로그램은, 외부의 기록 매체에 격납되어도 된다. 기록 매체로서는, 플렉시블 디스크(690), CD-ROM(695) 외에, DVD나 PD 등의 광학 기록 매체, MD 등의 광자기 기록 매체, 테이프 매체, IC 카드 등의 반도체 메모리 등을 이용할 수 있다. 또한, 전용 통신 네트워크나 인터넷에 접속된 서버 시스템에 설치한 하드 디스크 또는 RAM 등의 기억 장치를 기록 매체로서 사용하고, 통신 네트워크를 통해서 외부의 네트워크로부터 프로그램을 시스템 제어부(20)에 제공하여도 된다.
이와 같이 하여, 본 실시 형태의 시험 장치(100)에서는, 지터의 변동폭이 큰 경우에서도 1조의 멀티 스트로브 신호로 피측정 신호값의 변화점을 검출할 수 있는 것에 더하여 피측정 신호값의 변화점이 복수로 검출되는 경우에도, 검출 목적의 변화점 이외의 잘못된 변화점을 마스크함으로써 검출하지 않게 할 수 있다.
이상, 본 발명을 실시의 형태를 이용하여 설명하였지만, 본 발명의 기술적 범위는 상기 실시 형태에 기재된 범위에는 한정되지 않는다. 상기 실시 형태에, 다양한 변경 또는 개량을 더하는 것이 가능하다라고 하는 것이 당업자에게 분명하다. 그와 같은 변경 또는 개량을 더한 형태도 본 발명의 기술적 범위에 포함될 수 있는 것이, 청구의 범위의 기재로부터 분명하다.
10 타이밍 발생기
12 패턴 발생기
14 파형 성형기
(10, 12, 14) 시험 신호 공급부
16 판정부
20 시스템 제어부
30 멀티 스트로브 생성부
34 판정 회로
100 시험 장치
200 피시험 디바이스
300 취득부
300a 제1 취득부
300b 제2 취득부
300c 제3 취득부
300d 제4 취득부
300e 제n 취득부
310 변화점 검출부
310a 제1 변화점 검출부
310b 제2 변화점 검출부
310c 제3 변화점 검출부
310d 제4 변화점 검출부
310e 제n 변화점 검출부
320 변화점 마스킹부
320a 제1 변화점 마스킹부
320b 제2 변화점 마스킹부
320c 제3 변화점 마스킹부
320d 제4 변화점 마스킹부
320e 제n 변화점 마스킹부
330 마스크 설정부
340 기준 신호 설정부
350 기준 신호 선택부
360 변화 타이밍 출력부
360a DQ측 변화 타이밍 출력부
360b DQS측 변화 타이밍 출력부
370 양부 판정기
375 레벨 검출부
380 차분기
390 위상차 오프셋 비교부
400 판정부
401 1상째 레벨 신호
402 변화점 위상 신호
402a DQ측 변화점 위상 신호
402b DQS측 변화점 위상 신호
403 글리치 검출 신호
405 위상차 신호
501 양부 판정 결과 신호
600 CPU
610 ROM
620 RAM
630 통신 인터페이스
640 하드·디스크·드라이브
650 플렉시블·디스크·드라이브
660 CD-ROM 드라이브
690 플렉시블·디스크
695 CD-ROM

Claims (8)

  1. 서로 위상이 다른 복수의 스트로브 신호를 생성하는 멀티 스트로브 생성부;
    상기 복수의 스트로브 신호의 각각의 타이밍에서의 피측정 신호의 신호값을 각각 취득하는 복수의 취득부;
    인접하는 2개의 스트로브 신호에 따라 취득된 2개의 신호값이 다른 경우에, 해당 2개의 스트로브 신호의 사이에 상기 피측정 신호의 변화점이 있는 것을 검출하는 복수의 변화점 검출부;
    상기 복수의 변화점 검출부 가운데, 유효로 하는 상기 변화점 검출부를 설정하는 마스크 설정부; 및
    유효로 되는 상기 변화점 검출부의 출력에 기초하여, 상기 피측정 신호의 변화 타이밍을 출력하는 변화 타이밍 출력부;
    를 포함하는 검출 장치.
  2. 제1항에 있어서,
    상기 복수의 취득부에 의해 취득된 복수의 신호값 가운데 어느 하나의 신호값을, 상기 피측정 신호의 변화 전 또는 변화 후의 값을 나타내는 기준 신호값으로 하는지를 설정하는 기준 신호 설정부; 및
    상기 복수의 신호값중에서 상기 기준 신호값을 선택하여 출력하는 기준 신호 선택부;
    를 더 포함하는,
    검출 장치.
  3. 제2항에 있어서,
    상기 기준 신호 설정부는, 상기 마스크 설정부에 의해 유효로 설정된 상기 변화점 검출부에 입력되는 신호값 가운데, 대응하는 스트로브 신호의 위상이 맨 앞 또는 최후인 신호값을, 상기 기준 신호값으로 설정하는,
    검출 장치.
  4. 제2항에 있어서,
    제1 시험 사이클에서,
    상기 마스크 설정부는, 상기 복수의 변화점 검출부 가운데, 인접하는 2 이상의 스트로브 신호에 따라 취득되는 2 이상의 신호값을 입력받는 2 이상의 상기 변화점 검출부를 유효로 하고,
    상기 변화 타이밍 출력부는, 상기 제1 시험 사이클에서 상기 마스크 설정부에 의해 유효로 되는 2 이상의 상기 변화점 검출부를 포함한 제1 그룹에 대하여, 상기 피측정 신호의 변화 타이밍을 검출하고,
    제2 시험 사이클에서,
    상기 마스크 설정부는, 상기 복수의 변화점 검출부 가운데, 인접하는 2 이상의 스트로브 신호에 따라 취득되는 2 이상의 신호값을 입력받는 상기 제1 그룹과는 다른 2 이상의 상기 변화점 검출부를 유효로 하고,
    상기 변화 타이밍 출력부는, 상기 제2 시험 사이클에서 상기 마스크 설정부에 의해 유효로 되는 2 이상의 상기 변화점 검출부를 포함한 제2 그룹에 대하여, 상기 피측정 신호의 변화 타이밍을 검출하는,
    검출 장치.
  5. 제2항에 있어서,
    상기 변화 타이밍 출력부는, 유효로 되는 2 이상의 상기 변화점 검출부가 2이상의 변화점을 검출한 것에 따라, 글리치를 검출하고,
    상기 마스크 설정부는, 상기 변화 타이밍 출력부가 글리치를 검출한 것에 따라, 유효로 하는 상기 변화점 검출부의 범위를 좁히는,
    검출 장치.
  6. 제5항에 있어서,
    상기 기준 신호값이 기대값와 일치하는 한편, 상기 변화 타이밍 출력부가 글리치를 검출한 것에 따라, 상기 마스크 설정부는, 상기 기준 신호값이 상기 피측정 신호의 변화 전의 신호값을 나타내는 경우에는 변화 후의 신호값을 입력받는 상기 변화점 검출부를 무효로 하고, 상기 기준 신호값이 상기 피측정 신호의 변화 후의 신호값을 나타내는 경우에는 변화 전의 신호값을 입력받는 상기 변화점 검출부를 무효로 하는,
    검출 장치.
  7. 제5항에 있어서,
    상기 기준 신호값이 기대값과 다른 한편, 상기 변화 타이밍 출력부가 글리치를 검출한 것에 따라, 상기 마스크 설정부는, 상기 기준 신호값이 상기 피측정 신호의 변화 전의 신호값을 나타내는 경우에는 변화 전의 신호값을 입력받는 상기 변화점 검출부를 무효로 하고, 상기 기준 신호값이 상기 피측정 신호의 변화 후의 신호값을 나타내는 경우에는 변화 후의 신호값을 입력받는 상기 변화점 검출부를 무효로 하는,
    검출 장치.
  8. 피시험 디바이스를 시험하는 시험 장치에 있어서,
    상기 피시험 디바이스에 대해서 시험 신호를 공급하는 시험 신호 공급부; 및
    상기 피시험 디바이스가 상기 시험 신호에 따라 출력하는 피측정 신호에 기초하여, 상기 피시험 디바이스의 양부를 판정하는 판정부;
    를 포함하고,
    상기 판정부는,
    서로 위상이 다른 복수의 스트로브 신호를 생성하는 멀티 스트로브 생성부;
    상기 복수의 스트로브 신호의 각각의 타이밍에서의 피측정 신호의 신호값을 각각 취득하는 복수의 취득부;
    인접하는 2개의 스트로브 신호에 따라 취득된 2개의 신호값이 다른 경우에, 해당 2개의 스트로브 신호의 사이에 상기 피측정 신호의 변화점이 있는 것을 검출하는 복수의 변화점 검출부;
    상기 복수의 변화점 검출부 가운데, 유효로 하는 상기 변화점 검출부를 설정 하는 마스크 설정부;
    유효로 되는 상기 변화점 검출부의 출력에 기초하여, 상기 피측정 신호의 변화 타이밍을 출력하는 변화 타이밍 출력부; 및
    상기 피측정 신호의 변화 타이밍에 기초하여, 상기 피시험 디바이스의 양부를 판정하는 양부 판정기;
    를 포함하는,
    시험 장치.
KR1020107001936A 2007-06-27 2007-06-27 검출 장치 및 시험 장치 KR20100034030A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2007/062925 WO2009001451A1 (ja) 2007-06-27 2007-06-27 検出装置及び試験装置

Publications (1)

Publication Number Publication Date
KR20100034030A true KR20100034030A (ko) 2010-03-31

Family

ID=40161590

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107001936A KR20100034030A (ko) 2007-06-27 2007-06-27 검출 장치 및 시험 장치

Country Status (6)

Country Link
US (1) US7840858B2 (ko)
JP (1) JP5143836B2 (ko)
KR (1) KR20100034030A (ko)
DE (1) DE112007003570T5 (ko)
TW (1) TWI386666B (ko)
WO (1) WO2009001451A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101375760B1 (ko) * 2011-05-27 2014-03-19 가부시키가이샤 어드밴티스트 시험 장치 및 시험 방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010058441A1 (ja) * 2008-11-19 2010-05-27 株式会社アドバンテスト 試験装置、試験方法、および、プログラム
US7965093B2 (en) 2009-02-13 2011-06-21 Advantest Corporation Test apparatus and test method for testing a device under test using a multi-strobe
US20110054827A1 (en) * 2009-08-26 2011-03-03 Advantest Corporation, a Japanese Corporation Test apparatus and method for modulated signal
TWI552098B (zh) * 2012-07-17 2016-10-01 Chunghwa Telecom Co Ltd Electronic billboarding system based on inter - party relationship judgment
US9575114B2 (en) * 2013-07-10 2017-02-21 Elite Semiconductor Memory Technology Inc. Test system and device
US9003244B2 (en) * 2013-07-31 2015-04-07 International Business Machines Corporation Dynamic built-in self-test system
US9244126B2 (en) * 2013-11-06 2016-01-26 Teradyne, Inc. Automated test system with event detection capability
JP6883482B2 (ja) * 2016-08-26 2021-06-09 エイブリック株式会社 センサ回路

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5526286A (en) * 1994-02-16 1996-06-11 Tektronix, Inc. Oversampled logic analyzer
US6182233B1 (en) * 1998-11-20 2001-01-30 International Business Machines Corporation Interlocked pipelined CMOS
JP4118463B2 (ja) * 1999-07-23 2008-07-16 株式会社アドバンテスト タイミング保持機能を搭載したic試験装置
JP3519329B2 (ja) * 1999-11-30 2004-04-12 シャープ株式会社 半導体試験装置
US6629274B1 (en) * 1999-12-21 2003-09-30 Intel Corporation Method and apparatus to structurally detect random defects that impact AC I/O timings in an input/output buffer
US6477674B1 (en) * 1999-12-29 2002-11-05 Intel Corporation Method and apparatus for conducting input/output loop back tests using a local pattern generator and delay elements
JP2002082830A (ja) * 2000-02-14 2002-03-22 Mitsubishi Electric Corp インターフェイス回路
US6377065B1 (en) * 2000-04-13 2002-04-23 Advantest Corp. Glitch detection for semiconductor test system
KR100425446B1 (ko) * 2001-04-27 2004-03-30 삼성전자주식회사 캘리브레이션 될 소정의 클럭신호를 선택하는클럭선택회로를 구비하는 반도체 메모리 장치의 입력회로및 소정의 클럭신호를 선택하는 방법
WO2002103379A1 (fr) * 2001-06-13 2002-12-27 Advantest Corporation Instrument destine a tester des dispositifs semi-conducteurs et procede destine a tester des dispositifs semi-conducteurs
JP4859854B2 (ja) * 2001-06-13 2012-01-25 株式会社アドバンテスト 半導体デバイス試験装置、及び半導体デバイス試験方法
JP4279489B2 (ja) * 2001-11-08 2009-06-17 株式会社アドバンテスト タイミング発生器、及び試験装置
JP4251800B2 (ja) * 2001-11-08 2009-04-08 株式会社アドバンテスト 試験装置
JP4152710B2 (ja) * 2002-10-01 2008-09-17 株式会社アドバンテスト ジッタ測定装置、及び試験装置
US7406646B2 (en) * 2002-10-01 2008-07-29 Advantest Corporation Multi-strobe apparatus, testing apparatus, and adjusting method
JP4002811B2 (ja) * 2002-10-04 2007-11-07 株式会社アドバンテスト マルチストローブ生成装置、試験装置、及び調整方法
JP4429625B2 (ja) * 2003-04-25 2010-03-10 株式会社アドバンテスト 測定装置、及びプログラム
JP4284527B2 (ja) * 2004-03-26 2009-06-24 日本電気株式会社 メモリインターフェイス制御回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101375760B1 (ko) * 2011-05-27 2014-03-19 가부시키가이샤 어드밴티스트 시험 장치 및 시험 방법
US8898531B2 (en) 2011-05-27 2014-11-25 Advantest Corporation Test apparatus and test method

Also Published As

Publication number Publication date
JPWO2009001451A1 (ja) 2010-08-26
US20090006025A1 (en) 2009-01-01
TWI386666B (zh) 2013-02-21
TW200900713A (en) 2009-01-01
JP5143836B2 (ja) 2013-02-13
WO2009001451A1 (ja) 2008-12-31
US7840858B2 (en) 2010-11-23
DE112007003570T5 (de) 2010-08-26

Similar Documents

Publication Publication Date Title
KR20100034030A (ko) 검출 장치 및 시험 장치
JP4451189B2 (ja) 試験装置、位相調整方法、及びメモリコントローラ
KR100997086B1 (ko) 지터측정장치 및 시험장치
US8278961B2 (en) Test apparatus and test method
US7307895B2 (en) Self test for the phase angle of the data read clock signal DQS
KR100995812B1 (ko) 시험 장치, 시험 방법, 및 프로그램
KR101095642B1 (ko) 시험 장치
US7283920B2 (en) Apparatus and method for testing semiconductor device
JPWO2007129386A1 (ja) 試験装置および試験方法
US7782064B2 (en) Test apparatus and test module
US7532994B2 (en) Test apparatus, test method, electronic device manufacturing method, test simulator and test simulation method
US7222273B2 (en) Apparatus and method for testing semiconductor memory devices, capable of selectively changing frequencies of test pattern signals
JP4477450B2 (ja) タイミング発生器、試験装置、及びスキュー調整方法
JP2008020246A (ja) 試験装置、シフト量測定装置およびシフト量測定方法
US7206985B2 (en) Method and apparatus for calibrating a test system for an integrated semiconductor circuit
JP4002471B2 (ja) 試験装置
JPWO2007091413A1 (ja) 変化点検出回路、ジッタ測定装置、及び試験装置
JP3934384B2 (ja) 半導体デバイス試験装置
KR101228167B1 (ko) 프로그램, 시험 장치, 및 시험 방법
KR20070067110A (ko) 파형 정형 회로 및 이 파형 정형 회로를 구비한 반도체시험 장치
JP3609780B2 (ja) ジッタ測定装置及び方法、並びにこのジッタ測定装置を備えた半導体集積回路試験装置
US11906583B2 (en) Method and measurement instrument for testing a device under test
JP5066189B2 (ja) 試験装置、試験方法、およびプログラム
JP2002323539A (ja) 半導体試験装置とその補正方法
JP2021081430A (ja) 試験測定装置及びエラー検出方法

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application