KR20100016328A - 무솔더 발광 다이오드 어셈블리 - Google Patents

무솔더 발광 다이오드 어셈블리 Download PDF

Info

Publication number
KR20100016328A
KR20100016328A KR1020097023294A KR20097023294A KR20100016328A KR 20100016328 A KR20100016328 A KR 20100016328A KR 1020097023294 A KR1020097023294 A KR 1020097023294A KR 20097023294 A KR20097023294 A KR 20097023294A KR 20100016328 A KR20100016328 A KR 20100016328A
Authority
KR
South Korea
Prior art keywords
leds
cathode
anode
base
led
Prior art date
Application number
KR1020097023294A
Other languages
English (en)
Inventor
요셉 씨. 프젤스태드
Original Assignee
오컴 포트폴리오 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오컴 포트폴리오 엘엘씨 filed Critical 오컴 포트폴리오 엘엘씨
Publication of KR20100016328A publication Critical patent/KR20100016328A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21K—NON-ELECTRIC LIGHT SOURCES USING LUMINESCENCE; LIGHT SOURCES USING ELECTROCHEMILUMINESCENCE; LIGHT SOURCES USING CHARGES OF COMBUSTIBLE MATERIAL; LIGHT SOURCES USING SEMICONDUCTOR DEVICES AS LIGHT-GENERATING ELEMENTS; LIGHT SOURCES NOT OTHERWISE PROVIDED FOR
    • F21K9/00—Light sources using semiconductor devices as light-generating elements, e.g. using light-emitting diodes [LED] or lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/202—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using self-supporting metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

발광 다이오드(LED) 어셈블리 형태의 전자 디바이스가 개시된다. 복수의 LED들이 제공되며, 여기서 각각의 LED는 애노드 및 캐소드를 가진다. 베이스는 이 복수의 LED들을 실질적으로 고정된 관계로 유지시킨다. 하나 이상의 애노드 컨덕터들 각각이 솔더 물질을 전혀 포함하지 않는 특징적인 방식으로 하나 이상의 LED 애노드들에 전기적으로 연결된다. 유사하게, 하나 이상의 캐소드 컨덕터들 각각은 솔더 물질을 전혀 포함하지 않는 특징적인 방식으로 하나 이상의 LED 캐소드들에 전기적으로 연결된다.

Description

무솔더 발광 다이오드 어셈블리{LIGHT-EMITTING DIODE ASSEMBLY WITHOUT SOLDER}
본 발명은 일반적으로 발광 다이오드(LED) 어레이 및 그것의 어셈블리에 관한 것이며, 특히 솔더를 사용하지 않은 발광 다이오드 어레이 및 어셈블리에 관한 것이나, 이에 제한되지는 않는다.
전자 제품들의 어셈블리, 즉 보다 구체적으로 인쇄 회로 기판에 조립된 전자 부품들의 영구적인 어셈블리는, 전자 산업의 초기부터, 비교적 저온의 납 합금(예를 들어, 주석/리드 또는 Sn63/Pb37)류를 사용해왔다. 그 이유는 여러가지이지만, 가장 중요한 이유는 인쇄 회로 기판과 많은 전자 부품들의 리드들 사이에 수천개의 전기적 배선들을 대량 결합하는 것이 용이하기 때문이었다.
리드는 매우 유독성의 물질이며, 리드에 노출되는 것은 광범위한, 잘 알려진 건강상의 부작용을 발생시킬 수 있다. 이와 관련하여 중요한 점은, 솔더링 공정에서 발생되는 연기가 인체에 유해하다는 것이다. 솔더링 공정은 리드 산화물(리드 기반의 솔더)과 수지(colophony)(솔더 플럭스로 부터의 수지)의 조합인 연기(fume)를 생성할 수 있다. 이 성분들 각각은 잠재적으로 위험한것으로 알려져왔다. 더욱이, 전자 제품에서 리드의 양이 감소되면, 채굴 및 제련에 대한 압박도 감소될 것 이다. 리드 채굴은 지역의 물 공급을 오염시킬 수 있다. 제련은 공장, 근로자, 그리고 환경 오염을 야기할 수 있다.
리드 스트림을 감소시키는 것은 또한 폐기되는 전자 디바이스들에서 리드의 양을 감소시켜주며, 매립지 및 다른 덜 안전한 곳들의 리드 레벨을 낮춰준다. 중고 전자제품들의 재활용 비용 및 곤란성, 그리고 폐기물 수출에 관한 느슨한 규정으로 인하여, 많은 양의 중고 전제제품들이 낮은 환경 기준 및 열악한 근로 조건을 가진 중국, 인도, 케냐와 같은 나라들로 수출된다.
따라서, 주석/리드 솔더를 줄이기 위한 시장의 압력 및 입법적 압력이 존재한다. 특히, 제품 내 유해물질 포함 금지에 관한 지침(일반적으로 유해물질 사용제한 지침 또는 RoHS로 지칭됨)이 2003년 2월 EU에 의해 도입되었다. RoHS 지침은 2006년 7월 1일자로 시행되었으며, 각 가입국에서 강제되고 법률로 제정되도록 요구되고 있다. 이 지침은 다양한 종류의 전자 제품 및 전자 장비의 제조에 있어서, 납을 포함한 6가지 유해 물질들의 사용을 규제하고 있다. 그것은 전자 제품들의 수거, 재활용 그리고 재생의무 목표율을 규정한 폐전기전자제품 처리지침(WEEE) 2002/96/EC과 밀접하게 관련되며, 많은 양의 유독성 전자 디바이스 폐기물 문제를 해결하기 위한 입법 발의의 일부이다.
RoHS는 모든 전자 장비들에서 리드의 사용을 금지하지는 않는다. 의학 장비와 같은 높은 신뢰성을 요구하는 특정 디바이스에서는, 계속적으로 리드 합금을 사용하는 것이 허용된다. 따라서, 전자 제품들에서의 리드는 계속해서 고려의 대상이다. 전자 산업은 주석/리드 솔더에 대한 실용적 대체물을 찾아왔다. 현재 사용되는 가장 일반적인 대체물은 주석(Sn), 은(Ag), 그리고 구리(Cu)를 포함한 합금인 SAC 종들이다.
SAC 솔더 또한 심각한 환경적인 영향을 가진다. 예를 들어, 주석 채굴은 국가적 및 세계적으로 재앙이다. 많은 주석 매장량이 아마존 우림에서 발견된다. 브라질에서, 이것은 도로 개설, 산림 개간, 원주민의 퇴거, 토양 퇴화(soil degradation), 그리고 댐의 건설, 찌꺼기 연못(tailing pond), 제방, 그리고 제련 작업을 이끌어왔다. 아마도, 브라질에서 주석 채굴의 가장 심각한 영향은 강 및 지류(creek)가 침니(silt)로 막히는 것이다. 이러한 퇴화는 동물 및 식물의 생태 프로파일을 영구히 변형시키고 유전자 은행(gean bank)를 파괴하며, 토양 구조를 변경시키고, 페스트와 질병을 발생시키고, 회복할 수 없는 생태학적 손실을 일으킨다.
브라질의 환경 관리실패로 인한 세계적인 생태학적 문제들는 잘 알려져 있다. 이 문제들의 범위는 우림의 파괴로 인한 지구 온난화의 압박에서부터 동물 및 식물의 생태 파괴에 의한 제약 산업의 장기적 파괴에까지 이른다. 브라질에서의 채굴은 단순히 산업의 파괴적 영향의 일례이다. 많은 매장량 및 그 채굴 작업은 또한, 경제적 발전을 향한 태도가 생태적 보호에 대한 고려보다 우선하는 개발도상 국가들인 인도, 말레이시아, 그리고 중국에서도 존재한다.
SAC 솔더는 추가적인 문제점을 가진다. 그것들은 고온을 요구하며, 에너지를 낭비하고, 쉽게 부서지며, 신뢰성 문제를 야기한다. 그 융해 온도(melting temperature)는 부품들과 회로 기판이 손상될 수 있게끔 하는 온도이다. 이는 LED 와 같은 특정 타입의 발광 소자들에서 중요한 문제인데, 그 이유는 사용된 에폭시들의 융해 온도가, 어셈블리를 위해 요구되는 온도를 견디기 어렵기 때문이다. 더욱이, 작동중인 부품들로부터 열을 빼내기 위해 사용되는 열 방출 기판들(heat spreading substrates)에 디바이스를 조립하는 것운 특히 까다롭다.
개별적인 합금 성분 화합물들의 정확한 양은 여전히 연구중이며, 그 장기적 안정성도 알려지지 않았다. 더욱기, SAC 솔더 공정들은 단락부(short)(예를 들어, 주석 단결정)들 및 표면이 적절하게 준비되지 않은 경우에는 개방부(open)들을 형성하기 쉽다. 주석/리드 솔더가 사용되든지 SAC 종이 사용든지간에, 고밀도의 금속은 회로 조립품들의 무게 및 높이 모두를 증가시킨다.
그러므로, 솔더링 공정과 그것의 부대적인 환경적, 실제적인 결점들을 대체할 필요가 있다.
솔더 합금들이 가장 일반적이지만, 전도성 접착제의 형태인 소위 "폴리머 솔더"와 같은 다른 결합 물질들이 제시 및/또는 사용되어왔다. 더욱이, 부품들에 대한 소켓을 제공함으로써 연결부들을 별개로 만들려는 노력이 있어왔다. 또한, 일정하게 인가되는 힘 또는 압력을 필요로 하는 다양한 탄력성 접촉 구조들로 설명된 전력 및 신호 운반 컨덕터들을 연결하기 위하여 개발된 전기전자 커넥터들도 있다.
동시에, 보다 많은 전자소자들을 보다 작은 부피 내에 넣으려는 계속적인 노력이 있어왔다. 그 결과, 최근 몇년에 걸쳐, Z 또는 수직 축에서의 어셈블리 사이즈를 감소시기 위하여 패키지 내에 집적 회로(IC) 칩을 적층하는 다양한 방법들 및 IC 패키지들 자체를 적층하는 다양한 방법들에 대한 관심이 계속되어왔다.
또한, 특정 부품들(대개는 수동 소자들(passive devices))을 회로 보드 내부에 매립함으로써 PCB 위의 표면에 장착된 부품들의 수를 감소시키기 위한 지속적인 노력이 있어왔다.
IC 패키지들의 생성시, 패키지되지 않은 IC 디바이스들을 직접 기판 내부에 배치하고 드릴링 또는 도금으로 그것들을 직접 칩 접촉부들과 상호연결함으로써 능동 소자들을 매립하려는 노력이 있어왔다. 그러한 해법들은 특정 애플리케이션들에서는 이점을 제공하지만, 칩의 입력/출력(I/O) 단자들이 매우 작을 수 있으며 그러한 연결들을 정확하게 만드는것은 매우 어려운 도전과제이다. 이 방법은 LED에 대해서는 덜 실용적인데, 그 이유는 LED들은 그것들이 동작하는지를 결정하기 전에 먼저 패키지되어야만 하기 때문이다. 더욱이, 제조 후 디바이스가 번 인 테스트(burn in testing)를 성공적으로 통과하지 못할 수 있으며, 이는 완성후 총체적인 노력을 무의미한 것으로 만든다.
LED와 같이 고밀도로 패키지된 반도체 디바이스는 어셈블리의 신뢰성을 감소시킬 수 있는 높은 에너지 밀도를 생성할 수 있으므로, 또 다른 고려 영역은 열의 관리이다.
따라서, 본 발명의 목적은 개선된 발광 다이오드(LED) 어셈블리를 제공하는 것이다.
간단히 말하면, 본 발명의 한가지 바람직한 실시예는 발광 다이오드(LED) 어셈블리 형태의 전자 디바이스이다. 일 세트의 복수의 LED들이 제공되며, 여기서 각각의 LED는 애노드 및 캐소드를 가진다. 베이스는 LED들을 실질적으로 고정적인 관계로로(fixed relationship) 유지시키며, 솔더 물질을 전혀 포함하지 않는 방식으로 하나 이상의 애노드 컨덕터들이 하나 이상의 LED 애노드들에 전기적으로 연결된다. 이와 유사하게, 하나 이상의 캐소드 컨덕터들 각각이 또한 솔더 물질을 전혀 포함하지 않는 방식으로 하나 이상의 LED 캐소드들에 전기적으로 연결된다.
간단히 말하면, 본 발명의 또 다른 바람직한 실시예는 복수의 발광 다이오드들(LED들)의 어셈블리를 만들기 위한 방법이며, 여기서 각각의 LED는 애노드 및 캐소드를 가진다. LED들은 베이스에 실질적으로 고정된 관계로 부착된다. 상기 LED 애노드들 각각은 애노드 컨덕터에 전기적으로 연결되며, 하나 이상의 애노드 컨덕터들이 존재할 수 있고 그것들을 애노드들에 연결하는 것은 솔더 물질을 전혀 포함하지 않는 방식으로 행해진다. 유사하게, LED 캐소드들 각각은 캐소드 컨덕터들에 전기적으로 연결되며, 또한, 하나 이상의 캐소드 컨덕터들이 존재할 수 있고, 그것들을 캐소드들에 연결하는 것 또한 솔더 물질을 전혀 포함하지 않는 방식으로 행해진다.
본 발명의 전체적인 이점들은, LED 어셈블리들에서 솔더를 사용하지 않는 것과 LED 어셈블리들의 제조시 솔더링을 하지 않는 것으로부터 도출된다.
솔더를 사용하지 않는 것의 이점은, 솔더 내의 금속들이 LED 어셈블리들에서 더 이상 필요하지 않다는 것이다. 종래에, 이 금속들은 단순히 비싼 경향이 있어왔다. 그러나, 특히 본 발명의 관심사는, 본 발명이 LED 어셈블리들의 환경 비용을 줄여줄 수 있다는 것이다. 채굴, 제련(refining), 그리고 궁극적으로 솔더 내에 금속을 배치하는 것 모두 이러한 작업들에 어떤 방식으로든 관련되어있는 사람들, 그리고 환경에 해롭다.
LED 어셈블리들을 만드는데에 솔더링을 사용하지 않는 것의 이점은 그것에 관련된 비용 및 직간접적 조작들이 더 이상 필요하지 않다는 것이다. 솔더링은 반드시 솔더링되고 있는 작업물(work pieces)을 가열하는 것을 수반한다. LED 어셈블리들의 경우, 열이 어셈블리들리의 소자들을 손상시키는 경향이 있으며, 특히 솔더링 공정에서 열을 가하고 제거하는 것은 LED 어셈블리들에 응력을 가하며 LED 어셈블리들을 더욱 손상시키는 경향이 있다. 또한, 솔더링이 완료되면, 때때로 고가의 화학약품을 사용한 하나 이상의 세정 단계들이 빈번하게 요구되며, 환경적인 손상을 주는 경향도 있다.
LED 어셈블리들을 만드는데에 솔더 및 솔더링을 사용하지 않는 것의 또 다른 이점은, 결과제품이 보다 컴팩트(compact)하게 만들어질 수 있다는 것이다. LED의 단자들 및 그것들의 전력 공급 컨덕터들과 같은 작업물들 사이의 솔더가 어느정도의 공간을 점유해야만 하기때문에, 솔더를 사용하지 않는 것은 이 공간을 비워줄 수 있다. 추가적으로, 솔더가 액체일때의 표면 장력(surface tension) 및 유동 효과(flow effect)는 궁극적으로 작업물들의 접합점(junctures)에 꼭 필요한 것보다 더 많은 공간을 솔더가 점유하게 하므로, 솔더 연결이 "두꺼워(fat)"지는 경향이 있다. 그러므로, 본 발명의 사용은 부품 "풋프린트(footprints)"를 과도하게 크게할 필요성을 없애줄 수 있다.
본 발명의 이러한 목적들과 다른 목적들 그리고 이점들은, 본 명세서에서 기술되고 도면들에 도시된 것과 같은 바람직한 실시예의 산업적 적용가능성 및 본 발명을 수행하는데에 현재 가장 잘 알려진 방식에 대한 설명으로, 당업자들에게 명백해질 것이다.
본 발명의 목적은 첨부의 도면들과 함께 하기의 상세한 설명으로부터 명백해질 것이다.
도 1(배경 기술)은 종래의 LED 어셈블리들 또는 본 발명에 따른 LED 어셈블리들에서 사용될 수 있는 일반적인 LED의 단면도이다.
도 2(종래 기술)는 도 1의 LED를 포함하는 종래의 LED 어셈블리의 단면도이다.
도 3은 본 발명에 따른 LED 어셈블리의 단면도이다.
도 4는 본 발명에 따른 대안적인 LED 어셈블리의 단면도이다.
도 5는 본 발명에 따른 더 큰 LED 어셈블리의 단면도이다.
도 6a-b는 본 발명에 따른 더 큰 LED 어셈블리의 도면이고, 여기서 도 6a는 LED 어셈블리의 평면도이며, 도 6b는 LED 어셈블리의 측단면도이다.
도 7a-b는 본 발명에 따른 큰 삼차원 LED 어셈블리를 투사적으로 도시하며, 여기서 도 7a는 일반적인 소자 관계들을 표시하고, 도 7b는 부분적으로 분해된 LED 어셈블리를 표시한다.
도 8a-j는 일련의 제조 단계들에서의 LED 어셈블리의 단면도들이다.
도 9a-e는 일련의 제조 단계들에서의 대안적인 LED 어셈블리의 단면도들이 다.
다양한 도면들에서, 유사한 참조부호들은 유사한 소자들 또는 단계들을 나타내기 위하여 사용되었다.
본 발명의 바람직한 실시예는 발광 다이오드(LED) 어셈블리이다. 본 명세서의 다양한 도면들, 그리고 특히, 도 3에서 도시되는 바와 같이, 본 발명의 바람직한 실시예들이 일반적인 참조 부호(100, 200, 300, 400, 500, 600, 그리고 700)들에 의해 표시된다.
도 1(배경 기술)은 종래의 LED 어셈블리들 또는 본 발명에 따른 LED 어셈블리들에서 모두 사용될 수 있는 단면도이다. LED(10)는 복수의 역할들을 하는 바디(12)를 가진다. 예를 들어, 바디(12)는 LED(10)의 다른 소자들을 고정 관계로 물리적으로 유지시킨다. 이는 LED(10)의 내부 소자들을 손상으로부터 보호하고, 필요에 따라 LED(10)의 외부에서 통신하는 소자들을 배치하고, 그리고 일반적으로 LED(10)를 LED 어셈블리 내부에 장착할 때 LED(10)를 다루기 쉽게 해주는 역할을 한다. 바디(12)는 또한 LED(10)가 방출하는 광파장을 일반적으로 통과시키도록 광학적으로 기능한다. 이를 위하여, 바디(12)는 특히, 빛이 LED(10)로부터 주로 방출되는 페이스(14)를 가진다. 페이스(14)에서, 바디(12)는 빛을 제어(direct)하기 위한 렌즈 및/또는 외부의 빛 수신 소자(예를 들어, 광섬유)와 짝을 이루게(mate)하기 위한 하우징과 같은 피쳐들(도시되지 않음)을 선택적으로 포함할 수 있다. 바디(12)는 또한 LED(10)의 내부 소자들로부터 외부로 열을 전도(conduct)시키는 역 할을 할 수 있다. 역사적으로, 이 열 전도 역할은 일반적으로 중요한 것이 아니었지만, 이제는 변하고 있다(특히, 최근의 고 전력 LED 애플리케이션들을 위하여). 이러한 역할들 모두를 고려하여, LED(10)의 바디(12)는 일반적으로 플라스틱 단일 물질(plastic single material)이며, 유리, 수정 또는 혼합 물질 또한 때때로 사용된다.
바디(12)가 아닌 LED(10)의 외부 소자들은 애노드(16) 및 캐소드(18)이다. LED(10)의 내부 소자들은 상부 접촉부(top contact)(20), P-층(22), P-N 정션(24), N-층(26), 그리고 바닥 접촉부(bottom contact)(28)이다. 도 1에 도시된 LED(10)에서, 상부 접촉부(20)를 애노드(16)에 연결하는 애노드 리드(30)가 추가적으로 제공되며, 바닥 접촉부(28)는 캐소드(18)의 필수구성요소이다. 도 1에서, 애노드(16) 및 캐소드(18)은 접촉부들(또는 "패드들" 또는 "단자들")로서 도시되나, 이것이 모든 LED에 대해 그러한 것은 아니며 리드들(또는 "배선들(wires)") 또한 공통적인 것이다. 이러한 것들 때문에, LED(10)는 단지 일반적인 LED들의 대표도임에 유의해야 한다.
동작시, LED(10)는 애노드(16)내부로의 전류(애노드 리드(30)를 통하여 상부 접촉부(20)로 그리고 P-층(22) 내부로, P-N 정션(24)을 거쳐, N-층(26) 내부로 그리고 바닥 접촉부(28) 그리고 캐소드(18) 바깥쪽까지의 전류)를 수용한다. 이는 LED(10)가 그것의 특징적인 방식으로 평면 P-N 정션(24) 내에서 빛을 생성하게 해준다. 이러한 LED(10)의 단면 방출(edge-emitting) 특성이, 빛이 더욱 최적으로 LED(10)의 페이스(14) 외부로 향하도록 바디를 설계하는 것(또는 그것에 추가적인 구조를 더하는 것)의 동기가 될 수 있음을 주목해야 한다.
도 2(종래 기술)는 도 1의 LED(10)를 포함하는 종래의 LED 어셈블리(60)의 단면도이다. 여기서, LED 어셈블리(50)는 일반적으로 제조되고 사용되는 것과 같이 배향되었으며, LED(10)의 발광 페이스(14)가 위쪽을 향한다.
이러한 배향에서, LED 어셈블리(50)는 이제 일반적으로 상향식으로(bottom up) "쌓이는(built)" 것으로 기술된다. 도시된 것과 같은 애노드 트레이스(54) 및 캐소드 트레이스(56)를 물리적으로 지지하는 것외의 다른 이유가 없다면, 전기적 절연 기판(52)이 일반적으로 항상 제공된다. 그러나, 선택적 소자들(optional elements)이 기판(52) 아래 서브-영역(58) 내에 제공될 수 있다. 예를 들어, 기판(52)이 인쇄 회로 기판(PCB)의 최상부 비전도성층이라면, 다른 층들(예를 들어, 접지면 또는 PCB가 양면(double sided)이라면 반대쪽 면(reverse side) 피쳐들)도 서브영역(58) 내에 존재할 수 있다.
최근의 애플리케이션들에서, 특히 기판(52) 아래의 서브영역(58) 내에 존재할 수 있는 피쳐는 열 방출기(heat spreader)이다. 기판(52)은 일반적으로 어느 정도는 열을 전달하는 역할을 하지만, 그것에 최적으로 된 것은 아니다. 확실히 말하면, 열 방출기의 역할과 열 흡수기(본 기술 분야에서 열방출기보다 익숙한)의 역할은 상이하다. 비록 이러한 요소들은 어느 정도는 유사하게 동작하지만, 열 흡수기는 특정 위치(일반적으로, 임의의 점 또는 작은 장소)에서 열 에너지를 제거하도록 최적화되어있는 반면, 열 방출기는 임의의 영역 또는 큰 장소에 걸쳐 열 에너지를 분배하고 균등화시키도록 최적화되어있다.
도 2를 계속보면, 애노드 트레이스(54) 및 캐소드 트레이스(56)가 기판(52) 위에 위치한다. 또한, 공통적인 PCB는 여기에서 유용한 예로서 기능한다. PCB에서, 기판(52)은 보통 전기적 절연 물질이며, 트레이스들(54, 56)은 동박(copper foil)이고, 기판(52)위 트레이스들(54, 56)의 필요한 패턴은 실크스크린 인쇄, 포토리쏘그래피(photolithography), 밀링(milling), 또는 다른 적절한 공정에 의해 달성된다.
여기서 특히 관심을 둘 것은, LED 어셈블리(50)에서 다음으로 높은 피쳐, 즉, 솔더 패드들(60)의 세트이다. 이것들은 애노드 트레이스(54)를 애노드(16)에 전기적으로 연결하며 캐소드 트레이스(56)를 LED(10)의 캐소드(18)에 전기적으로 연결한다. 솔더 패드들(60)은 또한 LED(10)를 LED 어셈블리(50)의 나머지 것들에 물리적으로 연결하며, 따라서 LED(10)를 제 위치에 유지시킨다.
솔더 패드들(60)에 가능한 물질들은 본 명세서의 다른 부분에서 이미 논의되었다. 그러나, 여기서는 솔더 패드들(60)이 본질적으로 전체 LED 어셈블리(50)에 추가적인 레벨 또는 디스플레이스먼트 층(62)을 추가하는 것이 더 관찰되어야 한다. LED 어셈블리(50)의 전체 두께가 중요한 문제인 애플리케이션들에서, 이러한 디스플레이스먼트 층(62)은 고려대상일 수 있으며, 그것을 최소화하거나 제거하는 것이 중요한 목표일 수 있다.
도 2는 LED(10)로부터 나와서 LED 어셈블리(50) 내부로 향하는 열 흐름 경로들(64)를 도시한다. 여기서 보여지듯이, LED(10)에 의해 생산되는 열 에너지 중 많은 양이 솔더 패드들(60)을 통과하며, 그것의 대부분이 캐소드(18) 및 캐소드 트레 이스(56)를 통해 흐른다. 일부 애플리케이션들에서, 이 열 흐름은 심각한 문제점들을 야기할 수 있다. 예를 들어, 너무 많은 열이 LED(10) 내에 쌓이면, LED(10)는 내부적으로 손상될 수 있다. 솔더 패드들(60)은 열적으로 전도성이 있는 경향이 있으나, 그럼에도 불구하고 그것들은 열 에너지가 LED(10)를 빠져나가기 위해 거쳐가야만 하는 주 경로들을 더 길게 만들고 복잡하게 만든다. 더우기, LED(10) 구조체 내부 및 전체 LED 어셈블리(50)의 열 에너지의 흐름은 순간적인 것이 아니므로, 결과적으로 국부적인 가열(localized heating)(예를 들어, 도 2의 LED(10)의 캐소드 단부에)이 발생할 수 있다. 이는 LED 어셈블리(50)를 열적으로 스트레스주며, 극단적인 경우에는, 애노드(16), 캐소드(18) 또는 트레이스(54, 56)로부터 솔더 패드(60)를 분리시키거나 LED(10) 바디(12)의 균열(fracture) 조차도 야기할 수 있다.
도 2에서, LED(10)의 상부 및 측부로부터의 열 흐름 경로들(64)은 최소량(덜 가중된 화살표로 나타냄)이다. 여기서 LED(10)의 페이스(114)가 생산되는 빛을 방출해야 하므로, LED(10)의 상부와 관련하여 행해질 수 있는 것은 거의 없다. 그러나, LED(10)의 측부는 또 다른 문제이다. 그러나, 여기서, 솔더 패드들(60)이, 동작을 방해하는 경향이 있다. 특히, LED(10) 위치를 보조하기 위하여 액체 솔더의 표면장력 효과에 의존하는 LED 어셈블리(50)의 SMD 구현에서, LED(10)가 LED 어셈블리(50) 내부에 솔더링될 때에는, 도 2에 도시된 바와 같이 LED(10)의 측부를 오픈(open)으로 하는 것이 바람직하다. 그러나, 솔더링 후, 솔더 패드들(60) 내의 윅 영역들(wick regions)(66)(역시 솔더가 액체일 때 표면장력 효과에 의해 발생됨)이 일반적으로 남아있으며, 일단 그것이 LED 어셈블리(50) 내에 있다면, LED(10)의 측부에 열 컨덕터를 추가하는 것을 방해할 수 있다.
솔더 기반의 전기적 어셈블리 기법들이 일 세기 남짓 동안 사용되어왔으며, 그중 거의 절반의 시간 동안, LED와 함께 사용되어왔다. 그러나, 점점, 방금 논의된 예들 및 다른 많은 예들에서 설명된 바와 같이, 이러한 기법들은 우리의 필요 및 새로운 애플리케이션들에 미치지 못하며, 특히 보다 파워풀한 LED, 그리고 매우 근접하게 위치한 많은 수의 LED들을 사용하는 애플리케이션에 대한 필요성이 증가하고 있다. 이러한 관점에서, 발명가는 특히, 솔더기반이 아닌 어셈블리들을 포함하는 개선된 전기적 어셈블리 기법을 개발해왔다.
도 3은 본 발명에 따른 LED 어셈블리(100)의 측면도이다. 본 발명을 명확하게 제시하기 위하여, 특별히 관련되지 않은 새로운 세부사항들을 소개하지 않고, 도 1의 LED(10)가 예시의 목적으로 다시 사용된다. 그럼에도 불구하고, 당업자들은 LED 설계의 다수의 변형들이 존재하며, 다음의 원리들을 따른다면, 다른 디자인을 사용하기 위해 본 발명을 변경하는 것은 비교적 수월한 설계일 것이라는 것을 이해할 것이다.
도 3의 LED 어셈블리(100)는 의도적으로 도 2의 종래 기술의 LED 어셈블리(50)와는 반대로 배향되어 도시된다. 이는 여기서 LED 어셈블리(100)가 제조될 수 있는 한 방법에 대한 논의를 용이하게 해준다. 물론, LED 어셈블리(100)는 실시될 때 추후 필요에 따라 배향될 수 있다.
따라서, 도 3의 바닥부에서 시작하면, 선택적인 서브-영역(102)이 제공될 수 있다(현재 예들이 논의된다.). 그 다음의 위쪽에는 LED(10)가 있다. 다시, 여기서의 예는 이미 상세히 논의된 도 1의 종래의 LED(10)를 사용한다. 그러나, 추가적으로, 여기서의 LED(10)는 선택적인 매트릭스(104)에 의해 둘러싸인것으로 도시된다.
매트릭스(104)는 많은 기능을 할 수 있다. 예를 들어, 그것은 LED(10)를 제 위치에 영구히 잡고있는 것을 보조하거나 아를 어셈블리의 초기 단계들 동안에 임시적으로 행하고 나중에 제거되게 한다. 매트릭스(104)가 최종 LED 어셈블리(100)의 부분이라면, 그것은 열 에너지를 동등하게 배분하고 제거하는 것을 보조할 수 있으며, 전체 LED 어셈블리(100)를 보다 견고하게 만드는 것을 보조할 수 있다. 예를 들어, 매트릭스(104)는 LED 어셈블리(100)가 물리적인 변형(strain)에 견디는 것과, LED의 애노드(16) 및 캐소드로부터 부식 및 단락 오염물들(corrosive and shorting contaminants)을 제거하는 것을 도와 준다. 매트릭스(104)는 또한 빛을 LED(10)의 페이스(14) 바깥으로 향하게(directing) 하는 것을 돕는다. 빛은 P-N 정션(24) 면에서 측면으로(edge-wise) 방출되며, 따라서 보통 LED(10)의 페이스(14)로 곧장 향하지 않는다는 것을 기억하여야 한다. 잠시 도 2를 다시 참조하면, LED(10) 주변의 대기 영역(일반적으로 공기) 및 바디(12)의 굴절률에 있어서의 상대적인 차이로도, 여기서 생성되는 빛의 상당 부분이 LED(10)의 페이스(14)를 통해서라기 보다는 측면들에 존재할 수 있다는 것이 이해될 것이다. 반면, 도 3의 매트릭스(104)는 LED(10)의 측면들을 통해 빠져나가는 임의의 빛을 효과적으로 방지해주며, 요구되는 바와 같이, 대부분의 빛이 LED(10)의 페이스(14)를 통해 빠져나가게 한다.
도 3의 상향식으로 계속보면, LED(10) 위에 베이스(106), 애노드 컨덕터(108), 절연층(110), 그리고 캐소드 컨덕터(112)가 있다. 여기서 이 층들에 부과된 과도한 제약사항들은 가정되지 않는다. 예를 들어, 이 컨덕터 층들을 생성하기 위하여 다양한 제조 공정이 사용될 수 있으며, 상기 컨덕터 층들은 무전해 도금, 전해 도금, 스퍼터링, 초음파 컨덕터(예를 들어, 배선) 본딩, 컨덕터들의 저항용접(registance welding), 컨덕터 필드 폴리머(conductor filled polymers)(예를 들어, 금속 파우더 또는 나노 입자들로 충전됨), 유사하게 충전된 전도성 잉크, 촉매 잉크, 본질적으로 전도성인 폴리머들을 포함한다.
기능적으로 그 결과물들은 대개 동일하지만, 구조적으로는 상당히 다를 수 있다. 이와 관련하여, 도 3의 도면은 측면도이고 이를 너무 성급하게 해석하는 것은 잘못된 결과를 불러올 수 있다는 것에 또한 유념해야 한다. 예를 들어, 애노드 컨덕터(108) 및 캐소드 컨덕터(112)는 본 명세서에서 층들로 나타나지만, LED 어셈블리(100)를 3 차원으로 볼때에는, 그것들은 단지 전도성 선 또는 트레이스들일 수 있다(특히 이러한 점을 보여주는 예로서 도 7a-7b를 참조하도록 한다).
도 3에 도시된 것과 같은 실시예들에서 베이스(106)는 LED(10)의 애노드(16)와 캐소드(18) 사이의 전기적 절연을 유지시켜주기 위한 절연체이다. 그렇지 않다면, 베이스(106)를 통과하는 커다란 개구(orifices)들이 애노드(16)와 캐소드(18) 또는 이것들 중 하나에 필요할 것이며, 베이스(106)는 애노드 컨덕터(108) 또는 캐소드 컨덕터(12)로 변질된다. 특히, 일부 제조 공정들(예를 들어, 포토리쏘그래피)에서 베이스(106)는 상부 층들을 위한 기판으로서 역할을 할 수 있으며, 그리고/또 는 열 방출기로서의 역할을 할 수 있다.
반면, 애노드 컨덕터(108) 및 캐소드 컨덕터(112)는 그것들의 주된 역할이 전류를 전도시키는 것이므로, 두가지 모두가 반드시 전도성이어야 한다. 애노드 컨덕터(108)는 전류를 LED(10)의 애노드(16)로 도통시키며, 캐소드 컨덕터(112)는 LED(10)의 캐소드(18)로부터 전류를 전도시킨다. 도 3에서, 애노드 컨덕터(108)는 캐소드 컨덕터(112) 아래에 도시되지만, 이는 제약사항이 아니며, 대안적인 실시예들에서 그 반대가 되지 못할 이유는 없다.
그것의 명칭(label)이 내포하는 바와 같이, 절연층(110)은, 그 역할이 애노드 컨덕터(108)를 캐소드 컨덕터(112)로부터 전기적으로 분리하는 것이므로, 절연체여야 한다. 선택적으로, 적절한 물질의 선택에 의해, 절연층(110)이 열 방출기로서 사용되도록 최적화될 수 있다.
일반적으로, 베이스(106) 및 절연층(110)은 평면 층들(planar layers)일 것이며, 애노드 컨덕터(108) 또는 캐소드 컨덕터(112) 중 하나가 또한 평면 층일 수 있고, 또는 애노드 컨덕터(108) 및 캐소드 컨덕터(112)가 모두 단순히 선형 컨덕터들(lineal conductors)일 수 있다(다시, 예를 들어 도 7a-7b 참조). 이러한 컨덕터들(108, 112) 중 하나가 평면이라면, 이것은 전자기 차폐를 제공할 수 있다. 추가적으로, 이러한 전기적 전도성 컨덕터들(108, 12)은 또한 열적으로 전도성인 경향이 있으므로, 하나가 평면일 때, 그것은 또한 열 방출기로 기능할 수 있다.
도 4는 본 발명에 따른 대안적인 LED 어셈블리(200)의 측단면도이다. 여기에는, 도 3의 베이스와 같은 분리층(seperate layer)이 존재하지 않는다. 대신에, 애 노드 컨덕터(108)는 그것이 컨덕터인것에 부가하여 LED(10)에 대한 베이스로서의 역할을 한다. 이것의 직접적인 변형은 캐소드 컨덕터(112)를 가장 낮은(lower-most) 컨덕터로 만들고 추가적으로 그것을 LED(10)에 대한 베이스로서 역할을 하게 하는 것일 것이다.
여기까지는, 너무 자세한 설명으로 내용을 모호하게 하지 않은 채 본 발명의 중요한 원리들을 소개하기 위하여 간단한 일-LED 실시예들이 사용되었다. 이제 이러한 원리들을 포함하여, 본 발명이 특별히 다수의 LED들을 포함하는 LED 어셈블리들을 어떻게 제공할 수 있는지를 보여주는 몇몇 예들에 대해 논의하기로 한다.
도 5는 본 발명에 따른 더 큰 LED 어셈블리(300)의 특면도이다. 여기서 5개의 LED(10)들이 선형 배열로 도시된다. 앞의 논의로 보아, LED 어셈블리(300)의 대부분의 피쳐들 및 동작들은 명백(straightforward)할 것이다. 그러나, 주목해야만 하는 새로운 양상은, 여기서는, 단일 애노드 층(302) 및 단일 캐소드 층(304)이 각각 LED들(10) 모두에 대해 공통적이라는 것이다(그리고, 여기서는 또한 공통의 베이스(306)가 사용된다.). 따라서, 여기서 LED들(10)은 모두 일제히(in unison) 동작하며, 모두 동시에 불이 켜지거나 어두워진다. 그러나, 당업자들은 복수의 애노드 라인들 및/또는 복수의 캐소드 라인들, 그리고 적절한 절연 층들 또는 동일한 메커니즘들이 제공될 수 있으며, 그리고 요구되는 바에 따라 LED들이 개별적으로 또는 공통적으로 동작할 수 있음을 쉽게 이해할 것이다.
도 6a-b는 본 발명에 따른 더 큰 LED 어셈블리(400)의 도면이며, 여기서 도 6a는 LED 어셈블리(400)의 평면도이고, 도 6b는 LED 어셈블리(400)의 측면도이다. 여기서 10개의 LED(10)가 5개 배열의 2개 라인으로 도시된다. 즉, LED 어셈블리(400)의 대부분의 피쳐들 및 동작들이 또한 명백한 것이다. 그러나, 주목해야할 다른 양상은, 애노드 컨덕터(402) 및 캐소드 컨덕터(404)가 모두 동일 평면에 있으며 LED(10)들 모두에 대해 공통적이므로, 여기서는 절연층이 제공되지 않는다는 것이다. 여기서 주목해야할 또 다른 양상은 애노드층(302) 또는 캐소드층(304)은, 그것들이 모두 LED들(10)에 대해 공통적이고, 어느 정도 LED들을 지지하는 역할을 하므로, "베이스"로서 여겨질 수 있다는 점이다. 특히 도 6b로부터, LED 어셈블리(400)가 상당히 얇으며, 매우 낮은 측면 프로파일(예를 들어, 도 2의 종래 기술의 LED 어셈블리(50)보다도 얇음)을 가질 수 있음을 이해할 수 있다.
잠시 도 5로 돌아가 도 6a-b를 계속 참조하면, 이 도면들은 본 발명이 강체 기하(rigid geometry)에서만 구현될 수 있음을 내포하는 것으로서 잘못 해석되어서는 안된다. 예를 들어, 복수의 LED들(10)이 명목상 선형적인 방식(linear-like manner)으로 정렬(order)될 수 있으나, 문자그대로 기하학적 선(geometrical line)내에 있는 것은 아닐 수 있다. 예를 들어, 25개의 LED들(10)이 원, 개방향 곡선(open-ended curve), 나선형으로 물리적으로 배열될 수 있다. 대안적으로 복수의 LED들(10)이 명목상 어레이형 방식(도 6a-b의 경우에서와 같이)으로 정렬될 수 있으나, 문자그대로 기하학적 평면(geometrical plane)에 배치된 것은 아닐 수 있다. 예를 들어, 25개의 LED들(10)은 완전한 또는 부분적인 원통형, 반-구(semi-sphere)형, 또는 임의의 다른 3차원 곡선 모양으로 물리적으로 배열될 수 있다.
도 7a-7b는 본 발명에 따른 큰 3차원 LED 어셈블리(400)의 투사도를 도시하 며, 여기서 도 7a는 일반적인 소자 관계의 LED 어셈블리(500)를 표시하고, 도 7b는 부분적으로 분해된 LED 어셈블리(600)를 표시한다.
여기서, 제조단계 중에 배향된 LED 어셈블리(500)를 다시 상향식으로 진행하면, 투명한 서브-층(transparent sub-layer)(502)이 제공되며, 모든 LED들(10)이 이 서브-층(502)을 마주하는 페이스(예를 들어, 도 1에는 도시되지 않음)를 가진다. 여기서 LED들(10)은 모두 애노드들(16)이 왼쪽에 있고 캐소드들(18)이 오른쪽에 있는 유사한 배향으로 도시되지만, 이것은 요구사항이 아니다. 대신에, 예를 들어, LED들(10)은, LED들(10)의 두개의 라인들의 애노드들(16)이 서로 인접하고(도 6a와 같음) LED들(10)의 두개의 라인들의 캐소드들(18)이 서로 인접하게 배열될 수 있다. 이는 애노드 트레이스들(504) 및 캐소드 트레이스들(506)(본 명세서에서 도 3 내지 5의 애노드 컨덕터(108) 및 캐소드 컨덕터(12)와 기능적으로 동일한 방식으로 사용됨)을 배치(laying out)하는 것을 용이하게 할 수 있다. 도 3-5의 베이스(106) 및 절연층(110)은 그것들이 다른 요소들을 숨기는 것을 피하기 위하여 여기서(도 7a-b) 생략될 수 있다.
애노드 트레이스들(504) 및 캐소드 트레이스들(506)은 여기서 도 5에 도시된 구성을 약간 변형한 것이다. 도 7a-b에서, LED들(10)의 몇몇 조합들은 제어가능하게 전력공급될 수가 없다. 예를 들어, 왼쪽 바닥에서부터 오른쪽 상부로 대각선으로 연장되는 LED들(10)은, 존재하는 모든 LED(10)들에 동시에 전력을 공급하지 않고서는, 전력이 공급될 수 없다. 그러나, 이를 극복하는 것은 상대적으로 간단하다. 선형 어셈블리(liner assembly)에서 개별 LED들을 동선택적으로 동작시키는 것 과 관련하여 위에서 논의된 것과 유사하게, 지정방식으로(address-ably) 3차원 어셈블리의 LED들에 전력을 공급하는 것은 단지 트레이스들을 변경하는 것(일반적으로 추가적인 트레이스를 추가함)과 그것들을 절연시키는 것을 요구한다.
도 8a-j는 일련의 제조 단계들에서 LED 어셈블리(600)의 측면도이다. 도 8a에서, 베이스(602)가 제공되었으며, 몇몇 LED들(10)이 이미 접착제(604)를 사용하여 베이스에 부착되었고, 하나의 LED(10)(가장 오른쪽의 LED)가 접착제(604)로 베이스(602)에 부착되는 중이다. 여기서, 베이스(602)는 일반적으로 전기적으로 절연 물질이며, 그 이유는 현재 명백할 것이다. 두번째로, 필요하다면, 그리고 베이스가 전기적 절연체인 것과 상충되지 않는 범위 내에서, 본 명세서의 베이스(602)는 또한 열 전도성 물질일 수 있다. 여기서의 접착제(604)는 특별히 강한 접착성일 필요는 없는데, 그 이유는, 그것이 접착을 위해 단지 임시적으로 사용되기 때문이다. 그러나, 여기서 접착제(604)는 반드시 전기적 절연체여야 하며, 또한 열 저도성인 물질로 선택될 수 있다.
도 8b에서, LED들(10)은 모두 베이스(602)에 부착되어있으며, 커버층(606)이 LED 어셈블리(600)의 현재의 상면 위에 도포(applying)되었다. 이 커버층(606)은, LED(10)에 의해 방출되는 빛의 상당 부분이 커버층(606)을 통과해야만 한다는 명백한 이유로 인하여, LED들(10)에 의해 방출되는 광 파장들에 대해 반드시 어느정도 투과적이다. 예를 들어, 커버층(606)이 더 얇게 만들어지고, LED들(10) 및 그 페이스들(14)(도 1)를 전체적으로 덮지 않는다면, 커버층(606)은 투과성 물질 대신 비투과성 물질이 될 수 있다. 본 발명의 LED 어셈블리(600)의 몇몇 실시예들에서, 커 버층(606)을 위해 특히 적절한 물질의 선택은 그것을 LED들(10)의 바디들에 사용된 것과 동일한 물질로하는 것이다. 이것이 LED들(10) 바디 및 커버층(606)의 굴절률을 본질적으로 동일하게 해주며, 빛이 최소의 반사 및 손실로 LED들(10)로부터 커버층(606)내부로 효율적으로 지나가게 해준다. 그러나, 본 발명의 LED 어셈블리(600)의 대안적인 실시예들에서는, LED들(10)로부터 빛을 확산시키기 위하여, 커버층(606)을 위한 물질이 의도적으로 LED들(10)의 바디에 사용된 것과 다르게 정해질 수 있으며, 따라서, 전체적으로 LED 어셈블리(600)로부터 빛을 보다 균일하게 방출할 수 있다. 커버층(606)을 위한 또 다른 옵션은 비-동질(non-homogeneous) 물질, 예를 들어, 작은 공기 또는 가스 기포들이 주입되거나 은 또는 알루미늄 입자가 주입된 물질을 사용하는 것이다. 그러한 비-동질 물질의 사용은 일반적으로 빛을 LED 어셈블리(600)로부터 빛을 확산시키는 것을 보조할 것이다. 추가적으로, LED(10) 에지의 PN 정션들(24)이 빛을 방출하는 것을 기억하면, 이는 LED 어셈블리(600)에서 생성되는 빛을 도 8a-b에 도시된 것과 같이 LED 어셈블리(600)의 배향과 관련하여 위쪽 방향이 되게 하는 것을 돕는다.
계속해서 커버층(606)의 물질과 관련하여, 이것은 또한 열 전도성으로 선택된 것일 수 있다. 특히, 도 8a-j의 본 발명의 LED 어셈블리(600)의 특정 실시예에서, 커버층(606)의 물질이 전기적 절연체인지는 중요하지 않으나, 다른 실시예들에 대해서는 이것에 대한 충분한 고려가 이루어질 수 있다.
도 8c에서, LED 어셈블리(600)는 나머지 제조 단계들에서 물질들의 추가를 용이하게하기 위하여 뒤집혔으며(flipped over), 열 방출기 영역들(608)이 LED 들(10)의 애노드(16) 근처에 적용되는 다음 단계가 수행되었다. 이 열 방출 영역들(608) 내부로 넣어진 물질은 본 명세서에서 도시된 것과 같이 선택적으로 접착제(604)의 그것과 동일할 수 있다.
도 8d에서, 캐소드층(610)(또는 캐소드 컨덕터들 또는 트레이스들의 세트)이 도포되었다. 이것은 여기에 도시된 LED들(10)의 캐소드들(18)을 전기적으로 연결하며, 이 캐소드 층(610)은 궁극적으로, LED 어셈블리(600)가 사용중일 때, 본 명세서의 다른 부분에서 설명된 방식으로, 전류를 운반할 것이다. 따라서, 캐소드층(610)은 전기적 전도성 물질이다.(도 8a-j에서 컨덕터들이 가중 선들(heavier weight line)을 사용하여 도시됨)
도 8e에서, LED들(10)의 애노드(16) 위의 캐소드층(610) 부분들이 제거되었다. 그리고, 도 8f에서, 절연층(612)이 도포(applying)되었다.
도 8g에서, 열 방출기층(614)이 도포되었다. 이는 반드시 그러한 것은 아니나, 일반적으로, 여기에 도시된 경우에서와 같이 열 방출기 영역(608)에서 사용된 것과 동일한 물질일 것이다.
도 8h에서, 개구들(616)이 LED들(10)의 애노드에 제공며, 도 8i에서, 여기에 도시된 LED들(10)의 애노드들(16)을 전기적으로 연결하는 애노드층(618)이 도포되었다. 이 애노드층(618)은 또한, LED 어셈블리(600)가 사용중일 때, 궁극적으로, 본 명세서의 다른 부분에서 설명된 방식으로, 전류를 운반한다.
최종적으로, 도 8j에서, 선택적인 보호층(620)이 도포되었다. 이것은 일반적으로 물리적으로 굳은(hard) 물질이며 전기적으로 절연 물질일 것이다. 여기서 LED 어셈블리(600)는 이제 완료된다.
도 9a-e는 일련의 제조 단계들에서 대안적인 LED 어셈블리(700)의 측면도이다. 도 9a에서, 베이스(702)가 제공되었으며, 일부 LED들(10)이 이미 베이스(702) 내부에 배치되었고(부착되었고), 하나의 LED(10)는 배치되는 중이다. 여기서, LED들(10)의 애노드(16)를 수신하는 열 방출기 영역들(704)이 제공되나, 이것들은 LED들(10)을 제 위치에 유지시키기 위해 주로 사용되는 것이 아니다. 대신, 여기서의 베이스(702)는 이미 LED들(10)의 캐소드들(18)이 억지 끼워 맞춤(interference fit)으로 맞물리게하는 치수의 개구들을 가진다.
도 9b에서, LED 어셈블리(700)는 나머지 제조 단계들에서 물질들을 추가하는 것을 용이하게 하기 위하여 뒤집혀있다.[제조 중 어셈블리들의 배향은 본 발명의 제약사항이 아님에 유의하여야 한다. 특정 공정의 특정 단계 동안 최적의 배향이 존재하거나 존재하지 않을 수 있으나, 이것을 다루는 것은 본 발명의 실시예들을 제조하기 위해 본 명세서에에 적용될 때 일반적인 제조 공정에 숙련된 당업자에게는 간단한 일일 것이다.]
도 9b에서, 캐소드 층(708)(또는 캐소드 컨덕터 또는 트레이스)이 또한 베이스(702) 및 LED들(10)의 캐소드(18) 위에 도포되었다(도 9a-e에서 컨덕터들은 가중 선들로 표시된다). 그러나, 여기서 볼 수 있는 바와 같이, 이 캐소드층(708)은 또한 열 방출기 영역들(704)을 덮지 않는다. 이것은 예를 들어, 캐소드층(708)의 물질이 열 방출기 영역들(704)의 물질에 접착되지 않는 물질이거나 캐소드층(708)의 물질이 열 방출기 여역들(704) 내의 물질로부터 떨어지는(shy away) 물질일 수 있 기 때문이다(예를 들어, 의도적으로 정해진 표면 장력 특성으로 인하여). 물론, 캐소드층(708)이 또한 열 방출기 영역들(704) 위에 도포되고 그것들로부터 선택적으로 제거(예를 들어, 레이저 제거(laser ablation)로) 될 수 있다.
다시 잠시 논제에서 벗어나서, 도 9a-e의 LED 어셈블리(700)에 대해 도시된 특정 구성에서, 베이스(702)가 전기적 전도성 물질로 만들어지고 캐소드층의 방식으로 LED들(10)로부터의 전류를 운반하기 위해 사용된다면, 캐소드층(708)은 단순히 전체적으로 생략될 수 있다.
계속해서, 도 9c에서, 열 방출기층(710)이 도포되었다. 이는 열 방출기 영역들(704)과 동일한 물질이거나(도시된 바와 같이) 동일한 물질이 아닐 수 있다.
도 9d에서, 개구들(712)이 LED들(10)의 애노드들(16)에 제공될 수 있다. 이 개구들(712)은 일부 제조 공정들에서는 "비아"라고 지칭될 수 있으나, 이 개구들은 레이저, 전자 빔, 또는 연마적 제거 또는 포토리쏘그래픽 식각을 사용하거나 임의의 다른 적절한 공정에 의해 얻어질 수 있다. 따라서, 본 명세서에서는 제한적인 해석을 피하기 위하여, 보다 광범위한 용어인 "개구(orifice)"가 사용된다.
마지막으로, 도 9e에서, 애노드층(714)(또는 애노드 컨덕터 또는 트레이스)이 도포되었다. 애노드 층(714) 및 캐소드 층(708)의 물질 또는 물질들은 반드시 전기적으로 전도성이며, 열 방출기층(710)이 이것들 모두와 접촉하므로, 여기서 열 방출기층(710)은 전기 절연 물질이어야만 한다. LED 어셈블리(700)가 이제 완료된다.
위에서 다양한 실시예들이 설명되었지만, 그것들은 단지 예시로서 제공되었 으며, 본 발명의 폭 및 범위는 위에서 설명된 예시적인 실시예들의 어느것에 의해서도 제한되지 않고, 대신, 다음의 청구항들과 그 등가에 의해서 정의된다.

Claims (30)

  1. 전자 디바이스로서,
    복수의 발광 다이오드들(LED)과, 여기서 상기 LED는 각각 애노드(anode)와 캐소드(cathod)를 가지며,
    상기 복수의 LED들을 실질적으로 고정 관계(fixed relationship)로 유지시키는 베이스와;
    솔더 물질을 전혀 포함하지 않는 방식으로, 상기 LED들의 하나 이상의 상기 애노드들에 각각 전기적으로 연결된 하나 이상의 애노드 컨덕터들과; 그리고
    상기 솔더 물질을 전혀 포함하지 않는 상기 방식으로, 상기 LED들의 하나 이상의 상기 캐소드들에 각각 전기적으로 연결된 하나 이상의 캐소드 컨덕터들을 포함하며, 그럼으로써 LED 어셈블리를 제공하는 것을 특징으로 하는 전자 디바이스.
  2. 제1 항에 있어서,
    하나의 상기 애노드 컨덕터가 존재하며 상기 애노드 컨덕터가 베이스이거나, 또는 하나의 상기 캐소드 컨덕터가 존재하며 상기 캐소드 컨덕터가 베이스인것을 특징으로 하는 전자 디바이스.
  3. 제1 항에 있어서,
    상기 하나 이상의 애노드 컨덕터들을 상기 하나 이상의 캐소드 컨덕터들로부 터 분리시키는 절연층을 더 포함하는 것을 특징으로 하는 전자 디바이스.
  4. 제1 항에 있어서,
    상기 복수의 LED들로부터 상기 LED 어셈블리 전체로 열을 분산(distribution)시키는 스프레더 층(spreader layer)을 더 포함하는 것을 특징으로 하는 전자 디바이스.
  5. 제1 항에 있어서,
    상기 LED는 각각 빛이 바람직하게 원칙적으로 방출되는 페이스(face)와, 상기 애노드 및 상기 캐소드가 전기적으로 연결되는 곳 이외의 적어도 하나의 측면들을 가지며, 상기 디바이스는 상기 복수의 LED들의 상기 측면들의 적어도 일부를 둘러싸는 물질 매트릭스(matrix of material)를 포함하는 것을 특징으로 하는 전자 디바이스.
  6. 제5 항에 있어서,
    상기 물질 매트릭스는 상기 복수의 LED들의 상기 측면들에서 상기 빛을 반사하기에 적합한 타입으로 되어 있음으로써 상기 복수의 LED들의 상기 페이스에서 방출되는 빛을 증가시키는 것을 특징으로 하는 전자 디바이스.
  7. 제5 항에 있어서,
    상기 물질 매트릭스는 상기 복수의 LED들의 상기 측면들을 전체적으로 둘러싸고, 상기 복수의 LED들의 상기 페이스들을 더 덮는 것을 특징으로 하는 전자 디바이스.
  8. 제5 항에 있어서,
    상기 물질 매트릭스는 상기 빛을 방산(diffusion)하기에 적합한 타입으로 되어 있는 것을 특징으로 하는 전자 디바이스.
  9. 제1 항에 있어서,
    상기 복수의 LED들은 선형으로(linear-like manner) 정렬된 것을 특징으로 하는 전자 디바이스.
  10. 제1 항에 있어서,
    상기 복수의 LED들은 어레이형으로(array-like manner) 정렬된 것을 특징으로 하는 전자 디바이스.
  11. 복수의 LED들의 어셈블리를 제조하기 위한 방법으로서, 각각의 LED는 애노드 및 캐소드를 가지며,
    (a) LED들을 실질적으로 고정된 관계로 베이스에 부착하는 단계와;
    (b) 상기 LED들의 애노드들 각각을 애노드 컨덕터에 전기적으로 연결시키는 단계와, 여기서 하나 이상의 상기 애노드 컨덕터들이 존재할 수 있으며, 상기 애노드들을 연결시키는 것은 솔더 물질을 전혀 포함하지 않는 방식으로 이루어지며; 그리고
    (c) 상기 LED들의 캐소드들 각각을 캐소드 컨덕터에 전기적으로 연결시키는 단계와, 여기서 하나 이상의 상기 캐소드 컨덕터들이 존재할 수 있으며, 상기 캐소드들을 연결시키는 것은 솔더 물질을 전혀 포함하지 않는 방식으로 이루어지는 것을 특징으로 하는 복수의 LED들의 어셈블리를 제조하기 위한 방법.
  12. 제11 항에 있어서,
    상기 베이스는 전기적 절연체이며;
    상기(b) 단계는, 상기 LED들의 애노드들에 억세스하는 상기 베이스를 통하여애노드 개구들(orifices)을 제공하는 단계와; 그리고 상기 애노드 개구들을 통하여 상기 애노드 컨덕터들을 적층하는 단계를 포함하며; 그리고
    상기 (c) 단계는 상기 LED들의 캐소드들에 억세스하는 상기 베이스를 통하여 캐소드 개구들을 제공하는 단계와; 그리고 상기 캐소드 개구들을 통하여 상기 캐소드 컨덕터들을 적층하는 단계를 포함하는 것을 특징으로 하는 복수의 LED들의 어셈블리를 제조하기 위한 방법.
  13. 제11 항에 있어서,
    상기 애노드 컨덕터들 및 상기 캐소드 컨덕터들을 개별적으로 상기 베이스 위에 라우팅(routing)하는 단계를 더 포함하는 것을 특징으로 하는 복수의 LED들의 어셈블리를 제조하기 위한 방법.
  14. 제11 항에 있어서,
    (d) 상기 하나 이상의 상기 애노드 컨덕터들과 상기 하나 이상의 상기 캐소드 컨덕터들과의 사이에 절연층을 제공하는 단계를 더 포함하는 것을 특징으로 하는 복수의 LED들의 어셈블리를 제조하기 위한 방법.
  15. 제14 항에 있어서,
    단일의 상기 애노드 컨덕터가 존재하며,
    상기 베이스는 전기적 도체이며 상기 단일의 상기 애노드 컨덕터는 도체이며;
    상기 단계 (c)는, 상기 베이스가 LED들의 캐소드들과 전기적으로 연결되지 않게끔 상기 베이스를 통하여 클리어런스 개구들(clearance orifices)을 제공하는 것을 포함하며, 그리고
    상기 단계 (d)는, 상기 LED들의 애노드들에 억세스하는 상기 절연층을 통하여 애노드 개구들을 제공하는 것을 포함하는 것을 특징으로 하는 복수의 LED들의 어셈블리를 제조하기 위한 방법.
  16. 제14 항에 있어서,
    단일의 상기 캐소드 컨덕터가 존재하며,
    상기 베이스는 전기적 도체이며 상기 단일의 상기 캐소드 컨덕터는 도체이며;
    상기 단계 (c)는, 상기 베이스가 LED들의 애노드들과 전기적으로 연결되지 않게끔 상기 베이스를 통하여 클리어런스 개구들(clearance orifices)을 제공하는 것을 포함하며, 그리고
    상기 단계 (d)는, 상기 LED들의 캐소드들에 억세스하는 상기 절연층을 통하여 캐소드 개구들을 제공하는 것을 포함하는 것을 특징으로 하는 복수의 LED들의 어셈블리를 제조하기 위한 방법.
  17. 제11 항에 있어서,
    하나의 상기 애노드 컨덕터가 존재하며 상기 애노드 컨덕터가 베이스이거나, 또는 하나의 상기 캐소드 컨덕터가 존재하며 상기 캐소드 컨덕터가 베이스인것을 특징으로 하는 복수의 LED들의 어셈블리를 제조하기 위한 방법.
  18. 제11 항에 있어서,
    상기 LED 각각은 빛이 바람직하게 원칙적으로 방출되는 페이스 및 상기 애노드 및 상기 캐소드를 전기적으로 연결하는 곳 이외의 적어도 하나의 측면을 가지며, 상기 복수의 LED들의 상기 측면을 빛 반사 물질로 둘러싸는 단계를 더 포함하는 것을 특징으로 하는 복수의 LED들의 어셈블리를 제조하기 위한 방법.
  19. 제11 항에 있어서,
    상기 LED 각각은 빛이 바람직하게 원칙적으로 방출되는 페이스 및 상기 애노드와 상기 캐소드를 전기적으로 연결하는 곳 이외의 적어도 하나의 측면을 가지며, 상기 복수의 LED들의 적어도 상기 페이스들을 빛 확산 물질(light diffusing material)로 덮는 단계를 더 포함하는 것을 특징으로 하는 복수의 LED들의 어셈블리를 제조하기 위한 방법.
  20. 전자 디바이스로서,
    복수의 발광 다이오드(LED)들과, 상기 LED는 각각 애노드와 캐소드를 가지며;
    상기 복수의 LED들을 실질적으로 고정된 관계로 유지시키기 위한 베이스 수단과;
    솔더 물질을 전혀 포함하지 않는 방식으로, 각각 상기 LED들의 하나 이상의 상기 애노드들을 전기적으로 연결하는 하나 이상의 애노드 컨덕터들과; 그리고
    상기 솔더 물질을 전혀 포함하지 않는 상기 방식으로, 각각 상기 LED들의 하나 이상의 상기 캐소드들을 전기적으로 연결하는 하나 이상의 캐소드 컨덕터들을 포함하며, 그럼으로써 LED 어셈블리를 제공하는 것을 특징으로 하는 전자 디바이스.
  21. 전자 디바이스로서,
    복수의 발광 다이오드(LED)들과, 상기 각각의 LED는 애노드 및 캐소드를 가지며;
    제1 복수의 어퍼쳐(aperture)들을 가진 베이스와; 그리고
    상기 복수의 어퍼쳐들을 통하여 상기 LED들의 애노드 또는 캐소드에 연결된 하나 이상의 제1 컨덕터들을 포함하는 것을 특징으로 하는 전자 디바이스.
  22. 제21 항에 있어서,
    상기 베이스 내의 제2 복수의 어퍼쳐들, 및 상기 제2 복수의 어퍼쳐들을 통하여 상기 LED들의 하나 이상의 상기 캐소드들에 연결된 하나 이상의 제2 컨덕터들을 더 포함하는 것을 특징으로 하는 전자 디바이스.
  23. 제21 항에 있어서,
    상기 복수의 어퍼쳐들은 패턴으로 정렬되는 것을 특징으로 하는 전자 디바이스.
  24. 제22 항에 있어서,
    상기 제1 및 상기 제2 컨덕터들 사이에 절연층을 더 포함하는 것을 특징으로 하는 전자 디바이스.
  25. 제21 항에 있어서,
    상기 하나 이상의 컨덕터들은, 무전해 도금된(elctrolessly plated) 금속, 전해 도금된(elctrolytically plated) 금속, 스퍼터링된 금속(sputterred matal), 총음파로 결합된 금속(ultrasonically bonded metal), 저항 용접된 금속(resistance-welded metal), 전도성 폴리머, 그리고 전도성 잉크로 구성된 그룹에서 선택되는 것을 특징으로 하는 전자 디바이스.
  26. 제21 항에 있어서,
    상기 베이스는 열전도성(thermally conductive) 물질로 구성된 것을 특징으로 하는 전자 디바이스.
  27. 제21 항에 있어서,
    상기 베이스는 전기 전도성 물질로 구성된 것을 특징으로 하는 전자 디바이스.
  28. 제21 항에 있어서,
    상기 베이스는 전기 절연 물질로 구성된 것을 특징으로 하는 전자 디바이스
  29. 제27 항에 있어서,
    상기 베이스는 상기 애노드들 또는 상기 캐소드들 중 하나 이상에 전기적으 로 연결되며, 상기 전기적으로 연결된 애노드들 또는 캐소드들 이외의 애노드들 또는 캐소드들로부터 전기적으로 절연되는 것을 특징으로 하는 전자 디바이스.
  30. 제21 항에 있어서,
    상기 LED들을 상기 베이스에 부착하는 접착제를 더 포함하는 것을 특징으로 하는 전자 디바이스.
KR1020097023294A 2007-05-08 2008-05-08 무솔더 발광 다이오드 어셈블리 KR20100016328A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US92846707P 2007-05-08 2007-05-08
US60/928,467 2007-05-08

Publications (1)

Publication Number Publication Date
KR20100016328A true KR20100016328A (ko) 2010-02-12

Family

ID=39734923

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097023294A KR20100016328A (ko) 2007-05-08 2008-05-08 무솔더 발광 다이오드 어셈블리

Country Status (5)

Country Link
US (1) US20080277675A1 (ko)
JP (1) JP2010527158A (ko)
KR (1) KR20100016328A (ko)
CN (1) CN101682991A (ko)
WO (1) WO2008138015A2 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101613741B1 (ko) * 2007-12-21 2016-04-19 쓰리엠 이노베이티브 프로퍼티즈 컴파니 박형의 가요성 케이블 발광 조립체 및 그 제조 방법
CN101800219B (zh) * 2009-02-09 2019-09-17 晶元光电股份有限公司 发光元件
WO2011097175A2 (en) * 2010-02-05 2011-08-11 Luxera, Inc. Integrated electronic device for controlling light emitting diodes
CN102820316B (zh) * 2012-08-30 2016-04-27 北京工业大学 一种led显示微阵列及其制备方法
JP6409928B2 (ja) * 2012-08-31 2018-10-24 日亜化学工業株式会社 発光装置及びその製造方法
WO2015100711A1 (zh) * 2014-01-02 2015-07-09 俞宛伶 高导热印刷电路板结构
JP6883874B2 (ja) * 2019-05-31 2021-06-09 エイテックス株式会社 面発光装置用プリント配線基板および面発光装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4961893A (en) * 1988-04-28 1990-10-09 Schlumberger Industries Method for manufacturing memory cards
US5253010A (en) * 1988-05-13 1993-10-12 Minolta Camera Kabushiki Kaisha Printed circuit board
US5558884A (en) * 1989-04-03 1996-09-24 Omnichrome Corporation System for rapidly producing either integrated circuits on a substrate, Interconnections on a printed circuit board or rapidly performing lithography
EP0824301A3 (en) * 1996-08-09 1999-08-11 Hitachi, Ltd. Printed circuit board, IC card, and manufacturing method thereof
US5757073A (en) * 1996-12-13 1998-05-26 International Business Machines Corporation Heatsink and package structure for wirebond chip rework and replacement
US6583444B2 (en) * 1997-02-18 2003-06-24 Tessera, Inc. Semiconductor packages having light-sensitive chips
US6160714A (en) * 1997-12-31 2000-12-12 Elpac (Usa), Inc. Molded electronic package and method of preparation
JP3588801B2 (ja) * 1998-01-12 2004-11-17 セイコーエプソン株式会社 半導体装置の製造方法
US6140707A (en) * 1998-05-07 2000-10-31 3M Innovative Properties Co. Laminated integrated circuit package
JP4204150B2 (ja) * 1998-10-16 2009-01-07 パナソニック株式会社 多層回路基板
KR100282526B1 (ko) * 1999-01-20 2001-02-15 김영환 적층 반도체 패키지 및 그 제조방법, 그리고 그 적층 반도체 패키지를 제조하기 위한 패키지 얼라인용 치구
US6219238B1 (en) * 1999-05-10 2001-04-17 International Business Machines Corporation Structure for removably attaching a heat sink to surface mount packages
US6664621B2 (en) * 2000-05-08 2003-12-16 Tessera, Inc. Semiconductor chip package with interconnect structure
US6906416B2 (en) * 2002-10-08 2005-06-14 Chippac, Inc. Semiconductor multi-package module having inverted second package stacked over die-up flip-chip ball grid array (BGA) package
US7095053B2 (en) * 2003-05-05 2006-08-22 Lamina Ceramics, Inc. Light emitting diodes packaged for high temperature operation
US7294961B2 (en) * 2004-03-29 2007-11-13 Articulated Technologies, Llc Photo-radiation source provided with emissive particles dispersed in a charge-transport matrix
US6972372B1 (en) * 2004-05-28 2005-12-06 Macronix International Co., Ltd. Method and apparatus for stacking electrical components using outer lead portions and exposed inner lead portions to provide interconnection
DE602005018464D1 (de) * 2005-06-06 2010-02-04 Ching-Fu Tsou Verfahren zur Verpackung einer matrixartigen modularisierten LED-Struktur
US20070096132A1 (en) * 2005-11-01 2007-05-03 Jiahn-Chang Wu Coaxial LED lighting board

Also Published As

Publication number Publication date
US20080277675A1 (en) 2008-11-13
WO2008138015A2 (en) 2008-11-13
CN101682991A (zh) 2010-03-24
JP2010527158A (ja) 2010-08-05
WO2008138015A3 (en) 2009-04-09

Similar Documents

Publication Publication Date Title
US8067777B2 (en) Light emitting diode package assembly
KR20100016328A (ko) 무솔더 발광 다이오드 어셈블리
JP4330863B2 (ja) 高束のｌｅｄアレイ
CN102812571B (zh) 光学器件及其制造方法
US8193042B2 (en) Flexible circuit assemblies without solder and methods for their manufacture
US10923024B2 (en) LED display module and method of making thereof
US10896897B2 (en) LED display module and method of making thereof
US8487339B2 (en) Light-emitting diode chip package body and method for manufacturing same
KR20190123294A (ko) 평탄한 캐리어 상에 led 요소의 장착
US8482110B2 (en) Electronic assemblies without solder and methods for their manufacture
CN106576433B (zh) 印刷电路板
US7254032B1 (en) Techniques for providing EMI shielding within a circuit board component
US20060289887A1 (en) Surface mount light emitting diode (LED) assembly with improved power dissipation
KR20100017408A (ko) 무솔더 전자 어셈블리 및 그 제조 방법
US8030753B2 (en) Semiconductor device and method for making the same
KR101121687B1 (ko) 플렉서블 ｌｅｄ 패키지
KR102262128B1 (ko) 발광 디바이스 및 그 제조 방법
JP2010533383A (ja) はんだを用いない電子組立品およびこれらの製造方法
KR20100016327A (ko) 무솔더 전자 어셈블리 및 그 제조 방법
KR100998151B1 (ko) 발광다이오드 모듈 및 그 제조방법
JP2007012765A (ja) 発光ダイオード複合素子
CN100423298C (zh) 发光二极管晶片封装体及其封装方法
CN103165476A (zh) 集成电路封装以及封装方法
KR20110041964A (ko) 무솔더 전자 어셈블리 및 그 제조 방법
AU5365500A (en) Heat generating electrical circuit device array with heat dissipation

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid