KR20100014322A - 수신된 디지털 신호의 심볼 동기화 방법 및 이 방법을 이용하는 디지털 신호 수신기 - Google Patents

수신된 디지털 신호의 심볼 동기화 방법 및 이 방법을 이용하는 디지털 신호 수신기 Download PDF

Info

Publication number
KR20100014322A
KR20100014322A KR20097015021A KR20097015021A KR20100014322A KR 20100014322 A KR20100014322 A KR 20100014322A KR 20097015021 A KR20097015021 A KR 20097015021A KR 20097015021 A KR20097015021 A KR 20097015021A KR 20100014322 A KR20100014322 A KR 20100014322A
Authority
KR
South Korea
Prior art keywords
path
symbol
digital signal
correlation value
fastest
Prior art date
Application number
KR20097015021A
Other languages
English (en)
Other versions
KR101350086B1 (ko
Inventor
강 리우
리 조우
Original Assignee
톰슨 라이센싱
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 톰슨 라이센싱 filed Critical 톰슨 라이센싱
Publication of KR20100014322A publication Critical patent/KR20100014322A/ko
Application granted granted Critical
Publication of KR101350086B1 publication Critical patent/KR101350086B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H04L27/2662—Symbol synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/14—Multichannel or multilink protocols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H04L27/2668—Details of algorithms
    • H04L27/2673—Details of algorithms characterised by synchronisation parameters
    • H04L27/2676—Blind, i.e. without using known symbols
    • H04L27/2678—Blind, i.e. without using known symbols using cyclostationarities, e.g. cyclic prefix or postfix
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H04L27/2668—Details of algorithms
    • H04L27/2681—Details of algorithms characterised by constraints
    • H04L27/2688—Resistance to perturbation, e.g. noise, interference or fading

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

수신된 디지털 신호의 심볼 동기화 방법 및 디지털 신호 수신 장치가 제공된다. 본 방법은, 제1 상관값 결과를 가장 강한 경로와 다른 경로들의 결합 작용으로서 얻도록 수신된 디지털 신호와 하나의 심볼만큼 지연된 수신된 신호를 상관시키는 단계; 가장 빠른 경로의 기여를 나타내는 제2 상관 결과를 얻도록 제1 상관 결과로부터 가장 강한 경로의 영향을 실질적으로 제거하는 단계; FFT 처리를 개시하기 위한 심볼 동기화 타이밍을 결정하도록 가장 빠른 경로의 최대 상관값과 그 위치를 검색하는 단계를 포함한다. 디지털 신호 수신 장치는, 가장 강한 경로의 영향을 실질적으로 제거함으로서 가장 빠른 경로의 심볼 동기화 타이밍을 결정하기 위한 심볼 타이밍 검출부에 특징이 있다.
비교기, 승산기, 감산기, 복조기, 지연기, 카운터

Description

수신된 디지털 신호의 심볼 동기화 방법 및 이 방법을 이용하는 디지털 신호 수신기{METHOD FOR SYMBOL SYNCHRONIZATION OF RECEIVED DIGITAL SIGNAL AND DIGITAL SIGNAL RECEIVER USING THE SAME METHOD}
본 발명은 디지털 신호 수신 기술에 관한 것으로, 보다 구체적으로는 수신된 디지털 신호의 심볼 동기화 방법 및 이 방법을 이용하는 디지털 신호 수신 장치에 관한 것이다.
동기화는, OFDM 시스템 내에 심볼 타이밍, 주파수 동기화 및 샘플 클럭 동기화(sample clock synchronization)를 포함하는 디지털 신호 수신 시스템을 위한 하나의 중요한 사항이다. FFT(Fast Fourier Transform) 배치 위치를 결정하는 심볼 타이밍에 대해서, 이 위치의 적절한 선택은 모든 포스트 FFT 알고리즘들에 대해서 큰 이행 효과(major performance impact)를 갖는다. 따라서, 취득시에 조기에 양호한 타이밍을 취득하는 것이 바람직하다.
일부 현재의 시스템, 예를 들면, OFDM(Orthogonal Frequency Division Multiplexing) 시스템에서, 수신된 신호는 일반적으로 도 1에 도시된 바와 같은 프레임 구조를 가지며, 유효 심볼들은, 각각이 유효 심볼의 단부의 카피인 GI(guard intervals)로 분리된다. FFT 이전에 이용될 수 있는 파일럿이 없기 때문에, 심볼 타이밍은 주기적인 GI로 추정될 것이다.
일반적으로, 심볼 타이밍 결정은, 수신된 신호와, 하나의 심볼만큼 지연된 수신된 신호와의 상관 값을 연산하고, 상관 값의 피크(peak)를 검출하고, 수신된 신호에 대한 FFT 처리 개시의 표시로서 사용되는 타이밍을 얻는 것이다.
일반적인 추정 알고리즘은 타이밍 위치에 대응하는 최대 상관 피크를 검색하는 것이다. 이 알고리즘들의 기본 원리는 시프트 자동-상관(shift auto-correlation)이다. 사이클릭 프리픽스(cyclic prefix), 즉 GI는 유효 심볼의 단부의 카피이기 때문에, 그들의 상관관계는 큰 상관 피크(correlation peak) 값을 갖는다. 상관 피크를 검색하는 종래의 방법은 이하의 수학식으로 나타낼 수 있다.
Figure 112009043616823-PCT00001
여기서, rl ,n은 l번째 심볼의 n번째 수신된 샘플이고, rl , n+N은 그 N개의 샘플 지연이며, nr은 검색의 시작 위치이며, Ng는 GI 길이이고, nε은 추정된 심볼 타이밍 위치이며,
Figure 112009043616823-PCT00002
은 시각 nr에서 수신된 신호의 우도 함수(likelihood function)이다.
이 방법은 AWGN, ETSI-Rayleigh/Ricean, ETSI-Ricean 및 일부의 적당히 분산된 채널 하에서 유효하다. 하지만, SFN(Single Frequency Network) 채널과 같은 긴 경로 채널(long path channel), 특히 제1 도달 경로는 가장 강한 것이 아니고 가장 강한 경로는 제1 경로로부터 멀리 떨어져 있는 2개의 경로 채널에서, 그 채널 지연이 GI를 넘길지라도, 종래의 추정 알고리즘(estimation algorithm)은 약간의 작용(effort)을 부여한다. 이는, 평균 피크 또는 최대 피크의 위치를 추정하기만 하고, 그 결과로서, 수신기의 심볼 타이밍 에러는 상당히 크다. 종래의 방법이 사용되는 경우, 제1 경로는 무시되고, ISI(Inter-Symbol Interference)가 발생될 것이다. 따라서, ISI를 피하기 위해서 제1 경로를 검색하여 채널 추정 모듈로 하여금 모든 CIR(Channel Impulse Response)을 "확인하도록(see)" 하는 것이 바람직하다.
가능한 한 일찍 적절한 타이밍을 취득하기 위해서 가장 빠른 타이밍을 검출하는 방법에 초점을 맞춘 다수의 연구가 있다. 강한 SFN 채널 내의 동기화는 채널의 임펄스 응답들의 중간점을 찾을 이중 상관법(double correlation method)을 이용함으로써 이뤄질 수 있다. 그 결과, 유용한 제1 경로는 여전히 폐기된다. 2개의 경로의 거리가 GI에 달하거나 심지어는 더 큰 경우, 에러는 더 커질 것이다. 더욱이 이중 상관법은 단일 상관(single correlation)보다 많은 메모리 리소스를 필요로 한다.
EP 특허 출원 EP1005204는, 소정 시간 동안 타이밍 검출 단계에서 검출된 타이밍들 중에서 가장 빠른 타이밍을 선택함으로써 상술한 문제점을 해결하는 것을 목적으로 하는 심볼 동기화 에러 감소 방법을 개시한다. 도 2 및 3을 참조하면, 본 발명의 일 실시예에서, 가장 빠른 타이밍 검출부를 갖는 디지털 신호 수신 장치 가 제공된다. 도 2는 디지털 신호 수신 장치의 구성의 일부를 도시하며, 여기서 수신 신호는 A/D 컨버터(101)에서 디지털 신호로 변환된 후, 지연기(102)에서 하나의 심볼만큼 지연되고, 승산기(103)는 수신된 신호와, 하나의 심볼-지연된 수신 신호와의 상관값을 연산하고, 적분기(104)는 연산된 상관값을 적분하고, 감산기(105) 및 결정기(106)는 수신된 신호의 각 프레임에 대해서 상관값의 피크를 검출하도록 결정을 실행한다. 결정기(106)로부터 출력된 상관값들의 피크들에 대해서, 가장 빠른 타이밍 검출부(107)는 복수의 수신된 프레임 각각에 대한 피크들을 비교하여 FFT 처리를 개시하는 타이밍으로서 가장 빠른 심볼 동기화 타이밍을 출력한다. 도 3은 가장 빠른 타이밍 검출부(107)의 종래 구성의 일부를 도시하며, 여기서 카운터(201)는 수신된 신호의 각 프레임에 대한 피크 검출된 타이밍에서 카운팅 동작을 중지하고(suspends), 스위치(202)는 각 프레임에 대한 카운팅된 수치(numerical value)를 절환하여 각 프레임에 대해서 각각의 메모리(203)에 출력하고, 비교기는 저장된 수치를 연산하여 가장 빠른 심볼 동기화 타이밍으로서 최소 수치를 출력한다.
상술한 바와 같이, 본 발명은 심볼 동기화 취득을 위한 정확도를 개선하고 다중 경로 환경 하에서의 에러 가능성을 감소시키는 디지털 신호 수신 장치를 제공하는 것을 목적으로 한다. 그러나, 여전히 방법론적으로 복잡하므로, 계산에 대한 메모리 리소스 필요성은 높다.
그러므로, 종래 기술의 결함을 극복하는, 디지털 신호 수신의 심볼 동기화를 위한 개선된 방법을 개발하는 것이 바람직하다.
본 발명은 디지털 신호 수신을 위한 개선된 심볼 동기화 방법 및 이 방법을 이용하는 디지털 신호 수신 장치를 제공한다.
본 발명의 일 양태에 따르면, 다중 경로 환경에서 수신된 디지털 신호의 심볼 동기화를 위한 방법이 제공되며, 여기서 방법은 가장 강한 경로와 다른 경로들의 결합 작용(combined effort)으로서 제1 상관 결과를 얻도록, 수신된 디지털 신호와 하나의 심볼만큼 지연된 수신된 신호를 상관시키는 단계; 제1 상관 결과의 최대 상관 값과 그 위치를 검색하는 단계; 가장 빠른 경로의 기여를 나타내는(exhibits) 제2 상관 결과를 얻도록, 이전 단계의 제1 상관 결과로부터 가장 강한 경로의 영향을 실질적으로 제거하는 단계; 제거 단계 후에 가장 빠른 경로 기여(contribution)에 대응하는 최대 상관 값과 그 위치를 검색하는 단계; 및 이전 단계들의 반복으로 통해서 검출된 가장 빠른 경로의 심볼 동기화 타이밍을 결정하는 단계를 포함한다.
본 발명의 다른 양태에 따르면, 수신된 디지털 신호와 하나의 심볼만큼 지연된 수신된 신호를 상관시키기 위한 상관부를 포함하는, 다중 경로 환경에서 디지털 신호를 수신하기 위한 디지털 신호 수신 장치로서, 가장 강한 경로의 작용을 실질적으로 제거함으로써 가장 빠른 경로의 심볼 동기화 타이밍을 결정하는, 심볼 타이밍 검출부(404)와, 가장 빠른 경로의 결정된 심볼 동기화 타이밍을 이용하여 수신된 신호에서 푸리에 변환 처리를 실행하기 위한 푸리에 변환부를 포함하는 것을 특징으로 한다. 심볼 타이밍 검출부는 최대 상관값과 그 위치를 검색하기 위한 제1 비교기(305); 가장 강한 경로의 실질적인 영향을 제거하기 위한 감산기(307); 및 가장 빠른 경로의 심볼 동기화 타이밍을 결정하도록, 가장 강한 경로가 제거된 후 최대 상관값과 그 위치를 검색하기 위한 제2 비교기를 포함한다.
가장 강한 경로의 영향(affection)이 제거되기 때문에, 가장 빠른 경로는 간단한 알고리즘에서 효과적으로 검출될 수 있고, 유리하게, 가장 빠른 경로의 타이밍이 다중 경로 환경 하의 심볼 동기화로 사용될 수 있으므로, 수신기의 심볼 타이밍 에러는 감소되고, ISI(Inter-Symbol Interference)를 피할 것이다.
도 1은 디지털 신호 수신 장치에서 상관값 연산 결과를 도시하는 개략도.
도 2는 종래의 디지털 신호 수신 장치의 구성의 일부를 도시하는 개략 블럭도.
도 3은, 도 2에 도시된 바와 같은 종래의 디지털 신호 수신 장치에서 가장 빠른 타이밍 검출부의 구성의 일부를 도시하는 개략적인 블록도.
도 4는 2개 경로 환경에서 얻어진 상관 결과를 도시하는 예시도.
도 5는, 제거된 가장 강한 경로의 영향과의 상관을 연산하는 이론을 도시하는, 도 4의 상관 결과의 간략도.
도 6은 본 발명에 따른 심볼 동기화 방법의 세부 프로세스를 도시하는 흐름도.
도 7은 본 발명에 따른 디지털 신호 수신 장치의 일 실시예의 구성의 일부를 도시하는 개략도.
본 발명은 디지털 신호 수신을 위한 개선된 심볼 동기화 방법 및 이 방법을 이용하는 디지털 신호 수신 장치를 제공한다. 본 발명의 요점은, 가장 강한 경로의 영향을 제거하는 것을 특징으로 하는, FFT의 처리를 개시하기 위한 가장 빠른 심볼 동기화 타이밍을 이용하는 것이다. 본 발명의 실시예들은 이제 첨부하는 도면을 참조하여 기술될 것이다.
2개의 경로를 포함하며 제1 도달 경로(first arrived path)가 가장 강한 것이 아닐 수 있는 하나의 채널 모델을 고려하여, 본 발명의 메인 아이디어는 가장 강한 경로의 영향을 제거하고, 추정 표준으로서 하나의 임계치를 사용하는 것이다. 도 4를 참조하면, DVB-T 시스템 프레임 구조(2k 모드)에 기초하여 수신된 신호와 하나의 심볼만큼 지연된 수신된 신호의 상관값의 예시도가 도시된다. 여기서, 채널 지연은 [0 60] us이고, 상대적인 채널 전력은 [-5 0] ㏈이고, 최대 도플러 주파수가 50㎐이다. 도 4에는, 2개의 메인 피크가 있고, 첫 번째는 -5 ㏈ 경로로부터이고, 두 번째는 0 ㏈ 경로로부터이다. 이 프로파일과 2개의 상관 피크의 거리를 구별하기는 어렵다. 가장 빠른 경로에 대응하는 제1 피크, 즉 제1 도달 경로는, 최대 피크의 증가 구간(rising period)내에 잠기며(submerged), 이는, 제1 도달 경로 및 제2 가장 강한 경로 양쪽 모두의 기여이다. 그러므로, 제1 피크에 대한 위치는 제1 피크로의 최대 피크의 영향을 제거함으로써 결정될 수 있다.
본 발명에 따르면, 제1 피크에 대한 최대 피크에 대한 영향은 선형 변화(linear variety)와 유사한 방법으로 추정될 수 있다. 상관 결과는 삼각 곡선과 아주 유사하며, 삼각 곡선의 꼭대기는 상관 피크, 즉 가장 강한 경로의 기여 또는 모든 경로에 공통된 기여로서 간주되는 최대 상관값이다. 도 5는, 연산 이론을 나타내는 도 4의 상관관계의 간략도이며, 여기서 x축은 검색 위치 인덱스이고, y 라벨은 대응하는 최대 상관값이고; a는 제2 경로의 위치, 즉 가장 강한 경로로 가정되고, b는 가장 강한 경로의 대응하는 최대 상관값이며, G는 가장 강한 경로의 분포 길이(distribution length)이고, 일반적으로, 이는 GI의 길이이다. 여기서 이하의 결과를 얻는다.
Figure 112009043616823-PCT00003
최대 피크 이전에는 위치만이 고려되기 때문에, nr은 a보다 낮아야 한다. 이후 제1 도달 경로에 대한 상관값은 가장 강한 도달 경로의 작용을 제거함으로써 연산될 수 있다.
Figure 112009043616823-PCT00004
여기서, Λr'(nr)은 제1 도달 경로로부터 도출된 추정된 상관값이고, Λr(nr)은 제1 도달 경로 및 가장 강한 경로로부터 도출된 상관값이다.
다음 단계는 가장 강한 경로의 영향이 제거된 후 최대 상관값을 검색하는 것이며, 검출된 Λr'(nr(max))이 소정의 임계치를 넘으면, 제1 경로의 위치는 성공적 으로 가장 빠른 심볼 동기화 타이밍으로 결정된다.
수학식 1의 상관 결과에서 관찰될 수 있는 최대 피크는, 도 4에 나타난 바와 같이, 2개 경로의 공통적인 기여이며, 특히 2개의 경로가 서로 매우 근접한 경우, 즉 최대값 M이 2개 경로의 작용인 경우, b는 최대 상관값 M 이하임에 유의해야 한다. 그러므로, b는 최대 상관값 M의 정확한 값(right value)과 같으며, 즉 b=μ*M이며, 여기서 M은 최대 상관값이고, 비율 μ는 1 이하의 값이고, 그 초기값은 1이다. 제1 경로가 성공적으로 추정되지 않는 경우, 비율값 μ는 약간 감소하며, 즉 μn e xt=μcurrent-w이고, 여기서 w는 상수, 예컨대 w=0.05이다. 그러나, 비율값은 어떠한 제한도 없이 감소하지는 않을 것이다. 비율값이 소정 레벨에 도달하고, 추정이 여전히 성공적이지 않은 경우, 검색 프로세스는 중단될 것이며 가장 강한 경로가 제1 경로로 간주될 것이다.
본 발명의 주요 추정 절차는 도 6에 따라 도시된다. 단계 401에서, 수신된 신호와, 하나의 심볼만큼 지연된 수신 신호와의 제1 상관 결과 Λr(nr)는 전술한 바와 같이 수학식 1을 통해서 먼저 연산된다. 단계 402에서, 최대 상관 피크는 어떠한 종류의 종래 알고리즘으로도 검색된다. 이후 단계 403에서, 제1 도달 경로에 대한 제2 상관 결과는 수학식 3, Λr'(nr)=Λr(nr)-y(nr)에 따른 가장 강한 도달 경로의 영향을 제거함으로써 계산된다.
그 후, 단계 404에서, 가장 강한 경로의 영향이 없는 최대 상관값은, 하나의 심볼 기간을 통해서 Λr'(nr(max))의 피크 값을 찾도록, 다시 검색되고, 가장 빠른 도달 경로에 대응하는 그 위치 nr'(max)를 기록한다. 단계 405에서, 검색 결과는 검출된 결과가 신뢰성이 있고 유효한지를 판정하고, 가장 빠른 경로에 대응하는 피크의 위치를 판정하기 위해 소정의 임계치와 비교된다. Λr'(nr'(max))가 소정 임계를 넘으면, 추정된 상관값은 가장 빠른 경로의 위치에 대응하도록 성공적으로 결정되고, 결정의 성공 횟수에 하나를 추가할 것이다. 성공 횟수가 미리설정된 값에 도달하는 경우, 최후에 결정된 위치의 출력은 단계 407에서와 같이 모든 nr'(max)의 평균 결과이므로, 타이밍 검색 절차가 달성되고, 달성되지 않으면 단계 402로 간다. Λr'(nr'(max))가 소정 임계치 아래이면, 즉 단계 404의 검색이 실패이면, 비율 μ는 감소할 것이며, 즉 μnext=μcurrent-w, 예컨대, w=0.05이고, 이후 단계 402로 돌아간다.
도 7을 참조하면, 본 발명에 따른 디지털 신호 수신 장치(300)의 구성의 일부는 지연기(301), 제1 승산기(302), 가장 빠른 타이밍 검출부(303) 및 FFT 부(304)를 포함하며, 가장 빠른 타이밍 검출부(303)는 제1 비교기(305), 제2 승산기(306), 감산기(307), 제2 비교기(308), 및 평균부(309)를 포함한다. 지연기(301)는 하나의 심볼만큼 수신된 신호를 지연한다. 제1 승산기(302)는, 도 4를 참조하여, 수신된 신호와 하나의 심볼만큼 지연된 수신 신호(one-symbol-delayed receives signal)에 대한 제1 상관값 결과를 출력하도록, 수신된 신호와 지연기(301) 내에서 하나의 심볼만큼 지연된 수신 신호 간의 컴플렉스 승산 처 리(complex multiplication processing)를 실행한다. 가장 빠른 타이밍 검출부(303)는 FFT 처리를 개시하기 위한 가장 빠른 심볼 타이밍을 결정하기 위해서 가장 빠른 도달 경로의 추정을 실행한다. 가장 빠른 타이밍 검출부(303)에서, 제1 비교기(305)는, 연산을 실행하여 임의의 가능한 종래 방법으로 최대 피크를 검색하고 결과를 출력한다. 제2 승산기(306)는 제2 비교기(308)의 추정 결과에 응답하여 가장 강한 경로의 최대 상관값을 재연산한다. 감산기(307)는 제1 경로로의 가장 강한 경로의 작용을 제거한다. 제2 비교기(308)는 가장 강한 경로 영향을 제거한 후 최대 상관값을 검색하여, 최대 상관값이 소정 임계치보다 낮은 경우에 플래그를 제2 승산기(306)에 보낸다. 마지막으로 제2 비교기(308)로부터의 출력은 평균부(309)에서 평균되어 FFT 회로(304)로 출력된다.
본 발명은 상술한 실시예에 한정되지 않고, 본 발명의 범위를 벗어나지 않고 다양한 변형 및 수정이 가능할 수 있다.

Claims (10)

  1. 다중 경로 환경에서 수신된 디지털 신호의 심볼 동기화를 위한 방법으로서,
    가장 강한 경로와 다른 경로들의 결합 작용(combined effort)으로서 제1 상관 결과를 얻도록, 수신된 디지털 신호와 하나의 심볼만큼 지연된 수신된 신호를 상관시키는 단계 1과,
    상기 제1 상관 결과의 최대 상관 값과 그 위치를 검색하는 단계 2와,
    가장 빠른 경로의 기여(contribution)를 나타내는(exhibits) 제2 상관 결과를 얻도록, 이전 단계의 상기 제1 상관 결과로부터 가장 강한 경로의 영향을 실질적으로 제거하는 단계 3과,
    상기 제거 단계 후에 상기 가장 빠른 경로 기여에 대응하는 최대 상관 값과 그 위치를 검색하는 단계 4와,
    단계 2 내지 단계 4의 반복을 통해서 상기 검출된 가장 빠른 경로의 심볼 동기화 타이밍을 결정하는 단계 5
    를 포함하는 심볼 동기화 방법.
  2. 제1항에 있어서,
    단계 3에서 상기 가장 강한 경로의 상관 값이 상기 제1 상관 결과의 상기 최대 상관 값의 비율과 동일한 심볼 동기화 방법.
  3. 제1항 또는 제2항에 있어서,
    단계 4에서 상기 제2 상관 결과의 상기 최대 상관값과 그 위치는 추정된 상관값을 소정의 임계치와 비교함으로써 검색되고, 추정된 상관값이 소정의 임계치보다 큰 경우, 상기 가장 빠른 경로의 위치가 1회 결정되고, 그렇지 않은 경우 단계 2로 되돌아가는 심볼 동기화 방법.
  4. 제3항에 있어서,
    상기 추정된 상관값이 상기 소정의 임계치보다 크지 않은 경우, 상기 가장 빠른 경로의 위치가 결정되지 않을 때마다, 상기 비율값(ratio value)은 한번에 하나의 값만큼 감소되는 심볼 동기화 방법.
  5. 제4항에 있어서,
    상기 비율값이 소정의 레벨에 이르고, 가장 빠른 경로 중의 어떠한 것도 추정되지 않는 경우, 상기 검색 처리는 중단되고 가장 강한 경로가 가장 빠른 경로로서 결정되는 심볼 동기화 방법.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서,
    단계 5에서, 상기 가장 빠른 경로의 결정 횟수가 미리 결정된 값에 도달하는 경우, 상기 가장 빠른 경로의 추정된 모든 위치의 평균 결과는 상기 심볼 동기화 타이밍으로서 결정되는 심볼 동기화 방법.
  7. 수신된 디지털 신호와 하나의 심볼만큼 지연된 상기 수신된 신호를 상관시키기 위한 상관부를 포함하는, 다중 경로 환경에서 상기 디지털 신호를 수신하기 위한 디지털 신호 수신 장치로서,
    가장 강한 경로의 작용(effort)을 실질적으로 제거함으로써 가장 빠른 경로의 심볼 동기화 타이밍을 결정하는 심볼 타이밍 검출부(404)와,
    상기 가장 빠른 경로의 상기 결정된 심볼 동기화 타이밍을 이용하여 상기 수신된 신호에 대해 푸리에 변환 처리를 실행하기 위한 푸리에 변환부
    를 포함하는 디지털 신호 수신 장치.
  8. 제7항에 있어서,
    상기 심볼 타이밍 검출부(303)는,
    최대 상관값과 그 위치를 검색하기 위한 제1 비교기(305)와,
    가장 강한 경로의 작용을 실질적으로 제거하기 위한 감산기(307)와,
    상기 가장 빠른 경로의 심볼 동기화 타이밍을 결정하도록, 상기 가장 강한 경로의 영향이 제거된 후 최대 상관값과 그 위치를 검색하기 위한 제2 비교기(308)
    를 포함하는 디지털 신호 수신 장치.
  9. 제8항에 있어서,
    상기 심볼 타이밍 검출부(303)는,
    상기 가장 빠른 경로의 모든 추정된 위치의 평균 결과를 연산하기 위한 평균부를 더 포함하는 디지털 신호 수신 장치.
  10. 제8항 또는 제9항에 있어서,
    상기 심볼 타이밍 검출부(303)는,
    상기 가장 빠른 경로의 추정 결과에 응답하여 상기 가장 강한 경로의 최대 상관값을 재연산하기 위한 승산기(306)를 더 포함하는 디지털 신호 수신 장치.
KR1020097015021A 2007-01-18 2007-01-18 수신된 디지털 신호의 심볼 동기화 방법 및 이 방법을 이용하는 디지털 신호 수신기 KR101350086B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2007/000183 WO2008089592A1 (en) 2007-01-18 2007-01-18 Method for symbol synchronization of received digital signal and digital signal receiver using the same method

Publications (2)

Publication Number Publication Date
KR20100014322A true KR20100014322A (ko) 2010-02-10
KR101350086B1 KR101350086B1 (ko) 2014-01-09

Family

ID=39644077

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097015021A KR101350086B1 (ko) 2007-01-18 2007-01-18 수신된 디지털 신호의 심볼 동기화 방법 및 이 방법을 이용하는 디지털 신호 수신기

Country Status (7)

Country Link
US (1) US9106498B2 (ko)
EP (1) EP2122962B1 (ko)
JP (1) JP5174038B2 (ko)
KR (1) KR101350086B1 (ko)
CN (1) CN101611606B (ko)
BR (1) BRPI0720832A2 (ko)
WO (1) WO2008089592A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4655241B2 (ja) * 2008-09-30 2011-03-23 ソニー株式会社 受信装置、受信方法、およびプログラム
US8451957B2 (en) * 2009-04-09 2013-05-28 Hong Kong Applied Science And Technology Research Institute Co., Ltd. System and method for time synchronization of OFDM-based communications
US20120170618A1 (en) * 2011-01-04 2012-07-05 ABG Tag & Traq, LLC Ultra wideband time-delayed correlator
EP2738995A1 (en) 2012-11-30 2014-06-04 Thomson Licensing Method and multi-homed equipment for establishing a multipath connection
CN103501187B (zh) * 2013-10-10 2015-06-03 中国人民解放军理工大学 一种基于干扰抵消的短波多径信号同步方法
US9510268B2 (en) 2014-02-14 2016-11-29 Qualcomm Incorporated Early arrival path detection

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5615232A (en) 1993-11-24 1997-03-25 Novatel Communications Ltd. Method of estimating a line of sight signal propagation time using a reduced-multipath correlation function
US5598429A (en) * 1994-07-15 1997-01-28 Marshall; Kenneth E. Multi-level correlation system for synchronization detection in high noise and multi-path environments
US5630208A (en) * 1994-07-19 1997-05-13 Trimble Navigation Limited Adaptive multipath equalization
JP3414558B2 (ja) * 1995-08-25 2003-06-09 沖電気工業株式会社 最大相関値タイミング推定回路及び受信装置
JP3606761B2 (ja) * 1998-11-26 2005-01-05 松下電器産業株式会社 Ｏｆｄｍ受信装置
JP3468189B2 (ja) 2000-02-02 2003-11-17 日本電気株式会社 パターン生成回路及びそれを用いたマルチパス検出回路並びにそのマルチパス検出方法
JP3412622B2 (ja) * 2001-04-18 2003-06-03 日本電気株式会社 Ｃｄｍａ受信装置及びパス保護処理方法
GB0204057D0 (en) 2002-02-21 2002-04-10 Tecteon Plc Echo detector having correlator with preprocessing
KR20040009938A (ko) * 2002-07-26 2004-01-31 주식회사 오픈솔루션 초기심볼 동기 검출장치 및 그 방법
KR100852277B1 (ko) * 2002-10-19 2008-08-18 삼성전자주식회사 Ｏｆｄｍ 수신시스템의 동기획득시간을 단축시킬 수 있는ｏｆｄｍ 전송시스템 및 그 방법
JP3869374B2 (ja) * 2003-02-03 2007-01-17 日本電信電話株式会社 シンボルタイミング検出回路
CN100420180C (zh) * 2003-04-24 2008-09-17 上海明波通信技术有限公司 分组无线通信***的同步方法及其装置
CN1567760A (zh) * 2003-06-20 2005-01-19 北京三星通信技术研究有限公司 Ofdm***中同步过程中降低侧峰干扰的方法
TWI235560B (en) 2003-10-31 2005-07-01 Ind Tech Res Inst Apparatus and method for synchronization of OFDM systems
KR100611170B1 (ko) 2003-11-11 2006-08-10 가부시키가이샤 엔티티 도코모 수신 장치 및 수신 타이밍 검출 방법
US20050265219A1 (en) 2004-05-11 2005-12-01 Texas Instruments Incorporated Orthogonal frequency division multiplex (OFDM) packet detect unit, method of detecting an OFDM packet and OFDM receiver employing the same
US7221913B2 (en) * 2004-06-23 2007-05-22 Intel Corporation Effective time-of-arrival estimation algorithm for multipath environment
JP4396423B2 (ja) 2004-07-05 2010-01-13 パナソニック株式会社 Ｏｆｄｍ受信装置
JP2006108764A (ja) * 2004-09-30 2006-04-20 Seiko Epson Corp Ｏｆｄｍ受信装置、ｏｆｄｍ受信制御プログラムおよびｏｆｄｍ受信方法
CN100499623C (zh) * 2004-11-09 2009-06-10 华为技术有限公司 一种实现正交频分复用精确时间同步的方法
US20060140109A1 (en) 2004-12-28 2006-06-29 Mediatek Incorporation Method and system for joint mode and guard interval detection
US7453961B1 (en) * 2005-01-11 2008-11-18 Itt Manufacturing Enterprises, Inc. Methods and apparatus for detection of signal timing
US9185640B2 (en) * 2013-07-08 2015-11-10 Intel Mobile Communications GmbH Method and related mobile device for searching for a mobile network
TWI540900B (zh) * 2013-09-05 2016-07-01 晨星半導體股份有限公司 電視訊號接收裝置與判斷頻道是否包含電視節目訊號之方法

Also Published As

Publication number Publication date
KR101350086B1 (ko) 2014-01-09
US9106498B2 (en) 2015-08-11
EP2122962B1 (en) 2013-05-29
JP2010517337A (ja) 2010-05-20
CN101611606A (zh) 2009-12-23
BRPI0720832A2 (pt) 2013-01-29
CN101611606B (zh) 2013-09-11
JP5174038B2 (ja) 2013-04-03
EP2122962A4 (en) 2012-05-30
EP2122962A1 (en) 2009-11-25
US20100061478A1 (en) 2010-03-11
WO2008089592A1 (en) 2008-07-31

Similar Documents

Publication Publication Date Title
EP1949636B1 (en) Synchronisation in a multicarrier receiver with guard interval carrelation
JP4834099B2 (ja) Ｏｆｄｍ伝送に関するタイミング捕捉及びモードとガード検出
US7415059B2 (en) Method and system for fast timing recovery for preamble based transmission systems
KR101350086B1 (ko) 수신된 디지털 신호의 심볼 동기화 방법 및 이 방법을 이용하는 디지털 신호 수신기
KR101253447B1 (ko) 채널 페이딩에 로버스트한 타이밍 획득 방법 및 시스템
US20070153761A1 (en) Device And Method For Preamble Detection And Frame Synchronization In Data Packet Transmission
JP5280438B2 (ja) 受信機のタイミングを送信機のタイミングに同期させる方法及び装置
US8553812B2 (en) Synchronization structure and method for a receiving apparatus of a communication system
WO2006096728A2 (en) System and method for ranging
US20070092044A1 (en) Method for symbol timing synchronization and apparatus thereof
KR100492359B1 (ko) 오에프디엠 시스템의 심볼동기 검출장치
JP2005303691A (ja) 同期検出装置および同期検出方法
JP2003008544A (ja) シンボルタイミングオフセットを効率よく推定するｏｆｄｍ受信システム及びその方法
KR100634449B1 (ko) 가변 길이의 보호구간을 사용하는 오에프디엠 기반에서의보호구간의 길이 검출 방법 및 그 장치
KR101452563B1 (ko) 프레임 동기 획득 장치 및 방법
KR101100460B1 (ko) Ｏｆｄｍ 시스템에서의 심벌 및 프레임의 시간 동기 방법및 장치
KR20070121426A (ko) 동기 검출 장치 및 동기 검출 방법
KR101970072B1 (ko) Ofdm 시스템의 시간동기를 위한 간소화된 상호상관 방법
KR100924171B1 (ko) 고속 무선 근거리 통신망에서 심볼 경계 검출 방법 및 장치
KR20070054876A (ko) 디지털방송용 단말기 및 디지털방송용 단말기의 보호구간을이용한 프레임동기 검출 방법
KR20140106894A (ko) 직교 주파수 다중 전송 방식 시스템에서의 시간 동기 방법 및 장치, 및 수신 신호 복조 방법 및 장치

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161220

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171219

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191223

Year of fee payment: 7