KR20100004791A

KR20100004791A - 프로그램 디스터브 현상을 개선하는 불휘발성 메모리 장치및 그 프로그램 방법

Info

Publication number: KR20100004791A
Application number: KR1020080065141A
Authority: KR
Inventors: 박종열
Original assignee: 삼성전자주식회사
Priority date: 2008-07-04
Filing date: 2008-07-04
Publication date: 2010-01-13
Also published as: US8199584B2; US7889567B2; US20110110159A1; KR101406228B1; US20100002522A1

Abstract

본 발명은 프로그램 디스터브 현상을 개선하는 불휘발성 메모리 장치 및 그 프로그램 방법에 대하여 개시된다. 불휘발성 메모리 장치는, 메모리 셀 어레이 블락과 워드라인 드라이버, 그리고 웰 바이어스 제어부를 포함한다. 메모리 셀 어레이 블락은, 직렬 연결된 다수개의 메모리 셀들이 비트라인에 연결되는 셀 스트링을 적어도 하나 이상 포함하고, 메모리 셀들이 이븐 워드라인들과 오드 워드라인들에 교대로 연결된다. 워드라인 드라이버는, 메모리 셀들의 프로그램 검증 판독 단계 후, 이븐 워드라인들을 제1 전압으로 먼저 구동한 후 오드 워드라인들을 제1 전압으로 구동한다. 이에 따라, 이븐 워드라인의 전압 레벨이 제1 전압보다 낮은 전압 레벨로 떨어진다. 웰 바이어스 제어부는, 프로그램 동작, 독출 동작 또는 삭제 동작의 동작 모드들에 따라 이븐 워드라인들과 오드 워드라인들로 해당되는 구동 전압들을 전달하는 고전압 엔모스 트랜지스터들이 형성된 P-웰의 바이어스를 플로팅시킨다.

프로그램 디스터브 현상, 이븐 워드라인들, 오드 워드라인들, 커플링 효과, P웰 바이어스 제어부

Description

프로그램 디스터브 현상을 개선하는 불휘발성 메모리 장치 및 그 프로그램 방법{Non-volatile memory device for improving program disturb phenomenon and program method the same}

본 발명은 불휘발성 메모리 장치에 관한 것으로, 특히 프로그램 디스터브 현상을 개선하는 낸드 플래쉬 메모리 장치 및 그 프로그램 방법을 제공하는 데 있다.

플래쉬 메모리 장치는 터널링(tunneling) 현상을 이용하여 데이터를 프로그램하고 소거한다. 플래쉬 메모리 장치는, 우수한 데이터 보존성, 낮은 소비 전력 그리고 외부 충격에 강한 내구성으로 인하여, 휴대용 기기의 보조 기억 장치로 적합하다. 일정한 개수의 메모리 셀들이 직렬로 연결된 낸드 플래쉬 메모리 장치는, 메모리 셀들이 병렬로 연결된 노아(NOR)형 플래쉬 메모리 장치에 비해 메모리 셀의 크기가 상대적으로 작기 때문에, 집적도가 우수하여 대용량의 보조 기억 장치로 더욱 유용하다.

낸드 플래쉬 메모리 장치는, 하나의 비트라인에 직렬 연결된 복수개의 메모리 셀들이 하나의 스트링을 구성하고, 하나의 워드라인에 연결되는 메모리 셀들을 기준으로 페이지 단위로 구분되고, 복수개의 페이지들로 구성된 블락으로 구분된 다. 이러한 구조의 낸드 플래쉬 메모리 장치에서, 독출 동작과 프로그램 동작은 페이지 단위로 이루어지고, 소거 동작은 블락 단위로 이루어진다.

도 1은 낸드 플래쉬 메모리 장치의 프로그램 동작시 전압 인가 방식을 보여주는 도면이다. 도 1을 참조하면, 메모리 셀 어레이(100)는 각각의 메모리 셀이 공통의 워드라인들(WL0-WLn)에 연결되는 메모리 스트링들(A0, A1)로 구성된다. 제1 메모리 스트링(A0)은 제1 비트라인(BL0)에 연결되고, 제2 메모리 스트링(A1)은 제2 비트라인(BL1)에 연결된다. 제1 메모리 스트링(A0)은, 플로팅 게이트를 가지는 메모리 셀 트랜지스터들(MT0A-MTnA)이 직렬로 연결되고, MT0A 메모리 셀 트랜지스터의 드레인은 스트링 선택 라인(SSL)에 연결되는 SG1A 스트링 선택 트랜지스터를 통해 제1 비트라인(BL0)에 연결되고, MTiA 메모리 셀 트랜지스터의 소스는 접지 선택 라인(GSL)에 연결되는 SG2A 접지 선택 트랜지스터를 통해 접지 전압(VSS)에 연결된다. 제2 메모리 스트링(A1)은, 플로팅 게이트를 가지는 메모리 셀 트랜지스터들(MT0B-MTnB)이 직렬로 연결되고, MT0B 메모리 셀 트랜지스터의 드레인은 SG1B 스트링 선택 트랜지스터를 통해 제2 비트라인(BL1)에 연결되고, MTnB 메모리 셀 트랜지스터의 소스는 SG2B 접지 선택 트랜지스터를 통해 접지 전압(VSS)에 연결된다.

소거 동작 후에 진행되는 프로그램 동작은 다음과 같이 이루어진다. 예컨대, 제1 메모리 스트링(A0)의 MTiA 메모리 셀을 프로그램한다고 가정하자. 제1 비트라인(BL0)에 0V를 인가하고, SG1A 선택 스트링 트랜지스터를 턴온시켜 제1 메모리 스트링(A0)을 제1 비트라인(BL0)에 연결시키고, SG2A 선택 트랜지스터를 턴오프시킨다. 선택된 워드라인(WLi)에 예컨대, 14V 내지 20V 정도의 프로그램 전압(Vpgm)을 인가하고, 비선택된 워드라인들(WL0-WLn)에 예컨대, 7V 내지 10V 정도의 패스 전압(Vpass)을 인가한다. 이에 따라, MTiA 메모리 셀은 전자들이 채널로부터 플로팅 게이트로 터널링되어 문턱 전압이 양의 값으로 증가한다.

프로그램 동작이 페이지 단위로 이루어지기 때문에, 선택된 WLi 워드라인에 프로그램 전압(Vpgm)이 인가되면, 제2 메모리 스트링(A1)에 속하면서 선택되지 않은 메모리 셀(MTiB)의 게이트에도 동일한 프로그램 전압(Vpgm)이 인가된다. 즉, 한 페이지 내에는 프로그램되어야 할 메모리 셀(MTiA)과 프로그램되지 않아야 할 메모리 셀(이하 "프로그램 금지 셀(program inhibit cell)이라 칭한다, MTiB)이 하나의 워드라인(WLi)에 연결되고, 선택된 워드라인(WLi)으로 프로그램 전압(Vpgm)이 인가된다. 이에 따라, 프로그램 금지 셀(MTiB)이 프로그램 전압(Vpgm)에 의해서 소프트 프로그램될 수 있다. 이를 프로그램 디스터브(prgram disturbance)라 부른다.

프로그램 금지 셀(MTiB)의 프로그램 디스터브를 방지하기 위해서는 선택된 워드라인(WLi)으로 인가되는 프로그램 전압(Vpgm)을 낮추거나 채널 전압을 높이는 방법이 있다. 프로그램 전압(Vpgm)을 낮추는 방법은 메모리 셀(MTiB)의 특성에 주요하게 의존하기 때문에, 실제적이지 못하다. 채널 전압을 높이는 방법은 게이트와 채널간의 용량성 결합(capacitive coupling)에 의한 셀프-부스팅(self-boosting) 효과를 이용하는 방법으로, 제2 비트라인(BL1)으로 전원 전압(VDD)을 인가하여 채널 전압을 상승시킨다.

한편, 워드라인(WLi)에 인가되는 전압 변동폭을 크게 하더라도, 게이트와 채널간의 용량성 결합(capacitive coupling)에 의한 셀프-부스팅(self-boosting) 효 과로 인하여, 채널 전압을 높일 수 있다. 따라서, 워드라인(WLi)에 인가되는 전압 변동폭을 크게 하는 방안이 요구된다.

본 발명의 목적은 워드라인의 전압 변동폭을 크게 하여 프로그램 디스터브 현상을 개선하는 불휘발성 메모리 장치를 제공하는 데 있다.

본 발명의 다른 목적은 상기 불휘발성 메모리 장치의 프로그램 방법을 제공하는 데 있다.

상기 목적을 달성하기 위하여, 본 발명의 일면에 따른 불휘발성 메모리 장치는, 직렬 연결된 다수개의 메모리 셀들이 비트라인에 연결되는 셀 스트링을 적어도 하나 이상 포함하고 메모리 셀들이 이븐 워드라인들과 오드 워드라인들에 교대로 연결되는 메모리 셀 어레이 블락, 그리고 메모리 셀들의 프로그램 검증 판독 단계 후, 이븐 워드라인들을 제1 전압으로 먼저 구동한 후 오드 워드라인들을 제1 전압으로 구동하여, 이븐 워드라인의 전압 레벨을 제1 전압보다 낮은 전압 레벨로 떨어뜨리는 워드라인 드라이버를 포함한다.

본 발명의 실시예들에 따라, 제1 전압은 접지 전압 레벨로 설정될 수 있다.

본 발명의 실시예들에 따라, 불휘발성 메모리 장치는, 프로그램 동작, 독출 동작 또는 삭제 동작의 동작 모드들에 따라 이븐 워드라인들과 오드 워드라인들로 해당되는 구동 전압들을 전달하는 고전압 엔모스 트랜지스터들로 구성된 패스 트랜지스터부를 더 포함할 수 있고, 프로그램 검증 판독 단계에서, 오드 워드라인들이 제1 전압으로 구동된 후, 고전압 엔모스 트랜지스터들이 형성된 P-웰의 바이어스를 플로팅시키는 웰 바이어스 제어부를 더 포함할 수 있다.

본 발명의 실시예들에 따라, 웰 바이어스 제어부는 프로그램 동작, 독출 동작 또는 삭제 동작의 동작 모드들 동안, 고전압 엔모스 트랜지스터들이 형성된 P-웰을 접지 전압으로 바이어스시킬 수 있다.

본 발명의 실시예들에 따라, 워드라인 드라이버는, 메모리 셀들의 프로그램 검증 판독 단계에서 선택된 메모리 셀이 프로그램 불량으로 판별되는 경우, 선택된 메모리 셀의 워드라인을 프로그램 전압으로 구동할 수 있다.

상기 목적을 달성하기 위하여, 본 발명의 다른 일면에 따른 불휘발성 메모리 장치는, 직렬 연결된 다수개의 메모리 셀들이 비트라인에 연결되는 셀 스트링을 적어도 하나 이상 포함하고 메모리 셀들이 제1 워드라인, 제2 워드라인 및 제3 워드라인으로 구성되는 워드라인 단위에 순차적으로 연결되는 메모리 셀 어레이 블락과, 메모리 셀들의 프로그램 검증 판독 단계에서, 제1 워드라인을 제1 전압으로 먼저 구동한 후 제2 워드라인을 제1 전압으로 구동하고 제3 워드라인을 제1 전압으로 나중에 구동하여, 제2 워드라인의 전압 레벨을 제1 전압보다 낮은 전압 레벨로 떨어뜨리고 제1 워드라인의 전압 레벨을 제2 워드라인의 전압 레벨보다 낮은 전압 레벨로 떨어뜨리는 워드라인 드라이버를 포함한다.

상기 다른 목적을 달성하기 위하여, 본 발명의 또다른 일면에 따른 불휘발성 메모리 장치의 프로그램 방법은, 직렬 연결된 다수개의 메모리 셀들이 비트라인에 연결되는 셀 스트링을 적어도 하나 이상 포함하고 메모리 셀들이 이븐 워드라인들과 오드 워드라인들에 교대로 연결되는 메모리 셀 어레이에서, 현재 프로그램 루프 에서 선택된 메모리 셀의 워드라인을 제1 프로그램 전압으로 구동하는 단계, 선택된 메모리 셀의 프로그램 여부를 판독 검증하는 단계, 이븐 워드라인들을 제1 전압으로 구동한 후 오드 워드라인들을 제1 전압으로 구동하는 단계, 그리고 선택된 메모리 셀이 프로그램 불량으로 판독되는 경우, 다음 프로그램 루프에서 선택된 메모리 셀의 워드라인을 제2 프로그램 전압으로 구동하는 단계를 포함한다.

본 발명의 실시예들에 따라, 불휘발성 메모리 장치의 프로그램 방법은 제2 프로그램 전압이 제1 프로그램 전압보다 높게 설정되는 것이 바람직하다.

상기 다른 목적을 달성하기 위하여, 본 발명의 또다른 일면에 따른 불휘발성 메모리 장치의 프로그램 방법은, 직렬 연결된 다수개의 메모리 셀들이 비트라인에 연결되는 셀 스트링을 적어도 하나 이상 포함하고 메모리 셀들이 제1 워드라인, 제2 워드라인 및 제3 워드라인으로 구성되는 워드라인 단위에 순차적으로 연결되는 메모리 셀 어레이에서, 현재 프로그램 루프에서 선택된 메모리 셀의 워드라인을 제1 프로그램 전압으로 구동하는 단계, 선택된 메모리 셀의 프로그램 여부를 판독 검증하는 단계, 제1 워드라인을 제1 전압으로 먼저 구동한 후 제2 워드라인을 제1 전압으로 구동하고 제3 워드라인을 제1 전압으로 나중에 구동하는 단계, 그리고 선택된 메모리 셀이 프로그램 불량으로 판독되는 경우 ,다음 프로그램 루프에서 선택된 메모리 셀의 워드라인을 제2 프로그램 전압으로 구동하는 단계를 포함한다.

본 발명의 불휘발성 메모리 장치는, 인접한 워드라인들 사이의 커플링 효과를 이용하여, 선택된 워드라인에 연결된 프로그램 금지 셀들의 입장에서 봤을 때, 프로그램 금지 셀들의 워드라인이 종래의 접지 전압에서 프로그램 전압까지의 전압 변동폭에다가 음의 전압 레벨로 떨어진 전압 변동폭을 더한 전압 변동폭을 갖게 된다. 이에 따라, 프로그램 금지 셀들의 채널 전압을 높아져서 프로그램 금지 셀들의 프로그램 디스터브를 방지한다.

또한, 불휘발성 메모리 장치는, 인접한 워드라인들 사이의 이중 커플링 효과에 의해 프로그램 금지 셀들의 워드라인이 더욱 큰 전압 변동폭을 갖게 되어, 프로그램 금지 셀들의 프로그램 디스터브를 방지한다.

본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 예시적인 실시예를 설명하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.

도 2는 본 발명의 일실시예에 따른 낸드 플래쉬 메모리 장치를 설명하는 도면이다. 도 2를 참조하면, 낸드 플래쉬 메모리 장치(200)는 메모리 셀 어레이 블락(210), 워드라인 드라이버부(220), 로우 디코더(230) 그리고 패스 트랜지스터부(240)를 포함한다.

메모리 셀 어레이 블락(210)은 하나의 비트라인(BLe, BLo, i는 자연수)에 직렬 연결된 복수개의 메모리 셀들이 하나의 스트링을 구성하고, 하나의 워 드라인(WL, 0≤i≤n)에 연결되는 메모리 셀들을 기준으로 페이지 단위로 구분되고, 복수개의 페이지들로 구성된 블락으로 구분된다. 이러한 구조의 낸드 플래쉬 메모리 장치(200)에서, 독출 동작과 프로그램 동작은 페이지 단위로 이루어지고, 소거 동작은 블락 단위로 이루어진다.

워드라인 드라이버부(220)는, 각각의 워드라인(WL)과 연결되는 워드라인 드라이버들(WL DRV)과, 스트링 선택 라인(SSL)과 연결되는 스트링 선택 라인 드라이버(SS DRV) 그리고 접지 선택 라인(GSL)과 연결되는 접지 선택 라인 드라이버(GS DRV)를 포함한다. 워드라인 드라이버부(220)는, 낸드 플래쉬 메모리 장치(200)의 기입/독출 콘트롤러(미도시)의 제어에 의해 고전압 발생 회로(미도시)에서 공급되는 프로그램 전압(Vpgm), 독출 전압(Vread), 패스 전압(Vpass), 삭제 전압(Verase) 등의 구동 전압들을 워드라인 드라이버들(WL DRV), 스트링 선택 라인 드라이버(SS DRV) 그리고 접지 선택 라인 드라이버(GS DRV)를 통하여 워드라인들(WL), 스트링 선택 라인(SSL) 그리고 접지 선택 라인(GSL)으로 제공한다.

워드라인 드라이버부(220)는 어드레스 정보에 따라 워드라인들(WL) 중 하나의 워드라인을 선택하고, 선택된 워드라인, 비선택된 워드라인들, 스트링 선택 라인(SSL)과 접지 선택 라인(GSL)으로 동작 모드에 따른 구동 전압들을 제공한다.

본 실시예에서는, 예컨대, 메모리 셀 어레이 블락(210) 내 MT0A 메모리 셀을 프로그램한다고 가정하자. 프로그램 동작 모드시, 선택되는 워드라인(WL<0>)으로 프로그램 전압(Vpgm), 예컨대 18V 정도를 제공하고, 비선택되는 워드라인들(WL<1>~WL<n>)으로 패스 전압(Vpass), 예컨대 10V 정도를 제공한다. 그리고 스트 링 선택 라인(SSL)으로 전원 전압(VDD), 예컨대 3V 정도를 제공하고, 접지 선택 라인(GSL)으로 접지 전압(VSS)을 제공한다. 독출 동작 모드시, 선택되는 워드라인(WL<0>)으로 접지 전압(VSS)을 제공하고, 비선택되는 워드라인들(WL<1>~WL<n>), 스트링 선택 라인(SSL) 그리고 접지 선택 라인(GSL)으로 독출 전압(Vread), 예컨대 4.5V 정도를 제공한다. 프로그램 전압(Vpgm), 패스 전압(Vpass) 그리고 독출 전압(Vread)은 전원 전압(VDD) 보다 높은 고전압들이다.

전원 전압(VDD) 보다 높은 고전압을 워드라인들(WL<n>), 스트링 선택 라인(SSL) 그리고 접지 선택 라인(GSL)으로 제공하기 위하여, 로우 디코더(230)은 고전압을 스위칭할 수 있는 고전압의 블락 워드라인 신호(X_SEL)를 발생한다. 패스 트랜지스터부(240)는 로우 디코더(230)에서 제공되는 블락 워드라인 신호(X_SEL)에 응답하여 턴-온되어, 워드라인 드라이버부(220)에서 제공되는 프로그램 전압(Vpgm), 패스 전압(Vpass) 그리고 독출 전압(Vread) 등을 메모리 셀 어레이 블락(210)의 선택된 워드라인(WL<0>), 비선택된 워드라인들(WL<1>~WL<n>), 스트링 선택 라인(SSL) 그리고 접지 선택 라인(GSL)으로 인가한다.

패스 트랜지스터부(240)는, 블락 워드라인 신호(X_SEL)에 의해 제어되고, 워드라인 드라이버부(220)의 드라이버들과 워드라인들(WL) 사이에 각각 연결되는 고전압 엔모스 트랜지스터들로 구성된다. 고전압 엔모스 트랜지스터들은 반도체 제조 공정상 P-웰(well) 영역 안에 형성되는 데, P-웰은 웰 바이어스 제어 신호(WELL_CON)에 응답하여 접지 전압(VSS)으로 바이어스된다.

워드라인 드라이버부(220)는 워드라인들(WL)의 전압 변동 폭을 크게 하여 디스터브 현상을 개선한다. 이를 위한 워드라인 전압 인가 방법은 워드라인들(WL<n>)을 짝수번 워드라인들과 홀수번 워드라인들로 구분하여 구현된다. 이를 위하여, 짝수번 워드라인들과 연결되는 워드라인 드라이버들(WL DRV)은 이븐 워드라인 제어 신호(WL_EVEN_CON)에 의해 구동되고, 홀수번 워드라인들과 연결되는 워드라인 드라이버들(WL DRV)은 오드 워드라인 제어 신호(WL_ODD_CON)에 의해 구동된다.

도 3은 도 2의 플래쉬 메모리 장치의 프로그램 동작시 워드라인 전압 인가 방법을 설명하는 타이밍 다이어그램이다. 도 3을 참조하면, 낸드 플래쉬 메모리 장치(200)의 워드라인 전압 인가 방법은 현재 프로그램 루프(Loop:n)와 다음 프로그램 루프(Loop:n+1)로 나누어 설명된다. 현재 프로그램 루프(Loop:n)는 메모리 셀들을 프로그래밍하는 프로그램 단계(Pgm.Exe)와 해당 메모리 셀이 올바르게 프로그램되었는 지를 확인하는 검증 판독 단계(Verify Read)로 이루어진다.

프로그램 단계에서는, 비트라인(BLo<0>)에 0V가 인가되고(미도시), 블락 워드라인 신호(X_SEL)는 접지 전압(VSS)에서 제1 고전압(VPPH)으로 활성화되어 패스 트랜지스터부(240)를 턴온시킨다. 스트링 선택 라인(SSL)은 접지 전압(VSS)에서 전원 전압(VDD)이 인가되고, 접지 선택 라인(GSL)은 접지 전압이 인가된다. 이 후, 비선택된 워드라인들(WL<1>~WL<n>)은 접지 전압(VSS)에서 패스 전압(Vpass)으로 인가되고, 선택된 워드라인(WL<0>)은 접지 전압(VSS)에서 패스 전압(Vpass)을 거쳐 프로그램 전압(Vpgm1)으로 인가된다. 이에 따라, 선택된 워드라인(WL<0>)에 연결된 MT0A 메모리 셀이 프로그램된다.

여기에서, 이븐 워드라인 제어 신호(WL_EVEN_CON)와 오드 워드라인 제어 신호(WL_ODD_CON)는 비활성화 상태에 있고, 웰 바이어스 제어 신호(WELL_CON)는 활성화되어 패스 트랜지스터부(240)의 P-웰은 접지 전압(VSS)으로 바이어스된다. 프로그램 단계가 끝나면, 블락 워드라인 신호(X_SEL)는 전원 전압(VDD)으로 인가되고, 워드라인들(WL), 스트링 선택 라인(SSL) 그리고 접지 선택 라인(GSL)은 접지 전압(VSS)이 인가된다.

검증 판독 단계는, 블락 워드라인 신호(X_SEL)가 제1 고전압(VPPH) 보다 낮은 제2 고전압(VPPL)으로 인가되고, 비선택된 워드라인들(WL<1>~WL<n>), 스트링 선택 라인(SSL) 그리고 접지 선택 라인(GSL)으로는 독출 전압(Vread)이 인가되고, 선택된 워드라인(WL<0>)으로는 소정의 전압, 예컨대, 1.3V 정도의 전압이 인가된다.

이 후, t0 시간에서, 이븐 워드라인 제어 신호(WL_EVEN_CON)의 활성화에 응답하여 비선택된 워드라인들(WL<1>~WL<n>) 중 이븐 워드라인들(WL_E)으로 접지 전압이 인가되고, 선택된 워드라인(WL<0>)과 접지 선택 라인(GSL)으로 접지 전압(VSS)이 인가된다.

t1 시간에서, 오드 워드라인 제어 신호(WL_ODD_CON)의 활성화에 응답하여 비선택된 워드라인들(WL<1>~WL<n>) 중 오드 워드라인들(WL_O)으로 접지 전압(VSS)이 인가된다. 오드 워드라인들(WL_O)에 인접한 이븐 워드라인들(WL_E)은 커플링 효과에 의해 접지 전압(VSS) 보다 낮은 음(negative)의 전압 레벨로 떨어진다. 이븐 워드라인들(WL_E)은 패스 트랜지스터부(240)의 고전압 엔모스 트랜지스터들의 P-웰 내 N+ 정션들에 각각 연결된다. 패스 트랜지스터부(240)의 P-웰은 접지 전압(VSS) 으로 바이어스되어 있다. 이에 따라, 이븐 워드라인들(WL_E)이 음(negative)의 전압 레벨로 떨어지더라도 패스 트랜지스터부(240) 내 P-웰과 N+ 정션 사이에는 PN 다이오드의 순방향 문턱 전압(Vth)이 걸리기 때문에, 이븐 워드라인들(WL_E)은 접지 전압(VSS)의 P-웰보다 순방향 문턱 전압(Vth) 만큼 낮은 전압 레벨, 예컨대, -0.7V 정도의 전압 레벨로 리미팅된다.

현재 프로그램 루프(Loop:n)의 검증 판독 단계가 끝나고 다음 프로그램 루프(Loop:n+1)로 들어가는 t2 시간에서, 블락 워드라인 신호(X_SEL)는 접지 전압(VSS)으로 인가되고, 스트링 선택 라인(SSL)은 접지 전압(VSS)이 인가되고, 이븐 워드라인 제어 신호(WL_EVEN_CON)는 비활성화된다. 그리고, 웰 바이어스 제어 신호(WELL_CON)가 비활성화되어 패스 트랜지스터부(240)의 P-웰이 플로팅된다. 패스 트랜지스터부(240)의 P-웰이 플로팅됨에 따라, 앞서 t1 시간에서 음의 문턱 전압(Vth) 정도로 리미팅되었던 이븐 워드라인들(WL_E)은 접지 전압(VSS)의 인접한 오드 워드라인들(WL_O)에 커플링되어 음의 문턱 전압(Vth) 보다 더욱 낮은 음(negative)의 전압 레벨로 떨어진다.

이 후, 프로그램되어야 할 메모리 셀(MT0A)이 충분히 프로그램되지 않은 경우, 다음 프로그램 루프(Loop:n+1)의 프로그램 단계에서, 비선택된 워드라인들(WL<1>~WL<n>)으로는 패스 전압(Vpass)이 인가되고, 선택된 워드라인(WL<0>)으로는 이전 프로그램 루프(Loop:n)의 프로그램 전압(Vpgm1)보다 높은 프로그램 전압(Vpgm2)이 인가된다. 이에 따라, 선택된 워드라인(WL<0>)에 연결된 MT0A 메모리 셀이 다시 프로그램된다.

선택된 워드라인(WL<0>)에 연결된 프로그램 금지 셀들의 입장에서 보면, 프로그램 금지 셀들의 워드라인(WL<0>)은 종래의 접지 전압에서 프로그램 전압(Vpgm)까지의 전압 변동폭에다가 음(negative)의 전압 레벨로 떨어진 전압 변동폭을 더한 전압 변동폭을 갖는다. 프로그램 금지 셀들의 워드라인(WL<0>)은 큰 전압 변동폭을 갖게 되어 프로그램 금지 셀들의 채널 전압을 높인다. 이에 따라, 프로그램 금지 셀들의 프로그램 디스터브를 방지한다.

도 4는 본 발명의 다른 실시예에 따른 프로그램 동작 시 워드라인 전압 인가 방법을 설명하는 도면이다. 도 4를 참조하면, 도 3의 워드라인 전압 인가 방법과 비교하여, 검증 판독 단계의 t0 시간과 t1 시간 사이에, 제1 워드라인(WL1), 제2 워드라인(WL2) 그리고 제3 워드라인(WL3)이 순차적으로 접지 전압(VSS)으로 인가되는 점에서 차이가 있다. 제1 워드라인(WL1), 제2 워드라인(WL2) 그리고 제3 워드라인(WL3)은 메모리 셀 어레이 블락(210, 도 2)의 워드라인들(WL, 0≤i≤n) 중 서로 인접한 3개의 워드라인들로서, 본 실시예의 워드라인 전압 인가 방법의 기본 단위가 된다.

t0 시간에서, 제1 워드라인(WL1)은 제1 워드라인 제어 신호(WL1_CON)의 활성화에 응답하여 접지 전압이 인가된다. 이 후, 제2 워드라인(WL2)은 제2 워드라인 제어 신호(WL2_CON)의 활성화에 응답하여 접지 전압이 인가된다. 이에 따라, 제2 워드라인(WL2)에 인접한 제1 워드라인(WL1)은 커플링 효과에 의해 접지 전압(VSS) 보다 낮은 음(negative)의 전압 레벨로 떨어진다.

t1 시간에서, 제3 워드라인(WL3)은 제3 워드라인 제어 신호(WL3_CON)의 활성 화에 응답하여 접지 전압이 인가된다. 이에 따라, 제3 워드라인(WL3)에 인접한 제2 워드라인(WL2)은 커플링 효과에 의해 접지 전압(VSS) 보다 낮은 음(negative)의 전압 레벨로 떨어진다. 이와 더불어, 제2 워드라인(WL2)에 인접한 제1 워드라인(WL1)도 커플링 효과에 의해 더 낮은 음(negative)의 전압 레벨로 떨어진다.

본 실시예의 워드라인 전압 인가 방법은 이중 커플링 효과에 의해 프로그램 금지 셀들의 워드라인(WL<0>)이 더욱 큰 전압 변동폭을 갖게 되어, 도 3의 워드라인 전압 인가 방법에 비하여 프로그램 금지 셀들의 채널 전압을 더 높인다. 이에 따라, 프로그램 금지 셀들의 프로그램 디스터브를 방지한다.

본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.

도 1은 낸드 플래쉬 메모리 장치의 프로그램 동작시 전압 인가 방식을 보여주는 도면이다.

도 2는 본 발명의 일실시예에 따른 낸드 플래쉬 메모리 장치를 설명하는 도면이다.

도 3은 도 2의 낸드 플래쉬 메모리 장치의 프로그램 동작시 워드라인 전압 인가 방법을 설명하는 타이밍 다이어그램이다.

도 4는 본 발명의 다른 실시예에 따른 낸드 플래쉬 메모리 장치의 프로그램 동작시 워드라인 전압 인가 방법을 설명하는 도면이다.

Claims

직렬 연결된 다수개의 메모리 셀들이 비트라인에 연결되는 셀 스트링을 적어도 하나 이상 포함하고, 상기 메모리 셀들이 이븐 워드라인들과 오드 워드라인들에 교대로 연결되는 메모리 셀 어레이 블락; 및

상기 메모리 셀들의 프로그램 검증 판독 단계 후, 상기 이븐 워드라인들을 제1 전압으로 먼저 구동한 후 상기 오드 워드라인들을 상기 제1 전압으로 구동하여, 상기 이븐 워드라인의 전압 레벨을 상기 제1 전압보다 낮은 전압 레벨로 떨어뜨리는 워드라인 드라이버를 구비하는 것을 특징으로 하는 불휘발성 메모리 장치.
제1항에 있어서, 상기 제1 전압은

접지 전압 레벨인 것을 특징으로 하는 불휘발성 메모리 장치.
제1항에 있어서, 상기 불휘발성 메모리 장치는

프로그램 동작, 독출 동작 또는 삭제 동작의 동작 모드들에 따라 상기 이븐 워드라인들과 상기 오드 워드라인들로 해당되는 구동 전압들을 전달하는 고전압 엔모스 트랜지스터들로 구성된 패스 트랜지스터부를 더 구비하고,

상기 프로그램 검증 판독 단계에서, 상기 오드 워드라인들이 상기 제1 전압으로 구동된 후, 상기 고전압 엔모스 트랜지스터들이 형성된 P-웰의 바이어스를 플로팅시키는 웰 바이어스 제어부를 더 구비하는 것을 특징으로 하는 불휘발성 메모 리 장치.
제3항에 있어서, 상기 웰 바이어스 제어부는

상기 프로그램 동작, 상기 독출 동작 또는 상기 삭제 동작의 상기 동작 모드들 동안, 상기 고전압 엔모스 트랜지스터들이 형성된 상기 P-웰을 접지 전압으로 바이어스시키는 것을 특징으로 하는 불휘발성 메모리 장치.
제1항에 있어서, 상기 워드라인 드라이버는

상기 메모리 셀들의 프로그램 검증 판독 단계에서 선택된 메모리 셀이 프로그램 불량으로 판별되는 경우, 상기 선택된 메모리 셀의 워드라인을 프로그램 전압으로 구동하는 것을 특징으로 하는 불휘발성 메모리 장치.
직렬 연결된 다수개의 메모리 셀들이 비트라인에 연결되는 셀 스트링을 적어도 하나 이상 포함하고, 상기 메모리 셀들이 제1 워드라인, 제2 워드라인 및 제3 워드라인으로 구성되는 워드라인 단위에 순차적으로 연결되는 메모리 셀 어레이 블락; 및

상기 메모리 셀들의 프로그램 검증 판독 단계에서, 상기 제1 워드라인을 제1 전압으로 먼저 구동한 후 상기 제2 워드라인을 상기 제1 전압으로 구동하고 상기 제3 워드라인을 상기 제1 전압으로 나중에 구동하여, 상기 제2 워드라인의 전압 레벨을 상기 제1 전압보다 낮은 전압 레벨로 떨어뜨리고 상기 제1 워드라인의 전압 레벨을 상기 제2 워드라인의 전압 레벨보다 낮은 전압 레벨로 떨어뜨리는 워드라인 드라이버를 구비하는 것을 특징으로 하는 불휘발성 메모리 장치.
제6항에 있어서, 상기 제1 전압은

접지 전압 레벨인 것을 특징으로 하는 불휘발성 메모리 장치.
제6항에 있어서, 상기 불휘발성 메모리 장치는

프로그램 동작, 독출 동작 또는 삭제 동작의 동작 모드들에 따라 상기 제1 내지 제3 워드라인들로 해당되는 구동 전압들을 전달하는 고전압 엔모스 트랜지스터들로 구성된 패스 트랜지스터부를 더 구비하고,

상기 프로그램 검증 판독 단계에서, 상기 제3 워드라인들이 상기 제1 전압으로 구동된 후, 상기 고전압 엔모스 트랜지스터들이 형성된 P-웰의 바이어스를 플로팅시키는 웰 바이어스 제어부를 더 구비하는 것을 특징으로 하는 불휘발성 메모리 장치.
제8항에 있어서, 상기 웰 바이어스 제어부는

상기 프로그램 동작, 상기 독출 동작 또는 상기 삭제 동작의 상기 동작 모드들 동안, 상기 고전압 엔모스 트랜지스터들이 형성된 상기 P-웰을 접지 전압으로 바이어스시키는 것을 특징으로 하는 불휘발성 메모리 장치.
제6항에 있어서, 상기 워드라인 드라이버는

상기 메모리 셀들의 프로그램 검증 판독 단계에서 선택된 메모리 셀이 프로그램 불량으로 판별되는 경우, 상기 선택된 메모리 셀의 워드라인을 프로그램 전압으로 구동하는 것을 특징으로 하는 불휘발성 메모리 장치.
직렬 연결된 다수개의 메모리 셀들이 비트라인에 연결되는 셀 스트링을 적어도 하나 이상 포함하고, 상기 메모리 셀들이 이븐 워드라인들과 오드 워드라인들에 교대로 연결되는 메모리 셀 어레이에서, 선택된 메모리 셀을 프로그래밍하는 방법은,

현재 프로그램 루프에서, 상기 선택된 메모리 셀의 워드라인을 제1 프로그램 전압으로 구동하는 단계;

상기 선택된 메모리 셀의 프로그램 여부를 판독 검증하는 단계;

상기 이븐 워드라인들을 제1 전압으로 구동한 후 상기 오드 워드라인들을 상기 제1 전압으로 구동하는 단계; 및

상기 선택된 메모리 셀이 프로그램 불량으로 판독되는 경우, 다음 프로그램 루프에서 상기 선택된 메모리 셀의 상기 워드라인을 제2 프로그램 전압으로 구동하는 단계를 구비하는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
제11항에 있어서, 상기 제1 전압은

접지 전압 레벨인 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방 법.
제11항에 있어서, 상기 불휘발성 메모리 장치의 프로그램 방법은

상기 현재 프로그램 루프 및 상기 다음 프로그램 루프에서, 상기 이븐 워드라인들과 상기 오드 워드라인들로 해당되는 고전압의 구동 전압들을 전달하는 고전압 엔모스 트랜지스터들이 형성된 P-웰을 접지 전압으로 바이어스시키는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
제11항에 있어서, 상기 불휘발성 메모리 장치의 프로그램 방법은

상기 이븐 워드라인들을 상기 제1 전압으로 구동한 후 상기 오드 워드라인들을 상기 제1 전압으로 구동하고 나서, 상기 이븐 워드라인들과 상기 오드 워드라인들로 해당되는 고전압의 구동 전압들을 전달하는 고전압 엔모스 트랜지스터들이 형성된 P-웰의 바이어스를 플로팅시키는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
제11항에 있어서, 상기 불휘발성 메모리 장치의 프로그램 방법은

상기 제2 프로그램 전압이 상기 제1 프로그램 전압보다 높게 설정되는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
직렬 연결된 다수개의 메모리 셀들이 비트라인에 연결되는 셀 스트링을 적어 도 하나 이상 포함하고, 상기 메모리 셀들이 제1 워드라인, 제2 워드라인 및 제3 워드라인으로 구성되는 워드라인 단위에 순차적으로 연결되는 메모리 셀 어레이에서, 선택된 메모리 셀을 프로그래밍하는 방법은,

현재 프로그램 루프에서, 상기 선택된 메모리 셀의 워드라인을 제1 프로그램 전압으로 구동하는 단계;

상기 선택된 메모리 셀의 프로그램 여부를 판독 검증하는 단계;

상기 제1 워드라인을 제1 전압으로 먼저 구동한 후 상기 제2 워드라인을 상기 제1 전압으로 구동하고 상기 제3 워드라인을 상기 제1 전압으로 나중에 구동하는 단계; 및

상기 선택된 메모리 셀이 프로그램 불량으로 판독되는 경우, 다음 프로그램 루프에서 상기 선택된 메모리 셀의 상기 워드라인을 제2 프로그램 전압으로 구동하는 단계를 구비하는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
제16항에 있어서, 상기 제1 전압은

접지 전압 레벨인 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
제16항에 있어서, 상기 불휘발성 메모리 장치의 프로그램 방법은

상기 현재 프로그램 루프 및 상기 다음 프로그램 루프에서, 상기 제1 내지 제3 워드라인들로 해당되는 구동 전압들을 전달하는 고전압 엔모스 트랜지스터들이 형성된 P-웰을 접지 전압으로 바이어스시키는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
제16항에 있어서, 상기 불휘발성 메모리 장치의 프로그램 방법은

상기 제1 워드라인을 제1 전압으로 먼저 구동한 후 상기 제2 워드라인을 상기 제1 전압으로 구동하고 상기 제3 워드라인을 상기 제1 전압으로 나중에 구동하고 나서, 상기 제1 내지 제3 워드라인들로 해당되는 구동 전압들을 전달하는 고전압 엔모스 트랜지스터들이 형성된 P-웰의 바이어스를 플로팅시키는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
제16항에 있어서, 상기 불휘발성 메모리 장치의 프로그램 방법은

상기 제2 프로그램 전압이 상기 제1 프로그램 전압보다 높게 설정되는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.