KR20090113227A - 광전 변환 장치의 제작 방법 - Google Patents

광전 변환 장치의 제작 방법 Download PDF

Info

Publication number
KR20090113227A
KR20090113227A KR1020090036494A KR20090036494A KR20090113227A KR 20090113227 A KR20090113227 A KR 20090113227A KR 1020090036494 A KR1020090036494 A KR 1020090036494A KR 20090036494 A KR20090036494 A KR 20090036494A KR 20090113227 A KR20090113227 A KR 20090113227A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
single crystal
layer
crystal semiconductor
impurity
Prior art date
Application number
KR1020090036494A
Other languages
English (en)
Other versions
KR101512785B1 (ko
Inventor
쇼 카토
사토시 토리우미
후미토 이사카
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20090113227A publication Critical patent/KR20090113227A/ko
Application granted granted Critical
Publication of KR101512785B1 publication Critical patent/KR101512785B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
    • H01L31/1896—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates for thin-film semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H01L31/02008—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier for solar cells or solar cell modules
    • H01L31/0201—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier for solar cells or solar cell modules comprising specially adapted module bus-bar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PIN type, e.g. amorphous silicon PIN solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PIN type, e.g. amorphous silicon PIN solar cells
    • H01L31/076—Multiple junction or tandem solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H01L31/182—Special manufacturing methods for polycrystalline Si, e.g. Si ribbon, poly Si ingots, thin films of polycrystalline Si
    • H01L31/1824—Special manufacturing methods for microcrystalline Si, uc-Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1872—Recrystallisation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02S—GENERATION OF ELECTRIC POWER BY CONVERSION OF INFRARED RADIATION, VISIBLE LIGHT OR ULTRAVIOLET LIGHT, e.g. USING PHOTOVOLTAIC [PV] MODULES
    • H02S40/00—Components or accessories in combination with PV modules, not provided for in groups H02S10/00 - H02S30/00
    • H02S40/30—Electrical components
    • H02S40/34—Electrical components comprising specially adapted electrical connection means to be structurally associated with the PV module, e.g. junction boxes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/545—Microcrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Photovoltaic Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 유한한 자원을 유효 활용하면서, 뛰어난 광전 변환 특성을 갖는 광전 변환 장치를 안전적으로 제공하는 것을 과제의 하나로 한다. 단결정 반도체 기판 중에 취화층을 형성하고, 또 단결정 반도체 기판의 하나의 표면 위에 제 1 불순물 반도체층, 제 1 전극, 및 절연층을 형성하고, 절연층과 지지 기판을 밀착시켜 단결정 반도체 기판과 지지 기판을 접합한 후, 취화층에서 단결정 반도체 기판을 분리시켜 제 1 단결정 반도체층을 갖는 적층체를 형성하고, 제 1 단결정 반도체층 위에 제 1 반도체층 및 제 2 반도체층을 형성하고, 고상 성장에 의하여 제 1 반도체층 및 제 2 반도체층의 결정성을 향상시켜 제 2 단결정 반도체층을 형성하고, 제 2 단결정 반도체층 위에 제 1 불순물 반도체층과는 반대의 도전형의 제 2 불순물 반도체층을 형성하고, 제 2 불순물 반도체층 위에 제 2 전극을 형성한다.
태양 전지, 고상 성장, 헤테로 구조, 수소 이온, 밴드 갭

Description

광전 변환 장치의 제작 방법{METHOD FOR MANUFACTURING PHOTOELECTRIC CONVERSION DEVICE}
기술 분야는 단결정 반도체를 사용한 광전 변환 장치의 제작 방법에 관한 것이다.
산업이 발달됨에 따라 세계의 에너지 소비량은 계속 증가 일로에 있다. 그러나, 주로 사용되는 석유, 석탄, 자연 가스 등의 에너지 자원의 소비가 이산화탄소의 발생원이 되고, 급격한 지구 온난화의 요인이라고도 한다. 따라서, 근년에는 대체 에너지로서 태양광 발전의 보급이 진행되고 있다.
태양광 발전에는 열을 이용하는 것도 있지만, 대부분은 반도체의 광전 특성을 이용하여 광 에너지를 전기 에너지로 변환하는 방식을 사용하는 것이다. 상술한 바와 같이, 광 에너지를 전기 에너지로 변환하기 위한 장치를 일반적으로 광전 변환 장치(또는, 광기전력 장치, 태양 전지 등)이라고 부른다.
광전 변환 장치는 이미 시장에서 판매되고, 세계 각국의 정부에 의한 태양 전지 지원 정책의 후원도 있어 그 생산량은 매년 증가하고 있다. 예를 들어, 2006년의 전 세계에서의 태양 전지의 생산량은 2521MW이고, 연율 40%를 넘는 세력으로 증가하고 있다. 여기서, 세계적으로 보급되고 있는 것은 결정 반도체를 사용한 광전 변환 장치이고, 단결정 실리콘 기판 또는 다결정 실리콘 기판을 사용한 것이 생산량의 대부분을 차지하고 있다.
광전 변환 장치의 구조로서는 다양한 것이 제안되고 있다. 예를 들어, 단결정 실리콘 기판 또는 다결정 실리콘 기판에 n형 또는 p형의 확산층을 형성한 전형적인 구성에 추가하여 단결정 반도체 또는 다결정 반도체로 구성되는 단위 셀과, 비정질 반도체 또는 미결정 반도체로 구성되는 단위 셀을 조합한 구조가 알려져 있다(예를 들어, 특허 문헌 1 참조). 또한, 이 경우에 있어서도, 단결정 실리콘 기판 또는 다결정 실리콘 기판이 사용된다.
상술한 바와 같이, 광전 변환 장치의 생산량의 증가에 따라, 단결정 실리콘이나 다결정 실리콘의 원료인 실리콘의 공급 부족과, 가격 고등이 산업계의 심각한 문제가 되고 있다. 이미, 세계의 실리콘 공급 대기업의 각 회사가 실리콘 생산 능력의 증강을 도모함에 불구하고, 수요의 증가가 그것을 웃돌아서 공급 부족이 해소될 전망은 없다.
결정계 실리콘을 사용하는 경우, 실리콘 박막의 두께는 10㎛ 정도면 충분하다. 그러나, 일반적으로 제작되는 단결정 실리콘 웨이퍼의 두께는 600㎛ 이상 800㎛ 이하 정도, 다결정 실리콘 웨이퍼의 두께는 200㎛ 이상 350㎛ 이하 정도이다. 즉, 단결정 실리콘 기판이나 다결정 실리콘 기판은 광전 변환 장치에 필요한 두께의 수십배나 되는 두께를 갖고, 원료를 유효하게 활용하고 있다고는 하기 어렵다. 이 점에서, 현상의 관전 변환 장치에는 개선의 여지가 남아 있다고 할 수 있다.
그런데, 근년에는 절연 표면을 갖는 기판 위에 형성된 단결정 실리콘 박막을 갖는 SOI(Silicon On Insulator) 구조의 개발이 활발히 진행되고 있다. SOI 기판은 가격이 비싸지만, 지지 기판을 유리 기판 등의 가격이 저렴한 기판으로 대용할 수 있으면, 단결정 실리콘 기판을 사용하는 경우와 비교하여 저비용화를 도모할 수 있다. 또한, 원료인 실리콘의 소비량도 저감된다. 상술한 바와 같은 기술로서 유리 기판에 단결정 실리콘 박막을 고정한 SOI 기판을 제조하는 방법이 개시된다(예를 들어, 특허 문헌 2 참조).
[특허 문헌 1] 특공평6-044638호 공보
[특허 문헌 2] 특개평11-097379호 공보
수소 이온 주입 박리법에서는, SIMOX법이나 접합 후에 연삭·연마를 사용하여 박막화하는 방법 등과 비교하여 저온으로 균일한 단결정 실리콘 박막을 형성할 수 있다. 또한, 단결정 실리콘 박막을 분리한 후의 단결정 실리콘 기판을 재이용할 수 있고, 자원의 유효 활용을 도모할 수 있다.
수소 이온 주입 박리법을 사용하는 경우, 이온의 가속 전압에 의하여 단결정 실리콘 기판에 대한 이온의 침입 깊이가 결정되고, 얻어지는 단결정 실리콘 박막의 두께가 결정되지만, 광전 변환 효율을 고려하면, 단결정 실리콘 박막의 두께는 800nm 이상으로 하는 것이 바람직하다.
한편, 이온 주입 장치의 가속 전압에는 장치상의 제한이 있고, 또한, 가속 전압을 높임으로써 안전상 문제가 되는 방사선의 발생이 염려된다. 따라서, 원하는 두께의 단결정 실리콘 박막을 얻기 위하여 가속 전압을 높이는 것은 용이하지 않다. 또한, 종래의 장치에서는 가속 전압을 높이면서 대량의 이온을 조사하는 것은 어렵고, 소정의 주입량을 얻기 위해서는 오랜 시간이 필요하기 때문에 택트 타임이 악화될 염려도 있다.
상술한 바와 같은 문제를 감안하여, 유한의 자원을 유효 활용하면서, 뛰어난 광전 변환 특성을 갖는 광전 변환 장치를 안전하게 제공하는 것을 과제의 하나로 한다.
본 명세서 등(적어도, 명세서, 특허 청구 범위, 및 도면을 포함함)에서 개시하는 발명의 일 형태에서는 고상 성장(고상 에피택시얼 성장)법을 사용함으로써, 단결정 반도체층을 후막화한다. 더 구체적으로는, 다음과 같은 공정에 의하여 단결정 반도체층을 제작한다. 우선, 단결정 반도체 기판을 박편화하여 형성한 단결정 반도체층에 접하여 결정성이 높은 반도체층을 얇게 형성한다. 그리고, 이 결정성이 높은 반도체층 위에 결정성이 낮은 반도체층을 두껍게 형성한다. 그 후, 상술한 적층 구조에 대하여 가열 처리 등을 실시함으로써 고상 성장에 의하여 두꺼운 단결정 반도체층을 형성한다.
상술한 “결정성이 높은 반도체층”이란, 실란계 가스와 수소의 혼합 가스를 사용하여, 플라즈마 CVD법에 의하여 형성할 수 있다. 예를 들어, 실란계 가스에 대하여 유량 비율 50배 이상, 바람직하게는 100배 이상의 수소를 함유시킴으로써 형성할 수 있다. 또한, 상기 “결정성이 높은 반도체층”은 박편화하여 형성된 단결정 반도체층의 결정성의 영향을 크게 받게 되므로, 상기 제작 방법을 특히 기상 성장(기상 에피택시얼 성장)법이라고 부를 수도 있다. 그러나, 그 결정성은 단결정인 것에 한정되지 않고, 이후 형성되는 “결정성이 낮은 반도체층”과 비교하여 결정성이 높으면 좋다.
“결정성이 낮은 반도체층”은 어느 방법을 사용하여 형성하여도 좋다. 예를 들어, 상기 “결정성이 높은 반도체층”과 마찬가지로, 실란계 가스와 수소의 혼합 가스를 사용하여 플라즈마 CVD법에 의하여 형성할 수 있다. 이 경우, 상기 “결정성이 높은 반도체층”의 경우와 비교하여 성막 속도가 높은 조건을 사용하는 것이 바람직하다. 예를 들어, 실란계 가스에 대하여 유량 비율 2배 이상 20배 이하(바람직하게는 5배 이상 15배 이하)의 수소를 함유시킨 원료 가스를 사용하여 형성할 수 있다.
개시하는 발명의 일 형태인 광전 변환 장치의 제작 방법은 다음 공정을 포함한다. 우선, 단결정 반도체 기판에 이온을 조사함으로써, 단결정 반도체 기판 중에 취화층을 형성하고, 그리고 단결정 반도체 기판의 하나의 표면 위에 제 1 불순물 반도체층, 제 1 전극, 및 절연층을 형성한다. 다음에, 절연층과 지지 기판을 밀착시켜 단결정 반도체 기판과 지지 기판을 접합하여 취화층에서 단결정 반도체 기판을 분리시킴으로써 지지 기판 위에 절연층, 제 1 전극, 제 1 불순물 반도체층 및 제 1 단결정 반도체층을 갖는 적층체를 형성한다. 다음에, 제 1 단결정 반도체층 위에 제 1 반도체층을 형성하고, 제 1 반도체층 위에 제 1 반도체층과는 상이한 제작 조건에 의하여 제 2 반도체층을 형성하고, 고상 성장에 의하여 제 1 반도체층 및 제 2 반도체층의 결정성을 향상시켜 제 2 단결정 반도체층을 형성한다. 그리고, 제 2 단결정 반도체층 위에 제 1 불순물 반도체층과는 반대의 도전형의 제 2 불순물 반도체층을 형성하고, 제 2 불순물 반도체층 위에 제 2 전극을 형성하는 것을 특징으로 한다.
상술한 제작 방법에 있어서, 제 2 반도체층의 결정성보다 제 1 반도체층의 결정성이 높게 되도록 제 1 반도체층 및 제 2 반도체층을 형성하면 좋다. 또한, 제 2 반도체층의 수소 농도보다 제 1 반도체층의 수소 농도가 낮게 되도록 제 1 반도체층 및 제 2 반도체층을 형성하면 좋다. 또한, 제 1 반도체층의 성막 속도보다 제 2 반도체층의 성막 속도를 크게 하는 것이 바람직하다.
또한, 제 1 반도체층의 두께는 5nm 이상 100nm 이하(바람직하게는 10nm 이상 50nm 이하) 정도로 한다. 또한, 제 1 단결정 반도체층과 제 2 단결정 반도체층의 두께의 합계가 800nm 이상이 되도록 제 1 단결정 반도체층과 제 2 단결정 반도체층을 형성하는 것이 바람직하다. 또한, 상기 이온으로서, 수소를 함유하는 원료 가스로 생성되는 이온을 사용하는 것이 바람직하다.
또한, 상술한 제작 방법에 있어서, 제 1 불순물 반도체층을 p형 불순물 반도체층으로 하고 제 2 불순물 반도체층을 n형 불순물 반도체층으로 할 수 있다. 물론, 제 1 불순물 반도체층을 n형 불순물 반도체층으로 하고 제 2 불순물 반도체층을 p형 불순물 반도체층으로 하여도 좋다.
상술한 제작 방법에 있어서, 제 1 반도체층의 형성은 실란계 가스에 대한 수 소(가스)의 유량 비율을 50배 이상으로 하는 플라즈마 화학 기상 성장법에 의하여 행하면 좋다. 이로써, 결정성이 높은(수소 농도가 낮은) 제 1 반도체층을 형성할 수 있다. 여기서, 실란계 가스로서는 실란 또는 디실란을 사용하면 좋다. 또한, 플라즈마 화학 기상 성장법은 1Pa 이상 103Pa 이하의 압력하에서 행하는 것이 바람직하다.
또한, 본 명세서에 있어서, 단결정이란, 결정 구조가 일정한 규칙성을 갖고 형성되고, 어느 부분에서나 결정 축이 일정한 방향을 향하는 것을 가리킨다. 다만, 본 명세서에 있어서는 결정 구조의 규칙성을 변동시키는 결함이나 격자 변형 등을 제외하는 것은 아니다.
개시하는 발명의 일 형태에서는 에피택시얼 성장 기술을 이용하여 단결정 반도체층의 막 두께의 후막화를 도모한다. 또한, 원료의 소비량을 억제하면서 광전 변환 효율의 향상을 도모할 수 있다. 또한, 단결정 반도체 기판의 표층부를 박편화하고, 단결정 반도체층으로서 사용하기 때문에 원료가 되는 단결정 반도체의 소비량을 저감할 수 있다. 또한, 단결정 반도체층을 두껍게 형성할 필요가 없으므로, 이온 조사시의 가속 전압에 기인하는 각종 문제를 해소할 수 있다. 또한, 단결정 반도체층을 분리한 후의 단결정 반도체 기판은 반복하여 이용할 수 있다.
또한, 개시하는 발명의 일 형태는 단결정 반도체층 위에 결정성 반도체층(버퍼층이라고 불러도 좋음)을 형성한 후, 결정성이 낮은 반도체층(예를 들어, 비정질 반도체층)을 결정성 반도체층 위에 형성한다. 이로써, 에피택시얼 성장시의 가열 처리 등으로 발생하는 반도체층의 박리를 방지할 수 있다. 즉, 에피택시얼 성장법을 사용하여 충분한 두께를 갖는 단결정 반도체층을 수율 좋게 형성할 수 있다.
상술한 바와 같이, 개시하는 발명의 일 형태를 사용함으로써, 자원을 유효 활용하고, 뛰어난 광전 변환 특성을 갖는 광전 변환 장치를 제공할 수 있다.
실시형태에 대하여, 도면을 사용하여 자세히 설명한다. 다만, 발명은 이하에 제시하는 실시형태의 기재 내용에 한정되지 않고, 형태 및 상세한 사항은 그 취지에서 벗어남이 없이 다양하게 변경될 수 있다는 것은 당업자에게는 자명하다. 또한, 상이한 실시형태에 따른 구성은 적절히 조합하여 실시할 수 있다. 또한, 이하에 설명하는 발명의 구성에 있어서, 동일 부분 또는 같은 기능을 갖는 부분에는 동일 부호를 사용하고, 그 반복 설명은 생략한다.
(실시형태 1)
도 1에 본 실시형태에 따른 광전 변환 장치(100)의 단면의 모식도를 도시한다. 또한, 도 2에 본 실시형태에 따른 광전 변환 장치(100)의 상면의 모식도(평면도)를 도시한다. 또한, 도 1은 도 2 중의 O-P 절단선에 대응하는 단면도의 일례이다.
본 실시형태에서 제시하는 광전 변환 장치(100)는 지지 기판(102) 위에 절연층(104), 제 1 전극(106), 유닛 셀(120)이 순차로 적층된 구조를 가진다. 여기서, 유닛 셀(120)은 일 도전형의 제 1 불순물 반도체층(108), 제 1 단결정 반도체 층(110), 제 2 단결정 반도체층(112), 제 2 불순물 반도체층(114)의 적층 구조로 되어 있다.
상기 제 1 전극(106)의 유닛 셀(120)이 형성되지 않는 영역에는 보조 전극(116)이 형성되고, 이로써, 전기 에너지를 외부로 추출하는 것을 가능하게 한다. 또한, 유닛 셀(120) 위에는 제 2 전극(118)이 형성된다. 즉, 전기 에너지를 외부로 추출하기 위한 전극은 지지 기판(102)의 한쪽 면에 노출하도록 형성된다. 또한, 제 2 전극(118)은 격자 형상(빗 형상, 빗 모양, 빗살 형상)이다. 이러한 형상으로 함으로써, 유닛 셀(120)의 수광 면적을 충분히 크게 할 수 있다.
지지 기판(102)은 절연 표면을 갖는 기판 또는 절연 기판이다. 상기 절연 기판으로서는 예를 들어, 알루미노 실리케이트 유리, 알루미노 보로 실리케이트 유리, 바륨 보로 실리케이트 유리와 같은 전자 공업용에 사용되는 각종 유리 기판을 사용할 수 있다. 또는, 상기 유리 기판 외, 세라믹스 기판, 석영 기판이나 사파이어 기판 등의 절연체로 이루어지는 절연 기판, 금속이나 스테인리스 등의 도전체로 이루어지는 기판 표면을 절연 처리한 기판 등을 사용하여도 좋다.
절연층(104)은 지지 기판(102)과 제 1 전극(106)을 접착하는 기능을 가진다. 이 뜻으로 절연층(104)을 접합층이라고 부를 수 있다. 또한, 제 1 전극(106)은 유닛 셀(120)과 접하여 형성되기 때문에 유닛 셀(120)은 절연층(104)에 의하여 지지 기판(102)에 고정된다.
또한, 절연층(104)의 지지 기판(102)(또는 제 1 전극(106))의 접합에 따른 표면은 일정의 평탄성을 갖는 것이 바람직하다. 어느 정도의 평탄성을 가짐으로 써, 강고한 접합이 실현되기 때문이다. 예를 들어, 평균 면 거칠기(Ra)가 0.5nm 이하가 되도록 절연층(104)을 형성한다. 더 바람직하게는, 0.3nm 이하이다. 또한, 본 명세서에 있어서의 평균 면 거칠기(Ra)란, JIS B0601로 정의되는 중심선 평균 거칠기를 면에 대하여 적용할 수 있도록 확장한 것이다.
유닛 셀(120)에 있어서, 제 1 불순물 반도체층(108)과, 제 2 불순물 반도체층(114)은 소정의 도전형을 부여하는 불순물 원소가 첨가된 반도체층이다. 여기서, 제 1 불순물 반도체층(108)과, 제 2 불순물 반도체층(114)은 상이한 도전형이 부여되어 있다. 즉, 제 1 불순물 반도체층(108)을 p형으로 하는 경우에는 제 2 불순물 반도체층(114)은 n형이 되고, 제 1 불순물 반도체층(108)을 n형으로 하는 경우에는 제 2 불순물 반도체층(114)은 p형이 된다. p형을 부여하는 불순물 원소로서는 붕소, 알루미늄 등의 제 13족 원소를 사용할 수 있고, n형 불순물 원소로서는 인, 비소 등의 제 15족 원소를 사용할 수 있다.
제 1 단결정 반도체층(110)과 제 2 단결정 반도체층(112)은 대표적으로는 단결정 실리콘으로 형성된다. 여기서, 제 2 단결정 반도체층(112)은 제작 방법이 상이한 하층 영역(112A)과 상층 영역(112B)를 가진다. 또한, 제 1 단결정 반도체층(110)의 도전형과 제 2 불순물 반도체층(114)의 도전형이 상이한 것이면, 제 1 단결정 반도체층(110)에 제 1 불순물 반도체층(108)으로서의 기능을 갖게 할 수 있기 때문에 제 1 불순물 반도체층(108)을 형성하지 않는 구성으로 할 수 있다.
제 1 단결정 반도체층(110)은 단결정 반도체 기판을 분할하여 형성할 수 있다. 예를 들어, 단결정 반도체 기판 중에 수소 등의 이온을 고농도로 도입하고, 상기 이온 도입 영역에서 단결정 반도체 기판을 분할함으로써, 제 1 단결정 반도체층(110)을 형성한다. 상기 단결정 반도체 기판으로서는 단결정 실리콘 웨이퍼를 사용하면 좋다. 또한, 다공질 반도체층(대표적으로는 다공질 실리콘층) 위에 단결정 반도체층을 에피택시얼 성장시킨 후 워터 제트 등으로 분리하는 방법을 사용하여 제 1 단결정 반도체층(110)을 형성하여도 좋다.
제 2 단결정 반도체층(112)은 제 1 단결정 반도체층(110) 위에 형성한 반도체층을 바탕으로 형성한다. 구체적으로는, 상기 반도체층에 가열 처리를 실시함으로써, 제 1 단결정 반도체층(110)을 종(種) 결정으로 하는 고상 성장(SPE; Solid Phase Epitaxy)을 진행시켜 제 2 단결정 반도체층(112)을 형성한다.
여기서, 제 2 단결정 반도체층(112)의 바탕이 되는 반도체층으로서, 적층 구조의 반도체층을 사용한다. 더 구체적으로는 제 1 단결정 반도체층 위의 결정성이 높은 제 1 반도체층과, 상기 제 1 반도체층 위의 결정성이 낮은 제 2 반도체층과의 적층 구조를 사용한다. 또는, 제 1 단결정 반도체층 위의 수소 농도가 낮은(수소 함유량이 작은) 제 1 반도체층과, 상기 제 1 반도체층 위의 수소 농도가 높은(수소 함유량이 큰) 제 2 반도체층과의 적층 구조를 사용하여도 좋다. 또한, 가열 처리에 의하여 제 1 반도체층은 제 2 단결정 반도체층(112)의 하층 영역(112A)이 되고, 제 2 반도체층은 제 2 단결정 반도체층(112)의 상층 영역(112B)이 된다.
광전 변환 효율을 고려하면, 제 1 단결정 반도체층(110)과 제 2 단결정 반도체층(112)을 합친 두께는 800nm 이상으로 하는 것이 바람직하다. 더 바람직하게는, 1000nm 이상이다. 제 1 단결정 반도체층의 두께는 바람직하게는 5nm 이상 500nm 이하(바람직하게는 300nm 이하) 정도로 하고, 제 2 단결정 반도체층의 두께는 300nm 이상(바람직하게는 500nm 이상)으로 한다. 제 2 단결정 반도체층의 바탕이 되는 제 1 반도체층 및 제 2 반도체층의 두께에 대하여, 특히 한정은 없지만, 제 1 반도체층보다 제 2 반도체층을 두껍게 형성하는 것이 바람직하다. 이 이유는 그 특성상 제 1 반도체층의 성막 속도는 제 2 반도체층의 성막 속도보다 작은 경향이 있기 때문이다. 예를 들어, 제 1 반도체층은 5nm 이상 100nm 이하(바람직하게는 10nm 이상 50nm 이하)로 하고, 제 2 반도체층은 200nm 이상(바람직하게는 400nm 이상)으로 할 수 있다.
또한, 상기 제 1 단결정 반도체층(110)과 제 2 단결정 반도체층(112)의 도전형은 상이한 경우가 있다. 예를 들어, p형 단결정 반도체 기판을 사용하여 제작한 제 1 단결정 반도체층(110)은 p형이고, n형의 단결정 반도체 기판을 사용하는 경우에는 n형이 된다. 한편, 제 2 단결정 반도체층(112)은 형성시의 원료 가스에 도전형을 부여하는 불순물을 포함하지 않는 경우에는 i형(진성 반도체)이 된다.
다음에, 본 실시형태에 따른 광전 변환 장치(100)의 제작 방법의 일례에 대하여 도 3a 내지 도 6b를 참조하여 설명한다.
우선, 단결정 반도체 기판(103)을 준비한다. 상기 단결정 반도체 기판(103)은 그 하나의 표면으로부터 소정의 깊이의 영역에 취화층(105)이 형성되고, 하나의 표면 부근에는 제 1 불순물 반도체층(108)이 형성된다. 또한, 단결정 반도체 기판(103)의 하나의 표면 위(제 1 불순물 반도체층(108) 위)에는 제 1 전극(106)과 절연층(104)이 순차로 형성된다(도 3d 참조).
취화층(105), 제 1 불순물 반도체층(108), 제 1 전극(106), 절연층(104)의 형성 순서는 특히 한정되지 않고, 예를 들어, 이하의 (1) 내지 (4)에 제시하는 순서를 채용할 수 있다.
(1) 단결정 반도체 기판의 하나의 표면 위에 보호층을 형성하고, 상기 보호층 표면으로부터 일 도전형을 부여하는 불순물 원소를 조사하여 단결정 반도체 기판의 하나의 표면 측에 제 1 불순물 반도체층을 형성한 후, 보호층 표면으로부터 이온을 조사하여 단결정 반도체 기판의 소정의 깊이의 영역에 취화층을 형성한다. 보호층을 제거한 후, 제 1 불순물 반도체층 위에 제 1 전극을 형성하고, 상기 제 1 전극 위에 절연층을 형성한다.
(2) 단결정 반도체 기판의 하나의 표면 위에 보호층을 형성하고, 상기 보호층 표면에 이온 조사하여 단결정 반도체 기판의 소정의 깊이의 영역에 취화층을 형성한 후, 보호층 표면으로부터 일 도전형을 부여하는 불순물 원소를 조사하여 단결정 반도체 기판의 하나의 표면 측에 제 1 불순물 반도체층을 형성한다. 보호층을 제거한 후, 제 1 불순물 반도체층 위에 제 1 전극을 형성하고, 상기 제 1 전극 위에 절연층을 형성한다.
(3) 단결정 반도체 기판의 하나의 표면 위에 제 1 전극을 형성한다. 상기 제 1 전극 표면에 일 도전형을 부여하는 불순물 원소를 조사하여 단결정 반도체 기판의 하나의 표면 측에 제 1 불순물 반도체층을 형성한다. 또한, 제 1 전극 표면에 이온을 조사하여 단결정 반도체 기판의 소정 깊이의 영역에 취화층을 형성한 후, 제 1 전극 위에 절연층을 형성한다.
(4) 단결정 반도체 기판의 하나의 표면 위에 제 1 전극을 형성한다. 상기 제 1 전극 표면에 이온을 조사하여 단결정 반도체 기판의 소정의 깊이의 영역에 취화층을 형성한다. 또한, 제 1 전극 표면에 일 도전형을 부여하는 불순물 원소를 조사하여 단결정 반도체 기판의 하나의 표면 측에 제 1 불순물 반도체층을 형성한다. 그리고, 제 1 전극 위에 절연층을 형성한다.
또한, 본 실시형태에서는 상기(1)의 경우에 대하여 도 3a 내지 도 3d를 사용하여 설명한다.
우선, 단결정 반도체 기판(103)의 하나의 표면 위에 보호층(107)을 형성한다. 그리고, 보호층(107) 표면에 일 도전형을 부여하는 불순물 원소를 조사함으로써, 단결정 반도체 기판(103)에 불순물 원소를 첨가하여 제 1 불순물 반도체층(108)을 형성한다(도 3a 참조).
단결정 반도체 기판(103)으로서는, 실리콘이나 게르마늄 등의 반도체 웨이퍼, 갈륨비소나 인듐인 등의 화합물 반도체 웨이퍼 등을 사용할 수 있다. 그 중에서도, 단결정 실리콘 웨이퍼를 사용하는 것이 바람직하다. 단결정 반도체 기판(103)의 평면 형상은 특히 한정되지 않지만, 이후 고정하는 지지 기판이 직사각형인 경우에는 단결정 반도체 기판(103)도 직사각형으로 하는 것이 바람직하다. 또한, 단결정 반도체 기판(103) 표면은 경면 연마되는 것이 바람직하다.
또한, 시장에서 유통되는 단결정 실리콘 웨이퍼는 원형인 것이 많지만, 이러한 원형 웨이퍼를 사용하는 경우에는 직사각형 또는 다각형으로 가공하면 좋다. 예를 들어, 도 9a 내지 도 9c에 도시하는 바와 같이, 원형의 단결정 반도체 기 판(101)(도 9a 참조)으로부터 직사각형의 단결정 반도체 기판(103a)(도 9b 참조), 다각형의 단결정 반도체 기판(103b)(도 9c 참조)을 잘라낼 수 있다.
또한, 도 9b에는 원형의 단결정 반도체 기판(101)에 내접하고, 면적이 최대인 직사각형의 단결정 반도체 기판(103a)을 잘라낼 경우에 대하여 도시한다. 여기서, 단결정 반도체 기판(103a)의 각부(장상 점)의 각도는 대략 90도이다. 또한, 도 9c에는 상기 단결정 반도체 기판(103a)보다 맞변의 간격이 긴 단결정 반도체 기판(103b)을 잘라낼 경우에 대하여 도시한다. 이 경우, 단결정 반도체 기판(103b)의 각부(정산 점)의 각도는 90도가 되지 않고, 상기 단결정 반도체 기판(103b)은 직사각형이 아니라 다각형이 된다.
보호층(107)으로서는, 산화실리콘 또는 질화실리콘을 사용하는 것이 바람직하다. 제작 방법으로서는, 예를 들어, 플라즈마 CVD법이나 스퍼터링법 등을 사용하면 좋다. 또한, 산화성의 약액이나 산화 라디칼에 의하여 단결정 반도체 기판(103)을 산화 처리함으로써 보호층(107)을 형성할 수도 있다. 또한, 열 산화법에 의하여 단결정 반도체 기판(103) 표면을 산화하여 보호층(107)을 형성하여도 좋다. 보호층(107)을 형성함으로써, 단결정 반도체 기판(103)에 취화층을 형성할 때, 또는 단결정 반도체 기판에 일 도전형을 부여하는 불순물 원소를 첨가할 때 기판 표면이 손상되는 것을 방지할 수 있다.
제 1 불순물 반도체층(108)은 단결정 반도체 기판(103)에 일 도전형을 부여하는 불순물 원소를 첨가함으로써 형성된다. 또한, 단결정 반도체 기판(103) 위에는 보호층(107)이 형성되기 때문에 일 도전형을 부여하는 불순물 원소는 보호 층(107)을 통과하여 단결정 반도체 기판(103)에 첨가된다. 여기서, 제 1 불순물 반도체층(108)의 두께는 30nm 내지 150nm, 바람직하게는 50nm 내지 100nm로 한다.
상기 일 도전형을 부여하는 불순물 원소로서는, 예를 들어, 붕소를 사용한다. 이로써, p형 제 1 불순물 반도체층(108)을 형성할 수 있다. 또한, 제 1 불순물 반도체층(108)은 열 확산법에 의하여 형성할 수도 있다. 다만, 열 확산법에서는 900℃ 정도 또는 그 이상의 고온 처리가 행해지기 때문에 취화층을 형성하기 전에 행할 필요가 있다.
상기 방법으로 형성되는 제 1 불순물 반도체층(108)은 빛 입사 면과는 반대 측 면에 배치된다. 여기서, 단결정 반도체 기판(103)으로서 p형 기판을 사용하는 경우에는 제 1 불순물 반도체층(108)은 고농도의 p형 영역이 된다. 이로써, 빛 입사 면과는 반대 측에서 고농도 p형 영역과 저농도 p형 영역이 순차로 배치되고, 이면 전계(BSF; Back Surface Field)가 형성된다. 즉, 고농도 p형 영역에는 전자가 침입할 수 없어 광 여기에 의하여 생긴 캐리어의 재결합을 저감할 수 있다.
다음에, 보호층(107) 표면에 이온을 조사하여, 단결정 반도체 기판(103) 중에 취화층(105)을 형성한다(도 3b 참조). 여기서, 상기 이온으로서는 수소를 함유하는 원료 가스를 사용하여 생성하는 이온(특히, H+, H2 +, H3 + 등)을 사용하는 것이 바람직하다. 또한, 취화층(105)이 형성되는 깊이는 이온을 조사할 때의 가속 전압에 따라 제어된다. 또한, 취화층(105)을 형성하는 깊이에 따라 단결정 반도체 기판(103)으로부터 분리되는 단결정 반도체층의 두께가 결정된다.
취화층(105)은 단결정 반도체 기판(103) 표면(정확하게 말하면 제 1 불순물 반도체층(108) 표면)으로부터 500nm 이하의 깊이, 바람직하게는 400nm 이하의 깊이, 더 바람직하게는 50nm 이상 300nm 이하의 깊이에 형성한다. 취화층(105)을 얕은 영역에 형성함으로써, 분리 후의 단결정 반도체 기판이 두껍게 잔존하기 때문에 단결정 반도체 기판의 반복 이용 횟수를 증가시킬 수 있다. 다만, 취화층(105)을 얕은 영역에 형성하는 경우에는, 가속 전압을 낮게 할 필요가 있기 때문에 생산성 등에 대하여 고려할 필요가 있다.
상기 이온의 조사는 이온 도핑 장치나 이온 주입 장치를 사용하여 행할 수 있다. 이온 도핑 장치는 일반적으로 질량 분리를 수반하지 않기 때문에 단결정 반도체 기판(103)이 대형화하여도 단결정 반도체 기판(103)의 전체 면에 균일하게 이온을 조사할 수 있다.
도 21에 이온 도핑 장치의 구성의 일례를 도시한다. 이온 원(2000)에는 가스 공급부(2004)로부터 수소 등의 원료 가스가 공급된다. 또한, 이온 원(2000)에는 필라멘트(2001)가 구비된다. 필라멘트 전원(2002)은 필라멘트(2001)에 대하여 아크 방전 전압을 인가하여, 필라멘트(2001)에 흐르는 전류를 조절한다. 가스 공급부(2004)로부터 공급된 원료 가스는 배기계에 의하여 배기된다.
이온 원(2000)에 공급된 수소 등은 필라멘트(2001)로부터 방출되는 전자와 반응함으로써 이온화한다. 상술한 바와 같이 생성된 이온은 인출 전극(2005)에 의하여 가속되어 이온 빔(2017)을 형성한다. 이온 빔(2017)은 기판 지지부(2006)에 설치된 단결정 반도체 기판(103)에 조사된다. 또한, 이온 빔(2017)에 포함되는 이 온의 구성 비율은 기판 지지부(2006)의 근방에 설치된 질량 분석관(2007)에 의하여 측정된다. 또한, 질량 분석관(2007)의 측정 결과는 질량 분석계(2008)로 신호 변환되고, 전원 제어부(2003)에 피드백된다. 이로써, 이온의 구성 비율을 제어할 수 있다.
또한, 제 1 불순물 반도체층(108)을 통과하여 상기 이온 빔을 조사하게 되므로, 제 1 불순물 반도체층(108)의 수소화를 겸할 수도 있다.
상기 취화층(105)을 형성한 후, 보호층(107)을 제거하고, 제 1 불순물 반도체층(108) 위에 제 1 전극(106)을 형성한다(도 3c 참조).
여기서, 제 1 전극(106)은 이후의 공정에 있어서의 열 처리에 견딜 수 있는 것으로 할 필요가 있다. 따라서, 제 1 전극(106)은 고융점 금속 재료를 사용하여 형성하는 것이 바람직하다. 예를 들어, 티타늄, 몰리브덴, 텅스텐, 탄탈, 크롬, 니켈 등을 사용할 수 있다. 또한, 상술한 금속 재료와, 금속 재료의 질화물의 적층 구조로 하여도 좋다. 예를 들어, 질화티타늄층과 티타늄층의 적층 구조, 질화탄탈층과 탄탈층의 적층 구조, 질화텅스텐층과 텅스텐층의 적층 구조 등을 사용할 수 있다. 상술한 바와 같은 질화물과의 적층 구조로 하는 경우에는, 제 1 불순물 반도체층(108)과 접하도록 질화물을 형성하면 좋다. 상술한 바와 같이 질화물을 형성함으로써, 제 1 전극(106)과 제 1 불순물 반도체층(108)의 밀착성을 향상시킬 수 있다. 또한, 제 1 전극(106)은 증착법이나 스퍼터링법을 사용하여 형성할 수 있다. 또한, 그 두께는 100nm 이상으로 하는 것이 바람직하다.
다음에, 제 1 전극(106) 위에 절연층(104)을 형성한다(도 3d 참조). 절연 층(104)은 단층 구조라도 2층 이상의 적층 구조라도 좋지만, 그 표면은 높은 평탄성을 갖는 것이 바람직하다. 또한, 가장 위에 위치하는 표면은 친수성을 갖는 것이 바람직하다. 상기 절연층(104)으로서는, 예를 들어, 산화실리콘층, 질화실리콘층, 산화질화실리콘층, 질화산화실리콘층 등을 형성할 수 있다. 절연층(104)의 형성 방법으로서는, 플라즈마 CVD법, 광 CVD법, 열 CVD법 등의 CVD법을 들 수 있다. 특히, 플라즈마 CVD법을 적용함으로써, 평균 면 거칠기(Ra)가 0.5nm 이하(바람직하게는 0.3nm 이하)의 평탄한 절연층(104)을 형성할 수 있다.
여기서, 산화질화실리콘이란, 그 조성에 있어서, 질소보다 산소의 함유량이 많은 것을 나타내고, 예를 들어, 산소가 50at.% 이상 70at.% 이하, 질소가 0.5at.% 이상 15at.% 이하, 실리콘이 25at.% 이상 35at.% 이하, 수소가 0.1at.% 이상 10at.% 이하의 범위로 함유되는 물질을 가리킨다. 또한, 질화산화실리콘이란, 그 조성으로서 산소보다 질소의 함유량이 많은 것을 나타내고, 예를 들어, 산소가 5at.% 이상 30at.% 이하, 질소가 20at.% 이상 55at.% 이하, 실리콘이 25at.% 이상 35at.% 이하, 수소가 10at.% 이상 25at.% 이하의 범위로 함유되는 물질을 가리킨다. 다만, 상기 범위는 러더퍼드 후방 산란법(RBS: Rutherford Backscattering Spectrometry) 및, 수소 전방 산란법(HFS: Hydrogen Forward Scattering)을 사용하여 측정한 경우의 것이다. 또한, 구성 원소의 함유 비율의 합은 100at.%를 넘지 않는다.
또한, 상기 절연층(104)으로서는, 특히, 유기 실란을 사용하여 화학 기상 성장법에 의하여 제작되는 산화실리콘층을 사용하면 좋다. 유기 실란으로서는, 규산 에틸(TEOS: Si(OC2H5)4), 트리메틸실란(TMS: (CH3)3SiH), 테트라메틸시클로테트라실록산(TMCTS), 옥타메틸시클로테트라실록산(OMCTS), 헥사메틸디실라잔(HMDS), 트리에톡시실란(SiH(OC2H5)3), 트리스디메틸아미노실란(SiH(N(CH3)2)3) 등을 사용할 수 있다. 물론, 모노실란, 디실란, 또는 트리실란 등의 무기 실란을 사용하여 산화실리콘, 산화질화실리콘, 질화실리콘, 질화산화실리콘 등을 사용하여 형성하여도 좋다.
또한, 절연층(104)을 적층 구조로 하는 경우에는, 질화실리콘층이나 질화산화실리콘층 등의 질소를 함유하는 실리콘 절연층을 포함하는 적층 구조로 하는 것이 바람직하다. 이로써, 지지 기판(102)으로부터의 알칼리 금속이나 알칼리 토류 금속 등으로 인하여 반도체가 오염되는 것을 방지할 수 있다. 또한, 절연층(104)은 5nm 내지 500nm 정도의 두께로 하는 것이 바람직하다.
또한, 제 1 전극(106) 표면이 일정한 평탄성을 갖는 경우, 구체적으로는, 평균 면 거칠기(Ra)가 0.5nm 이하(바람직하게는 0.3nm 이하)인 경우에는 절연층(104)을 형성하지 않아도 접합할 수 있는 경우가 있다. 이 경우에는 절연층(104)을 형성하지 않는 구성으로 하여도 좋다.
다음에, 상기 절연층(104)의 하나의 표면과 지지 기판(102)의 하나의 표면을 밀착시켜 가압함으로써, 단결정 반도체 기판(103) 위의 적층 구조와, 지지 기판(102)을 접합한다(도 4a 참조).
이 때, 접합에 따른 면(여기서는, 절연층(104)의 하나의 표면과 지지 기판(102)의 하나의 표면)은 충분히 청정화시켜 둔다. 접합에 따른 면에 미소한 먼 지 등이 존재하면, 접합 불량의 발생 확률이 높아지기 때문이다. 또한, 접합 불량을 저감하기 위하여, 접합에 따른 면을 활성화시켜 두어도 좋다. 예를 들어, 접합에 따른 면의 한쪽 또는 양쪽에 원자 빔 또는 이온 빔을 조사함으로써 그 표면을 활성화할 수 있다. 그 외, 플라즈마 처리나 약액 처리 등을 사용하여 활성화를 행하여도 좋다. 상술한 바와 같이, 접합에 따른 면을 활성화함으로써 400℃ 이하의 온도라도 양호하게 접합할 수 있다.
또한, 지지 기판(102) 위에 질화실리콘층이나 질화산화실리콘층 등의 질소를 함유하는 실리콘 절연층을 형성하고, 이것을 절연층(104)과 밀착시키는 구성으로 하여도 좋다. 이 경우에도, 지지 기판(102)으로부터의 알칼리 금속이나 알칼리 토류 금속 등으로 인하여 반도체가 오염되는 것을 방지할 수 있다.
다음에, 열 처리를 실시함으로써 접합을 강화한다. 이 때의 온도는 취화층(105)에 있어서 분리가 진행되지 않는 조건으로 할 필요가 있다. 예를 들어, 400℃ 미만, 바람직하게는 300℃ 이하로 할 수 있다. 열 처리 시간에 대해서는 특히 한정되지 않고, 처리 속도와 접합 강도의 관계로 최적의 조건을 적절히 설정하면 좋다. 일례로서는, 200℃, 2시간 정도의 열 처리 조건을 채용할 수 있다. 여기서, 접합에 따른 영역에만 마이크로파를 조사하여 국소적인 열 처리를 행할 수도 있다. 또한, 접합 강도에 문제가 없는 경우는 상기 가열 처리를 생략하여도 좋다.
다음에, 취화층(105)을 따라 단결정 반도체 기판(103)을 분리 기판(109)과 제 1 단결정 반도체층(110)으로 분리한다(도 4b 참조). 단결정 반도체 기판(103)의 분리는 열 처리에 의하여 행한다. 상기 열 처리의 온도는 지지 기판(102)의 내 열 온도를 기준으로 할 수 있다. 예를 들어, 지지 기판(102)으로서 유리 기판을 사용하는 경우에는 열 처리 온도는 400℃ 이상 650℃ 이하로 하는 것이 바람직하다. 다만, 단시간이라면 400℃ 이상 700℃ 이하의 열 처리를 행하여도 좋다. 물론, 유리 기판의 내열 온도가 700℃보다 높은 경우에는 열 처리 온도를 700℃보다 높게 설정하여도 좋다.
상술한 바와 같은 열 처리를 행함으로써, 취화층(105)에 형성된 미소한 공공(空孔)의 체적 변화가 생겨 취화층(105)에 균열이 생긴다. 결과적으로, 취화층(105)을 따라 단결정 반도체 기판(103)이 분할된다. 절연층(104)은 지지 기판(102)과 접합되므로, 지지 기판(102) 위에는 단결정 반도체 기판(103)으로부터 분리된 제 1 단결정 반도체층(110)이 잔존되게 된다. 또한, 이 열 처리로 지지 기판(102)과 절연층(104)의 접합에 따른 계면이 가열되기 때문에 접합에 따른 계면에 공유 결합이 형성되고, 지지 기판(102)과 절연층(104)의 결합력이 한층 더 향상된다.
또한, 제 1 단결정 반도체층(110)과 제 1 불순물 반도체층(108)을 합친 두께는 취화층(105)이 형성되는 깊이에 대략 대응하고, 500nm 이하, 바람직하게는 400nm 이하, 더 바람직하게는 50nm 이상 300nm 이하이다.
이상의 공정에 의하여 지지 기판(102) 위에 고정된 제 1 단결정 반도체층(110)을 얻을 수 있다. 또한, 분리 기판(109)은 재생 처리를 행한 후, 재이용할 수 있다. 재생 청리 후의 분리 기판(109)은 단결정 반도체층을 얻기 위한 기판(본 실시형태에 있어서는, 단결정 반도체 기판(103)에 대응)으로서 사용하여도 좋고, 그 외의 용도에 사용하여도 좋다. 단결정 반도체층을 얻기 위한 기판으로 사용하는 경우에는 1장의 단결정 반도체 기판으로부터 복수의 광전 변환 장치를 제조할 수 있게 된다.
다음에, 제 1 단결정 반도체층(110) 위에 제 1 반도체층(111A)을 형성한다(도 4c 참조). 예를 들어, 기상 성장(기상 에피택시얼 성장)법을 사용하여 제 1 반도체층(111A)을 형성한다(도 4c 참조). 이 경우, 제 1 반도체층(111A)은 제 1 단결정 반도체층(110)의 결정성의 영향을 받은 반도체층이 된다. 여기서, 제 1 반도체층(111A)은 제 1 단결정 반도체층(110)에 맞추어 재료를 선택하여 형성하면 좋다. 제 1 반도체층(111A)으로서 실리콘층을 형성하는 경우에는, 예를 들어, 실란계 가스(대표적으로는 실란)와 수소의 혼합 가스를 원료로서, 플라즈마 CVD법에 의하여 형성할 수 있다. 또한, 제 1 반도체층(111A)은 10nm 이상 100nm 이하(바람직하게는 10nm 이상 50nm 이하) 정도의 두께가 되도록 형성하면 좋다.
상기 원료 가스는 실란계 가스에 대한 수소의 유량 비율을 50배 이상(바람직하게는 100배 이상)으로 하는 혼합 가스이다. 예를 들어, 실란(SiH4)을 4sccm, 수소를 400sccm으로 혼합시키면 좋다. 수소의 유량 비율을 높임으로써 결정성이 높은 반도체층을 형성할 수 있다. 이로써, 반도체층 중에 수소 함유량을 저감시킬 수 있다.
또한, 실란계 가스로서 실란을 사용하는 것에 한정되지 않고, 디실란(Si2H6), 그 외를 사용하여도 좋다. 또한, 상기의 원료 가스에 희소 가스를 첨가하여도 좋 다.
플라즈마 CVD법을 사용하여 제 1 반도체층(111A)을 형성할 때의 그 외의 조건은 주파수가 10MHz 내지 200MHz, 전력이 5W 이상 50W 이하, 챔버 내 압력이 10Pa 이상 103Pa 이하, 전극 간격(평행 평판형의 경우)이 15mm 이상 30mm 이하, 지지 기판(102)의 온도가 200℃ 이상 400℃ 이하이고, 대표적으로는, 각각 60MHz, 15W, 100Pa, 20mm, 280℃이다. 또한, 상기 성막 조건은 일례에 불과하고, 개시하는 발명의 일 형태는 이것에 한정하여 해석되는 것은 아니다. 여기서 중요한 점은 제 1 반도체층(111A)으로서 결정성이 높은 반도체층(또는 수소 농도가 낮은 반도체층, 수소 함유량이 작은 반도체층)을 형성하는 것이기 때문에 이 목적을 달성할 수 있으면 어느 형성 방식으로 제 1 반도체층(111A)을 형성하여도 좋다.
또한, 제 1 반도체층(111A)의 에피택시얼 성장을 행하기 전에, 제 1 단결정 반도체층(110) 표면에 형성되는 자연 산화층 등은 제거해 두는 것이 바람직하다. 이 이유는 제 1 단결정 반도체층(110) 표면에 산화층이 존재하는 경우에는 제 1 단결정 반도체층(110)의 결정성의 영향을 받은 에피택시얼 성장을 진행시킬 수 없어 제 1 반도체층(111A)의 결정성이 저하되기 때문이다. 여기서, 상기 산화층의 제거는 불산계 용액 등을 사용하여 행할 수 있다.
다음에, 제 1 반도체층(111A) 위에 제 2 반도체층(111B)을 형성한다(도 5a 참조). 여기서, 제 2 반도체층(111B)은 제 1 반도체층(111A)에 맞추어 재료를 선택하여 형성한다. 또한, 제 2 반도체층(111B)은 200nm 이상(바람직하게는 400nm 이상)의 두께가 되도록 형성한다. 이 경우에 있어서도, 제 1 반도체층(111A) 표면에 형성되는 산화층은 제거해 두는 것이 바람직하다.
제 2 반도체층(111B)은 제 1 반도체층(111A)과 비교하여 결정성이 낮은 반도체층으로 한다. 또는, 제 2 반도체층(111B)은 제 1 반도체층(111A)과 비교하여 수소 농도가 높은 반도체층(수소 함유량이 큰 반도체층)으로 한다. 이러한 제 2 반도체층(111B)으로서는, 예를 들어, 비정질 반도체층을 형성하면 좋다.
제 2 반도체층(111B)의 형성 방법은 임의적이지만, 적어도 제 1 반도체층(111A)보다 성막 속도가 높은 조건으로 형성하는 것이 바람직하다. 예를 들어, 실란계 가스(대표적으로는 실란)와 수소 가스의 혼합 가스를 원료 가스로서, 플라즈마 CVD법에 의하여 제 2 반도체층(111B)을 형성하는 경우에는 실란계 가스에 대한 수소 가스의 유량 비율을 2배 이상 20배 이하(바람직하게는 5배 이상 15배 이하)로 하면 좋다. 또한, 주파수를 10MHz 내지 200MHz, 전력을 5W 이상 50W 이하, 챔버 내 압력을 10Pa 이상 103Pa 이하, 전극 간격(평행 평판형의 경우)을 15mm 이상 30mm 이하, 지지 기판(102)의 온도를 200℃ 이상 400℃ 이하로 하면 좋다. 대표적으로는, 실란(SiH4)의 유량을 25sccm, 수소의 유량을 150sccm, 주파수를 27MHz, 전력을 30W, 압력을 66.6Pa, 전극 간격을 25mm, 기판 온도를 280℃로 한다. 또한, 상기 성막 조건은 일례에 불과하고, 개시하는 발명의 일 형태는 이것에 한정되어 해석되는 것은 아니다. 여기서 중요한 점은 제 2 반도체층(111B)으로서 결정성은 낮아도(또는 수소 농도가 높아도) 성막 속도가 높은 반도체층을 형성하는 것이 목 적이므로, 이 목적을 달성할 수 있으면, 어느 방법으로 제 2 반도체층(111B)을 형성하여도 좋다.
그 후, 열 처리를 행하여, 고상 성장(고상 에피택시얼 성장)에 의한 제 2 단결정 반도체층(112)을 형성한다(도 5b 참조). 또한, 제 1 반도체층(111A)은 제 2 단결정 반도체층(112)의 하층 영역(112A)에 대응하고, 제 2 반도체층(111B)은 제 2 단결정 반도체층(112)의 상층 영역(112B)에 대응한다.
상기 열 처리는 RTA(Rapid Thermal Anneal), 노(furnace), 미리파 가열 장치 등의 열 처리 장치를 사용하여 행할 수 있다. 열 처리 장치의 가열 방식으로서는 저항 가열식, 램프 가열식, 가스 가열식, 전자파 가열식 등을 들 수 있다. 레이저 빔의 조사나 열 플라즈마 젯의 조사를 행하여도 좋다.
일반적으로, 노는 외열식이고, 챔버 내와 피 처리물은 열적으로 평행 상태가 된다. 한편, RTA는 피 처리물에 직접 에너지를 줌으로써 순간적인 가열(급속 가열)을 행하는 것이고, 챔버 내와 피 처리물은 열적으로 비평형 상태이다. RTA 장치로서는 램프 가열식의 RTA(LRTA; Lamp Rapid Thermal Anneal) 장치, 가열된 기체를 사용하는 가스 가열식의 RTA(GRTA; Gas Rapid Thermal Anneal) 장치, 또는 램프 가열식과 가스 가열식의 양쪽 모두를 구비한 RTA 장치 등을 들 수 있다.
RTA 장치를 사용하는 경우에는, 처리 온도 500℃ 이상 750℃ 이하, 처리 시간 0.5분 이상 10분 이하로 하는 것이 바람직하다. 노를 사용하는 경우는 처리 온도 500℃ 이상 650℃ 이하, 처리 시간 1시간 이상 4시간 이하로 하는 것이 바람직하다.
상술한 바와 같이, 제 1 단결정 반도체층(110)과 제 2 단결정 반도체층(112)의 적층 구조가 형성된다. 여기서, 광전 변환 효율을 고려하면, 광전 변환 장치에는 800nm 이상의 두께의 단결정 반도체층이 요구된다. 따라서, 예를 들어, 제 1 단결정 반도체층(110)의 두께를 300nm로 하는 경우에는 제 2 단결정 반도체층(112)을 적어도 500nm 이상으로 하는 것이 바람직하다. 여기서, 500nm 이상의 두께의 제 2 단결정 반도체층(112)을 형성하기 위하여 기상 에피택시얼 성장법만을 사용하는 것은 성막 속도의 점에서 바람직하지 않다. 한편, 고상 에피택시얼 성장법만을 사용하여 제 2 단결정 반도체층(112)을 형성하는 경우에는 고상 성장(고상 에피택시얼 성장)시의 열 처리 등에 기인하여 반도체층의 박리의 문제가 생길 수 있다. 이 문제는 성막 직후의 반도체층(예를 들어, 비정질 반도체층)이 다량의 수소를 함유하는 것에 기인하는 것으로 생각된다.
본 실시형태에서는 기상 성장(기상 에피택시얼 성장)에 의하여 제 1 반도체층(111A)을 얇게 형성한 후, 상이한 조건의 기상 성장(기상 에피택시얼 성장)에 의하여 제 2 반도체층(111B)을 두껍게 형성하고, 그 후, 고상 성장(고상 에피택시얼 성장)을 행함으로써 제 1 반도체층(111A)이었던 하층 영역(112A)과 제 2 반도체층(111B)이었던 상층 영역(112B)을 갖는 제 2 단결정 반도체층(112)을 형성한다. 이로써, 성막 속도를 확보하면서, 반도체층의 박리의 문제를 해소할 수 있다. 즉, 생산성이 좋고, 또 수율이 좋고, 단결정 반도체층을 형성할 수 있다.
또한, 본 실시형태와 같이, 단결정 반도체층 위에 결정성이 높은 반도체층과 결정성이 낮은 반도체층의 적층 구조를 형성하고, 그 후 고상 성장시킴으로써 박리 의 문제가 저감되는 것은 인접하는 층끼리의 결정성의 차이가 작아지므로 계면에 있어서 원자끼리의 결합이 강화되고 밀착성이 높아지기 때문이라고 생각된다.
본 실시형태에 있어서는, 단결정 반도체층(제 1 단결정 반도체층(110)과 결정성이 낮은 반도체층(제 2 반도체층(111B)) 사이에 결정성이 높은 반도체층(제 1 반도체층(111A))을 1층 형성하지만, 상술한 이유에 의거하면, 개시되는 발명의 일 형태를 이것에 한정하여 해석할 필요는 없다. 즉, 단결정 반도체층과 결정성이 낮은 반도체층 사이에 결정성이 상이한 반도체층을 복수 형성하는 구성으로 하여도 좋다. 예를 들어, 단결정 반도체층 위에 결정성이 높은 반도체층을 형성하고, 그 위에 결정성이 높은 반도체층을 형성하고, 그 위에 결정성이 낮은 반도체층을 형성한다. 이러한 구성으로 함으로써, 밀착성을 더 향상시킬 수 있다.
또한, 계면에 있어서의 밀착력이라는 관점에서 생각하면, 상기 적층 구조는 가능한 한 대기에 노출시키지 않도록 형성하는 것이 바람직하다. 예를 들어, 제 1 반도체층(111A)과 제 2 반도체층(111B)을 동일의 챔버 내에서 연속적으로 형성하면 좋다.
다음에, 제 2 단결정 반도체층(122)의 하나의 표면 측(제 1 단결정 반도체층(110)과 접하지 않는 면 측)에 제 1 불순물 반도체층(108)과 상이한 도전형을 부여하는 불순물 원소를 첨가하여, 제 2 불순물 반도체층(114)을 형성한다(도 5c 참조). 예를 들어, 불순물 원소로서 인 또는 비소를 첨가하고, n형 제 2 불순물 반도체층(114)을 형성한다. 지지 기판(102)으로서 유리 기판을 적용하는 경우에는, 열 확산법의 프로세스 온도에 견딜 수 없으므로, 이온 주입이나 이온 도핑에 의하 여 불순물 원소를 첨가한다.
또한, 제 2 불순물 반도체층(114)을 제 2 단결정 반도체층(112) 위에 비정질 반도체에 의하여 형성하여도 좋다(도 13a, 도 13b 참조). 주로, 광전 변환층으로서 기능하는 영역은 단결정 반도체층으로 형성되기 때문에 제 2 불순물 반도체층(114)을 비정질 반도체로 형성하여도 큰 문제가 되지는 않는다.
또한, 제 2 불순물 반도체층(114)의 두께는 20nm 이상 200nm 이하 정도, 바람직하게는 50nm 이상 100nm 이하 정도로 하는 것이 바람직하다. 제 2 불순물 반도체층(114)을 얇게 형성함으로써, 제 2 불순물 반도체층(114)에서 캐리어가 재결합하는 것을 방지할 수 있다.
상술한 바와 같이, 일 도전형의 제 1 불순물 반도체층(108), 제 1 단결정 반도체층(110), 제 2 단결정 반도체층(112), 상기 일 도전형과 상이한 도전형인 제 2 불순물 반도체층(114)이 순차로 적층된 유닛 셀(120)을 얻을 수 있다.
그 후, 제 1 전극(106) 위에 형성된 제 1 불순물 반도체층(108), 제 1 단결정 반도체층(110), 제 2 단결정 반도체층(112), 및 제 2 불순물 반도체층(114)을 에칭함으로써 제 1 전극(106)의 일부분(바람직하게는 제 1 전극(106) 단부)을 노출시킨다(도 6a 참조).
여기서, 제 1 전극(106)의 일부분을 노출시키는 것은, 이후 보조 전극(또는 보조 배선)을 형성하기 위해서이다. 광전 변환 장치로서 기능시키기 위해서는 양극과 음극에 대응하는 전극으로부터 전기 에너지를 추출할 수 있을 필요가 있지만, 제 1 전극(106)의 상부는 단결정 반도체층 등으로 덮이고, 제 1 전극의 아래 쪽에 는 지지 기판(102)이 형성되기 때문에 그대로 사용하면 전기 에너지를 추출하기 어렵다. 그래서, 제 1 전극(106) 상방에 형성된 층의 일부분을 에칭함으로써, 제 1 전극(106)의 일부분을 노출시키고, 리드할 수 있는 보조 전극(또는 보조 배선)을 형성할 수 있게 한다.
구체적으로는, 제 2 불순물 반도체층(114) 위에 레지스트나 질화실리콘층 등의 절연층을 사용하여 마스크를 형성하고, 상기 마스크를 사용하여 에칭을 행하면 좋다. 에칭은, 예를 들어, NF3, SF6 등의 불소계 가스를 사용한 드라이 에칭으로 할 수 있고, 적어도 제 1 전극(106)과, 제 1 전극(106) 상방에 형성되는 층(제 1 불순물 반도체층(108), 제 1 단결정 반도체층(110), 제 2 단결정 반도체층(112), 제 2 불순물 반도체층(114))의 선택 비율이 충분히 확보할 수 있는 조건으로 행하면 좋다. 또한, 에칭 후, 불필요하게 된 마스크는 제거한다.
본 실시형태에서는 제 2 불순물 반도체층(114)을 형성한 후에 제 1 전극(106)을 노출시키는 예를 제시하지만, 제 1 전극(106)을 노출시킨 후에 제 2 불순물 반도체층(114)을 형성하여도 좋다.
다음에, 노출시킨 제 1 전극(106)에 접하는 보조 전극(116), 및, 제 2 불순물 반도체층(114) 위의 제 2 전극(118)을 형성한다(도 6b 참조).
보조 전극(116)은 관전 변환된 전기 에너지를 추출하기 쉽게 하기 위하여 형성된다. 즉, 보조 전극(116)은 추출 전극(집 전극이라고 함)으로서 기능하다.
제 2 전극(118)은 도 2에 도시하는 바와 같이 위 쪽에서 봐서 격자 형상(또 는 빗 형상, 빗 모양, 빗살 형상)이 되도록 형성한다. 이러한 형상으로 함으로써, 유닛 셀(120)에 충분한 빛을 조사할 수 있고, 유닛 셀(120)의 광 흡수 효율을 향상시킬 수 있다. 제 2 전극(118)의 형상은 특히 한정되지 않지만, 유닛 셀(120)(제 2 불순물 반도체층(114) 위에 있어서의 제 2 전극(118)의 면적이 작을수록 광 흡수 효율이 향상되는 것은 두말할 나위 없다. 또한, 제 2 전극(118)의 보조 전극(116)과 같은 공정으로 형성할 수 있다.
보조 전극(116)과 제 2 전극(118)은 알루미늄, 은, 연석(鉛錫; 땜납) 등을 사용하여 인쇄법 등의 방법으로 형성하면 좋다. 예를 들어, 은 페이스트를 사용하여 스크린 인쇄법으로 형성할 수 있다.
상술한 바와 같이, 광전 변환 장치(100)를 제조할 수 있다.
또한, 유닛 셀(120) 위에는 반사 방지 기능을 갖는 패시베이션층(119)을 형성하는 것이 바람직하다(도 8 참조).
패시베이션층(119)에는 굴절률이 유닛 셀(120)의 입사 면(본 실시형태에 있어서는 제 1 불순물 반도체층(114))과 공기의 중간인 재료를 사용한다. 또한, 유닛 셀(120)로의 빛의 입사를 방지하지 않도록 소정의 파장의 빛에 대한 투과성을 갖는 재료를 사용한다. 이러한 재료를 사용함으로써, 유닛 셀(120)의 입사 면에 있어서의 반사를 방지할 수 있다. 또한, 이러한 재료로서는, 예를 들어, 질화실리콘, 질화산화실리콘, 불화마그네슘 등을 들 수 있다.
패시베이션층(119)은 보조 전극(116)과 유닛 셀(120) 사이, 및, 제 2 전극(118)과 유닛 셀(120) 사이에 형성한다. 예를 들어, 유닛 셀(120) 위에 패시베 이션층(119)을 형성한 후, 패시베이션층(119)을 제 2 불순물 반도체층(114)과 제 1 전극(106)의 일부분이 노출하도록 에칭한다. 그리고, 제 1 전극(106)과 접하는 보조 전극(116)과, 제 2 불순물 반도체층(114)과 접하는 제 2 전극(118)을 형성한다. 또한, 리프트 오프법 등을 적용하여 개구부가 형성된 패시베이션층(119)을 형성하여도 좋다.
도 7a에 광전 변화 장치의 유닛 셀(120)의 단면 모식도의 일례를 도시한다. 여기서는 고농도로 p형 불순물 원소가 첨가된 제 1 불순물 반도체층(108; p+층)과, p형 제 1 단결정 반도체층(110; p층)과, i형 제 2 단결정 반도체층(112)(i층)과, n형 불순물 원소가 첨가된 제 2 불순물 반도체층(114)(n+층 또는 n층)이 순차로 배치된 구성을 나타내지만, 개시하는 발명의 일 형태는 이것에 한정되지 않는다. 또한, 유닛 셀(120) 중의 단결정 반도체층을 단결정 실리콘으로 하는 경우에는 그 밴드 갭 에너지는 약 1.12eV이다. 또한, 빛(에너지: hv)은 제 2 불순물 반도체층(114) 측에서 입사한다.
도 7b는 도 7a에 도시하는 유닛 셀(120)의 에너지 밴드도이다. 여기서, Ec는 전도대의 바닥, Ev는 가전자대의 정상을 나타낸다. 또한, Ef는 페르미 준위의 에너지를 나타낸다. 또한, Egc1는 제 1 단결정 반도체층(110) 및 제 2 단결정 반도체층(112)에 있어서의 밴드 갭 에너지이다.
도 7b에 도시되는 밴드 구조에 기인하여 광 여기에 의하여 생성된 전자는 n+층(또는 n층)의 방향으로 흐르고, 광 여기에 의하여 생성된 정공은 p+층의 방향으 로 흐른다. 이것이 광전 변환층의 기본적인 원리이다. 여기서, 광전 변환의 효율을 높이기 위해서는 광 여기에 의하여 생기는 캐리어의 개수를 증대시키는 것이 중요하다. 광 여기 캐리어를 증대시키기 위해서는 광 흡수층(본 실시형태에 있어서는 단결정 반도체층)에 어느 정도의 두께를 갖게 하면 좋다. 광 흡수층으로서 단결정 실리콘을 사용하는 경우에는 단결정 실리콘의 광 흡수 계수나, 태양광의 스펙트럼을 고려하면 그 두께를 800nm 이상(바람직하게는 1000nm 이상)으로 하면 좋다.
한편, 본 실시형태에서는 에피택시얼 성장 기술을 이용하여 단결정 반도체층의 후막화를 도모하고, 제 1 단결정 반도체층(110)과 제 2 단결정 반도체층(112)을 합쳐서 800nm 이상의 두께로 한다. 따라서, 단결정 반도체층에 있어서 충분한 캐리어를 발생시킬 수 있고, 광전 변환 효율을 향상시킬 수 있다.
상술한 바와 같이, 본 실시형태에 제시하는 에피택시얼 성장 기술을 사용함으로써, 광전 변환층으로서 기능하는 800nm 이상, 바람직하게는 1000nm 이상의 단결정 반도체층을 얻을 수 있다. 이로써, 벌크의 단결정 반도체 기판을 사용하는 경우와 비교하여 단결정 반도체의 소비량을 억제할 수 있다. 또한, 종래는 광전 변환 장치를 지지하는 구조체 부분도 단결정 반도체로 형성하지만, 단결정 반도체 기판을 박편화한 단결정 반도체층을 사용함으로써, 단결정 반도체의 소비량을 대폭 저감시킬 수 있다. 또한, 단결정 반도체층을 분리한 후의 단결정 반도체 기판은 반복하여 이용할 수 있으므로, 자원을 유효하게 활용할 수 있다.
또한, 본 실시형태에서는 결정성이 높은 (수소 농도가 낮은, 수소 함유량이 작은) 제 1 반도체층과, 결정성이 낮은(수소 농도가 높은, 수소 함유량이 큰) 제 2 반도체층과의 적층 구조를 사용하여 제 2 단결정 반도체층을 형성한다. 이로써, 제 2 단결정 반도체층을 두껍게 형성하는 경우라도 제 2 단결정 반도체층의 박리를 방지할 수 있다. 즉, 제 2 반도체층을 충분히 두껍게 하여 생산성을 향상시키면서, 제 2 반도체층의 후막화에 기인하는 박리를 방지할 수 있으므로, 필요한 두께를 갖는 광전 변환층을 효율적으로 수율 좋게 필요 최소한의 재료만을 사용하여 형성할 수 있다.
본 실시형태는 다른 실시형태와 적절히 조합하여 사용할 수 있다.
(실시형태 2)
본 실시형태에서는 이전의 실시형태와 상이한 광전 변환 장치의 제조 방법의 예에 대하여 설명한다. 구체적으로는 이전의 실시형태에서는 취화층(105), 제 1 불순물 반도체층(108), 제 1 전극(106), 절연층(104)의 형성 순서에 대하여 (1)을 예로 설명하였지만, 본 실시형태에서는 (2), (3), (4)의 예에 대하여 설명한다. 또한, 취화층(105), 제 1 불순물 반도체층(108), 제 1 전극(106), 절연층(104)의 형성 순서 외에 대해서는 이전의 실시형태와 같으므로 설명은 생략한다.
이하, (2)의 예에 대하여 도 10a 내지 도 10d를 사용하여 설명한다.
우선, 단결정 반도체 기판(1030)의 하나의 표면 위에 보호층(107)을 형성한다. 그리고, 보호층(107) 표면에 이온을 조사하여 단결정 반도체 기판(103) 중에 취화층(105)을 형성한다(도 10a 참조).
다음에, 보호층(107) 표면에 일 도전형을 부여하는 불순물 원소를 조사함으로써, 단결정 반도체 기판(103)에 불순물 원소를 첨가하여 제 1 불순물 반도체 층(108)을 형성한다(도 10b 참조). 또한, 여기서는 이미 취화층(105)이 형성되므로, 이온 주입법 또는 이온 도핑법을 사용하여 불순물 원소를 첨가하는 것이 바람직하다. 열 확산법과 같은 고온 처리가 필요한 방법을 사용하는 경우, 단결정 반도체 기판(103)이 취화층(105)에서 분리해 버릴 가능성이 높기 때문이다.
그 후, 보호층(107)을 제거하고, 제 1 전극(106)을 형성한다(도 10c 참조). 그리고, 제 1 전극(106) 위에 절연층(104)을 형성한다(도 10d 참조). 그 후의 공정은 이전의 실시형태와 마찬가지다.
상술한 바와 같이, (2)에서는 불순물 원소가 첨가되지 않는 단결정 반도체 기판에 이온을 조사하여 취화층을 형성하기 때문에 취화층의 불균일의 저감이 실현된다.
이하, (3)의 예에 대하여, 도 11a 내지 도 11d를 사용하여 설명한다.
우선, 단결정 반도체 기판(103)의 하나의 표면 위에 제 1 전극(106)을 형성한다(도 11a 참조).
다음에, 제 1 전극(106) 표면에 이온을 조사하여 단결정 반도체 기판(103) 중에 취화층(105)을 형성한다(도 11b 참조).
그 후, 제 1 전극(106) 표면에 일 도전형을 부여하는 불순물 원소를 조사함으로써, 단결정 반도체 기판(103)에 불순물 원소를 첨가하여 제 1 불순물 반도체층(108)을 형성한다(도 11c 참조).
그리고, 제 1 전극(106) 위에 절연층(104)을 형성한다(도 11d 참조). 그 후의 공정은 이전의 실시형태와 마찬가지다.
상술한 바와 같이, (3)에서는 제 1 전극(106)이 보호층으로서 기능하기 때문에 보호층을 별도 형성할 필요가 없고, 공정의 단축에 기여한다.
이하, (4)의 예에 대하여 도 12a 내지 도 12d를 사용하여 설명한다.
우선, 단결정 반도체 기판(103)의 하나의 표면 위에 제 1 전극(106)을 형성한다(도 12a 참조).
다음에, 제 1 전극(106) 표면에 일 도전형을 부여하는 불순물 원소를 조사함으로써 단결정 반도체 기판(103)의 불순물 원소를 첨가하여 제 1 불순물 반도체층(108)을 형성한다(도 12b 참조).
그 후, 제 1 전극(106) 표면에 이온을 조사하여 단결정 반도체 기판(103) 중에 취화층(105)을 형성한다(도 12c 참조).
그리고, 제 1 전극(106) 위에 절연층(104)을 형성한다(도 12d 참조). 그 후의 공정은 이전의 실시형태와 마찬가지다.
상술한 바와 같이, (4)에서는 제 1 전극(106)이 보호층으로서 기능하기 때문에 보호층을 별도 형성할 필요가 없고, 공정의 단축에 기여한다.
또한, 본 실시형태는 다른 실시형태와 적절히 조합하여 사용할 수 있다.
(실시형태 3)
본 실시형태에서는 광전 변환 장치의 제작 방법의 다른 예에 대하여 설명한다.
도 22에 제 1 전극(106)과 지지 기판(102)을 직접 접합하여 형성한 광전 변환 장치의 예를 도시한다. 제 1 전극(106) 표면이 평탄한 경우, 예를 들어, 제 1 전극(106)의 표면 거칠기(Ra)가 0.5nm 이하, 바람직하게는 0.3nm 이하인 경우에는, 절연층(104)(도 1 등 참조)을 형성하지 않아도 제 1 전극(106)과 지지 기판(102)을 접합할 수 있다.
상기 접합은 충분히 청정화된 제 1 전극(106) 표면과, 지지 기판(102) 표면을 밀착시켜서 행해진다. 물론, 접합 전에 제 1 전극(106) 표면이나 지지 기판(102) 표면을 활성화시켜 두어도 좋다. 또한, 접합 후에는 열 처리나 가압 처리를 행하여도 좋다. 본 실시형태와 같이 표면이 평탄한 제 1 전극(106)을 형성함으로써, 절연층(104)을 형성할 필요가 없어져 공정이 단축된다. 또한, 상기 기재는 절연층(104)의 형성을 제외하는 것이 아니다. 예를 들어, 블로킹층으로서 기능하는 절연층 등을 형성하는 것은 신뢰성 향상의 관점에서도 바람직하다고 할 수 있다.
본 실시형태는 다른 실시형태와 적절히 조합하여 사용할 수 있다.
(실시형태 4)
본 실시형태에서는 광전 변환 장치의 제작 방법의 다른 예에 대하여 설명한다.
이전의 실시형태에 있어서, 단결정 반도체 기판(103)으로부터 박편화된 제 1 단결정 반도체층(110) 표면에는 취화층(105)에 기인하는 결정 결함이 잔류할 경우가 있다(도 4b 참조). 이러한 결정 결함이 존재하는 경우, 캐리어의 트랩 등에 의하여 광전 변환 효율이 저하될 우려가 있다. 따라서, 결정 결함의 회복 또는 제거를 행하는 것이 바람직하다. 구체적으로는 레이저 광의 조사 처리나 에칭 처리 등 을 적용할 수 있다.
제 1 단결정 반도체층(110)에 대하여 에칭 처리를 실시하는 경우, 그 결정 결함을 제거할 수 있다. 이러한 에칭으로서는, 드라이 에칭 또는 웨트 에칭의 어느 쪽을 사용하여도 좋다.
도 20에는 레이저 광의 조사 처리를 행하는 예를 도시한다. 제 1 단결정 반도체층(110)에 적절한 강도의 레이저 광(180)을 조사하는 경우, 제 1 단결정 반도체층(110)의 적어도 표면 부근의 영역은 용융하고, 용융하지 않는 고상 영역을 종 결정으로 하여 재단결정화한다. 이로써, 제 1 단결정 반도체층(110)의 결정 결함을 회복할 수 있다. 또한, 여기서는, 제 1 단결정 반도체층(110)이 형성된 지지 기판(102)을 이동시킴으로써 제 1 단결정 반도체층(110)의 전체 면에 레이저 광(180)을 조사하는 구성으로 하지만, 개시하는 발명의 일 형태는 이것에 한정하여 해석되는 것은 아니다.
레이저 광(180)은 제 1 단결정 반도체층(110) 표면 부근의 영역을 용융시키지만, 지지 기판(102)은 거의 가열되지 않는다. 따라서, 유리 기판과 같은 내열성이 낮은 지지 기판을 사용한 경우에 바람직하다. 여기서, 레이저 광(180)의 조사 영역을 지지 기판의 내열 온도 이하의 온도(예를 들어, 250℃ 이상 600℃ 이하 정도)로 가열해 두면 결함의 회복을 효과적으로 행할 수 있기 때문에 바람직하다. 또한, 상기 레이저 광(180)의 조사 처리나 가열 처리에 의하여 제 1 전극(106)을 형성하는 금속과 제 1 불순물 반도체층(108) 계면에는 실리사이드가 형성되고, 전류가 흐르기 쉬워진다. 또한, 상기 레이저 광(180)의 조사 처리나 가열 처리에 의 하여 제 1 불순물 반도체층(108)을 활성화시킬 수 있다.
레이저 광(180)의 파장으로서는 자외 내지 가시 정도의 파장을 선택하면 좋지만, 이것에 한정되지 않는다. 레이저 발진기로서는, Ar 레이저, Kr 레이저, 엑시머(ArF, KrF, XeCl) 레이저, CO2 레이저, YAG 레이저, YVO4 레이저, YLF 레이저, YAlO3 레이저, GdVO4 레이저, Y2O3 레이저, 루비 레이저, 알렉산드라이트 레이저, Ti: 사파이어 레이저, 구리 증기 레이저, 금 증기 레이저 등을 사용할 수 있다.
또한, 레이저 광의 조사는 감압 분위기 또는 불활성 분위기에서 행하는 것이 바람직하다. 감압 분위기 또는 불활성 분위기에서 레이저 광을 조사하기 위해서는 기밀성이 있는 챔버의 분위기를 제어하고, 상기 챔버 내에서 레이저 광을 조사하면 좋다. 챔버를 사용하지 않는 경우에는 레이저 광의 피 조사 면에 질소 가스 등의 불활성 가스를 분사함으로써 불활성 분위기를 형성할 수도 있다.
상기 레이저 광의 조사 처리를 행할 때는 위상 시프트 마스크 등을 사용하여 제 1 단결정 반도체층(110) 표면에 요철을 형성하여도 좋다. 예를 들어, 10㎛×10㎛의 패턴이 교차로 배치된, 소위, 체크 모양과 같은 위상 시프트 마스크를 사용할 수 있다. 상기 위상 시프트 마스크를 통하여 레이저 광을 조사함으로써 마스크의 패턴에 의존한 표면 요철을 형성할 수 있다. 이러한 표면 요철을 형성함으로써, 이후 형성되는 반도체층의 밀착성을 향상시켜 박리를 억제할 수 있다. 또한, 표면 요철에 기인하는 산란 효과나 반사 방지 효과에 따라 광전 변환 효율을 향상시킬 수 있다.
또한, 상기 에칭 처리와 레이저 광의 조사 처리는 조합하여 사용하여도 좋다.
본 실시형태는 다른 실시형태와 적절히 조합하여 사용할 수 있다.
(실시형태 5)
본 실시형태에서는 유닛 셀을 복수 적층한, 소위, 탠덤(tandem)형의 광전 변환 장치의 예에 대하여 설명한다. 또한, 본 실시형태에서는 유닛 셀을 2층 적층하는 경우에 대하여 설명한다.
도 14에 본 실시형태에 따른 탠덤형의 광전 변환 장치(200)의 단면의 모식도를 도시한다. 광전 변환 장치(200)는 지지 기판(102) 위에 유닛 셀(120; 제 1 유닛 셀이라고 불러도 좋음)과, 유닛 셀(230; 제 2 유닛 셀이라고 불러도 좋음)이 적층된 구조를 가진다. 지지 기판(102)과 유닛 셀(120) 사이에는 제 1 전극(106)이 형성되고, 제 1 전극(106)과 지지 기판(102) 사이에는 절연층(104)이 형성된다. 본 실시형태에 있어서, 지지 기판(102), 절연층(104), 제 1 전극(106), 유닛 셀(120)의 구성 및 제작 방법은 실시형태 1과 마찬가지므로, 중복하는 부분의 설명은 생략한다.
광전 변환 장치(200)는 도면 중의 상방(유닛 셀(230) 표면 측)으로부터 빛이 입사되는 구성이다. 또한, 유닛 셀(230)을 구성하는 반도체층의 밴드 갭 에너지는 유닛 셀(120)을 구성하는 반도체층의 밴드 갭 에너지보다 크다. 구체적으로는, 예를 들어, 유닛 셀(230)에는 비단결정 반도체층을 사용하고, 유닛 셀(120)에는 단결정 반도체층을 사용할 수 있다. 밴드 갭이 상이한 광전 변환층을 적층함으로써 흡 수할 수 있는 파장 대역이 넓어지고, 광전 변환 효율을 향상시킬 수 있다. 특히, 태양광은 그 파장 대역이 단파장 측에서 장파장 측까지 광범위에 걸치고, 본 실시형태와 같은 구성을 채용하는 것은 극히 유효하다. 또한, 빛의 입사 측에 밴드 갭이 큰 광전 변환층을 배치함으로써 효율 좋게 빛을 흡수할 수 있게 된다.
유닛 셀(230)은 유닛 셀(120) 위에 일 도전형이 부여된 제 3 불순물 반도체층(222)과 비단결정 반도체층(224)과, 제 3 불순물 반도체층(222)과 상이한 도전형이 부여된 제 4 불순물 반도체층(226)이 순차로 적층된 구조를 가진다. 여기서, 제 3 불순물 반도체층(222)에는 유닛 셀(120)의 제 2 불순물 반도체층(114)과 반대의 도전형이 부여된다.
유닛 셀(230)의 비단결정 반도체층(224)에는, 예를 들어, 비정질 실리콘, 미결정 실리콘 등을 사용할 수 있다. 제 3 불순물 반도체층(222)과 제 4 불순물 반도체층(226)은 소정의 도전형의 불순물 원소를 함유하는 비정질 반도체층 또는 미결정 반도체층이다. 그 외, 비정질 탄화실리콘 등을 사용하여도 좋다. 제 3 불순물 반도체층(222)을 p형으로 하는 경우, 제 4 불순물 반도체층(226)은 n형이 되지만, 제 3 불순물 반도체층(222)을 n형으로 하고, 제 4 불순물 반도체층(226)을 p형으로 하여도 좋다.
비단결정 반도체층(224)은 플라즈마 CVD법에 의하여 형성할 수 있다. 예를 들어, 실란계 원료 가스를 사용하여 비정질 실리콘을 형성하면 좋다. 또한, 비단결정 반도체층(224)은 스퍼터링법을 사용하여 형성할 수도 있다. 비단결정 반도체층(224)으로서 비정질 실리콘을 사용하는 경우에는 그 두께를 50nm 이상 300nm 이 하, 바람직하게는 100nm 이상 200nm 이하로 한다. 비정질 실리콘의 밴드 갭은 약 1.75eV이므로, 이러한 두께로 함으로써, 600nm보다 짧은 파장 대역의 빛을 충분히 흡수시킬 수 있다.
또한, 비단결정 반도체층(224)에는 미결정 반도체(대표적으로는 미결정 실리콘)를 사용하여도 좋다. 이 경우에는 유닛 셀(120) 위에 수nm 정도의 매우 얇은 비정질 반도체층을 형성한 후에 미결정 반도체를 형성하면 좋다. 상술한 바와 같이 함으로써 단결정 반도체로부터 에피택시얼 성장이 진행되어 단결정 반도체층이 형성돼 버리는 것을 방지할 수 있다. 또한, 제 3 불순물 반도체층(222)은 단결정 반도체층으로 형성하여도 좋으므로, 수nm 정도의 얇은 비정질 반도체층은 제 2 불순물 반도체층(114) 위 또는 제 3 불순물 반도체층(222) 위에 형성하면 좋다.
유닛 셀(120)의 지지 기판(102) 측에는 제 1 전극(106)이 형성되고, 유닛 셀(230) 표면 측에는 제 2 전극(232)이 형성된다. 또한, 제 1 전극(106)에 접속되는 보조 전극(217), 및 제 2 전극(232)에 접속되는 보조 전극(219)이 형성된다. 보조 전극(217)과 보조 전극(219)은 광전 변환층에서 변환된 전기 에너지를 추출하는 추출 전극(집 전극이라고도 함)으로서 기능한다.
유닛 셀(230)을 비단결정 반도체로 형성하는 경우에는 캐리어의 라이프 타임이 짧게 되는 경향이 있고, 이것에 기인하여 광전 변환 효율이 저하될 우려가 있다. 이것을 방지하기 위하여 본 실시형태에서는 제 2 전극(232)을 기판 전체 면에 형성한다. 여기서, 유닛 셀(230) 및 유닛 셀(120)에 충분한 빛을 입사시키기 위하여 제 2 전극(232)은 태양광의 투과율이 높은 재료를 사용하여 형성한다. 또한, 제 2 전극(232)에 접하는 보조 전극(219)은 격자 형상(또는 빗 형상, 빗 모양, 빗살 형상)으로 한다.
다음에, 본 실시형태에 따른 광전 변환 장치(200)의 제작 방법의 일례에 대하여 도 15a 내지 도 16b를 참조하여 설명한다. 또한, 제 2 불순물 반도체층(114)의 제작 방법까지는 실시형태 1과 마찬가지므로 여기서는 설명을 생략한다.
재 2 불순물 반도체층(114)을 형성한 후, 상기 제 2 불순물 반도체층(114) 위에 제 3 불순물 반도체층(222), 비단결정 반도체층(224), 제 4 불순물 반도체층(226)을 순차로 형성한다(도 15a 참조).
여기서, 제 3 불순물 반도체층(222)은 제 2 불순물 반도체층(114)과 상이한 도전형의 비정질 반도체층 또는 미결정 반도체층으로 한다. 예를 들어, 제 2 불순물 반도체층(114)이 n형인 경우에는 제 3 불순물 반도체층(222)을 p형 비정질 반도체층(예를 들어, p형 비정질 실리콘층) 또는 p형 미결정 반도체층(예를 들어, p형 미결정 실리콘층)으로 한다. 제 3 불순물 반도체층(222)의 막 두께는 10nm 이상 100nm 이하 정도로 하면 좋다.
또한, 비단결정 반도체층(224)은 도전형을 부여하는 불순물 원소를 함유하지 않는 진성 반도체층(예를 들어, i형 비정질 실리콘층 또는 i형 비단결정 실리콘층)으로 하는 것이 바람직하다. 막 두께는 50nm 이상 300nm 이하, 바람직하게는 100nm 이상 200nm 이하로 한다.
또한, 제 4 불순물 반도체층(226)은 제 3 불순물 반도체층(222)과 상이한 도전형의 비정질 반도체층 또는 미결정 반도체층으로 한다. 예를 들어, 제 3 불순물 반도체층(222)이 p형인 경우에는, 제 4 불순물 반도체층(226)을 n형 비정질 반도체층(예를 들어, n형 비정질 실리콘층) 또는 n형 미결정 반도체층(예를 들어, n형 미결정 실리콘층)으로 한다. 제 4 불순물 반도체층(226)의 막 두께는 10nm 이상 100nm 이하 정도로 하면 좋다.
제 3 불순물 반도체층(222), 비단결정 반도체층(224), 제 4 불순물 반도체층(226)은 CVD법이나 스퍼터링법을 사용하여 형성할 수 있다. 또한, 플라즈마 CVD법 등의 기상 성장법을 사용하여 비단결정 실리콘층을 형성하는 경우에는 원료 가스에 디보란 등을 첨가함으로써 p형을 부여할 수 있다. 한편, n형을 부여하고자 하는 경우에는 원료 가스에 포스핀 등을 첨가하면 좋다.
상술한 바와 같이, 일 도전형이 부여된 제 3 불순물 반도체층(222), 비단결정 반도체층(224), 제 3 불순물 반도체층(222)과 상이한 도전형이 부여된 제 4 불순물 반도체층(226)이 순차로 적층된 유닛 셀(230)을 얻을 수 있다.
다음에, 제 4 불순물 반도체층(226) 위에 제 2 전극(232)을 형성한다(도 15b 참조). 제 2 전극(232)은 스퍼터링 법이나 진공 증착법을 사용하여 형성할 수 있다. 또한, 제 2 전극(232)은 태양광을 충분히 투과하는 재료를 사용하여 형성하는 것이 바람직하다. 상기 재료로서는 산화인듐·주석 합금(ITO), 산화인듐·산화아연합금, 산화아연, 산화주석 등의 산화물 금속을 사용하면 좋다. 제 2 전극(232)은 그 막 두께가 40nm 이상 200nm 이하 정도(바람직하게는 50nm 이상 100nm 이하 정도), 시트 저항이 20Ω/sq. 이상 200Ω/sq. 이하 정도가 되도록 형성하면 좋다.
본 실시형태에서는 제 2 전극(232)은 유닛 셀(230) 위에 선택적으로 형성한 다. 예를 들어, 섀도 마스크를 사용하여 제 2 전극(232)을 형성한다. 제 2 전극(232)을 선택적으로 형성함으로써 이후 제 1 전극(106)의 일부분(바람직하게는 단부)을 노출시킬 때의 에칭용 마스크로서 사용할 수 있다.
또한, 제 2 전극(232)은 도전성 고분자 재료(도전성 폴리머라고도 함)를 사용하여 형성하여도 좋다. 도전성 고분자 재료로서는 π전자 공액계 도전성 고분자를 사용할 수 있다. 예를 들어, 폴리아닐린이나 폴리피롤, 폴리티오펜 또는 그 유도체, 또는 이들 2종류 이상의 공중합체 등을 사용하면 좋다.
다음에, 제 2 전극(232)을 마스크로 하여, 제 4 불순물 반도체층(226), 비단결정 반도체층(224), 제 3 불순물 반도체층(222), 제 2 불순물 반도체층(114), 제 2 단결정 반도체층(112), 제 1 단결정 반도체층(110) 및 제 1 불순물 반도체층(108)을 에칭하여 제 1 전극(106)의 일부분을 노출시킨다(도 16a 참조).
상기 에칭은 NF3, SF6 등의 불소계 가스를 사용한 드라이 에칭을 사용하면 좋고, 제 1 전극(106)과, 제 1 전극(106) 상방에 형성되는 적층(유닛 셀(120) 및 유닛 셀(230)을 구성하는 각 층)과의 선택 비율이 충분히 확보할 수 있는 조건으로 행하면 좋다. 여기서는 제 2 전극(232)을 마스크로서 사용할 수 있기 때문에 에칭용 마스크를 새로 형성할 필요가 없다. 물론, 레지스트나 절연층을 사용하여 마스크를 형성하여도 좋다.
그 후, 제 1 전극(106)에 접속하는 보조 전극(217)과, 제 2 전극(232)에 접속하는 보조 전극(219)을 형성한다(도 16b 참조).
보조 전극(219)은 도 2에 도시하는 바와 같이 상방으로부터 봐서 격자 형상(또는, 빗 형상, 빗 모양, 빗살 형상)이 되도록 형성한다. 이러한 형상으로 함으로써, 유닛 셀(230) 및 유닛 셀(120)에 충분한 빛을 입사시킬 수 있어, 광 흡수 효율을 향상시킬 수 있다. 또한, 보조 전극(217)은 이전의 에칭에 의하여 노출시킨 제 1 전극(106)과 접하여 형성한다.
보조 전극(217, 219)은 알루미늄, 은, 연석(땜납) 등을 사용하여 인쇄법 등의 방법으로 형성하면 좋다. 예를 들어, 은 페이스트를 사용하여 스크린 인쇄법으로 형성할 수 있다.
상술한 바와 같이, 소위, 탠덤형의 광전 변환 장치(200)를 제작할 수 있다.
또한, 본 실시형태에 있어서는 도시하지 않지만, 상기 탠덤형의 광전 변환 장치(200)에 관해서도 반사 방지 기능을 갖는 패시베이션층(119)을 형성하는 것이 바람직하다.
도 17a에는 광전 변환 장치의 유닛 셀(120)과 유닛 셀(230)의 단면 모식도의 일례를 도시한다. 여기서는, 고농도로 p형 불순물 원소가 첨가된 제 1 불순물 반도체층(108; p+층)과, p형 제 1 단결정 반도체층(110; p층)과, i형 제 2 단결정 반도체층(112)(i층)과, n형 불순물 원소가 첨가된 제 2 불순물 반도체층(114)(n+층 또는 n층)이 순차로 적층된 유닛 셀(120) 및, p형 제 3 불순물 반도체층(222)(p+층 또는 p층)과, i형 비단결정 반도체층(224; i층)과, n형 제 4 불순물 반도체층(226)(n+층 또는 n층)이 순차로 배치된 유닛 셀(230)에 대하여 제시하지만, 개시하는 발명의 일 형태는 이것에 한정하여 해석되지 않는다. 또한, 유닛 셀(120) 중 의 단결정 반도체층을 단결정 실리콘으로 하는 경우에는 그 밴드 갭 에너지는 약 1.12eV이고, 유닛 셀(230) 중의 비단결정 반도체층을 비정질 실리콘으로 하는 경우에는 그 밴드 갭은 약 1.75eV이다. 또한, 빛(에너지: hv)은 제 4 불순물 반도체층(226) 측으로부터 입사된다.
도 17b는 도 17a에 도시하는 유닛 셀(120)과 유닛 셀(230)의 에너지 밴드도이다. 여기서, Ec는 전도대의 바닥을, Ev는 가전자대의 정상을 나타낸다. 또한, Ef는 페르미 준위의 에너지를 나타낸다. 또한, Egc1는 유닛 셀(120)에 있어서의 밴드 갭 에너지(약 1.12eV)이고, Egc2는 유닛 셀(230)에 있어서의 밴드 갭 에너지(약 1.75eV)이다.
도 17b에 도시되는 밴드 구조에 기인하여 각 유닛 셀에서 광 여기에 의하여 생성된 전자는 각 유닛 셀의 n+층(또는 n층)의 방향으로 흐르고, 또한, 정공은 각 유닛 셀의 p+층(또는 p층)의 방향으로 흐르게 된다. 이것이 광전 변환의 기본적인 원리이다. 유닛 셀(120)과 유닛 셀(230)의 접속 부분에서는 재결합 전류가 흐르기 때문에 외부에 전류를 추출할 수 있다.
단결정 반도체층을 갖는 유닛 셀(120)을 보텀 셀로서 사용함으로써, 800nm 이상의 파장의 빛을 흡수하여 광전 변환할 수 있다. 또한, 비단결정 반도체층을 갖는 유닛 셀(230)을 텁 셀로서 사용함으로써, 단결정 반도체층에서는 흡수되지 않는 800nm 미만의 파장의 빛을 흡수하여 광전 변환할 수 있다. 이러한 밴드 갭이 상이한 유닛 셀을 적층한 구조(소위 탠덤형의 구조)로 함으로써 광전 변환 효율을 크게 향상시킬 수 있다.
또한, 본 실시형태는 다른 실시형태와 적절히 조합하여 사용할 수 있다.
(실시형태 6)
본 실시형태에서는 유닛 셀을 복수 적층한 광전 변환 장치의 일례에 대하여 설명한다. 구체적으로는 유닛 셀을 3층 적층한, 소위 스택형의 광전 변환 장치(300)에 대하여 설명한다.
도 18에 본 실시형태에 따른 스택형의 광전 변환 장치(300)의 단면 모식도를 도시한다. 광전 변환 장치(300)는 지지 기판(102) 위에 유닛 셀(120)(제 1 유닛 셀이라고 불러도 좋음)과, 유닛 셀(230)(제 2 유닛 셀이라고 불러도 좋음)과, 유닛 셀(340)(제 3 유닛 셀이라고 불러도 좋음)이 적층된 구조를 가진다. 지지 기판(102)과 유닛 셀(120) 사이에는 제 1전극(106)이 형성되고, 제 1 전극(106)과 지지 기판(102) 사이에는 절연층(104)이 형성된다. 본 실시형태에 있어서, 지지 기판(102), 절연층(104), 제 1 전극(106), 유닛 셀(120)의 구성 및 제작 방법은 실시형태 1과 마찬가지므로, 중복하는 부분의 설명은 생략한다. 또한, 유닛 셀(230)의 구성 및 제작 방법은 실시형태 5와 마찬가지므로 중복하는 부분의 설명은 생략한다.
광전 변환 장치(300)는 도면 중의 상방(유닛 셀(340) 표면 측)으로부터 빛이 입사되는 구성이 된다. 또한, 유닛 셀(340), 유닛 셀(230), 유닛 셀(120)을 구성하는 반도체층의 밴드 갭 에너지는 빛의 입사 측에 위치할수록 크다. 즉, 밴드 갭 에너지는 큰 순서대로 유닛 셀(340), 유닛 셀(230), 유닛 셀(120)이다. 상술한 바 와 같이, 각 유닛 셀의 밴드 갭 에너지를 상이하게 하고 밴드 갭 에너지가 큰 순서대로 입사 측으로부터 배치함으로써 효율 좋게 빛을 흡수할 수 있다.
예를 들어, 유닛 셀(120)을 구성하는 반도체층으로서 단결정 실리콘을 사용하는 경우에는 그 밴드 갭 에너지는 약 1.12eV이므로, 유닛 셀(230) 및 유닛 셀(340)에는 밴드 갭 에너지가 더 큰 재료를 사용한다. 구체적으로는, 예를 들어, 유닛 셀(230)의 반도체층으로서 밴드 갭 에너지가 1.45eV 이상 1.65eV 이하 정도의 재료(비정질 실리콘 게르마늄 등)를 사용하고, 또한, 유닛 셀(340)의 반도체층으로서 밴드 갭 에너지가 1.7eV 이상 2.0eV 이하 정도의 재료(비정질실리콘, 비정질탄화실리콘 등)를 사용하면 좋다.
유닛 셀(340)은 유닛 셀(230) 위에 일 도전형이 부여된 제 5 불순물 반도체층(342)과, 비단결정 반도체층(344)과 제 5 불순물 반도체층(342)과 상이한 도전형이 부여된 제 6 불순물 반도체층(346)이 순차로 적층된 구조를 가진다. 여기서, 제 5 불순물 반도체층(342)에는 유닛 셀(230)의 제 4 불순물 반도체층(226)과 반대의 도전형이 부여된다.
유닛 셀(120)의 지지 기판(102) 측에는 제 1 전극(106)이 형성되고, 유닛 셀(340) 표면 측에는 제 2 전극(352)이 형성된다. 또한, 제 1 전극(106)에 접속되는 보조 전극(353), 및 제 2 전극(352)에 접속되는 보조 전극(354)이 형성된다. 보조 전극(353)과 보조 전극(354)은 광전 변환층에서 변환된 전기 에너지를 추출하는 추출 전극(집 전극이라고도 함)으로서 기능한다.
도 19a에 광전 변환 장치의 유닛 셀(120)과 유닛 셀(230)과 유닛 셀(340)의 단면 모식도의 일례를 도시한다. 여기서는 고농도로 p형 불순물 원소가 첨가된 제 1 불순물 반도체층(108; p+층)과, p형 제 1 단결정 반도체층(110; p층)과, i형 제 2 단결정 반도체층(112)(i층)과, n형 불순물 원소가 첨가된 제 2 불순물 반도체층(114)(n+층 또는 n층)이 순차로 배치된 유닛 셀(120), p형 제 3 불순물 반도체층(222)(p+층 또는 p층)과, i형 비단결정 반도체층(224; i층)과, n형 제 4 불순물 반도체층(226)(n+층 또는 n층)이 순차로 배치된 유닛 셀(230), 및 p형 제 5 불순물 반도체층(342)(p+층 또는 p층)과, i형 비단결정 반도체층(344; i층)과, n형 제 6 불순물 반도체층(346)(n+층 또는 n층)이 순차로 배치된 유닛 셀(340)에 대하여 제시하지만, 개시하는 발명의 일 형태는 이것에 한정하여 해석되지 않는다.
도 19b는 도 19a에 도시하는 유닛 셀(120), 유닛 셀(230), 유닛 셀(340)의 에너지 밴드도이다. 여기서, Ec는 전도대의 바닥을, Ev는 가전자대의 정상을 나타낸다. 또한, Ef는 페르미 준위의 에너지를 나타낸다. 또한, Egc1는 유닛 셀(120)의 밴드 갭 에너지이고, Egc2는 유닛 셀(230)의 밴드 갭 에너지이고, Egc3는 유닛 셀(340)의 밴드 갭 에너지이다.
도 19b에 도시되는 밴드 구조에 기인하여 각 유닛 셀에서 광 여기에 의하여 생성된 전자는 각 유닛 셀의 n+층(또는 n층)의 방향으로 흐르고, 또한, 정공은 각 유닛 셀의 p+층(또는 p층)의 방향으로 흐르게 된다. 이것이 광전 변환의 기본적인 원리이다. 유닛 셀(120)과 유닛 셀(230)의 접속 부분, 유닛 셀(230)과 유닛 셀(340)의 접속 부분에서는 재결합 전류가 흐르기 때문에 외부에 전류를 추출할 수 있다.
상술한 바와 같이, 소위 스택형의 구조로 함으로써 흡수 파장 대역을 넓게 확보할 수 있으므로 광전 변환 효율을 크게 향상시킬 수 있다.
또한, 본 실시형태는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 7)
실시형태 1 내지 실시형태 6 등에 의하여 얻어지는 광전 변환 장치를 사용하여 태양광 발전 모듈을 제조할 수 있다. 본 실시형태에서는 실시형태 1에 제시하는 광전 변환 장치를 사용한 태양광 발광 모듈의 예를 도 23a에 도시한다. 태양광 발광 모듈(1028)은 지지 기판(102) 위에 형성된 유닛 셀(120)에 의하여 구성된다. 지지 기판(102)과 유닛 셀(120) 사이에는 지지 기판(102) 측에서 절연층(104), 제 1 전극(106)이 형성된다. 또한, 제 1 전극(106)은 보조 전극(116)과 접속된다.
보조 전극(116) 및 제 2 전극(118)은 지지 기판(102)의 하나의 표면 측(유닛 셀(120)이 형성되는 측)에 형성되고, 지지 기판(102)의 단부에서 외부 단자 커넥터용의 이면 전극(1026) 및 이면 전극(1027)과 각각 접속된다. 도 23b는 도 23a의 C-D에 대응하는 단면도이고, 지지 기판(102)의 관통 구멍을 통하여 보조 전극(116)이 이면 전극(1026)과 접속되고, 제 2 전극(118)이 이면 전극(1027)과 접속되는 상황을 도시한다.
또한, 본 실시형태는 다른 실시형태와 적절히 조합하여 사용할 수 있다.
(실시형태 8)
도 24에 실시형태 7에서 제시한 태양광 발전 모듈(1028)을 사용한 태양광 발 전 시스템의 예를 도시한다. 충전 제어 회로(1029)는 하나 또는 복수의 태양광 발전 모듈(1028)로부터 공급되는 전력을 사용하여 축전지(1030)을 충전한다. 또한, 충전지(1030)가 충분히 충전되는 경우에는 태양광 발전 모듈(1028)로부터 공급되는 전력을 부하(1031)에 직접 출력한다.
축전지(1030)로서 전기 2중층 커패시터를 사용하면 충전에 화학 반응이 필요하지 않기 때문에, 급속한 충전이 가능하다. 또한, 화학 반응을 이용하는 납 축전지 등과 비교하여 수명을 8배 정도, 충방전(充放電) 효율을 1.5배 정도로 높일 수 있다. 본 실시형태에 있어서 제시하는 태양광 발전 시스템은 조명 전자기기 등, 전력을 사용하는 다양한 부하(1031)에 대하여 사용할 수 있다.
또한, 본 실시형태는 다른 실시형태와 적절히 조합하여 사용할 수 있다.
[실시예 1]
본 실시예에서는 개시하는 발명의 일 형태를 사용하여 유리 기판 위에 형성된 단결정 실리콘층의 특성에 대하여 도 25를 사용하여 설명한다.
우선, 상기 실시형태에 있어서 설명한 방법을 사용하여 유리 기판 위에 단결정 실리콘층을 형성한다. 본 실시예에서는 두께 0.7mm의 유리 기판 위에 두께 50nm의 산화실리콘층과, 두께 50nm의 질화산화실리콘층과, 두께 120nm의 단결정 실리콘층으로 이루어지는 적층 구조를 형성하였다. 그리고, 그 후, 상기 단결정 실리콘 층 위에 결정성이 높은 실리콘층과, 결정성이 낮은 실리콘층을 순차로 형성하였다.
결정성이 높은 실리콘층의 제작 조건은 이하와 같다.
·성막법: 플라즈마 CVD
·원료 가스: 실란(4sccm)+수소(400sccm)
·전력(주파수): 15W(60MHz)
·압력: 100Pa
·전극 간격: 20mm
·유리 기판 온도: 280℃
·막 두께: 20nm
또한, 결정성이 낮은 실리콘층의 제작 조건은 이하와 같다.
·성막법: 플라즈마 CVD
·원료 가스: 실란(25sccm)+수소(150sccm)
·전력(주파수): 30W(27MHz)
·압력: 66.6Pa
·전극 간격: 25mm
·유리 기판 온도: 280℃
·막 두께: 480nm
상기 결정성이 낮은 실리콘층을 제작한 단계에서 반도체층의 특성을 관찰하였다. 구체적으로는, 견미경에 의한 실리콘층 표면 관찰, 라만 스펙트럼 관찰, EBSP(Electron Back Scattering Pattern) 관찰을 행하였다.
그 후, 고상 에피택시얼 성장에 의하여 결정성이 낮은 반도체층을 단결정화하였다. 구체적으로는 가스 가열식의 RTA(GRTA; Gas Rapid Thermal Anneal) 장치 를 사용하여 650℃, 6분의 열 처리를 행하였다. 또한, 본 실시예에서 형성한 결정성이 높은 실리콘층은 단결정 실리콘층이므로, 상기 가열 처리에 의하여 결정성이 크게 변화할 일이 없다. 물론, 결정성이 높은 실리콘층이 단결정 실리콘층이 아닌 경우에는 고상 성장에 의하여 단결정화되게 된다. 또한, 이 단계에서는 상기 실리콘층의 박리는 발생하지 않았다. 상기 열 처리 후, 다시 표면 관찰, 라만 스펙트럼 관찰, EBSP 관찰을 행하였다.
도 25에 상기 관찰 결과를 합쳐서 도시한다. 왼쪽 열은 열 처리 전의 관찰 결과이고, 오른 쪽 열은 열 처리 후의 관찰 결과이다. 이들 비교 결과로부터 가열 처리 전후에 있어서, 반도체층의 특성이 크게 변화하는 것을 알 수 있다. 예를 들어, 가열 처리 후의 라만 스펙트럼의 피크 파수는 519.1cm-1이고, 또한, 그 피크가 급준하다(반치 전폭으로 5.33cm-1). 또한, EBSP 관찰에 의하여, 결정의 배열이 충분히 정리되고, 실질적으로 단결정화된 것을 알 수 있다.
이러한 반도체층을 사용함으로써, 뛰어난 특성의 광전 변환 장치를 제작할 수 있다.
(비교 예)
비교를 위하여, 단결정 실리콘층에 결정성이 낮은 실리콘층을 직접 형성하고 고상 성장을 위한 가열 처리를 행하였다. 또한, 본 비교 예에서는 결정성이 높은 실리콘층과 결정성이 낮은 실리콘층의 적층 구조 대신에 결정성이 낮은 실리콘층(막 두께: 500nm)을 사용하지만, 그 외의 조건에 대해서는 상시 실시예와 같은 조 건을 채용하였다.
가열 처리한 결과, 본 비교 예에 있어서, 반도체층의 박리가 발생하였다. 이 이유는 단결정 반도체층과, 결정성이 낮은 실리콘층과의 밀착성이 낮기 때문이라고 생각된다. 본 비교 예에 의하여, 개시되는 발명의 일 형태의 유효성을 확인할 수 있다.
도 1은 광전 변환 장치의 예를 도시하는 단면도.
도 2는 광전 변환 장치의 예를 도시하는 평면도.
도 3a 내지 도 3d는 광전 변환 장치의 제조 방법의 예를 도시하는 단면도.
도 4a 내지 도 4c는 광전 변환 장치의 제조 방법의 예를 도시하는 단면도.
도 5a 내지 도 5c는 광전 변환 장치의 제조 방법의 예를 도시하는 단면도.
도 6a 및 도 6b는 광전 변환 장치의 제조 방법의 예를 도시하는 단면도.
도 7a 및 도 7b는 광전 변환 장치의 유닛 셀의 단면도와 대응하는 에너지 밴드도.
도 8은 광전 변환 장치의 예를 도시하는 단면도.
도 9a 내지 도 9c는 원형 단결정 반도체 기판으로부터 소정의 형상의 반도체 기판을 잘라낸 형태를 나타낸 도면.
도 10a 내지 도 10d는 광전 변환 장치의 제조 방법의 예를 도시하는 단면도.
도 11a 내지 도 11d는 광전 변환 장치의 제조 방법의 예를 도시하는 단면도.
도 12a 내지 도 12d는 광전 변환 장치의 제조 방법의 예를 도시하는 단면도.
도 13a 및 도 13b는 광전 변환 장치의 제조 방법의 예를 도시하는 단면도.
도 14는 탠덤형 광전 변환 장치의 예를 도시하는 단면도.
도 15a 및 도 15b는 탠덤형 광전 변환 장치의 제조 방법의 예를 도시하는 단면도.
도 16a 및 도 16b는 탠덤형 광전 변환 장치의 제조 방법의 예를 도시하는 단면도.
도 17a 및 도 17b는 탠덤형 광전 변환 장치의 유닛 셀의 단면도와 대응하는 에너지 밴드도.
도 18은 스택형 광전 변환 장치의 예를 도시하는 단면도.
도 19a 및 도 19b는 스택형 광전 변환 장치의 유닛 셀의 단면도와 대응하는 에너지 밴드도.
도 20은 광전 변환 장치의 제조 방법의 예를 도시하는 단면도.
도 21은 이온 도핑 장치의 구성을 도시하는 개념도.
도 22는 광전 변환 장치의 예를 도시하는 단면도.
도 23a 및 도 23b는 태양광 발전 모듈의 구성을 설명하는 개념도.
도 24는 태양광 발전 시스템의 예를 설명하는 개념도.
도 25는 실시예의 관찰 결과를 도시하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
100: 광전 변환 장치 102: 지지 기판
104: 절연층 106: 제 1 전극
108: 제 1 불순물 반도체층 110: 제 1 단결정 반도체층
112: 제 2 단결정 반도체층 112A: 하층 영역
112B: 상층 영역 114: 제 2 불순물 반도체층
116: 보조 전극 118: 제 2 전극
120: 유닛 셀

Claims (52)

  1. 단결정 반도체 기판 위에 제 1 불순물 반도체층을 형성하는 단계와;
    상기 단결정 반도체 기판에 취화층을 형성하기 위하여 상기 단결정 반도체 기판에 이온을 조사하는 단계와;
    상기 제 1 불순물 반도체층 위에 제 1 전극을 형성하는 단계와;
    상기 제 1 전극 위에 절연층을 형성하는 단계와;
    상기 지지 기판 상에 상기 절연층, 상기 제 1 전극, 상기 제 1 불순물 반도체층, 제 1 단결정 반도체층을 포함하는 적층이 형성되도록, 상기 절연층과 지지 기판을 서로 밀착시켜 상기 단결정 반도체 기판과 상기 지지 기판을 접합한 후, 상기 취화층을 따라 상기 단결정 반도체층을 분리하는 단계와;
    상기 제 1 단결정 반도체층 위에 제 1 반도체층을 형성하는 단계와;
    상기 제 1 반도체층 위에 상기 제 1 반도체층의 조건과 상이한 조건하에서 제 2 반도체층을 형성하는 단계와;
    고상 성장에 의하여 상기 제 1 반도체층과 상기 제 2 반도체층의 결정성을 향상시킴으로써 제 2 단결정 반도체층을 형성하는 단계와;
    상기 제 2 단결정 반도체층 위에 상기 제 1 불순물 반도체층의 도전형과 반대의 도전형을 갖는 제 2 불순물 반도체층을 형성하는 단계와;
    상기 제 2 불순물 반도체층 위에 제 2 전극을 형성하는 단계를 포함하는, 광전 변환 장치의 제작 방법.
  2. 제 1 항에 있어서,
    상기 제 1 반도체층과 상기 제 2 반도체층은 상기 제 1 반도체층의 결정성이 상기 제 2 반도체층의 결정성보다 높게 되도록 형성되는, 광전 변환 장치의 제작 방법.
  3. 제 1 항에 있어서,
    상기 제 1 반도체층과 상기 제 2 반도체층은 상기 제 1 반도체층의 수소 농도가 상기 제 2 반도체층의 수소 농도보다 낮게 되도록 형성되는, 광전 변환 장치의 제작 방법.
  4. 제 1 항에 있어서,
    상기 제 1 반도체층은 10nm 내지 50nm의 막 두께로 형성되는, 광전 변환 장치의 제작 방법.
  5. 제 1 항에 있어서,
    수소를 함유하는 원료 가스에 의하여 생성되는 이온은 상기 이온으로서 사용되는 광전 변환 장치의 제작 방법.
  6. 제 1 항에 있어서,
    상기 제 1 단결정 반도체층과 상기 제 2 단결정 반도체층은 상기 제 1 단결정 반도체층과 상기 제 2 단결정 반도체층의 총 두께가 800nm이상이 되도록 형성되는, 광전 변환 장치의 제작 방법..
  7. 제 1 항에 있어서,
    상기 제 1 불순물 반도체층은 p형 불순물 반도체층이고,
    상기 제 2 불순물 반도체층은 n형 불순물 반도체층인, 광전 변환 장치의 제작 방법.
  8. 제 1 항에 있어서,
    상기 제 1 반도체층은 실란계 가스에 대한 수소 가스의 유량 비율이 50:1 이상인 플라즈마 화학 기상 성장법에 의하여 형성되는, 광전 변환 장치의 제작 방법.
  9. 제 8 항에 있어서,
    상기 실란계 가스는 실란 또는 디실란인, 광전 변환 장치의 제작 방법.
  10. 제 8 항 또는 제 9 항에 있어서,
    상기 플라즈마 화학 기상 성장법이 1Pa 내지 103Pa의 압력하에서 행해지는, 광전 변환 장치의 제작 방법.
  11. 제 1 항에 있어서,
    상기 제 1 불순물 반도체층과 상기 제 2 불순물 반도체층은 이온 주입법 또는 이온 도핑법에 의하여 형성되는, 광전 변환 장치의 제작 방법.
  12. 제 1 항에 있어서,
    상기 제 1 단결정 반도체층은 상기 제 1 단결정 반도체층에 포함되는 결정 결함을 회복 또는 제거하기 위하여 레이저 빔이 조사되는, 광전 변환 장치의 제작 방법.
  13. 제 1 항에 있어서,
    상기 제 2 단결정 반도체층은 RTA(Rapid Thermal Annealing)에 의하여 상기 제 1 반도체층과 상기 제 2 반도체층을 가열함으로써 형성되는, 광전 변환 장치의 제작 방법.
  14. 단결정 반도체 기판에 취화층을 형성하기 위하여 상기 단결정 반도체 기판에 이온을 조사하는 단계와;
    상기 단결정 반도체 기판 위에 제 1 불순물 반도체층을 형성하는 단계와;
    상기 제 1 불순물 반도체층 위에 제 1 전극을 형성하는 단계와;
    상기 제 1 전극 위에 절연층을 형성하는 단계와;
    상기 지지 기판상에 상기 절연층, 상기 제 1 전극, 상기 제 1 불순물 반도체층, 제 1 단결정 반도체층을 포함하는 적층이 형성되도록, 상기 절연층과 지지 기판을 서로 밀착시켜 상기 단결정 반도체 기판과 상기 지지 기판을 접합한 후, 상기 취화층을 따라 상기 단결정 반도체층을 분리하는 단계와;
    상기 제 1 단결정 반도체층 위에 제 1 반도체층을 형성하는 단계와;
    상기 제 1 반도체층 위에 상기 제 1 반도체층의 조건과 상이한 조건하에서 제 2 반도체층을 형성하는 단계와;
    고상 성장에 의하여 상기 제 1 반도체층과 상기 제 2 반도체층의 결정성을 향상시킴으로써 제 2 단결정 반도체층을 형성하는 단계와;
    상기 제 2 단결정 반도체층 위에 상기 제 1 불순물 반도체층의 도전형과 반대의 도전형을 갖는 제 2 불순물 반도체층을 형성하는 단계와;
    상기 제 2 불순물 반도체층 위에 제 2 전극을 형성하는 단계를 포함하는, 광전 변환 장치의 제작 방법.
  15. 제 14 항에 있어서,
    상기 제 1 반도체층과 상기 제 2 반도체층은 상기 제 1 반도체층의 결정성이 상기 제 2 반도체층의 결정성보다 높게 되도록 형성되는, 광전 변환 장치의 제작 방법.
  16. 제 14 항에 있어서,
    상기 제 1 반도체층과 상기 제 2 반도체층은 상기 제 1 반도체층의 수소 농도가 상기 제 2 반도체층의 수소 농도보다 낮게 되도록 형성되는, 광전 변환 장치의 제작 방법.
  17. 제 14 항에 있어서,
    상기 제 1 반도체층은 10nm 내지 50nm의 막 두께로 형성되는, 광전 변환 장치의 제작 방법.
  18. 제 14 항에 있어서,
    수소를 함유하는 원료 가스에 의하여 생성되는 이온은 상기 이온으로서 사용되는 광전 변환 장치의 제작 방법.
  19. 제 14 항에 있어서,
    상기 제 1 단결정 반도체층과 상기 제 2 단결정 반도체층은 상기 제 1 단결정 반도체층과 상기 제 2 단결정 반도체층의 총 두께가 800nm이상이 되도록 형성되는, 광전 변환 장치의 제작 방법.
  20. 제 14 항에 있어서,
    상기 제 1 불순물 반도체층은 p형 불순물 반도체층이고,
    상기 제 2 불순물 반도체층은 n형 불순물 반도체층인, 광전 변환 장치의 제작 방법.
  21. 제 14 항에 있어서,
    상기 제 1 반도체층은 실란계 가스에 대한 수소 가스의 유량 비율이 50:1 이상인 플라즈마 화학 기상 성장법에 의하여 형성되는, 광전 변환 장치의 제작 방법.
  22. 제 21 항에 있어서,
    상기 실란계 가스는 실란 또는 디실란인, 광전 변환 장치의 제작 방법.
  23. 제 21 항에 있어서,
    상기 플라즈마 화학 기상 성장법이 1Pa 내지 103Pa의 압력하에서 행해지는, 광전 변환 장치의 제작 방법.
  24. 제 14 항에 있어서,
    상기 제 1 불순물 반도체층과 상기 제 2 불순물 반도체층은 이온 주입법 또는 이온 도핑법에 의하여 형성되는, 광전 변환 장치의 제작 방법.
  25. 제 14 항에 있어서,
    상기 제 1 단결정 반도체층은 상기 제 1 단결정 반도체층에 포함되는 결정 결함을 회복 또는 제거하기 위하여 레이저 빔이 조사되는, 광전 변환 장치의 제작 방법.
  26. 제 14 항에 있어서,
    상기 제 2 단결정 반도체층은 RTA(Rapid Thermal Annealing)에 의하여 상기 제 1 반도체층과 상기 제 2 반도체층을 가열함으로써 형성되는, 광전 변환 장치의 제작 방법.
  27. 단결정 반도체 기판 위에 제 1 전극을 형성하는 단계와;
    상기 단결정 반도체 기판에 취화층을 형성하기 위하여 상기 단결정 반도체 기판에 이온을 조사하는 단계와;
    상기 단결정 반도체 기판 위에 제 1 불순물 반도체층을 형성하는 단계와;
    상기 제 1 전극 위에 절연층을 형성하는 단계와;
    상기 지지 기판상에 상기 절연층, 상기 제 1 전극, 상기 제 1 불순물 반도체 층, 제 1 단결정 반도체층을 포함하는 적층이 형성되도록, 상기 절연층과 지지 기판을 서로 밀착시켜 상기 단결정 반도체 기판과 상기 지지 기판을 접합한 후, 상기 취화층을 따라 상기 단결정 반도체층을 분리하는 단계와;
    상기 제 1 단결정 반도체층 위에 제 1 반도체층을 형성하는 단계와;
    상기 제 1 반도체층 위에 상기 제 1 반도체층의 조건과 상이한 조건하에서 제 2 반도체층을 형성하는 단계와;
    고상 성장에 의하여 상기 제 1 반도체층과 상기 제 2 반도체층의 결정성을 향상시킴으로써 제 2 단결정 반도체층을 형성하는 단계와;
    상기 제 2 단결정 반도체층 위에 상기 제 1 불순물 반도체층의 도전형과 반대의 도전형을 갖는 제 2 불순물 반도체층을 형성하는 단계와;
    상기 제 2 불순물 반도체층 위에 제 2 전극을 형성하는 단계를 포함하는, 광전 변환 장치의 제작 방법.
  28. 제 27 항에 있어서,
    상기 제 1 반도체층과 상기 제 2 반도체층은 상기 제 1 반도체층의 결정성이 상기 제 2 반도체층의 결정성보다 높게 되도록 형성되는, 광전 변환 장치의 제작 방법.
  29. 제 27 항에 있어서,
    상기 제 1 반도체층과 상기 제 2 반도체층은 상기 제 1 반도체층의 수소 농도가 상기 제 2 반도체층의 수소 농도보다 낮게 되도록 형성되는, 광전 변환 장치의 제작 방법.
  30. 제 27 항에 있어서,
    상기 제 1 반도체층은 10nm 내지 50nm의 막 두께로 형성되는, 광전 변환 장치의 제작 방법.
  31. 제 27 항에 있어서,
    수소를 함유하는 원료 가스에 의하여 생성되는 이온은 상기 이온으로서 사용되는 광전 변환 장치의 제작 방법.
  32. 제 27 항에 있어서,
    상기 제 1 단결정 반도체층과 상기 제 2 단결정 반도체층은 상기 제 1 단결정 반도체층과 상기 제 2 단결정 반도체층의 총 두께가 800nm이상이 되도록 형성되는, 광전 변환 장치의 제작 방법.
  33. 제 27 항에 있어서,
    상기 제 1 불순물 반도체층은 p형 불순물 반도체층이고,
    상기 제 2 불순물 반도체층은 n형 불순물 반도체층인, 광전 변환 장치의 제작 방법.
  34. 제 27 항에 있어서,
    상기 제 1 반도체층은 실란계 가스에 대한 수소 가스의 유량 비율이 50:1 이상인 플라즈마 화학 기상 성장법에 의하여 형성되는, 광전 변환 장치의 제작 방법.
  35. 제 34 항에 있어서,
    상기 실란계 가스는 실란 또는 디실란인, 광전 변환 장치의 제작 방법.
  36. 제 34 항에 있어서,
    상기 플라즈마 화학 기상 성장법이 1Pa 내지 103Pa의 압력하에서 행해지는, 광전 변환 장치의 제작 방법.
  37. 제 27 항에 있어서,
    상기 제 1 불순물 반도체층과 상기 제 2 불순물 반도체층은 이온 주입법 또는 이온 도핑법에 의하여 형성되는, 광전 변환 장치의 제작 방법.
  38. 제 27 항에 있어서,
    상기 제 1 단결정 반도체층은 상기 제 1 단결정 반도체층에 포함되는 결정 결함을 회복 또는 제거하기 위하여 레이저 빔이 조사되는, 광전 변환 장치의 제작 방법.
  39. 제 27 항에 있어서,
    상기 제 2 단결정 반도체층은 RTA(Rapid Thermal Annealing)에 의하여 상기 제 1 반도체층과 상기 제 2 반도체층을 가열함으로써 형성되는, 광전 변환 장치의 제작 방법.
  40. 단결정 반도체 기판 위에 제 1 전극과 제 1 불순물 반도체층을 형성하는 단계와;
    상기 단결정 반도체 기판에 취화층을 형성하기 위하여 상기 단결정 반도체 기판에 이온을 조사하는 단계와;
    상기 제 1 전극 위에 절연층을 형성하는 단계와;
    상기 지지 기판상에 상기 절연층, 상기 제 1 전극, 상기 제 1 불순물 반도체층, 제 1 단결정 반도체층을 포함하는 적층이 형성되도록, 상기 절연층과 지지 기판을 서로 밀착시켜 상기 단결정 반도체 기판과 상기 지지 기판을 접합한 후, 상기 취화층을 따라 상기 단결정 반도체층을 분리하는 단계와;
    상기 제 1 단결정 반도체층 위에 제 1 반도체층을 형성하는 단계와;
    상기 제 1 반도체층 위에 상기 제 1 반도체층의 조건과 상이한 조건하에서 제 2 반도체층을 형성하는 단계와;
    고상 성장에 의하여 상기 제 1 반도체층과 상기 제 2 반도체층의 결정성을 향상하는 단계와;
    상기 제 2 반도체층 위에 상기 제 1 불순물 반도체층의 도전형과 반대의 도전형을 갖는 제 2 불순물 반도체층을 형성하는 단계와;
    상기 제 2 불순물 반도체층 위에 제 2 전극을 형성하는 단계를 포함하는, 광전 변환 장치의 제작 방법.
  41. 제 40 항에 있어서,
    상기 제 1 반도체층과 상기 제 2 반도체층은 상기 제 1 반도체층의 결정성이 상기 제 2 반도체층의 결정성보다 높게 되도록 형성되는, 광전 변환 장치의 제작 방법.
  42. 제 40 항에 있어서,
    상기 제 1 반도체층과 상기 제 2 반도체층은 상기 제 1 반도체층의 수소 농도가 상기 제 2 반도체층의 수소 농도보다 낮게 되도록 형성되는, 광전 변환 장치의 제작 방법.
  43. 제 40 항에 있어서,
    상기 제 1 반도체층은 10nm 내지 50nm의 막 두께로 형성되는, 광전 변환 장치의 제작 방법.
  44. 제 40 항에 있어서,
    수소를 함유하는 원료 가스에 의하여 생성되는 이온은 상기 이온으로서 사용되는 광전 변환 장치의 제작 방법.
  45. 제 40 항에 있어서,
    상기 제 1 단결정 반도체층과 상기 제 2 단결정 반도체층은 상기 제 1 단결정 반도체층과 상기 제 2 단결정 반도체층의 총 두께가 800nm이상이 되도록 형성되는, 광전 변환 장치의 제작 방법..
  46. 제 40 항에 있어서,
    상기 제 1 불순물 반도체층은 p형 불순물 반도체층이고,
    상기 제 2 불순물 반도체층은 n형 불순물 반도체층인, 광전 변환 장치의 제작 방법.
  47. 제 40 항에 있어서,
    상기 제 1 반도체층은 실란계 가스에 대한 수소 가스의 유량 비율이 50:1 이상인 플라즈마 화학 기상 성장법에 의하여 형성되는, 광전 변환 장치의 제작 방법.
  48. 제 47 항에 있어서,
    상기 실란계 가스는 실란 또는 디실란인, 광전 변환 장치의 제작 방법.
  49. 제 47 항에 있어서,
    상기 플라즈마 화학 기상 성장법이 1Pa 내지 103Pa의 압력하에서 행해지는, 광전 변환 장치의 제작 방법.
  50. 제 40 항에 있어서,
    상기 제 1 불순물 반도체층과 상기 제 2 불순물 반도체층은 이온 주입법 또는 이온 도핑법에 의하여 형성되는, 광전 변환 장치의 제작 방법.
  51. 제 40 항에 있어서,
    상기 제 1 단결정 반도체층은 상기 제 1 단결정 반도체층에 포함되는 결정 결함을 회복 또는 제거하기 위하여 레이저 빔이 조사되는, 광전 변환 장치의 제작 방법.
  52. 제 40 항에 있어서,
    상기 제 2 단결정 반도체층은 RTA(Rapid Thermal Annealing)에 의하여 상기 제 1 반도체층과 상기 제 2 반도체층을 가열함으로써 형성되는, 광전 변환 장치의 제작 방법.
KR1020090036494A 2008-04-25 2009-04-27 광전 변환 장치의 제작 방법 KR101512785B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008114744 2008-04-25
JPJP-P-2008-114744 2008-04-25

Publications (2)

Publication Number Publication Date
KR20090113227A true KR20090113227A (ko) 2009-10-29
KR101512785B1 KR101512785B1 (ko) 2015-04-16

Family

ID=41215408

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090036494A KR101512785B1 (ko) 2008-04-25 2009-04-27 광전 변환 장치의 제작 방법

Country Status (5)

Country Link
US (1) US7947523B2 (ko)
JP (1) JP5286146B2 (ko)
KR (1) KR101512785B1 (ko)
CN (1) CN101567408B (ko)
TW (1) TWI478360B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5496540B2 (ja) * 2008-04-24 2014-05-21 株式会社半導体エネルギー研究所 半導体基板の作製方法
US7943414B2 (en) * 2008-08-01 2011-05-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP2010103510A (ja) * 2008-09-29 2010-05-06 Semiconductor Energy Lab Co Ltd 光電変換装置及びその作製方法
SG182208A1 (en) * 2008-12-15 2012-07-30 Semiconductor Energy Lab Manufacturing method of soi substrate and manufacturing method of semiconductor device
US8466447B2 (en) * 2009-08-06 2013-06-18 Alliance For Sustainable Energy, Llc Back contact to film silicon on metal for photovoltaic cells
JP5663254B2 (ja) * 2010-02-08 2015-02-04 シャープ株式会社 水素製造装置および水素製造方法
JP5755931B2 (ja) 2010-04-28 2015-07-29 株式会社半導体エネルギー研究所 半導体膜の作製方法、電極の作製方法、２次電池の作製方法、および太陽電池の作製方法
JP5894379B2 (ja) * 2010-06-18 2016-03-30 株式会社半導体エネルギー研究所 光電変換装置
JP6010809B2 (ja) * 2010-08-31 2016-10-19 国立大学法人 琉球大学 半導体装置の製造方法
JP5719555B2 (ja) 2010-09-28 2015-05-20 シャープ株式会社 水素製造装置および水素製造方法
US9263611B2 (en) 2011-11-17 2016-02-16 Solar Junction Corporation Method for etching multi-layer epitaxial material
US9142615B2 (en) * 2012-10-10 2015-09-22 Solar Junction Corporation Methods and apparatus for identifying and reducing semiconductor failures
CN105144400B (zh) * 2013-04-18 2017-11-07 株式会社东芝 太阳能发电模块
CN104319316B (zh) * 2014-10-31 2017-04-05 中国科学院上海微***与信息技术研究所 高效薄膜晶硅太阳电池及其自主能源芯片集成技术
WO2017163931A1 (ja) * 2016-03-22 2017-09-28 株式会社村田製作所 セラミック電子部品およびセラミック電子部品の製造方法
KR101758347B1 (ko) * 2016-08-01 2017-07-18 주식회사 엘케이엔지니어링 정전 척 및 리페어 방법
US11508820B2 (en) * 2019-11-22 2022-11-22 Samsung Electronics Co., Ltd. Single crystal semiconductor structure and method of fabricating the same
JP7347350B2 (ja) * 2020-07-10 2023-09-20 信越半導体株式会社 エピタキシャル成長条件の設定方法及びエピタキシャルウェーハの製造方法
US11955374B2 (en) * 2021-08-29 2024-04-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming SOI substrate

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0644638B2 (ja) 1982-12-29 1994-06-08 圭弘 濱川 異質単位セル同士のスタック形光起電力素子
US4496788A (en) 1982-12-29 1985-01-29 Osaka Transformer Co., Ltd. Photovoltaic device
JPS59175170A (ja) 1983-03-24 1984-10-03 Yoshihiro Hamakawa タンデム型太陽電池
JP2687393B2 (ja) * 1988-02-23 1997-12-08 セイコーエプソン株式会社 半導体装置の製造方法
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3381443B2 (ja) * 1995-02-02 2003-02-24 ソニー株式会社 基体から半導体層を分離する方法、半導体素子の製造方法およびｓｏｉ基板の製造方法
JPH1093122A (ja) * 1996-09-10 1998-04-10 Nippon Telegr & Teleph Corp <Ntt> 薄膜太陽電池の製造方法
JP3962465B2 (ja) * 1996-12-18 2007-08-22 キヤノン株式会社 半導体部材の製造方法
US6534380B1 (en) 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
JPH1197379A (ja) 1997-07-25 1999-04-09 Denso Corp 半導体基板及び半導体基板の製造方法
JPH1140786A (ja) 1997-07-18 1999-02-12 Denso Corp 半導体基板及びその製造方法
JPH11121310A (ja) 1997-10-09 1999-04-30 Denso Corp 半導体基板の製造方法
JP3358550B2 (ja) 1998-07-07 2002-12-24 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JP2001085715A (ja) * 1999-09-09 2001-03-30 Canon Inc 半導体層の分離方法および太陽電池の製造方法
JP4364553B2 (ja) * 2002-08-30 2009-11-18 シャープ株式会社 光電変換装置及びその製造方法
JP2004103855A (ja) * 2002-09-10 2004-04-02 Canon Inc 基板及びその製造方法
WO2005015678A1 (ja) * 2003-08-06 2005-02-17 Fujikura Ltd. 光電変換素子およびその製造方法
JP4554180B2 (ja) * 2003-09-17 2010-09-29 ソニー株式会社 薄膜半導体デバイスの製造方法
WO2005109512A1 (en) * 2004-05-06 2005-11-17 Canon Kabushiki Kaisha Photoelectric conversion device and manufacturing method thereof
JP2006310741A (ja) * 2005-03-30 2006-11-09 Seiko Epson Corp 半導体装置の製造方法及び半導体装置
TWI296859B (en) * 2006-01-25 2008-05-11 Neo Solar Power Corp Photovoltaic device, photovoltaic element and substrate and manufacturing method thereof
US7655542B2 (en) * 2006-06-23 2010-02-02 Applied Materials, Inc. Methods and apparatus for depositing a microcrystalline silicon film for photovoltaic device
FR2917232B1 (fr) * 2007-06-06 2009-10-09 Soitec Silicon On Insulator Procede de fabrication d'une structure pour epitaxie sans zone d'exclusion.

Also Published As

Publication number Publication date
JP5286146B2 (ja) 2013-09-11
US7947523B2 (en) 2011-05-24
KR101512785B1 (ko) 2015-04-16
US20090269875A1 (en) 2009-10-29
JP2009283923A (ja) 2009-12-03
TW201003940A (en) 2010-01-16
TWI478360B (zh) 2015-03-21
CN101567408A (zh) 2009-10-28
CN101567408B (zh) 2013-08-14

Similar Documents

Publication Publication Date Title
KR101512785B1 (ko) 광전 변환 장치의 제작 방법
KR101483417B1 (ko) 광전변환장치의 제조 방법
JP5459901B2 (ja) 光電変換装置モジュールの作製方法
TWI442590B (zh) 光電轉換裝置的製造方法
JP5070112B2 (ja) 光起電力装置及び光起電力装置の製造方法
JP5352190B2 (ja) 光電変換装置
JP5248995B2 (ja) 光電変換装置の製造方法
TWI557928B (zh) 光電轉換裝置及其製造方法
JP5315008B2 (ja) 光電変換装置
JP5577030B2 (ja) 光電変換装置及びその製造方法
JP5048380B2 (ja) 単結晶シリコン太陽電池の製造方法
KR101313346B1 (ko) 단결정 실리콘 태양전지의 제조 방법 및 단결정 실리콘태양전지
JP5723204B2 (ja) 半導体基板の作製方法
JP4764469B2 (ja) 光電変換装置及び光電変換装置の製造方法
WO2011033885A1 (ja) 光電変換装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
LAPS Lapse due to unpaid annual fee