CN104319316B - 高效薄膜晶硅太阳电池及其自主能源芯片集成技术 - Google Patents

高效薄膜晶硅太阳电池及其自主能源芯片集成技术 Download PDF

Info

Publication number
CN104319316B
CN104319316B CN201410608127.1A CN201410608127A CN104319316B CN 104319316 B CN104319316 B CN 104319316B CN 201410608127 A CN201410608127 A CN 201410608127A CN 104319316 B CN104319316 B CN 104319316B
Authority
CN
China
Prior art keywords
layer
film crystal
solar battery
crystal silicon
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410608127.1A
Other languages
English (en)
Other versions
CN104319316A (zh
Inventor
卞剑涛
端伟元
俞健
刘正新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tongwei Solar Chengdu Co Ltd
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN201410608127.1A priority Critical patent/CN104319316B/zh
Publication of CN104319316A publication Critical patent/CN104319316A/zh
Application granted granted Critical
Publication of CN104319316B publication Critical patent/CN104319316B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PIN type, e.g. amorphous silicon PIN solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Photovoltaic Devices (AREA)

Abstract

本发明提出了一种高效薄膜晶硅太阳电池及其自主能源集成芯片的制备方法，该方法采用了硅薄膜外延技术，克服了CMOS集成电路和太阳电池对硅材料掺杂浓度要求不同之间的矛盾；太阳电池采用本征非晶硅层/N型非晶硅层/透明导电膜异质结结构，提高了开路电压和转换效率，有利于提高芯片有效面积和集成度；利用了SOI材料中埋氧层的钝化和光学特性，可以提高薄膜晶硅太阳电池性能。该集成技术中，采用了两次ITO技术，克服了高温热处理对太阳电池性能，特别是开路电压的影响。本发明的制备方法与CMOS工艺具有兼容性，适用于大规模的工业生产。

Description

高效薄膜晶硅太阳电池及其自主能源芯片集成技术
技术领域
本发明涉及半导体和光伏领域，特别是涉及一种特别是涉及一种高效薄膜晶硅太阳电池及其自主能源芯片集成技术。
背景技术
集成电路是信息技术和信息产业的基础。近年来，以硅集成电路为核心的微电子技术得到了迅速的发展，其发展基本上遵循摩尔定律，已经进入到14nm节点技术时代，芯片的能耗也得到了大大降低。但是，在一些特殊应用中，如分布式无线传感器、微机器人、航空航天等的特殊应用场合，希望所采用的芯片能够实现能源自给，以减轻器件能源供给和设备整体重量等方面的问题。
太阳电池是一种被大家所认可的最有潜力的绿色能源之一，可为航空航天等特殊条件下应用的集成电路提供长期的能源。目前，主流的硅太阳电池是发展最成熟，且其制备技术与集成电路技术基本兼容，是被认可的实现自主能源芯片的最理性的能源选择之一。
2011年Chang-Lee Chen等人在IEEE SOI会议上发表的论文《SOI Circuitspowered by Embedded Solar Cel l》中介绍了一种集成了太阳电池的集成电路，该技术充分利用了绝缘体上硅(SOI)材料具有低功耗、高速、提高集成度、耐高温和抗辐照等优点。但是该技术存在以下缺点：第一、其太阳电池基于常规的晶硅太阳电池结构，由于半导体用硅材料与太阳电池硅材料的要求不同，为提高电池性能，需要另外选定SOI的衬底硅材料，特别是其掺杂浓度需要调整；第二、该太阳电池的发射极和基极掺杂都是基于CMOS工艺制备的，电池开路电压通常<630mV，限制了电池转换效率，这就需要更大芯片面积，不利于提供芯片集成度和降低成本；第三、通常集成电路芯片在封装之前需要对衬底减薄，这会使制备太阳电池的衬底受到损伤，大大了降低形成于该衬底上的太阳电池的性能。因此，需要一种可行的办法，在充分利用SOI材料的有优点的基础上，以实现高性能太阳电池及其为基础的自主能源芯片集成技术。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种高效薄膜晶硅太阳电池及其自主能源芯片集成技术，用于解决现有技术中的太阳电池集成电路存在的整体尺寸比较大，不利于芯片的集成度和降低成本的问题，以及对衬底减薄时会对衬底造成损伤，进而大大降低太阳电池性能的问题。
为实现上述目的及其他相关目的，本发明提供一种高效薄膜晶硅太阳电池的制备方法，所述高效薄膜晶硅太阳电池至少包括以下步骤：至少包括以下步骤：
1)提供一SOI衬底，所述SOI衬底由下至上依次包括背衬底、埋氧层和顶层硅；
2)在所述顶层硅上依次形成P型高掺杂浓度的硅外延层和P型低掺杂浓度的硅外延层；
3)在所述P型低掺杂浓度的硅外延层上形成发射极层；
4)在所述发射极层上定义刻蚀区域，对所述刻蚀区域进行刻蚀以形成沟槽，所述沟槽至少包括基极区域沟槽；所述沟槽贯穿所述发射极层，所述沟槽的底部位于所述P型低掺杂浓度的硅外延层内或延伸至所述P型高掺杂浓度的硅外延层上表面；
5)在所述基极区域沟槽底部制备基极电极；
6)在所述发射极层上制备发射极电极；
7)将步骤6)所得到的结构进行退火热处理。
优选地，在步骤2)中，所采用化学气相沉积法在所述顶层硅上外延生长所述P型高掺杂浓度的硅外延层和P型低掺杂浓度的硅外延层。
可选地，在步骤3)中，在所述P型低掺杂浓度的硅外延层上制备发射极层包括以下步骤：
31)采用离子注入或离子扩散技术在所述P型低掺杂浓度的硅外延层上形成高掺杂浓度的N型硅层；掺杂元素为磷元素；
32)采用PECVD工艺在所述高掺杂浓度的N型硅层上形成氮化硅钝化层。
可选地，在步骤3)中，在所述P型低掺杂浓度的硅外延层上制备发射极层包括以下步骤：
31)采用PECVD工艺依次在所述P型低掺杂浓度的硅外延层上形成本征非晶硅层和N型非晶硅层；
32)采用溅射或反应等离子沉积在所述N型非晶硅层上形成透明导电膜。
优选地，在步骤4)中，采用湿法刻蚀工艺、电化学腐蚀工艺或RIE干法刻蚀工艺去除所述发射极层中的所述透明导电膜，所述湿法刻蚀工艺中所使用的腐蚀溶液为稀释HCl溶液，所述电化学腐蚀工艺中所使用的腐蚀溶液为质量分数为5％～15％的NaOH溶液。
优选地，在步骤4)中，所述刻蚀区域还包括位于所述太阳电池的基极区域外侧的隔离槽。
优选地，采用丝网印刷或蒸镀技术制备所述基极电极和所述发射极电极。
优选地，在步骤7)中，所述退火热处理在N2、Ar或空气气氛条件下进行，所述退火热处理的温度为150℃～350℃。
本发明还提供一种高效薄膜晶硅太阳电池，所述太阳电池至少包括：SOI衬底，由下至上依次包括背衬底、埋氧层和顶层硅；外延层，包括P型高掺杂浓度的硅外延层和P型低掺杂浓度的硅外延层；所述P型高掺杂浓度的硅外延层位于所述顶层硅的上表面，所述P型低掺杂浓度的硅外延层位于所述P型高掺杂浓度的硅外延层的上表面；发射极层，凸设于所述P型低掺杂浓度的硅外延层的上表面；沟槽，至少包括基极区域沟槽；所述沟槽贯穿所述发射极层，所述沟槽的底部位于所述P型低掺杂浓度的硅外延层内或延伸至所述P型高掺杂浓度的硅外延层上表面；基极电极，位于所述基极区域沟槽的底部；发射极电极，位于所述发射极层上。
优选地，所述顶层硅的厚度为20nm～200nm，所述埋氧层的厚度为200～500nm；所述背衬底为硅衬底、陶瓷衬底或蓝宝石衬底。
优选地，所述外延层的材料为单晶硅和/或多晶硅；所述P型高掺杂浓度的硅外延层的厚度为0.05μm～2μm，P型元素掺杂的浓度为5×1017～5×1019cm-3；所述P型低掺杂浓度的硅外延层的厚度为1μm～50μm，P型元素掺杂的浓度为5×1015～5×1017cm-3。
优选地，所述发射极层为包括高掺杂浓度的N型硅层/氮化硅钝化层结构；或为包括本征非晶硅层/N型非晶硅层/透明导电膜结构的异质结结构，所述本征非晶硅层的厚度为1nm～10nm，所述N型非晶硅层的厚度为1nm～10nm，所述透明导电膜的厚度为60nm～120nm。
优选地，所述基极电极与所述凸台结构构成台面结构，所述基极电极与所述凸台结构之间的间距为5μm～200μm。
优选地，所述基极电极与所述凸台结构构成梳状结构，所述基极电极与所述凸台结构之间的间距为0.5μm～2μm。
优选地，所述高效薄膜晶硅太阳电池还包括隔离槽，所述隔离槽位于所述基极区域的外侧，且所述隔离槽与相邻的所述基极电极之间设有所述凸台结构。
优选地，所述基极电极为铝电极，所述发射极电极为银电极。
本发明还提供一种基于高效薄膜晶硅太阳电池的自主能源集成芯片，所述自主能源集成芯片至少包括：如上所述的任一项方案所述的高效薄膜晶硅太阳电池和/或其阵列，位于所述SOI衬底上；CMOS集成电路，位于所述高效薄膜晶硅太阳电池和/或其阵列一侧的所述SOI衬底或外延层上；所述CMOS集成电路由CMOS晶体管及其金属连接组成；互连结构，适于连接所述CMOS集成电路的电极与太阳电池和/或其阵列的电极；以及隔离结构，位于相邻所述CMOS晶体管之间、相邻所述CMOS晶体管与高效薄膜晶硅太阳电池之间和相邻所述高效薄膜晶硅太阳电池之间的所述顶层硅内，或位于相邻所述CMOS晶体管之间、相邻所述CMOS晶体管与高效薄膜晶硅太阳电池之间和相邻所述高效薄膜晶硅太阳电池之间的所述顶层硅与所述外延层内。
优选地，所述CMOS集成电路包括高电位电极和低电位电极；所述高效薄膜晶硅太阳电池和/或其阵列的基极电极通过所述互连结构与所述集成电路的高电位电极相连接，所述高效薄膜晶硅太阳电池和/或其阵列的发射极电极通过所述互连结构与所述集成电路的低电位电极相连接。
优选地，所述隔离结构为LOCOS隔离结构和/或STI隔离结构。
本发明还提供一种基于高效薄膜晶硅太阳电池的自主能源集成芯片的制备方法，至少包括以下步骤：
1)提供SOI衬底，在所述SOI衬底上沉积掩膜层，通过光刻和刻蚀工艺在所述掩膜层上定义出外延窗口，并在外延窗口内依次选择性生长P型高掺杂浓度的硅外延层和P型低掺杂浓度的硅外延层；
2)去除所述掩膜层，在所述SOI衬底内形成隔离结构，所述隔离结构将所述SOI衬底隔离为CMOS集成电路区域和由所述外延层构成的高效薄膜晶硅太阳电池区域；在所述CMOS集成电路区域内制备CMOS集成电路，并同时在所述高效薄膜晶硅太阳电池区域内形成电池的基极区域；所述CMOS集成电路包括位于所述SOI衬底上方的CMOS晶体管和包裹CMOS集成电路区域和所述高效薄膜晶硅太阳电池区域的介质层和位于所述介质层中的构成所述CMOS集成电路的高电位电极和低电位电极，所述高电位电极和低电位电极位于所述高效薄膜晶硅太阳电池区域远离所述CMOS晶体管的一侧；
3)刻蚀去除所述高效薄膜晶硅太阳电池区域的所述介质层；
4)依次沉积本征非晶硅层、N型非晶硅层和过渡透明导电膜形成异质结结构；在所述异质结结构上定义刻蚀区域，所述刻蚀区域至少包括太阳电池的基极区域；并刻蚀去除所述高效薄膜晶硅太阳电池发射极区域以外及所述刻蚀区域上方的所述本征非晶硅层、N型非晶硅层和过渡透明导电膜；
5)刻蚀形成所述CMOS集成电路的引线窗口；
6)制备基极电极和连接所述基极电极与所述CMOS集成电路的高电位电极的金属引线；
7)将步骤6)所得到的结构进行第一次退火热处理；
8)去除所述过渡透明导电膜；沉积透明导电膜，并刻蚀去除所述高效薄膜晶硅太阳电池区域以外及所述刻蚀区域上方的所述透明导电膜；
9)制备发射极电极和连接所述发射极电极与所述CMOS集成电路低电位电极的金属引线；
10)将步骤9)所得到的结构进行第二次退火热处理。
优选地，在步骤4)中，所述刻蚀区域还包括位于所述太阳电池的基极区域外侧的隔离槽。
优选地，所述第一次退火热处理的温度为350℃～500℃；所述第二次退火热处理的温度为150℃～350℃。
优选地，所述本征非晶硅层的厚度为1nm～10nm，所述N型非晶硅层的厚度为1nm～10nm，所述过渡透明导电膜的厚度为120nm～200nm，所述透明导电膜的厚度为60nm～120nm。
优选地，步骤6)中所制备的所述基极电极为铝电极，步骤9)中所制备的所述发射极电极为银电极。
本发明还提供一种基于高效薄膜晶硅太阳电池的自主能源集成芯片的制备方法，至少包括以下步骤：
1)提供SOI衬底，在所述SOI衬底上依次生长P型高掺杂浓度的硅外延层和P型低掺杂浓度的硅外延层；
2)在所述SOI衬底和所述外延层内形成隔离结构，所述隔离结构将所述SOI衬底和所述外延层隔离为CMOS集成电路区域和高效薄膜晶硅太阳电池区域；在所述CMOS集成电路区域内制备CMOS集成电路，并同时在所述高效薄膜晶硅太阳电池区域内形成电池基极区域；所述CMOS集成电路包括位于所述外延层上方的CMOS晶体管和包裹CMOS集成电路区域和所述高效薄膜晶硅太阳电池区域的介质层和位于所述介质层中的构成所述CMOS集成电路的高电位电极和低电位电极，所述高电位电极和低电位电极位于所述高效薄膜晶硅太阳电池区域远离所述CMOS晶体管的一侧；
3)刻蚀去除所述高效薄膜晶硅太阳电池区域的所述介质层；
4)依次沉积本征非晶硅层、N型非晶硅层和过渡透明导电膜形成异质结结构；在所述异质结结构上定义刻蚀区域，所述刻蚀区域至少包括太阳电池的基极区域；并刻蚀去除所述高效薄膜晶硅太阳电池发射极区域以外及所述刻蚀区域上方的所述本征非晶硅层、N型非晶硅层和过渡透明导电膜；
5)刻蚀形成所述CMOS集成电路的引线窗口；
6)制备基极电极和连接所述基极电极与所述CMOS集成电路的高电位电极的金属引线；
7)将步骤6)所得到的结构进行第一次退火热处理；
8)去除所述过渡透明导电膜；沉积透明导电膜，并刻蚀去除所述高效薄膜晶硅太阳电池区域以外及所述刻蚀区域上方的所述透明导电膜；
9)制备发射极电极和连接所述发射极电极与所述CMOS集成电路低电位电极的金属引线；
10)将步骤9)所得到的结构进行第二次退火热处理。
优选地，在步骤4)中，所述刻蚀区域还包括位于所述太阳电池的基极区域外侧的隔离槽。
优选地，所述第一次退火热处理的温度为350℃～500℃；所述第二次退火热处理的温度为150℃～350℃。
优选地，所述本征非晶硅层的厚度为1nm～10nm，所述N型非晶硅层的厚度为1nm～10nm，所述过渡透明导电膜的厚度为120nm～200nm，所述透明导电膜的厚度为60nm～120nm。
优选地，步骤6)中所制备的所述基极电极为铝电极，步骤9)中所制备的所述发射极电极为银电极。
如上所述，本发明的高效薄膜晶硅太阳电池及其自主能源芯片集成技术，具有以下有益效果：本发明提出了一种高效薄膜晶硅太阳电池及其自主能源集成芯片的制备方法，该方法采用了硅薄膜外延技术，克服了CMOS集成电路和太阳电池对硅材料掺杂浓度要求不同之间的矛盾，P型高掺杂浓度的硅外延层可起到背场钝化作用；采用本征非晶硅层/N型非晶硅层/透明导电膜异质结结构，提高了开路电压和转换效率，有利于提高芯片有效面积和集成度；利用了SOI材料中埋氧层的钝化和光学特性，可以提高薄膜晶硅太阳电池性能；同时，形成于SOI材料顶层硅之上的太阳电池避免了集成电路芯片在封装中衬底减薄工艺的影响。该方法实现的自主能源芯片基于上述技术制备的高效薄膜太阳电池，充分利用集成电路布局中的闲置空间，特别是金属焊垫(pad)与金属焊垫(pad)间、电路到划片槽边缘位置布置设计若干太阳电池和/或阵列，可为低功耗(LP)和超低功耗(ULP)提供电源供给；该芯片利用了SOI很好的隔离特性，可以避免太阳电池对集成电路(ICs)的串扰。该集成技术中，采用了两次ITO技术，克服了高温热处理对太阳电池性能，特别是开路电压的影响。本发明的制备方法与CMOS工艺具有兼容性，适用于大规模的工业生产。
附图说明
图1显示为本发明的实施例一中所提供的高效薄膜晶硅太阳电池的纵截面结构示意图。
图2显示为本发明的实施例一中所提供的高效薄膜晶硅太阳电池的俯视结构示意图。
图3显示为本发明的实施例一中所提供的高效薄膜晶硅太阳电池制作方法的流程图。
图4至图9显示为本发明实施例一中所提供的高效薄膜晶硅太阳电池制作方法各个步骤中的截面结构示意图。
图10显示为本发明的实施例二中所提供的高效薄膜晶硅太阳电池制作方法中刻蚀隔离区域以后的纵截面结构示意图。
图11显示为本发明的实施例二中所提供的高效薄膜晶硅太阳电池的纵截面结构示意图。
图12显示为本发明的实施例二中所提供的高效薄膜晶硅太阳电池的俯视结构示意图。
图13显示为本发明的实施例三中所提供的基于高效薄膜晶硅太阳电池的自主能源集成芯片的纵截面示意图。
图14显示为本发明的实施例三中基于高效薄膜晶硅太阳电池的自主能源集成芯片中高效薄膜晶硅太阳电池和/或其阵列与集成电路电极连接示意图。
图15显示为本发明的实施例三中基于高效薄膜晶硅太阳电池的自主能源集成芯片的平面布局示意图。
图16显示为本发明的实施例三中所提供的基于高效薄膜晶硅太阳电池的自主能源集成芯片制作方法的流程图。
图17至图26显示为本发明实施例三中所提供的基于高效薄膜晶硅太阳电池的自主能源集成芯片各个步骤中的截面结构示意图。
图27显示为本发明的实施例四中所提供的基于高效薄膜晶硅太阳电池的自主能源集成芯片中刻蚀隔离区域以后的纵截面结构示意图。
图28显示为本发明的实施例四中所提供的基于高效薄膜晶硅太阳电池的自主能源集成芯片的纵截面示意图。
图29显示为本发明的实施例五中所提供的基于高效薄膜晶硅太阳电池的自主能源集成芯片的纵截面示意图。
图30显示为本发明的实施例五中所提供的基于高效薄膜晶硅太阳电池的自主能源集成芯片制作方法的流程图。
图31至图38显示为本发明实施例五中所提供的基于高效薄膜晶硅太阳电池的自主能源集成芯片各个步骤中的截面结构示意图。
图39显示为本发明的实施例六中所提供的基于高效薄膜晶硅太阳电池的自主能源集成芯片中刻蚀隔离区域以后的纵截面结构示意图。
图40显示为本发明的实施例六中所提供的基于高效薄膜晶硅太阳电池的自主能源集成芯片的纵截面示意图。
元件标号说明
1 高效薄膜晶硅太阳电池
10 SOI衬底
101 背衬底
102 埋氧层
103 顶层硅
11 P型高掺杂浓度的硅外延层
12 P型低掺杂浓度的硅外延层
13 发射极层
130 本征非晶硅层
131 N型非晶硅层
132 过渡透明导电膜
133 透明导电膜
14 基极区域
141 基极区域沟槽
15 隔离槽
16 基极电极
17 发射极电极
2 CMOS晶体管
31 CMOS集成电路高电位电极的金属引线
32 CMOS集成电路低电位电极的金属引线
4 隔离结构
5 CMOS集成电路的高电位电极
6 CMOS集成电路的低电位电极
7 掩膜层
71 第一掩膜层
72 第二掩膜层
73 外延窗口
8 介质层
81 第一介质层
82 第二介质层
83 引线窗口
9 金属焊垫
d 基极电极与凸台结构的间距
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图40。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
请参阅图1，本发明提供一种高效薄膜晶硅太阳电池，所述高效薄膜晶硅太阳电池至少包括：SOI衬底10，由下至上依次包括背衬底101、埋氧层102和顶层硅103；外延层，包括P型高掺杂浓度的硅外延层11和P型低掺杂浓度的硅外延层12；所述P型高掺杂浓度的硅外延层11位于所述顶层硅103的上表面，所述P型低掺杂浓度的硅外延层12位于所述P型高掺杂浓度的硅外延层11的上表面；发射极层13，凸设于所述P型低掺杂浓度的硅外延层12的上表面；沟槽，至少包括基极区域沟槽141；所述沟槽贯穿所述发射极层13，所述沟槽的底部可以位于所述P型低掺杂浓度的硅外延层12内或延伸至所述P型高掺杂浓度的硅外延层11上表面；所述沟槽将所述发射极层13和所述P型低掺杂浓度的硅外延层12分割为由所述P型低掺杂浓度的硅外延层12与所述发射极层13堆叠的凸台结构或由所述P型高掺杂浓度的硅外延层11、所述P型低掺杂浓度的硅外延层12与所述发射极层13堆叠的凸台结构；基极电极16，位于所述基极区域沟槽141的底部；发射极电极17，位于所述凸台结构的所述发射极层13上。优选地，本实施例中，所述沟槽贯穿所述发射极层13，所述沟槽的底部延伸至所述P型高掺杂浓度的硅外延层11上表面；所述沟槽将所述发射极层13和所述P型低掺杂浓度的硅外延层12分割为由所述P型高掺杂浓度的硅外延层11、所述P型低掺杂浓度的硅外延层12与所述发射极层13堆叠的凸台结构，如图1所示。
具体的，所述顶层硅103的厚度为20nm～200nm，所述埋氧层102的厚度为200～500nm；所述背衬底101为硅衬底、陶瓷衬底或蓝宝石衬底。优选地，本实施例中，所述背衬底101为硅衬底。
具体的，所述外延层的材料为单晶硅和/或多晶硅，优选地，本实施例中，所述外延层的材料为单晶硅；所述P型高掺杂浓度的硅外延层11的厚度为0.05μm～2μm，P型元素掺杂的浓度为5×1017～5×1019cm-3；所述P型低掺杂浓度的硅外延层12的厚度为1μm～50μm，P型元素掺杂的浓度为5×1015～5×1017cm-3。
具体的，所述发射极层13可以为高掺杂浓度的N型硅层和氮化硅钝化层组成的结构，也可以为包括本征非晶硅(i_а-Si)层130/N型非晶硅(N_а-Si)层131/透明导电膜133结构的异质结结构；优选地，本实施例中，所述发射极层13为包括本征非晶硅层130/N型非晶硅层131/透明导电膜133结构的异质结结构。其中，所述本征非晶硅层130的厚度为1nm～10nm，所述N型非晶硅层131的厚度为1nm～10nm，所述透明导电膜133的厚度为60nm～120nm。
请参阅图2，所述基极电极16与所述凸台结构构成台面结构，所述基极电极16与所述凸台结构之间的间距d为5μm～200μm。
请参阅图3至图9，本实施例中还提供一种高效薄膜晶硅太阳电池的制作方法，所述高效薄膜晶硅太阳电池至少包括以下步骤：至少包括以下步骤：
1)提供一SOI衬底10，所述SOI衬底10由下至上依次包括背衬底101、埋氧层102和顶层硅103；
2)在所述顶层硅103上依次形成P型高掺杂浓度的硅外延层11和P型低掺杂浓度的硅外延层12；
3)在所述P型低掺杂浓度的硅外延层12上形成发射极层13；
4)在所述发射极层13上定义刻蚀区域，对所述刻蚀区域进行刻蚀以形成沟槽，所述沟槽至少包括基极区域沟槽141；所述沟槽贯穿所述发射极层13，所述沟槽的底部位于所述P型低掺杂浓度的硅外延层12内或延伸至所述P型高掺杂浓度的硅外延层11上表面；所述沟槽将所述发射极层13和所述P型低掺杂浓度的硅外延层12分割为由所述P型低掺杂浓度的硅外延层12与所述发射极层13堆叠的凸台结构或由所述P型高掺杂浓度的硅外延层11、所述P型地掺杂浓度的硅外延层12与所述发射极层13堆叠的凸台结构；
5)在所述基极区域沟槽141的底部制备基极电极16；
6)在所述凸台结构的所述发射极层13上制备发射极电极17；
7)将步骤6)所得到的结构进行退火热处理。
在步骤1)中，请参阅图3中的S1步骤及图4，提供一SOI衬底10，所述SOI衬底10由下至上依次包括背衬底101、埋氧层102和顶层硅103。所述顶层硅103的厚度为20nm～200nm，所述埋氧层102的厚度为200～500nm；所述背衬底101为硅衬底、陶瓷衬底或蓝宝石衬底。优选地，本实施例中，所述背衬底101为硅衬底。
在步骤2)中，请参阅图3中的S2及图5，在所述顶层硅103上依次形成P型高掺杂浓度的硅外延层11和P型低掺杂浓度的硅外延层12。
具体的，可以采用物理气相沉积法或化学气相沉积法在所述顶层硅103上外延生长所述P型高掺杂浓度的硅外延层11和P型低掺杂浓度的硅外延层12。优选地，本实施例中，采用化学气相沉积法在所述顶层硅103上外延生长所述P型高掺杂浓度的硅外延层11和P型低掺杂浓度的硅外延层12。所述P型高掺杂浓度的硅外延层11和P型低掺杂浓度的硅外延层12的材料均为单晶硅和/或多晶硅；所述P型高掺杂浓度的硅外延层11的厚度为0.05μm～2μm，P型元素掺杂的浓度为5×1017～5×1019cm-3；所述P型低掺杂浓度的硅外延层12的厚度为1μm～50μm，P型元素掺杂的浓度为5×1015～5×1017cm-3。
在步骤3)中，请参阅图3中的S3步骤及图6，在所述P型低掺杂浓度的硅外延层12上形成发射极层13。
具体的，所述发射极层13可以为高掺杂浓度的N型硅层和氮化硅钝化层组成的结构。此时，在所述P型低掺杂浓度的硅外延层12上制备发射极层13包括以下步骤：
31)采用离子注入或离子扩散技术在所述P型低掺杂浓度的硅外延层12上形成高掺杂浓度的N型硅层；掺杂元素为磷元素；
32)采用PECVD(等离子体增强化学气相沉积法)工艺在所述高掺杂浓度的N型硅层上形成氮化硅钝化层。
具体的，所述发射极层13也可以为包括本征非晶硅层130/N型非晶硅层131/透明导电膜133结构的异质结结构。此时，在所述P型低掺杂浓度的硅外延层12上制备发射极层包括以下步骤：
31)采用PECVD工艺依次在所述P型低掺杂浓度的硅外延层12上形成本征非晶硅层130和N型非晶硅层131；
32)采用溅射或反应等离子沉积(RPD)工艺在所述N型非晶硅层131上形成透明导电膜133，所述透明导电膜133为但不仅限于ITO膜。
具体的，所述本征非晶硅层130的厚度为1nm～10nm，所述N型非晶硅层131的厚度为1nm～10nm，所述透明导电膜133的厚度为60nm～120nm。
在步骤4)中，请参阅图3中的S4步骤及图7，在所述发射极层13上定义刻蚀区域，对所述刻蚀区域进行刻蚀以形成沟槽，所述沟槽至少包括基极区域沟槽141；所述沟槽贯穿所述发射极层13，所述沟槽的底部位于所述P型低掺杂浓度的硅外延层12内或延伸至所述P型高掺杂浓度的硅外延层11上表面；所述沟槽将所述发射极层13和所述P型低掺杂浓度的硅外延层12分割为由所述P型低掺杂浓度的硅外延层12与所述发射极层13堆叠的凸台结构或由所述P型高掺杂浓度的硅外延层11、所述P型地掺杂浓度的硅外延层12与所述发射极层13堆叠的凸台结构。
具体的，可以采用湿法刻蚀工艺、干法刻蚀工艺或湿法刻蚀和干法刻蚀相结合的工艺在所述刻蚀区域内刻蚀出沟槽。本实施例中，采用湿法刻蚀工艺、电化学腐蚀工艺或RIE干法刻蚀工艺去除所述发射极层13中的所述透明导电膜133，所述湿法刻蚀工艺中所使用的腐蚀溶液为稀释HCl溶液，所述电化学腐蚀工艺中所使用的腐蚀溶液为质量分数为5％～15％的NaOH溶液。
在步骤5)中，请参阅图3中的S5步骤及图8，在所述基极区域沟槽141的底部制备基极电极16。
具体的，采用丝网印刷或蒸镀工艺在所述基极区域14的所述沟槽底部制备所述基极电极16。本实施例中，所述基极电极16为但不仅限于铝电极。
在步骤6)中，请参阅图3中的S6步骤及图9，在所述凸台结构的所述发射极层13上制备发射极电极17。
具体的，采用丝网印刷或蒸镀工艺在所述凸台结构的所述发射极层13上制备所述发射极电极17。本实施例中，所述发射极电极17为但不仅限于银电极。
在步骤7)中，请参阅图3的S7步骤，将步骤6)所得到的结构进行退火热处理。
具体的，所述退火热处理在N2、Ar或空气气氛条件下进行，所述退火热处理的温度为150℃～350℃。
实施例二
请参阅图10，本实施例中还提供一种高效薄膜晶硅太阳电池的制作方法，该方法与实施例一中所述的制作方法基本相同，二者的区别主要在步骤4)中，本实施例中，步骤4)中的沟槽不仅包括基极区域沟槽141，还包括隔离槽15。在执行步骤4)时，同时形成所述基极区域沟槽141和位于所述基极区域沟槽141外侧的所述隔离槽15。
请参阅图11，本实施例中还提供一种高效薄膜晶硅太阳电池，本实施例中的所述高效薄膜晶硅太阳电池与实施例一中的所述高效薄膜晶硅太阳电池的结构大致相同，二者的区别在于，本实施例中，在所述基极区域沟槽141的外侧还设有隔离槽15，所述隔离槽15位于所有基极区域沟槽141的外侧。
请参阅图12，本实施例中，所述基极电极16与所述凸台结构构成梳状结构，所述基极电极16与所述凸台结构之间的间距d为0.5μm～2μm。
实施例三
请参阅图13，本实施例提供一种基于高效薄膜晶硅太阳电池的自主能源集成芯片，所述自主能源集成芯片至少包括：如实施例一中任一项方案所述的高效薄膜晶硅太阳电池1和/或其阵列，位于所述SOI衬底10上；CMOS集成电路，位于所述高效薄膜晶硅太阳电池1和/或其阵列一侧的所述SOI衬底10上；所述CMOS集成电路由所述CMOS晶体管及其金属连接组成；互连结构，适于连接所述CMOS集成电路的电极与太阳电池和/或其阵列的电极；以及隔离结构4，位于相邻所述CMOS集成电路之间、相邻所述CMOS集成电路与高效薄膜晶硅太阳电池1之间和相邻所述高效薄膜晶硅太阳电池1之间的所述顶层硅103内。
具体的，所述CMOS集成电路包括位于所述SOI衬底10上方且包裹CMOS晶体管2和所述高效薄膜晶硅太阳电池区域的介质层8和位于所述介质层8中的所述CMOS集成电路高电位电极5和低电位电极6；所述介质层8包括第一介质层81和第二介质层82，所述高电位电极5和低电位电极6位于所述高效薄膜晶硅太阳电池区域远离所述CMOS晶体管2的一侧。
具体的，所述隔离结构4可以为LOCOD隔离结构和/或STI隔离结构。
请参阅图14，所述高效薄膜晶硅太阳电池1和/或其阵列的基极电极16通过所述互连结构与所述集成电路的高电位电极(GND)相连接；所述高效薄膜晶硅太阳电池1和/或其阵列的发射极电极17通过所述互连结构与所述集成电路的低电位电极(VDD)相连接。所述高效薄膜晶硅太阳电池1和/或其阵列的面积和数量、以及所提供的电压、电流，可根据集成芯片的使用需要进行设计。
请参阅图15，所述高效薄膜晶硅太阳电池1和/或其阵列布置于所述集成电路布局中的闲置空间内，特别是相邻金属焊垫9之间、芯片到划片槽边缘的位置。
请参阅图16至图26，本实施例还提供一种基于高效薄膜晶硅太阳电池的自主能源集成芯片的制作方法，所述基于高效薄膜晶硅太阳电池的自主能源集成芯片的制备方法至少包括以下步骤：
1)提供SOI衬底10，在所述SOI衬底10上依次沉积掩膜层7，通过光刻和刻蚀工艺在所述掩膜层7上定义出外延窗口73，并在外延窗口73内依次选择性生长P型高掺杂浓度的硅外延层11和P型低掺杂浓度的硅外延层12；
2)去除所述掩膜层7，在所述SOI衬底10内形成隔离结构4，所述隔离结构4将所述SOI衬底10隔离为CMOS集成电路区域和由所述外延层构成的高效薄膜晶硅太阳电池区域；在所述CMOS集成电路区域内制备CMOS集成电路，并同时在所述高效薄膜晶硅太阳电池区域内形成基极区域14；所述CMOS集成电路包括位于所述SOI衬底10上方且包裹CMOS晶体管2和所述高效薄膜晶硅太阳电池区域的介质层8和位于所述介质层8中的所述CMOS集成电路的高电位电极5和低电位电极6，所述高电位电极5和低电位电极6位于所述高效薄膜晶硅太阳电池区域远离所述CMOS晶体管2的一侧；
3)刻蚀去除所述高效薄膜晶硅太阳电池区域的所述介质层8；
4)依次沉积本征非晶硅层130、N型非晶硅层131和过渡透明导电膜132形成异质结结构；在所述异质结结构上定义刻蚀区域，所述刻蚀区域为太阳电池的基极区域14；并刻蚀去除所述高效薄膜晶硅太阳电池区域以外及所述刻蚀区域上方的所述本征非晶硅层130、N型非晶硅层131和过渡透明导电膜132；
5)刻蚀形成所述CMOS集成电路的引线窗口83；
6)制备基极电极16和连接所述基极电极16与所述CMOS集成电路的高电位电极5的金属引线31；
7)将步骤6)所得到的结构进行第一次退火热处理；
8)去除所述过渡透明导电膜132；沉积透明导电膜133，并刻蚀去除所述高效薄膜晶硅太阳电池区域以外及所述刻蚀区域上方的所述透明导电膜133；
9)制备发射极电极17和连接所述发射极电极17与所述CMOS集成电路的低电位电极6的金属引线32；
10)将步骤9)所得到的结构进行第二次退火热处理。
在步骤1)中，请参阅图16的S1步骤及图17至图19，提供SOI衬底10，在所述SOI衬底10上依次沉积掩膜层7，通过光刻和刻蚀工艺在所述掩膜层7上定义出外延窗口73，并在外延窗口73内依次选择性生长P型高掺杂浓度的硅外延层11和P型低掺杂浓度的硅外延层12。
具体的，请参阅图17，提供一SOI衬底10，所述SOI衬底10由下至上依次包括背衬底101、埋氧层102和顶层硅103。所述顶层硅103的厚度为20nm～200nm，所述埋氧层102的厚度为200～500nm；所述背衬底101为硅衬底、陶瓷衬底或蓝宝石衬底。优选地，本实施例中，所述背衬底101为硅衬底。
具体的，请参阅图18，在所述SOI衬底10上依次沉积掩膜层7，通过光刻和刻蚀工艺在所述掩膜层7上定义出外延窗口73。所述掩膜层7可以为单层，也可以为双层或多层。优选地，本实施例中，所述掩膜层7为双层结构，包括第一掩膜层71和第二掩膜层72，所述第一掩膜层71为SiO2层，所述第二掩膜层72为SiN层。具体的，所述外延窗口73对应于所述高效薄膜晶硅太阳电池区域。
具体的，可以采用物理气相沉积法或化学气相沉积法在所述顶层硅103上外延生长所述P型高掺杂浓度的硅外延层11和P型低掺杂浓度的硅外延层12。优选地，本实施例中，采用化学气相沉积法在所述顶层硅103上外延生长所述P型高掺杂浓度的硅外延层11和P型低掺杂浓度的硅外延层12。所述P型高掺杂浓度的硅外延层11和P型低掺杂浓度的硅外延层12的材料均为单晶硅和/或多晶硅；所述P型高掺杂浓度的硅外延层11的厚度为0.05μm～2μm，P型元素掺杂的浓度为5×1017～5×1019cm-3；所述P型低掺杂浓度的硅外延层12的厚度为1μm～50μm，P型元素掺杂的浓度为5×1015～5×1017cm-3。
在步骤2)中，请参阅图16的S2步骤及图20至图21，去除所述掩膜层7，在所述SOI衬底10内形成隔离结构4，所述隔离结构4将所述SOI衬底10隔离为CMOS集成电路区域和由所述外延层构成的高效薄膜晶硅太阳电池区域；在所述CMOS集成电路区域内制备CMOS集成电路，并同时在所述高效薄膜晶硅太阳电池区域内形成基极区域14；所述CMOS集成电路包括位于所述SOI衬底10上方且包裹CMOS晶体管2和所述高效薄膜晶硅太阳电池区域的介质层8和位于所述介质层8中的所述CMOS集成电路的高电位电极5和低电位电极6，所述高电位电极5和低电位电极6位于所述高效薄膜晶硅太阳电池区域远离所述CMOS晶体管2的一侧。
具体的，请参阅图20，去除所述掩膜层7。可以采用湿法刻蚀工艺、干法刻蚀工艺、湿法刻蚀和干法刻蚀相结合的工艺去除所述掩膜层7。
具体的，所述隔离结构4可以为LOCOS隔离结构，也可以为STI隔离结构，还可以为LOCOS隔离结构和STI隔离结构的结合。
具体的，请参阅图21，在所述SOI衬底10内形成隔离结构4，所述隔离结构4将所述SOI衬底10隔离为CMOS集成电路区域和由所述外延层构成的高效薄膜晶硅太阳电池区域；在所述CMOS集成电路区域内制备CMOS集成电路，并同时在所述高效薄膜晶硅太阳电池区域内形成基极区域14。所述CMOS晶体管2可以为PMOS晶体管，也可以为NMOS晶体管，还可以同时包括PMOS晶体管和NMOS晶体管。
具体的，所述介质层8可以为单层结构，也可以为双层或多层结构。优选地，本实施例中，所述介质层8为双层结构，包括第一介质层81和第二介质层82；所述第一介质层81位于所述SOI衬底10的上表面，所述第二介质层82位于所述第一介质层81的上表面；所述第一介质层81为SiO2层，所述第二介质层82为SiN层。所述CMOS晶体管2和所述CMOS集成电路的高电位电极5和低电位电极6均位于所述第一介质层81内。
具体的，在本实施例中，在制备所述PMOS晶体管的源漏极区域时，同时形成所述高效薄膜晶硅太阳电池区域内的所述基极区域14。所述基极区域14内的掺杂离子为B+或BF2 +。
在步骤3)中，请参阅图16的S3步骤及图22，刻蚀去除所述高效薄膜晶硅太阳电池区域的所述介质层8。
具体的，可以采用现有的半导体刻蚀工艺刻蚀去除所述高效薄膜晶硅太阳电池区域的所述介质层8，具体的方法为业内人士所熟知，此处不再累述。
在步骤4)中，请参阅图16的S4步骤及图23，依次沉积本征非晶硅层130、N型非晶硅层131和过渡透明导电膜132形成异质结结构；在所述异质结结构上定义刻蚀区域，所述刻蚀区域为太阳电池的基极区域14；并刻蚀去除所述高效薄膜晶硅太阳电池区域以外及所述刻蚀区域上方的所述本征非晶硅层130、N型非晶硅层131和过渡透明导电膜132。
具体的，采用PECVD工艺依次在所述P型低掺杂浓度的硅外延层12上形成本征非晶硅层130和N型非晶硅层131；采用溅射或反应等离子沉积(RPD)工艺在所述N型非晶硅层131上形成过渡透明导电膜132，所述过渡透明导电膜132可以为但不仅限于ITO膜。所述本征非晶硅层130的厚度为1nm～10nm，所述N型非晶硅层131的厚度为1nm～10nm，所述过渡透明导电膜132的厚度为120nm～200nm。
具体的，可以采用湿法刻蚀工艺、干法刻蚀工艺或湿法刻蚀和干法刻蚀相结合的工艺在所述刻蚀区域内刻蚀出沟槽。本实施例中，采用湿法刻蚀工艺、电化学腐蚀工艺或RIE干法刻蚀工艺去除所述刻蚀区域内的所述透明导电膜133，所述湿法刻蚀工艺中所使用的腐蚀溶液为稀释HCl溶液，所述电化学腐蚀工艺中所使用的腐蚀溶液为质量分数为5％～15％的NaOH溶液。
具体的，在刻蚀去除所述高效薄膜晶硅太阳电池区域以外及所述刻蚀区域上方的所述本征非晶硅层130、N型非晶硅层131和过渡透明导电膜132的过程中，以完全去除覆盖在所述高效薄膜晶硅太阳电池区域以外及所述刻蚀区域上方的所述本征非晶硅层130、N型非晶硅层131和过渡透明导电膜132为刻蚀终止，刻蚀完成后，完全暴露出所述基极区域14。
在步骤5)中，请参阅图16的S5步骤及图24，在所述CMOS集成电路的所述高电位电极5和所述低电位电极6对应的位置进行刻蚀，以形成所述CMOS集成电路的引线窗口83。
具体的，在刻蚀过程中，同时对所述由所述CMOS集成电路的高电位电极5和低电位电极6所在的区域进行刻蚀，同时形成完全暴露出所述高电位电极5和低电位电极6的所述引线窗口83。
在步骤6)中，请参阅图16的S6步骤及图25，制备基极电极16和连接所述基极电极16与所述CMOS集成电路的高电位电极5的金属引线31。
具体的，采用丝网印刷或蒸镀工艺在所述基极区域14的所述基极区域14内制备所述基极电极16，并同时形成连接所述基极电极16与所述CMOS集成电路的高电位电极5的金属引线31。本实施例中，所述基极电极16和所述CMOS集成电路的高电位电极5的金属引线31的材料均为但不仅限于铝。
在步骤7)中，请参阅图16的S7步骤，将步骤6)所得到的结构进行第一次退火热处理。
具体的，所述第一次退火热处理在N2、Ar或空气气氛条件下进行，所述第一次退火热处理的温度为350℃～500℃。通过所述第一次退火热处理，可以完成所述CMOS集成电路与所述基极电极16的电极合金。
在步骤8)中，请参阅图16的S8步骤，去除所述过渡透明导电膜132；沉积透明导电膜133，并刻蚀去除所述高效薄膜晶硅太阳电池区域以外及所述刻蚀区域上方的所述透明导电膜133。
由于在完成所述第一次退火热处理以后，所述第一次退火热处理会对所述过渡透明导电膜132的性能造成不良影响，进而会影响所述高效薄膜晶硅太阳电池的性能。因此，在完成所述第一次退火热处理以后，需要去除所述过渡透明导电膜132；重新沉积透明导电膜133，并刻蚀去除所述高效薄膜晶硅太阳电池区域以外及所述基极区域14上方的所述透明导电膜133。所述透明导电膜133为但不仅限于ITO膜。所述透明导电膜133的厚度为60nm～120nm。
在步骤9)中，请参阅图16的S9步骤及图26，制备发射极电极17和连接所述发射极电极17与所述CMOS集成电路的低电位电极6的金属引线32。
具体的，采用丝网印刷或蒸镀工艺在所述发射极层13上制备所述发射极电极17，并同时形成连接所述发射极电极17与所述CMOS集成电路的低电位电极6的金属引线32。本实施例中，所述发射极电极17和所述CMOS集成电路的低电位电极6的金属引线32的材料均为但不仅限于银。
在步骤10)中，请参阅图16的S10步骤，将步骤9)所得到的结构进行第二次退火热处理。
具体的，所述第二次退火热处理在N2、Ar或空气气氛条件下进行，所述第二次退火热处理的温度为150℃～350℃。通过所述第二次退火热处理，可以实现所述发射极电极17与所述发射极层13的良好接触。
实施例四
请参阅图27，本实施例中还提供一种基于高效薄膜晶硅太阳电池的自主能源集成芯片的制作方法，该方法与实施例三中所述的制作方法基本相同，二者的区别主要在步骤4)中，本实施例中，步骤4)中的刻蚀区域不仅包括基极区域14，还包括隔离槽15区域。在步骤4)完成以后，同时形成所述基极区域14和位于所述基极区域14外侧的所述隔离槽15。
请参阅图28，本实施例中还提供一种基于高效薄膜晶硅太阳电池的自主能源集成芯片，本实施例中的所述基于高效薄膜晶硅太阳电池的自主能源集成芯片与实施例三中的所述基于高效薄膜晶硅太阳电池的自主能源集成芯片的结构大致相同，二者的区别在于，本实施例中，所述高效薄膜晶硅太阳电池为实施例二中任一项方案所述的高效薄膜晶硅太阳电池；即在所述高效薄膜晶硅太阳电池的所述基极区域沟槽141的外侧还设有隔离槽15，所述隔离槽15位于所有基极区域沟槽141的外侧。
实施例五
请参阅图29，本实施例提供一种基于高效薄膜晶硅太阳电池的自主能源集成芯片，所述自主能源集成芯片至少包括：如实施例一中任一项方案所述的高效薄膜晶硅太阳电池1和/或其阵列，位于所述SOI衬底10上；CMOS集成电路，位于所述高效薄膜晶硅太阳电池1和/或其阵列一侧的所述外延层上；所述CMOS集成电路由所述CMOS晶体管及其金属连接组成；互连结构，适于连接所述CMOS集成电路的电极与太阳电池和/或其阵列的电极；以及隔离结构4，位于相邻所述CMOS集成电路之间、相邻所述CMOS集成电路与高效薄膜晶硅太阳电池1之间和相邻所述高效薄膜晶硅太阳电池1之间的所述顶层硅103与所述外延层内。
具体的，所述CMOS集成电路包括位于所述外延层上方且包裹CMOS晶体管2和所述高效薄膜晶硅太阳电池区域的介质层8和位于所述介质层8中的所述CMOS集成电路的高电位电极5和低电位电极6；所述介质层8包括第一介质层81和第二介质层82，所述高电位电极5和低电位电极6位于所述高效薄膜晶硅太阳电池区域远离所述CMOS晶体管2的一侧。
具体的，所述隔离结构4可以为LOCOD隔离结构和/或STI隔离结构。
请继续参阅图14，所述高效薄膜晶硅太阳电池1和/或其阵列的基极电极16通过所述互连结构与所述集成电路的高电位电极(GND)相连接；所述高效薄膜晶硅太阳电池1和/或其阵列的发射极电极17通过所述互连结构与所述集成电路的低电位电极(VDD)相连接。所述高效薄膜晶硅太阳电池1和/或其阵列的面积和数量、以及所提供的电压、电流，可根据集成芯片的使用需要进行设计。
请继续参阅图15，所述高效薄膜晶硅太阳电池1和/或其阵列布置于所述集成电路布局中的闲置空间内，特别是相邻金属焊垫9之间、芯片到划片槽边缘的位置。
请参阅图30至图38，本实施例还提供一种基于高效薄膜晶硅太阳电池的自主能源集成芯片的制作方法，所述基于高效薄膜晶硅太阳电池的自主能源集成芯片的制备方法至少包括以下步骤：
1)提供SOI衬底10，在所述SOI衬底10上依次生长P型高掺杂浓度的硅外延层11和P型低掺杂浓度的硅外延层12；
2)在所述SOI衬底10和所述外延层内形成隔离结构4，所述隔离结构4将所述SOI衬底10和所述外延层隔离为CMOS集成电路区域和高效薄膜晶硅太阳电池区域；在所述CMOS集成电路区域内制备CMOS集成电路，并同时在所述高效薄膜晶硅太阳电池区域内形成基极区域14；所述CMOS集成电路包括位于所述外延层上方且包裹CMOS晶体管2和所述高效薄膜晶硅太阳电池区域的介质层8和位于所述介质层8中的由所述CMOS集成电路的高电位电极5和低电位电极6，所述高电位电极5和低电位电极6位于所述高效薄膜晶硅太阳电池区域远离所述CMOS晶体管2的一侧；
3)刻蚀去除所述高效薄膜晶硅太阳电池区域的所述介质层8；
4)依次沉积本征非晶硅层130、N型非晶硅层131和过渡透明导电膜132形成异质结结构；在所述异质结结构上定义刻蚀区域，所述刻蚀区域为太阳电池的基极区域14；并刻蚀去除所述高效薄膜晶硅太阳电池区域以外及所述刻蚀区域上方的所述本征非晶硅层130、N型非晶硅层131和过渡透明导电膜132；
5)刻蚀形成所述CMOS集成电路的引线窗口83；
6)制备基极电极16和连接所述基极电极16与所述CMOS集成电路的高电位电极5的金属引线31；
7)将步骤6)所得到的结构进行第一次退火热处理；
8)去除所述过渡透明导电膜132；沉积透明导电膜133，并刻蚀去除所述高效薄膜晶硅太阳电池区域以外及所述刻蚀区域上方的所述透明导电膜133；
9)制备发射极电极17和连接所述发射极电极17与所述CMOS集成电路的低电位电极6的金属引线32；
10)将步骤9)所得到的结构进行第二次退火热处理。
在步骤1)中，请参阅图30的S1步骤及图31至图32，提供SOI衬底10，在所述SOI衬底10上依次生长P型高掺杂浓度的硅外延层11和P型低掺杂浓度的硅外延层12。
具体的，请参阅图31，提供一SOI衬底10，所述SOI衬底10由下至上依次包括背衬底101、埋氧层102和顶层硅103。所述顶层硅103的厚度为20nm～200nm，所述埋氧层102的厚度为200～500nm；所述背衬底101为硅衬底、陶瓷衬底或蓝宝石衬底。优选地，本实施例中，所述背衬底101为硅衬底。
具体的，请参阅图32，可以采用物理气相沉积法或化学气相沉积法在所述顶层硅103上外延生长所述P型高掺杂浓度的硅外延层11和P型低掺杂浓度的硅外延层12。优选地，本实施例中，采用化学气相沉积法在所述顶层硅103上外延生长所述P型高掺杂浓度的硅外延层11和P型低掺杂浓度的硅外延层12。所述P型高掺杂浓度的硅外延层11和P型低掺杂浓度的硅外延层12的材料均为单晶硅和/或多晶硅；所述P型高掺杂浓度的硅外延层11的厚度为0.05μm～2μm，P型元素掺杂的浓度为5×1017～5×1019cm-3；所述P型低掺杂浓度的硅外延层12的厚度为1μm～50μm，P型元素掺杂的浓度为5×1015～5×1017cm-3。
在步骤2)中，请参阅图30的S2步骤及图33，在所述SOI衬底10和所述外延层内形成隔离结构4，所述隔离结构4将所述SOI衬底10和所述外延层隔离为CMOS集成电路区域和高效薄膜晶硅太阳电池区域；在所述CMOS集成电路区域内制备CMOS集成电路，并同时在所述高效薄膜晶硅太阳电池区域内形成基极区域14；所述CMOS集成电路包括位于所述外延层上方且包裹CMOS晶体管2和所述高效薄膜晶硅太阳电池区域的介质层8和位于所述介质层8中的所述CMOS集成电路的高电位电极5和低电位电极6，所述高电位电极5和低电位电极6位于所述高效薄膜晶硅太阳电池区域远离所述CMOS晶体管2的一侧。
具体的，所述隔离结构4可以为LOCOS隔离结构，也可以为STI隔离结构，还可以为LOCOS隔离结构和STI隔离结构的结合。
具体的，请参阅图33，在所述SOI衬底10和所述外延层内形成隔离结构4，所述隔离结构4将所述SOI衬底10和所述外延层隔离为CMOS集成电路区域和高效薄膜晶硅太阳电池区域；在所述CMOS集成电路区域内制备CMOS集成电路，并同时在所述高效薄膜晶硅太阳电池区域内形成基极区域14。所述CMOS晶体管2可以为PMOS晶体管，也可以为NMOS晶体管，还可以同时包括PMOS晶体管和NMOS晶体管。
具体的，所述介质层8可以为单层结构，也可以为双层或多层结构。优选地，本实施例中，所述介质层8为双层结构，包括第一介质层81和第二介质层82；所述第一介质层81位于所述SOI衬底10的上表面，所述第二介质层82位于所述第一介质层81的上表面；所述第一介质层81为SiO2层，所述第二介质层82为SiN层。所述CMOS晶体管2和所述CMOS集成电路的高电位电极5和低电位电极6均位于所述第一介质层81内。
具体的，在本实施例中，在制备所述PMOS晶体管的源漏极区域时，同时形成所述高效薄膜晶硅太阳电池区域内的所述基极区域14。所述基极区域14内的掺杂离子为B+或BF2 +。
在步骤3)中，请参阅图30的S3步骤及图34，刻蚀去除所述高效薄膜晶硅太阳电池区域的所述介质层8。
具体的，可以采用现有的半导体刻蚀工艺刻蚀去除所述高效薄膜晶硅太阳电池区域的所述介质层8，具体的方法为业内人士所熟知，此处不再累述。
在步骤4)中，请参阅图30的S4步骤及图35，依次沉积本征非晶硅层130、N型非晶硅层131和过渡透明导电膜132形成异质结结构；在所述异质结结构上定义刻蚀区域，所述刻蚀区域为太阳电池的基极区域14；并刻蚀去除所述高效薄膜晶硅太阳电池区域以外及所述刻蚀区域上方的所述本征非晶硅层130、N型非晶硅层131和过渡透明导电膜132。
具体的，采用PECVD工艺依次在所述P型低掺杂浓度的硅外延层12上形成本征非晶硅层130和N型非晶硅层131；采用溅射或反应等离子沉积(RPD)工艺在所述N型非晶硅层131上形成过渡透明导电膜132，所述过渡透明导电膜132可以为但不仅限于ITO膜。所述本征非晶硅层130的厚度为1nm～10nm，所述N型非晶硅层131的厚度为1nm～10nm，所述过渡透明导电膜132的厚度为120nm～200nm。
具体的，可以采用湿法刻蚀工艺、干法刻蚀工艺或湿法刻蚀和干法刻蚀相结合的工艺在所述刻蚀区域内刻蚀出沟槽。本实施例中，采用湿法刻蚀工艺、电化学腐蚀工艺或RIE干法刻蚀工艺去除所述刻蚀区域内的所述透明导电膜133，所述湿法刻蚀工艺中所使用的腐蚀溶液为稀释HCl溶液，所述电化学腐蚀工艺中所使用的腐蚀溶液为质量分数为5％～15％的NaOH溶液。
具体的，在刻蚀去除所述高效薄膜晶硅太阳电池区域以外及所述刻蚀区域上方的所述本征非晶硅层130、N型非晶硅层131和过渡透明导电膜132的过程中，以完全去除覆盖在所述高效薄膜晶硅太阳电池区域以外及所述刻蚀区域上方的所述本征非晶硅层130、N型非晶硅层131和过渡透明导电膜132为刻蚀终止，刻蚀完成后，完全暴露出所述基极区域14。
在步骤5)中，请参阅图30的S5步骤及图36，在所述CMOS集成电路的所述高电位电极5和所述低电位电极6对应的位置进行刻蚀，以形成所述CMOS集成电路的引线窗口83。
具体的，在刻蚀过程中，同时对所述由所述CMOS集成电路的高电位电极5和低电位电极6所在的区域进行刻蚀，同时形成完全暴露出所述高电位电极5和低电位电极6的所述引线窗口83。
在步骤6)中，请参阅图30的S6步骤及图37，制备基极电极16和连接所述基极电极16与所述CMOS集成电路的高电位电极5的金属引线31。
具体的，采用丝网印刷或蒸镀工艺在所述基极区域14的所述基极区域14内制备所述基极电极16，并同时形成连接所述基极电极16与所述CMOS集成电路的高电位电极5的金属引线31。本实施例中，所述基极电极16和所述CMOS集成电路的高电位电极5的金属引线31的材料均为但不仅限于铝。
在步骤7)中，请参阅图30的S7步骤，将步骤6)所得到的结构进行第一次退火热处理。
具体的，所述第一次退火热处理在N2、Ar或空气气氛条件下进行，所述第一次退火热处理的温度为350℃～500℃。通过所述第一次退火热处理，可以完成所述CMOS集成电路与所述基极电极16的电极合金。
需要说明的是，在完成所述第一次退火热处理以后，所述第一次退火热处理会对所述过渡透明导电膜132的性能造成不良影响，进而会影响所述高效薄膜晶硅太阳电池的性能。因此，在完成所述第一次退火热处理以后，还需要去除所述过渡透明导电膜132；重新沉积透明导电膜133，并刻蚀去除所述高效薄膜晶硅太阳电池区域以外及所述基极区域14上方的所述透明导电膜133。所述透明导电膜133为但不仅限于ITO膜。所述透明导电膜133的厚度为60nm～120nm。
在步骤8)中，请参阅图16的S8步骤，去除所述过渡透明导电膜132；沉积透明导电膜133，并刻蚀去除所述高效薄膜晶硅太阳电池区域以外及所述刻蚀区域上方的所述透明导电膜133。
在步骤9)中，请参阅图30的S9步骤及图38，制备发射极电极17和连接所述发射极电极17与所述CMOS集成电路的低电位电极6的金属引线32。
具体的，采用丝网印刷或蒸镀工艺在所述发射极层13上制备所述发射极电极17，并同时形成连接所述发射极电极17与所述CMOS集成电路的低电位电极6的金属引线32。本实施例中，所述发射极电极17和所述CMOS集成电路的低电位电极6的金属引线32的材料均为但不仅限于银。
在步骤10)中，请参阅图30的S10步骤，将步骤9)所得到的结构进行第二次退火热处理。
具体的，所述第二次退火热处理在N2、Ar或空气气氛条件下进行，所述第二次退火热处理的温度为150℃～350℃。通过所述第二次退火热处理，可以实现所述发射极电极17与所述发射极层13的良好接触。
实施例六
请参阅图39，本实施例中还提供一种基于高效薄膜晶硅太阳电池的自主能源集成芯片的制作方法，该方法与实施例五中所述的制作方法基本相同，二者的区别主要在步骤4)中，本实施例中，步骤4)中的刻蚀区域不仅包括基极区域14，还包括隔离槽15区域。在步骤4)完成以后，同时形成所述基极区域14和位于所述基极区域14外侧的所述隔离槽15。
请参阅图40，本实施例中还提供一种基于高效薄膜晶硅太阳电池的自主能源集成芯片，本实施例中的所述基于高效薄膜晶硅太阳电池的自主能源集成芯片与实施例五中的所述基于高效薄膜晶硅太阳电池的自主能源集成芯片的结构大致相同，二者的区别在于，本实施例中，所述高效薄膜晶硅太阳电池为实施例二中任一项方案所述的高效薄膜晶硅太阳电池；即在所述高效薄膜晶硅太阳电池的所述基极区域沟槽141的外侧还设有隔离槽15，所述隔离槽15位于所有基极区域沟槽141的外侧。
综上所述，本发明提出了一种高效薄膜晶硅太阳电池及其自主能源集成芯片的制备方法，该方法采用了硅薄膜外延技术，克服了CMOS集成电路和太阳电池对硅材料掺杂浓度要求不同之间的矛盾，P型高掺杂浓度的硅外延层可起到背场钝化作用；采用本征非晶硅层/N型非晶硅层/透明导电膜异质结结构，提高了开路电压和转换效率，有利于提高芯片有效面积和集成度；利用了SOI材料中埋氧层的钝化和光学特性，可以提高薄膜晶硅太阳电池性能；同时，形成于SOI材料顶层硅之上的太阳电池避免了集成电路芯片在封装中衬底减薄工艺的影响。该方法实现的自主能源芯片基于上述技术制备的高效薄膜太阳电池，充分利用集成电路布局中的闲置空间，特别是金属焊垫(pad)与金属焊垫(pad)间、电路到划片槽边缘位置布置设计若干太阳电池和/或阵列，可为低功耗(LP)和超低功耗(ULP)提供电源供给；该芯片利用了SOI很好的隔离特性，可以避免太阳电池对集成电路(ICs)的串扰。该集成技术中，采用了两次ITO技术，克服了高温热处理对太阳电池性能，特别是开路电压的影响。本发明的制备方法与CMOS工艺具有兼容性，适用于大规模的工业生产。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (26)

1.一种高效薄膜晶硅太阳电池的制备方法，其特征在于，至少包括以下步骤：
1)提供一SOI衬底，所述SOI衬底由下至上依次包括背衬底、埋氧层和顶层硅；
2)在所述顶层硅上依次形成P型高掺杂浓度的硅外延层和P型低掺杂浓度的硅外延层；
3)在所述P型低掺杂浓度的硅外延层上形成发射极层；具体方法为：首先采用离子注入或离子扩散技术在所述P型低掺杂浓度的硅外延层上形成高掺杂浓度的N型硅层；所述掺杂元素为磷元素；然后采用PECVD工艺在所述高掺杂浓度的N型硅层上形成氮化硅钝化层；或首先采用PECVD工艺依次在所述P型低掺杂浓度的硅外延层上形成本征非晶硅层和N型非晶硅层；然后采用溅射或反应等离子沉积在所述N型非晶硅层上形成透明导电膜；
4)在所述发射极层上定义刻蚀区域，对所述刻蚀区域进行刻蚀以形成沟槽，所述沟槽至少包括基极区域沟槽；所述沟槽贯穿所述发射极层，所述沟槽的底部位于所述P型低掺杂浓度的硅外延层内或延伸至所述P型高掺杂浓度的硅外延层上表面；
5)在所述基极区域沟槽底部制备基极电极；
6)在所述发射极层上制备发射极电极；
7)将步骤6)所得到的结构进行退火热处理。
2.根据权利要求1所述的高效薄膜晶硅太阳电池的制备方法，其特征在于：在步骤2)中，所采用化学气相沉积法在所述顶层硅上外延生长所述P型高掺杂浓度的硅外延层和P型低掺杂浓度的硅外延层。
3.根据权利要求1所述的高效薄膜晶硅太阳电池的制备方法，其特征在于：在步骤4)中，采用湿法刻蚀工艺、电化学腐蚀工艺或RIE干法刻蚀工艺去除所述发射极层中的所述透明导电膜，所述湿法刻蚀工艺中所使用的腐蚀溶液为稀释HCl溶液，所述电化学腐蚀工艺中所使用的腐蚀溶液为质量分数为5％～15％的NaOH溶液。
4.根据权利要求1所述的高效薄膜晶硅太阳电池的制备方法，其特征在于：在步骤4)中，所述沟槽还包括位于所述基极区域沟槽外侧的隔离槽。
5.根据权利要求1所述的高效薄膜晶硅太阳电池的制备方法，其特征在于：采用丝网印刷或蒸镀技术制备所述基极电极和所述发射极电极。
6.根据权利要求1所述的高效薄膜晶硅太阳电池的制备方法，其特征在于：在步骤7)中，所述退火热处理在N2、Ar或空气气氛条件下进行，所述退火热处理的温度为150℃～350℃。
7.一种高效薄膜晶硅太阳电池，其特征在于：所述太阳电池至少包括：
SOI衬底，由下至上依次包括背衬底、埋氧层和顶层硅；
外延层，包括P型高掺杂浓度的硅外延层和P型低掺杂浓度的硅外延层；所述P型高掺杂浓度的硅外延层位于所述顶层硅的上表面，所述P型低掺杂浓度的硅外延层位于所述P型高掺杂浓度的硅外延层的上表面；
发射极层，凸设于所述P型低掺杂浓度的硅外延层的上表面；所述发射极层为包括高掺杂浓度的N型硅层/氮化硅钝化层结构；或为包括本征非晶硅层/N型非晶硅层/透明导电膜结构的异质结结构，所述本征非晶硅层的厚度为1nm～10nm，所述N型非晶硅层的厚度为1nm～10nm，所述透明导电膜的厚度为60nm～120nm；
沟槽，至少包括基极区域沟槽；所述沟槽贯穿所述发射极层，所述沟槽的底部位于所述P型低掺杂浓度的硅外延层内或延伸至所述P型高掺杂浓度的硅外延层上表面；所述沟槽将所述发射极层和所述P型低掺杂浓度的硅外延层分割为由所述P型低掺杂浓度的硅外延层与所述发射极层堆叠的凸台结构或由所述P型高掺杂浓度的硅外延层、所述P型低掺杂浓度的硅外延层与所述发射极层堆叠的凸台结构；
基极电极，位于所述基极区域沟槽的底部；
发射极电极，位于所述发射极层上。
8.根据权利要求7所述的高效薄膜晶硅太阳电池，其特征在于：所述顶层硅的厚度为20nm～200nm，所述埋氧层的厚度为200～500nm；所述背衬底为硅衬底、陶瓷衬底或蓝宝石衬底。
9.根据权利要求7所述的高效薄膜晶硅太阳电池，其特征在于：所述外延层的材料为单晶硅和/或多晶硅；所述P型高掺杂浓度的硅外延层的厚度为0.05μm～2μm，P型元素掺杂的浓度为5×1017～5×1019cm-3；所述P型低掺杂浓度的硅外延层的厚度为1μm～50μm，P型元素掺杂的浓度为5×1015～5×1017cm-3。
10.根据权利要求7所述的高效薄膜晶硅太阳电池，其特征在于：所述基极电极与所述凸台结构构成台面结构，所述基极电极与所述凸台结构之间的间距为5μm～200μm。
11.根据权利要求7所述的高效薄膜晶硅太阳电池，其特征在于：所述基极电极与所述凸台结构构成梳状结构，所述基极电极与所述凸台结构之间的间距为0.5μm～2μm。
12.根据权利要求7所述的高效薄膜晶硅太阳电池，其特征在于：所述沟槽还包括隔离槽，所述隔离槽位于所述基极区域沟槽的外侧。
13.根据权利要求7所述的高效薄膜晶硅太阳电池，其特征在于：所述基极电极为铝电极，所述发射极电极为银电极。
14.一种基于高效薄膜晶硅太阳电池的自主能源集成芯片，其特征在于：所述自主能源集成芯片至少包括：
权利要求7至13中任一项所述的高效薄膜晶硅太阳电池和/或其阵列，位于所述SOI衬底上；
CMOS集成电路，位于所述高效薄膜晶硅太阳电池和/或其阵列一侧的所述SOI衬底或外延层上；所述CMOS集成电路由CMOS晶体管及其金属连接组成；
互连结构，适于连接所述CMOS集成电路的电极与太阳电池和/或其阵列的电极；以及
隔离结构，位于相邻所述CMOS晶体管之间、相邻所述CMOS晶体管与高效薄膜晶硅太阳电池之间和相邻所述高效薄膜晶硅太阳电池之间的所述顶层硅内，或位于相邻所述CMOS晶体管之间、相邻所述CMOS晶体管与高效薄膜晶硅太阳电池之间和相邻所述高效薄膜晶硅太阳电池之间的所述顶层硅与所述外延层内。
15.根据权利要求14所述的基于高效薄膜晶硅太阳电池的自主能源集成芯片，其特征在于：所述CMOS集成电路包括高电位电极和低电位电极；所述高效薄膜晶硅太阳电池和/或其阵列的基极电极通过所述互连结构与所述集成电路的高电位电极相连接，所述高效薄膜晶硅太阳电池和/或其阵列的发射极电极通过所述互连结构与所述集成电路的低电位电极相连接。
16.根据权利要求14所述的基于高效薄膜晶硅太阳电池的自主能源集成芯片，其特征在于：所述隔离结构为LOCOS隔离结构和/或STI隔离结构。
17.一种基于高效薄膜晶硅太阳电池的自主能源集成芯片的制备方法，其特征在于，至少包括以下步骤：
1)提供SOI衬底，在所述SOI衬底上沉积掩膜层，通过光刻和刻蚀工艺在所述掩膜层上定义出外延窗口，并在外延窗口内依次选择性生长P型高掺杂浓度的硅外延层和P型低掺杂浓度的硅外延层；
2)去除所述掩膜层，在所述SOI衬底内形成隔离结构，所述隔离结构将所述SOI衬底隔离为CMOS集成电路区域和由所述外延层构成的高效薄膜晶硅太阳电池区域；在所述CMOS集成电路区域内制备CMOS集成电路，并同时在所述高效薄膜晶硅太阳电池区域内形成电池的基极区域；所述CMOS集成电路包括位于所述SOI衬底上方的CMOS晶体管和包裹CMOS集成电路区域和所述高效薄膜晶硅太阳电池区域的介质层和位于所述介质层中的构成所述CMOS集成电路的高电位电极和低电位电极，所述高电位电极和低电位电极位于所述高效薄膜晶硅太阳电池区域远离所述CMOS晶体管的一侧；
3)刻蚀去除所述高效薄膜晶硅太阳电池区域的所述介质层；
4)依次沉积本征非晶硅层、N型非晶硅层和过渡透明导电膜形成异质结结构；在所述异质结结构上定义刻蚀区域，所述刻蚀区域至少包括太阳电池的基极区域；并刻蚀去除所述高效薄膜晶硅太阳电池区域以外及所述刻蚀区域上方的所述本征非晶硅层、N型非晶硅层和过渡透明导电膜；
5)刻蚀形成所述CMOS集成电路的引线窗口；
6)制备基极电极和连接所述基极电极与所述CMOS集成电路的高电位电极的金属引线；
7)将步骤6)所得到的结构进行第一次退火热处理；
8)去除所述过渡透明导电膜；沉积透明导电膜，并刻蚀去除所述高效薄膜晶硅太阳电池发射极区域以外及所述刻蚀区域上方的所述透明导电膜；
9)制备发射极电极和连接所述发射极电极与所述CMOS集成电路低电位电极的金属引线；
10)将步骤9)所得到的结构进行第二次退火热处理。
18.根据权利要求17所述的基于高效薄膜晶硅太阳电池的自主能源集成芯片的制备方法，其特征在于：在步骤4)中，所述刻蚀区域还包括位于所述太阳电池的基极区域外侧的隔离槽。
19.根据权利要求17所述的基于高效薄膜晶硅太阳电池的自主能源集成芯片的制备方法，其特征在于：所述第一次退火热处理的温度为350℃～500℃；所述第二次退火热处理的温度为150℃～350℃。
20.根据权利要求17所述的基于高效薄膜晶硅太阳电池的自主能源集成芯片的制备方法，其特征在于：所述本征非晶硅层的厚度为1nm～10nm，所述N型非晶硅层的厚度为1nm～10nm，所述过渡透明导电膜的厚度为120nm～200nm，所述透明导电膜的厚度为60nm～120nm。
21.根据权利要求17所述的基于高效薄膜晶硅太阳电池的自主能源集成芯片的制备方法，其特征在于：步骤6)中所制备的所述基极电极为铝电极，步骤9)中所制备的所述发射极电极为银电极。
22.一种基于高效薄膜晶硅太阳电池的自主能源集成芯片的制备方法，其特征在于，至少包括以下步骤：
1)提供SOI衬底，在所述SOI衬底上依次生长P型高掺杂浓度的硅外延层和P型低掺杂浓度的硅外延层；
2)在所述SOI衬底和所述外延层内形成隔离结构，所述隔离结构将所述SOI衬底和所述外延层隔离为CMOS集成电路区域和高效薄膜晶硅太阳电池区域；在所述CMOS集成电路区域内制备CMOS集成电路，并同时在所述高效薄膜晶硅太阳电池区域内形成电池基极区域；所述CMOS集成电路包括位于所述外延层上方的CMOS晶体管和包裹CMOS集成电路区域和所述高效薄膜晶硅太阳电池区域的介质层和位于所述介质层中的构成所述CMOS集成电路的高电位电极和低电位电极，所述高电位电极和低电位电极位于所述高效薄膜晶硅太阳电池区域远离所述CMOS晶体管的一侧；
3)刻蚀去除所述高效薄膜晶硅太阳电池区域的所述介质层；
4)依次沉积本征非晶硅层、N型非晶硅层和过渡透明导电膜形成异质结结构；在所述异质结结构上定义刻蚀区域，所述刻蚀区域至少包括太阳电池的基极区域；并刻蚀去除所述高效薄膜晶硅太阳电池区域以外及所述刻蚀区域上方的所述本征非晶硅层、N型非晶硅层和过渡透明导电膜；
5)刻蚀形成所述CMOS集成电路的引线窗口；
6)制备基极电极和连接所述基极电极与所述CMOS集成电路的高电位电极的金属引线；
7)将步骤6)所得到的结构进行第一次退火热处理；
8)去除所述过渡透明导电膜；沉积透明导电膜，并刻蚀去除所述高效薄膜晶硅太阳电池区域以外及所述刻蚀区域上方的所述透明导电膜；
9)制备发射极电极和连接所述发射极电极与所述CMOS集成电路低电位电极的金属引线；
10)将步骤9)所得到的结构进行第二次退火热处理。
23.根据权利要求22所述的基于高效薄膜晶硅太阳电池的自主能源集成芯片的制备方法，其特征在于：在步骤4)中，所述刻蚀区域还包括位于所述太阳电池的基极区域外侧的隔离槽。
24.根据权利要求22所述的基于高效薄膜晶硅太阳电池的自主能源集成芯片的制备方法，其特征在于：所述第一次退火热处理的温度为350℃～500℃；所述第二次退火热处理的温度为150℃～350℃。
25.根据权利要求22所述的基于高效薄膜晶硅太阳电池的自主能源集成芯片的制备方法，其特征在于：所述本征非晶硅层的厚度为1nm～10nm，所述N型非晶硅层的厚度为1nm～10nm，所述过渡透明导电膜的厚度为120nm～200nm，所述透明导电膜的厚度为60nm～120nm。
26.根据权利要求22所述的基于高效薄膜晶硅太阳电池的自主能源集成芯片的制备方法，其特征在于：步骤6)中所制备的所述基极电极为铝电极，步骤9)中所制备的所述发射极电极为银电极。
CN201410608127.1A 2014-10-31 2014-10-31 高效薄膜晶硅太阳电池及其自主能源芯片集成技术 Active CN104319316B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410608127.1A CN104319316B (zh) 2014-10-31 2014-10-31 高效薄膜晶硅太阳电池及其自主能源芯片集成技术

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410608127.1A CN104319316B (zh) 2014-10-31 2014-10-31 高效薄膜晶硅太阳电池及其自主能源芯片集成技术

Publications (2)

Publication Number Publication Date
CN104319316A CN104319316A (zh) 2015-01-28
CN104319316B true CN104319316B (zh) 2017-04-05

Family

ID=52374523

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410608127.1A Active CN104319316B (zh) 2014-10-31 2014-10-31 高效薄膜晶硅太阳电池及其自主能源芯片集成技术

Country Status (1)

Country Link
CN (1) CN104319316B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108878459B (zh) * 2018-07-05 2021-06-11 北京工业大学 Soi基单片横向集成hbt和cmos的外延结构及制备方法
CN114093899A (zh) * 2021-08-11 2022-02-25 杨荣 一种集成太阳能电池的探测器及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101567408A (zh) * 2008-04-25 2009-10-28 株式会社半导体能源研究所 光电转换装置的制造方法
CN101719496A (zh) * 2009-12-03 2010-06-02 复旦大学 一种自供电集成电路芯片及其制备方法
CN201708168U (zh) * 2010-07-26 2011-01-12 河南阿格斯新能源有限公司 太阳能电池
CN103137765A (zh) * 2013-02-04 2013-06-05 北京工业大学 一种铝诱导晶化多晶硅薄膜太阳能电池及制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100221867A1 (en) * 2009-05-06 2010-09-02 International Business Machines Corporation Low cost soi substrates for monolithic solar cells

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101567408A (zh) * 2008-04-25 2009-10-28 株式会社半导体能源研究所 光电转换装置的制造方法
CN101719496A (zh) * 2009-12-03 2010-06-02 复旦大学 一种自供电集成电路芯片及其制备方法
CN201708168U (zh) * 2010-07-26 2011-01-12 河南阿格斯新能源有限公司 太阳能电池
CN103137765A (zh) * 2013-02-04 2013-06-05 北京工业大学 一种铝诱导晶化多晶硅薄膜太阳能电池及制备方法

Also Published As

Publication number Publication date
CN104319316A (zh) 2015-01-28

Similar Documents

Publication Publication Date Title
US9570485B2 (en) Solar-powered energy-autonomous silicon-on-insulator device
US8969992B2 (en) Autonomous integrated circuits
Bergmann et al. The future of crystalline silicon films on foreign substrates
CN105070347B (zh) 一种以石墨烯作为接触电极的器件结构及其制备方法
WO2011012382A3 (en) Silicon wafer based structure for heterostructure solar cells
CN102969361A (zh) 光照稳定性非晶态金属氧化物tft器件以及显示器件
CN102623459A (zh) 一种薄膜晶体管存储器及其制备方法
CN101719496B (zh) 一种自供电集成电路芯片及其制备方法
CN104319316B (zh) 高效薄膜晶硅太阳电池及其自主能源芯片集成技术
US8828781B1 (en) Method for producing photovoltaic device isolated by porous silicon
CN112038284B (zh) 射频soi结构及其制备方法
CN110752218A (zh) 一种多层soi及其制备方法
US8829332B1 (en) Photovoltaic device formed on porous silicon isolation
CN102509730A (zh) 图像传感器制备方法
CN109524355B (zh) 一种半导体器件的结构和形成方法
CN102800681B (zh) 一种SOI SiGe BiCMOS集成器件及制备方法
CN103137537B (zh) 一种图形化全耗尽绝缘体上Si/CoSi2衬底材料及其制备方法
CN202167494U (zh) 台面工艺可控硅芯片结构
CN218241854U (zh) 基于背栅控制的增强型器件
CN103137538A (zh) 一种图形化绝缘体上Si/NiSi2衬底材料及其制备方法
CN103187248B (zh) 一种混合晶向绝缘体上锗晶片及器件的制备方法
CN101997026B (zh) 利用衬底进行加工的基板结构及其制造方法
CN102683178B (zh) 一种绝缘体上半导体及其制备方法
CN103137565B (zh) 一种图形化绝缘体上Si/CoSi2衬底材料及其制备方法
CN106033786B (zh) 太阳能电池的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200211

Address after: 610200 Shuangliu Southwest Airport Economic Development Zone, China (Sichuan) pilot Free Trade Zone, Chengdu, Sichuan

Patentee after: Zhongwei New Energy (Chengdu) Co.,Ltd.

Address before: 200050 Changning Road, Shanghai, No. 865, No.

Patentee before: SHANGHAI INSTITUTE OF MICROSYSTEM AND INFORMATION TECHNOLOGY, CHINESE ACADEMY OF SCIENCES

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20240111

Address after: 610200 within phase 6 of Industrial Development Zone of Southwest Airport Economic Development Zone, Shuangliu District, Chengdu City, Sichuan Province

Patentee after: TONGWEI SOLAR (CHENGDU) Co.,Ltd.

Address before: 610200 Chengdu, Sichuan Province, China (Sichuan) Pilot Free Trade Zone, Shuangliu Southwest Airport Economic Development Zone

Patentee before: Zhongwei New Energy (Chengdu) Co.,Ltd.

TR01 Transfer of patent right