KR20090091674A - 적층형 전자 부품의 제조 방법 - Google Patents

적층형 전자 부품의 제조 방법 Download PDF

Info

Publication number
KR20090091674A
KR20090091674A KR1020090015761A KR20090015761A KR20090091674A KR 20090091674 A KR20090091674 A KR 20090091674A KR 1020090015761 A KR1020090015761 A KR 1020090015761A KR 20090015761 A KR20090015761 A KR 20090015761A KR 20090091674 A KR20090091674 A KR 20090091674A
Authority
KR
South Korea
Prior art keywords
green sheet
laminated
green
electronic component
sheet
Prior art date
Application number
KR1020090015761A
Other languages
English (en)
Inventor
토시히로 이구치
아키토시 요시이
아키라 고시마
카즈유키 하세베
Original Assignee
티디케이가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 티디케이가부시기가이샤 filed Critical 티디케이가부시기가이샤
Publication of KR20090091674A publication Critical patent/KR20090091674A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G13/00Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

본 발명은 프레스 금형으로부터 가압 후의 그린 시트 적층체를 취출할 때에 적층체를 파손시키지 않고 매우 용이하게 적층체를 프레스 금형으로부터 취출할 수 있고, 또한 재료의 낭비가 없으며, 환경 보전에도 기여하고, 자동화도 용이한 적층형 전자 부품의 제조 방법을 제공한다. 적층체(4a)를 구성하는 복수의 그린 시트 중에서 프레스 금형의 아랫틀(20)에 접하는 적어도 한 장의 외측 그린 시트(14a1)의 접착력을, 당해 외측 그린 시트(14a1)와 함께 적층되는 다른 그린 시트(14a2, 10a, 14a3, 14a4)와 비교하여 약하게 한다. 그 후, 프레스 금형의 아랫틀(20) 위에서 적층체(4a)를 가압한다. 그 후에, 가압 후의 적층체(4a)를 프레스 금형(25)으로부터 취출한다.

Description

적층형 전자 부품의 제조 방법{METHOD FOR MANUFACTURlNG MULTILAYER ELECTRONIC COMPONENT}
본 발명은 적층형 전자 부품의 제조 방법에 관한 것으로, 더욱 상세하게, 프레스 금형으로부터 가압 후의 그린 시트 적층체를 취출할 때에 적층체를 파손시키지 않고 매우 용이하게 적층체를 프레스 금형으로부터 취출할 수 있는 적층형 전자 부품의 제조 방법에 관한 것이다.
예를 들어, 적층 세라믹 캐패시터 등의 적층형 전자 부품은 내부 전극 패턴이 형성된 세라믹 그린 시트를 다수 중첩하여 적층하고, 이 적층체를 프레스 금형으로 가압하는 공정을 거쳐 제조된다. 그런데, 그린 시트 적층체를 프레스 금형으로 가압한 후 적층체를 취출할 때에, 프레스 금형과의 접촉면에 적층체가 달라붙어 무리하게 적층체를 취출하면 적층체가 파손되거나 변형되는 등의 문제가 있다.
이와 같은 문제를 방지하기 위하여, 예를 들어 하기의 특허 문헌 1 및 특허 문헌 2에서는, 프레스 금형과 적층체 사이에 이형(離型)시트나 이형 필름 등(이하, 이형 시트)을 개재시키고 있다. 그렇지만, 이와 같이 이형 시트를 개재시키는 방법에서는 이들 이형 시트를 그린 시트와는 별도로 준비할 필요가 있어 공정이 복잡하 다.
또한, 적층체의 가압시마다 이형 시트를 준비하고 폐기하는 것은 재료의 낭비임과 동시에 환경 문제도 우려된다. 또한, 이형 시트의 교환을 위한 자동화도 필요해져 설비비가 높아지는 문제도 있다.
[특허 문헌 1] 일본 특허 공개 평7-101690호 공보
[특허 문헌 2] 일본 특허 공개 평8-167538호 공보
본 발명은 이와 같은 상황에 착안하여 이루어진 것으로, 그 목적은 프레스 금형으로부터 가압 후의 그린 시트 적층체를 취출할 때에 적층체를 파손시키지 않고 매우 용이하게 적층체를 프레스 금형으로부터 취출할 수 있고, 또한 재료의 낭비가 없으며, 환경 보전에도 기여하고, 자동화도 용이한 적층형 전자 부품의 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따른 적층형 전자 부품의 제조 방법은,
적층체를 구성하는 복수의 그린 시트 중에서 프레스 금형에 접하는 적어도 한 장의 제1 그린 시트의 접착력을, 당해 제1 그린 시트와 함께 적층되는 다른 제2 그린 시트와 비교하여 약하게 하는 공정과,
상기 프레스 금형 위에서 상기 적층체를 가압하는 공정과,
가압 후의 상기 적층체를 상기 프레스 금형으로부터 취출하는 공정을 가진다.
본 발명에 따른 적층형 전자 부품의 제조 방법에서는, 프레스 금형에 접하는 적어도 한 장의 제1 그린 시트의 접착력이, 다른 제2 그린 시트와 비교하여 약해져 있다. 따라서, 가압 후의 적층체에 있어서의 그린 시트 상호의 접착력은 충분하면서도, 프레스 금형으로부터 가압 후의 적층체를 취출할 때에 적층체를 파손시키지 않고 매우 용이하게 적층체를 프레스 금형으로부터 취출할 수 있다.
또한, 본 발명의 방법에서는 박리 시트를 이용하지 않기 때문에, 재료의 낭비가 없으며, 환경 보전에도 기여한다. 또한, 박리 시트의 교환도 필요없기 때문에, 그린 시트 적층체의 가압의 자동화도 용이하다.
바람직하게, 상기 제1 그린 시트의 건조 조건을 상기 제2 그린 시트와 다르게 한다. 건조 조건을 다르게 함으로써, 제1 그린 시트의 접착력을 제2 그린 시트와 비교하여 약하게 하는 것이 가능하다.
예를 들어, 상기 제1 그린 시트를 상기 프레스 금형에 접촉시킨 상태로 가열하여 건조시키고, 그 후에 상기 제2 그린 시트를 적층함으로써, 제1 그린 시트의 건조량이 제2 그린 시트와 비교하여 많아져, 제1 그린 시트의 접착력이 상대적으로 낮아진다. 게다가, 이 경우에는 단지 제1 그린 시트를 금형에 접촉시켜 건조시키기만 하면 되므로, 종래의 공정을 큰 폭으로 변경하지 않고도 큰 효과를 얻을 수 있다.
또한, 상기 프레스 금형에 적층시키기 전에 상기 제1 그린 시트와 제2 그린 시트를 서로 다른 조건에서 건조시킴으로써도, 제1 그린 시트의 접착력을 제2 그린 시트와 비교하여 약하게 하는 것이 가능하다.
혹은, 상기 제1 그린 시트의 두께를 상기 제2 그린 시트의 두께와 비교하여 얇게 함으로써, 제1 그린 시트의 접착력을 제2 그린 시트와 비교하여 약하게 하는 것이 가능하다.
혹은, 상기 제1 그린 시트에 포함되는 가소제량을 상기 제2 그린 시트에 포 함되는 가소제량과 비교하여 적게 함으로써, 제1 그린 시트의 접착력을 제2 그린 시트와 비교하여 약하게 하는 것이 가능하다.
혹은, 상기 제1 그린 시트에 포함되는 가소제의 종류를 상기 제2 그린 시트에 포함되는 가소제의 종류와 다르게 함으로써, 제1 그린 시트의 접착력을 제2 그린 시트와 비교하여 약하게 하는 것이 가능하다.
혹은, 상기 제1 그린 시트에 포함되는 수지량을 상기 제2 그린 시트에 포함되는 수지량과 비교하여 적게 함으로써, 제1 그린 시트의 접착력을 제2 그린 시트와 비교하여 약하게 하는 것이 가능하다.
또한, 상기 제1 그린 시트에 포함되는 수지의 글래스 전이 온도(Tg)를 상기 제2 그린 시트에 포함되는 수지의 글래스 전이 온도(Tg)보다 높게 함으로써도, 제1 그린 시트의 접착력을 제2 그린 시트와 비교하여 약하게 하는 것이 가능하다.
본 발명에 따르면, 프레스 금형으로부터 가압 후의 그린 시트 적층체를 취출할 때에 적층체를 파손시키지 않고 매우 용이하게 적층체를 프레스 금형으로부터 취출할 수 있고, 또한 재료의 낭비가 없으며, 환경 보전에도 기여하고, 자동화도 용이한 적층형 전자 부품의 제조 방법을 제공할 수 있다.
이하, 본 발명을 도면에 나타내는 실시 형태에 근거하여 설명한다.
제1 실시 형태
먼저, 본 발명의 실시 형태에 따른 방법에 의해 제조되는 적층형 전자 부품 의 일 실시 형태로서, 적층 세라믹 캐패시터의 전체 구성에 대하여 설명한다.
도 1에 나타내는 바와 같이, 본 실시 형태에 따른 적층 세라믹 캐패시터(2)는, 캐패시터 소체(4)와, 제1 단자 전극(6)과, 제2 단자 전극(8)을 가진다. 캐패시터 소체(4)는 내부 전극층(12)을 가지고, 내부 전극층(12)은 내측 유전체층(10) 사이에 교대로 적층되어 있다.
캐패시터 소체(4)는 그 적층 방향의 양 단면에 외측 유전체층(14)을 가진다. 교대로 적층되는 일방의 내부 전극층(12)은 캐패시터 소체(4)의 제1 단부의 외측에 형성되어 있는 제1 단자 전극(6)의 내측에 전기적으로 접속되어 있다. 또한, 교대로 적층되는 타방의 내부 전극층(12)은 캐패시터 소체(4)의 제2 단부의 외측에 형성되어 있는 제2 단자 전극(8)의 내측에 전기적으로 접속되어 있다.
이들 내측 유전체층(10) 및 외측 유전체층(14)의 재질은 특별히 한정되지 않으며, 예를 들어, 티탄산칼슘, 티탄산스트론튬 및/또는 티탄산바륨 등의 유전체 재료로 구성된다. 각 내측 유전체층(10)의 두께는 특별히 한정되지 않지만, 수㎛ ~ 수십㎛인 것이 일반적이다. 또한, 외측 유전체층(14)으로 이루어지는 외층부의 두께는 특별히 한정되지 않지만, 바람직하게 10 ~ 200㎛의 범위이다.
단자 전극(6 및 8)의 재질도 특별히 한정되지 않지만, 통상적으로, Ni, Pd, Ag, Au, Cu, Pt, Rh, Ru, Ir 등의 적어도 1종, 또는 이것들의 합금을 이용할 수 있다. 통상적으로는 Cu, Cu 합금, Ni 또는 Ni 합금 등이나, Ag, Ag-Pd 합금, In-Ga 합금 등이 사용된다. 단자 전극(6 및 8)의 두께도 특별히 한정되지 않지만, 통상적으로 10 ~ 5O㎛ 정도이다. 한편, 단자 전극(6 및 8)에는 Ni 도금, Sn 도금이 순서 대로 더 행해져 있어도 된다.
적층 세라믹 캐패시터(2)의 형상과 사이즈는 목적과 용도에 따라 적절히 결정하면 된다. 적층 세라믹 캐패시터(2)가 직방체 형상인 경우에는, 통상적으로 세로 (0.2 ~ 5.7㎜)×가로 (0.1 ~ 5.O㎜)×두께 (0.1 ~ 3.2㎜) 정도이다.
이어서, 본 발명의 일 실시 형태로서의 적층 세라믹 캐패시터(2)의 제조 방법에 대하여 설명한다.
먼저, 도 1에 나타내는 유전체층(10 및 14)이 되는 유전체용 페이스트를 준비한다. 유전체용 페이스트는, 통상적으로 세라믹 분말과 유기 비히클(vehicle)을 혼련하여 얻은 유기용제계 페이스트, 또는 수계(水系) 페이스트로 구성된다. 본 실시 형태에서는, 이들 페이스트는 유기용제계 페이스트인 것이 바람직하다.
한편, 유기 비히클이란, 바인더를 유기용제 중에 용해시킨 것이다. 유기 비히클에 이용하는 바인더는 특별히 한정되지 않으며, 에틸셀룰로오스, 폴리비닐부티랄(polyvinyl butyral) 등의 통상적인 각종 바인더로부터 적절히 선택하면 된다.
또한, 도 1에 나타내는 내부 전극층(12)을 형성하기 위한 내부 전극용 페이스트는, 각종 도전성 금속이나 합금으로 이루어지는 도전재, 혹은 소성 후에 도전재가 되는 각종 산화물, 유기 금속 화합물, 수지산염(resinate) 등과, 상술한 유기 비히클을 혼련하여 조제한다. 한편, 내부 전극용 페이스트에는 필요에 따라 공재(共材)로서 세라믹 분말이 포함되어 있어도 된다. 공재는, 소성 과정에서 도전성 분말의 소결을 억제하는 작용을 발휘한다.
이어서, 상기의 유전체용 페이스트를 이용하여 도 2 내지 도 4에 나타내는 외측 그린 시트(14a1 ~ 14a4) 및 내측 그린 시트(10a)를, 예를 들어 닥터 블레이드(doctor blade)법 등으로 가요성 지지체 위에 도포한 후, 약 80℃, 10초의 조건에서 건조함으로써 각각 형성한다. 외측 그린 시트(14a1 ~ 14a4)는 소성 후에 도 1에 나타내는 외측 유전체층(14)이 되는 부분이고, 내측 그린 시트(10a)는 소성 후에 내측 유전체층(10)이 되는 부분이다. 이들 외측 그린 시트(14a1 ~ 14a4)와 내측 그린 시트(10a)는 동일한 유전체용 페이스트를 이용하여 형성되어도 되고, 상이한 유전체용 페이스트를 이용하여 형성되어도 된다.
한편, 도 4에는 한 쪽에 두 장의 외측 그린 시트(14a1, 14a2 또는 14a3, 14a4)만 도시되어 있지만, 보다 많은 수의 외측 그린 시트가 적층되어 있어도 된다. 또한, 내측 그린 시트(10a)의 경우에도 도시보다 많은 수의 그린 시트가 적층되어 있어도 된다.
내측 그린 시트(10a)의 각 표면에는 상기 내부 전극용 페이스트를 이용하여 스크린 인쇄 등에 의해 내부 전극 패턴(12a)이 형성된다. 도 3에 나타내는 바와 같이, 내부 전극 패턴(12a)이 형성된 내측 그린 시트(10a)는 교대로 적층되며, 최종적으로는, 도 4에 나타내는 바와 같이, 내측 그린 시트(10a)의 적층 방향의 상하에는 외측 그린 시트(14a1, 14a2, 14a3, 14a4)가 적층된다.
본 실시 형태에서는 도 2에 나타내는 바와 같이, 먼저, 동시에 형성되고 동일한 건조 조건에서 건조된 복수의 외측 그린 시트(14a1, 14a2, 14a3, 14a4) 중 하나 이상의 외측 그린 시트(14a1)만, 프레스 금형(25)의 아랫틀(20)의 표면(21)에 놓여진다. 아랫틀(20)에는 외측 그린 시트(14a1)를 흡착하기 위한 흡인 홀(22)이 형성되어 있다.
이 상태로 외측 그린 시트(14a1)만 더 건조시킨다. 예를 들어, 아랫틀(20)이 가(假)프레스 금형의 아랫틀이면, 프레스 시에는 약 40℃의 가열을 행하면서 프레스하므로, 이 아랫틀(20)에는 약 40℃의 가열을 행하기 위한 가열 장치가 구비되어 있다. 그래서, 이 가열 장치를 이용하여 외측 그린 시트(14a1)만, 예를 들어 약 40℃, 약 30초의 조건에서 건조시킨다. 한편, 외측 그린 시트(14a1)만 건조시키기 위한 온도나 시간은 적절히 변경하는 것이 가능하다. 이 건조 처리의 결과, 외측 그린 시트(14a1)의 접착력은 다른 것과 비교하여 5 ~ 80% 정도로 현저하게 저하된다.
이어서, 도 3에 나타내는 바와 같이, 건조된 외측 그린 시트(14a1) 위에 다른 외측 그린 시트(14a2)와, 그 밖의 도시가 생략된 외측 그린 시트를 적층시킨다. 그 위에 내부 전극 패턴(12a)이 형성된 내측 그린 시트(10a)를 적층시킨다. 적층은, 그린 시트를 한 층마다 아랫틀(20) 위로 이송하여 적층해도 되고, 다른 프레스 금형에서 복수매의 그린 시트를 적층시킨 적층체 유닛을, 이 아랫틀(20) 위로 이송하여 적층해도 된다.
양 방법 모두 아랫틀(20) 위에서 건조시킨 외측 그린 시트(14a1) 위에 도 3에 나타내는 바와 같이, 다른 외측 그린 시트(14a2) 및/또는 내측 그린 시트(10a) 등을 적층시킨다. 이들 다른 외측 그린 시트(14a2) 및/또는 내측 그린 시트(10a)는 아랫틀(20) 위에서 건조시킨 외측 그린 시트(14a1)와 비교하여 접착력이 강하다.
아랫틀(20) 및 윗틀(24)이 가프레스 금형인 경우에는, 가프레스 처리는 그린 시트가 복수매마다, 예를 들어 8 ~ 9장마다 행해진다. 가프레스 시에 아랫틀(20)에 대하여 윗틀(24)으로부터 적층체에 가해지는 가압력은 특별히 한정되지 않지만, 예를 들어 1 ~ 10kgf/㎠ 정도이다. 가프레스에서는 최종적으로 20 ~ 수천층의 그린 시트가 적층된다. 가프레스된 그린 시트 적층체는 이어서 동일한 프레스 금형으로 본(本)프레스된다. 혹은, 도 4에 나타내는 바와 같이, 가프레스가 종료된 그린 시트 적층체(4a)는 이어서 본프레스 금형(25a)의 아랫틀(20a) 위로 이송되어 놓여진다.
본프레스 금형(25a)에서는 아랫틀(20a)과 윗틀(20b)의 사이에서 적층체(4a)에 바람직하게는 10 ~ 30kgf/㎠의 가압력을 가한다. 이때의 가열 온도는 특별히 한정되지 않지만, 예를 들어 약 70℃이다.
본프레스 공정이 종료된 적층체(4a)는 그 후에 절단되어 그린 칩이 된다. 그 후, 그린 칩은 탈바인더 처리 및 소성 처리가 행해져 소결체 칩이 된다. 탈바인더 처리 및 소성 처리의 제 조건은 특별히 한정되지 않지만, 소성 온도로서는 예를 들어 1000 ~ 1400℃이다.
그 후, 소결체 칩에, 도 1에 나타내는 제1 및 제2 단자 전극(6 및 8)이 되는 전극 페이스트를 도포하고, 소부(燒付) 처리를 행한다. 소부 처리 시의 온도 조건 등은 특별히 한정되지 않는다.
본 실시 형태에 따른 방법에서는, 프레스 금형(25, 25a)의 아랫틀(20 또는 20a)에 접하는 적어도 한 장의 외측 그린 시트(14a1)의 접착력이, 다른 그린 시트(14a2, 10a, 14a3, 14a4)와 비교하여 약해져 있다. 따라서, 가압 후의 적층체(4a)에 있어서의 그린 시트 상호의 접착력은 충분하면서도, 프레스 금형(25, 25a)의 아랫틀(20, 20a)으로부터 가압 후의 적층체(4a)를 취출할 때에 적층체(4a)를 파손시키지 않고 매우 용이하게 취출할 수 있다.
한편, 본 실시 형태에서는, 도 4에 나타내는 적층체(4a)에 있어서의 윗틀(24a)과 접촉하는 외측 그린 시트(14a4)의 접착력은, 다른 그린 시트(14a2, 10a, 14a3)의 접착력과 동등하다. 그렇지만, 적층 방향의 상측에 위치하는 외측 그린 시트(14a4)는 윗틀(24a)에 부착되는 일이 적다. 이는, 예를 들어 도 3에 나타내는 바와 같이, 상측에 위치하는 그린 시트가, 그 하측에 간헐적으로 배치되는 내부 전극 패턴(12a)의 영향으로 표면이 요철이 되기 때문으로 생각된다. 요철 표면의 그린 시트는 윗틀(24, 24a)에 부착되기 어렵다.
종래에 문제가 되고 있던 것은 적층 방향의 가장 하측에 위치하는 외측 그린 시트(14a1)와 아랫틀(20 또는 20a)의 부착에 의한 불량이다. 그러나, 본 실시 형태에서는 아랫틀(20 또는 20a)에 접하는 적어도 한 장의 외측 그린 시트(14a1)의 접착력이, 다른 그린 시트(14a2, 10a, 14a3, 14a4)와 비교하여 약해져 있다. 따라서, 적층체(4a)를 파손시키지 않고 매우 용이하게 취출할 수 있다.
또한, 본 실시 형태의 방법에서는 박리 시트를 이용하지 않기 때문에, 재료의 낭비가 없으며, 환경 보전에도 기여한다. 또한, 박리 시트의 교환도 필요없기 때문에, 그린 시트 적층체의 가압의 자동화도 용이하다.
또한, 본 실시 형태에서는 단지 가장 하측에 위치하는 외측 그린 시트(14a1)를 아랫틀(20)에 접촉시켜 건조시키기만 하면 되므로, 종래의 공정을 큰 폭으로 변경하지 않고도 큰 효과를 얻을 수 있다.
제2 실시 형태
본 발명의 제2 실시 형태에서는, 도 2에 나타내는 프레스 금형(25)에 적층시키기 전에 가장 하측에 적층될 외측 그린 시트(14a1)만 미리 다른 그린 시트(14a2, 10a, 14a3, 14a4)와 비교하여 다른 조건에서 건조시킨다. 즉, 외측 그린 시트(14a1)의 접착력이, 다른 그린 시트(14a2, 10a, 14a3, 14a41)와 비교하여 약해지는 건조 조건에서 건조시킨다. 이와 같이 건조 조건을 다르게 함으로써도, 외측 그린 시트(14a1)의 접착력을 다른 그린 시트(14a2, l0a, 14a3, 14a4)와 비교하여 약하게 하는 것이 가능하다.
구체적으로, 외측 그린 시트(14a1)만 미리 다른 그린 시트(14a2, 10a, 14a3, 14a4)와 비교하여 높은 건조 온도 및/또는 긴 건조 시간으로 건조시킨다. 더 구체적으로, 유전체 페이스트의 건조를 약 90℃, 5초의 조건에서 행하여 그린 시트를 형성한다. 그 밖의 구성 및 작용 효과는 전술한 제1 실시 형태의 경우와 같다.
제3 실시 형태
본 발명의 제3 실시 형태에서는, 가장 하측에 적층될 외측 그린 시트(14a1)의 두께를 그 밖의 외측 그린 시트(14a2)의 두께와 비교하여 얇게 한다.
구체적으로, 외측 그린 시트(14a1)의 두께를 그 밖의 외측 그린 시트(14a2)의 두께와 비교하여 20 ~ 80% 정도로 얇게 한다. 보다 구체적으로, 외측 그린 시트(14a2)의 두께가 5 ~ 15㎛이면, 외측 그린 시트(14a1)의 두께를 1 ~ 12㎛로 한다. 시트를 얇게 형성하기 위해서는, 닥터 블레이드의 토출량을 변경하거나, 유전체 페이스트 도포시의 필름의 진행 속도를 빠르게 하면 된다.
이와 같이 동일한 외측 그린 시트에 있어서 두께를 다르게 함으로써도, 외측 그린 시트(14a1)의 접착력을 다른 그린 시트(14a2, 10a 14a3, 14a4)와 비교하여 약하게 하는 것이 가능하다. 그 밖의 구성 및 작용 효과는 전술한 제1 실시 형태의 경우와 같다. 또한, 시트의 두께가 얇기 때문에, 건조하기 쉽고 접착력 조정을 용이하게 행할 수 있다.
제4 실시 형태
본 발명의 제4 실시 형태에서는, 도 2에 나타내는 프레스 금형(25)에 적층시키기 전에 가장 하측에 적층될 외측 그린 시트(14a1)만 미리 다른 외측 그린 시트(14a2, 14a3, 14a4)와 비교하여 가소제량을 적게 한 페이스트로 형성되어 있다. 즉, 외측 그린 시트(14a1)의 접착력이, 다른 그린 시트(14a2, 10a, 14a3, 14a4)와 비교하여 약해지는 가소제량의 유전체 페이스트로 외측 그린 시트(14a1)를 형성한다. 이와 같이 가소제량을 다르게 함으로써도, 외측 그린 시트(14a1)의 접착력을 다른 그린 시트(14a2, 10a, 14a3, 14a4)와 비교하여 약하게 하는 것이 가능하다.
구체적으로, 외측 그린 시트(14a1)를 구성하는 유전체 페이스트에 포함되는 가소제량을 그 밖의 외측 그린 시트(14a2, 14a3, 14a4)와 비교하여 30 ~ 95%로 적게 한다. 가소제로서는, 예를 들어 끓는점이 384℃ 정도인 DOP(프탈산디옥틸), BBP(프탈산부틸벤질), DOA(아디핀산디옥틸) 등을 들 수 있다. 그 밖의 구성 및 작용 효과는 전술한 제1 실시 형태의 경우와 같다.
제5 실시 형태
본 발명의 제5 실시 형태에서는, 도 2에 나타내는 프레스 금형(25)에 적층시 키기 전에 가장 하측에 적층될 외측 그린 시트(14a1)만 미리 다른 외측 그린 시트(14a2, 14a3, 14a4)와 비교하여 가소제의 종류를 변화시킨 페이스트로 형성되어 있다. 즉, 외측 그린 시트(14a1)의 접착력이, 다른 그린 시트(14a2, 10a, 14a3, 14a4)와 비교하여 약해지는 가소제 종류의 유전체 페이스트로 외측 그린 시트(14a1)를 형성한다. 이와 같이 가소제의 종류를 다르게 함으로써도, 외측 그린 시트(14a1)의 접착력을 다른 그린 시트(14a2, 10a, 14a3, 14a4)와 비교하여 약하게 하는 것이 가능하다.
구체적으로, 외측 그린 시트(14a1)를 구성하는 유전체 페이스트에 포함되는 가소제의 종류를 BBP로 하고, 이에 대응하여 그 밖의 외측 그린 시트(14a2. 14a3, 14a4)를 구성하는 유전체 페이스트에 포함되는 가소제의 종류를 DOP로 한다. 혹은, 외측 그린 시트(14a1)를 구성하는 유전체 페이스트에 포함되는 가소제의 종류를 DBP(프탈산디부틸)로 하고, 이에 대응하여 그 밖의 외측 그린 시트(14a2, 14a3, 14a4)를 구성하는 유전체 페이스트에 포함되는 가소제의 종류를 DOP로 한다. 혹은, 외측 그린 시트(14a1)를 구성하는 유전체 페이스트에 포함되는 가소제의 종류를 DEP(프탈산디에틸)로 하고, 이에 대응하여 그 밖의 외측 그린 시트(14a2, 14a3, 14a4)를 구성하는 유전체 페이스트에 포함되는 가소제의 종류를 DOP로 한다. 그 밖의 구성 및 작용 효과는 전술한 제1 실시 형태의 경우와 같다.
제6 실시 형태
본 발명의 제6 실시 형태에서는, 도 2에 나타내는 프레스 금형(25)에 적층시키기 전에 가장 하층에 적층될 외측 그린 시트(14a1)만 미리 다른 외측 그린 시 트(14a2, 14a3, 14a4)와 비교하여 바인더 수지량을 적게 한 페이스트로 형성되어 있다. 즉, 외측 그린 시트(14a1)의 접착력이, 다른 그린 시트(14a2, 10a, 14a3,14a4)와 비교하여 약해지는 바인더 수지량의 유전체 페이스트로 외측 그린 시트(14a1)를 형성한다. 이와 같이 바인더 수지량을 다르게 함으로써도, 외측 그린 시트(14a1)의 접착력을 다른 그린 시트(14a2, 10a, 14a3, 14a4)와 비교하여 약하게 하는 것이 가능하다.
구체적으로, 외측 그린 시트(14a1)를 구성하는 유전체 페이스트에 포함되는 바인더의 양을 그 밖의 외측 그린 시트(14a2, 14a3, 14a4)와 비교하여 50 ~ 95%로 적게 한다. 바인더 수지로서는 예를 들어, 폴리비닐부티랄 수지, 폴리비닐아세탈 수지, 아크릴 수지 등을 들 수 있다. 그 밖의 구성 및 작용 효과는 전술한 제1 실시 형태의 경우와 같다.
제7 실시 형태
본 발명의 제7 실시 형태에서는, 도 2에 나타내는 프레스 금형(25)에 적층시키기 전에 가장 하측에 적층될 외측 그린 시트(14a1)만 미리 다른 외측 그린 시트(14a2, 14a3, 14a4)와 비교하여 바인더 수지의 Tg(글래스 전이 온도)를 높게 한 페이스트로 형성되어 있다. Tg를 높게 함으로써 시트의 접착력이 작아진다. 즉, 외측 그린 시트(14a1)의 접착력이, 다른 그린 시트(14a2, 10a,14a3, 14a4)와 비교하여 약해지는 Tg를 가지는 바인더 수지의 유전체 페이스트로 외측 그린 시트(14a1)를 형성한다. 이와 같이 가장 하측에 적층될 외측 그린 시트의 바인더 수지의 Tg를 높게 함으로써도, 외측 그린 시트(14a1)의 접착력을 다른 그린 시트(14a2, 10a, 14a3, 14a4)와 비교하여 약하게 하는 것이 가능하다.
구체적으로, 외측 그린 시트(14a1)를 구성하는 유전체 페이스트에 포함되는 바인더 수지의 Tg를 40 ~ 100℃로 하고, 이에 대응하여 그 밖의 외측 그린 시트(14a2, 14a3, 14a4)를 구성하는 유전체 페이스트에 포함되는 바인더 수지의 Tg를 외측 그린 시트(14a1)에 포함되는 바인더 수지의 Tg보다 1℃ 이상 낮게 한다. 수지의 주성분은 외측 및 내측 모두 동일해도 무방하다. 그 밖의 구성 및 작용 효과는 전술한 제1 실시 형태의 경우와 같다. 한편, 바인더 수지에 있어서의 Tg의 조정은 수지의 부티랄기의 수나 중합도 등에 의해 행해진다.
한편, 본 발명은 상술한 실시 형태로 한정되는 것은 아니며, 본 발명의 범위 내에서 다양하게 변경할 수 있다.
예를 들어, 본 발명의 방법은 적층 세라믹 캐패시터에 한정되지 않으며, 그 밖의 전자 부품에 적용하는 것이 가능하다.
이하, 본 발명을 보다 상세한 실시예에 근거하여 설명한다.
실시예
실시예 1
실시예 1은 상술한 제1 실시 형태에 대응하며, 도 2에 나타내는 바와 같이, 가요성 지지 시트로부터 박리된 두께 7㎛의 그린 시트(14a1)를 프레스 금형(25) 위에서 40℃, 30초의 조건에서 가열하고, 그 후에 도 3에 나타내는 그린 시트(14a2)를 30초보다 짧은 1초 간격으로 50장 적층하고 프레스 처리를 행하여 그린 시트 적층체를 얻었다.
이들 그린 시트(14a1, 14a2)에 포함되는 바인더 수지로서는 폴리비닐부티랄 수지가 이용되고, 글래스 전이 온도(Tg)는 하기의 표 1 및 표 2에 나타내는 바와 같이 67℃이며, 세라믹 분말 100중량부에 대한 수지량은 5.5중량%였다. 또한, 이들 그린 시트에 포함되는 가소제로서는 하기의 표 1 및 표 2에 나타내는 바와 같이 DOP를 이용하고, 가소제의 첨가량은 바인더 수지 100중량부에 대하여 45중량부였다.
도 3에 나타내는 아랫틀(20)의 표면(21)에 대한 그린 시트 적층체의 금형 부착을 확인한 결과 금형 부착은 없었다. 결과를 표 1에 나타낸다. 표 1에 있어서, 금형 부착이 없었던 그린 시트 적층체의 시료를 ○로 기재하였다. 또한, 금형 부착이 있는 경우에는 ×로 기재하였다. 한편, 금형 부착의 유무는 그린 시트 적층체의 질량을 m, 중력 가속도를 g로 하고, 금형으로부터 적층체를 들어 올릴 때 mg의 1.5배 이상의 힘을 가한 경우에 금형으로부터 완전히 박리되었는지 아닌지(=부착이 있는지 없는지)로 판단하였다.
최하층 시트
박리후 건조 박리전 건조 그린 시트 두께 가소제 수지 금형 부착
건조 온도 건조 시간 건조 온도 건조 시간 가소제량 가소제 종류 수지량 Tg
비교예 - - - - 7㎛ 45PHR DOP 5.5PHP 67℃ ×
실시예1 40℃ 30sec - - 7㎛ 45PHR DOP 5.5PHP 67℃
실시예2 70℃ 30min - - 7㎛ 45PHR DOP 5.5PHP 67℃
실시예3 - - 90℃ 5min 7㎛ 45PHR DOP 5.5PHP 67℃
실시예4 - - - - 4㎛ 45PHR DOP 5.5PHP 67℃
실시예5 - - - - 7㎛ 40PHR DOP 5.5PHP 67℃
실시예6 - - - - 7㎛ 45PHR BBP 5.5PHP 67℃
실시예7 - - - - 7㎛ 45PHR DOP 5.0PHP 67℃
실시예8 - - - - 7㎛ 45PHR DOP 5.5PHP 71℃
최하층 이외의 외장 시트
건조 박리전 건조 그린시트 두께 가소제 부티랄 수지
온도 시간 건조온도 건조시간 가소제량 가소제종류 수지량 중합도
- - - - 7㎛ 45PHR DOP 5.5PHP 67℃
실시예 2
표 1에 나타내는 바와 같이, 그린 시트(14a1)를 프레스 금형(25) 위에서 70℃, 30분의 조건에서 가열한 것 이외에는 실시예 1과 마찬가지로 하여 그린 시트 적층체를 얻었다. 그린 시트 적층체의 금형 부착을 확인한 결과 금형 부착은 없었다. 결과를 표 1에 나타낸다.
실시예 3
본 실시예는 상술한 제2 실시 형태에 대응하며, 도 2에 나타내는 프레스 금형(25)에 적층시키기 전에 가장 하측에 적층될 외측 그린 시트(14a1)만 미리 다른 그린 시트(14a2)와 비교하여 다른 조건에서 건조시켰다. 즉, 가요성 지지 시트로부터 박리되기 전의 상태에서 가장 하측에 적층될 외측 그린 시트(14a1)만 미리 90℃, 5분의 건조를 행하고, 그 밖의 그린 시트(14a2)에 대해서는 이와 같은 건조를 행하지 않았다.
그 후, 이들 그린 시트(14a1, 14a2)를 순차적으로 적층하고, 프레스 처리를 행하여 그린 시트 적층체를 얻었다. 그 밖의 조건은 실시예 1과 같다. 그린 시트 적층체의 금형 부착을 확인한 결과 금형 부착은 없었다. 결과를 표 1에 나타낸다.
실시예 4
본 실시예는 상술한 제3 실시 형태에 대응하며, 가장 하측에 적층될 외측 그린 시트(14a1)의 두께를 4㎛로 하여, 그 밖의 외측 그린 시트(14a2)의 두께 7㎛와 비교하여 얇게 하였다.
이들 그린 시트의 건조 조건은 같다. 그 후, 이들 그린 시트(14a1, 14a2)를 순차적으로 적층하고, 프레스 처리를 행하여 그린 시트 적층체를 얻었다. 그 밖의 조건은 실시예 1과 같다. 그린 시트 적층체의 금형 부착을 확인한 결과 금형 부착은 없었다. 결과를 표 1에 나타낸다.
실시예 5
본 실시예는 상술한 제4 실시 형태에 대응하며, 가장 하측에 적층될 외측 그린 시트(14a1)만 미리 다른 외측 그린 시트(14a2)와 비교하여 가소제량을 적게 한 페이스트로 형성하였다. 구체적으로, 외측 그린 시트(14a1)의 가소제량을 바인더 수지 100중량부에 대하여 40중량부로 하고, 그 밖의 외측 그린 시트(14a2)의 가소제량은 45중량부보다 적게 하였다.
이들 그린 시트(14a1, 14a2)의 건조 조건은 같다. 그 후, 이들 그린 시트(14a1, 14a2)를 순차적으로 적층하고, 프레스 처리를 행하여 그린 시트 적층체를 얻었다. 그 밖의 조건은 실시예 1과 같다. 그린 시트 적층체의 금형 부착을 확인한 결과 금형 부착은 없었다. 결과를 표 1에 나타낸다.
실시예 6
본 실시예는 상술한 제5 실시 형태에 대응하며, 외측 그린 시트(14a1)를 구성하는 유전체 페이스트에 포함되는 가소제의 종류를 BBP로 하고, 이에 대응하여 그 밖의 외측 그린 시트(14a2)를 구성하는 유전체 페이스트에 포함되는 가소제의 종류를 DOP로 하였다.
이들 그린 시트(14a1, 14a2)의 건조 조건은 같다. 그 후, 이들 그린 시트(14a1, 14a2)를 순차적으로 적층하고, 프레스 처리를 행하여 그린 시트 적층체를 얻었다. 그 밖의 조건은 실시예 1과 같다. 그린 시트 적층체의 금형 부착을 확인한 결과 금형 부착은 없었다. 결과를 표 1에 나타낸다.
실시예 7
본 실시예는 상술한 제6 실시 형태에 대응하며, 가장 하측에 적층될 외측 그린 시트(14a1)만 미리 다른 외측 그린 시트(14a2)와 비교하여 바인더 수지의 함유령을 적게 한 페이스트로 형성하였다. 즉, 그린 시트(14a1)에서는 바인더 수지의 함유량을 세라믹 분말 100중량부에 대하여 5.0중량부로 하고, 그린 시트(14a2)에서는 5.5중량부로 하였다.
이들 그린 시트(14a1, 14a2)의 건조 조건은 같다. 그 후, 이들 그린 시트(14a1, 14a2)를 순차적으로 적층하고, 프레스 처리를 행하여 그린 시트 적층체를 얻었다. 그 밖의 조건은 실시예 1과 같다. 그린 시트 적층체의 금형 부착을 확인한 결과 금형 부착은 없었다. 결과를 도 1에 나타낸다.
실시예 8
본 실시예는 상술한 제7 실시 형태에 대응하며, 가장 하측에 적층될 외측 그린 시트(14a1)만 미리 다른 외측 그린 시트(14a2)와 비교하여 바인더 수지의 Tg를 높게 한 페이스트로 형성하였다. 즉, 그린 시트(14a1)에서는 Tg가 71℃이고, 그린 시트(14a2)에서는 Tg가 67℃이다.
이들 그린 시트(14a1, 14a2)의 건조 조건은 같다. 그 후, 이들 그린 시트(14a1, 14a2)를 순차적으로 적층하고, 프레스 처리를 행하여 그린 시트 적층체를 얻었다. 그 밖의 조건은 실시예 1과 같다. 그린 시트 적층체의 금형 부착을 확인한 결과 금형 부착은 없었다. 결과를 표 1에 나타낸다.
비교예
그린 시트(14a1)를 미리 프레스 금형(25) 위에서 가열하지 않은 것 이외에는 실시예 1과 마찬가지로 하여 그린 시트(14a1 및 14a2)를 순차적으로 프레스 금형(25) 위에 적층하고, 프레스 처리를 행하여 그린 시트 적층체를 얻었다. 그린 시트 적층체의 금형 부착을 확인한 결과 금형 부착이 관찰되었다. 결과를 표 1에 나타낸다.
도 1은 본 발명의 일 실시 형태에 따른 방법에 의해 제조되는 적층 세라믹 캐패시터의 개략적인 단면도이다.
도 2는 도 1에 나타내는 적층 세라믹 캐패시터의 제조 과정을 나타내는 제1 그린 시트의 주요부 단면도이다.
도 3은 도 2 이후의 공정을 나타내는 주요부의 단면도이다.
도 4는 도 3 이후의 공정을 나타내는 주요부의 단면도이다.

Claims (9)

  1. 적층체를 구성하는 복수의 그린 시트 중에서 프레스 금형에 접하는 적어도 한 장의 제1 그린 시트의 접착력을, 상기 제1 그린 시트와 함께 적층되는 다른 제2 그린 시트와 비교하여 약하게 하는 공정과,
    상기 프레스 금형 위에서 상기 적층체를 가압하는 공정과,
    가압 후의 상기 적층체를 상기 프레스 금형으로부터 취출하는 공정을 가지는 적층형 전자 부품의 제조 방법.
  2. 제1항에 있어서,
    상기 제1 그린 시트의 건조 조건을 상기 제2 그린 시트와 다르게 하는 적층형 전자 부품의 제조 방법.
  3. 제2항에 있어서,
    상기 제1 그린 시트를 상기 프레스 금형에 접촉시킨 상태로 가열하여 건조시키고, 그 후에 상기 제2 그린 시트를 적층하는 적층형 전자 부품의 제조 방법.
  4. 제2항에 있어서,
    상기 프레스 금형에 적층시키기 전에 상기 제1 그린 시트와 제2 그린 시트를 서로 다른 조건에서 건조시키는 적층형 전자 부품의 제조 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 제1 그린 시트의 두께를 상기 제2 그린 시트의 두께와 비교하여 얇게 하는 적층형 전자 부품의 제조 방법.
  6. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 제1 그린 시트에 포함되는 가소제량을 상기 제2 그린 시트에 포함되는 가소제량과 비교하여 적게 하는 적층형 전자 부품의 제조 방법.
  7. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 제1 그린 시트에 포함되는 가소제의 종류를 상기 제2 그린 시트에 포함되는 가소제의 종류와 다르게 하는 적층형 전자 부품의 제조방법.
  8. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 제1 그린 시트에 포함되는 수지량을 상기 제2 그린 시트에 포함되는 수지량과 비교하여 적게 하는 적층형 전자 부품의 제조 방법.
  9. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 제1 그린 시트에 포함되는 수지의 글래스 전이 온도를 상기 제2 그린 시트에 포함되는 수지의 글래스 전이 온도보다 높게 하는 적층형 전자 부품의 제조 방법.
KR1020090015761A 2008-02-25 2009-02-25 적층형 전자 부품의 제조 방법 KR20090091674A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008043472A JP4600490B2 (ja) 2008-02-25 2008-02-25 積層型電子部品の製造方法
JPJP-P-2008-043472 2008-02-25

Publications (1)

Publication Number Publication Date
KR20090091674A true KR20090091674A (ko) 2009-08-28

Family

ID=40997153

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090015761A KR20090091674A (ko) 2008-02-25 2009-02-25 적층형 전자 부품의 제조 방법

Country Status (4)

Country Link
US (1) US20090211687A1 (ko)
JP (1) JP4600490B2 (ko)
KR (1) KR20090091674A (ko)
CN (1) CN101521113B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200078083A (ko) * 2018-12-21 2020-07-01 삼성전기주식회사 커패시터 부품

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5929511B2 (ja) * 2011-09-05 2016-06-08 株式会社村田製作所 積層セラミック電子部品の製造方法
JP2015023262A (ja) * 2013-07-24 2015-02-02 株式会社村田製作所 積層セラミック電子部品の製造方法
JP6340576B2 (ja) * 2013-11-08 2018-06-13 パナソニックIpマネジメント株式会社 積層部品の製造方法
US20170057880A1 (en) * 2014-05-07 2017-03-02 Morgan Advanced Ceramics, Inc. Method for manufacturing large ceramic co-fired articles
KR102059441B1 (ko) * 2017-01-02 2019-12-27 삼성전기주식회사 커패시터 부품

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4301580A (en) * 1977-04-16 1981-11-24 Wallace Clarence L Manufacture of multi-layered electrical assemblies
JPH02252225A (ja) * 1989-03-27 1990-10-11 Matsushita Electric Ind Co Ltd セラミックグリーンシートの積層方法
JP2704562B2 (ja) * 1990-07-19 1998-01-26 株式会社村田製作所 積層セラミックコンデンサの製造方法
JP3551309B2 (ja) * 2000-12-11 2004-08-04 Tdk株式会社 積層セラミック電子部品の製造方法
TW558727B (en) * 2001-09-19 2003-10-21 Matsushita Electric Ind Co Ltd Manufacturing method of ceramic electronic components and its manufacturing equipment
JP3948238B2 (ja) * 2001-10-12 2007-07-25 株式会社村田製作所 積層型電子部品の製造方法
CN1781170A (zh) * 2003-03-31 2006-05-31 Tdk株式会社 多层陶瓷电子元件的制造方法
JP2005159055A (ja) * 2003-11-26 2005-06-16 Kyocera Corp 積層セラミック電子部品の製造方法
JP4849846B2 (ja) * 2004-08-23 2012-01-11 京セラ株式会社 電子部品の製造方法
JP2006237266A (ja) * 2005-02-24 2006-09-07 Kyocera Corp 電子部品の製造方法
JP4788434B2 (ja) * 2006-03-27 2011-10-05 Tdk株式会社 積層型セラミック電子部品の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200078083A (ko) * 2018-12-21 2020-07-01 삼성전기주식회사 커패시터 부품
US11875945B2 (en) 2018-12-21 2024-01-16 Samsung Electro-Mechanics Co., Ltd. Capacitor component including connection portion between external electrode and body

Also Published As

Publication number Publication date
JP4600490B2 (ja) 2010-12-15
JP2009200439A (ja) 2009-09-03
US20090211687A1 (en) 2009-08-27
CN101521113B (zh) 2013-05-01
CN101521113A (zh) 2009-09-02

Similar Documents

Publication Publication Date Title
KR20090091674A (ko) 적층형 전자 부품의 제조 방법
US6704191B2 (en) Multilayer ceramic electronic components and methods for manufacturing the same
JP5423977B2 (ja) 積層セラミック電子部品の製造方法
KR20130065199A (ko) 외부 전극용 도전성 페이스트, 이를 이용한 적층 세라믹 전자부품 및 이의 제조방법
US7799409B2 (en) Ceramic green sheet structure and method for manufacturing laminated ceramic electronic component
JP4359914B2 (ja) 積層型電子部品およびその製法
WO2003036667A1 (fr) Procede de fabrication de composant electronique en ceramique multicouche
JP4074353B2 (ja) セラミック多層支持体の製造法
US6602370B1 (en) Method of manufacturing ceramic electronic components
JP2003031948A (ja) セラミック多層基板の製造方法
JP3669404B2 (ja) 多層セラミック基板の製造方法
JP4702972B2 (ja) 積層型電子部品およびその製法
JPH06244050A (ja) 積層セラミックコンデンサ及びその積層グリーン体の製造方法
JP4275914B2 (ja) 積層型電子部品の製法
KR100694922B1 (ko) 세라믹 전자 부품 및 세라믹 전자 부품의 제조 방법
JP3521774B2 (ja) 積層セラミックコンデンサの製造方法
JP4788484B2 (ja) セラミック積層体の製造方法
JPH0864461A (ja) 積層セラミック電子部品の製造方法
JP4289054B2 (ja) 積層セラミック電子部品の製造方法
JP2001102240A (ja) 積層セラミック電子部品の製造方法
JP4539148B2 (ja) 積層セラミック電子部品の製造方法
JP2000223354A (ja) セラミック電子部品及びその製造方法
JPH0391216A (ja) 積層セラミックコンデンサおよびその製造方法
JPH04206808A (ja) セラミックス積層体の製造方法
JPH08236392A (ja) 積層セラミック電子部品の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application