KR20090080869A - 커스프 자기장을 이용한 반도체 단결정 제조장치 및 방법 - Google Patents

커스프 자기장을 이용한 반도체 단결정 제조장치 및 방법 Download PDF

Info

Publication number
KR20090080869A
KR20090080869A KR1020080006870A KR20080006870A KR20090080869A KR 20090080869 A KR20090080869 A KR 20090080869A KR 1020080006870 A KR1020080006870 A KR 1020080006870A KR 20080006870 A KR20080006870 A KR 20080006870A KR 20090080869 A KR20090080869 A KR 20090080869A
Authority
KR
South Korea
Prior art keywords
magnetic field
single crystal
cusp magnetic
semiconductor single
semiconductor
Prior art date
Application number
KR1020080006870A
Other languages
English (en)
Other versions
KR100946558B1 (ko
Inventor
곽만석
Original Assignee
주식회사 실트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실트론 filed Critical 주식회사 실트론
Priority to KR1020080006870A priority Critical patent/KR100946558B1/ko
Publication of KR20090080869A publication Critical patent/KR20090080869A/ko
Application granted granted Critical
Publication of KR100946558B1 publication Critical patent/KR100946558B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/10—Crucibles or containers for supporting the melt
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 커스프 자기장을 이용한 반도체 단결정 제조 장치 및 방법을 개시한다. 본 발명에 따른 반도체단결정 제조 장치는, 반도체 융액을 수용하는 석영도가니; 상기 석영도가니 측벽 주위에 설치된 히터; 상기 석영도가니에 수용된 반도체 융액으로부터 단결정을 인상하는 단결정 인상수단; 및 숄더(shoulder) 공정에서는 대칭적 커스프 자기장을, 바디(body) 공정 이후부터는 비대칭적 커스프 자기장을 인가하는 자기장 인가수단;을 포함하는 것을 특징으로 한다.
본 발명에 따르면, 숄더 공정에서는 대칭적 커스프 자기장을, 바디 공정에서는 비대칭적 커스프 자기장을 2원화하여 사용함으로써 숄더 공정이 진행되는 과정에서 단결정 내에 다결정이 발생하는 현상을 억제할 수 있다. 이에 따라, 단결정 생산 시간을 감소시켜 생산성 향상에 기여할 수 있다.
커스프 자기장, 비대칭적 자기장, 다결정 발생, 숄더 공정, 바디 공정

Description

커스프 자기장을 이용한 반도체 단결정 제조장치 및 방법{Apparatus for manufacturing semiconductor single crystal using CUSP magnetic field and Method using the same}
본 발명은 반도체 단결정 제조장치 및 방법에 관한 것으로서, 보다 상세하게는 쵸크랄스키(Czochralsky, 이하 CZ라 함)법을 이용한 반도체 단결정 제조 시 커스프 자기장을 인가하여 숄더(shoulder) 공정에서 다결정의 발생을 방지할 수 있는 반도체 단결정 제조장치 및 방법에 관한 것이다.
반도체 기판의 주소재인 실리콘 단결정의 대구경화가 진행되면서 실리콘 단결정은 주로 CZ법에 의해 생산되고 있다. CZ법은 석영도가니에 다결정 실리콘을 충진하고 발열체로 열을 가해 용융시킨 후 종자 단결정을 융액에 접촉시킨 후 서서히 끌어올리며 응고시켜 단결정을 성장시키는 방법이다. CZ 단결정 성장법은 대구경의 실리콘 단결정을 제조하는데 유리하나, 석영도가니와 실리콘 융액과의 접촉 반응에 의해 SiOx가 융액 내로 용출되어 나와 고액계면을 거쳐 실리콘 단결정 내로 산소가 주입되는 단점이 있다.
실리콘 단결정에 혼입된 산소원자는 웨이퍼 가공 후에도 잔류하여 웨이퍼의 특성에 영향을 준다. 웨이퍼에 잔류하는 산소는 웨이퍼의 열처리 가공 시 산소 석출물을 형성하여 반도체 내에 존재하는 불순물과 결합하는 게더링 사이트(Gettering site)로 작용하는 긍정적인 효과가 있다. 하지만 웨이퍼 내에 적정 수준 이상의 산소가 존재하면 결정 결함인 전위루프, 적층 결함 등을 발생시키는 소스로 작용함으로써 반도체 디바이스의 제조 수율을 열화시키는 요인이 된다. 따라서 웨이퍼 내의 산소농도는 최종 반도체 디바이스 제품에 따라 결정되어 적정 수준을 유지해야 한다.
단결정 내의 산소원자 농도를 적절하게 유지하기 위한 방법으로는, 종결정의 회전속도, 석영도가니의 회전속도, 불활성 가스의 공급량, 챔버 압력 등의 공정 파라미터를 최적화하는 방법, 핫 존(hot zone)에 설치된 내부 단열재의 형상이나 구조를 변경하는 방법, 단결정 성장 시 실리콘 융액에 자기장을 인가하는 방법 등이 있다. 이러한 방법들 중 실리콘 융액에 자기장을 인가하는 방법이 산소농도의 제어가 비교적 용이한 것으로 알려져 주목을 받고 있다.
CZ 단결정 성장법에서 이용하는 자기장은 자기력선의 분포에 따라 크게 커스프(CUSP) 자기장, 수평 자기장 및 수직 자기장으로 구분된다. 이중 커스프 자기장은 석영도가니 둘레에 환형의 상부 코일과 하부 코일을 설치하고 상부 코일과 하부 코일에 서로 반대 방향(또는 다른 극성)의 전류를 공급하여 형성한다. 커스프 자기장의 분포는 각 코일에 인가하는 전류의 세기, 상부 코일과 하부 코일의 권선 수, 상부 코일과 하부 코일의 위치 등을 조절하여 다양한 형태로 제어할 수 있다.
한편 반도체 디바이스의 고집적화에 따라 제조 업체에서 요구하는 웨이퍼의 품질 수준이 향상되고 있다. 주요 품질특성 인자인 산소농도는 요구 범위의 폭이 좁아지고, 산소농도 또한 과거에 비해 크게 낮아졌으며 단결정 결함 역시 존재하지 않는 웨이퍼를 요구하고 있다.
대한민국 공개 특허공보 10-2007-0013843는 CZ법에 의한 실리콘 단결정 성장 시 커스프 자기장을 인가하되, ZGP(Zero Gauss Plane)를 기준으로 상부 자기장과 하부 자기장의 비율 및 세기를 조절하여 ZGP가 실리콘 융액 표면의 상부에 위치하도록 함으로써 다양하게 요구되는 실리콘 단결정의 산소농도 수준을 단결정의 길이 방향을 따라 균일하게 제어할 수 있는 실리콘 단결정 제조 방법을 개시하고 있다. 여기서, ZGP는 커스프 자기장이 형성된 공간에서 자기장의 수직 성분이 0이 되는 지점이 이루는 면을 말한다. 또한 대한민국 공개특허 공보 10-2007-0102675는 비대칭적 커스프 자기장을 이용한 CZ 단결정 성장법에서 상부와 하부 코일에 공급되는 전원을 단결정 성장 중에 가변적으로 변화시켜 실리콘 융액과 단결정 사이의 계면 형성을 제어함으로써 단결정 내의 결함 분포를 원하는 형태로 조절할 수 있는 실리콘 단결정 제조 방법을 개시하고 있다.
한편 CZ 단결정 성장법에서 실리콘 융액에 비대칭적 커스프 자기장을 인가하는 시점은 다소 차이가 있으나 대개 고체 상의 다결정 실리콘을 용융시킨 후 융액 내의 기포를 제거하는 안정화(stabilization) 단계에서 인가한다. 그 이후 동일한 자기장을 단결정 성장이 종료되는 테일링(tailing) 공정까지 인가한다. 여기서, 테일링 공정이라 함은 단결정 인상 속도를 크게 증가시켜 삼각뿔 형태로 지름을 감소시키며 실리콘 융액으로부터 단결정을 분리시키는 공정을 말한다.
그런데 위와 같이 커스프 자기장을 인가하면 단결정의 직경을 원하는 크기로 가로 성장시키는 숄더 공정(또는 콘 공정이라 칭함)에서 다결정이 발생하는 문제점이 있다. 다결정이 발생하면 종자 단결정을 실리콘 융액에 다시 침지시켜 녹인 후 안정화 공정부터 다시 시작해야 하는데, 이런 경우 단결정 생산 시간이 증가하여 단결정 제조 수율이 감소하게 된다.
따라서 본 발명은 상술한 종래기술의 문제점을 해결하기 위하여 창안된 것으로서, 산소 농도 및 결정 결함 제어를 위해 비대칭적 커스프 자기장을 사용하여 CZ법으로 단결정을 성장시키는데 있어서 숄더 공정에서 다결정 발생을 방지할 수 있는 반도체 단결정 제조 장치 및 방법을 제공하는데 그 목적이 있다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 커스프 자기장을 이용한 반도체 단결정 제조 장치는, 반도체 융액을 수용하는 석영도가니; 상기 석영도가니 측벽 주위에 설치된 히터; 상기 석영도가니에 수용된 반도체 융액으로부터 단결정을 인상하는 단결정 인상수단; 및 숄더 공정에서는 대칭적 커스프 자기장을, 바디 공정 이후부터는 비대칭적 커스프 자기장을 인가하는 자기장 인가수단;을 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 자기장 인가수단은, 커스프 자기장 생성을 위해 상기 석영도가니의 둘레에 설치된 상부 코일과 하부 코일을 포함하고, 숄더 공정이 진행되는 동안에는 상부 코일 및 하부 코일에 동일한 크기를 갖는 반대 극성의 전류를 인가하고 바디 공정 이후에는 반대 극성을 갖되 상부 코일보다 하부 코일에 더 큰 전류를 인가하는 전류 제어 수단을 포함한다.
바람직하게, 상기 전류 제어 수단은 하부 코일과 상부 코일에 인가되는 전류의 비를 RI(=Iupper/Ilower)라 할 때 바디 공정이 시작되면 RI 값을 1부터 미리 정해진 목표값(1보다 큼)까지 연속적 또는단속적으로 증가시킨다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 커스프 자기장을 이용한반도체 단결정 제조 방법은, 석영도가니에 수용된 반도체 융액으로부터 반도체 단결정을 인상하는CZ법을 이용한 반도체 단결정 제조 방법으로서, 숄더 공정이 진행되는 동안에는 대칭적 커스프 자기장을, 바디 공정 이후부터는 비대칭적 커스프 자기장을 인가하는 것을 특징으로 한다.
바람직하게, 상기 비대칭적 커스프 자기장은 ZGP를 기준으로 상부의 자기장 세기보다 하부의 자기장 세기가 큰 자장 분포를 갖는다.
바람직하게, 하부 코일과 상부 코일에 인가되는 전류의 비를 RI(=Iupper/Ilower)라 할 때 바디 공정이 시작되면 RI 값을 1부터 타겟 목표값(1보다 큼)까지 연속적 또는단속적으로 증가시킨다.
본 발명에 따르면, 숄더 공정에서는 대칭적 커스프 자기장을, 바디 공정에서는 비대칭적 커스프 자기장을 2원화하여 사용함으로써 숄더 공정이 진행되는 과정 에서 단결정 내에 다결정이 발생되는 현상을 억제할 수 있다. 이에 따라, 단결정 생산 시간을 감소시켜 생산성 향상에 기여할 수 있다.
이하 첨부된 도면을 참조로 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
도 1은 본 발명의 실시예에 따른 커스프 자기장을 이용한 반도체 단결정 제조 장치의 개략적인 구성을 나타낸 장치 단면도이다.
도 1을 참조하면, 본 발명에 따른 커스프 자기장을 이용한 반도체 단결정 제조 장치는, 고온으로 용융된 반도체 융액(M)이 수용되는 석영도가니(10); 상기 석영도가니(10)의 외주면을 감싸며, 석영도가니(10)를 일정한 형태로 지지하는 도가니 하우징(20); 상기 도가니 하우징(20) 하단에 설치되어 하우징(20)과 함께 도가니(10)를 회전시키는 도가니 회전수단(30); 상기 도가니 하우징(20)의 측벽으로부터 소정 거리 이격되어 도가니(10)를 가열하는 히터(40); 상기히터(40)의 외곽에 설치되어 히터(40)로부터 발생되는 열이 외부로 유출되는 것을 방지하는 단열수단(50); 단결정 종자를 이용하여 상기 석영도가니(10)에 수용된 반도체 융액(M)으로부터 단결정 잉곳을 인상하는 단결정 인상수단(60); 및 단결정 인상수단(60)에 의해 인상되는 단결정 잉곳의 외주면으로부터 소정 거리 이격되어 단결정 잉곳으로부터 방출되는 열을 반사하는 열실드 수단(70);을 포함한다.
상술한 구성 요소들은 본 발명이 속한 기술 분야에서 잘 알려진 CZ법을 이용한 반도체 단결정 제조 장치의 통상적인 구성요소이므로 각 구성 요소에 대한 상세한 설명은 생략하기로 한다. 상기 반도체 융액(M)은 다결정 실리콘을 용융시킨 실리콘 융액일 수 있는데, 본 발명은 반도체 융액의 종류에 의해 한정되지 않는다. 따라서 본 발명은 CZ법에 의해 성장시킬 수 있다고 알려진 어떠한 종류의 반도체 단결정 성장에도 적용이 가능하다.
본 발명에 따른 반도체단결정 제조 장치는, 상술한 구성요소에 더하여 석영도가니(10)에 커스프 자기장을 인가하는 자기장 인가수단(80)을 더 포함한다.
상기 자기장 인가수단(80)은 석영도가니(10) 둘레에 설치된 상부 코일(80a) 및 하부 코일(80b)과, 상기 상부 코일(80a) 및 하부 코일(80b)에 인가되는 전류의 크기를 제어하는 전류 제어 수단(80c)을 포함한다.
상기 상부 코일(80a) 및 하부 코일(80b)은 단결정 인상수단(60)에 의해 인상되는 단결정의 결정 축과 동축적으로 설치된다. 상기 상부 코일(80a) 및 하부 코일(80b)의 위치와 코일 간의 이격 거리는 제어하고자 하는 ZGP의 위치에 따라 달라진다. 상기 상부 코일(80a) 및 하부 코일(80b)은 동일한 권선 수를 가진다.
상기 전류 제어 수단(80c)은 단결정의 숄더 공정이 진행되는 동안에는 상부 코일(80a) 및 하부 코일(80b)에 방향이 다른(즉, 극성이 다른) 동일 크기의 전류를 인가한다. 그러면 석영도가니(10)에 수용된 반도체 융액(M)에는 도 2에 도시된 바와 같이 대칭적 커스프 자기장이 인가된다. 대칭적 커스프 자기장은 ZGP를 기준으로 상부 자기장과 하부 자기장 세기가 동일한 자기장을 말하며, ZGP는 수평면의 형태를 가진다.
또한, 상기 전류 제어 수단(80c)은 단결정의 숄더 공정이 종료된 후 바디 공정이 시작되면 전류의 방향은 그대로 유지시키면서 하부 코일(80b)의 전류 크기를 상부 코일(80a)의 전류 크기보다 상대적으로 증가시킨다. 즉 하부 코일(80b)과 상부 코일(80a)에 인가되는 전류의 크기 비율을 RI(=Iupper/Ilower)라 할 때, RI 값을 1부터 1보다 큰 타겟 목표 값까지 증가시킨다. 이 때, RI는 1로부터 목표 값까지 급격하게 증가시키기 보다는 RI를 목표 값까지 연속적으로 증가시키거나 몇 단계의 스텝을 두어 단속적으로 증가시킨다. RI 값이 1보다 커지면, 석영도가니(10)에 수용된 반도체 융액(M)에는 도 3에 도시된 바와 같이 ZGP가 위로 볼록한 형태를 가지는 비대칭적 커스프 자기장이 인가된다. RI 값은 단결정 바디부의 전체 길이 L을 기준으로 단결정의 바디부가 0.0 ~ 0.2L 길이로 성장될 때까지 미리 설정한 목표 값까지 증가시킨다. RI의 목표 값은 1.0 ~ 2.0 의 범위를 가질 수 있는데, 구체적인 값은 요구되는 단결정 내의 산소 농도 및 결함 농도 수준에 따라 결정된다.
단결정 바디부의 0.07L 지점부터 프라임 단결정으로 배정되기 때문에 이 위 치부터는 산소농도가 원하는 수준으로 제어되어야 한다. 이를 위해 RI 값을 증가 시키는 시점을 바디부가 시작되는 지점으로 정하고, 반도체 융액의 대류 변화를 최소화 하기위해 0.2L까지 단계적으로 증가시킨다. 그리고, RI 값이 1.0 인 경우, 석영도가니에서 용출되는 산소 원자의 양이 가장 크므로 RI 값은 1.0보다 크게 해야 하고 RI값이 증가하면서 용출되는 산소 원자가 감소하게 되는데, RI 값이 2.0 이상이 되면 산소 원자의 감소 효과가 반감된다.
비대칭적 커스프 자기장은 대칭적 자기장에 비해 단결정 내로 산소 원자가 유입되는 량을 감소시킬 수 있다. 숄더 공정에서는 대칭적 자기장이 사용되므로 바디 공정에서 성장되는 단결정 보다 상대적으로 단결정 내의 산소농도가 높다. 단결정 내의 산소 원자가 높으면 다결정 발생의 원인으로 알려진 전위(dislocation)의 전파 속도를 감소시킬 수 있다. 이에 따라, 숄더 공정이 진행되는 과정에서 단결정 내에 다결정이 발생되는 현상을 억제할 수 있다. 한편 바디 공정 이후부터는 비대칭적 자기장이 사용되므로 단결정 내의 산소 농도와 결함 농도를 적절한 레벨로 제어할 수 있다.
그러면, 이하에서는 상술한 본 발명에 따른 반도체 단결정 제조 장치를 이용하여 실리콘 단결정을 제조하는 과정을 도 1 ~ 3을 참조하여 개략적으로 설명한다.
먼저, 제조하고자 하는 실리콘 단결정의 제원에 맞도록 석영도가니(10)에 다결정 실리콘을 투입한다. 그런 다음, 히터(40)를 가동시켜 다결정 실리콘을 용융시킨다. 단결정 실리콘이 용융된 후 일정 시간이 경과하여 실리콘 융액(M) 내의 기포가 완전히 제거되면, 자기장 인가수단(80)을 이용하여 대칭적커스프 자기장을 석영 도가니(10)에 인가한다(도 2 참조). 경우에 따라, 단결정 실리콘의 용융이 완료된 직후부터 대칭적 커스프 자기장을 인가하여도 무방하다. 이런 상태에서, 회전수단(30)을 이용하여 석영도가니(10)를 일정한 방향으로 회전시킨다. 그런 다음, 일정한 시간이 경과하여 실리콘 융액(M)의 대류가 안정화되면, 단결정 인상수단(60)을 제어하여 단결정 종자를 실리콘 융액(M)에 침지시킨 후 석영도가니(10)와 반대 방향으로 회전시키면서 상부로 서서히 인상시켜 숄더 공정을 진행한다. 숄더 공정에서 실리콘 단결정의 지름이 원하는 크기까지 커지면, 바디 공정으로 전환한다.
바디 공정이 시작되면, 미리 정한목표 값이 될 때까지 RI 값을 증가시키면서 일정한 지름을 갖는 실리콘단결정의 바디부를 성장시킨다. RI 값은 단결정 바디부의 총길이 L을 기준으로 단결정의 바디부가 0 ~ 0.2L이 되기 전까지 목표 값으로 증가시킨다. RI 값이 목표 값에 도달되면 바디 공정이 종료될때까지 RI 값을 일정하게 유지시킨다. RI 값이 1보다 커지면 석영도가니(10)에는 비대칭적 커스프 자기장이 인가된다(도 3 참조). 이에 따라 실리콘 단결정 내에 유입되는 산소 농도와 결함 농도를 적절한 레벨로 제어할 수 있다. 실리콘 단결정의 바디부 성장이 완료되면, 비대칭적 커스프 자기장의 인가 상태를 유지하면서 테일링 공정을 진행하여 실리콘 단결정 성장을 완료한다.
<실험 예>
이하에서는 실험 예를 통하여 본 발명을 보다 구체적으로 설명하기로 한다. 이하의 실험 예는 본 발명에 대한 이해를 돕기 위한 목적에서 기술하는 것이며, 본 발명이 실험 예에 기재된 용어나 실험 조건 등에 의해 한정되는 것으로 해석되어서 는 안 된다.
도 4는 실리콘 단결정을 성장시킬 때 커스프자기장을 형성하기 위해 상부 코일과 하부 코일에 인가한 전류의 비율인 RI의 변화 프로파일을 실시예와 비교예에 대해 각각 나타낸 그래프이다.
실시예에서는, 숄더 공정에서 RI 값을 1로 유지하고, 바디 공정이 시작되면 실리콘 단결정의 바디부가 200mm가 될 때까지 RI 값을 1로부터 1.3까지 서서히 증가시킨 후실리콘 단결정의 바디부가 1000mm가 될 때까지 RI 값을 그대로 유지하였다.
비교예에서는, 숄더 공정과 바디 공정 전체에 걸쳐 RI 값을 1로 일정하게 유지시키면서 실시예와 동일한 길이로 실리콘 단결정의 바디부를 성장시켰다.
도 5는 실시예와 비교예에 따른 공정 조건으로 다수의 실리콘 단결정을 성장시켰을 때 숄더 공정에서 단결정이 발생한 빈도를 측정하여 나타낸 그래프이다.
도 5를 참조하면, 실시예에 따른 공정 조건으로 실리콘 단결정을 성장시킨 경우가 비교예에 따른 공정 조건으로 실리콘 단결정을 성장시킨 경우에 비해 숄더 공정에서 단결정이 발생하는 빈도가 현저하게 낮다는 것을 확인할수 있다.
이상과 같이, 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.
본 명세서에 첨부되는 다음의 도면들은 본 발명의 바람직한 실시예를 예시하는 것이며, 전술된 발명의 상세한 설명과 함께 본 발명의 기술사상을 더욱 이해시키는 역할을 하는 것이므로, 본 발명은 그러한 도면에 기재된 사항에만 한정되어 해석되지 않아야 한다.
도 1은 본 발명의 실시예에 따른 커스프 자기장을 이용한 반도체 단결정 제조 장치의 개략적인 구성을 도시한 장치 단면도이다.
도 2는 본 발명에 따른 반도체 단결정 성장 시 숄더 공정에서 형성하는 대칭적 커스프 자기장을 도시한 도면이다.
도 3은 본 발명에 따른 반도체 단결정 성장 시 바디 공정에서 형성하는 비대칭적 커스프 자기장을 도시한 도면이다.
도 4는 실리콘 단결정을 성장시킬 때 커스프 자기장을 형성하기 위해 상부 코일과 하부 코일에 인가한 전류의 비율인 RI의 변화 프로파일을 실시예와 비교예에 대해 각각 나타낸 그래프이다.
도 5는 실시예와 비교예에 따른 공정 조건으로 다수의 실리콘 단결정을 성장시켰을 때 숄더 공정에서 단결정이 발생한 빈도를 측정하여 나타낸 그래프이다.
<도면의 주요 참조 번호>
석영도가니: 10 도가니 하우징: 20
도가니 회전수단: 30 히터: 40
단열수단: 50 단결정 인상수단: 60
열실드 수단: 70 자기장 인가수단: 80
ZGP: Zero Gauss Plane

Claims (8)

  1. 반도체 융액을 수용하는 석영도가니;
    상기 석영도가니 측벽 주위에 설치된 히터; 상기 석영도가니에 수용된 반도체 융액으로부터 단결정을 인상하는 단결정 인상수단; 및
    숄더 공정에서는 대칭적 커스프 자기장을, 바디 공정 이후부터는 비대칭적 커스프 자기장을 인가하는 자기장 인가수단;을 포함하는 것을 특징으로 하는 커스프 자기장을 이용한 반도체 단결정 제조 장치.
  2. 제1항에 있어서,
    상기 자기장 인가수단은,
    커스프 자기장 생성을 위해 상기 석영도가니의 둘레에 설치된 상부 코일과 하부 코일을 포함하고,
    숄더 공정이 진행되는 동안에는 상부 코일 및 하부 코일에 동일한 크기를 갖는 반대 극성의 전류를 인가하고, 바디 공정 이후에는 반대 극성을 갖되 상부 코일보다 하부 코일에 더 큰 전류를 인가하는 전류 제어 수단을 포함하는 것을 특징으로 하는 커스프 자기장을 이용한 반도체 단결정 제조 장치.
  3. 제1항에 있어서,
    상기 전류 제어 수단은, 하부 코일과 상부 코일에 인가되는 전류의 비를 RI(=Iupper/Ilower)라 할 때 바디 공정이 시작되면 RI 값을 1부터 타겟 목표값(1보다 큼)까지 연속적 또는 단속적으로 증가시키는 것을 특징으로 하는 커스프 자기장을 이용한 반도체 단결정 제조 장치.
  4. 제3항에 있어서,
    상기 전류 제어 수단은 반도체 단결정 바디부의 총 길이 L을 기준으로0 ~ 0.2L의 길이로 반도체 단결정 바디부가 성장될 때까지 RI 값을 목표 값까지 증가시키는 것을 특징으로 하는 커스프 자기장을 이용한 반도체 단결정 제조 장치.
  5. 석영도가니에 수용된 반도체 융액으로부터 반도체 단결정을 인상하는 쵸크랄스키법을 이용한 반도체 단결정 제조 방법으로서,
    숄더 공정이 진행되는 동안에는 대칭적 커스프 자기장을, 바디 공정 이후부터는 비대칭적 커스프 자기장을 인가하는 것을 특징으로 하는 커스프 자기장을 이용한 반도체 단결정 제조 방법.
  6. 제5항에 있어서,
    상기 비대칭적 커스프 자기장은 ZGP를 기준으로 상부의 자기장 세기보다 하부의 자기장 세기가 큰 자장 분포를 갖는 것을 특징으로 하는 커스프 자기장을 이용한 반도체 단결정 제조 방법.
  7. 제5항에 있어서,
    상기 커스프 자기장은 석영도가니 둘레에 설치된 상부 코일 및 하부 코일을 이용하여 형성하고,
    상기 상부 코일과 하부 코일에 인가되는 전류의 비를 RI(=Iupper/Ilower)라 할 때 상기 바디 공정이 시작되면 RI 값을 1부터 타겟 목표값(1보다 큼)까지 연속적 또는 단속적으로 증가시키는 것을 특징으로 하는 커스프 자기장을 이용한 반도체 단결정 제조 방법.
  8. 제5항에 있어서, 상기 바디 공정에서,
    반도체 단결정 바디부의 총 길이 L을 기준으로 0 ~ 0.2L의 길이가 될 때까지 반도체 단결정 바디부를 성장시킬 때 RI 값을 1로부터 목표 값까지 증가시키고, RI 값이 목표 값에 도달하면 나머지 바디 공정을 진행하는 동안 RI 값을 동일하게 유지하는 것을 특징으로 하는 커스프 자기장을 이용한 반도체 단결정 제조 방법.
KR1020080006870A 2008-01-22 2008-01-22 커스프 자기장을 이용한 반도체 단결정 제조장치 및 방법 KR100946558B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080006870A KR100946558B1 (ko) 2008-01-22 2008-01-22 커스프 자기장을 이용한 반도체 단결정 제조장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080006870A KR100946558B1 (ko) 2008-01-22 2008-01-22 커스프 자기장을 이용한 반도체 단결정 제조장치 및 방법

Publications (2)

Publication Number Publication Date
KR20090080869A true KR20090080869A (ko) 2009-07-27
KR100946558B1 KR100946558B1 (ko) 2010-03-11

Family

ID=41291900

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080006870A KR100946558B1 (ko) 2008-01-22 2008-01-22 커스프 자기장을 이용한 반도체 단결정 제조장치 및 방법

Country Status (1)

Country Link
KR (1) KR100946558B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170029948A (ko) * 2015-09-08 2017-03-16 주식회사 엘지실트론 단결정 잉곳 성장장치 및 그 성장방법
CN114318510A (zh) * 2021-12-30 2022-04-12 无锡晶名光电科技有限公司 锑化铟晶体生长方法及晶体生长炉

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100793950B1 (ko) * 2005-07-27 2008-01-16 주식회사 실트론 실리콘 단결정 잉곳 및 그 성장방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170029948A (ko) * 2015-09-08 2017-03-16 주식회사 엘지실트론 단결정 잉곳 성장장치 및 그 성장방법
WO2017043739A1 (ko) * 2015-09-08 2017-03-16 주식회사 엘지실트론 단결정 잉곳 성장장치 및 그 성장방법
CN114318510A (zh) * 2021-12-30 2022-04-12 无锡晶名光电科技有限公司 锑化铟晶体生长方法及晶体生长炉
CN114318510B (zh) * 2021-12-30 2023-09-19 无锡晶名光电科技有限公司 锑化铟晶体生长方法及晶体生长炉

Also Published As

Publication number Publication date
KR100946558B1 (ko) 2010-03-11

Similar Documents

Publication Publication Date Title
KR101009074B1 (ko) 가변 자기장을 사용한 성장 실리콘 결정의 용융물-고체 계면 형상의 제어
KR100906284B1 (ko) 산소농도 특성이 개선된 반도체 단결정의 제조방법
US20080302294A1 (en) Single Crystal Manufacturing Method
WO2014091671A1 (ja) シリコン単結晶の製造方法
US8795432B2 (en) Apparatus for pulling silicon single crystal
CN110629283A (zh) 一种硅单晶的生长方法
JP6119642B2 (ja) 半導体単結晶の製造方法
KR101105475B1 (ko) 공정 변동이 최소화된 단결정 제조방법
KR100946558B1 (ko) 커스프 자기장을 이용한 반도체 단결정 제조장치 및 방법
EP1624094B1 (en) Method for producing single crystal
KR100991088B1 (ko) 커스프 자기장을 이용한 반도체 단결정 잉곳 제조장치 및제조방법
US20090293802A1 (en) Method of growing silicon single crystals
CN114616361B (zh) 硅单晶的制造方法
KR101723739B1 (ko) 단결정 잉곳 성장장치 및 그 성장방법
KR100869940B1 (ko) 실리콘 단결정 잉곳의 제조방법
KR100831052B1 (ko) 실리콘 단결정 잉곳의 산소농도 조절방법, 이를 사용하여제조된 잉곳
KR100868192B1 (ko) 가변 자기장을 이용한 반도체 단결정 제조 방법, 그 장치및 반도체 단결정 잉곳
US9051661B2 (en) Silicon single crystal production method
KR102037751B1 (ko) 실리콘 웨이퍼 제조 방법 및 장치
JP2008019128A (ja) 単結晶製造装置、単結晶製造方法および単結晶
JP6488975B2 (ja) シリコン単結晶の引上げ方法
JP2008019129A (ja) 単結晶製造装置、単結晶の製造方法および単結晶
KR100784585B1 (ko) 비대칭 자기장을 이용한 반도체 단결정 제조 방법 및 그장치
JP5136252B2 (ja) シリコン単結晶の育成方法
JP2007210865A (ja) シリコン単結晶引上装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131223

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141223

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151223

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171222

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20191219

Year of fee payment: 11