JP3913177B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP3913177B2 JP3913177B2 JP2003006899A JP2003006899A JP3913177B2 JP 3913177 B2 JP3913177 B2 JP 3913177B2 JP 2003006899 A JP2003006899 A JP 2003006899A JP 2003006899 A JP2003006899 A JP 2003006899A JP 3913177 B2 JP3913177 B2 JP 3913177B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- protruding electrodes
- electrodes
- semiconductor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【発明の属する技術分野】
本発明は、フィルム基材を用いたチップオンフィルム(COF)工法による半導体装置およびその製造方法に関するものである。
【0002】
【従来の技術】
近年、ノートPC、液晶TV、携帯電話、カーナビゲーションなどに代表されるように、液晶ディスプレイの需要は爆発的に急増している。液晶で画像を表現する方式はSTN、TFTと言った方式が主流であるが、画像の色彩の鮮やかさ、高輝度、動画への対応などで液晶を駆動する半導体装置、液晶ドライバーも日々高性能化が要求される。
【0003】
従来、液晶ドライバーと呼ばれる半導体装置は、
(1)液晶のガラス基板周縁上に実装するCOG(チップ・オン・グラス)工法
(2)TCP(テープキャリアパッケージ)と呼ばれるパッケージを液晶のガラス基板周縁上に実装する工法
が採用されてきた。上記(2)のTCPの中には、TAB(テープ・オートメイテッド・ボンディング)工法とCOF(チップオンフィルム)工法が存在する。
【0004】
TAB工法について図面を参照しながら説明する。図11(a)はTAB工法を説明するための製造工程の斜視図であり、図11(b)は同工程の断面図である。図11に示すとおり、半導体チップ1を接続する部分にフィルム基材6にデバイスホール16が開口されている。ここでデバイスホール16にフィルム基材6より配線7をわずかに突出させ、半導体チップ1の電極パッド上のAuバンプ5と接合する(これをインナーリードボンディング(ILB)と言う)。その後、デバイスホール16にノズル9より樹脂8を滴下し半導体チップ1の表面を覆う。
【0005】
しかしながら、このTAB工法に変わってCOF工法が近年、増加してきている。このCOF工法はデバイスホールが無く、導体配線を形成したフィルム基板上で半導体チップを接続する。この構成は狭ピッチ化した半導体チップのバンプとフィルム基板上の導体配線をより安定して接続できる利点がある。
【0006】
COF工法を用いた従来の半導体装置について図面を参照しながら説明する。
【0007】
まず図8は従来の半導体装置に使用する半導体チップのバンプとフィルム基材上の導体配線が接続されている様子を示す平面図およびその一部を拡大した図である。
【0008】
図8に示すように、液晶の駆動ドライバーとなる半導体チップ1は、その表面形状が長方形であることが一般的である。液晶の駆動ドライバーは映像を映し出すために液晶画面上を交錯する数百から数千本の走査線を電気信号によって駆動させる必要がある。それら1本1本の走査線をそれぞれ駆動させるため1つの半導体チップ1には、数百本以上のI/O端子となる電極パッド2を有する必要がある。しかしながら半導体チップ1の配線ルールは日毎に微小化し、それに対応して電極パッド2およびAuバンプ5のピッチも狭ピッチ化が進んでいる。このために半導体チップ1を直接、液晶のガラス基板周縁上に実装するチップオングラス(COG)工法やCOF工法のようにフィルム基材に接続する場合、図8のように半導体チップ1の電極パッド2の配列を2列以上で千鳥配列にすることは公知である(例えば、特許文献1参照)。
【0009】
図9(a)はCOF工法による従来の半導体装置の製造方法を示す斜視図、図9(b)はその断面図であり、図9(c)はその一部分を拡大した断面図である。
【0010】
COFの構成は、複数のAuバンプ5を半導体チップ1の電極パッド2上に有し、Auバンプ5は複数の導体配線7を有するフィルム基材6の導体配線7に接続され、半導体チップ1とフィルム基材6の間は、Auバンプ5を含む半導体チップ1の表面となる電気回路側の全面を樹脂8で覆うように封止されている。フィルム基材6は複数の半導体装置を連続して製造出来るように、一つの半導体装置となる同一の配線7パターンが連続に連なっている。
【0011】
この半導体装置の製造方法は、平面上に載置されたフィルム基材6の導体配線7を有する表面に、半導体チップ1のAuバンプ5を有する表面を下にして対向させ熱圧着することにより導体配線7とAuバンプ5を接続する工程と、Auバンプ5を含む半導体チップ1表面側とフィルム基材6の間に、ノズル9より液状の樹脂8を注入して覆い硬化する樹脂封止工程とを有している。
【0012】
また、従来、半導体チップの電極パッド間が狭ピッチ化のため、樹脂封止時に電極パッド間近辺に発生するボイドを解決する方法としてフィルム基材のパターンを改善する工夫がなされてきた(例えば、特許文献2参照)。
【0013】
【特許文献1】
特開昭62−152154号公報(第1−2頁、第2図)
【特許文献2】
特開2002−124526号公報(第5−6頁、図1、図2)
【0014】
【発明が解決しようとする課題】
しかしながら従来の半導体装置では、半導体チップの電極パッドおよびバンプが狭ピッチ化されかつ千鳥配列されているため、樹脂封止時にバンプ5近辺にボイドが発生するという問題があった。
【0015】
この問題について図10を参照して説明する。図10は、樹脂封止時に半導体チップの電極パッド間にボイドが発生する様子を示したものであり、図10(a)はその平面図であり、図10(b)は図10(a)のY−Y’断面図である。図10に示す矢印の樹脂8の注入方向から、接続された半導体チップ1の側面に沿ってノズル9によって液状の樹脂8を塗布し、半導体チップ1とフィルム基材6の間へ注入する。このとき樹脂8は毛細管現象によりフィルム基板6とチップ1表面の隙間を進入していくが、樹脂8に対する各材料の濡れ速度を一般的に比較すると、導体配線7に比べフィルム基材6の方が遅い。また導体配線7の短い箇所では、樹脂8の進行方向に対し、図10のX−X’線以降はフィルム基板6と半導体チップ1表面の間隔が大きくなるので、X−X’線以降の樹脂8の速度は隣接する導体配線7の長い箇所よりも遅くなる。従って、X−Z間隔が長い場合には、導体配線7の短い箇所を伝わって進行する樹脂8が、その隣り合った2つの長い配線7を伝わった樹脂8が互いに接近し接触するよりも遅くなると、図10に示すようなボイド12(空隙)が発生する。ここで半導体チップ1とフィルム基材6の間はわずか10〜30μmしかなく、導体配線7間の隙間も10〜25μmである。
【0016】
本発明は、上記従来の問題を解決するもので、COF工法を用いた半導体装置において、半導体チップの電極(電極パッド)の狭ピッチ化による樹脂封止時の突起電極(バンプ)近辺のボイドの発生を防止することができる半導体装置およびその製造方法を提供することを目的とする。
【0017】
【課題を解決するための手段】
本発明の請求項1に記載の半導体装置は、矩形状の表面に配列された複数の電極上にそれぞれ突起電極が形成されかつ複数の電極および突起電極のうち矩形状の表面の少なくとも一辺に沿った電極および突起電極が千鳥状に配列された半導体チップの表面と、配線電極が形成されたフィルム基板の表面とが対向配置されて突起電極と配線電極とが接続され、半導体チップとフィルム基板との間に樹脂が形成された半導体装置であって、千鳥状に配列された突起電極のうち、少なくとも半導体チップの中央側に近い列の突起電極どうしの間の半導体チップの表面、または半導体チップの中央側に近い列の突起電極どうしの間のフィルム基板の配線電極が形成された表面に、突起パターンが形成され、突起パターンは、半導体チップの中央側に近い列の突起電極の、半導体チップの中央側端部と半導体チップの端部側の端部との間の距離よりも長い距離で、半導体チップの中央側に近い列の突起電極の、半導体チップの中央側端部どうしを結ぶ直線と半導体チップの端部側の端部どうしを結ぶ直線とを含む領域に形成されたことを特徴とする。
【0018】
本発明の請求項2に記載の半導体装置は、請求項1に記載の半導体装置において、突起電極が半導体チップ表面の4辺に沿って配置されている構造を有していることを特徴とする。
【0019】
本発明の請求項3に記載の半導体装置は、請求項1に記載の半導体装置において、突起パターンは、半導体チップの表面に形成され、かつ半導体チップの中央側に近くなるにしたがって枝分かれしている毛細血管状に形成されたことを特徴とする。
【0020】
本発明の請求項4に記載の半導体装置は、請求項1〜3のうちいずれかに記載の半導体装置において、半導体チップの一辺に沿って千鳥状に配列された突起電極は、半導体チップの一辺に近い角部が断面円弧状の曲面であることを特徴とする。
【0021】
本発明の請求項5に記載の半導体装置は、請求項1〜3のうちいずれかに記載の半導体装置において、半導体チップの一辺に沿って千鳥状に配列された突起電極は、半導体チップの一辺に近い角部が面取りされていることを特徴とする。
【0022】
本発明の請求項6に記載の半導体装置は、請求項1〜5のうちいずれかに記載の半導体装置において、半導体チップの千鳥状に配列された電極のピッチが10〜50μmであることを特徴とする。
【0023】
本発明の請求項7に記載の半導体装置は、請求項1〜6のうちいずれかに記載の半導体装置において、半導体チップの一辺に沿って千鳥状に配列された突起電極は、半導体チップの一辺に沿った複数の列に配列され、これらの突起電極の隣り合う列の間隔が100μm以下であることを特徴とする。
【0024】
本発明の請求項8に記載の半導体装置の製造方法は、矩形状の表面に配列された複数の電極上にそれぞれ突起電極が形成されかつ複数の電極および突起電極のうち矩形状の表面の少なくとも一辺に沿った電極および突起電極が千鳥状に配列された半導体チップの表面と、配線電極が形成されたフィルム基板の表面とを対向させて突起電極と配線電極とを電気的に接続する工程と、半導体チップとフィルム基板との間に樹脂を注入する工程と、樹脂を硬化させる工程とを含む半導体装置の製造方法であって、突起電極と配線電極とを電気的に接続する工程の前に、千鳥状に配列された突起電極のうち、少なくとも半導体チップの中央側に近い列の突起電極どうしの間の半導体チップの表面、または半導体チップの中央側に近い列の突起電極どうしの間のフィルム基板の配線電極が形成された表面に、半導体チップの中央側に近い列の突起電極の、半導体チップの中央側端部と半導体チップの端部側の端部との間の距離よりも長い距離で、半導体チップの中央側に近い列の突起電極の、半導体チップの中央側端部どうしを結ぶ直線と半導体チップの端部側の端部どうしを結ぶ直線とを含む領域に形成された突起パターンを形成する工程を有することを特徴とする。
【0025】
以上の本発明の半導体装置およびその製造方法によれば、千鳥状に配列された突起電極のうち、少なくとも半導体チップの中央側に近い列の突起電極どうしの間の半導体チップの表面、または半導体チップの中央側に近い列の突起電極どうしの間のフィルム基板の配線電極が形成された表面に、突起パターンが形成され、突起パターンは、半導体チップの中央側に近い列の突起電極の、半導体チップの中央側端部と半導体チップの端部側の端部との間の距離よりも長い距離で、半導体チップの中央側に近い列の突起電極の、半導体チップの中央側端部どうしを結ぶ直線と半導体チップの端部側の端部どうしを結ぶ直線とを含む領域に形成されたことにより、半導体チップとフィルム基板との間に樹脂を注入する際に、突起パターンに伝わって樹脂が進行し、突起電極どうしの間の樹脂の流れが助長されるので、半導体チップの電極の狭ピッチ化による樹脂封止時の突起電極近辺のボイドの発生を防止することができる。
【0026】
そして、突起パターンは、突起電極に沿う半導体チップの辺側から中央側の方向に長い細長形状や、半導体チップの表面に半導体チップの中央側に近くなるにしたがって枝分かれしている毛細血管状に形成することが好ましい。
【0027】
また、突起電極の半導体チップの一辺に近い角部を断面円弧状の曲面や面取りされた形状とすることで、樹脂注入時における樹脂の流れを改善することができ、よりボイドの発生を防止することができる。
【0028】
また、千鳥状で複数の列に配列された突起電極の隣り合う列の間隔を100μm以下とすることで、樹脂注入時における配線電極の長短による樹脂の進入量差を軽減し、よりボイドの発生を防止することができる。
【0029】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明する。なお、本発明の実施の形態は、COF工法による半導体装置である。
【0030】
図1は本発明の実施の形態の半導体装置に使用する半導体チップ上バンプとフィルム基材上導体配線が接続されている様子を示す平面図と拡大図である。
【0031】
本発明の実施の形態の半導体装置は、図8および図9に示される従来例と同様に、半導体チップ1の表面形状の4辺のうちの少なくとも1辺に沿った電極パッド2が千鳥配列されて狭ピッチ化された半導体装置であり、その製造方法は、平面上に載置されたフィルム基材6の導体配線7を有する表面に、半導体チップ1のAuバンプ5を有する表面を対向させ熱圧着することにより導体配線7とAuバンプ5を接続する工程と、Auバンプ5を含む半導体チップ1表面側とフィルム基材6の間に、ノズル9より液状の樹脂8を注入し、注入した樹脂8を硬化する樹脂封止工程とを有している。この樹脂封止工程では、従来例も同様であるが、本実施の形態の図1の例のように、半導体チップ1の千鳥配列された電極パッド2に沿った辺とフィルム基材6との隙間から封止樹脂8を注入するようにしている。ここで、封止樹脂8を注入する辺は一辺からのみでなく複数辺から注入する場合もある。
【0032】
従来例との相違は、図1に示すように、フィルム基材6(図9参照、以下同様)上の導体配線7の短い箇所を補うように半導体チップ1表面上もしくはフィルム基材6上に突起パターン4を形成していることであり、他の構成は従来例と同様である。この突起パターン4で樹脂8の流れを助長し、また部分的には樹脂8の流れを抑制させることで、バンプ5間周辺のボイドを解消する。封止樹脂8を注入時に、突起パターン4に伝わって樹脂8が浸透するため、樹脂8の流れを助長できる。また部分的に樹脂8の流れを抑制するためには、樹脂8の流れが緩やかになるように部分的に突起パターン4を切断したり、突起パターン4の線幅を変化させたりする。ここで、図1では、平面的に見て短い導体配線7の延長線上のみに突起パターン4を形成しているが、図2(a)、(b)のように平面的に見て導体配線7の間にも形成してもよい。
【0033】
また上記突起パターン4は半導体チップ1表面上に形成する場合には、ポリイミド塗布により形成したり、アクティブセルの絶縁膜となるSG膜や電極パッド上バンプ形成時の金または、半導体チップ1上にアルミを再配線してもよい。またフィルム基板6上に形成する場合には、導体配線7やポリイミド材のエッチング形成によって形成してもよい。例えば半導体チップ1上のバンプ5の形成やフィルム基板6上の導体配線7の形成を利用して突起パターン4を形成する場合は、従来から工程数を増加することなく形成することが可能である。但し、突起パターン4を導電物質で形成する場合には注意が必要である。つまり、半導体チップ1の実装時における導体配線7の位置ずれや接続部の共晶物等により導体配線7と突起パターン4が導通状態となっても、それぞれのバンプが導通状態となり電気的特性を劣化させないように設計配慮する必要がある。
【0034】
図3は本発明の実施の形態において図1、図2の例とは突起パターン4の形成領域が異なる例の半導体チップ上バンプとフィルム基材上導体配線が接続されている様子を示す平面図と拡大図である。
【0035】
図3では図1、図2と異なる部分のみ説明する。図1、図2(a),(b)で示すように突起パターン4を千鳥配列された電極パッド2およびバンプ5の少なくとも内側(チップ中央側)の列の間に形成し、さらに、樹脂8の浸透を助長するために、半導体チップ1の4辺に配置されたバンプ5で囲まれる全領域を覆うように突起パターン4を形成している。この突起パターン4の厚さは、当然、半導体チップ1表面とフィルム基板(フィルム基材6もしくは導体配線7)との間隔よりも小さい。この突起パターン4は、当然ながら半導体チップ1表面上に形成しても、フィルム基材6上に形成してもよい。またこのことで樹脂8の浸透スピードを速めるという効果もある。
【0036】
また、図4は本発明の実施の形態において図1、図2の突起パターン4とは異なる形状の突起パターンを形成した例の半導体チップ上バンプとフィルム基材上導体配線が接続されている様子を示す平面図と拡大図である。
【0037】
図4における突起パターン3は、半導体チップ1の表面に形成されるものであり、図1、図2における突起パターン4が半導体チップ1の電極パッド2およびバンプ5を除く部分に毛細血管状に形成されたものである。この毛細血管状の突起パターン3で樹脂8の流れを助長し、バンプ5周辺のボイドを解消する。毛細血管状の突起パターン3の線幅は0.01μm〜0.5μm程度の線幅で設定し、木の枝のように先端に行くほど枝分かれしたデザインとなる。また、図示しないが毛細血管状の突起パターン3を半導体チップ1全面に形成してもよい。
【0038】
以上の図1〜図4のように突起パターン3、4を、千鳥配列された電極パッド2およびバンプ5の少なくとも半導体チップ1の中央側の列の間の半導体チップ1表面またはフィルム基材6の表面に形成することにより、半導体チップ1とフィルム基材6との間に樹脂8を注入する際に、突起パターン3、4に伝わって樹脂8が進行し、半導体チップ1の中央側の列のバンプ5間の樹脂8の流れが助長されるので、電極パッド2およびバンプ5が狭ピッチで且つ千鳥配置であることによって従来発生していたバンプ5近辺のボイドの発生を防止することができる。この効果は、電極パッド2のピッチが10〜50μmの狭ピッチで千鳥配置されている場合により顕著である。
【0039】
また、図1〜図4の突起パターン3、4が形成された半導体チップ1またはフィルム基材6の表面にさらにプラズマ照射10(図4参照)を施すことにより、半導体チップ1またはフィルム基材6の表面の封止樹脂8との濡れ性を向上し、封止樹脂8の流れを改善してもよい。つまりこのプラズマ照射により、例えばポリイミド材であればカルボキシル基やアミノ基等の反応性官能基を生成し濡れ性を向上すると共に、表面をエッチング(粗化)し、アンカー効果で密着性を向上させることができる。
【0040】
また、上記の突起パターン3、4を形成した構成において、さらにボイドの発生を防止するために、付加されて好ましい構成を図5、図6、図7に示す。なお、図5、図6、図7では、簡単化のため突起パターン3、4を図示していない。
【0041】
図5は本発明の実施の形態の半導体装置に使用する半導体チップを示す平面図と拡大図である。この場合、バンプ5のコーナー部をR形状13とした構成であり、この形状によって封止樹脂注入時における樹脂8の流れを改善することができる。なお、図5では4つ全てのコーナー部がR形状13で、バンプ5が略楕円形状であるが、すくなくとも半導体チップ1の封止樹脂注入側の辺に沿って千鳥配列されたバンプ5について、封止樹脂注入側の辺に近いコーナー部をR形状13または面取りした形状(図示せず)とすることで樹脂の流れを改善することができる。
【0042】
図6(a)は本発明の実施の形態の半導体装置の製造工程を示す斜視図、図6(b)はその断面図であり、図6(c)はその一部分を拡大した断面図である。図6に示すように、平面上に載置された複数の導体配線7を有するフィルム基材6の導体配線7に、Auバンプ5を有する半導体チップ1を熱圧着し接続する。Auバンプ5を含む半導体チップ1表面側とフィルム基材6の間に液状樹脂8を注入して覆い硬化する。図6の場合、少なくとも樹脂8の注入側である半導体チップ1の表面の角部に面取り11を施しておく。これは樹脂8の流れを出来るだけ促進するため、チップ角部にベベルカットを行いテーパ形状にするものである。これによって出来るだけバンプ5に近い距離により多くの樹脂8を注入可能にする。
【0043】
図7は本発明の実施の形態の半導体装置に使用する半導体チップを示す平面図と拡大図である。図7に示すように、バンプ5の配置をバンプ5の導体配線方向の間隔Aを0μm〜100μmにすることにより、短い導体配線部と長い導体配線部の樹脂8の進入速度差による進入量差を軽減し、ボイドの発生率を減少できる。
【0044】
なお、特開2002−124526号公報(前述の特許文献2)では、半導体チップのコーナー部にダミーパターンを設置することにより、封止樹脂の注入方向に対するダム的な役割をさせて、チップコーナー部からの封止樹脂の注入速度を低減させ、チップ全体の樹脂の注入速度ばらつきを低減するのが目的であり、この場合、チップ内の大きいボイドに対してはいくらかの効果を見込めるかもしれないが、突起電極が千鳥配置である場合のボイドに対しては発生原因に対し何ら対処しておらず、何の効果もない。これに対し本発明の実施の形態では、突起電極(バンプ5)の千鳥配置部にダミーパターン(突起パターン4、3)を設置することにより、千鳥配置というデザインばらつきを目立たなくし、樹脂の局所的な注入速度ばらつきを低減させることができ、よって突起電極の千鳥配置部におけるボイドを低減できる。
【0045】
【発明の効果】
以上のように本発明によれば、半導体チップの電極が狭ピッチで且つ千鳥配置であることによって従来発生していた樹脂封止時の突起電極周辺のボイド(空隙)を解消することができる為、品質、信頼性に対して良好な半導体装置を実現できる。
【図面の簡単な説明】
【図1】本発明の実施の形態の一例の半導体装置に使用する半導体チップ上バンプとフィルム基材上導体配線が接続されている様子を示す平面図と拡大図
【図2】本発明の実施の形態の一例の半導体装置に使用する半導体チップ上バンプとフィルム基材上導体配線が接続されている様子を示す拡大図
【図3】本発明の実施の形態の一例の半導体装置に使用する半導体チップ上バンプとフィルム基材上導体配線が接続されている様子を示す平面図と拡大図
【図4】本発明の実施の形態の一例の半導体装置に使用する半導体チップ上バンプとフィルム基材上導体配線が接続されている様子を示す平面図と拡大図
【図5】本発明の実施の形態の一例の半導体装置に使用する半導体チップを示す平面図と拡大図
【図6】本発明の実施の形態の一例の半導体装置の製造工程の一部を示す斜視図と断面図およびその拡大図
【図7】本発明の実施の形態の一例の半導体装置に使用する半導体チップを示す平面図と拡大図
【図8】従来の半導体装置に使用する半導体チップ上バンプとフィルム基材上導体配線が接続されている様子を示す平面図およびその拡大図
【図9】従来の半導体装置の製造工程の一部を示す斜視図と断面図およびその拡大図
【図10】従来の課題を示す、半導体装置の一部の平面図および断面図
【図11】TAB工法による従来の半導体装置の製造工程の一部を示す斜視図と断面図
【符号の説明】
1 半導体チップ
2 電極パッド
3 毛細血管状の突起パターン
4 突起パターン
5 Auバンプ
6 フィルム基材
7 導体配線
8 封止樹脂
9 ノズル
10 プラズマ照射
11 半導体チップ面取り
12 ボイド
13 バンプコーナー部のR形状
14 スプロケットホール
15 ソルダーレジスト
16 デバイスホール
Claims (8)
- 矩形状の表面に配列された複数の電極上にそれぞれ突起電極が形成されかつ前記複数の電極および突起電極のうち前記矩形状の表面の少なくとも一辺に沿った電極および突起電極が千鳥状に配列された半導体チップの前記表面と、配線電極が形成されたフィルム基板の表面とが対向配置されて前記突起電極と前記配線電極とが接続され、前記半導体チップと前記フィルム基板との間に樹脂が形成された半導体装置であって、
前記千鳥状に配列された突起電極のうち、少なくとも前記半導体チップの中央側に近い列の突起電極どうしの間の前記半導体チップの表面、または前記半導体チップの中央側に近い列の突起電極どうしの間の前記フィルム基板の前記配線電極が形成された表面に、突起パターンが形成され、前記突起パターンは、前記半導体チップの中央側に近い列の突起電極の、前記半導体チップの中央側端部と前記半導体チップの端部側の端部との間の距離よりも長い距離で、前記半導体チップの中央側に近い列の突起電極の、前記半導体チップの中央側端部どうしを結ぶ直線と前記半導体チップの端部側の端部どうしを結ぶ直線とを含む領域に形成されたことを特徴とする半導体装置。 - 突起電極が半導体チップ表面の4辺に沿って配置されている構造を有していることを特徴とする請求項1に記載の半導体装置。
- 突起パターンは、半導体チップの表面に形成され、かつ前記半導体チップの中央側に近くなるにしたがって枝分かれしている毛細血管状に形成されたことを特徴とする請求項1に記載の半導体装置。
- 半導体チップの一辺に沿って千鳥状に配列された突起電極は、前記半導体チップの一辺に近い角部が断面円弧状の曲面であることを特徴とする請求項1〜3のうちいずれかに記載の半導体装置。
- 半導体チップの一辺に沿って千鳥状に配列された突起電極は、前記半導体チップの一辺に近い角部が面取りされていることを特徴とする請求項1〜3のうちいずれかに記載の半導体装置。
- 半導体チップの千鳥状に配列された電極のピッチが10〜50μmであることを特徴とする請求項1〜5のうちいずれかに記載の半導体装置。
- 半導体チップの一辺に沿って千鳥状に配列された突起電極は、
前記半導体チップの一辺に沿った複数の列に配列され、これらの突起電極の隣り合う列の間隔が100μm以下であることを特徴とする請求項1〜6のうちいずれかに記載の半導体装置。 - 矩形状の表面に配列された複数の電極上にそれぞれ突起電極が形成されかつ前記複数の電極および突起電極のうち前記矩形状の表面の少なくとも一辺に沿った電極および突起電極が千鳥状に配列された半導体チップの前記表面と、配線電極が形成されたフィルム基板の表面とを対向させて前記突起電極と前記配線電極とを電気的に接続する工程と、前記半導体チップと前記フィルム基板との間に樹脂を注入する工程と、前記樹脂を硬化させる工程とを含む半導体装置の製造方法であって、
前記突起電極と前記配線電極とを電気的に接続する工程の前に、前記千鳥状に配列された突起電極のうち、少なくとも前記半導体チップの中央側に近い列の突起電極どうしの間の前記半導体チップの表面、または前記半導体チップの中央側に近い列の突起電極どうしの間の前記フィルム基板の前記配線電極が形成された表面に、前記半導体チップの中央側に近い列の突起電極の、前記半導体チップの中央側端部と前記半導体チップの端部側の端部との間の距離よりも長い距離で、前記半導体チップの中央側に近い列の突起電極の、前記半導体チップの中央側端部どうしを結ぶ直線と前記半導体チップの端部側の端部どうしを結ぶ直線とを含む領域に形成された突起パターンを形成する工程を有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003006899A JP3913177B2 (ja) | 2003-01-15 | 2003-01-15 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003006899A JP3913177B2 (ja) | 2003-01-15 | 2003-01-15 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004221320A JP2004221320A (ja) | 2004-08-05 |
JP3913177B2 true JP3913177B2 (ja) | 2007-05-09 |
Family
ID=32897148
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003006899A Expired - Fee Related JP3913177B2 (ja) | 2003-01-15 | 2003-01-15 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3913177B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004349343A (ja) | 2003-05-20 | 2004-12-09 | Seiko Epson Corp | 半導体装置の製造方法および電子デバイスの製造方法 |
JP4800708B2 (ja) * | 2005-08-25 | 2011-10-26 | パナソニック株式会社 | 半導体パッケージ |
JP4685601B2 (ja) * | 2005-11-16 | 2011-05-18 | 新光電気工業株式会社 | 実装基板および半導体装置 |
KR100834441B1 (ko) | 2007-01-11 | 2008-06-04 | 삼성전자주식회사 | 반도체 소자 및 이를 포함하는 패키지 |
KR101457335B1 (ko) | 2008-01-21 | 2014-11-04 | 삼성전자주식회사 | 배선기판, 이를 갖는 테이프 패키지 및 표시장치 |
JP4693852B2 (ja) * | 2008-02-22 | 2011-06-01 | パナソニック株式会社 | 半導体装置および半導体装置の製造方法 |
JP5954075B2 (ja) * | 2012-09-21 | 2016-07-20 | ソニー株式会社 | 半導体装置及び半導体装置の製造方法 |
JP2014090148A (ja) * | 2012-10-31 | 2014-05-15 | Kyocer Slc Technologies Corp | 配線基板およびその製造方法 |
TWI567910B (zh) * | 2015-05-19 | 2017-01-21 | 南茂科技股份有限公司 | 薄膜覆晶封裝體及薄膜封裝基板 |
-
2003
- 2003-01-15 JP JP2003006899A patent/JP3913177B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004221320A (ja) | 2004-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100861153B1 (ko) | 반도체장치 | |
KR100452903B1 (ko) | 칩 온 필름용 테이프와 이것을 이용하는 반도체 | |
KR100688850B1 (ko) | 회로 기판, 범프 부착 반도체 소자의 실장 구조, 및 전기광학 장치, 및 전자 기기 | |
US6593648B2 (en) | Semiconductor device and method of making the same, circuit board and electronic equipment | |
KR100987479B1 (ko) | 반도체 칩 및 이를 이용한 반도체 칩 패키지 | |
US20020043713A1 (en) | COF-use tape carrier and COF-structured semiconductor device using the same | |
KR102322539B1 (ko) | 반도체 패키지 및 이를 포함하는 디스플레이 장치 | |
JP3913177B2 (ja) | 半導体装置およびその製造方法 | |
TWI428660B (zh) | 主動元件陣列母基板以及顯示面板的製作方法 | |
KR100549488B1 (ko) | 반도체 장치 및 그것을 구비한 표시 패널 모듈 | |
JP4651367B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US7144758B2 (en) | Manufacturing method of semiconductor device, including differently spaced bump electrode arrays | |
US20030173108A1 (en) | Semiconductor device and method of manufacturing the same, circuit board and electronic equipment | |
JP2008130803A (ja) | 基板装置および基板 | |
JPH11307902A (ja) | 回路基板 | |
KR20210156112A (ko) | 전자 장치 및 이를 이용한 표시 장치 | |
JP2003332380A (ja) | 電子デバイス及びその製造方法並びに電子機器 | |
JPH05190600A (ja) | 表示装置の実装構造 | |
JP2000111939A (ja) | 液晶表示素子 | |
JPH11297760A (ja) | 半導体チップ、その実装構造および液晶表示装置 | |
JP2000208178A (ja) | 半導体応用装置及びその製造方法 | |
JP2004259888A (ja) | 半導体チップ、半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法 | |
TWI804103B (zh) | 薄膜覆晶封裝結構 | |
JP3439426B2 (ja) | 表示装置用のテープキャリアパッケージとこれを用いた表示パネルモジュール | |
JP4075642B2 (ja) | 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050527 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060330 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060905 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061003 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061201 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070123 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070130 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100209 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |