KR20090060958A

KR20090060958A - 표면 처리 동박 및 회로 기판

Info

Publication number: KR20090060958A
Application number: KR1020080125170A
Authority: KR
Inventors: 쿠츠나 히로토; 스즈키 유우지
Original assignee: 후루카와 덴키 고교 가부시키가이샤
Priority date: 2007-12-10
Filing date: 2008-12-10
Publication date: 2009-06-15
Also published as: JP2009164588A; JP4974186B2; TW200936003A; TWI402009B; CN101541142B; CN101541142A

Abstract

가전제품·휴대 전자기기 등의 박형화·소형화에 대응할 수 있고, 파인 패턴화의 요구를 만족하는 표면 처리 동박, 특히, IVH법에 의한 회로 구성에 적합한 표면 거칠기가 작고, 또한 절연 기판과의 밀착성이 양호하고, 도전성 페이스트의 금속립과의 접속저항이 낮은 표면 처리 동박을 제공한다. 절연 기판의 표리에 동박 회로가 설치되고, 이들 동박 회로가 절연 기판에 마련한 스루홀에 충전한 금속 입자로 접속되어 있는 적층 기판에 있어서의 상기 동박 회로를 구성하는 표면 처리 동박이며, 동박(원박)의 적어도 한쪽 면은 상기 동박 표면에 접합되는 상기 금속 입자와의 접합부의, 상기 금속 입자와의 접합면의 면적이 동박 표면적의 30%이상이 되도록 표면 처리되어 있는 표면 처리 동박이다.

표면 처리, 동박, 박형화, 소형화, 파인패턴, 회로 기판

Description

표면 처리 동박 및 회로 기판{Surface treatment copper foil and circuit board}

본 발명은 표면 처리 동박에 관한 것이며, 특히, 적층 회로 기판(다층 프린트 배선판)에 있어서, 표리에 설치된 회로(배선)의 도통(導通)을 도전성 조성물(도전성 페이스트)에 의해 행하는 적층 회로 기판에 매우 적합한 표면 처리 동박에 관한 것이다.

또한, 본 발명은 상기 표면 처리 동박으로 회로를 형성한 회로 기판에 관한 것이다.

종래의 적층 회로 기판의 제조 방법으로서, 다층 배선 기판용 기재를 다층으로 적층 후, 절연층에 스루홀을 개구하고, 상기 스루홀의 내주면을 도금 처리한 도금층에 의하여 층간 도통을 취하는 스루홀 도금법이 있다. 상기 스루홀 도금법에 의한 적층 회로 기판은 각층의 회로를 낮게 안정된 접속 저항으로 접속할 수 있는 이점을 가지지만, 공정이 복잡하고, 공정수도 많기 때문에, 비용이 비싸지고, 적층 회로 기판의 용도를 제한하는 요인이 되고 있다.

또한, 스루홀 도금법에 의한 적층 회로 기판에서는 스루홀의 바로 위에는 부품을 실장하지 못하고, 배선의 자유도가 낮은 결점도 있다.

이 결점을 해소하기 위해서, 스루홀 도금법에 의한 적층 회로 기판에 있어서, 실장 부품의 배치 위치를 피하도록, 스루홀을 기판 표면에 대해서 경사시켜 형성하는 수법도 채용되고 있다.

또한 근래, 스루홀 도금법에 대신하는 층간 접속법으로서, 스루홀에 도전성 페이스트를 충전한 IVH(Interstitial Via Hole)에 의한 적층 회로 기판이 실용화되어 있다. 이 도전성 페이스트를 이용한 적층 회로 기판은 스루홀 도금법에 의한 것에 비교하여 제조 공정이 간소화되고, 저비용화를 도모할 수 있다.

IVH법을 사용하여 적층 회로를 작성하는 대표적인 방법으로서, ALIVH(비특허 문헌 1 참조)가 있다.

ALIVH에서는, 절연 기판으로서 아라미드에폭시프리프래그를 사용하여, 레이저 천공 가공으로 스루홀을 형성한다. 그 다음에 스루홀에 도전성 페이스트를 충전한 절연 기판의 양면에 동박을 적층하여, 열프레스로 동박과 절연 기판을 접착한다. 그 후, 동박을 패터닝(에칭)하여 소정의 회로를 형성한다. 상기 공정을 반복하여 적층 회로 기판을 형성한다.

ALIVH 등의 IVH법으로 사용하는 동박으로서는, 아라미드에폭시프리프래그와의 밀착성과 도전성 페이스트의 접속성에서, 그 표면 거칠기가 4μm이상의 양면 조화 처리 동박이나 한쪽 면 조화 처리 동박이 사용되어 오고 있다. 그러나, 근래 한층 더 가전제품·휴대 전자기기 등의 박형화·소형화가 진행되는 가운데, 파인패턴화가 요구되고 있지만, 현상(現狀) 사용되고 있는 표면 처리 동박에서는 이 요구를 만족하는 것이 되어 있지 않다.

[비특허 문헌 1]

일렉트로닉스 실장용 고기능성 기판 재료, 주식회사 시엠시 출판, 2005년 1월 31일 발행 18 페이지 참조.

본 발명은 가전제품·휴대 전자기기 등의 박형화·소형화가 진행되는 가운데, 파인 패턴화의 요구를 만족할 수 있는 표면 처리 동박, 특히, IVH법에 의한 회로 구성에 적합한 표면 거칠기가 작고, 한편 절연 기판과의 밀착성이 양호하고, 도전성 페이스트의 금속립과의 접속 저항이 낮은 표면 처리 동박을 제공하는 것에 있다.

또한, 본 발명은 상기 표면 처리 동박으로 회로를 형성하는 것으로, 파인 패턴의 회로를 구성할 수 있는 회로 기판을 제공하는 것에 있다.

본 발명의 표면 처리 동박은 절연 기판의 표리에 동박 회로가 설치되고, 이들 동박 회로가 절연 기판에 마련한 스루홀에 충전의 금속 입자로 접속되어 있는 적층 기판에 있어서의 상기 동박 회로를 구성하는 표면 처리 동박이며, 동박(원박)이 적어도 한쪽 면은 상기 동박 표면에 접합되는 금속 입자와의 접합부의, 상기 금속 입자와의 접합면의 면적이 동박 표면적의 30%이상이 되도록 표면 처리된 표면 처리층이 설치되어 있는 것을 특징으로 하는 표면 처리 동박이다.

적합하게는, 상기 표면 처리층은 동박 표면에 조화 입자가 부착된 층이며, 조화 처리된 층의 표면은 Rz:1.0~3.0μm이며, 명도값:25이하이다.

여기서, 표면 거칠기 Rz은 JIS B 0601-1994 「표면 거칠기의 정의와 표시」에 규정된 것이며, 십점 평균 거칠기이다.

또한, 명도값은 JIS Z 8105(1982)에서 동일 조건으로 조명한 백색면을 기준으로서 물체 표면의 상대적인 명암에 관한 색의 속성을 척도화 한 것이다.

적합하게는, 상기 표면 처리층은 상기 표면 처리층의 100μm×1OOμm의 면적에 높이가 1~5μm인 상기 조화 입자에 의한 돌기물이 200~25000개 분포하고 있다.

적합하게는, 상기 표면 처리층은 상기 표면 처리층의 관찰 단면 25μm의 범위에, 높이가 1~5μm인 상기 조화 입자에 의한 돌기물이 6~35개의 개수로 대략 균등하게 분포되어 있다.

적합하게는, 상기 표면 처리층에 있어서의 상기 돌기물간의 최대폭은 O.01μm이상이며, 관찰 단면 25μm의 범위내에 존재하는 돌기물의 개수로 25μm를 나눈 길이의 2배 이하이다.

본 발명의 회로 기판은 본 발명의 표면 처리 동박을 이용하여 작성한 것을 특징으로 하는 회로 기판이다.

본 발명은 가전제품·휴대 전자기기 등의 박형화·소형화에 대응할 수 있고, 파인 패턴화의 요구를 만족하는 표면 처리 동박, 특히, IVH법에 의한 회로 구성에 적합한 표면 거칠기가 작고, 또한, 절연 기판과의 밀착성이 양호하고, 도전성 페이스트의 금속립과의 접속 저항이 낮은 표면 처리 동박을 제공할 수 있다.

또한, 본 발명은 상기 표면 처리 동박으로 회로를 형성하는 것으로, 파인 패턴의 회로를 구성할 수 있는 회로 기판을 제공할 수 있다.

본 실시 형태와 관련된 동박은 표면 처리 동박이며, 특히, IVH법에 의한 회로 구성에 적합한 표면 처리 동박이다.

IVH법을 사용하여 적층 회로를 작성하는 대표적인 방법으로서, ALIVH에 대해 설명한다. 도 1(a)~(i)는 ALIVH에 의한 적층 회로 기판의 제조 방법의 공정을 도시하는 단면도이다.

우선, 도 1(a)에 도시하는 바와 같이 절연 기판으로서 아라미드에폭시프리프래그(1)를 사용하여, 도 1(b)에 도시하는 바와 같이 레이저 천공 가공으로 스루홀(2)을 형성한다.

다음에, 도 1(c)에 도시하는 바와 같이 스루홀(2)에 도전성 페이스트(3)를 충전한다.

다음에, 도 1(c)에 도시하는 바와 같이 스루홀(2)에 도전성 페이스트(3)를 충전한 절연 기판(1)의 양면에 동박(4, 5)을 적층하고, 도 1(d)에 도시하는 바와 같이 열프레스로 동박(4)과 절연 기판(1)을 접착한다. 이 열프레스 공정의 열로 도전성 페이스트(3)가 녹아 스루홀(2)을 개재시켜 양면의 동박(4, 5)이 도통 상태로 접속된다.

다음에, 도 1(e)에 도시하는 바와 같이 동박을 패터닝(에칭)하여 소정의 회로를 형성한다. 상기와 같이 하여 단층의 기판(10)을 형성한다.

적층 기판을 다층화하려면 상기 공정을 반복한다. 예를 들면, 도 1(f)에 도시하는 바와 같이, 도 1(a)~(c)에 도시하는 공정과 마찬가지로 하여 기판(11, 12)을 형성하고, 기판(10)의 상면 및 하면에 상기의 기판(11, 12)을 각각 적층하고, 그 양면에 동박(13, 14)을 적층하고, 도 1(g)에 도시하는 바와 같이 열프레스로 기판(10, 11, 12) 및 동박(13, 14)을 접착한다. 이 열프레스 공정의 열로 도전성 페이스트가 녹아 스루홀을 개재시켜 양면의 동박(4, 5)이 도통 상태로 접속된다. 그 후, 도 1(h)에 도시하는 바와 같이 동박을 패터닝(에칭)하여 소정의 회로를 형성한다. 상기와 같이 하여 3층 적층한 적층 회로 기판을 형성한다.

더욱이, 필요에 따라 상기의 공정을 반복한다. 즉, 상기의 적층 회로 기판의 상면 및 하면에 상기의 기판(15, 16)을 각각 적층하고, 그 양면에 동박(17, 18)을 적층하고, 열프레스로 각 기판과 동박을 접착하고, 동박을 패터닝(에칭)하여 소정의 회로를 형성한다. 이와 같이 하여, 도 1(i)에 도시하는 바와 같이, 5층 적층한 적층 회로 기판을 형성한다.

본 실시 형태에서는, 표면 처리전의 동박(이하, 원박이라고 하는 것이 있다)은 전해 혹은 압연에 의해 제조된 동박 또는 동 합금 박(이들을 구별할 필요가 없는 경우는 단지 동박이라고 한다)이다. 동박의 두께는 1μm~200μm가 매우 적합하다. 동박의 두께는 두께가 1μm이하에서는 동박의 표면상에 조화 처리를 행하는 것은 매우 어렵고, 1μm이하의 두께는 바람직하지 않다. 동박의 두께는 그 용도에 의해 적절하게 선택하여 이용할 수 있다.

동박(원박)의 표면 거칠기는 Rz:0.01μm~2μm인 것이 바람직하다. 원박의 표면 거칠기에 대해서는, Rz:0.01μm이하의 박(箔)은 현실적으로 제조도 곤란하고, 만약 제조할 수 있어도 제조 코스트가 소요되는 것에서 현실적으로 부적당하고, 또한, Rz:2.0μm이상의 원박을 사용하여도 좋지만, 고주파 특성 및 파인 패턴화를 생각하면 원박의 표면 거칠기가 2μm이하인 것이 바람직하다.

본 실시 형태에 있어서는, 상기한 원박의 적어도 한쪽 면에 표면 처리를 가한다.

원박의 표면 조화 처리는 원박의 표면에 조화 입자를 부착시켜 조화면으로 한다. 조화면의 표면 거칠기는 Rz가 1.0~3.0μm로 하는 것이 바람직하다. Rz:1.0μm미만에서는, 필 강도가 낮기 때문에 그 목적을 달성하는 표면 처리 동박으로서는 만족하지 않고, 또한, Rz:3.0μm보다 크면 고주파 특성이 저하하는데다 파인 패턴화에 부적합하게 되기 때문이다.

본 실시 형태에 있어서, 원박 표면을 표면 처리하는 방법으로서는, 원박 표면상에 동 또는 동 합금을 부착시키는 것이 바람직하다. 동 또는 동 합금의 부착량은 2mg/dm²~40Omg/dm²가 바람직하다. 부착량이 2mg/dm²미만에서는 필 강도가 낮기 때문에 그 목적을 달성하는 표면 처리 동박으로서는 만족스럽지 않다.

부착량이 400mg/dm²보다 크면, 고주파 특성이 저하하고, 정보 전달량이 저하한다. 그 원인은 동 혹은 동 합금의 부착량이 많으면 조화 입자가 커지고, 표면의 거칠기가 커지기 때문이다. 고주파에서 도체에 전류를 흘릴 때, 주파수가 높아질수록 전류는 도체의 표층부에 흐르게 된다(표피 효과). 그러므로 도체 표면의 거칠기가 증가하면 전류가 흐르는 표면의 길이가 길어지는 것으로 저항이 증가하고, 전류의 손실이 증가하고, 정보 전달양이 저하한다. 이 때문에, 동 혹은 동 합금의 부착량은 400mg/dm² 이하로 하는 것이 바람직하지만, 고주파 특성을 무시할 수 있는 용도에서는 부착량의 상한을 무시하는 것도 가능하다.

본 실시 형태에 있어서, 원박의 표면 처리는, 그 표면에 접합되는 도전성 페이스트에 포함되는 금속 입자와의 접합도의, 상기 금속 입자와의 접합면의 면적이 동박 표면 면적의 30%이상이 되도록 표면 처리한다.

금속 입자와 동박 표면과의 접합 면적이란, 다음과 같이 하여 측정한 면적이다.

먼저, 동박의 표면적을 측정한다. 즉, 동박의 폭 방향 및 길이 방향의 단면 측정을 행한다. 동박 표면의 단면부를 측정한 폭 방향의 길이를 L, 마찬가지로 길 이 방향을 L'로 하면, L과 L'를 곱한 것을 동박 표면 면적으로 한다. 단면부의 길이 측정은 화상 해석 소프트(주식회사 바이오아트 화상 해석 소프트 Image J 2006)를 사용하여, 조화 입자의 외주를 따라 동박 표면의 길이를 측정하였다.

동박 표면의 폭(L)내에 있어서 도전성 페이스트의 금속 입자와 접합하고 있는 부분의 길이를 모두 서로 더한 것을 S, 동박 표면의 길이(L')내에 있어서 도전성 페이스트의 금속 입자가 접합하고 있는 부분의 길이를 모두 서로 더한 것을 S'로 한다. S와 S'를 곱한 것을 접합 면적으로 한다.

이 때의 접합 면적이 동박 표면 면적에 대해서 30%이상이면 좋다. 접합 면적이 동박 표면 면적에 대해서 30%이상이면 접착력은 만족할 수 있고, 동박(배선 회로)과 금속 입자와의 접촉 저항이 저하하고, 양자의 사이에서 만족하는 접속부를 얻을 수 있다. 또한, 접촉 면적이30% 이하에서는 접착력이 부족하고, 접촉 저항이 증가하여 발열하는 등의 불편이 발생할 우려가 있기 때문에, 바람직하지 않다.

도전성 페이스트에 혼입하는 금속 입자로서는, 알루미늄, 텅스텐, 납, 아연, 금, 은, 동, 니켈, 코발트 등이 매우 적합하게 사용될 수 있다.

또한, 본 실시 형태에 있어서는 표면 조화 처리를 행한 조화 처리 동박은 명도값이 30이하이며, 바람직하게는 25이하이다. 본 실시 형태에 있어서의 명도란, 통상, 표면의 거칠기를 보는 지표로서 사용되고 있는 명도이며, 측정 방법으로서는 측정 샘플 표면에 빛을 쬐고 빛의 반사량을 측정하여 명도값으로서 나타내는 방법으로 측정한다. 여기에서는, JIS Z 8105(1982)에서 동일 조건으로 조명한 백색면을 기준으로서 물체 표면의 상대적인 명암에 관한 색의 속성을 척도화한 것이다. 이 방법으로 표면 처리 동박의 처리면의 명도를 측정하면, 표면 거칠기의 Rz가 크거나 또는 조화 입자사이의 홈의 깊이가 깊을 때에는, 빛의 반사량이 적게 되기 때문에 명도값이 낮아지고, 평활하다면 빛의 반사량이 커져 명도가 높아지는 경향이 있다. 절연 기판과의 필 강도를 향상시키기 위해서는 명도를 30이하로 하고, 바람직하게는 25이하로 한다. 또한, 명도 30을 넘으면, 조화면을 큰 Rz으로서도 요철이 완만한 요철이 되기 때문에 표면 처리 동박과 절연 기판과의 달라붙음이 나쁘고, 필 강도가 향상하지 않기 때문이다.

또한, 명도의 측정은 피측정 동박에

Ni:0.01~0.5mg/dm²

Zn:O.01~0.5mg/dm²

Cr:O.01~0.3mg/dm²

의 범위내의 방수 처리를 가한 후, 명도계(스가시험기 주식회사 기종명:SM컬러 컴퓨터 제품번호 SM-4)를 사용하여 측정하였다.

이상과 같은 표면 거칠기(Rz) 및 명도값을 겸비한 본 실시 형태의 표면 처리 동박은 적층·복합화되어, 우수한 필 강도 및 파인 패턴 특성을 가지고, 이 표면 처리 동박을 사용하는 것으로 우수한 회로 기판이 된다.

본 실시 형태에 있어서는, 상기한 바와 같이, 원박의 표면을 조화 처리한 것이지만, 면내에 있어서의 균일한 필 강도를 얻기 위해서 조화 입자로부터 형성되는 돌기물은 100μm×100μm의 면내에 돌기물이 200~25000개 있는 것이 바람직하다. 돌기물의 개수가 200개보다 적으면 돌기물간의 틈이 넓어져 파인 패턴을 자르지 못하고, 25000이상이면 돌기물과 돌기물이 좁아져 필 강도가 나오지 않게 되어 버리는 것으로부터 바람직하지 않다.

더욱이, 면내에 있어서의 불균일이 없고 우수한 필 강도 및 파인 패턴 특성을 얻기 위해서 아래에 기재하는 조화 입자로부터 형성되는 돌기물이 대략 균등하게 존재(분포)하는 것이 바람직하다. 즉, 돌기물의 높이는 1.0μm 내지 5.0μm의 것이 좋다. 원박 표면에 형성되는 돌기물의 높이가 1.0μm이하에서는, 높이가 낮기 때문에 필 강도를 올리는 효과를 얻지 못하고, 5.0μm이상에서는 돌기물의 분포가 균일하게 되지 않고, 표면 처리 동박의 표면 거칠기 Rz가 범위마다에 불균일이 커지기 때문에, 안정성이 있는 필 강도가 유지되지 못하고, 또한 고주파 특성이 저하하는데다 파인 패턴화에 부적합하게 되기 때문이다. 또한, 여기서 말하는 높이란, 원박의 표면과 돌기물의 정점과의 거리이다.

또한, 돌기물의 개수는 수가 적으면 필 강도가 나오지 못하고, 또한 개수가 많으면 동박 표면과 돌기물과의 밀착성이 약하고 수가 많아도 그 효과는 반대로 감소하는 것에서, 관찰 단면 25μm내에 6개~35개가 매우 적합하고, 특히 10개~20개가 최적이다.

여기서, 본 실시 형태에서 말하는 돌기물의 개념에 대해 설명한다. 인접하는 돌기물의 사이에 형성되는 홈부의 바닥과 돌기물의 정점과의 거리(이하, 홈 깊이라고 하는 것이 있다)가 O.3μm 미만의 경우, 이와 같은 인접하는 돌기물은 하나의 돌기물로서 파악하고, 또한, 홈 깊이가 O.3μm이상인 경우, 이러한 인접하는 돌 기물은 2개의 돌기물로서 파악한다. 이 홈 깊이는 상기한 돌기물의 높이가 원박의 표면과 돌기물의 정점과의 거리를 말하는 것에 대하여, 표면 처리를 행한 후의 홈부의 바닥과 돌기물의 정점과의 거리를 말하는 점에서 다르다.

돌기물의 수를 세는 방법으로서는, 표면 처리 동박을 수지로 묻고, 연마를 행한 후 단면을 SEM 관찰을 행하여 관찰 사진에서, 25μm의 길이로 상기 정의하는 돌기물의 수가 몇개 있을까를 세는 방법으로 측정하였다.

더욱이, 높이가 1.0μm~5.0μm인 돌기물의 개수가 25μm내에 6개~35개 존재하고, 상기 돌기물간에 깊이가 O.3μm이상의 홈을 존재시켜 대략 균등하게 분포시키는 것은 돌기물이 25μm이내에서 부분적으로 집중하는 것을 피하고, 동박의 폭방향·길이 방향으로 필 강도의 안정화를 도모하기 때문이다.

본 실시 형태에서 「대략 균등하게 분포하고 있다」란,

돌기물의 정점과 동박 표면사이의 높이가 1.0μm~5.0μm인 돌기물의 개수를 n(개)

돌기물을 단면 관찰하였을 때의 관찰폭을 25(μm)

로 하였을 때에, 25/n(μm) 폭의 영역에 적어도, 상기 돌기물의 하나의 일부분이 그 영역에 존재하고 있는 것을 나타낸다.

또한, 필 강도의 안정화를 도모하기 위해서는 형성하는 돌기물의 폭에 균일성이 있는 것이 바람직하고, 각 돌기물의 최대폭이 O.01μm이상, 25μm의 범위내에 존재하는 돌기물의 개수로 25μm를 나눈 길이의 2배 이하의 폭인 것이 바람직하다. 또한, 여기서 말하는 최대폭이란 상기한 단면의 SEM 관찰에 있어서, 돌기물의 높이 방향과 수직인 방향의 거리의 최대치를 말한다.

또한 돌기물간의 홈 깊이에 있어서는, 돌기물간의 평균 홈 깊이가 O.5μm이상이면 더욱 바람직하다. 돌기물간의 평균 홈 깊이는 홈의 깊이가 O.3μm이상의 돌기물 n개에 대해서, 각 돌기물의 양사이드의 홈 깊이를 측정하고, 그 때의 값을 A1(μm) B1(μm)······An(μm) Bn(μm)로 하였을 때, 다음 식에 의하여 구한 값이다.

((A1+B1)+······+(An+Bn))/2/n로 구한다.

도 2는 본 발명의 실시 형태에 있어서 측정한 표면 처리 동박의 관찰 단면도면이다.

미처리 동박 표면 SU에 대해서 돌기물(P)이 형성되어 있다. 돌기물(P)의 수n는 25μm이내에 6개 이상, 예를 들면 6~35개 존재하고, 그 높이는 1~5μm의 범위에 들어가 있다. a로 나타내는 바와 같이 홈 깊이가 O.3μm미만인 경우는 돌기물로서 세지 않고, b로 나타내는 바와 같이 홈 깊이는 O.3μm이상이다. 돌기물(P)의 최대의 폭(W)는 O.01μm이상이며, 25μm의 범위내에 존재하는 돌기물(P)의 개수로 25μm를 나눈 길이의 2배 이하의 값이 되어 있다.

도 3은 바람직하지 않은 표면 처리 동박의 관찰 단면도이다.

미처리 동박 표면 SU에 대해서 돌기물(P)이 형성되어 있다. 돌기물(P)의 최대의 폭(W)이 0.01μm이상이며, 25μm의 범위내에 존재하는 돌기물(P)의 개수로 25μm를 나눈 길이의 2배보다 큰 폭을 가지는 이상한 폭의 돌기물(P)이 존재한다.

도 4는 바람직하지 않은 표면 처리 동박의 관찰 단면도이다.

미처리 동박 표면 SU에 대해서 돌기물(P)이 형성되어 있다. 돌기물(P)이 균등하게 분포되어 있지 않는 단면을 나타내고 있다. 도 4중, c로 나타내는 돌기물(P)의 일부분도 존재하지 않는 영역이 있고, 이 경우에는 대략 균등하게 분포하고 있다고는 말할 수 없다.

상기 구성으로 이루어지는 조화 처리면의 박(箔)상에 Cr 및/또는 크로메이트 피막을 형성시키고 방청 처리를 행하고, 또는 필요에 따라 시란 커플링제 처리 또는 방청 처리+시란 커플링제 처리를 가한다.

이하에, 본 발명을 실시 형태에 근거하여 더욱 상세하게 설명하지만, 본 발명은 이것들로 한정되는 것은 아니다.

<실시예>

하기의 원박 1~4를 준비하였다.

원박 1

두께:12μm이며, 매트면 조도:Rz=1.26μm, 광택면 조도:Rz=1.82μm의 전해 동박.

원박 2

두께:12μm이며, 매트면 조도:Rz=1.52μm, 광택면 조도:Rz=1.46μm의 전해 동박.

원박 3

두께:12μm이며, 매트면 조도:Rz=1.86μm, 광택면 조도:Rz=1.20μm의 전해 동박.

원박 4

두께:12μm이며, 양면의 조도:Rz=1.20μm의 압연 동박.

준비한 원박 1~4를 아래와 같이 나타내는 전기 도금 조건 A, B, 또는 C에 의하여 표면 처리를 가하였다. 표 1에 원박의 종류와 전기 도금 조건과의 조합을 나타낸다. 또한, 각 실시예는 원박 1~4를 전기 도금 조건 A, B, 또는 C의 도금욕 1→도금욕 2의 순서로 적어도 1회의 도금을 행하고 표면 처리 동박으로 하였다.

작성한 표면 처리 동박의 표면 형상을 실시예 1~8로서 표 1에 나타낸다.

더욱이, 실시예에 따라서는 그 조화 처리면에, Ni 도금(0.3mg/dm²), 아연 도금(0.1mg/dm²)을 가한 후, 그 위에 크로메이트 처리를 가하였다.

전기 도금 조건 A

·도금욕 1

황산구리(Cu 금속으로서) 5~10g/dm³

황산 30~120g/dm³

몰리브덴산암모늄(Mo금속으로서) 0.1~5.0g/dm³

욕온 20℃~65℃

전기 도금 조건 B

·도금욕 1

황산구리(Cu 금속으로서) 1~50g/dm³

황산 니켈(Ni 금속으로서) 2~25g/dm³

메타바나듐산 암모늄(V금속으로서) 0.1~15g/dm³

pH 1.0~4.5

전류 밀도 1~60A/dm²

통전 시간 1초~2분

욕온 2O℃~60℃

·도금욕 2

황산구리(Cu금속으로서) 10~70g/dm³

황산 30~120g/dm³

전류 밀도 5~60A/dm³

통전 시간 1초~2분

욕온 20℃~65℃

전기 도금 조건 C

·도금욕 1

황산구리(Cu금속으로서) 1~50g/dm³

황산 코발트(Co금속으로서) 1~50g/dm³

몰리브덴산암모늄(Mo금속으로서) 0.1~10g/dm³

pH O.5~4.0

전류 밀도 1~60A/dm²

통전 시간 1초~2분

욕온 20℃~60℃

·도금욕 2

황산구리(Cu금속으로서) 10~70g/dm³

황산 30~120g/dm³

전류 밀도 5~60 A/dm²

통전 시간 1초~2분

욕온 20℃~65℃

	동박의 종류	처리면	전기도금	원 박	처리표면거칠기(μm)	돌기물간의 평균홈깊이(μm)	각 돌기물중에서의 최대폭(μm)	25μm폭1~5μm 높이의 돌기물개수	시란 커플링
실시예1	전해	M	A	1	2.5	1.05	1.81	24	무
실시예2	압연	-	B	4	2.65	0.89	2.4	18	유
실시예3	전해	M	B	2	2.85	1.37	1.52	28	유
실시예4	압연	-	C	4	2.55	1.92	1.22	34	유
실시예5	전해	M	B	2	2.8	1.18	1.14	26	유
실시예6	전해	S	A	3	2.55	0.55	2.63	13	유
실시예7	전해	M	A	1	2.5	1.05	1.81	24	무
실시예8	전해	S	A	1	3.0	0.5	2.5	6	유
비교예1	전해	M	A'	1	2.5	0.3미만	0.1이하	0	유
비교예2	전해	S	B'	3	3.65	0.3미만	0.3이하	0	유
비교예3	압연		B'	4	2.65	0.3미만	0.1이하	0	유
비교예4	전해	M	A'	1	2.5	0.3미만	0.1이하	0	유
비교예5	전해	S	B'	3	3.65	0.3미만	0.3이하	0	유
비교예6	전해	M	A'	1	1.7	0.3미만	0.1이하	0	유

	금속입자와동박과의접합면적의비율(%)	명 도	돌기물의분포100×100(μm²)내의돌기물의개수	가열처리후의저항값증가율	내습시험후의저항값증가율	필 강도(KN/m)	파인 패턴특성최소값L/S(μm/μm)
실시예1	43	22.5	9200	45	77	0.92	25/25
실시예2	35	23	5200	53	88	0.96	25/25
실시예3	49	21	12500	40	72	1.02	30/30
실시예4	56	16	18600	35	66	1.10	25/25
실시예5	43	22	10800	42	74	0.93	30/30
실시예6	30	25	2700	56	94	0.86	25/25
실시예7	43	22.5	9200	45	77	1.14	25/25
실시예8	37	24	6400	51	82	0.83	25/25
비교예1	21	38	0	151	186	0.47	30/30
비교예2	26	34	0	143	146	0.54	55/55
비교예3	22	39	0	154	182	0.42	30/30
비교예4	21	38	0	151	186	0.63	30/30
비교예5	26	34	0	143	146	0.71	55/55
비교예6	17	38	0	166	220	0.57	20/20

<비교예>

상기 원박 1, 3, 4를 아래와 같이 나타내는 전기 도금 조건 A', 또는 B'에 의하여 표면 처리를 가하였다. 표 1에 원박의 종류와 전기 도금 조건과의 조합을 병기한다. 또한, 각 비교예는, 원박 1 또는 3을 상기 전기 도금 조건 A', 또는 B'의 도금욕 1→도금욕 2의 순서로 적어도 1회 도금을 행하고 표면 처리 동박을 하였다. 또한, 비교예에서 작성한 표면 처리 동박의 절연 기판과의 접합면(조화 처리면)측의 표면에 Ni 도금(0.3mg/dm²) 아연 도금(0.1mg/dm²)을 가하고, 더욱이 그 위에 크로메이트 처리를 가하고, 비교예 시료로 하였다.

작성한 표면 처리 동박의 표면 형상을 비교예 1~6으로서 표 1에 병기 한다.

전기 도금 조건 A'

·도금욕 1

황산구리(Cu금속으로서) 5~10g/dm³

황산 30~120g/dm³

몰리브덴산암모늄(Mo금속으로서) 0.1~5.0g/dm³

전류 밀도 10~60A/dm²

통전 시간 1초~2분

욕온 20~60℃

·도금욕 2

황산구리(Cu금속으로서) 20~70g/dm³

황산 30~120g/dm³

전류 밀도 3A/dm²

통전 시간 2분이상(표면 거칠기에 있어서 시간을 변경)

욕온 15℃

전기 도금 조건 B'

·도금욕 1

황산 구리(Cu금속으로서) 1~50g/dm³

황산 니켈(Ni금속으로서) 2~25g/dm³

메타바나듐산암모늄(V금속으로서) 0.1~15g/dm³

pH 1.0~4.5

전류 밀도 1~60A/dm²

통전 시간 1초~2분

욕온 20℃~60℃

·도금욕 2

황산 구리(Cu금속으로서) 20~70g/dm³

황산 30~120g/dm³

전류 밀도 3A/dm²

통전 시간 2분이상(표면 거칠기에 있어서 시간을 변경)

욕온 15℃

[필 강도의 측정·평가]

실시예 및 비교예에서 작성한 표면 처리 동박을 세로 250mm, 가로 250mm로 절단한 후, 그 조화 처리를 가한 쪽의 면을 열압착 후에 두께 1mm가 되는 매수(枚數)의 BT레진(미츠비시 가스화학 주식회사의 상표, 비스마레이미드·트리아진 수지로 이루어지는 열경화성 수지)위에 두고, 전체를 2매의 평활한 스텐레스 강판으로 사이에 끼우고, 온도 190℃, 압력 50kg/cm²에서 90분간 열압착하고, 부착 필 강도를 측정하였다.

필 강도의 측정은 JIS C6471에 준하여, 180도 방향으로 떼어내어 행하였다.

표 1에서 명백한 바와 같이 각 실시예는 O.9KN/m이상으로 필 강도를 클리어 하고 있지만, 비교예 1~6에서는 0.8KN/m이며, 필 강도를 만족하는 것은 아니었다.

[파인 패턴 특성 평가]

도 5는 상기에서 작성한 표면 처리 동박(F)을 BT레진 등의 기판(SB)에 부착하고, 아래와 같이 가공하였을 때의 단면 개략도이다.

도 5에 도시하는 바와 같이, 라인폭:L·스페이스 폭:S에서 레지스터 R를 형성한 동박(F)을 염화철욕에서 에칭하였다. 라인폭의 탑의 폭이 레지스터폭과 같아지도록 에칭 시간을 결정하고, 각 라인폭 및 각 스페이스폭(기판 1매에 형성하는 라인을 10개로 한다)으로 레지스터(R)를 형성한 기판을 각 n=10으로 작성하고, 염화철욕으로 상기 결정한 시간, 에칭을 행하였다. 각 기판에 있어서, 라인사이에 브릿지가 발생하고 있지 않는 것, 뿌리 나머지가 없는 것, 또는 라인의 탑의 폭이 레지스터와 같게 되어 있는 것을 관찰하고, n=10 작성한 각 기판에 그것들이 관찰되지 않는 것 중에서 최소의 L·S의 값을 표 1에 나타낸다.

표 1로부터 명백한 바와 같이, 각 실시예에서는 L/S=30/30의 이하의 파인 패턴을 작성할 수 있었다. 비교예 6을 제외한 각 비교예에서는 가까스로 30/30의 패턴을 작성할 수 있었지만, 그것 이하는 불가능하였다. 또한, 비교예 6은 표면 처리 거칠기가 작기 때문에 파인 패턴을 작성하기에는 적합하였다.

[가열 후 저항값의 증가율 측정]

BT레진에 코어 구멍을 뚫고 도전성 페이스트를 충전시킨 후 프레스를 행하고, 동(銅) 입자와 동박을 접합시키고 저항값을 측정하였다. 이 측정 결과를 가열 후의 저항값 증가율로서 표 1에 나타낸다.

표 1로부터 명백한 바와 같이, 열처리 후의 저항값의 증가율은 각 실시예에서는 60%이하인 것에 대하여, 비교예 1~6에서는 140%를 초과하여 버리고 있다.

또한, 내습 시험을 행한 후 같은 장소의 저항값을 측정하고 내습 시험 전후에서의 저항값의 증가율을 계산하고 그 우열을 확인하였다.

표 1로부터 명백한 바와 같이, 내습(耐濕) 시험 후의 저항값의 증가율은 각 실시예에서는 100%이하인 것에 대하여, 비교예 1~6에서는 140%를 넘어 버리고 있다.

[명도의 측정]

명도의 측정에 대해서는 상기에 있어서 설명한 대로이다. 각 실시예에서는 명도는 25이하이며, 비교예 1~6에서는 30이상이다.

상기한 바와 같이, 각 실시예에서는 금속 입자와 동박과의 접합 면적이 30% 이상이며, 필 강도, 명도, 저항값, 가열 시험, 내습 시험 후의 저항율 증가의 비율, 파인 패턴 작성에 있어서 만족하는 동박을 작성할 수 있었다. 이것에 대해, 비교예 1~6는 금속 입자와 동박과의 접합 면적이 30% 이하이거나 명도, 저항값, 가열 시험, 내습 시험 후의 저항율 증가의 비율에 있어서 만족하는 결과를 얻을 수 없기도 하고, 또한, 필 강도, 파인 패턴 작성에 있어서도 만족할 수 없는 등, 모든것을 만족하는 동박은 되지 않았다.

본 발명은 조화 입자로 형성되는 특정의 형상과 분포를 도시하는 돌기물을 동박 표면에 형성시킨 표면 처리 동박으로 하는 것으로, 거칠기가 작아도, 밀착성이 강하고 또한, 도전성 페이스트의 금속 입자와의 접합 면적을 확보시키는 것으로 안정된 전기 전도성을 유지하는 표면 처리 동박을 제공할 수 있는 것이다.

도 1은 IVH법의 공정을 설명하는 공정도이며,

도 2는 본 발명의 1 실시 형태에 있어서의 단면 개략도이며,

도 3은 표면 처리 동박에 있어서의 바람직하지 않은 단면 형상을 가지는 표면 처리 동박의 단면을 도시하는 개략 단면도이며,

도 4는 표면 처리 동박에 있어서의 바람직하지 않은 단면 형상을 가지는 표면 처리 동박의 단면을 도시하는 개략 단면도이며,

도 5는 파인 패턴 형성에 있어서의 에칭 폭을 설명하는 단면 설명도이다.

(도면의 주요 부분에 대한 부호의 설명)

1 : 절연 기판(프레프래그) 2 : 스루홀

3 : 도전성 페이스트 4 : 동박

Claims

절연 기판의 표리에 동박 회로가 마련되고, 이들 동박 회로가 절연 기판에 마련한 스루홀에 충전의 금속 입자로 접속되어 있는 적층 기판에 있어서의 상기 동박 회로를 구성하는 표면 처리 동박이며, 동박(원박)의 적어도 한 면은 상기 동박 표면에 접합되는 상기 금속 입자와의 접합부의 상기 금속 입자와의 접합면의 면적이 동박 표면적의 30%이상이 되도록 표면 처리된 표면 처리층이 마련되어 있는 표면 처리 동박.
제 1 항에 있어서,

상기 표면 처리층은 동박 표면에 조화(粗化) 입자가 부착된 층이며, 상기 표면 처리층의 표면은 Rz:1.0~3.0μm, 명도값:25이하인 표면 처리 동박.
제 1 항에 있어서,

상기 표면 처리층은 상기 표면 처리층의 100μm×1OOμm의 면적에, 높이가 1~5μm인 상기 조화 입자에 의한 돌기물이 200~25000개 분포하고 있는 표면 처리 동박.
제 1 항에 있어서,

상기 표면 처리층은 상기 표면 처리층의 관찰 단면 25μm의 범위에, 높이가 1~5μm인 상기 조화 입자에 의한 돌기물이 6~35개의 개수로 대략 균등하게 분포하고 있는 표면 처리 동박.
제 1 항에 있어서,

상기 표면 처리층에 있어서의 상기 돌기물간의 최대폭은 O.01μm이상이며, 관찰 단면 25μm의 범위내에 존재하는 돌기물의 개수로 25μm를 나눈 길이의 2배 이하인 표면 처리 동박.
회로 기판을, 제 1 항 내지 제 5 항의 어느 한 항에 기재된 표면 처리 동박을 이용하여 작성한 것을 특징으로 하는 회로 기판.