JP2003200523A - 抵抗層内蔵型銅張り積層板、それを用いたプリント回路基板 - Google Patents
抵抗層内蔵型銅張り積層板、それを用いたプリント回路基板Info
- Publication number
- JP2003200523A JP2003200523A JP2001401409A JP2001401409A JP2003200523A JP 2003200523 A JP2003200523 A JP 2003200523A JP 2001401409 A JP2001401409 A JP 2001401409A JP 2001401409 A JP2001401409 A JP 2001401409A JP 2003200523 A JP2003200523 A JP 2003200523A
- Authority
- JP
- Japan
- Prior art keywords
- resistance layer
- layer
- copper foil
- resistance
- built
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Laminated Bodies (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
起こしづらい抵抗層を備えた抵抗層内蔵型銅張り積層板
を提供する。 【解決手段】 少なくとも一方の片面がJIS B 0
601で規定する10点平均粗さ(Rz)で3〜6μmの
表面粗さになっている基体銅箔1の前記片面または他方
の片面に、電気抵抗率が0.05〜2μΩ・mである導
電性物質から成る抵抗層2が10〜300mg/m2の厚
みで形成されている抵抗層付き銅箔が、絶縁基材Dの片
面または両面にラミネートされている抵抗層内蔵型銅張
り積層板C。
Description
積層板とそれを用いたプリント回路基板に関し、更に詳
しくは、絶縁基材にラミネートすることにより高抵抗の
抵抗回路が内蔵されたプリント回路基板を製造する際に
用いて好適な抵抗層内蔵型銅張り積層板に関する。
能を備えた電気・電子機器の軽薄短小化が急速に進んで
いる。その発展は、各種半導体部品の微小製造技術,半
導体部品を搭載するプリント回路基板の多層化技術、更
にはプリント回路基板への搭載部品の高密度実装技術な
どで裏付けられている。
軽薄短小化への要求が強まっている。しかしながら、搭
載部品の微小化には限界があり、従来の表面実装技術を
前提にすると、それら部品の高密度実装化も限界に近づ
きつつある。このようなことから、プリント回路基板の
表面のうち、可成りの面積を占める搭載部品の面積を小
さくするために、搭載部品の実装点数を低減化すること
が求められている。
て、大きな実装面積を占める部品(例えば、インダク
タ,キャパシタ,抵抗器など)をプリント回路基板の内
層に内蔵して、実質的な高密度実装とコスト低減、およ
び性能向上を実現するための努力がなされている。この
部品内蔵化の技術に関しては、例えば多層構造のセラミ
ック回路基板において、その内層に厚膜ペーストなどの
導電性ペーストを焼き付けることにより抵抗回路のパタ
ーンを形成したものが知られている。
場合、抵抗回路のパターンをトリミングして抵抗回路の
抵抗値を所定値に調整することができず、また内蔵され
ている抵抗回路の抵抗値の精度が低く、更には高価格で
もある。そのため、従来から汎用されている樹脂基材を
用いて製造されるプリント回路基板に対比すると、用途
は限定され、また、将来予想されるシステムLSIなど
の能動部品の内蔵化は不可能である。
両面に、抵抗回路を形成するための材料層(抵抗層とい
う)を形成して成る抵抗層付き銅箔を樹脂基材にラミネ
ートして製造する抵抗回路内蔵型のプリント回路基板が
知られている。このプリント回路基板は、概ね、次のよ
うにして製造される。まず、上記した銅箔の抵抗層側の
面と絶縁樹脂から成る基材とをラミネートして銅張り積
層板にする。ついで、所定のエッチャントで1次エッチ
ングを行って、銅箔と抵抗層が一体化した状態になって
いる所定の回路パターンを形成し、ついで、この回路パ
ターンの表面側に位置する導体回路(銅箔)に対して2
次エッチングを行って当該銅箔の必要箇所のみを選択的
にエッチング除去し、その箇所の抵抗層は残置させる。
その後、全体の上に更に絶縁基材を積層し、抵抗層を内
蔵する。
は、Ohmega Technologies, Inc.からOmega-plyの商品名
で抵抗層内蔵銅張り積層板が市販されている。しかしな
がら、この抵抗層内蔵銅張り積層板は、シート抵抗値の
最高値が250Ω/sq程度と低く、また価格も従来の銅
張り積層板の10倍以上であるため、可成り特殊な用途
に限定使用されるにとどまっている。
は、Sn−Ni合金で抵抗回路パターンを配線した抵抗
層内蔵のプリント回路基板が開示され、特開昭58−2
20491号公報には、Sn−Ni−Sの3元合金で抵
抗回路パターンを形成したプリント回路基板が開示され
ている。しかしながら、これらのプリント回路基板は、
いずれも、抵抗層のSn成分が導体回路であるCu成分
と室温下においても反応してSn−Cu化合物を生成す
るので、時間経過とともに、または高温環境下にある
と、上記反応生成物の成長が進んで抵抗回路の抵抗値が
変化するという問題が生ずる。
は、Cu成分がS成分で腐食されることもあるので、抵
抗回路の経時的な抵抗値の変化という問題だけではな
く、導体回路それ自体も変質するという問題が発生す
る。なお、抵抗層の構成材料としては、例えば特許第3
022969号に、金属CrにC成分とO成分を含む材
料が記載されている。この抵抗層は、導電性材料と絶縁
材料の積層箔であって、厚み0.1〜0.4μmで、その
シート抵抗値は15〜1000Ω/sqである。また、特
開平10−51098号公報にも、金属Cr層または金
属Crを含むクロメート層で抵抗層を形成することが開
示されている。
れているプリント回路基板に実装されている抵抗器の抵
抗値は、概ね、10Ω/sq〜1MΩ/sqの範囲内にあ
る。しかしながら、前記した抵抗回路内蔵型の従来のプ
リント回路基板の場合、その抵抗層のシート抵抗値は高
々1kΩ/sq程度であり、上記した10Ω/sq〜1MΩ/
sqの範囲に比べれば非常に低い水準にある。
プリント回路基板において、その抵抗回路の抵抗値を現
行の水準にまで高めようとすると、抵抗回路パターンの
全長を長くしなければならない。しかしながら、そのよ
うな対策の場合、内蔵されている抵抗回路パターンの面
積を大きくすることが必要となり、その結果、他の実装
部品の搭載面積は小さくなり、その高密度実装が阻害さ
れてしまう。
ている抵抗層は、そのシート抵抗値が1kΩ/sq程度で
あり、確かに、前記した他の先行技術の場合に比べれば
高い水準にある。しかしながら、その構成材料は金属C
r系であって、いわば汎用材料とはいえないという問題
がある。例えば高価格である。また、前記した1次エッ
チング時に使用するエッチャントは抵抗層の金属Cr系
材料もエッチング除去できるものでなければならないの
で、特殊なものとなり、またエッチング条件も厳しくな
るという問題が生ずる。しかも、そのような過酷なエッ
チング条件に、既に形成されている導体回路(Cu)も
晒されるので、結局、形成された導体回路の信頼性は低
下し、同時に抵抗回路の抵抗値精度も低下することがあ
る。
ト回路基板における上記した問題を解決することができ
る抵抗層内蔵型銅張り積層板とそれを用いたプリント回
路基板の提供を目的とする。具体的には、抵抗層が現行
のチップ抵抗器の抵抗値と近似した大きさの抵抗値を有
し、しかも、1次エッチング時や2次エッチング時に
は、現行のエッチャントを用いることにより、銅箔と抵
抗層の同時溶解,銅箔のみの選択的なエッチングのいず
れもが可能である材料で構成されている抵抗層内蔵型銅
張り積層板の提供を目的とする。
ために、本発明においては、少なくとも一方の片面がJ
IS B 0601で規定する10点平均粗さ(Rz)で
3〜6μmの表面粗さになっている基体銅箔の前記片面
または他方の片面に、電気抵抗率が0.05〜2μΩ・
mである導電性物質から成る抵抗層が10〜300mg/
m2の厚みで形成されている抵抗層付き銅箔が絶縁基材
の片面または両面にラミネートされていることを特徴と
する抵抗層内蔵型銅張り積層板が提供される。
内蔵型銅張り積層板を用いたプリント回路基板であっ
て、内層または/および外層には、前記基体銅箔から成
る導体回路と前記抵抗層から成る抵抗回路が積層された
回路のパターンが形成されていることを特徴とするプリ
ント回路基板が提供される。
り積層板の一例Cを示す。この銅張り積層板Cは、基体
銅箔1と抵抗層2から成る後述の抵抗層付き銅箔Aが絶
縁基材Dにラミネートされた構造になっている。ここ
で、絶縁基材Dとしては、従来からプリント回路基板の
基材として用いられているものであれば何であってもよ
く、格別限定されるものではない。例えば、エポキシ
系、ポリイミド系、ポリエステル系、またはフェノール
系などの熱硬化性樹脂から成る基材や、これら樹脂と
紙、ガラス布、ガラス繊維などとの複合材のプリプレグ
をあげることができる。
Aとのラミネートは、当該抵抗層付き銅箔の抵抗層2側
の面と絶縁基材とを重ね合わせ、熱プレスして実現する
ことができる。したがって、ラミネート後に得られた積
層板Cにおいては、最外層が基体銅箔から成り、抵抗層
2は絶縁基材と接合した状態で内蔵されることになる。
対して、後述する1次エッチング、2次エッチングを行
うことにより、基体銅箔1と抵抗層2の所定の回路パタ
ーンが形成された抵抗回路内蔵のプリント回路基板が製
造される。ここで、上記した抵抗層付き銅箔の基本例A
を図2に示し、他の基本例Bを図3に示す。
の片面に後述する抵抗層2が形成されている点では同じ
であるが、銅箔Aの場合は、基体銅箔1の粗面1a側に
抵抗層2が形成されており、銅箔Bの場合は、基体銅箔
1の平滑面1b側に抵抗層2が形成されている点で異な
っている。ここで、基体銅箔1としては、一般のプリン
ト回路基板の製造時に用いられる電解銅箔または圧延銅
箔のいずれかであればよいが、そのいずれか一方の表面
(図では粗面1a)は、JIS B 0601で規定す
る10点平均粗さ(Rz)で3〜6μmの表面粗さになっ
ているものが使用される。
との接合強度を高め、また、後述するように厚みは同じ
であっても高抵抗の抵抗回路を形成したいときは、銅箔
Aを用いることが好ましい。そして、ファインな導体回
路と抵抗回路を形成したいときは、銅箔Bを用いること
が好ましい。なお、基体銅箔1の粗面1aにおけるRz値
を3〜6μmに設定した理由は、銅箔Aを使用したとき
の絶縁基材との接合強度(例えばピール強度)を高める
ためであるが、その場合でも、Rz値が6μmより大きい
粗面1aに抵抗層2を形成すると、前記した2次エッチ
ング時における基体銅箔のみの選択的なエッチング除去
が円滑に進まず、形成される抵抗回路の抵抗値がばらつ
くようになる。
層2を形成すると、絶縁基材との間で適切な接合強度が
得られなくなる。次に抵抗層2について説明する。この
抵抗層2は、電気抵抗率が0.05〜2μΩ・mである
導電性物質で構成され、かつその厚みは10〜300mg
/m2に設定される。具体的には、上記導電性物質を基
体銅箔1の表面に電析で形成して抵抗層とすることが好
適である。なお、上記した電気抵抗率は温度298K近
辺における値である。
路のパターンに転化するとはいえ、広い範囲の導電性を
備えていることが必要であり、また、高抵抗の抵抗回路
になるためには、薄く、しかも厚みのばらつきがない均
一な層として形成されることが必要である。このような
ことを勘案すると、抵抗層の形成方法としては、銅箔へ
の均一皮膜形成に最も好適である電析を適用することが
好ましい。
より小さい導電性物質で抵抗層2を形成すると、高いシ
ート抵抗値の抵抗層を形成するためには、当該抵抗層の
厚みを非常に薄くすることが必要になる。しかし、その
ような薄い抵抗層では、2次エッチング(銅の選択エッ
チング)時に基体銅箔と共に溶解しやすくなり、結局、
厚みが均一な層形成が困難になる。また、電気抵抗率が
2μΩ・mより大きい導電性物質の抵抗層を電析で形成
することは極めて困難である。
ては、電気抵抗率が0.05〜2μΩ・mである導電性
物質が使用される。なお、ここでいうシート抵抗値と
は、これら銅箔A,Bの抵抗層側を絶縁基材とラミネー
トしたのち、表面の基体銅箔のみを選択的にエッチング
除去し、残存する抵抗層について測定される抵抗値のこ
とである。
て、次の2つのタイプのものになる。第1のタイプの抵
抗層は、98質量%以上の単一成分を主成分として含
み、残部は不可避的不純物または1質量%未満のCu成
分を含むものである。第2のタイプの抵抗層は、95質
量%以上の主成分と3質量%以下の副成分を含み、残部
は不可避的不純物または1質量%未満のCu成分を含む
ものである。
しては、例えば、Ni,Co,Pd,Biのいずれかを
あげることができる。また、Ni−Pd,Ni−Coの
ような共析相や、Pt単体も使用することができる。ま
た第2のタイプの抵抗層の場合、主成分としては上記し
た金属のいずれかを、副成分としては主成分の種類に応
じて例えばP,B,Pd,Bi,Wのいずれかをあげる
ことができる。
主成分と副成分を組み合わせた導電性物質としては、例
えば、前者を主成分、後者を副成分としたとき、Ni−
P,Ni−B,Co−P,Co−B,Ni−Bi,Ni
−W,Ni−Pdなどをあげることができる。第1のタ
イプの抵抗層,第2のタイプの抵抗層は、上記した導電
性物質を主体として構成されているが、更には、不可避
的不純物または1質量%未満のCu成分が含まれていて
もよい。
れる理由は以下のとおりである。まず、銅箔A,銅箔B
は、いずれも抵抗層側の面を絶縁基材にラミネートとし
たのち1次エッチングを行って、一旦、基体銅箔と抵抗
層2が積層された状態で所定パターンの回路を形成す
る。ついで、2次エッチングを行って、抵抗回路を形成
したい部分の基体銅箔部分を選択的にエッチング除去し
て所望するパターンの抵抗回路が形成される。
いると、上記したエッチングの過程で抵抗層のCu成分
が溶解除去されることになる。その結果、抵抗層の均一
性は劣化し、そのシート抵抗値のばらつきが大きくな
る。また、オーバーエッチングも起こりやすくなり、シ
ート抵抗値が設計値よりも大きくなるという事態が発生
する。更には、Cu成分を含有したままの状態で抵抗回
路がプリント回路基板に内蔵されていると、時間経過と
ともに、Cu成分の酸化や腐食などにより抵抗回路の抵
抗値が変動し、プリント回路基板の長期信頼性は低下す
る。
銅箔A,銅箔Bの抵抗層においては、Cu成分を含有し
ないことを最適とするが、含有されている場合であって
もその含有量は1質量%以下に規制される。なお、銅箔
A,銅箔Bのいずれにおいても、1次エッチング時に
は、回路パターン形成に従来から使用されている塩化第
二銅や塩化第二鉄の水溶液をエッチャントとして用いる
ことができる。これらのエッチャントは、基体銅箔と抵
抗層を所定の回路パターンで同時に形成することができ
る。
る2次エッチングにおいては、アルカリアンモニア系,
過酸化水素−硫酸系などの一般的なエッチャントを用い
ることができる。これらの抵抗層の厚みは10〜300
mg/m2に設定される。この厚みが10mg/m2より薄い
場合は、前記した2次エッチング時における銅箔の選択
的なエッチング除去が円滑に進まず、抵抗層も部分的に
エッチング除去されてしまうので、形成された抵抗回路
の抵抗値のばらつきが大きくなる。とくに第2のタイプ
の抵抗層の場合はその傾向が強く発現する。
と、そのシート抵抗値は50Ω/sqを大きく下回るよう
になり、高抵抗の抵抗回路の形成という本発明の目的に
そぐわなくなる。なお、第1のタイプの抵抗層の場合、
その厚みを薄くしていくと急激にシート抵抗値が高くな
っていく。すなわち、抵抗層が薄くなると、形成された
抵抗層の厚みによってシート抵抗値は大きく変動する。
そのため、抵抗値が所定の設計値となるように抵抗層の
厚みを制御することが困難になる。
成分の配合量を調節することにより、高抵抗領域におい
て、その抵抗値を設計値にコントロールしやすいという
利点を備えている。例えば、Ni,Coを主成分とした
場合、副成分としてP,B,Pd,Bi,Wなどの配合
量を調節して抵抗値の制御が可能であり、Pdを主成分
とした場合には、Ni,P,B,Wを副成分とし、所定
の抵抗値となるようにそれらの配合量を調節すればよ
く、Bを主成分とした場合には、P,Wを副成分として
それらの配合量を調節すればよい。
合と同様に、Cu成分に比べてマイグレーションを起こ
しづらく、低温域ではCu成分と化合物を生成しにく
く、また主成分との間では化学結合性が良好であるた
め、微量転化により、単一成分の量で抵抗値を制御しよ
うとする第1のタイプの抵抗層の場合に比べて、副成分
の配合量をわずかに変化させるだけで各種値の抵抗値を
発現させることができる。換言すれば、10kΩ/sq以
上の高いシート抵抗値の領域を想定した場合であって
も、副成分の配合量を微量変化させるだけで、その高抵
抗領域内でシート抵抗値の制御が可能となる。
配合すると、前記した銅箔の選択的エッチングを行う2
次エッチング時において、抵抗層は用いたエッチャント
に溶解しやすくなり、その結果、形成された抵抗回路の
抵抗値は設計値から外れやすくなる。そのため、第2の
タイプの抵抗層においては、主成分は95質量%以上と
し、この副成分の配合量は3質量%以下に設定される。
ことが好ましい。抵抗層の厚みも均一に維持され、その
シート抵抗値は1kΩ/sq〜1MΩ/sqと高い値を示すよ
うになるからである。そして、そのときのシート抵抗値
は、平均値に対して±5%以内の値で安定化する。その
場合、抵抗層の厚みが薄いときには、第1のタイプの抵
抗層の方が第2のタイプの抵抗層よりも高いシート抵抗
値を示す傾向が認められる。逆に抵抗層の厚みを厚くす
ると、第2のタイプの抵抗層の方が第1のタイプの抵抗
層よりも高いシート抵抗値を示すようになる。
たように、基体銅箔1に対して電析で抵抗層2を形成す
ることが好ましい。均一な薄膜形成が可能であり、また
その厚み制御が容易であるからである。その場合、用い
る電解めっき液としては、前記した所望の導電性物質の
イオンを含み、かつ、Cuイオンの濃度が20ppm以下
で、塩素イオンの濃度が10ppm以下に調整された水溶
液であることが好ましい。
電析を行うと、形成される抵抗層におけるCu成分の含
有量は1質量%より多くなって、前記した不都合が発生
するようになるからである。基体銅箔1の表面に継続的
に電析を行っていると、基体銅箔から電解めっき液にC
u成分が溶解し、電解めっき液中にCuイオンが蓄積さ
れてくるので、本発明においては、例えば弱電解処理を
継続的に実施して電解めっき液中のCuイオンを強制的
に除去し、その濃度を上記した値に維持する。
されていると、電析終了後に抵抗層付き銅箔を水洗・乾
燥しても、塩素は完全に除去されずに残存し、製造した
プリント回路基板の抵抗回路や導体回路の塩素腐食が起
こるようになるので、本発明においては、電解めっき液
中の塩素イオン濃度を10ppm以下に規制する。銅箔
A,銅箔Bの実使用に際しては、保管過程における基体
銅箔の防錆のために、また絶縁基材とのラミネートを行
うこととの関係で、耐熱性,耐酸化性,耐薬品性,接合
強度の向上などの機能を付与するために、その両面に表
面処理が施されていることを好適とする。
の両面に表面処理層3が形成されている銅箔A1,図5
で示したように、銅箔Bの両面に表面処理層3が形成さ
れている銅箔B1にして実使用に供することが好まし
い。このような表面処理としては、Zn,Zn合金,C
u−Zn合金,Ni,Ni合金、Sn,Sn合金,C
o,Co合金,Sbなどのめっき処理,クロメート処
理,シランカップリング処理などをあげることができ
る。これらのうち、Znめっき処理,クロメート処理,
シランカップリング処理はとくに有効である。
B)を外層材として用いる場合には、図6で示したよう
に、銅箔Aの抵抗層2側に、Bステージまたは半硬化状
態にある絶縁樹脂層4や、エポキシ系,アクリル系,ポ
リイミド系の接着剤層4を形成した抵抗層付き銅箔A2
にしてもよい。また、銅箔Aを内層材として使用するこ
とを考慮すると、基体銅箔1としては、その伸び率が4
%以上であるものを採用することが好ましい。フォイル
クラックの発生防止や層間接続の信頼性向上に資するか
らである。
明では、電解銅箔や圧延銅箔を使用することができる
が、それらに対しては次のような表面修飾を施したもの
であってもよい。まず、図7で示したように、基体銅箔
の粗面1aに粗面化処理を行って粗化層5を形成した基
体銅箔1Aを使用することができる。
いられているタイプのものである。この銅箔1Aを用い
て図2で示した銅箔Aを製造すると、抵抗層のシート抵
抗値は高くなり、また絶縁基材との接合強度も高くなる
が、他方では、2次エッチング時における銅箔1Aの選
択エッチング性が悪くなり、形成した抵抗回路の抵抗値
のばらつきが大きくなるという傾向を示す。
造目的のプリント回路基板への要求特性,絶縁基材との
接合強度,形成する回路パターンのファイン化の程度な
どとの関係で使用時の選択を図ればよい。図8は、基体
銅箔1の平滑面1b側に粗化層5を形成した銅箔1Bを
示す。この銅箔1Bは、ファインな導体回路と抵抗回路
の形成を目的とするときに用いて好適である。
した基体銅箔1Cを示す。この銅箔1Cは、多層プリン
ト回路基板の製造に際し、内蔵基材との接合強度を高め
たいときに用いて好適である。ところで、基体銅箔1の
厚みは、製造した抵抗層付き銅箔の用途や求められる必
要特性、また内層材として用いるのか、外層材として用
いるのかなどの使用態様に応じて適切に決められる。例
えば内層材として用いる場合には、基体銅箔1の厚みは
18μm以上であることが好ましく、ファインな回路パ
ターンが要求される外層材として用いる場合には、9μ
mまたは12μmであることが好ましい。
路が要求される外層材用の抵抗層付き銅箔や、プリント
回路基板の製造過程で例えばレーザ穴あけ加工が施され
る抵抗層付き銅箔の場合、次のような基体銅箔を使用す
ることができる。その1つは、図10で示したように、
キャリア銅箔6を用いた銅箔1Dである。すなわち、こ
の銅箔1Dは、比較的厚いキャリア銅箔6の粗面6a
に、剥離層7を介して厚みが3μmまたは5μmの厚み
の銅箔層8が形成されている。
図2または図3で示した基体銅箔1として機能し、この
銅箔層8の表面に本発明の抵抗層2が形成されることに
なる。この銅箔1Dを用いて製造した抵抗層付き銅箔
は、絶縁基材とラミネートされたのち、キャリア銅箔6
が剥離または溶解除去される。そして、絶縁基材側に残
置する薄い銅箔層8(およびその下に位置する抵抗層)
に対して、エッチングやレーザ加工が施される。
銅箔1Eは、図10で示したキャリア銅箔6の平滑面6
bに剥離層7を介して3μmまたは5μmの厚みの銅箔
層8が形成され、更にその銅箔層8の表面に粗化層5が
形成されているものである。この銅箔1Eは、銅箔1D
を用いた場合よりも、更にファインな回路パターンの形
成やレーザ加工が可能である。
て、剥離層7と銅箔層8の間に耐熱剥離層9を介装した
銅箔1Fを示す。この銅箔1Fは、銅箔1Eと同じ機能
を発揮するとともに、耐熱性が向上していて、例えば温
度が300℃前後になってもキャリアピールは低温時に
比べて大きく上昇しないので、キャリア銅箔6の剥離性
が良好である。
レーザ吸収層に置換すれば、その銅箔は、レーザ穴あけ
加工が容易となり、直接、銅箔層8に穴あけ加工が実現
可能な基体銅箔になる。なお、直接にレーザ穴あけ加工
が可能である銅箔としては、図13で示したように、図
7で示した銅箔1Aの平滑面1bにレーザ吸収層9が形
成されている銅箔1Gであってもよい。
銅箔を製造し、その抵抗層付き銅箔と絶縁基材をラミネ
ートして、図1に示したような本発明の抵抗層内蔵型銅
張り積層板Cを製造する。そして、その銅張り積層板C
を用い、次のようにして本発明の抵抗回路を内蔵するプ
リント回路基板が製造される。
板Cの基体銅箔1の上に、所定のパターンでレジストマ
スク10をパターニングする。ついで、前記したような
所定のエッチャントを用いて1次エッチングを行い、図
15で示したように、絶縁基材Dの上に基体銅箔と抵抗
層が積層された回路パターンを形成する。このとき、基
体銅箔1と抵抗層2が既に説明した状態になっているの
で、1工程で両者の同時エッチングが可能である。
体銅箔から成る形成回路1’を表出させ(図16)、再
度、この形成回路1’の表面に所定のパターンでレジス
トマスク10’をパターニングする(図17)。そし
て、前記したような所定のエッチャントを用いて2次エ
ッチングを行い、形成回路1’のCuを選択的にエッチ
ング除去して、図18で示したように、所定の導体回路
1''を形成する。このとき、抵抗層2はエッチング除去
されず、1次エッチングの状態を維持している。
る。その結果、図19で示したように、絶縁基材Dの上
には、所定のパターンで配線された抵抗回路2’とその
上に配線されている所定パターンの導体回路1''を有す
る本発明のプリント回路基板が得られる。
み,抵抗層を形成する側の表面粗さは表1,2に示した
とおりである。また、これら基体銅箔の一部にはその粗
面側または平滑面側に粗面化処理を行った。
まず、主に、Cu:30g/dm3,H2SO4:150g
/dm3から成る電解液中において、電流密度:280C
/dm2でカソード電解を行い、ついで、主に、Cu:7
0g/dm3,H2SO4:100g/dm3から成る電解液中
において、電流密度:280C/dm2のカソード電解を
行った。
た表面粗さの表面に、下記の条件で各種の導電性物質を
電析した。 Ni:NiSO4・6H2O 160g/dm3,H3BO3
30g/dm3,液温40℃,電流密度0.5A/dm2。
m3、H3BO3 30g/dm3,液温40℃,電流密度0.
5A/dm2。 Ni−Co:Ni(NH2SO3)2・4H2O 160g/
dm3(主成分とする場合)、または50g/dm3(副成分
とする場合),Co(NH2SO3)・4H2O10g/dm3
(副成分とする場合)、または100g/dm3(主成分
とする場合),H3BO3 30g/dm3,液温40℃,
電流密度0.5A/dm2。
/dm3,H3PO3 10g/dm3,H 3PO3 1g/d
m3,液温25℃,電流密度0.5A/dm2。 Ni−B:NiSO4・6H2O 175g/dm3,(C
H3)3N・BH3 10g/dm3,液温55℃,電流密度
0.5A/dm2。 Co−P:CoSO4・6H2O 50g/dm3,H3PO
4 10g/dm3,H3PO3 1g/dm3,液温25℃,
電流密度0.5A/dm2。
dm3,(CH3)3N・BH3 10g/dm3,液温55℃,
電流密度0.5A/dm2。 Ni−Bi:NiSO4・6H2O 175g/dm3,B
i2(SO4)3 40g/dm3,液温33℃,電流密度0.
5A/dm2。 Ni−W:NiSO4・6H2O 60g/dm3,Na2W
O4・2H2O 25g/dm3,液温30℃,電流密度0.
5A/dm2。
本高純度化学社製),液温40℃,電流密度0.5A/d
m2。 Pd:パラブライト−SST−L(日本高純度化学社
製),液温55℃,電流密度0.5A/dm2。 Pd−Ni:PdNi466(デグサジャパン社製),
液温45°,電流密度0.5A/dm2。
薬品社製),液温40℃,電流密度0.5A/dm2。 Pt:プラタネックスIIILS(日本エレクトロプレー
ティング・エンジニヤーズ社製),液温65℃,電流密
度0.5A/dm2。 なお、Cu成分の含有量を多くする場合には、用いた電
解液に硫酸銅を添加することによって実施した。
塩酸と20重量%硝酸の混合水溶液で抵抗層を溶解し、
その水溶液に対し、原子吸光分析(日立製作所社製の機
種Z−6100を使用)またはICP分析(堀場製作所
社製の機種JY238−ULTRACEを使用)で定量
した。また、Cu成分の定量は、EPMAによる定量分
析結果をZAF補正して求めた。
ブック改訂3版(日本金属学会編、1993年、丸善
(株))から試算した。その結果を表3,4に示した。
更に、抵抗層の表面に対し、下記の表面処理の一部また
は全部を順次行った。 処理1:Zn 10g/dm3,pH12の電解液を用い
て、室温下で1C/dm2のカソード電解処理。
クロム酸液を用い、1C/dm2でカソード電解するクロ
メート処理。 処理3:サイラエース(チッソ社製のエポキシ系シラン
カップリング剤)の1g/dm3水溶液に浸漬するシラン
カップリング処理。 以上の結果を一括して表3,4に示した。
繊維強化エポキシ樹脂基板)に熱圧プレスしてラミネー
トした。キャリア付き銅箔の場合は、その後、キャリア
銅箔を剥離した。
レジストでマスクを形成し、1次エッチングを行って銅
箔と抵抗層の両者をエッチング除去して回路パターンを
形成した。エッチャントとしては、塩化第二銅水溶液を
用いた。なおこのとき、別に幅10mmのパターンを作成
し、引張試験機(テンシロンジャパン社製)でピール強
度を測定した。
たキャリア銅箔の上に、Cu:70g/dm3、H2S
O4:100g/dm3から成る電解めっき液を用いて厚み
が18μm程度になるまでCuを電析したのちピール強
度を測定した。ついで、再度マスクを形成したのち、次
のような2次エッチングを行った。すなわち、角形形状
のシート状抵抗パターンを残し、かつその抵抗パターン
の両側にCuの電極部を残した状態にマスクを形成した
のち、エープロセス(メルテックス社製のエッチャン
ト)を用いて、表層部の基体銅箔のみを選択的にエッチ
ング除去した。
器産業社製)を用いて抵抗測定した。測定点はn=5と
し、その平均値をもって抵抗層のシート抵抗値とした。
また、測定抵抗の最大値と平均値の差を求め、その値の
平均値に対する百分率を算出してばらつきとした。以上
の結果を一括して表5,6に示した。
示したように、Ni単体,Ni−3%P,Ni−5%
P、およびNi−15%Pから成る各種導電性物質の抵
抗層を形成し、更にその表面に表8,9で示した表面処
理を施して各種の抵抗層付き銅箔を製造した。
ラミネートしたのち、実施例1〜40と同じようにして
シート抵抗値,ピール強度などの特性を測定した。その
結果を表10に示した。
のそれぞれにつき、抵抗層の厚みとシート抵抗値との関
係を図20に示した。表1〜10および図20から次の
ことが明らかである。 (1)実施例1と比較例1を対比して明らかなように、
基体銅箔の表面粗さ(Rz)が3μmを下回るとピール強
度が低くなり、プリント回路基板としての基本的な特性
が満たされなくなる。逆に、基体銅箔の粗面粗さが6μ
mより大きい比較例2,4は、充分に大きなピール強度
を示すが、2次エッチング時においてCuの選択的なエ
ッチングが劣り、そのため抵抗層の材料の同時溶解も進
み、シート抵抗値が本来の値よりも高くなっている。こ
のようなことから、用いた基体銅箔の表面粗さはRz値で
3〜6μmに設定すべきであることがわかる。
い比較例3の場合も、2次エッチング時に基体銅箔と抵
抗層の同時溶解が起こっている。逆に、抵抗層の厚みが
極端に厚い比較例5の場合は、1次エッチング時に基体
銅箔と抵抗層の同時溶解を実現することができない。こ
のような場合は、残存する抵抗層を更にエッチング除去
する工程が必要となり、生産性の低下や、形成パターン
の信頼性を招く。
施例9,実施例10と実施例11,実施例12と実施例
13,実施例14と実施例15,実施例16と実施例1
7の群におけるそれぞれの実施例を対比すると、前者は
いずれも抵抗層が単一成分で構成されているものであ
り、後者は抵抗層が主成分と副成分で構成されているも
のである。
じであるが、互いのシート抵抗値は異なっている。その
場合、抵抗層の厚みが50mg/m2以上のときは、後者
の主成分と副成分を含む抵抗層の方が高いシート抵抗値
を示しており、逆に、抵抗層の厚みが40mg/m2以下
のときは、前者の単一成分から成る抵抗層の方が高いシ
ート抵抗値を示している。そして、抵抗層の厚みが薄く
なるにつれて、シート抵抗値が高くなることは両者とも
同じであるが、単一成分から成る抵抗層の場合は上記し
た傾向が顕著にあらわれている。
が主成分と副生部から成り、しかも抵抗層の厚みが薄い
ものであるが、いずれも、2次エッチング時におけるC
uの選択的エッチングは悪い。これは、副成分を含む抵
抗層はCuのエッチャントに溶解しやすいためであると
考えられる。
の厚みが50mg/m2を大きく上まわって300mg/m2
である実施例1〜3は、基体銅箔の表面粗さが大きくな
るにつれて、シート抵抗値は大きくなる傾向を示してい
る。 (5)実施例18は、2次エッチング時に抵抗層の一部
も溶解し、その結果、シート抵抗値のばらつきが非常に
大きくなっている。これは、抵抗層にCu成分が1.2
質量%含有されているからであることがわかる。このよ
うなことから、抵抗層を構成する導電性物質におけるC
u含有率は1質量%以下に規制することが好ましいこと
がわかる。
0と、更に各種の副成分が含まれている抵抗層を有する
実施例19〜24とを対比して明らかなように、抵抗層
の厚みを30mg/m2近辺に設定した場合、副成分の種
類と含有量によってシート抵抗値を変化させることがで
きる。また、実施例25〜33の場合のように主成分の
種類を変えても上記と同様の傾向が認められる。そし
て、実施例31,32のように、抵抗層を構成する導電
性物質の電気抵抗率が1μΩ・mより高い場合であって
も、抵抗層の厚みを変えることにより、高いシート抵抗
値が得られている。
例34〜39の場合も、上記したと同様の結果が得ら
れ、また、実施例4の場合も同様である。 (8)抵抗層付き銅箔に樹脂を形成して樹脂付き・抵抗
層付き銅箔とした実施例40の場合も、高いシート抵抗
値を有する抵抗層が得られている。 (9)抵抗層がNi単体から成る実施例41〜47の
群,抵抗層がNi−3%Pから成る実施例48〜54の
群,抵抗層がNi−5%Pから成り、その基体銅箔が粗
面化処理されている実施例55〜61の群,抵抗層がN
i−15%Pから成る実施例62〜68の群のいずれに
おいても、抵抗層の厚みが薄くなるにつれてシート抵抗
値は高くなっていく。とくに、抵抗層がNi単体から成
る実施例41〜47の群の場合、抵抗層の厚みが40mg
/m2以下になると、そのシート抵抗値が極端に変化し
ている。
の群においては、実施例41〜47の群に比べると、シ
ート抵抗値は大幅に低くなっているが、抵抗層が薄くな
ってもシート抵抗値の変化量は少ない。この傾向はP成
分が増量するにつれて強くあらわれている。しかし、P
成分が多く成りすぎると、実施例62〜68の群で明ら
かなように、シート抵抗値は低くなり、高抵抗の抵抗層
を形成できなくなる。また、実施例67,68から明ら
かなように、これらの群の場合、抵抗層が薄くなると、
2次エッチング時にCuと同時溶解する傾向が認められ
る。
小によっては、主成分と副成分を含む導電性物質で抵抗
層を形成する方が、当該抵抗値の制御が可能であるとい
う利点がある。ただし、厳しいエッチング条件下ではC
uとの同時溶解を防ぐために、副成分の含有量は微量に
とどめるということが必要になる。そして、図13から
も明らかなようにシート抵抗値を1kΩ/sq以上の高抵
抗にするためには、P成分の量を、3質量%以下におい
て調節して高い抵抗値で制御することも可能である。
8,50,59,63,67からも明らかなように、表
面処理は、製造した抵抗層付き銅箔に影響を与えていな
い。
抵抗層内蔵型銅張り積層板は、そのシート抵抗値が従来
に比べて大幅に高く、しかも広範囲の値となっていて、
かつ2次エッチング時においても導体回路になる基体銅
箔と同時溶解することが起こりづらい。したがって、こ
の抵抗層内蔵型銅張り積層板と絶縁基材をラミネートす
ることにより、高抵抗の抵抗回路を内蔵するプリント回
路基板を製造することができる。
抗率が0.05〜2μΩ・mの電析可能な導電性物質の
1種または2種を設計目的のシート抵抗値との関係で用
い、しかも2種類を用いる場合には、その副成分の量を
調整することにより、抵抗値制御が可能となる。したが
って、この抵抗層内蔵型銅張り積層板を用いて製造した
プリント回路基板では、実装部品の面積の多くを占める
チップ抵抗器などの使用を大幅に低減することができ、
高密度実装とその信頼性の向上を実現することができ
る。
は、従来から使用されているプリント回路用銅箔の表面
に抵抗層を形成したものを用いたものであるため、低コ
ストであり、また高い生産性の下で製造することがで
き、その工業的価値は極めて大である。
の一例Cを示す断面図である。
示す断面図である。
示す断面図である。
を示す断面図である。
を示す断面図である。
を示す断面図である。
体銅箔の一例1Aを示す断面図である。
体銅箔の一例1Bを示す断面図である。
体銅箔の一例1Cを示す断面図である。
基体銅箔の一例1Dを示す断面図である。
基体銅箔の一例1Eを示す断面図である。
基体銅箔の一例1Fを示す断面図である。
基体銅箔の一例1Gを示す断面図である。
ジストマスクを形成した状態を示す断面図である。
面図である。
である。
を示す断面図である。
面図である。
図である。
グラフである。
体層 1a 基体銅箔1の粗面 1b 基体銅箔1の平滑面 2,2’ 抵抗層 3 表面処理層 4 絶縁樹脂層または接着剤層 5 粗化層 6 キャリア銅箔 6a キャリア銅箔6の粗面 6b キャリア銅箔6の平滑面 7 剥離層 9 耐熱剥離層またはレーザ吸収層 10,10’ レジストマスク
Claims (16)
- 【請求項1】 少なくとも一方の片面がJIS B 0
601で規定する10点平均粗さ(Rz)で3〜6μmの
表面粗さになっている基体銅箔の前記片面または他方の
片面に、電気抵抗率が0.05〜2μΩ・mである導電
性物質から成る抵抗層が10〜300mg/m2の厚みで
形成されている抵抗層付き銅箔が絶縁基材の片面または
両面にラミネートされていることを特徴とする抵抗層内
蔵型銅張り積層板。 - 【請求項2】 前記抵抗層における前記導電性物質が、
98質量%以上の単一成分を含み、残部は不可避的不純
物または1質量%未満のCu成分を含んでいる請求項1
の抵抗層内蔵型銅張り積層板。 - 【請求項3】 前記単一成分が、Ni,Co,Pdまた
はBiのいずれか1種である請求項2の抵抗層内蔵型銅
張り積層板。 - 【請求項4】 前記抵抗層における前記導電性物質が、
95質量%以上の主成分と3質量%以下の副成分を含
み、残部は不可避的不純物と1質量%未満のCu成分を
含んでいる請求項1の抵抗層内蔵型銅張り積層板。 - 【請求項5】 前記副成分が、P,B,Pd,Biまた
はWのいずれか1種である請求項4の抵抗層内蔵型銅張
り積層板。 - 【請求項6】 前記抵抗層の厚みが10〜50mg/m2
であり、絶縁基材にラミネートしたのちに前記基体銅箔
のみを選択的にエッチング除去して残存する前記抵抗層
のシート抵抗値が1kΩ/sq〜1MΩ/sqである請求項1
〜5のいずれかの抵抗層内蔵型銅張り積層板。 - 【請求項7】 前記シート抵抗値のばらつきが、平均値
に対して±5%の範囲内にある請求項1〜6のいずれか
の抵抗層内蔵型銅張り積層板。 - 【請求項8】 前記抵抗層が電析で形成される請求項1
〜7のいずれかの抵抗層内蔵型銅張り積層板。 - 【請求項9】 前記基体銅箔における前記抵抗層が形成
される表面は、粗面化処理が施されていない表面である
請求項1〜8のいずれかの抵抗層内蔵型銅張り積層板。 - 【請求項10】 前記基体銅箔はキャリア付き銅箔であ
り、回路形成用のCu導体層の上に前記抵抗層が形成さ
れている請求項1〜9のいずれかの抵抗層内蔵型銅張り
積層板。 - 【請求項11】 前記基体銅箔は、レーザ吸収層を備え
ている請求項1〜10のいずれかの抵抗層内蔵型銅張り
積層板。 - 【請求項12】 前記基体銅箔はキャリア付き銅箔であ
り、回路形成用のCu導体層の上に前記抵抗層が形成さ
れ、かつ、前記キャリアと前記Cu導体層の間には、剥
離層とレーザ吸収層が介装されている請求項1〜11の
いずれかの抵抗層内蔵型銅張り積層板。 - 【請求項13】 前記抵抗層付き銅箔の両面には、防錆
または絶縁基材とのラミネート用の表面処理層が形成さ
れている請求項1〜12のいずれかの抵抗層内蔵型銅張
り積層板。 - 【請求項14】 前記表面処理層が、Znめっき層,ク
ロメート処理層,シランカップリング処理層の1種また
は2種以上の層である請求項13の抵抗層内蔵型銅張り
積層板。 - 【請求項15】 前記抵抗層付き銅箔の前記抵抗層側の
表面には、更に、Bステージもしくは半硬化状態の絶縁
樹脂層、または接着剤層が形成されている請求項1〜1
4のいずれかの抵抗層内蔵型銅張り積層板。 - 【請求項16】 請求項1〜15のいずれかの抵抗層内
蔵型銅張り積層板を用いたプリント回路基板であって、 内層または/および外層には、前記基体銅箔から成る導
体回路と前記抵抗層から成る抵抗回路が積層された回路
のパターンが形成されていることを特徴とするプリント
回路基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001401409A JP2003200523A (ja) | 2001-12-28 | 2001-12-28 | 抵抗層内蔵型銅張り積層板、それを用いたプリント回路基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001401409A JP2003200523A (ja) | 2001-12-28 | 2001-12-28 | 抵抗層内蔵型銅張り積層板、それを用いたプリント回路基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003200523A true JP2003200523A (ja) | 2003-07-15 |
Family
ID=27640145
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001401409A Pending JP2003200523A (ja) | 2001-12-28 | 2001-12-28 | 抵抗層内蔵型銅張り積層板、それを用いたプリント回路基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003200523A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009177180A (ja) * | 2008-01-25 | 2009-08-06 | Ls Mtron Ltd | 印刷回路基板用抵抗積層導電体及びその製造方法、並びに印刷回路基板 |
CN102365165A (zh) * | 2009-03-25 | 2012-02-29 | 吉坤日矿日石金属株式会社 | 带电阻膜的金属箔及其制造方法 |
JP2013211520A (ja) * | 2012-01-27 | 2013-10-10 | Rohm Co Ltd | チップ抵抗器の製造方法 |
WO2022104995A1 (zh) * | 2020-11-19 | 2022-05-27 | 广州方邦电子股份有限公司 | 一种复合金属箔及线路板 |
WO2023054865A1 (ko) * | 2021-09-30 | 2023-04-06 | 롯데에너지머티리얼즈 주식회사 | 미세 홀 가공이 용이한 캐리어박 부착 극박동박, 및 이를 포함하는 동박 적층판, 그의 제조방법 |
CN116137197A (zh) * | 2023-04-20 | 2023-05-19 | 广州方邦电子股份有限公司 | 一种复合基材及电路板 |
CN116798714A (zh) * | 2023-06-30 | 2023-09-22 | 广州方邦电子股份有限公司 | 一种复合金属箔与电路板 |
-
2001
- 2001-12-28 JP JP2001401409A patent/JP2003200523A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009177180A (ja) * | 2008-01-25 | 2009-08-06 | Ls Mtron Ltd | 印刷回路基板用抵抗積層導電体及びその製造方法、並びに印刷回路基板 |
CN102365165A (zh) * | 2009-03-25 | 2012-02-29 | 吉坤日矿日石金属株式会社 | 带电阻膜的金属箔及其制造方法 |
JP2013211520A (ja) * | 2012-01-27 | 2013-10-10 | Rohm Co Ltd | チップ抵抗器の製造方法 |
WO2022104995A1 (zh) * | 2020-11-19 | 2022-05-27 | 广州方邦电子股份有限公司 | 一种复合金属箔及线路板 |
WO2023054865A1 (ko) * | 2021-09-30 | 2023-04-06 | 롯데에너지머티리얼즈 주식회사 | 미세 홀 가공이 용이한 캐리어박 부착 극박동박, 및 이를 포함하는 동박 적층판, 그의 제조방법 |
CN116137197A (zh) * | 2023-04-20 | 2023-05-19 | 广州方邦电子股份有限公司 | 一种复合基材及电路板 |
CN116798714A (zh) * | 2023-06-30 | 2023-09-22 | 广州方邦电子股份有限公司 | 一种复合金属箔与电路板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7790269B2 (en) | Ultra-thin copper foil with carrier and printed wiring board using ultra-thin copper foil with carrier | |
JP4927503B2 (ja) | キャリア付き極薄銅箔及びプリント配線基板 | |
JP5932705B2 (ja) | 印刷回路用銅箔 | |
US9580829B2 (en) | Copper foil for printed circuit | |
JP4934409B2 (ja) | キャリア付き極薄銅箔及びプリント配線基板 | |
JP4087369B2 (ja) | キャリア付き極薄銅箔、およびプリント配線板 | |
US6660406B2 (en) | Method for manufacturing printed wiring board comprising electrodeposited copper foil with carrier and resistor circuit; and printed wiring board comprising resistor circuit | |
JP2004169181A (ja) | キャリア付き極薄銅箔、及びその製造方法、キャリア付き極薄銅箔を用いたプリント配線基板 | |
JP2000165037A (ja) | 耐薬品性および耐熱性に優れたプリント配線板用銅箔およびその製造方法 | |
JP3295308B2 (ja) | 電解銅箔 | |
JP4978456B2 (ja) | 印刷回路用銅箔 | |
JP2920083B2 (ja) | 印刷回路用銅箔及びその製造方法 | |
JP2016188436A (ja) | 印刷回路用銅箔 | |
JP5997080B2 (ja) | キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板、プリント回路板、銅張積層板、及び、プリント配線板の製造方法 | |
JP2004263300A (ja) | ファインパターンプリント配線用銅箔とその製造方法 | |
JP2005206915A (ja) | プリント配線板用銅箔及びその製造方法 | |
KR101112979B1 (ko) | 표면 처리 동박과 그 표면 처리 방법, 및 적층 회로 기판 | |
JP2003200523A (ja) | 抵抗層内蔵型銅張り積層板、それを用いたプリント回路基板 | |
JP2004263296A (ja) | ファインパターンプリント配線用銅箔とその製造方法 | |
JP5913355B2 (ja) | 印刷回路用銅箔、銅張積層板、プリント配線板及び電子機器 | |
JP4391449B2 (ja) | キャリア付き極薄銅箔及びプリント配線基板 | |
JP4257632B2 (ja) | 抵抗層付き銅箔とその製造方法 | |
JP2003200524A (ja) | 抵抗層内蔵型銅張り積層板、それを用いたプリント回路基板 | |
JP4304324B2 (ja) | 抵抗層付き銅箔とその製造方法 | |
JP4748519B2 (ja) | キャリア付き極薄銅箔、及びその製造方法、キャリア付き極薄銅箔を用いたプリント配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040915 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060201 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060403 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070328 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20090413 |