KR20090054572A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20090054572A
KR20090054572A KR1020070121305A KR20070121305A KR20090054572A KR 20090054572 A KR20090054572 A KR 20090054572A KR 1020070121305 A KR1020070121305 A KR 1020070121305A KR 20070121305 A KR20070121305 A KR 20070121305A KR 20090054572 A KR20090054572 A KR 20090054572A
Authority
KR
South Korea
Prior art keywords
electrode
gate
thin film
film transistor
line
Prior art date
Application number
KR1020070121305A
Other languages
English (en)
Inventor
정광철
정미혜
고준철
채종철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070121305A priority Critical patent/KR20090054572A/ko
Priority to US12/198,435 priority patent/US8045079B2/en
Publication of KR20090054572A publication Critical patent/KR20090054572A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 표시 장치에 관한 것이다. 본 발명의 한 실시예에 따른 표시 장치는 기판, 상기 기판 위에 형성되어 있는 게이트선, 상기 게이트선과 교차하는 데이터선, 그리고 상기 게이트선에 연결되어 있는 게이트 전극, 상기 게이트 전극과 중첩하며 상기 데이터선과 연결되어 있는 소스 전극 및 상기 게이트 전극과 중첩하는 드레인 전극을 포함하는 박막 트랜지스터를 포함하고, 상기 게이트 전극과 상기 드레인 전극이 중첩하는 면적은 상기 게이트 전극과 상기 소스 전극이 중첩하는 면적보다 크다.
박막 트랜지스터, Cgd, Cgs, 고속 구동

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정층으로 이루어지며, 전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
액정 표시 장치는 또한 각 화소 전극에 연결되어 있는 스위칭 소자 및 스위칭 소자를 제어하여 화소 전극에 전압을 인가하기 위한 게이트선과 데이터선 등 다수의 신호선을 포함한다.
이러한 액정 표시 장치는 컴퓨터의 표시 장치뿐만 아니라 텔레비전의 표시 화면으로도 널리 사용됨에 따라 동화상을 구현할 필요가 높아지고 있다. 동화상 표시 특성을 향상시키기 위하여 여러 방법이 시도되고 있는 데 고속 구동이 개발 중 이다.
그러나 고속 구동은 프레임 속도가 빠른 만큼 데이터 전압의 지연으로 인하여 화소의 충분한 충전 시간을 확보하는 데 어려움이 있다. 이를 해결하기 위하여 액정 표시 장치에 데이터 구동 집적 회로 칩을 양 방향으로 장착할 수 있다. 그러나 데이터 구동 집적 회로 칩의 경우 게이트 구동 회로 칩에 비하여 그 가격이 매우 높기 때문에 그 수효를 늘리는 것이 현실적으로 어렵다.
본 발명이 이루고자 하는 기술적 과제는 액정 표시 장치의 데이터 전압이 지연되는 것을 감소시켜 화소의 충전 시간을 충분히 확보하는 것이다.
본 발명의 한 실시예에 따른 표시 장치는 기판, 상기 기판 위에 형성되어 있는 게이트선, 상기 게이트선과 교차하는 데이터선, 그리고 상기 게이트선에 연결되어 있는 게이트 전극, 상기 게이트 전극과 중첩하며 상기 데이터선과 연결되어 있는 소스 전극 및 상기 게이트 전극과 중첩하는 드레인 전극을 포함하는 박막 트랜지스터를 포함하고, 상기 게이트 전극과 상기 드레인 전극이 중첩하는 면적은 상기 게이트 전극과 상기 소스 전극이 중첩하는 면적보다 크다.
상기 소스 전극은 제1 방향으로 뻗은 막대형일 수 있다.
상기 드레인 전극은 상기 소스 전극을 둘러싸고 있을 수 있다.
상기 드레인 전극은 상기 게이트 전극과 중첩하며 상기 제1 방향으로 뻗은 제1 부분, 그리고 상기 게이트 전극과 중첩하고 상기 제1 부분과 연결되어 있으며 상기 제1 방향과 수직인 제2 방향으로 뻗은 제2 부분을 포함할 수 있다.
상기 드레인 전극은 상기 게이트 전극과 중첩하고 상기 제1 부분과 연결되어 있으며 상기 제2 부분과 평행한 제3 부분을 더 포함할 수 있다.
상기 드레인 전극은 상기 소스 전극을 향해 구부러진 U 자 형 부분을 포함할 수 있다.
상기 게이트 전극과 상기 드레인 전극이 중첩하는 면적은 상기 게이트 전극과 상기 소스 전극이 중첩하는 면적의 3배일 수 있다.
상기 드레인 전극과 연결되어 있는 화소 전극, 상기 화소 전극과 마주하는 공통 전극, 그리고 상기 화소 전극을 사이에 두고 상기 공통 전극과 마주하는 액정층을 더 포함할 수 있다.
상기 화소 전극은 상기 게이트선과 빗각을 이루는 복수의 절개부를 포함할 수있다.
상기 절개부는, 상기 게이트선과 나란하며 상기 화소 전극을 이등분하는 직선에 대하여 대칭으로 배열되어 있을 수 있다.
상기 박막 트랜지스터는 제1 박막 트랜지스터 및 제2 박막 트랜지스터를 포함하고, 상기 제1 박막 트랜지스터의 드레인 전극과 연결되어 있는 제1 부화소 전극, 상기 제2 박막 트랜지스터의 드레인 전극과 연결되어 있는 제2 부화소 전극을 더 포함할 수 있다.
상기 제1 박막 트랜지스터의 소스 전극과 상기 제2 박막 트랜지스터의 소스 전극은 동일한 데이터선에 연결되어 있을 수 있다.
소정 전압에 대한 상기 제1 부화소 전극의 전압은 상기 소정 전압에 대한 상 기 제2 부화소 전극의 전압보다 높을 수 있다.
본 발명의 다른 실시예에 따른 표시 장치는 기판, 상기 기판 위에 형성되어 있는 게이트선, 상기 게이트선과 교차하는 데이터선, 그리고 게이트 전극, 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터를 포함하고, 상기 게이트 전극은 상기 게이트선과 연결되어 있고, 상기 소스 전극은 상기 데이터선과 연결되어 있고 상기 게이트 전극과 중첩하며, 서로 평행한 제1변 및 제2변과 상기 제1변과 상기 제2변을 연결하는 제3변을 가지고, 상기 드레인 전극은, 상기 게이트 전극과 중첩되어 있고 적어도 상기 소스 전극의 제1변 및 제3변과 마주하는 대향부, 그리고 상기 대향부와 연결되어 있는 연결부를 포함한다.
상기 드레인 전극은, 상기 대향부는 상기 소스 전극의 제2변과 마주할 수 있다.
상기 대향부는 상기 소스 전극을 향해 구부러진 U 자 형일 수 있다.
본 발명에 따르면 액정 표시 장치의 데이터 전압이 지연되는 것을 방지하여 고속 구동 시에도 화소의 충분한 충전 시간을 확보할 수 있다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
그러면 도 1을 참고하여 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판에 대하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판을 도시하는 배치도의 일부이다.
도 1을 참고하면, 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은 화소 전극(pixel electrode)(191), 박막 트랜지스터(thin film transistor)(Q), 게이트선(gate line)(121) 및 데이터선(data line)(171)을 포함한다.
게이트선(121)은 게이트 신호를 전달하고 주로 가로 방향으로 뻗는다. 데이터선(171)은 데이터 전압을 전달하며, 게이트선(121)과 절연되어 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다.
박막 트랜지스터는 게이트 전극(gate electrode)(124), 소스 전극(source electrode)(173), 드레인 전극(drain electrode)(175) 및 반도체 부재(semiconductor member)(154)를 포함한다.
게이트 전극(124)은 게이트선(121)의 일부로서 게이트선(121)이 아래위로 확 장되어 만들어질 수 있으며, 반도체 부재(154), 소스 전극(173) 및 드레인 전극(175)과 절연되어 있다.
반도체 부재(154)는 게이트 전극(124)과 중첩한다.
소스 전극(173)은 반도체 부재(154) 위에 형성되어 있으며, 데이터선(171)의 일부로서 데이터선(171)으로부터 게이트 전극(124)을 향하여 뻗어 게이트 전극(124)과 중첩한다. 소스 전극(173)은 막대형으로서 그 길이 방향이 게이트선(121)에 실질적으로 평행하다.
드레인 전극(175)은 소스 전극(173)의 일부를 둘러싸고 있는 대향부(175n)와 이에 연결된 막대형의 연결부(175m)를 포함한다.
대향부(175n)는 게이트 전극(124)과 중첩하며, 막대형의 소스 전극(173)의 세변과 마주하여 둘러싸고 있다. 더욱 상세하게는 대향부(175n)는 게이트선(121)과 평행하게 뻗은 제1 부분 및 데이터선(171)과 평행하게 뻗은 제2 부분 및 제1 부분과 평행한 제3 부분을 포함한다. 제2 부분은 제1 부분 및 제3 부분 사이에 있으며, 제1 부분 및 제3 부분과 수직하다. 제1 내지 제3 부분은 서로 연결되어 있으며, 대향부(175n)은 실질적으로 "U"자 형을 이룬다. 그러나 이와는 달리 제1 내지 제3 부분은 서로 직접 연결되어 있을 수도 있다.
드레인 전극(175)의 대향부(175n)와 게이트 전극(124)이 중첩하는 면적은 소스 전극(173)과 게이트 전극(124)이 중첩하는 면적보다 크며, 3배 정도일 수 있다.
반도체 부재(154)와 소스 전극(173) 및 드레인 전극(175) 사이에는 이들 사이의 접촉 저항을 줄여 주는 저항성 접촉 부재(ohmic contact)(도시하지 않음)가 있을 수 있다.
화소 전극(191)은 박막 트랜지스터의 드레인 전극(175)과 연결되어 있으며, 드레인 전극(175)으로부터 데이터 전압을 인가 받는다. 화소 전극(191)은 박막 트랜지스터(Q)와 절연막을 사이에 두고 절연될 수 있는데, 이 경우 절연막에 뚫린 접촉 구멍(185)을 통하여 드레인 전극(175)과 연결된다. 한편 게이트 신호는 게이트 온 전압 및 게이트 오프 전압으로 이루어져 있는데 게이트 온 전압이 게이트선(121)을 통하여 게이트 전극(124)에 인가되면 박막 트랜지스터(Q)가 턴 온된다. 즉, 데이터선(171)을 통하여 소스 전극(173)으로 인가된 데이터 전압은 드레인 전극(175)으로 전달된다. 드레인 전극(175)으로 전달된 데이터 전압은 화소 전극(191)으로 전달되어 화소 전극 전압으로 표현된다.
한편 소스 전극(173)과 게이트 전극(124) 사이에 발생하는 기생 용량에 따라 데이터선(171)을 따라 흐르는 데이터 전압에 지연이 발생할 수 있다. 더구나, 고속 구동의 경우 데이터 전압을 높은 주파수로 인가하기 때문에 화소 전극(191)에 데이터 전압이 충전되는 시간이 부족해지기 쉽다. 따라서 소스 전극(173)과 게이트 전극(124) 사이의 기생 용량을 줄이는 것이 중요하다.
소스 전극(173)과 게이트 전극(124) 사이에 발생하는 기생 용량은 소스 전극(173)과 게이트 전극(124) 사이의 중첩 면적에 좌우된다. 따라서 기생 용량을 줄이려면 소스 전극(173)과 게이트 전극(124) 사이의 중첩 면적을 줄여야 하는데 이렇게 하는 경우 박막 트랜지스터의 채널 폭이 줄어들어 박막 트랜지스터의 특성이 악화될 수 있다. 본 실시예에는 소스 전극(173)과 게이트 전극(124) 사이의 중 첩 면적을 줄이는 대신 드레인 전극(175)과 게이트 전극(124) 사이의 중첩 면적을 넓힘으로써 채널 폭을 충분히 확보하면서도 소스 전극(173)과 게이트 전극(124) 사이의 기생 용량을 줄일 수 있다. 결국 데이터 전압의 지연을 감소시켜, 화소의 충분한 충전 시간을 확보할 수 있다.
앞에서 설명한 것과는 달리, 드레인 전극(175)의 연결부(175m)에는 화소 전극(191) 대신 다른 부분이 연결될 수도 있다. 예를 들면 유기 발광 표시 장치의 경우 다른 박막 트랜지스터가 연결될 수 있다.
그러면 도 2를 참고하여 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판에 대하여 상세하게 설명한다.
도 2는 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 일부를 도시하는 배치도이다.
도 2를 참고하면, 본 실시예에 따른 박막 트랜지스터 표시판 역시 게이트 전극(124)을 포함하는 게이트선(121), 게이트 전극(124) 위에 배치되어 있는 섬형 반도체(154), 소스 전극(173)을 포함하는 데이터선(171), 드레인 전극(175) 및 화소 전극(191)을 포함한다.
또한 게이트 전극(124)과 소스 전극(173)이 중첩하는 면적은 게이트 전극(124)과 드레인 전극(175)이 중첩하는 면적보다 작다.
그러나 도 2의 박막 트랜지스터 표시판은 도 1의 박막 트랜지스터 표시판과 달리, 드레인 전극(175)이 막대형 소스 전극(173)의 일부만을 둘러싸고 있다. 즉, 드레인 전극(175)은 데이터선(171)에 평행한 제1 부분 및 게이트선(121)에 평행한 제2 부분을 포함한다. 이러한 경우 도 1의 박막 트랜지스터 표시판에 비하여 채널 폭은 작아지나 게이트 전극(124) 및 드레인 전극(175) 사이의 중첩 면적이 줄어들므로 게이트 전극(124) 및 드레인 전극(175) 사이에 형성되는 기생 용량을 줄일 수 있다. 또한 게이트 전극(124)과 소스 전극(173)이 중첩하는 면적은 충분히 작으므로, 게이트 전극(124)과 소스 전극(173) 사이에 형성되는 기생 용량을 줄일 수 있다.
그러면 도 3 내지 도 5를 참고하여 본 발명의 한 실시예에 따른 액정 표시 장치에 대하여 상세하게 설명한다.
도 3은 본 발명의 한 실시예에 따른 액정 표시 장치의 배치도이며, 도 4 및 도 4는 각각 도 3의 액정 표시 장치를 Ⅲ-Ⅲ 및 Ⅳ-Ⅳ 선을 따라 잘라 도시한 단면도이다.
본 실시예에 따른 액정 표시 장치는 서로 마주하는 하부 표시판(100)과 상부 표시판(200), 이들 두 표시판(100, 200) 사이에 들어 있는 액정층(3) 및 표시판(100, 200) 바깥 면에 부착되어 있는 한 쌍의 편광자(12, 22)를 포함한다.
먼저 하부 표시판(100)에 대하여 설명한다.
투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 공통 전극(common electrode)(270)이 형성되어 있다. 공통 전극(270)은 ITO 등의 투명 도전 물질로 이루어져 있으며 공통 전압(Vcom)을 인가 받는다.
기판(110) 및 공통 전극(270) 위에는 복수의 게이트선(gate line)(121)이 형성되어 있다. 게이트선(121)은 각 게이트선(121)은 게이트 전극 (124)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(129)을 포함한다.
게이트선(121) 위에는 게이트 절연막(gate insulating layer)(140)이 형성되어 있으며, 게이트 절연막(140) 위에는 복수의 섬형 반도체(154)가 형성되어 있다.
섬형 반도체(154) 위에는 복수 쌍의 섬형 저항성 접촉 부재(ohmic contact)(163, 165)가 형성되어 있으며, 저항성 접촉 부재(163, 165) 및 게이트 절연막(140) 위에는 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175)이 형성되어 있다.
데이터선(171)은 데이터 전압을 전달하며, 복수의 소스 전극(source electrode)(173)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(179)을 포함한다.
데이터선(171), 드레인 전극(175) 및 노출된 반도체(154) 부분 위에는 보호막(passivation layer)(180)이 형성되어 있다. 보호막은 질화규소와 산화규소 따위의 무기막으로 이루어질 수 있다.
보호막(180)에는 데이터선(171)의 끝 부분(179) 및 드레인 전극(175)을 각각 드러내는 복수의 접촉 구멍(contact hole)(182, 185)이 형성되어 있으며, 보호막(180)과 게이트 절연막(140)에는 게이트선(121)의 끝 부분(129)을 드러내는 복수의 접촉 구멍(181)이 형성되어 있다.
보호막(180) 위에는 복수의 화소 전극(pixel electrode)(191), 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다. 이들은 ITO 또는 IZO 등의 투명한 도전 물질로 만들어질 수 있다.
화소 전극(191)은 게이트선(121)에 평행한 한 쌍의 가로변(192a, 192b)과 데이터선(171)에 평행한 한 쌍의 세로변(192c, 192d)을 가지며, 대략 사각형의 형태를 취한다. 화소 전극(191)은 두 개의 세로변(192c, 192d) 사이에 형성되어 있는 복수의 절개부(193a, 193b)를 포함한다. 절개부(193a, 193b)는 화소 전극(191)의 중앙을 가로지르는 가상의 가로선을 기준으로 위쪽에 배치되는 제1 절개부(193a) 및 아래쪽에 배치되는 제2 절개부(193b)로 나뉜다. 제1 절개부(193a)는 게이트선(121)과 예각을 이루며, 제2 절개부(193b)는 게이트선(121)과 둔각을 이룬다. 제1 및 제2 절개부(193a, 193b)는 가상의 가로선을 기준으로 거의 대칭을 이룬다.
화소 전극(191)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 물리적, 전기적으로 연결되어 있으며, 드레인 전극(175)으로부터 데이터 전압을 인가 받는다.
데이터 전압이 인가된 화소 전극(191)은 공통 전압(common voltage)을 인가 받는 공통 전극(270)과 함께 전기장을 생성함으로써 두 전극(191, 270) 사이의 액정층(3)]의 액정 분자의 방향을 결정한다. 이러한 전기장은 박막 트랜지스터 표시판의 표면에 직각인 수직 성분과 표시판 표면에 평행하며 절개부(193a, 193b)와 수직인 수평 성분을 모두 포함한다.
전기장의 수평 성분은 전기장 생성 전극(135, 191) 위에 위치하는 액정층(3)의 액정 분자들을 박막 트랜지스터 표시판의 표면과 평행한 면 상에서 회전시킨다. 반면, 전기장의 수직 성분은 이 액정 분자들을 위 또는 아래로 기울어지게 한다. 이와 같이 전기장에 의하여 결정된 액정 분자의 방향에 따라 액정층을 통과하는 빛의 편광이 달라지고 광투과율 또한 달라진다.
이러한 이 박막 트랜지스터 표시판을 포함하는 액정 표시 장치에서는 액정 분자의 장축이 여러 방향에 분산되어 있으므로 기준 시야각이 넓어진다. 또한, 전기장의 수평 성분과 수직 성분이 모두 영상을 표시하는 데 기여하므로 액정 표시 장치 개구율과 투과율이 매우 높으며, 특히, 공통 전극(131)과 절개부(193a, 193b)을 포함하는 화소 전극(191)이 모두 투명한 투과형 액정 표시 장치의 경우에는 더욱 그러하다.
화소 전극(191)과 공통 전극(270)은 액정층을 유전체로 포함하는 "액정 축전기(liquid crystal capacitor)"를 이루고 보호막(180)을 유전체로 포함하는 "유지 축전기(storage capacitor)"를 이루어, 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지한다.
접촉 보조 부재(81, 82)는 각각 접촉 구멍(181, 182)을 통하여 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 연결된다. 접촉 보조 부재(81, 82)는 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 외부 장치와의 접착성을 보완하고 이들을 보호한다.
이제 상부 표시판(200)에 대하여 설명한다.
투명한 유리 또는 플라스틱 등으로 만들어진 절연 기판(210) 위에 차광 부재(light blocking member)(220)가 형성되어 있다. 차광 부재(220)는 블랙 매트릭스(black matrix)라고도 하며 빛샘을 막아준다.
기판(210) 위에는 또한 복수의 색필터(230)가 형성되어 있다. 색필터(230)는 차광 부재(230)로 둘러싸인 영역 내에 대부분 존재하며, 화소 전극(191) 열을 따라서 세로 방향으로 길게 뻗을 수 있다. 각 색필터(230)는 적색, 녹색 및 청색의 삼원색 등 기본색(primary color) 중 하나를 표시할 수 있다.
색필터(230) 및 차광 부재(220) 위에는 덮개막(overcoat)(250)이 형성되어 있다. 표시판(100, 200)의 안쪽 면에는 배향막(alignment layer)(11, 21)이 도포되어 있다.
한편, 본 실시예에 따른 액정 표시 장치는 도 1에 도시한 바와 같이 게이트 전극(124)과 소스 전극(173) 사이의 중첩 면적을 게이트 전극(124)과 드레인 전극(175)의 중첩 면적보다 작게 하여, 데이터 전압의 지연을 감소시킬 수 있다.
그러나 게이트 전극(124)과 소스 전극(173) 사이의 중첩 면적을 줄이는 대신충분한 채널 폭의 확보를 위하여 게이트 전극(124)과 드레인 전극(175)의 중첩 면적이 늘리면 킥백 전압(ΔVk)이 커진다. 이하 이에 대하여 상세하게 설명한다.
본 실시예에 따른 액정 표시 장치의 구동 방법을 간단히 설명한다. 게이트 온 전압이 게이트선(121)에 인가되면 게이트선에 연결된 박막 트랜지스터(Q)가 턴 온 된다. 게이트 온 전압이 인가되는 동안 데이터선(171)에 인가된 데이터 전압이 턴 온된 박막 트랜지스터(Q)를 통하여 화소 전극(191)에 인가되어 화소 전극 전압으로 표현된다. 그런 후 게이트 온 전압이 게이트 오프 전압으로 바뀌는 순간 이에 대한 영향으로 화소 전극 전압은 일정 수준 하강하며, 이것이 킥백 전압(ΔVk)이다. 이러한 킥백 전압(ΔVk) 전압은 다음과 같은 식으로 정의될 수 있다.
Figure 112007085132640-PAT00001
여기서 Clc 는 액정 축전기의 용량이고, Cst 는 유지 축전기의 용량이며, Cgd 는 게이트 전극(124)과 드레인 전극(175) 사이의 기생 용량이며, ΔVg는 게이트 온 전압과 게이트 오프 전압의 차이값이다.
따라서 게이트 전극(124)과 드레인 전극(175) 사이의 기생 용량(Cgd)의 값이 커질수록 킥백 전압(ΔVk)이 커진다. 여기서 게이트 전극(124)과 드레인 전극(175) 사이의 중첩 면적이 커질수록 게이트 전극(124)과 드레인 전극(175) 사이의 기생 용량(Cgd)이 커진다.
그러나 본 실시예에 따른 액정 표시 장치는 앞에서 설명한 바와 같이 화소 전극(191)과 공통 전극(270)이 동일한 기판(110) 위에 형성되어 있어 그 사이의 거리가 상대적으로 짧다. 따라서 유지 축전기의 용량(Cst)이 게이트 전극(124)과 드레인 전극(175) 사이의 기생 용량(Cgd)에 비하여 매우 크다. 결과적으로 화소 전극 전압에 대한 킥백 전압(ΔVk)의 영향은 상대적으로 크지 않다. 이보다는 게이트 전극(124)과 소스 전극(173) 사이에 형성되는 기생 용량을 줄여서 데이터 전압의 지연을 감소시키는 것이 더 중요하다. 따라서 본 실시예에서 도 1 또는 도 2와 같은 형태의 박막 트랜지스터를 사용하면 데이터 전압의 지연을 감소시키는 본 발명의 효과가 극대화된다.
이제 도 6 내지 도 8을 참고하여 본 발명의 다른 실시예에 따른 액정 표시 장치에 대하여 상세하게 설명한다.
도 6은 본 발명의 다른 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.
도 6을 참고하면, 본 발명의 한 실시예에 따른 액정 표시 장치는 서로 이웃하는 제1 및 제2 게이트선(Gn, Gn+1), 데이터선(DL) 및 유지 전극선(SL)을 포함하는 신호선과 이에 연결된 화소를 포함한다.
화소는 제1, 제2, 제3 및 제4 스위칭 소자(Qa, Qb, Qc, Qd), 제1 및 제2 액정 축전기(Clca, Clcb), 제1 및 제2 유지 축전기(Csta, Cstb), 그리고 보조 축전기(Cbt)를 포함한다.
제1 및 제2 스위칭 소자(Qa, Qb)는 각각 제1 게이트선(Gn) 및 데이터선(DL)에 연결되어 있으며, 제3 스위칭 소자(Qc)는 제1 게이트선(Gn) 및 유지 전극선(SL)에 연결되어 있으며, 제4 스위칭 소자(Qd)는 제2 게이트선(Gn+1), 제2 스위칭 소자(Qb) 및 제3 스위칭 소자(Qc)에 연결되어 있다.
제1/제2 스위칭 소자(Qa/Qb)는 하부 표시판(100)에 구비되어 있는 박막 트랜지스터 등의 삼단자 소자로서, 그 제어 단자는 제1 게이트선(Gn)과 연결되어 있고, 입력 단자는 데이터선(DL)과 연결되어 있으며, 출력 단자는 액정 축전기(Clca/Clcb) 및 유지 축전기(Csta/Cstb)와 연결되어 있다.
제3 스위칭 소자(Qc) 역시 하부 표시판(100)에 구비되어 있는 박막 트랜지스터 등의 삼단자 소자로서, 제어 단자는 제1 게이트선(Gn)와 연결되어 있고, 입력 단자는 유지 전극선(SL)와 연결되어 있으며, 출력 단자는 제4 스위칭 소자(Qd) 및 보조 축전기(Cbt)와 연결되어 있다.
제4 스위칭 소자(Qd) 역시 하부 표시판(100)에 구비되어 있는 박막 트랜지스터 등의 삼단자 소자로서, 제어 단자는 제2 게이트선(Gn+1)와 연결되어 있고, 입력 단자는 제2 스위칭 소자(Qb)와 연결되어 있으며, 출력 단자는 제3 스위칭 소자(Qc)의 출력 단자 및 보조 축전기(Cbt)와 연결되어 있다.
제1/제2 유지 축전기(Csta/Cstb)는 제1/제2 스위칭 소자(Qa/Qb)와 유지 전극선(SL)에 연결되어 있으며, 액정 축전기(Clca/Clcb)의 보조적인 역할을 한다. 제1/제2 유지 축전기(Csta/Cstb)는 하부 표시판(100)에 구비된 유지 전극선(SL)과 화소 전극(191)이 절연체를 사이에 두고 중첩되어 이루어지며 유지 전극선(SL)에는 공통 전압(Vcom) 따위의 정해진 전압이 인가된다.
보조 축전기(Cbt)는 제1 스위칭 소자(Qb)의 출력 단자와 제3 스위칭 소자(Qc)의 출력 단자 및 제4 스위칭 소자(Qd)의 출력 단자에 연결되어 있다.
그러면 도 7 및 도 8을 참고하여 도 6에 도시한 액정 표시 장치에 대하여 더욱 상세하게 설명한다.
도 7은 본 발명의 한 실시예에 따른 액정 표시 장치의 배치도이며, 도 8은 도 7의 액정 표시 장치를 Ⅷ-Ⅷ 선을 따라 잘라 도시한 단면도이다.
도 7을 참고하면, 본 발명의 한 실시예에 따른 액정 표시 장치는 서로 마주하는 하부 표시판(100)과 상부 표시판(200) 및 이들 두 표시판 사이에 들어 있는 액정층(3)을 포함한다.
본 실시예에 따른 액정 표시판 조립체의 층상 구조는 대개 도 3 내지 도 5에 도시한 액정 표시판 조립체의 층상 구조와 동일하다.
하부 표시판(100)에 대하여 설명하자면, 절연 기판(110) 위에 복수의 제1 및 제2 게이트선(121a, 121b), 복수의 유지 전극선(131)을 포함하는 복수의 게이트 도전체가 형성되어 있다. 각 게이트선(121a/121b)은 게이트 전극(124a, 124b, 124c, 124d)과 끝 부분(129a/129b)을 포함하고, 각 유지 전극선(131)은 유지 전극(137)을 포함한다. 유지 전극(137)은 상부로 연장되어 면적이 넓은 끝 부분(137a)을 이룬다.
게이트 도전체(121a, 121b, 131) 위에는 게이트 절연막(140)이 형성되어 있다. 게이트 절연막(140) 위에는 제1 및 제2 섬형 반도체(154a, 154b, 154c, 154d)가 형성되어 있고, 그 위에는 복수의 저항성 접촉 부재(163c, 165c)가 형성되어 있다.
저항성 접촉 부재(163c, 165c) 및 게이트 절연막(140) 위에는 복수의 데이터선(171)과 복수의 제1, 제2 및 제3 드레인 전극(175a, 175b, 175c)과 제1 및 제2 전극 부재(176, 173d)를 포함하는 데이터 도전체가 형성되어 있다. 데이터선(171)은 복수의 제1 및 제2 소스 전극(173a, 173b)과 끝 부분(179)을 포함한다. 제1 전극 부재(176)의 한쪽은 제3 소스 전극(173c)을 이루며, 다른 한 쪽은 제4 드레인 전극(175d)를 이루며, 제2 전극 부재(173d)는 제4 소스 전극을 이룬다.
제1/제2/제3/제4 게이트 전극(124a/124b/124c/124d), 제1/제2/제3/제4 소스 전극(173a/173b/173c/173d) 및 제1/제2/제3/제4 드레인 전극(175a/175b/175c/175d)은 제1/제2/제3/제4 섬형 반도체(154a/154b/154c/154d)와 함께 하나의 제1/제2/제 3/제4박막 트랜지스터(thin film transistor, TFT)(Qa/Qb/Qc/Qd)를 이루며, 박막 트랜지스터의 채널(channel)은 각 소스 전극(173a/173b/173c/173d)과 각 드레인 전극(175a/175b/175c/175d) 사이의 각 반도체(154a/154b/154c/154d)에 형성된다.
도 7의 액정 표시 장치 역시 도 3의 액정 표시 장치와 유사하게, 제1/제2 소스 전극(173a, 173b)과 제1/제2 게이트 전극(124a/124b)이 중첩하는 면적은 제1/제2 드레인 전극(175a, 175b)과 제1/제2 게이트 전극(124a/124b)이 중첩하는 면적보다 작다.
데이터 도전체(171, 173d, 175a, 175b, 175c, 176) 및 노출된 반도체(154a/154b/154c/154d) 부분 위에는 보호막(180)이 형성되어 있고, 보호막(180) 및 게이트 절연막(140)에는 복수의 접촉 구멍(181, 182, 185a, 185b, 185d, 187, 188)이 형성되어 있다.
보호막(180) 위에는 제1 및 제2 부화소 전극을 포함하는 화소 전극(191), 복수의 접촉 보조 부재(81, 82) 및 연결 부재(87)가 형성되어 있다.
연결 부재(87)는 접촉 구멍(187, 188)을 통하여 제3 드레인 전극(175c)과 유지 전극(137)의 한 쪽 끝 부분(137a)를 전기적으로 연결한다.
한편 제2 전극 부재(176)는 그 일부가 확장되어 제1 부화소 전극(191a)과 중첩하는 보조 전극(174)을 이룬다. 제1 부화소 전극(191a)과 보조 전극(174)은 보호막(180)을 사이에 두고 보조 축전기(Cbt)를 이룬다.
화소 전극(191), 접촉 보조 부재(81, 82) 및 보호막(180) 위에는 배향막(11)이 형성되어 있다.
상부 표시판(200)에 대하여 설명하자면, 절연 기판(210) 위에 차광 부재(220), 복수의 색필터(230), 덮개막(250), 공통 전극(270), 그리고 배향막(21)이 형성되어 있다.
도 7의 액정 표시 장치는 도 3의 액정 표시 장치와 달리, 화소 전극(191)이 서로 떨어져 있는 제1 및 제2 부화소(191a, 191b)를 포함한다. 제1/제2 부화소 전극(191a/191b)은 접촉 구멍(185a/185b)을 통하여 제1/제2 드레인 전극(175a/175b)과 물리적, 전기적으로 연결되어 제1/제2 드레인 전극(175a/175b)으로부터 데이터 전압을 인가 받는다.
한 쌍의 제1 및 제2 부화소 전극(191a, 191b)은 간극(gap)(94)을 사이에 두고 서로 맞물려 있으며, 제1 부화소 전극(191a)은 제2 부화소 전극(191b)의 중앙에 삽입되어 있다. 간극(94)은 세로부 및 사선부를 포함한다.
제2 부화소 전극(191b)에는 하부 및 상부 절개부(91a, 91b)와 중앙 절개부(92)가 형성되어 있다. 상부 절개부(91b)는 중앙 부분의 폭이 확장되어 연결 부재(87)를 끼우고 있다. 중앙 절개부(92)는 유지 전극선(131)을 따라 뻗으며 한 쌍의 사선부를 포함한다.
간극(94)의 사선부, 중앙 절개부(92)의 사선부, 상부 및 하부 절개부(91a, 91b)는 게이트선(121a, 121b)에 대하여 약 45°의 각도를 이룬다.
화소 전극(191)의 하반부는 하부 절개부(91b) 중앙 절개부(92) 및 간극(94)에 의하여 4 개의 영역(partition)으로 나누어지고, 상반부 또한 상부 절개부(91a), 중앙 절개부(92) 및 간극(94)에 의하여 4 개의 영역(partition)으로 분할 된다. 이 때, 영역의 수효 또는 절개부의 수효는 화소의 크기, 화소 전극의 가로변과 세로 변의 길이 비, 액정층(3)의 종류나 특성 등 설계 요소에 따라서 달라질 수 있다.
또한 도 7의 액정 표시 장치는 도 3의 액정 표시 장치와 달리 공통 전극(270)이 상부 표시판(200)에 배치되어 있다. 공통 전극(270)에는 복수의 절개부(71, 72, 73a, 73b, 74a, 74b)집합이 형성되어 있다. 각 절개부(71-74b)는 화소 전극(191)의 하부 절개부(91a) 또는 상부 절개부(91b)와 평행하게 뻗은 적어도 하나의 사선부를 포함한다. 절개부(71-74b)의 사선부에는 삼각형 모양의 노치(notch)가 형성되어 있다.
액정층(3)은 음의 유전율 이방성을 가지며, 액정층(3)의 액정 분자는 전기장이 없는 상태에서 그 장축이 두 표시판(100, 200)의 표면에 대하여 수직을 이루도록 배향되어 있다.
그러면 도 6 및 도 7을 참고하여, 본 발명의 한 실시예에 따른 액정 표시 장치의 동작에 대하여 설명한다.
도 6 및 도 7을 참고하면, 제1 게이트선(121a)에 게이트 온 전압이 인가되면 이에 연결된 제1 내지 제3 박막 트랜지스터(Qa, Qb, Qc)가 턴 온된다. 이에 따라 데이터선(171)에 인가된 데이터 전압은 턴 온된 제1 및 제2 박막 트랜지스터(Qa, Qb)를 통하여 제1 및 제2 부화소 전극(191a, 191b)에 인가된다. 이 때 제1 및 제2 부화소 전극(191a, 191b) 인가된 데이터 전압은 서로 동일하다. 제1/제2 액정 축전기(Clca/Clcb)는 공통 전압과 제1/제2 부화소 전극 전압의 차이만큼 충전된다. 한편 제3 박막 트랜지스터(Qc)가 턴 온되면 유지 전극선(SL)에 인가된 공통 전압(Vcom)은 보조 전극(174)으로 인가되며, 보조 축전기(Cbt)는 제1 부화소 전극 전압과 공통 전압(Vcom) 차이만큼 충전된다.
그런 후 제2 게이트선(121b)에 게이트 온 전압이 인가되면 이에 연결된 제4 박막 트랜지스터(Qd)가 턴 온된다. 그러면 제2 부화소 전극의 전압이 턴 온된 제4 박막 트랜지스터(Qd)를 통하여 보조 전극(174)으로 인가된다. 그러면 보조 전극(174)과 함께 보조 축전기(Cbt)의 두 전극을 이루는 제1 부화소 전극의 전압은 공통 전압과의 차이가 커진다. 따라서 제4 박막 트랜지스터(Qd)가 턴 온된 후의 공통 전압(Vcom)과 제2 부화소 전극 전압의 차이는 제4 박막 트랜지스터(Qd)가 턴 온 되기 전의 공통 전압(Vcom)과 제2 부화소 전극 전압의 차이보다 작아지며, 제4 박막 트랜지스터(Qd)가 턴 온된 후의 공통 전압(Vcom)과 제1 부화소 전극 전압의 차이는 제4 박막 트랜지스터(Qd)가 턴 온 되기 전 공통 전압(Vcom)과 제1 부화소 전극 전압의 차이보다 커진다. 즉, 제4 박막 트랜지스터(Qd)가 턴 온된 이후에 제2 액정 축전기(Clca)의 충전 전압은 제1 액정 축전기의 충전 전압(Clca)보다 낮아진다.
이 때, 두 액정 축전기(Clca, Clca)의 충전 전압는 서로 다른 감마 곡선을 나타내며 한 화소 전압의 감마 곡선은 이들을 합성한 곡선이 된다. 정면에서의 합성 감마 곡선은 가장 적합하도록 정해진 정면에서의 기준 감마 곡선과 일치하도록 하고 측면에서의 합성 감마 곡선은 정면에서의 기준 감마 곡선과 가장 가깝게 되도록 한다. 이와 같이 영상 데이터를 변환함으로써 측면 시인성이 향상된다.
한편, 액정 축전기(Clca, Clcb)가 충전되면 표시판(100, 200)의 표면에 거의 수직인 전기장(전계)이 생성된다. 액정 분자들은 전기장에 응답하여 그 장축이 전기장의 방향에 수직을 이루도록 방향을 바꾸고자 한다.
한편, 전기장 생성 전극(191, 270)의 화소 전극의 절개부(91-92b)와 간극(94) 및 공통 전극의 절개부(71-74b)와 이들과 평행한 화소 전극(191)의 빗변은 전기장을 왜곡하여 액정 분자들의 경사 방향을 결정하는 수평 성분을 만들어낸다. 전기장의 수평 성분은 절개부(91-92b, 71-74b)의 빗변과 화소 전극(191)의 빗변에 수직이다.
하나의 공통 전극 절개부 집합(71-74b) 및 화소 전극 절개부 집합(91-92b)과간극(94)은 화소 전극(191)을 복수의 부영역(sub-area)으로 나누며, 각 부영역은 화소 전극(191)의 주 변과 빗각을 이루는 두 개의 주 변(major edge)을 가진다. 각 부영역 위의 액정 분자들은 대부분 주 변에 수직인 방향으로 기울어지므로, 기울어지는 방향을 추려보면 대략 네 방향이다. 이와 같이 액정 분자가 기울어지는 방향을 다양하게 하면 액정 표시 장치의 기준 시야각이 커진다.
본 실시예에서 제1 및 제2 박막 트랜지스터(Qa, Qb)는 동일한 동일한 게이트선(121a) 및 동일한 데이터선(171)에 연결되어 있다. 즉 하나의 데이터선(171)에 두 개의 소스 전극(173a, 173b)이 형성되어 있다. 이 경우는 하나의 데이터선(171)에 하나의 소스 전극이 연결되어 있는 경우에 비하여 소스 전극(173a/173b) 및 게이트 전극(124a/124b) 사이에 형성되는 기생 용량에 영향을 많이 받아 데이터 전압의 지연이 발생하기 쉽다.
그러나 본 실시예에 따르면, 소스 전극(173a/173b) 및 게이트 전극(124a/124b)이 중첩하는 면적을 최소화하여 소스 전극(173a/173b) 및 게이트 전극(124a/124b) 사이에 형성되는 기생 용량을 줄임으로써, 하나의 데이터선(171)에 두 개의 소스 전극(173a, 173b)가 연결되어 있는 경우에도 데이터 전압의 지연을 줄일 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 일부를 도시하는 배치도.
도 2는 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 일부를 도시하는 배치도.
도 3은 본 발명의 한 실시예에 따른 액정 표시 장치의 배치도.
도 4 및 도 5는 각각 도 3의 액정 표시 장치를 Ⅳ-Ⅳ 및 Ⅴ-Ⅴ 선을 따라 잘라 도시한 단면도.
도 6은 본 발명의 다른 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도.
도 7은 본 발명의 다른 실시예에 따른 액정 표시 장치의 배치도.
도 8은 도 7의 액정 표시 장치를 Ⅷ-Ⅷ 선을 따라 잘라 도시한 단면도.
<도면의 주요부분에 대한 부호의 설명>
12, 22: 편광판 11, 21: 배향막
71, 72, 73a, 73b, 74a, 74b: 공통 전극 절개부
81, 82: 접촉 보조 부재
91, 92a, 92b: 화소 전극 절개부
94: 간극
110, 210: 기판 121, 121a, 121b: 게이트선
124, 124a-d: 게이트 전극 131: 유지 전극선
137: 유지 전극 140: 게이트 절연막
154, 154a-d: 반도체 163, 165: 저항성 접촉 부재
171: 데이터선 174, 173a-d: 소스 전극
175, 175a-d: 드레인 전극
180: 보호막
181, 182, 185a, 185b, 185d, 187, 188: 접촉 구멍
191, 191a, 191b: 화소 전극
220: 차광 부재 230: 색필터
250: 덮개막 270: 공통 전극

Claims (16)

  1. 기판,
    상기 기판 위에 형성되어 있는 게이트선,
    상기 게이트선과 교차하는 데이터선, 그리고
    상기 게이트선에 연결되어 있는 게이트 전극, 상기 게이트 전극과 중첩하며 상기 데이터선과 연결되어 있는 소스 전극 및 상기 게이트 전극과 중첩하는 드레인 전극을 포함하는 박막 트랜지스터
    을 포함하고,
    상기 게이트 전극과 상기 드레인 전극이 중첩하는 면적은 상기 게이트 전극과 상기 소스 전극이 중첩하는 면적보다 큰
    표시 장치.
  2. 제1항에서,
    상기 소스 전극은 제1 방향으로 뻗은 막대형인 표시 장치.
  3. 제2항에서,
    상기 드레인 전극은 상기 소스 전극을 둘러싸고 있는 표시 장치.
  4. 제3항에서,
    상기 드레인 전극은 상기 게이트 전극과 중첩하며 상기 제1 방향으로 뻗은 제1 부분, 그리고 상기 게이트 전극과 중첩하고 상기 제1 부분과 연결되어 있으며 상기 제1 방향과 수직인 제2 방향으로 뻗은 제2 부분을 포함하는 표시 장치.
  5. 제4항에서,
    상기 드레인 전극은 상기 게이트 전극과 중첩하고 상기 제1 부분과 연결되어 있으며 상기 제2 부분과 평행한 제3 부분을 더 포함하는 표시 장치.
  6. 제5항에서,
    상기 드레인 전극은 상기 소스 전극을 향해 구부러진 U 자 형 부분을 포함하는 표시 장치.
  7. 제1항에서,
    상기 게이트 전극과 상기 드레인 전극이 중첩하는 면적은 상기 게이트 전극과 상기 소스 전극이 중첩하는 면적의 3배인 표시 장치.
  8. 제1항에서,
    상기 드레인 전극과 연결되어 있는 화소 전극,
    상기 화소 전극과 마주하는 공통 전극, 그리고
    상기 화소 전극을 사이에 두고 상기 공통 전극과 마주하는 액정층
    을 더 포함하는 표시 장치.
  9. 제8항에서,
    상기 화소 전극은 상기 게이트선과 빗각을 이루는 복수의 절개부를 포함하는 표시
  10. 제9항에서,
    상기 절개부는, 상기 게이트선과 나란하며 상기 화소 전극을 이등분하는 직선에 대하여 대칭으로 배열되어 있는 표시 장치.
  11. 제1항에서,
    상기 박막 트랜지스터는 제1 박막 트랜지스터 및 제2 박막 트랜지스터를 포함하고,
    상기 제1 박막 트랜지스터의 드레인 전극과 연결되어 있는 제1 부화소 전극, 상기 제2 박막 트랜지스터의 드레인 전극과 연결되어 있는 제2 부화소 전극을 더 포함하는
    표시 장치.
  12. 제11항에서,
    상기 제1 박막 트랜지스터의 소스 전극과 상기 제2 박막 트랜지스터의 소스 전극은 동일한 데이터선에 연결되어 있는 표시 장치.
  13. 제12항에서,
    소정 전압에 대한 상기 제1 부화소 전극의 전압은 상기 소정 전압에 대한 상기 제2 부화소 전극의 전압보다 높은 표시 장치.
  14. 기판,
    상기 기판 위에 형성되어 있는 게이트선,
    상기 게이트선과 교차하는 데이터선, 그리고
    게이트 전극, 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터
    를 포함하고,
    상기 게이트 전극은 상기 게이트선과 연결되어 있고,
    상기 소스 전극은 상기 데이터선과 연결되어 있고 상기 게이트 전극과 중첩하며, 서로 평행한 제1변 및 제2변과 상기 제1변과 상기 제2변을 연결하는 제3변을 가지고,
    상기 드레인 전극은,
    상기 게이트 전극과 중첩되어 있고 적어도 상기 소스 전극의 제1변 및 제3변과 마주하는 대향부, 그리고
    상기 대향부와 연결되어 있는 연결부
    를 포함하는
    표시 장치.
  15. 제14항에서,
    상기 드레인 전극은,
    상기 대향부는 상기 소스 전극의 제2변과 마주하는 표시 장치.
  16. 제15항에서,
    상기 대향부는 상기 소스 전극을 향해 구부러진 U 자 형인 표시 장치.
KR1020070121305A 2007-11-27 2007-11-27 표시 장치 KR20090054572A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070121305A KR20090054572A (ko) 2007-11-27 2007-11-27 표시 장치
US12/198,435 US8045079B2 (en) 2007-11-27 2008-08-26 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070121305A KR20090054572A (ko) 2007-11-27 2007-11-27 표시 장치

Publications (1)

Publication Number Publication Date
KR20090054572A true KR20090054572A (ko) 2009-06-01

Family

ID=40669412

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070121305A KR20090054572A (ko) 2007-11-27 2007-11-27 표시 장치

Country Status (2)

Country Link
US (1) US8045079B2 (ko)
KR (1) KR20090054572A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI372378B (en) * 2007-12-26 2012-09-11 Au Optronics Corp Gate driver-on-array and display panel
US8120720B2 (en) * 2009-12-03 2012-02-21 Century Display(ShenZhen)Co., Ltd. Pixel structure
CN102156367B (zh) * 2010-08-04 2013-06-19 京东方科技集团股份有限公司 阵列基板、液晶面板和液晶显示器
TWI453830B (zh) * 2010-08-16 2014-09-21 Au Optronics Corp 薄膜電晶體、薄膜電晶體的製造方法以及畫素結構
KR101970559B1 (ko) * 2012-10-24 2019-04-19 엘지디스플레이 주식회사 액정 표시 장치 및 그 구동 방법
JPWO2020045296A1 (ja) * 2018-08-30 2021-08-26 凸版印刷株式会社 薄膜トランジスタアレイ

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5532180A (en) * 1995-06-02 1996-07-02 Ois Optical Imaging Systems, Inc. Method of fabricating a TFT with reduced channel length
KR100900541B1 (ko) * 2002-11-14 2009-06-02 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판
KR100905383B1 (ko) 2002-12-31 2009-06-30 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
JP4679067B2 (ja) * 2004-04-23 2011-04-27 富士通株式会社 液晶表示装置
KR20060094688A (ko) 2005-02-25 2006-08-30 삼성전자주식회사 액정 표시 장치의 박막 트랜지스터
JP4856399B2 (ja) 2005-06-30 2012-01-18 エルジー ディスプレイ カンパニー リミテッド 液晶表示装置のｔｆｔ素子電極形状
KR101197763B1 (ko) 2005-11-24 2012-11-06 엘지디스플레이 주식회사 액정 표시 장치용 박막 트랜지스터 및 그의 제조 방법

Also Published As

Publication number Publication date
US20090135358A1 (en) 2009-05-28
US8045079B2 (en) 2011-10-25

Similar Documents

Publication Publication Date Title
KR102083433B1 (ko) 액정 표시 장치
KR100961941B1 (ko) 다중 도메인 액정 표시 장치용 박막 트랜지스터 표시판
US7495735B2 (en) Liquid crystal display
JP5372858B2 (ja) 液晶表示装置用薄膜トランジスタ基板
JP4791099B2 (ja) 薄膜トランジスタ表示板
US8643813B2 (en) Liquid crystal display
KR20130034700A (ko) 액정 표시 장치
KR20120104720A (ko) 액정 표시 장치
KR20080097793A (ko) 액정 표시 장치
KR20090088729A (ko) 표시 장치
US8570465B2 (en) Liquid crystal display
KR20150020366A (ko) 액정 표시 장치
JP4741209B2 (ja) 多重ドメイン液晶表示装置及びその薄膜トランジスタ基板
KR100853213B1 (ko) 다중 도메인 액정 표시 장치 및 그 박막 트랜지스터 기판
KR20090116095A (ko) 액정 표시 장치
KR20090054572A (ko) 표시 장치
KR101393634B1 (ko) 액정표시장치
US7599031B2 (en) Liquid crystal display device
KR100517345B1 (ko) 액정 표시 장치
JP2004258652A (ja) 液晶表示装置
KR101304417B1 (ko) 액정 표시 장치
KR101794283B1 (ko) 박막 트랜지스터 표시판 및 액정 표시 장치
KR20060058405A (ko) 액정 표시 장치
KR101189280B1 (ko) 표시 장치
KR20060060843A (ko) 박막 트랜지스터 표시판 및 그 제조 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application