KR20090050756A - Wafer type solar cell and method for manufacturing the same - Google Patents

Wafer type solar cell and method for manufacturing the same Download PDF

Info

Publication number
KR20090050756A
KR20090050756A KR1020070117367A KR20070117367A KR20090050756A KR 20090050756 A KR20090050756 A KR 20090050756A KR 1020070117367 A KR1020070117367 A KR 1020070117367A KR 20070117367 A KR20070117367 A KR 20070117367A KR 20090050756 A KR20090050756 A KR 20090050756A
Authority
KR
South Korea
Prior art keywords
type semiconductor
semiconductor layer
electrode
type
substrate
Prior art date
Application number
KR1020070117367A
Other languages
Korean (ko)
Other versions
KR101444709B1 (en
Inventor
김정식
Original Assignee
주성엔지니어링(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주성엔지니어링(주) filed Critical 주성엔지니어링(주)
Priority to KR1020070117367A priority Critical patent/KR101444709B1/en
Publication of KR20090050756A publication Critical patent/KR20090050756A/en
Application granted granted Critical
Publication of KR101444709B1 publication Critical patent/KR101444709B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1864—Annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

본 발명은 P형 반도체층; 상기 P형 반도체층의 하면에 교대로 형성된 N형 반도체층 및 P+형 반도체층; 및 상기 P+형 반도체층과 연결된 제1전극 및 상기 N형 반도체층과 연결된 제2전극을 포함하여 이루어지며, 상기 제1전극 및 제2전극은 상기 P형 반도체층의 아래에서 소정간격으로 이격되어 있는 기판형 태양전지, 및 그 제조방법에 관한 것으로서, The present invention P-type semiconductor layer; An N-type semiconductor layer and a P + -type semiconductor layer alternately formed on the lower surface of the P-type semiconductor layer; And a first electrode connected to the P + type semiconductor layer and a second electrode connected to the N type semiconductor layer, wherein the first electrode and the second electrode are spaced apart from each other at a predetermined interval below the P type semiconductor layer. As a substrate type solar cell, and a method of manufacturing the same,

본 발명에 따르면, 제1전극 및 제2전극 모두가 태양광이 입사되는 면에 형성되지 않기 때문에 태양광의 입사율이 최대화되고, 제1전극과 P형 실리콘층을 전기적으로 연결함에 있어서 쇼트 발생의 문제가 없기 때문에 제1전극 물질을 P형 실리콘층까지 침투시키기 위한 열처리 공정 제어가 용이하고, 제1전극 물질이 반사방지층을 뚫지 않기 때문에 열처리 공정을 580 내지 620℃의 온도에서 수행할 수 있는 장점이 있다. According to the present invention, since both the first electrode and the second electrode are not formed on the surface where the solar light is incident, the incident rate of the solar light is maximized, and the short-circuit is generated in the electrical connection between the first electrode and the P-type silicon layer. It is easy to control the heat treatment process for penetrating the first electrode material to the P-type silicon layer because there is no problem, and the heat treatment process can be performed at a temperature of 580 to 620 ° C. because the first electrode material does not penetrate the antireflection layer. There is this.

기판형 태양전지, 입사율, 열처리 Substrate type solar cell, incident rate, heat treatment

Description

기판형 태양전지 및 그 제조방법{Wafer type Solar Cell and Method for manufacturing the same}Substrate type solar cell and manufacturing method therefor {Wafer type Solar Cell and Method for manufacturing the same}

본 발명은 태양전지(Solar Cell)에 관한 것으로서, 보다 구체적으로는 기판형 태양전지에 관한 것이다. The present invention relates to a solar cell, and more particularly to a substrate type solar cell.

태양전지는 반도체의 성질을 이용하여 빛 에너지를 전기 에너지로 변환시키는 장치이다. Solar cells are devices that convert light energy into electrical energy using the properties of semiconductors.

태양전지의 구조 및 원리에 대해서 간단히 설명하면, 태양전지는 P(positive)형 반도체와 N(negative)형 반도체를 접합시킨 PN 접합 구조를 하고 있으며, 이러한 구조의 태양전지에 태양광이 입사되면, 입사된 태양광이 가지고 있는 에너지에 의해 상기 반도체 내에서 정공(hole)과 전자(electron)가 발생하고, 이때, PN접합에서 발생한 전기장에 의해서 상기 정공(+)는 P형 반도체쪽으로 이동하고 상기 전자(-)는 N형 반도체쪽으로 이동하게 되어 전위가 발생하게 됨으로써 전력을 생산할 수 있게 된다. The structure and principle of the solar cell will be described briefly. The solar cell has a PN junction structure in which a P (positive) type semiconductor and an N (negative) type semiconductor are bonded to each other. Holes and electrons are generated in the semiconductor by the energy of the incident solar light. At this time, the holes (+) are moved toward the P-type semiconductor by the electric field generated in the PN junction. Negative (-) is moved toward the N-type semiconductor to generate a potential to produce power.

이와 같은 태양전지는 박막형 태양전지와 기판형 태양전지로 구분할 수 있다. Such solar cells may be classified into thin film solar cells and substrate solar cells.

상기 박막형 태양전지는 유리 등과 같은 기판 상에 박막의 형태로 반도체를 형성하여 태양전지를 제조한 것이고, 상기 기판형 태양전지는 실리콘과 같은 반도체 물질 자체를 기판으로 이용하여 태양전지를 제조한 것이다. The thin film solar cell is a solar cell manufactured by forming a semiconductor in the form of a thin film on a substrate such as glass, the substrate solar cell is a solar cell manufactured by using a semiconductor material such as silicon itself as a substrate.

상기 기판형 태양전지는 상기 박막형 태양전지에 비하여 두께가 두껍고 고가의 재료를 이용해야 하는 단점이 있지만, 전지 효율이 우수한 장점이 있다. The substrate type solar cell has a disadvantage in that a thicker and expensive material is used as compared to the thin film type solar cell, but the cell efficiency is excellent.

이하에서는 도면을 참조로 종래의 기판형 태양전지에 대해서 설명하기로 한다. Hereinafter, a conventional substrate type solar cell will be described with reference to the drawings.

도 1은 종래의 기판형 태양전지의 개략적인 단면도이다. 1 is a schematic cross-sectional view of a conventional substrate-type solar cell.

도 1에서 알 수 있듯이, 종래의 기판형 태양전지는 P형 실리콘층(10), N형 실리콘층(20), P+형 실리콘층(30), 반사방지층(40), 전면전극(50), 및 후면전극(60)으로 이루어진다. As can be seen in Figure 1, the conventional substrate-type solar cell is a P-type silicon layer 10, N-type silicon layer 20, P + type silicon layer 30, the anti-reflection layer 40, the front electrode 50 And a back electrode 60.

상기 P형 실리콘층(10) 및 그 상면에 형성된 N형 실리콘층(20)은 태양전지의 PN접합 구조를 이루는 것으로서, 상기 P형 실리콘층(10) 및 N형 실리콘층(20)의 상면은 요철구조로 형성되어 태양광이 태양전지 내부로 최대한 흡수될 수 있도록 구성된다. The P-type silicon layer 10 and the N-type silicon layer 20 formed on the upper surface of the P-type silicon layer 10 form a PN junction structure of the solar cell, and the upper surfaces of the P-type silicon layer 10 and the N-type silicon layer 20 are It is formed in an uneven structure so that sunlight can be absorbed into the solar cell as much as possible.

상기 P+형 실리콘층(30)은 상기 P형 실리콘층(10)의 하면에 형성되어 태양광에 의해서 형성된 전자가 재결합하여 소멸되는 것을 방지하는 역할을 한다. The P + -type silicon layer 30 is formed on the lower surface of the P-type silicon layer 10 to prevent electrons formed by sunlight from recombining and disappearing.

상기 반사방지층(40)은 입사광의 반사를 최소화시키는 역할을 함과 더불어 N형 실리콘층(20)에서 형성된 전자가 재결합하여 소멸되는 것을 방지하는 역할을 한 다. The anti-reflection layer 40 serves to minimize reflection of incident light and prevent the electrons formed in the N-type silicon layer 20 from being recombined and extinguished.

상기 전면전극(50)은 상기 반사방지층(40)의 상부에서부터 상기 N형 실리콘층(20)까지 연장 형성되고, 상기 후면전극(60)은 상기 P+형 실리콘층(30)의 하면에 형성된다. The front electrode 50 extends from the top of the anti-reflection layer 40 to the N-type silicon layer 20, and the back electrode 60 is formed on the bottom surface of the P + type silicon layer 30. .

이와 같은 구성을 갖는 종래의 기판형 태양전지의 제조방법을 설명하면 하기와 같다. Referring to the manufacturing method of a conventional substrate-type solar cell having such a configuration as follows.

우선, P형 실리콘 기판을 준비한 후 P형 실리콘 기판의 상면을 요철구조로 식각한다. 그 후, 상기 P형 실리콘 기판의 상면에 N형 도펀트를 도핑하여 P형 실리콘층(10) 및 N형 실리콘층(20)을 형성한다. First, after preparing a P-type silicon substrate, the upper surface of the P-type silicon substrate is etched into an uneven structure. Thereafter, an N-type dopant is doped on the upper surface of the P-type silicon substrate to form the P-type silicon layer 10 and the N-type silicon layer 20.

다음, 상기 N형 실리콘층(20) 상면에 반사방지층(40)을 형성한다. Next, an anti-reflection layer 40 is formed on the N-type silicon layer 20.

다음, 상기 반사방지층(40) 상면에 전면전극(50)을 형성하고, 상기 P형 실리콘층(10)의 하면에 후면전극(60)을 형성한다. Next, the front electrode 50 is formed on the upper surface of the anti-reflection layer 40, and the rear electrode 60 is formed on the lower surface of the P-type silicon layer 10.

다음, 고온에서 열처리 공정을 수행한다. 상기 열처리 공정에 의해서, 상기 전면전극(50)을 구성하는 금속물질이 상기 반사방지층(40)을 뚫고 상기 N형 실리콘층(20)까지 침투하게 되어 전면전극(50)이 N형 실리콘층(20)과 전기적으로 연결되게 된다. 또한, 상기 열처리 공정에 의해, 상기 후면전극(60)을 구성하는 금속물질이 상기 P형 실리콘층(10)으로 침투하게 되어 상기 P형 실리콘층(10)의 하부에 P+형 실리콘층(30)이 형성되게 된다. Next, a heat treatment process is performed at high temperature. By the heat treatment process, the metal material constituting the front electrode 50 penetrates the anti-reflection layer 40 and penetrates to the N-type silicon layer 20 so that the front electrode 50 is the N-type silicon layer 20. ) Is electrically connected. In addition, by the heat treatment process, the metal material constituting the back electrode 60 penetrates into the P-type silicon layer 10 so that the P + -type silicon layer 30 is disposed below the P-type silicon layer 10. ) Is formed.

그러나, 이와 같은 종래의 기판형 태양전지는 다음과 같은 문제점이 있다. However, such a conventional substrate type solar cell has the following problems.

첫째, 전면전극(50)이 태양광의 입사면에 형성되어 있기 때문에, 태양광이 태양전지 내부로 입사되는 입사율이 감소되는 문제점이 있다. First, since the front electrode 50 is formed on the incident surface of the solar light, there is a problem that the incident rate of the solar light incident into the solar cell is reduced.

둘째, 고온에서 열처리 공정을 수행함으로써, 전면전극(50)이 반사방지층(40)을 뚫고 N형 실리콘층(20)까지 침투하게 되는데, 정확한 공정제어가 이루어지지 않으면 전면전극(50)이 N형 실리콘층(20)을 거쳐 P형 실리콘층(10)까지 침투하여 쇼트가 발생하는 문제점이 있다. 이와 같은 쇼트 발생의 문제를 해결하기 위해서 상기 N형 실리콘층(20)을 두껍게 형성할 수도 있으나, N형 실리콘층(20)을 두껍게 형성할 경우에는 전자가 재결합하는 비율이 증가되어 전지의 효율이 떨어지게 된다. Second, by performing a heat treatment at a high temperature, the front electrode 50 penetrates the anti-reflection layer 40 and penetrates to the N-type silicon layer 20. If the accurate process control is not performed, the front electrode 50 is N-type. There is a problem that a short is generated by penetrating through the silicon layer 20 to the P-type silicon layer 10. In order to solve the problem of short generation, the N-type silicon layer 20 may be thickly formed. However, when the N-type silicon layer 20 is thickly formed, the ratio of electron recombination is increased, thereby improving battery efficiency. Will fall.

셋째, 전면전극(50)을 N형 실리콘층(20)과 전기적으로 연결하기 위해서는 전면전극(50) 물질이 상기 반사방지층(40)을 뚫어야 하며, 이를 위해서 열처리 공정을 850℃ 이상의 고온에서 수행해야 하는 부담이 있다. Third, in order to electrically connect the front electrode 50 with the N-type silicon layer 20, the material of the front electrode 50 must penetrate the anti-reflection layer 40. For this purpose, a heat treatment process must be performed at a high temperature of 850 ° C. or higher. There is a burden.

본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 고안된 것으로서, 본 발명은 전면전극에 의해 태양광의 입사율이 감소되지 않는 기판형 태양전지 및 그 제조방법을 제공하는 것을 목적으로 한다. The present invention has been devised to solve the above-mentioned conventional problems, and an object of the present invention is to provide a substrate type solar cell and a method of manufacturing the same, in which the incident rate of sunlight is not reduced by the front electrode.

본 발명은 또한 쇼트 발생의 문제가 없어 정확한 공정제어가 필요없는 기판형 태양전지 및 그 제조방법을 제공하는 것을 목적으로 한다. It is another object of the present invention to provide a substrate type solar cell and a method of manufacturing the same, which do not have a problem of short generation and do not require accurate process control.

본 발명은 또한 비교적 저온에서 전극과 반도체층 간의 전기적 연결을 수행할 수 있는 기판형 태양전지 및 그 제조방법을 제공하는 것을 목적으로 한다. It is another object of the present invention to provide a substrate type solar cell and a method of manufacturing the same, which can perform electrical connection between an electrode and a semiconductor layer at a relatively low temperature.

상기 목적을 달성하기 위해서, 본 발명은 P형 반도체층; 상기 P형 반도체층의 하면에 교대로 형성된 N형 반도체층 및 P+형 반도체층; 및 상기 P+형 반도체층과 연결된 제1전극 및 상기 N형 반도체층과 연결된 제2전극을 포함하여 이루어지며, 상기 제1전극 및 제2전극은 상기 P형 반도체층의 아래에서 소정간격으로 이격되어 있는 기판형 태양전지를 제공한다. In order to achieve the above object, the present invention is a P-type semiconductor layer; An N-type semiconductor layer and a P + -type semiconductor layer alternately formed on the lower surface of the P-type semiconductor layer; And a first electrode connected to the P + type semiconductor layer and a second electrode connected to the N type semiconductor layer, wherein the first electrode and the second electrode are spaced apart from each other at a predetermined interval below the P type semiconductor layer. Provided is a substrate-type solar cell.

상기 P+형 반도체층의 하단은 상기 N형 반도체층의 하단과 동일하고, 상기 P+형 반도체층의 상단은 상기 N형 반도체층의 상단보다 높게 형성될 수 있다. The lower end of the P + type semiconductor layer may be the same as the lower end of the N type semiconductor layer, and the upper end of the P + type semiconductor layer may be formed higher than the upper end of the N type semiconductor layer.

상기 제1전극은 상기 P+형 반도체층의 하면에 형성되고, 상기 제2전극은 상 기 N형 반도체층의 하면에 형성될 수 있다. The first electrode may be formed on the bottom surface of the P + type semiconductor layer, and the second electrode may be formed on the bottom surface of the N type semiconductor layer.

상기 제1전극의 좌우폭은 상기 P+형 반도체층의 좌우폭과 동일하게 형성되고, 상기 제2전극의 좌우폭은 상기 N형 반도체층의 좌우폭보다 작게 형성될 수 있다. The left and right widths of the first electrode may be formed to be the same as the left and right widths of the P + type semiconductor layer, and the left and right widths of the second electrode may be smaller than the left and right widths of the N type semiconductor layer.

상기 P형 반도체층의 상면은 요철구조로 이루어질 수 있다. The upper surface of the P-type semiconductor layer may be formed of an uneven structure.

상기 P형 반도체층 상면에 요철구조의 반사방지층이 추가로 형성될 수 있다. An antireflection layer having an uneven structure may be further formed on the upper surface of the P-type semiconductor layer.

본 발명은 또한, P형 반도체 기판을 준비하는 공정; 상기 P형 반도체 기판의 하부에 N형 도펀트를 도핑시켜, P형 반도체층 및 그 하면에 N형 반도체층을 형성하는 공정; 상기 N형 반도체층의 하면에 제1전극을 형성하는 공정; 상기 N형 반도체층의 하면에 상기 제1전극과 이격되도록 제2전극을 형성하는 공정; 및 상기 제1전극과 상기 P형 반도체층 사이에 P+형 반도체층을 형성하는 공정을 포함하여 이루어진 기판형 태양전지의 제조방법을 제공한다. The present invention also provides a process for preparing a P-type semiconductor substrate; Forming a P-type semiconductor layer and an N-type semiconductor layer on the bottom surface by doping an N-type dopant under the P-type semiconductor substrate; Forming a first electrode on a lower surface of the N-type semiconductor layer; Forming a second electrode on a lower surface of the N-type semiconductor layer to be spaced apart from the first electrode; And it provides a method for manufacturing a substrate-type solar cell comprising a step of forming a P + -type semiconductor layer between the first electrode and the P-type semiconductor layer.

상기 P형 반도체 기판을 준비하는 공정은 상기 P형 반도체 기판의 상면을 요철구조로 형성하는 공정을 포함하여 이루어질 수 있다. The process of preparing the P-type semiconductor substrate may include a process of forming an upper surface of the P-type semiconductor substrate in an uneven structure.

상기 P형 반도체 기판의 상면에 반사방지층을 형성하는 공정을 추가로 포함할 수 있다. The method may further include forming an anti-reflection layer on an upper surface of the P-type semiconductor substrate.

상기 반사방지층을 형성하는 공정은 상기 P형 반도체 기판의 하부에 N형 도펀트를 도핑시키는 공정 이전에 수행할 수 있다. The forming of the anti-reflection layer may be performed before the process of doping the N-type dopant under the P-type semiconductor substrate.

상기 P+형 반도체층을 형성하는 공정은 상기 제1전극 물질이 상기 N형 반도 체층을 뚫고 상기 P형 반도체층과 접촉하도록 열처리공정을 수행하는 것일 수 있다. The process of forming the P + type semiconductor layer may be performed by performing a heat treatment process so that the first electrode material penetrates the N type semiconductor layer and contacts the P type semiconductor layer.

상기 P+형 반도체층을 형성하는 공정은 상기 제1전극 물질을 상기 P형 반도체층의 소정 영역까지 침투시키는 공정으로 이루어질 수 있다. The process of forming the P + type semiconductor layer may be performed by infiltrating the first electrode material to a predetermined region of the P type semiconductor layer.

상기 열처리 공정은 580 내지 620 ℃의 범위로 가열하는 공정으로 이루어질 수 있다. The heat treatment process may be a process of heating in the range of 580 to 620 ℃.

상기 제2전극을 형성하는 공정은 상기 P+형 반도체층을 형성하는 공정 이전에 수행할 수 있다. The process of forming the second electrode may be performed before the process of forming the P + type semiconductor layer.

상기 제2전극을 형성하는 공정은 상기 P+형 반도체층을 형성하는 공정 이후에 수행할 수 있다.The process of forming the second electrode may be performed after the process of forming the P + type semiconductor layer.

상기와 같은 본 발명에 따르면 다음과 같은 효과가 있다. According to the present invention as described above has the following effects.

첫째, 본 발명은 제1전극 및 제2전극 모두가 태양광이 입사되는 면에 형성되지 않기 때문에 태양광의 입사율이 최대화된다. First, in the present invention, since both the first electrode and the second electrode are not formed on the surface where the sunlight is incident, the incident rate of sunlight is maximized.

둘째, 본 발명은 제1전극과 P형 실리콘층을 전기적으로 연결함에 있어서 쇼트 발생의 문제가 없기 때문에 제1전극 물질을 P형 실리콘층까지 침투시키기 위한 열처리 공정 제어가 용이하다. Second, in the present invention, since there is no problem of short generation in electrically connecting the first electrode and the P-type silicon layer, it is easy to control the heat treatment process for infiltrating the first electrode material to the P-type silicon layer.

셋째, 본 발명은 제1전극 물질이 반사방지층을 뚫지 않기 때문에 열처리 공정을 580 내지 620℃의 온도에서 수행할 수 있는 장점이 있다. Third, the present invention has the advantage that the heat treatment process can be performed at a temperature of 580 to 620 ℃ because the first electrode material does not penetrate the antireflection layer.

이하, 도면을 참조로 본 발명의 바람직한 실시예에 대해서 상세히 설명하기로 한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

<태양전지><Solar cell>

도 2는 본 발명의 일 실시예에 따른 기판형 태양전지의 개략적인 단면도이다. 2 is a schematic cross-sectional view of a substrate-type solar cell according to an embodiment of the present invention.

도 2에서 알 수 있듯이, 본 발명의 일 실시예에 따른 태양전지는 P형 반도체층(100), N형 반도체층(200), P+형 반도체층(300), 반사방지층(400), 제1전극(500), 및 제2전극(600)을 포함하여 이루어진다. As can be seen in Figure 2, the solar cell according to an embodiment of the present invention is a P-type semiconductor layer 100, N-type semiconductor layer 200, P + type semiconductor layer 300, anti-reflection layer 400, The first electrode 500 and the second electrode 600 are included.

상기 P형 반도체층(100)은 단결정실리콘 또는 다결정실리콘을 이용할 수 있는데, 단결정실리콘은 순도가 높고 결정결함밀도가 낮기 때문에 태양전지의 효율이 높으나 가격이 너무 높아 경제성이 떨어지는 단점이 있고, 다결정실리콘은 상대적으로 효율은 떨어지지만 저가의 재료와 공정을 이용하기 때문에 생산비가 적게 들어 대량생산에 적합하다. The P-type semiconductor layer 100 may use single crystal silicon or polycrystalline silicon, but since single crystal silicon has high purity and low crystal defect density, solar cell efficiency is high, but the price is too high, and thus economic efficiency is low, polycrystalline silicon. Although relatively inefficient, they are inexpensive and are suitable for mass production due to their low production costs.

상기 P형 반도체층(100)의 상면은 요철구조로 이루어지는 것이, 태양광의 입사효율을 증진시킬 수 있어 바람직하다. The upper surface of the P-type semiconductor layer 100 is preferably formed of an uneven structure, it is possible to improve the incident efficiency of sunlight.

상기 N형 반도체층(200)은 상기 P형 반도체층(100)의 하면에 형성되어 상기 P형 반도체층(100)과 함께 PN접합 구조를 이룬다. 상기 N형 반도체층(200)은 상기 P형 반도체층(100)의 하면 전체에 형성되지 않고, 상기 P형 반도체층(100)의 하면 에서 상기 P+형 반도체층(300)과 교대로 형성되게 된다. The N-type semiconductor layer 200 is formed on the lower surface of the P-type semiconductor layer 100 to form a PN junction structure with the P-type semiconductor layer 100. The N-type semiconductor layer 200 is not formed on the entire lower surface of the P-type semiconductor layer 100, but is formed alternately with the P + type semiconductor layer 300 on the lower surface of the P-type semiconductor layer 100. do.

상기 P+형 반도체층(300)은 상기 P형 반도체층(100)의 하면에서 상기 N형 반도체층(200)과 교대로 형성된다. The P + type semiconductor layer 300 is alternately formed with the N type semiconductor layer 200 on the bottom surface of the P type semiconductor layer 100.

상기 P+형 반도체층(300)은 상기 N형 반도체층(200)보다 상기 P형 반도체층(100)의 내부로 보다 더 침투되어 형성될 수 있다. 즉, 상기 P+형 반도체층(300)의 하단은 상기 N형 반도체층(200)의 하단과 동일하지만, 상기 P+형 반도체층(300)의 상단은 상기 N형 반도체층(200)의 상단보다 높게 형성될 수 있다. The P + type semiconductor layer 300 may be formed to penetrate more into the P type semiconductor layer 100 than the N type semiconductor layer 200. That is, the lower end of the P + type semiconductor layer 300 is the same as the lower end of the N type semiconductor layer 200, but the upper end of the P + type semiconductor layer 300 is the upper end of the N type semiconductor layer 200. Can be formed higher.

상기 반사방지층(400)은 상기 P형 반도체층(100)의 상면에 형성되며, 상기 P형 반도체층(100)의 상면이 요철구조로 형성된 경우 상기 반사방지층(400)도 요철구조로 형성된다. 상기 반사방지층(400)은 실리콘질화물 또는 실리콘산화물로 형성될 수 있다. The anti-reflection layer 400 is formed on the upper surface of the P-type semiconductor layer 100, and when the upper surface of the P-type semiconductor layer 100 is formed in an uneven structure, the anti-reflection layer 400 is also formed in an uneven structure. The antireflection layer 400 may be formed of silicon nitride or silicon oxide.

상기 제1전극(500)은 상기 P형 반도체층(100)의 아래, 보다 구체적으로는 상기 P+형 반도체층(300)의 하면에 형성되고, 상기 P+형 반도체층(300)과 전기적으로 연결되어 태양전지의 (+)전극을 구성하게 된다. 상기 제1전극(500)은 Al, Al+Ag, Al+Mo, Al+Ni, Al+Cu, Al+Mg, Al+Mn, Al+Zn 등과 같은 금속물질로 이루어질 수 있다. The first electrode 500 is the bottom of the P-type semiconductor layer 100, more specifically, is formed in the lower surface of the P + type semiconductor layer 300, the P + type semiconductor layer 300 and electrically Connected to form a positive electrode of the solar cell. The first electrode 500 may be made of a metal material such as Al, Al + Ag, Al + Mo, Al + Ni, Al + Cu, Al + Mg, Al + Mn, Al + Zn, or the like.

상기 제2전극(600)은 상기 P형 반도체층(100)의 아래, 보다 구체적으로는 상기 N형 반도체층(200)의 하면에 형성되고, 상기 N형 반도체층(200)과 전기적으로 연결되어 태양전지의 (-)전극을 구성하게 된다. 상기 제2전극(600)은 Ag, Ag+Mo, Ag+Ni, Ag+Cu, Ag+Mn, Ag+Sb, Ag+Zn 등과 같은 금속물질로 이루어질 수 있다. The second electrode 600 is formed below the P-type semiconductor layer 100, more specifically, on the bottom surface of the N-type semiconductor layer 200, and is electrically connected to the N-type semiconductor layer 200. The negative electrode of the solar cell is constituted. The second electrode 600 may be made of a metal material such as Ag, Ag + Mo, Ag + Ni, Ag + Cu, Ag + Mn, Ag + Sb, Ag + Zn, or the like.

상기 제1전극(500)의 좌우폭은 상기 P+형 반도체층(300)의 좌우폭과 동일하게 형성되고, 상기 제2전극(600)의 좌우폭은 상기 N형 반도체층(200)의 좌우폭보다 작게 형성된다. 따라서, 상기 제1전극(500)과 제2전극(600)은 서로 소정 간격을 갖고 이격 형성된다. The left and right widths of the first electrode 500 are formed to be the same as the left and right widths of the P + type semiconductor layer 300, and the left and right widths of the second electrode 600 are smaller than the left and right widths of the N type semiconductor layer 200. do. Therefore, the first electrode 500 and the second electrode 600 are formed to be spaced apart from each other at a predetermined interval.

또한, 상기 제1전극(500)과 제2전극(600)은, 상하방향으로 교대로 형성될 수도 있고, 좌우방향으로 교대로 형성될 수도 있으며, 상하 및 좌우방향 모두에서 교대로 형성될 수도 있다. In addition, the first electrode 500 and the second electrode 600 may be alternately formed in the vertical direction, alternately formed in the left and right directions, or may be alternately formed in both the vertical and horizontal directions. .

이상과 같이, 본 발명은 제1전극(500) 및 제2전극(600) 모두가 태양광이 입사되는 면에 형성되지 않기 때문에 태양광의 입사율을 최대화할 수 있다. As described above, the present invention can maximize the incident rate of sunlight because neither the first electrode 500 nor the second electrode 600 is formed on the surface where the sunlight is incident.

<기판형 태양전지의 제조방법><Method of manufacturing substrate type solar cell>

도 3a 내지 도 3e는 본 발명의 일 실시예에 따른 기판형 태양전지의 제조공정을 도시한 단면도이다. 3A to 3E are cross-sectional views illustrating a manufacturing process of a substrate-type solar cell according to an embodiment of the present invention.

우선, 도 3a에서 알 수 있듯이, P형 반도체 기판(100a)을 제조한 후, 그 상면을 요철구조로 형성한다. First, as shown in FIG. 3A, after the P-type semiconductor substrate 100a is manufactured, the upper surface thereof is formed into an uneven structure.

상기 P형 반도체 기판(100a)은 소정의 에칭공정을 통해 그 상면을 요철구조로 형성하는데, 상기 P형 반도체 기판(100a)으로서 단결정실리콘 기판을 이용하는 경우는 알카리 에칭에 의해서 그 표면을 요철구조로 형성할 수 있지만, 상기 P형 반도체 기판(100a)으로서 다결정실리콘 기판을 이용하는 경우는 많은 결정입자가 서로 다른 결정방위로 배열되어 있기 때문에 알카리 에칭에 의해서 그 표면을 요철구조로 형성하는데 한계가 있어서 반응성 이온 에칭법(Reactive Ion Etching:RIE), 산액을 이용한 등방성 에칭법, 또는 기계적 에칭법 등을 이용하여 수행하는 것이 바람직하다. The upper surface of the P-type semiconductor substrate 100a is formed by the concave-convex structure through a predetermined etching process. In the case of using a single crystal silicon substrate as the P-type semiconductor substrate 100a, the surface is concave-convex by the alkali etching. Although a polysilicon substrate is used as the P-type semiconductor substrate 100a, since many crystal grains are arranged in different crystal orientations, there is a limit to forming the surface into an uneven structure by alkali etching, which is reactive. It is preferable to carry out using an ion etching method (RIE), an isotropic etching method using an acid solution, or a mechanical etching method.

상기 반응성 이온 에칭법은 결정입자의 결정방위에 관계없이 기판의 표면에 균일한 요철구조를 형성할 수 있기 때문에, 다결정실리콘 기판의 표면에 요철구조를 형성하는 공정에 용이하게 적용할 수 있으며, 특히 반응성 이온 에칭법을 적용하게 되면 이후 공정을 동일한 챔버에서 수행할 수 있는 장점이 있다. 상기 반응성 이온 에칭법을 적용할 경우에는 Cl2, SF6, NF3, HBr, 또는 그들의 혼합물을 주 가스로 이용하고, 경우에 따라서는 Ar, O2, N2, He, 또는 그들의 혼합물을 첨가 가스로 이용할 수 있다. Since the reactive ion etching method can form a uniform uneven structure on the surface of the substrate irrespective of the crystal orientation of the crystal grains, the reactive ion etching method can be easily applied to the process of forming the uneven structure on the surface of the polysilicon substrate. The application of reactive ion etching has the advantage that subsequent processes can be performed in the same chamber. When the reactive ion etching method is applied, Cl 2 , SF 6 , NF 3 , HBr, or a mixture thereof is used as a main gas, and in some cases, Ar, O 2 , N 2 , He, or a mixture thereof is added. It can be used as a gas.

다음, 도 3b에서 알 수 있듯이, 상기 P형 반도체 기판(100a)의 상면에 반사방지층(400)을 형성한다. Next, as can be seen in Figure 3b, to form an anti-reflection layer 400 on the upper surface of the P-type semiconductor substrate (100a).

상기 P형 반도체 기판(100a)의 상면이 요철구조로 형성됨에 따라 상기 반사방지층(400)도 요철구조로 형성된다. As the upper surface of the P-type semiconductor substrate 100a is formed in the uneven structure, the anti-reflection layer 400 is also formed in the uneven structure.

상기 반사방지층(400)은 실리콘질화물 또는 실리콘산화물로 형성할 수 있다. The antireflection layer 400 may be formed of silicon nitride or silicon oxide.

상기 실리콘질화물은 NH3, SiH4, 및 N2 가스를 이용하여 플라즈마 CVD법으로 형성할 수 있고, 상기 실리콘산화물은 SiH4, N2, 및 N2O 가스를 이용하여 플라즈마 CVD법으로 형성할 수 있다. The silicon nitride may be formed by plasma CVD using NH 3 , SiH 4 , and N 2 gas, and the silicon oxide may be formed by plasma CVD using SiH 4 , N 2 , and N 2 O gas. Can be.

다음, 도 3c에서 알 수 있듯이, 상기 P형 반도체 기판(100a)의 하부에 N형 반도체층(200)을 형성함으로써, P형 반도체층(100) 및 그 하부에 N형 반도체층(200)을 형성한다. Next, as can be seen in Figure 3c, by forming the N-type semiconductor layer 200 in the lower portion of the P-type semiconductor substrate 100a, the P-type semiconductor layer 100 and the N-type semiconductor layer 200 in the lower portion Form.

상기 N형 반도체층(200)은 상기 P형 반도체 기판(100a)의 하부에 N형 도펀트를 도핑함으로써 형성할 수 있으며, 상기 N형 도펀트를 도핑하는 공정은 고온확산법 또는 플라즈마 이온도핑법을 이용하여 수행할 수 있다. The N-type semiconductor layer 200 may be formed by doping an N-type dopant under the P-type semiconductor substrate 100a. The doping of the N-type dopant may be performed using a high temperature diffusion method or a plasma ion doping method. Can be done.

상기 고온확산법을 이용하여 N형 도펀트를 도핑하는 공정은, 상기 P형 반도체 기판(100a)을 대략 800℃이상의 고온의 확산로에 안치시킨 상태에서 POCl3, PH3 등과 같은 N형 도펀트 가스를 공급하여 N형 도펀트를 상기 P형 반도체 기판(100a)의 표면으로 확산시키는 공정으로 이루어진다. In the step of doping the N-type dopant using the high temperature diffusion method, the N-type dopant gas such as POCl 3 , PH 3, etc. is supplied while the P-type semiconductor substrate 100a is placed in a diffusion furnace having a temperature of about 800 ° C. or higher. To diffuse the N-type dopant onto the surface of the P-type semiconductor substrate 100a.

상기 고온확산공정은 800℃이상의 고온에서 수행되기 때문에 P형 반도체 기판(100a)의 표면에 PSG(Phosphor-Silicate Glass)와 같은 부산물이 형성될 수 있다. 상기 PSG는 태양전지에서 전류를 차폐시키는 문제를 야기하기 때문에 태양전지의 효율을 높이기 위해서는 식각용액 등을 이용하여 상기 PSG를 제거하는 것이 바람직하다. Since the high temperature diffusion process is performed at a high temperature of 800 ° C. or more, a by-product such as PSG (Phosphor-Silicate Glass) may be formed on the surface of the P-type semiconductor substrate 100a. Since the PSG causes a problem of shielding current from the solar cell, it is preferable to remove the PSG using an etching solution or the like to increase the efficiency of the solar cell.

또한, 상기 고온확산공정을 수행하면 상기 P형 반도체 기판(100a)의 하부 뿐만 아니라 상기 P형 반도체 기판(100a)의 측부에도 N형 도펀트가 도핑되기 때문에(상기 P형 반도체 기판(100a)의 상면에는 반사방지층(400)이 형성되어 있기 때문 에, 상기 반사방지층(400)이 배리어(barrier)로서 기능하여, 고온확산공정시 상기 P형 반도체 기판(100a)의 상부에는 N형 반도체층이 형성되지 않는다), 상기 P형 반도체 기판(100a)의 측부에 형성되는 N형 반도체층을 제거하는 공정을 추가로 수행해야 하며, 이와 같은 제거 공정은 레이저를 이용할 수도 있고, 습식 또는 건식 식각 공정을 이용할 수도 있다. In addition, since the N-type dopant is doped not only in the lower portion of the P-type semiconductor substrate 100a but also in the side of the P-type semiconductor substrate 100a when the high temperature diffusion process is performed (upper surface of the P-type semiconductor substrate 100a). Since the anti-reflection layer 400 is formed thereon, the anti-reflection layer 400 functions as a barrier, so that an N-type semiconductor layer is not formed on the P-type semiconductor substrate 100a during the high temperature diffusion process. In addition, a process of removing the N-type semiconductor layer formed on the side of the P-type semiconductor substrate 100a may be additionally performed, and the removal process may be performed using a laser, or a wet or dry etching process. have.

상기 플라즈마 이온도핑법을 이용하여 N형 도펀트를 도핑하는 공정은, 상기 P형 반도체 기판(100a)을 그 하면이 위를 향하도록 하여 플라즈마 발생장치에 안치시킨 상태에서 POCl3, PH3 등과 같은 N형 도펀트 가스를 공급하면서 플라즈마를 발생시키는 공정으로 이루어진다. 이와 같이 플라즈마를 발생시키면 플라즈마 내부의 인(P) 이온이 RF전기장에 의해 가속되어 상기 P형 반도체 기판(100a)의 하면으로 입사하여 이온도핑된다. In the step of doping the N-type dopant using the plasma ion doping method, the P-type semiconductor substrate 100a is placed in a plasma generator with its lower surface facing upward, such as POCl 3 , PH 3, or the like. It consists of a process of generating a plasma, supplying a type dopant gas. When the plasma is generated as described above, phosphorus (P) ions in the plasma are accelerated by the RF electric field and incident on the lower surface of the P-type semiconductor substrate 100a to be ion-doped.

상기 플라즈마 이온도핑 공정 후에는 상기 N형 반도체층(200)을 적절한 온도로 가열하는 어닐링 공정을 수행하는 것이 바람직하다. 그 이유는 상기 어닐링 공정을 수행하지 않을 경우에는 도핑된 이온이 단순한 불순물로 작용할 수 있지만, 상기 어닐링 공정을 수행하게 되면 도핑된 이온이 Si와 결합하여 활성화되기 때문이다. After the plasma ion doping process, an annealing process for heating the N-type semiconductor layer 200 to an appropriate temperature is preferably performed. The reason is that when the annealing process is not performed, the doped ions may act as simple impurities, but when the annealing process is performed, the doped ions are combined with Si to be activated.

또한, 플라즈마 이온도핑 공정 후에 어닐링 공정을 수행하면, 도 3b공정에서 형성된 반사방지층(400)에 함유된 수소이온이 상기 P형 반도체층(100)으로 침투해서 P형 반도체층(100)에 존재하는 디펙트(Defect)를 감소시키는 효과가 있다. 이와 같은 반사방지층(400)에 함유된 수소이온의 침투에 의한 P형 반도체층(100)의 디펙트 감소 효과는 상기 고온확산법의 경우에서도 마찬가지이다. 따라서, 상기 반사방지층(400)은 N형 반도체층(200) 형성공정 이후에 형성하는 것도 가능하지만, P형 반도체층(100)의 디펙트 감소효과를 구현하기 위해서는 N형 반도체층(200) 형성공정 이전에 반사방지층(400)을 형성하는 것이 바람직하다. In addition, when the annealing process is performed after the plasma ion doping process, hydrogen ions contained in the anti-reflection layer 400 formed in FIG. 3B penetrate into the P-type semiconductor layer 100 and exist in the P-type semiconductor layer 100. There is an effect of reducing the defect (Defect). The effect of reducing defects of the P-type semiconductor layer 100 due to the penetration of hydrogen ions contained in the antireflection layer 400 is the same in the case of the high temperature diffusion method. Accordingly, the anti-reflection layer 400 may be formed after the N-type semiconductor layer 200 forming process, but in order to realize the defect reduction effect of the P-type semiconductor layer 100, the N-type semiconductor layer 200 is formed. It is preferable to form the antireflection layer 400 before the process.

한편, 상기 플라즈마 이온도핑법은 상기 고온확산법에 비하여 다음과 같은 장점이 있다. On the other hand, the plasma ion doping method has the following advantages over the high temperature diffusion method.

첫째, 플라즈마 이온도핑법은 가스유량 이나 RF전력을 조절함으로써 도핑농도 및 도핑깊이를 정확히 제어할 수 있기 때문에 고온확산법에 비하여 보다 정밀하고 재현성 높은 도핑을 실현할 수 있고 공정시간도 단축되는 장점이 있다. First, since the plasma ion doping method can precisely control the doping concentration and the doping depth by adjusting the gas flow rate or the RF power, it is possible to realize more precise and reproducible doping and shorter processing time than the high temperature diffusion method.

둘째, 플라즈마 이온도핑법은 고온확산법에 비하여 상대적으로 저온에서 공정이 진행되기 때문에 고온확산법에서 발생하는 부산물(예로 PSG 또는 BSG)이 생성되지 않고, 따라서 부산물을 제거하기 위한 추가 공정이 요하지 않아 생산성이 향상되는 장점이 있다. Second, since plasma ion doping process is performed at a relatively low temperature compared with high temperature diffusion method, by-products (for example, PSG or BSG) generated by high temperature diffusion method are not produced, and thus, additional processes for removing the by-products are not required. There is an advantage to be improved.

셋째, 이온 도핑이 수직방향으로 진행되기 때문에 P형 반도체 기판(100a)의 하부에만 N형 반도체층(200)이 형성되어 고온확산법에서와 같이 P형 반도체 기판(100a)의 측부에 형성된 N형 반도체층을 제거하기 위한 추가공정이 요하지 않아 생산성이 향상되는 장점이 있다. Third, since the ion doping proceeds in the vertical direction, the N-type semiconductor layer 200 is formed only below the P-type semiconductor substrate 100a, so that the N-type semiconductor formed on the side of the P-type semiconductor substrate 100a as in the high temperature diffusion method. There is an advantage in that productivity is improved because no additional process for removing the layer is required.

다음, 도 3d에서 알 수 있듯이, 상기 N형 반도체층(200)의 하면에 서로 이격되도록 제1전극(500) 및 제2전극(600)을 형성한다. 3D, the first electrode 500 and the second electrode 600 are formed on the bottom surface of the N-type semiconductor layer 200 so as to be spaced apart from each other.

상기 제1전극(500)을 먼저 형성하고 그 후에 상기 제2전극(600)을 형성할 수도 있고, 상기 제2전극(600)을 먼저 형성하고 그 후에 상기 제1전극(500)을 형성할 수도 있다. The first electrode 500 may be formed first, and then the second electrode 600 may be formed, and the second electrode 600 may be formed first, and then the first electrode 500 may be formed. have.

상기 제1전극(500)과 제2전극(600)은, 상하방향으로 교대로 형성할 수도 있고, 좌우방향으로 교대로 형성할 수도 있으며, 상하 및 좌우방향 모두에서 교대로 형성할 수도 있다. The first electrode 500 and the second electrode 600 may be alternately formed in the vertical direction, alternately formed in the left and right directions, or may be alternately formed in both the vertical and horizontal directions.

상기 제1전극(500)은 Al과 같이 P형 도펀트로 기능할 수 있는 물질을 포함하여 이루어지며, 상기 제2전극(600)은 Ag와 같이 P형 도펀트로 기능하지 않는 물질로 이루어진다. The first electrode 500 is made of a material that can function as a P-type dopant, such as Al, and the second electrode 600 is made of a material that does not function as a P-type dopant, such as Ag.

상기 제1전극(500)은 Al, Al+Ag, Al+Mo, Al+Ni, Al+Cu, Al+Mg, Al+Mn, Al+Zn 등과 같은 금속물질로 이루어질 수 있고, 상기 제2전극(600)은 Ag, Ag+Mo, Ag+Ni, Ag+Cu, Ag+Mn, Ag+Sb, Ag+Zn 등과 같은 금속물질로 이루어질 수 있다. The first electrode 500 may be made of a metal material such as Al, Al + Ag, Al + Mo, Al + Ni, Al + Cu, Al + Mg, Al + Mn, Al + Zn, and the like. 600 may be made of a metal material such as Ag, Ag + Mo, Ag + Ni, Ag + Cu, Ag + Mn, Ag + Sb, Ag + Zn.

상기 제1전극(500) 및 제2전극(600)은 스크린인쇄법(screen printing), 잉크젯인쇄법(inkjet printing), 그라비아인쇄법(gravure printing) 또는 미세접촉인쇄법(microcontact printing) 등을 이용하여 형성할 수 있다. The first electrode 500 and the second electrode 600 may be formed by screen printing, inkjet printing, gravure printing, microcontact printing, or the like. Can be formed.

상기 스크린 인쇄법은 스크린과 스퀴즈(squeeze)를 이용하여 대상물질을 작업물에 전이시켜 소정의 패턴을 형성하는 방법이고, 상기 잉크젯 인쇄법은 잉크젯을 이용하여 대상물질을 작업물에 분사하여 소정의 패턴을 형성하는 방법이고, 상기 그라비아 인쇄법은 오목판의 홈에 대상물질을 도포하고 그 대상물질을 다시 작업물에 전이시켜 소정의 패턴을 형성하는 방법이고, 상기 미세접촉 인쇄법은 소정 의 금형을 이용하여 작업물에 대상물질 패턴을 형성하는 방법이다. The screen printing method is a method of transferring a target material to a work using a screen and a squeeze to form a predetermined pattern, and the ink jet printing method uses a jet of ink to spray a target material onto the work to provide a predetermined pattern. The gravure printing method is a method of forming a pattern by applying a target material to the groove of the concave plate and transferring the target material back to the workpiece to form a predetermined pattern. It is a method of forming a target material pattern on a work piece.

다음, 도 3e에서 알 수 있듯이, 열처리공정을 수행하여 P+형 반도체층(300)을 형성한다. 즉, 580 내지 620℃의 온도를 가하면 상기 제1전극(500) 물질이 상기 N형 반도체층(200)을 뚫고 상기 P형 반도체층(100)과 접촉하여 P+형 반도체층(300)이 형성되는 것이다. 상기 P+형 반도체층(300)은 도시한 바와 같이, 상기 제1전극(500) 물질이 상기 P형 반도체층(100)의 소정 영역까지 침투하여 형성될 수 있다. Next, as can be seen in Figure 3e, the heat treatment process is performed to form a P + type semiconductor layer 300. That is, when a temperature of 580 to 620 ° C. is applied, the first electrode 500 material penetrates the N-type semiconductor layer 200 and contacts the P-type semiconductor layer 100 to form the P + type semiconductor layer 300. Will be. As shown in the drawing, the P + -type semiconductor layer 300 may be formed by infiltrating the material of the first electrode 500 to a predetermined region of the P-type semiconductor layer 100.

도 4a 내지 도 4f는 본 발명의 다른 실시예에 따른 기판형 태양전지의 제조공정을 도시한 단면도로서, 이는 P+형 반도체층(300), 제1전극(500) 및 제2전극(600) 형성공정을 제외하고 전술한 도 3a 내지 도 3e에 따른 기판형 태양전지의 제조공정과 동일하다. 따라서, 동일한 구성에 대해서는 동일한 도면부호를 부여하였고, 동일한 구성에 대한 구체적인 설명은 생략하기로 한다. 4A to 4F are cross-sectional views illustrating a process of manufacturing a substrate-type solar cell according to another embodiment of the present invention, which is a P + type semiconductor layer 300, a first electrode 500, and a second electrode 600. Except for the forming process, it is the same as the manufacturing process of the substrate-type solar cell according to FIGS. 3A to 3E. Therefore, like reference numerals refer to like elements, and detailed descriptions of the same elements will be omitted.

우선, 도 4a에서 알 수 있듯이, P형 반도체 기판(100a)을 제조한 후, 그 상면을 요철구조로 형성한다. First, as shown in FIG. 4A, after the P-type semiconductor substrate 100a is manufactured, the upper surface thereof is formed into an uneven structure.

다음, 도 4b에서 알 수 있듯이, 상기 P형 반도체 기판(100a)의 상면에 반사방지층(400)을 형성한다. Next, as can be seen in Figure 4b, to form an anti-reflection layer 400 on the upper surface of the P-type semiconductor substrate (100a).

다음, 도 4c에서 알 수 있듯이, 상기 P형 반도체 기판(100a)의 하부에 N형 반도체층(200)을 형성함으로써, P형 반도체층(100) 및 그 하부에 N형 반도체 층(200)을 형성한다. Next, as can be seen in Figure 4c, by forming the N-type semiconductor layer 200 in the lower portion of the P-type semiconductor substrate 100a, the P-type semiconductor layer 100 and the N-type semiconductor layer 200 in the lower portion Form.

상기 N형 반도체층(200)은 상기 P형 반도체 기판(100a)의 하부에 N형 도펀트를 도핑함으로써 형성할 수 있으며, 상기 N형 도펀트를 도핑하는 공정은 고온확산법 또는 플라즈마 이온도핑법을 이용하여 수행할 수 있다. The N-type semiconductor layer 200 may be formed by doping an N-type dopant under the P-type semiconductor substrate 100a. The doping of the N-type dopant may be performed using a high temperature diffusion method or a plasma ion doping method. Can be done.

다음, 도 4d에서 알 수 있듯이, 상기 N형 반도체층(200)의 하면에 제1전극(500)을 형성한다. Next, as shown in FIG. 4D, the first electrode 500 is formed on the bottom surface of the N-type semiconductor layer 200.

상기 제1전극(500)은 Al과 같이 P형 도펀트로 기능할 수 있는 물질을 포함하여 이루어지며, 그 예로는 Al, Al+Ag, Al+Mo, Al+Ni, Al+Cu, Al+Mg, Al+Mn, Al+Zn 등과 같은 금속물질을 들 수 있다. The first electrode 500 is made of a material that can function as a P-type dopant, such as Al, for example, Al, Al + Ag, Al + Mo, Al + Ni, Al + Cu, Al + Mg And metal materials such as Al + Mn and Al + Zn.

다음, 도 4e에서 알 수 있듯이, 열처리공정을 수행하여 P+형 반도체층(300)을 형성한다. 즉, 580 내지 620℃의 온도를 가하면 상기 제1전극(500) 물질이 상기 N형 반도체층(200)을 뚫고 상기 P형 반도체층(100)과 접촉하여 P+형 반도체층(300)이 형성되는 것이다. 상기 P+형 반도체층(300)은 도시한 바와 같이, 상기 제1전극(500) 물질이 상기 P형 반도체층(100)의 소정 영역까지 침투하여 형성될 수 있다. Next, as can be seen in Figure 4e, the heat treatment process is performed to form a P + type semiconductor layer 300. That is, when a temperature of 580 to 620 ° C. is applied, the first electrode 500 material penetrates the N-type semiconductor layer 200 and contacts the P-type semiconductor layer 100 to form the P + type semiconductor layer 300. Will be. As shown in the drawing, the P + -type semiconductor layer 300 may be formed by infiltrating the material of the first electrode 500 to a predetermined region of the P-type semiconductor layer 100.

다음, 도 4f에서 알 수 있듯이, 상기 제1전극(500)과 이격되면서, 상기 N형 반도체층(200)의 하면에 제2전극(600)을 형성한다. Next, as shown in FIG. 4F, the second electrode 600 is formed on the bottom surface of the N-type semiconductor layer 200 while being spaced apart from the first electrode 500.

상기 제2전극(600)은 Al과 같이 P형 도펀트로 기능할 수 있는 물질을 포함하여 이루어질 수도 있고, Ag와 같이 P형 도펀트로 기능하지 않는 물질로 이루어질 수도 있으며, 그 예로는 Al, Al+Ag, Al+Mo, Al+Ni, Al+Cu, Al+Mg, Al+Mn, Al+Zn, Ag, Ag+Mo, Ag+Ni, Ag+Cu, Ag+Mn, Ag+Sb, Ag+Zn 등과 같은 금속물질을 들 수 있다. The second electrode 600 may include a material capable of functioning as a P-type dopant, such as Al, or may be made of a material that does not function as a P-type dopant, such as Ag. For example, Al, Al + Ag, Al + Mo, Al + Ni, Al + Cu, Al + Mg, Al + Mn, Al + Zn, Ag, Ag + Mo, Ag + Ni, Ag + Cu, Ag + Mn, Ag + Sb, Ag + And metal materials such as Zn.

즉, 전술한 도 3a 내지 도 3e에 따른 실시예에서는, 제1금속(500)과 제2금속(600)을 동시에 형성하고 열처리공정을 통해 P+형 반도체층(300)을 형성하기 때문에 제2금속(600)으로서 P형 도펀트로 기능할 수 있는 물질을 사용하면 P+형 반도체층(300)이 제2금속(600) 상부에도 형성되어 문제가 될 수 있지만, 도 4a 내지 도 4f에 따른 실시예에서는, 제1금속(500)을 형성하고 열처리공정을 통해 P+형 반도체층(300)을 형성한 후에 제2금속(600)을 형성하기 때문에 제2금속(600)으로서 P형 도펀트로 기능할 수 있는 물질을 사용해도 무방한 것이다. That is, in the above-described embodiment according to FIGS. 3A to 3E, since the first metal 500 and the second metal 600 are simultaneously formed and the P + type semiconductor layer 300 is formed through the heat treatment process, the second metal is formed. If a material capable of functioning as a P-type dopant is used as the metal 600, the P + -type semiconductor layer 300 may also be formed on the second metal 600, thereby causing problems. In the example, since the second metal 600 is formed after forming the first metal 500 and forming the P + type semiconductor layer 300 through a heat treatment process, the second metal 600 functions as a P type dopant. You can also use materials that can.

이상과 같은 본 발명에 따르면, 제1전극(500)과 P형 실리콘층(100)을 전기적으로 연결함에 있어서 쇼트 발생의 문제가 없기 때문에 제1전극(500) 물질을 P형 실리콘층(100)까지 침투시키기 위한 열처리 공정 제어가 용이하다. 즉, 종래의 경우에는 고온의 열처리에 의해 전면전극(도 1의 도면부호 50 참조)물질이 N형 실리콘층(도 1의 도면부호 20 참조)까지만 침투해야 하고 N형 실리콘층을 거쳐 P형 실리콘층(도 1의 도면부호 10 참조)까지 침투할 경우 쇼트가 발생하는 문제점이 있어 열처리 공정 제어를 정확하게 수행해야 하는 부담이 있지만, 본 발명은 제1전극(500)물질의 침투량이 많다 하더라도 쇼트 발생의 문제가 없기 때문에 열처리 공정 제어가 용이하다. According to the present invention as described above, since there is no problem of short generation when the first electrode 500 and the P-type silicon layer 100 are electrically connected, the material of the first electrode 500 is the P-type silicon layer 100. It is easy to control the heat treatment process to penetrate up to. That is, in the conventional case, the front electrode (refer to reference numeral 50 in FIG. 1) should penetrate only to the N-type silicon layer (see reference numeral 20 in FIG. 1) by high temperature heat treatment, and then pass through the N-type silicon layer. When penetrating up to a layer (see reference numeral 10 of FIG. 1), there is a problem in that a short occurs, so that the control of the heat treatment process is accurately performed. However, the present invention generates a short even if a large amount of penetration of the first electrode 500 material occurs. Since there is no problem, it is easy to control the heat treatment process.

또한, 본 발명에 따르면, 열처리 공정을 비교적 저온에서 수행할 수 있는 장 점이 있다. 즉, 종래의 경우에는 전면전극(도 1의 도면부호 50 참조)물질이 반사방지층(도 1의 도면부호 40 참조)을 뚫고 N형 실리콘층(도 1의 도면부호 20 참조)까지 침투하므로 열처리 공정을 850℃ 이상의 고온에서 수행해야 하지만, 본 발명은 제1전극(500)물질이 반사방지층(400)을 뚫지 않기 때문에 열처리 공정을 580 내지 620℃의 온도에서 수행할 수 있는 장점이 있다. In addition, according to the present invention, there is an advantage that the heat treatment process can be performed at a relatively low temperature. That is, in the conventional case, the material of the front electrode (refer to reference numeral 50 in FIG. 1) penetrates through the antireflection layer (refer to reference numeral 40 in FIG. 1) and penetrates to the N-type silicon layer (refer to reference numeral 20 in FIG. 1). To be performed at a high temperature of 850 ℃ or more, the present invention has the advantage that the heat treatment process can be carried out at a temperature of 580 to 620 ℃ because the first electrode 500 material does not penetrate the anti-reflection layer (400).

도 1은 종래의 기판형 태양전지의 개략적인 단면도이다. 1 is a schematic cross-sectional view of a conventional substrate-type solar cell.

도 2는 본 발명의 일 실시예에 따른 기판형 태양전지의 개략적인 단면도이다. 2 is a schematic cross-sectional view of a substrate-type solar cell according to an embodiment of the present invention.

도 3a 내지 도 3e는 본 발명의 일 실시예에 따른 기판형 태양전지의 제조공정을 도시한 단면도이다. 3A to 3E are cross-sectional views illustrating a manufacturing process of a substrate-type solar cell according to an embodiment of the present invention.

도 4a 내지 도 4f는 본 발명의 다른 실시예에 따른 기판형 태양전지의 제조공정을 도시한 단면도이다. 4A to 4F are cross-sectional views illustrating a manufacturing process of a substrate-type solar cell according to another embodiment of the present invention.

<도면의 주요부에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

100: P형 반도체층 200: N형 반도체층100: P-type semiconductor layer 200: N-type semiconductor layer

300: P+형 반도체층 400: 반사방지층300: P + type semiconductor layer 400: antireflection layer

500: 제1전극 600: 제2전극500: first electrode 600: second electrode

Claims (15)

P형 반도체층;P-type semiconductor layer; 상기 P형 반도체층의 하면에 교대로 형성된 N형 반도체층 및 P+형 반도체층; 및 An N-type semiconductor layer and a P + -type semiconductor layer alternately formed on the lower surface of the P-type semiconductor layer; And 상기 P+형 반도체층과 연결된 제1전극 및 상기 N형 반도체층과 연결된 제2전극을 포함하여 이루어지며, 상기 제1전극 및 제2전극은 상기 P형 반도체층의 아래에서 소정간격으로 이격되어 있는 기판형 태양전지. And a first electrode connected to the P + type semiconductor layer and a second electrode connected to the N type semiconductor layer, wherein the first electrode and the second electrode are spaced apart from each other at a predetermined interval below the P type semiconductor layer. Substrate type solar cell. 제1항에 있어서, The method of claim 1, 상기 P+형 반도체층의 하단은 상기 N형 반도체층의 하단과 동일하고, 상기 P+형 반도체층의 상단은 상기 N형 반도체층의 상단보다 높게 형성된 것을 특징으로 하는 기판형 태양전지. The lower end of the P + type semiconductor layer is the same as the lower end of the N type semiconductor layer, the upper end of the P + type semiconductor layer is a substrate type solar cell, characterized in that formed higher than the upper end of the N type semiconductor layer. 제1항에 있어서, The method of claim 1, 상기 제1전극은 상기 P+형 반도체층의 하면에 형성되고, 상기 제2전극은 상기 N형 반도체층의 하면에 형성된 것을 특징으로 하는 기판형 태양전지. The first electrode is formed on the lower surface of the P + type semiconductor layer, the second electrode is a substrate type solar cell, characterized in that formed on the lower surface of the N-type semiconductor layer. 제3항에 있어서, The method of claim 3, 상기 제1전극의 좌우폭은 상기 P+형 반도체층의 좌우폭과 동일하게 형성되고, 상기 제2전극의 좌우폭은 상기 N형 반도체층의 좌우폭보다 작게 형성된 것을 특징으로 하는 기판형 태양전지. The left and right widths of the first electrode are formed to be the same as the left and right widths of the P + type semiconductor layer, and the left and right widths of the second electrode is formed smaller than the left and right widths of the N-type semiconductor layer. 제1항에 있어서, The method of claim 1, 상기 P형 반도체층의 상면은 요철구조로 이루어진 것을 특징으로 하는 기판형 태양전지. The upper surface of the P-type semiconductor layer is a substrate type solar cell, characterized in that the concave-convex structure. 제1항에 있어서, The method of claim 1, 상기 P형 반도체층 상면에 요철구조의 반사방지층이 추가로 형성된 것을 특징으로 하는 기판형 태양전지. Substrate-type solar cell, characterized in that the anti-reflection layer of the concave-convex structure is further formed on the upper surface of the P-type semiconductor layer. P형 반도체 기판을 준비하는 공정;Preparing a P-type semiconductor substrate; 상기 P형 반도체 기판의 하부에 N형 도펀트를 도핑시켜, P형 반도체층 및 그 하면에 N형 반도체층을 형성하는 공정;Forming a P-type semiconductor layer and an N-type semiconductor layer on the bottom surface by doping an N-type dopant under the P-type semiconductor substrate; 상기 N형 반도체층의 하면에 제1전극을 형성하는 공정; Forming a first electrode on a lower surface of the N-type semiconductor layer; 상기 N형 반도체층의 하면에 상기 제1전극과 이격되도록 제2전극을 형성하는 공정; 및Forming a second electrode on a lower surface of the N-type semiconductor layer to be spaced apart from the first electrode; And 상기 제1전극과 상기 P형 반도체층 사이에 P+형 반도체층을 형성하는 공정을 포함하여 이루어진 기판형 태양전지의 제조방법. And forming a P + type semiconductor layer between the first electrode and the P type semiconductor layer. 제7항에 있어서, The method of claim 7, wherein 상기 P형 반도체 기판을 준비하는 공정은 상기 P형 반도체 기판의 상면을 요철구조로 형성하는 공정을 포함하여 이루어진 것을 특징으로 하는 기판형 태양전지의 제조방법. The method of preparing a P-type semiconductor substrate includes a step of forming a top surface of the P-type semiconductor substrate in a concave-convex structure. 제7항에 있어서, The method of claim 7, wherein 상기 P형 반도체 기판의 상면에 반사방지층을 형성하는 공정을 추가로 포함하는 것을 특징으로 하는 기판형 태양전지의 제조방법. The method of manufacturing a substrate-type solar cell further comprises the step of forming an anti-reflection layer on the upper surface of the P-type semiconductor substrate. 제9항에 있어서, The method of claim 9, 상기 반사방지층을 형성하는 공정은 상기 P형 반도체 기판의 하부에 N형 도펀트를 도핑시키는 공정 이전에 수행하는 것을 특징으로 하는 기판형 태양전지의 제조방법. And forming the anti-reflection layer before the step of doping the N-type dopant under the P-type semiconductor substrate. 제7항에 있어서, The method of claim 7, wherein 상기 P+형 반도체층을 형성하는 공정은 상기 제1전극 물질이 상기 N형 반도 체층을 뚫고 상기 P형 반도체층과 접촉하도록 열처리공정을 수행하는 것을 특징으로 하는 기판형 태양전지의 제조방법. The forming of the P + type semiconductor layer is a method of manufacturing a substrate type solar cell, characterized in that for performing a heat treatment process so that the first electrode material penetrates the N-type semiconductor layer and contacts the P-type semiconductor layer. 제11항에 있어서, The method of claim 11, 상기 P+형 반도체층을 형성하는 공정은 상기 제1전극 물질을 상기 P형 반도체층의 소정 영역까지 침투시키는 공정으로 이루어진 것을 특징으로 하는 기판형 태양전지의 제조방법. The process of forming the P + type semiconductor layer is a method of manufacturing a substrate type solar cell, characterized in that the step of penetrating the first electrode material to a predetermined region of the P-type semiconductor layer. 제11항에 있어서, The method of claim 11, 상기 열처리 공정은 580 내지 620 ℃의 범위로 가열하는 공정으로 이루어진 것을 특징으로 하는 기판형 태양전지의 제조방법. The heat treatment process is a method of manufacturing a substrate-type solar cell, characterized in that consisting of a step of heating in the range of 580 to 620 ℃. 제7항에 있어서, The method of claim 7, wherein 상기 제2전극을 형성하는 공정은 상기 P+형 반도체층을 형성하는 공정 이전에 수행하는 것을 특징으로 하는 기판형 태양전지의 제조방법. Forming the second electrode is performed before forming the P + -type semiconductor layer. 제7항에 있어서, The method of claim 7, wherein 상기 제2전극을 형성하는 공정은 상기 P+형 반도체층을 형성하는 공정 이후에 수행하는 것을 특징으로 하는 기판형 태양전지의 제조방법. The method of forming the second electrode is a method of manufacturing a substrate-type solar cell, characterized in that performed after the step of forming the P + type semiconductor layer.
KR1020070117367A 2007-11-16 2007-11-16 Wafer type Solar Cell and Method for manufacturing the same KR101444709B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070117367A KR101444709B1 (en) 2007-11-16 2007-11-16 Wafer type Solar Cell and Method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070117367A KR101444709B1 (en) 2007-11-16 2007-11-16 Wafer type Solar Cell and Method for manufacturing the same

Publications (2)

Publication Number Publication Date
KR20090050756A true KR20090050756A (en) 2009-05-20
KR101444709B1 KR101444709B1 (en) 2014-09-30

Family

ID=40859165

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070117367A KR101444709B1 (en) 2007-11-16 2007-11-16 Wafer type Solar Cell and Method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR101444709B1 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102270666A (en) * 2010-06-03 2011-12-07 三菱电机株式会社 Semiconductor light-receiving element and optical module
KR101103144B1 (en) * 2010-12-08 2012-01-04 현대중공업 주식회사 Back contact solar cell fabrication method
KR101110825B1 (en) * 2009-08-18 2012-02-24 엘지전자 주식회사 Interdigitated back contact solar cell and manufacturing method thereof
KR20120111784A (en) * 2011-03-30 2012-10-11 한화케미칼 주식회사 Method for manufacturing solar cell
US8779280B2 (en) 2009-08-18 2014-07-15 Lg Electronics Inc. Solar cell and method of manufacturing the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006080450A (en) * 2004-09-13 2006-03-23 Sharp Corp Solar battery manufacturing method
JP2006216841A (en) * 2005-02-04 2006-08-17 Toyota Motor Corp Photoelectric conversion device

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101110825B1 (en) * 2009-08-18 2012-02-24 엘지전자 주식회사 Interdigitated back contact solar cell and manufacturing method thereof
US8779280B2 (en) 2009-08-18 2014-07-15 Lg Electronics Inc. Solar cell and method of manufacturing the same
US9525098B2 (en) 2009-08-18 2016-12-20 Lg Electronics Inc. Solar cell and method of manufacturing the same
US10224441B2 (en) 2009-08-18 2019-03-05 Lg Electronics Inc. Solar cell and method of manufacturing the same
CN102270666A (en) * 2010-06-03 2011-12-07 三菱电机株式会社 Semiconductor light-receiving element and optical module
US8330243B2 (en) 2010-06-03 2012-12-11 Mitsubishi Electric Corporation Semiconductor light-receiving element and optical module
KR101296192B1 (en) * 2010-06-03 2013-08-13 미쓰비시덴키 가부시키가이샤 Semiconductor light-receiving element and optical module
KR101103144B1 (en) * 2010-12-08 2012-01-04 현대중공업 주식회사 Back contact solar cell fabrication method
KR20120111784A (en) * 2011-03-30 2012-10-11 한화케미칼 주식회사 Method for manufacturing solar cell

Also Published As

Publication number Publication date
KR101444709B1 (en) 2014-09-30

Similar Documents

Publication Publication Date Title
US9087940B2 (en) Photovoltaic solar cell and method for producing a photovoltaic solar cell
US20200279968A1 (en) Interdigitated back-contacted solar cell with p-type conductivity
JP2014150276A (en) Front contact solar cell with emitter
US20150017747A1 (en) Method for forming a solar cell with a selective emitter
JP2014519723A (en) Patterned doping for polysilicon emitter solar cells.
JP2013516081A (en) Manufacturing method of back electrode type solar cell
JP2015518286A (en) Emitter wrap through solar cell and manufacturing method thereof
KR101444709B1 (en) Wafer type Solar Cell and Method for manufacturing the same
KR20120011110A (en) Wafer type solar cell and method for manufacturing the same
KR20090028883A (en) Solar cell and method for manufacturing the same
TWI572052B (en) Method for manufacturing solar cell
KR20100004193A (en) Method for manufacturing wafer type solar cell
CN102800739B (en) Manufacturing method of selective emitter monocrystalline silicon solar cell
JP2005136081A (en) Method for manufacturing solar cell
KR20100089473A (en) High efficiency back contact solar cell and method for manufacturing the same
CN106252449A (en) Local doping front-surface field back contact battery and preparation method thereof and assembly, system
KR102049604B1 (en) Solar cell and Method of manufacturing the same
CN106653895B (en) Local doped crystalline silicon solar cell and preparation method thereof
TWI415272B (en) Method of fabricating rear surface point contact of solar cells
KR101555955B1 (en) Method for manufacturing Wafer type Solar Cell
WO2014137284A1 (en) Method of fabricating a solar cell
US20100294357A1 (en) Solar Cell and Method for Manufacturing the Same
KR20130100432A (en) Method and system of manufacturing solar cell
KR20120003612A (en) Method for fabricating back contact solar cell
KR101249030B1 (en) Solar cell and Method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180518

Year of fee payment: 5