KR101555955B1 - Method for manufacturing Wafer type Solar Cell - Google Patents
Method for manufacturing Wafer type Solar Cell Download PDFInfo
- Publication number
- KR101555955B1 KR101555955B1 KR1020090054760A KR20090054760A KR101555955B1 KR 101555955 B1 KR101555955 B1 KR 101555955B1 KR 1020090054760 A KR1020090054760 A KR 1020090054760A KR 20090054760 A KR20090054760 A KR 20090054760A KR 101555955 B1 KR101555955 B1 KR 101555955B1
- Authority
- KR
- South Korea
- Prior art keywords
- gas
- doping
- etching
- chamber
- semiconductor substrate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 101
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 239000004065 semiconductor Substances 0.000 claims abstract description 99
- 239000000758 substrate Substances 0.000 claims abstract description 68
- 238000005530 etching Methods 0.000 claims abstract description 57
- 239000002019 doping agent Substances 0.000 claims abstract description 28
- 238000003860 storage Methods 0.000 claims description 16
- 238000009826 distribution Methods 0.000 claims description 14
- 238000002347 injection Methods 0.000 claims description 9
- 239000007924 injection Substances 0.000 claims description 9
- 238000001039 wet etching Methods 0.000 abstract description 6
- 238000003912 environmental pollution Methods 0.000 abstract description 5
- 239000007789 gas Substances 0.000 description 91
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 33
- 229910052710 silicon Inorganic materials 0.000 description 33
- 239000010703 silicon Substances 0.000 description 33
- 239000007772 electrode material Substances 0.000 description 18
- 229910052709 silver Inorganic materials 0.000 description 11
- 229910052782 aluminium Inorganic materials 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 5
- 239000006227 byproduct Substances 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 239000000243 solution Substances 0.000 description 3
- 239000002585 base Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 229910052748 manganese Inorganic materials 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- OYLRFHLPEAGKJU-UHFFFAOYSA-N phosphane silicic acid Chemical compound P.[Si](O)(O)(O)O OYLRFHLPEAGKJU-UHFFFAOYSA-N 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000007646 gravure printing Methods 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 238000000813 microcontact printing Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0236—Special surface textures
- H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0236—Special surface textures
- H01L31/02366—Special surface textures of the substrate or of a layer on the substrate, e.g. textured ITO/glass substrate or superstrate, textured polymer layer on glass substrate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/546—Polycrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Abstract
본 발명은 반도체 기판의 상면을 요철구조로 식각하는 공정; 및 상기 반도체 기판의 상부에 도펀트를 도핑시켜, 제1반도체층 및 상기 제1반도체층 상에서 상기 도펀트에 의해 도핑된 제2반도체층을 구비한 반도체 기판을 형성하는 공정을 포함하여 이루어지며, 이때, 상기 식각 공정 및 도핑 공정은 하나의 챔버 내에서 수행하는 것을 특징으로 하는 기판형 태양전지의 제조방법.에 관한 것으로서, The present invention provides a method of manufacturing a semiconductor device, comprising: etching a top surface of a semiconductor substrate with a concavo-convex structure; And forming a semiconductor substrate having a first semiconductor layer and a second semiconductor layer doped with the dopant on the first semiconductor layer by doping a dopant on the semiconductor substrate, Wherein the etching process and the doping process are performed in one chamber. The method of manufacturing a substrate-
본 발명에 따르면 종래의 습식식각법에 의한 식각 공정에 비하여 환경오염의 문제가 줄어들고, 반도체기판의 상부에만 도펀트가 도핑되어 별도의 도펀트 제거공정이 요하지 않아 공정이 단순화되며, 식각 공정 및 도핑 공정을 하나의 장비에서 수행하기 때문에 장비구성이 단순해져 제조단가를 절감할 수 있다. According to the present invention, the problem of environmental pollution is reduced as compared with the etching process by the conventional wet etching method, and the dopant is doped only in the upper portion of the semiconductor substrate, thereby eliminating the need for a separate dopant removing process. Because it is carried out in one equipment, the equipment configuration is simplified, and manufacturing cost can be reduced.
기판형 태양전지, 식각, 도핑 Substrate type solar cell, etching, doping
Description
본 발명은 태양전지(Solar Cell)에 관한 것으로서, 보다 구체적으로는 기판형 태양전지에 관한 것이다. BACKGROUND OF THE
태양전지는 반도체의 성질을 이용하여 빛 에너지를 전기 에너지로 변환시키는 장치이다. Solar cells are devices that convert light energy into electrical energy using the properties of semiconductors.
태양전지의 구조 및 원리에 대해서 간단히 설명하면, 태양전지는 P(positive)형 반도체와 N(negative)형 반도체를 접합시킨 PN 접합 구조를 하고 있으며, 이러한 구조의 태양전지에 태양광이 입사되면, 입사된 태양광이 가지고 있는 에너지에 의해 상기 반도체 내에서 정공(hole)과 전자(electron)가 발생하고, 이때, PN접합에서 발생한 전기장에 의해서 상기 정공(+)는 P형 반도체쪽으로 이동하고 상기 전자(-)는 N형 반도체쪽으로 이동하게 되어 전위가 발생하게 됨으로써 전력을 생산할 수 있게 된다. The structure and principle of a solar cell will be briefly described. A solar cell has a PN junction structure in which a P (positive) semiconductor and an N (negative) semiconductor are bonded. When solar light enters the solar cell having such a structure, Holes and electrons are generated in the semiconductor due to the energy of the incident sunlight. At this time, the holes (+) move toward the P-type semiconductor due to the electric field generated at the PN junction, (-) is moved toward the N-type semiconductor to generate the electric potential, so that the electric power can be produced.
이와 같은 태양전지는 박막형 태양전지와 기판형 태양전지로 구분할 수 있다. Such a solar cell can be classified into a thin film solar cell and a substrate solar cell.
상기 박막형 태양전지는 유리 등과 같은 기판 상에 박막의 형태로 반도체를 형성하여 태양전지를 제조한 것이고, 상기 기판형 태양전지는 실리콘과 같은 반도체 물질 자체를 기판으로 이용하여 태양전지를 제조한 것이다. The thin-film solar cell is a solar cell manufactured by forming a semiconductor in the form of a thin film on a substrate such as glass or the like, and the substrate-type solar cell is a solar cell manufactured using a semiconductor material itself such as silicon as a substrate.
상기 기판형 태양전지는 상기 박막형 태양전지에 비하여 두께가 두껍고 고가의 재료를 이용해야 하는 단점이 있지만, 전지 효율이 우수한 장점이 있다. The substrate-type solar cell has a disadvantage in that it is thicker and has a higher cost than the thin-film solar cell, but has an advantage of excellent cell efficiency.
이하에서는 도면을 참조로 종래의 기판형 태양전지에 대해서 설명하기로 한다. Hereinafter, a conventional substrate type solar cell will be described with reference to the drawings.
도 1은 종래의 기판형 태양전지의 개략적인 단면도이다. 1 is a schematic cross-sectional view of a conventional substrate-type solar cell.
도 1에서 알 수 있듯이, 종래의 기판형 태양전지는 P형 실리콘층(1), N형 실리콘층(2), 반사방지층(3), P+형 실리콘층(4), 전면전극(5), 및 후면전극(6)으로 이루어진다. 1, the conventional substrate type solar cell includes a P-
상기 P형 실리콘층(1) 및 그 상면에 형성된 N형 실리콘층(2)은 태양전지의 PN접합 구조를 이루는 것으로서, 상기 P형 실리콘층(1) 및 N형 실리콘층(2)의 상면은 요철구조로 형성되어 태양광이 태양전지 내부로 최대한 흡수될 수 있도록 구성된다. The P-
상기 반사방지층(3)은 상기 N형 실리콘층(2)의 상면에 형성되어 입사광의 반사를 최소화시키는 역할을 한다. The
상기 P+형 실리콘층(4)은 상기 P형 실리콘층(1)의 하면에 형성되어 태양광에 의해서 형성된 전자가 재결합하여 소멸되는 것을 방지하는 역할을 한다. The P + -
상기 전면전극(5)은 상기 반사방지층(3)의 상부에서부터 상기 N형 실리콘층(2)까지 연장 형성되고, 상기 후면전극(6)은 상기 P+형 실리콘층(4)의 하면에 형성된다. The
도 2a 내지 도 2e는 도 1과 같은 종래의 기판형 태양전지의 제조공정을 보여주는 공정단면도이다. 2A to 2E are cross-sectional views illustrating a manufacturing process of a conventional substrate-type solar cell as shown in FIG.
우선, 도 2a에서 알 수 있듯이, P형 실리콘 기판(1a)을 준비한 후 P형 실리콘 기판(1a)의 상면을 요철구조로 식각한다. 상기 식각 공정은 알칼리용액 또는 산용액을 이용한 습식 식각법을 통해 수행한다. 2A, after the P-
다음, 도 2b에서 알 수 있듯이, 상기 P형 실리콘 기판(1a)에 N형 도펀트를 확산시켜 상기 P형 실리콘 기판(1a)의 표면에 N형 실리콘(2a)을 도핑한다. 2B, an N-type dopant is diffused into the P-
상기 도핑 공정은 소위 고온확산공정을 통해 수행하는데, 구체적으로는 상기 P형 실리콘 기판(1a)을 대략 800℃이상의 고온의 확산로에 안치시킨 상태에서 POCl3과 같은 N형 도펀트 가스를 공급하여 N형 도펀트를 상기 P형 실리콘 기판(1a)의 표면으로 확산시키는 공정으로 이루어진다. The doping process is performed by a so-called high-temperature diffusion process. Specifically, the N-type dopant gas such as POCl 3 is supplied in a state where the P-
한편, 이와 같은 고온확산공정은 800℃이상의 고온에서 수행되기 때문에 표면에 PSG(Phosphor-Silicate Glass)와 같은 부산물이 형성될 수 있다. 상기 PSG는 태양전지에서 전류를 차폐시키는 문제를 야기하기 때문에 태양전지의 효율을 높이기 위해서는 상기 PSG를 제거하는 공정을 추가로 수행한다. On the other hand, since such a high-temperature diffusion process is performed at a high temperature of 800 ° C or higher, by-products such as PSG (Phosphor-Silicate Glass) can be formed on the surface. Since the PSG causes a problem of shielding the current in the solar cell, a process of removing the PSG is further performed to improve the efficiency of the solar cell.
다음, 도 2c에서 알 수 있듯이, 상기 P형 실리콘 기판(1a)의 측부 및 하부에 형성된 N형 실리콘(2a)을 제거하여, P형 실리콘층(1) 및 그 상면에 형성된 N형 실리콘층(2)으로 이루어진 PN접합층을 형성한다. 2C, the N-
다음, 도 2d에서 알 수 있듯이, 상기 N형 실리콘층(2) 상면에 반사방지층(3)을 형성한다. 2 (d), the
다음, 도 2e에서 알 수 있듯이, 상기 반사방지층(3) 위에서부터 상기 N형 실리콘층(2)까지 연장되는 전면전극(5)을 형성하고, 상기 P형 실리콘층(1)의 하면에 P+형 실리콘층(4) 및 후면전극(6)을 형성하며, 도 1과 같은 기판형 태양전지를 완성한다. 2E, a
그러나, 이와 같은 종래의 기판형 태양전지의 제조방법은 다음과 같은 문제점이 있다. However, such a conventional method of manufacturing a substrate-type solar cell has the following problems.
첫째, 습식 식각법을 통해 P형 실리콘 기판(1a)의 상면을 식각하기 때문에 식각액으로 인한 환경오염의 문제가 있다. First, since the upper surface of the P-
둘째, 고온확산공정을 통해 P형 실리콘 기판(1a)의 표면에 N형 실리콘(2a)을 도핑하기 때문에 PN접합층을 얻기 위해서 도 2c에서와 같이 P형 실리콘 기판(1a)의 측부 및 하부에 도핑된 N형 실리콘(2a)을 제거하는 공정이 추가로 요구되고, 또한, PSG(Phosphor-Silicate Glass)와 같은 부산물 제거공정이 추가로 요구된다. Second, since the N-
셋째, 식각 공정과 도핑 공정이 별도의 장비를 통해 수행되기 때문에 장비구성이 복잡해지고 그만큼 제조비용이 상승되는 문제점이 있다. Third, since the etching process and the doping process are performed through separate equipment, the equipment configuration becomes complicated and the manufacturing cost increases accordingly.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 고안된 것으로서, 본 발명은 습식식각법을 이용하여 않고 식각 공정을 수행함으로써 환경오염문제가 방지되고, 반도체기판의 측부 및 하부에는 도펀트가 도핑되지 않도록 도핑 공정을 수행함으로써 별도의 도펀트 제거공정이 요하지 않아 공정이 단순화되며, 식각 공정 및 도핑 공정을 하나의 장비에서 수행될 수 있도록 하여 장비구성이 단순해져 제조단가를 절감할 수 있는 기판형 태양전지의 제조방법을 제공함을 목적으로 한다. SUMMARY OF THE INVENTION The present invention has been made in order to solve the above problems, and it is an object of the present invention to prevent the environmental pollution problem by performing the etching process without using the wet etching method and to prevent the dopant from being doped to the side and the bottom of the semiconductor substrate By performing the doping process, it is possible to simplify the process by eliminating the need for a separate dopant removing process, and it is possible to reduce the manufacturing cost by simplifying the equipment configuration by allowing the etching process and the doping process to be performed in one equipment. And a method for manufacturing the same.
상기 목적을 달성하기 위해서, 본 발명은 반도체 기판의 상면을 요철구조로 식각하는 공정; 및 상기 반도체 기판의 상부에 도펀트를 도핑시켜, 제1반도체층 및 상기 제1반도체층 상에서 상기 도펀트에 의해 도핑된 제2반도체층을 구비한 반도체 기판을 형성하는 공정을 포함하여 이루어지며, 이때, 상기 식각 공정 및 도핑 공정은 하나의 챔버 내에서 수행하는 것을 특징으로 하는 기판형 태양전지의 제조방법을 제공한다.According to an aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: etching a top surface of a semiconductor substrate with a concavo-convex structure; And forming a semiconductor substrate having a first semiconductor layer and a second semiconductor layer doped with the dopant on the first semiconductor layer by doping a dopant on the semiconductor substrate, The etching process and the doping process are performed in a single chamber.
여기서, 상기 제1반도체층 및 제2반도체층을 구비한 반도체 기판을 형성하는 공정은 P형 반도체층 및 N형 반도체층의 PN접합층을 구비한 반도체 기판을 형성하는 공정으로 이루어질 수 있다. Here, the step of forming the semiconductor substrate having the first semiconductor layer and the second semiconductor layer may include a step of forming a semiconductor substrate having a PN junction layer of the P-type semiconductor layer and the N-type semiconductor layer.
상기 식각 공정은 P형 반도체기판의 상면을 식각하는 공정으로 이루어지고, 상기 도핑 공정은 상기 P형 반도체기판의 상부에 N형 도펀트를 도핑시키는 공정으 로 이루어질 수 있다. The etching process may include etching the upper surface of the P-type semiconductor substrate, and the doping process may include doping an N-type dopant on the P-type semiconductor substrate.
상기 식각 공정은 N형 반도체기판의 상면을 식각하는 공정으로 이루어지고, 상기 도핑 공정은 상기 N형 반도체기판의 상부에 P형 도펀트를 도핑시키는 공정으로 이루어질 수 있다. The etching process may include a step of etching an upper surface of the N-type semiconductor substrate, and the doping process may include doping a P-type dopant on the N-type semiconductor substrate.
상기 식각 공정은 상기 챔버 내에 소정의 식각가스를 공급한 후 플라즈마를 발생시키는 공정으로 이루어지고, 상기 도핑 공정은 상기 챔버 내에 소정의 도핑가스를 공급한 후 플라즈마를 발생시키는 공정으로 이루어질 수 있으며, 이때, 상기 식각가스 및 도핑가스의 혼합가스를 상기 챔버 내에 공급한 후 플라즈마를 발생시켜 상기 식각 공정 및 도핑 공정을 동시에 수행할 수 있다. The etching process may include a process of supplying a predetermined etching gas into the chamber and then generating a plasma, and the doping process may include a process of supplying a predetermined doping gas into the chamber and generating a plasma, A mixed gas of the etch gas and the doping gas may be supplied into the chamber, and plasma may be generated to simultaneously perform the etching process and the doping process.
상기 식각 공정 및 도핑공정은 상기 챔버 내에 소정의 식각가스 및 도핑가스의 혼합가스를 공급한 후 플라즈마를 발생시켜 상기 식각 공정 및 도핑 공정을 동시에 수행하며, 이때, 상기 혼합가스는 Cl2, SF6 및 O2로 이루어진 식각가스, 및 1 ~ 5%의 PH3가스와 95 ~ 99%의 H2 또는 He가스로 이루어진 도핑가스의 혼합가스로 이루어질 수 있다. The etching process and the doping process is to generate a plasma and then supplying a mixed gas of a predetermined etching gas and a doping gas into the chamber and performing the etching process and the doping process at the same time, this time, the mixture gas is Cl 2, SF 6 And a mixed gas of an etching gas composed of O 2 and a doping gas composed of 1 to 5% of PH 3 gas and 95 to 99% of H 2 or He gas.
상기 식각 공정 및 도핑 공정을 동시에 수행할 경우, 상기 챔버 내의 압력을 0.1 ~ 1 Torr범위로 조절하고, 상기 챔버 내에 RF전력을 5 ~ 20 KW범위로 인가할 수 있다. When the etch process and the doping process are simultaneously performed, the pressure in the chamber may be adjusted to a range of 0.1 to 1 Torr, and RF power may be applied to the chamber within a range of 5 to 20 KW.
상기 제2반도체층 상에 반사방지층을 형성하는 공정; 및 상기 제2반도체층과 전기적으로 연결되는 전면전극 및 상기 제1반도체층과 전기적으로 연결되는 후면전 극을 형성하는 공정을 추가로 포함할 수 있고, 이때, 상기 전면전극 및 후면전극을 형성하는 공정은 상기 반사방지층 상에 전면전극물질을 형성하는 공정; 상기 제1반도체층 상에 후면전극물질을 형성하는 공정; 및 상기 전면전극물질을 열처리하여 상기 전면전극물질이 상기 반사방지층을 뚫고 상기 제2반도체층까지 침투되도록 하고, 상기 후면전극물질을 열처리하여 상기 제1반도체층과 후면전극 사이에 P+형 반도체층을 형성하는 공정으로 이루어질 수 있다. Forming an anti-reflection layer on the second semiconductor layer; And a step of forming a front electrode electrically connected to the second semiconductor layer and a rear electrode electrically connected to the first semiconductor layer, wherein the front electrode and the rear electrode are formed Forming a front electrode material on the antireflection layer; Forming a rear electrode material on the first semiconductor layer; And by heat-treating the surface electrode material of the front electrode material through the anti-reflection layer and the second and to penetrate the semiconductor layer, by heating the back contact material of the first semiconductor layer and a back electrode on the P + type semiconductor layer between the To form a layer.
본 발명은 또한, 챔버, 상기 챔버 내에 위치하는 서셉터, 상기 챔버의 상측에 위치하는 RF전극, 복수 개의 가스분사홀을 구비하며 상기 RF전극의 하부에 연결된 가스분배판, 상기 RF전극을 관통하여 형성된 가스유입관, 및 상기 가스유입관과 연결된 식각가스 저장부 및 도핑가스 저장부를 포함하여 이루어진 장비를 준비하는 공정; 적어도 하나의 반도체기판을 수용하고 있는 트레이를 상기 서셉터 상에 로딩하는 공정; 상기 식각가스 저장부에 저장된 식각가스 및 상기 도핑가스 저장부에 저장된 도핑가스를 상기 가스유입관을 경유하여 상기 가스분배판의 가스분사홀을 통해 챔버 내로 공급한 후 플라즈마를 발생시켜, 상기 반도체기판의 상면을 식각하고 상기 반도체기판의 상부를 도펀트로 도핑시키는 공정; 및 상기 식각 공정 및 도핑 공정이 완료된 적어도 하나의 기판을 수용하고 있는 트레이를 상기 챔버 밖으로 언로딩하는 공정을 포함하여 이루어진 것을 특징으로 하는 기판형 태양전지의 제조방법을 제공한다. The present invention also provides a plasma processing apparatus including a chamber, a susceptor positioned in the chamber, a RF electrode positioned above the chamber, a gas distribution plate connected to a lower portion of the RF electrode and having a plurality of gas injection holes, A gas inlet tube formed on the substrate, and an etching gas storage section connected to the gas inlet tube and a doping gas storage section; Loading a tray containing at least one semiconductor substrate onto the susceptor; The etch gas stored in the etch gas storage part and the doping gas stored in the doping gas storage part are supplied into the chamber through the gas injection hole of the gas distribution plate through the gas inlet tube and then plasma is generated, Etching the upper surface of the semiconductor substrate and doping the upper portion of the semiconductor substrate with a dopant; And a step of unloading a tray containing at least one substrate having completed the etching process and the doping process out of the chamber.
상기 식각가스 및 도핑가스를 챔버 내로 공급하는 공정은 상기 식각가스 및 도핑가스의 혼합가스를 상기 가스분배판의 가스분사홀을 통해 챔버 내로 공급하는 공정으로 이루어져, 상기 식각 공정 및 도핑 공정을 동시에 수행할 수 있다. The etching gas and the doping gas are supplied into the chamber through a gas injection hole of the gas distribution plate. The etch process and the doping process are simultaneously performed. can do.
상기 혼합가스는 상기 식각가스 저장부에 저장된 Cl2, SF6, 및 O2으로 이루어진 식각가스 및 상기 도핑가스 저장부에 저장된 1 ~ 5%의 PH3가스 및 95 ~ 99%의 H2 또는 He가스로 이루어진 도핑가스의 혼합가스를 이용할 수 있고, 상기 식각 공정 및 도핑 공정시 상기 챔버 내의 압력을 0.1 ~ 1 Torr범위로 조절하고, 상기 RF전극에 5 ~ 20 KW범위의 RF전력을 인가할 수 있고, 상기 가스분배판과 상기 반도체기판 사이의 거리를 10 ~ 40 mm 범위가 되도록 할 수 있다. The mixed gas may include at least one of etch gas consisting of Cl 2 , SF 6 , and O 2 stored in the etch gas reservoir, 1 to 5% PH 3 gas and 95 to 99% H 2 or He And the RF power in the range of 5 to 20 KW may be applied to the RF electrode while the pressure in the chamber is adjusted to be in the range of 0.1 to 1 Torr during the etching process and the doping process. And a distance between the gas distribution plate and the semiconductor substrate may be in a range of 10 to 40 mm.
상기와 같은 본 발명에 따르면 다음과 같은 효과가 있다. According to the present invention as described above, the following effects can be obtained.
첫째, 본 발명은 챔버 내에 식각가스를 공급한 후 플라즈마를 발생시키는 방법으로 식각 공정을 수행하기 때문에, 습식식각법에 비하여 환경오염의 문제가 줄어든다. First, since the etching process is performed by a method of generating a plasma after supplying an etching gas into the chamber, the problem of environmental pollution is reduced as compared with the wet etching method.
둘째, 본 발명은 챔버 내에 도핑가스를 공급한 후 플라즈마를 발생시키는 방법으로 도핑 공정을 수행하기 때문에, 반도체기판의 측부 및 하부에는 도펀트가 도핑되지 않고 반도체기판의 상부에만 도펀트가 도핑되어 별도의 도펀트 제거공정이 요하지 않아 공정이 단순화된다. Secondly, since the doping process is performed by supplying the doping gas into the chamber and generating the plasma, the dopant is not doped on the side and the bottom of the semiconductor substrate and the dopant is doped only on the top of the semiconductor substrate, The removal process is not required and the process is simplified.
셋째, 본 발명은 식각 공정 및 도핑 공정을 하나의 장비에서 수행하기 때문에 장비구성이 단순해져 제조단가를 절감할 수 있다. Third, since the etching process and the doping process are performed in one equipment, the present invention can simplify the equipment configuration and reduce manufacturing cost.
넷째, 본 발명은 식각 공정 및 도핑 공정을 하나의 장비에서 동시에 수행할 수 있기 때문에 공정 시간이 단축될 수 있다. Fourth, since the etching process and the doping process can be performed simultaneously in one equipment, the process time can be shortened.
이하, 도면을 참조로 본 발명의 바람직한 실시예에 대해서 상세히 설명하기로 한다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the drawings.
도 3은 본 발명의 일 실시예에 따른 기판형 태양전지의 제조장비의 개략도이고, 도 4a 내지 도 4e는 본 발명의 일 실시예에 따른 기판형 태양전지의 제조공정을 보여주는 공정 단면도이다. FIG. 3 is a schematic view of an apparatus for manufacturing a substrate-type solar cell according to an embodiment of the present invention, and FIGS. 4A to 4E are process cross-sectional views illustrating a process for manufacturing a substrate-type solar cell according to an embodiment of the present invention.
우선, 본 발명의 일 실시예에 따른 기판형 태양전지의 제조장비에 대해서 설명한 후, 그를 이용하여 본 발명의 일 실시예에 따른 기판형 태양전지를 제조하는 공정에 대해서 설명하기로 한다. First, an apparatus for manufacturing a substrate-type solar cell according to an embodiment of the present invention will be described, and then a process for manufacturing a substrate-type solar cell according to an embodiment of the present invention will be described.
도 3에서 알 수 있듯이, 본 발명의 일 실시예에 따른 기판형 태양전지의 제조장비(10)는 챔버(20), 서셉터(30), RF전극(40), 가스분배판(50), 가스유입관(60), 가스저장부(70, 70a), 및 배기구(80)를 포함하여 이루어진다. 3, the
상기 챔버(20)는 반응영역을 정의하는 것으로 소정의 펌핑장치(미도시)와 연결되어 그 내부를 진공으로 유지할 수 있다. The
상기 서셉터(30)는 상기 챔버(20) 내에 위치하여 복수 개의 기판(S)을 수용하고 있는 트레이(T)를 지지한다. The
상기 RF전극(40)은 상기 챔버(20)의 상측에 위치하며, 절연부재(45)에 의해서 상기 챔버(20)와 절연되어 있다. 또한, 상기 RF전극(40)은 RF전원(42)과 연결되 어 있다. The
상기 가스분배판(50)은 복수 개의 가스분사홀(52)을 구비하며 상기 RF전극(40)의 하부에 연결되어 있다. The
상기 가스유입관(60)은 상기 RF전극(40)을 관통하여 형성되어 상기 챔버(20)내로 반응가스를 유입시킨다. The gas inlet pipe (60) is formed through the RF electrode (40) to introduce the reaction gas into the chamber (20).
상기 가스저장부(70, 70a)는 반응가스를 저장하는 것으로 상기 가스유입관(60)과 연결되어 상기 가스유입관(60)에 가스를 공급한다. 상기 가스저장부(70, 70a)는 식각가스 저장부(70) 및 도핑가스 저장부(70a)로 구성된다. The
상기 배기구(80)는 상기 챔버(20)의 하면에 형성되어 잔류가스를 배출한다. The exhaust port (80) is formed on the lower surface of the chamber (20) to exhaust the residual gas.
이상과 같은 기판형 태양전지의 제조장비(10)를 참조하여 본 발명의 일 실시예에 따른 기판형 태양전지의 제조공정을 설명하면 다음과 같다. The manufacturing process of the substrate-type solar cell according to one embodiment of the present invention will be described with reference to the above-described
우선, 도 4a에서 알 수 있듯이, P형 반도체 기판(100a)을 준비한다. First, as shown in FIG. 4A, a P-
상기 P형 반도체 기판(100a)은 단결정실리콘 또는 다결정실리콘을 이용할 수 있는데, 단결정실리콘은 순도가 높고 결정결함밀도가 낮기 때문에 태양전지의 효율이 높으나 가격이 너무 높아 경제성이 떨어지는 단점이 있고, 다결정실리콘은 상대적으로 효율은 떨어지지만 저가의 재료와 공정을 이용하기 때문에 생산비가 적게 들어 대량생산에 적합하다. The P-
다음, 도 4b에서 알 수 있듯이, 상기 P형 반도체 기판(100a)의 상면을 요철구조로 식각하고 상기 P형 반도체 기판(100a)의 상부에 N형 도펀트를 도핑하여, 요철구조의 상면을 갖는 P형 반도체층(100) 및 N형 반도체층(200)의 PN접합층을 형성 한다. 4B, an upper surface of the P-
상기 식각 공정 및 도핑 공정은 전술한 도 3에 따른 제조장비(10)를 이용하여 수행한다. The etching process and the doping process are performed using the
도 3을 참조하여 구체적으로 설명하면, 적어도 하나의 P형 반도체기판(S)을 트레이(T)에 안착시킨 후, 상기 트레이(T)를 제조장비(10)의 서셉터(30) 상에 로딩한다. 그 후, 식각가스 저장부(70)에 저장된 식각가스 및 도핑가스 저장부(70a)에 저장된 도핑가스를 가스유입관(60)으로 유입시켜 가스분배판(50)의 가스분사홀(52)을 통해 챔버 내로 공급한다. 여기서, 상기 식각가스는 Cl2, SF6, 및 O2으로 이루어지고, 상기 도핑가스는 1 ~ 5%의 PH3가스 및 95 ~ 99%의 H2 또는 He가스로 이루어질 수 있다. 그 후, RF전극(40)에 RF전력을 인가하여 플라즈마를 발생시킨다. 그리하면, 상기 식각가스의 플라즈마에 의해 상기 P형 반도체기판(S)의 상면이 식각되고, 상기 도핑가스의 플라즈마에 의해 상기 P형 반도체기판(S)의 상부에 N형 도펀트가 도핑되어, 도 4b와 같은 PN접합구조의 반도체기판이 얻어진다. 3, at least one P-type semiconductor substrate S is placed on a tray T and then the tray T is loaded on a
이와 같이 본 발명은 식각가스의 플라즈마에 의해 식각 공정을 수행하기 때문에, 종래의 습식식각법에 비하여 환경오염의 문제가 줄어든다. 또한, 본 발명은 도핑가스의 플라즈마에 의해 도핑 공정을 수행하기 때문에 종래의 고온확산공정에 비하여 다음과 같은 장점이 있다. As described above, since the etching process is performed by the plasma of the etching gas, the problem of environmental pollution is reduced compared with the conventional wet etching process. In addition, the present invention has the following advantages over the conventional high-temperature diffusion process because the doping process is performed by the plasma of the doping gas.
첫째, 도핑가스의 유량 또는 RF전력을 조절함으로써 도핑농도 및 도핑깊이를 정확히 제어할 수 있기 때문에 고온확산공정에 비하여 보다 정밀하고 재현성 높은 도핑을 실현할 수 있고 공정시간도 단축된다. First, since the doping concentration and the doping depth can be accurately controlled by controlling the flow rate or the RF power of the doping gas, more accurate and reproducible doping can be realized and the processing time can be shortened as compared with the high temperature diffusion process.
둘째, 플라즈마에 의한 도핑은 수직방향으로 진행되기 때문에 P형 반도체 기판(S)의 상부에만 N형 도펀트가 도핑되어 고온확산공정에서와 같이 P형 반도체 기판(S)의 측부 및 하부에 N형 도펀트가 도핑되지 않는다. Type dopant is doped only in the upper portion of the P-type semiconductor substrate S, and the N-type dopant is doped to the side and the bottom of the P-type semiconductor substrate S as in the high-temperature diffusion process, Is not doped.
셋째, 플라즈마에 의한 도핑 공정은 고온확산법에 비하여 상대적으로 저온에서 공정이 진행되기 때문에 고온확산공정에서 발생하는 부산물(예로 PSG)이 생성되지 않고, 따라서 부산물을 제거하기 위한 추가 공정이 요하지 않는다. Third, since the plasma doping process is performed at a relatively low temperature as compared with the high temperature diffusion process, a byproduct (for example, PSG) generated in the high temperature diffusion process is not generated, and therefore, no additional process for removing the byproduct is required.
한편, 상기 식각가스 및 도핑가스의 혼합가스를 상기 챔버(20) 내로 공급함으로써 상기 식각 공정 및 도핑 공정을 동시에 수행할 수 있다. Meanwhile, the etch process and the doping process can be performed simultaneously by supplying the mixed gas of the etching gas and the doping gas into the
즉, 상기 식각가스 저장부(70)에 저장된 Cl2, SF6, 및 O2으로 이루어진 식각가스를 가스유입관(60)으로 유입시킴과 동시에 상기 도핑가스 저장부(70a)에 저장된 1 ~ 5%의 PH3가스 및 95 ~ 99%의 H2 또는 He가스로 이루어진 도핑가스를 가스유입관(60)으로 유입시킴으로써, 상기 식각가스 및 도핑가스의 혼합가스가 가스유입관(60)을 경유하여 가스분배판(50)의 가스분사홀(52)을 통해 챔버 내로 공급되도록 하여 식각 공정 및 도핑 공정을 동시에 수행할 수 있다. That is, the etch gas consisting of Cl 2 , SF 6 , and O 2 stored in the etch
이때, 상기 챔버(20) 내의 압력은 0.1 ~ 1 Torr범위로 조절하는 것이 바람직하고, RF전극(40)에 5 ~ 20 KW범위의 RF전력을 인가하는 것이 바람직하다. 또한, 가스분배판(50)과 반도체기판(S) 사이의 거리는 10 ~ 40 mm 범위가 되도록 하는 것이 바람직하다. At this time, it is preferable to adjust the pressure in the
다음, 도 4c에서 알 수 있듯이, 상기 N형 반도체층(200) 상에 반사방지층(300)을 형성한다. Next, as shown in FIG. 4C, the
상기 N형 반도체층(200)의 상면이 요철구조로 형성됨에 따라 상기 반사방지층(300)도 요철구조로 형성된다. Since the upper surface of the N-
상기 반사방지층(300)은 플라즈마 CVD법을 이용하여 실리콘질화물 또는 실리콘산화물로 형성할 수 있다. The
다음, 도 4d에서 알 수 있듯이, 상기 반사방지층(300)의 상면에 전면전극물질(500a)을 소정의 패턴으로 형성하고, 상기 P형 반도체층(100)의 하면에 후면전극물질(600a)을 형성한다. 상기 후면전극물질(600a)을 상기 전면전극물질(500a)과 유사하게 소정의 패턴으로 형성할 수도 있다. 4D, a
상기 전면전극물질(500a)을 먼저 형성하고 그 후에 상기 후면전극물질(600a)을 형성할 수도 있고, 상기 후면전극물질(600a)을 먼저 형성하고 그 후에 상기 전면전극물질(500a)을 형성할 수도 있다. The
상기 전면전극물질(500a)은 Ag, Al, Ag+Al, Ag+Mg, Ag+Mn, Ag+Sb, Ag+Zn, Ag+Mo, Ag+Ni, Ag+Cu, Ag+Al+Zn와 같은 금속물질로 이루어질 수 있고, 상기 후면전극물질(600a)은 Al과 같이 P형 도펀트로 기능할 수 있는 물질을 포함하여 이루어지며, 그 예로는 Al, Al+Ag, Al+Mo, Al+Ni, Al+Cu, Al+Mg, Al+Mn, Al+Zn 등과 같은 금속물질을 들 수 있다. The
상기 전면전극물질(500a) 및 후면전극물질(600a)은 스크린인쇄법(screen printing), 잉크젯인쇄법(inkjet printing), 그라비아인쇄법(gravure printing) 또 는 미세접촉인쇄법(microcontact printing) 등을 이용하여 형성할 수 있다. The
다음, 도 4e에서 알 수 있듯이, 열처리공정을 수행하여 전면전극(500), P+형 반도체층(400), 및 후면전극(600)을 형성함으로써, 본 발명에 따른 기판형 태양전지의 제조를 완성한다. 4E, the
구체적으로 설명하면, 850℃ 이상의 고온으로 열처리를 수행하면, 상기 전면전극물질(500a) 물질이 상기 반사방지층(300)을 뚫고 상기 N형 반도체층(200)까지 침투하여, N형 반도체층(200)과 전기적으로 연결되는 전면전극(500)이 형성된다. 또한, 850℃ 이상의 고온으로 열처리를 수행하면, 상기 후면전극물질(600a)이 상기 P형 반도체층(100)의 하면으로 침투하여 P+형 반도체층(400)이 형성된다. 따라서, 최종적으로 후면전극(600)은 P+형 반도체층(400)을 통해 P형 반도체층(100)과 전기적으로 연결된다. More specifically, if the heat treatment is performed at a high temperature of 850 ° C or more, the
이상은, P형 반도체기판을 베이스로 하여 P형 반도체기판에 N형 도펀트를 도핑시켜 PN접합구조를 형성한 후, 전면전극 및 후면전극 등을 형성하여 기판형 태양전지를 제조하는 방법에 대해서 설명하였는데, 본 발명이 반드시 이에 한정되는 것은 아니고, N형 반도체기판을 베이스로 하여 N형 반도체기판에 P형 도펀트를 도핑시켜 PN접합구조를 형성한 후, 전면전극 및 후면전극 등을 형성하여 기판형 태양전지를 제조하는 방법도 포함한다. The above describes a method of manufacturing a substrate-type solar cell by forming a PN junction structure by doping an N-type dopant into a P-type semiconductor substrate using the P-type semiconductor substrate as a base, and then forming front and rear electrodes However, the present invention is not necessarily limited to this. The p-type dopant may be doped to the N-type semiconductor substrate using the N-type semiconductor substrate as a base to form a PN junction structure. Then, a front electrode and a rear electrode may be formed, A method of manufacturing a solar cell is also included.
도 1은 종래의 기판형 태양전지의 개략적인 단면도이다. 1 is a schematic cross-sectional view of a conventional substrate-type solar cell.
도 2a 내지 도 2e는 종래의 기판형 태양전지의 제조공정을 보여주는 공정단면도이다. 2A to 2E are process sectional views showing a manufacturing process of a conventional substrate type solar cell.
도 3은 본 발명의 일 실시예에 따른 기판형 태양전지의 제조장비의 개략도이다. 3 is a schematic view of an apparatus for manufacturing a substrate-type solar cell according to an embodiment of the present invention.
도 4a 내지 도 4e는 본 발명의 일 실시예에 따른 기판형 태양전지의 제조공정을 보여주는 공정 단면도이다. 4A to 4E are cross-sectional views illustrating a process of manufacturing a substrate-type solar cell according to an embodiment of the present invention.
<도면의 주요부에 대한 부호의 설명>DESCRIPTION OF THE REFERENCE NUMERALS
10: 제조장비 20: 챔버10: Manufacturing equipment 20: Chamber
30: 서셉터 40: RF전극30: susceptor 40: RF electrode
50: 가스분배판 60: 가스유입관50: gas distribution plate 60: gas inlet pipe
70: 식각가스 저장부 70a: 도핑가스 저장부70: Etching
100: P형 반도체층 200: N형 반도체층100: P-type semiconductor layer 200: N-type semiconductor layer
300: 반사방지층 400: P+형 반도체층300: antireflection layer 400: P + type semiconductor layer
500: 전면전극 600: 후면전극500: front electrode 600: rear electrode
Claims (13)
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20080057846 | 2008-06-19 | ||
| KR1020080057846 | 2008-06-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090132541A KR20090132541A (en) | 2009-12-30 |
| KR101555955B1 true KR101555955B1 (en) | 2015-09-25 |
Family
ID=41691566
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090054760A KR101555955B1 (en) | 2008-06-19 | 2009-06-19 | Method for manufacturing Wafer type Solar Cell |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101555955B1 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101222910B1 (en) * | 2011-05-06 | 2013-01-16 | (주)울텍 | Plasma etching apparatus and texturing method for solarcell using same |
| KR101362610B1 (en) * | 2011-12-14 | 2014-02-13 | 엘지전자 주식회사 | Solar cell manufacturing apparatus |
| KR102039611B1 (en) * | 2012-05-22 | 2019-11-01 | 주성엔지니어링(주) | Wafer type solar cell and method for manufacturing thereof, method and apparatus for doping of wafer type solar cell |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040118345A1 (en) | 2000-01-20 | 2004-06-24 | Applied Materials, Inc. | Flexibly suspended gas distribution manifold for plasma chamber |
| US20060060138A1 (en) | 2004-09-20 | 2006-03-23 | Applied Materials, Inc. | Diffuser gravity support |
-
2009
- 2009-06-19 KR KR1020090054760A patent/KR101555955B1/en active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040118345A1 (en) | 2000-01-20 | 2004-06-24 | Applied Materials, Inc. | Flexibly suspended gas distribution manifold for plasma chamber |
| US20060060138A1 (en) | 2004-09-20 | 2006-03-23 | Applied Materials, Inc. | Diffuser gravity support |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090132541A (en) | 2009-12-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10629760B2 (en) | Method of fabricating an emitter region of a solar cell | |
| US8460469B2 (en) | Apparatus for etching substrate and method of etching substrate using the same | |
| JP4829211B2 (en) | Method for fast hydrogen passivation to solar cells made of crystalline silicon | |
| US20120040489A1 (en) | Method, apparatus and system of manufacturing solar cell | |
| KR20110086833A (en) | Semiconductor device manufacturing method, semiconductor device and semiconductor device manufacturing installation | |
| US20100304527A1 (en) | Methods of thermal processing a solar cell | |
| JP5520834B2 (en) | Method for forming passivation film and method for manufacturing solar cell element | |
| KR101555955B1 (en) | Method for manufacturing Wafer type Solar Cell | |
| TWI572052B (en) | Method for manufacturing solar cell | |
| JP5018688B2 (en) | Film forming apparatus and film forming method | |
| US20100240170A1 (en) | Method of fabricating solar cell | |
| KR101444709B1 (en) | Wafer type Solar Cell and Method for manufacturing the same | |
| KR20090062152A (en) | Method for preparing of solar cell using plasma-surface-treatment | |
| KR101415320B1 (en) | Method for manufacturing Wafer type Solar Cell | |
| KR101508251B1 (en) | Diffusion furnace for making solar battery | |
| KR101915161B1 (en) | Method for manufacturing Solar Cell | |
| JP5769668B2 (en) | Solar cell manufacturing method and solar cell manufacturing apparatus | |
| KR101249030B1 (en) | Solar cell and Method for manufacturing the same | |
| KR101352034B1 (en) | Crystalline silicon solar cell and manufacturing method and system thereof | |
| KR20090124689A (en) | Apparatus and method for manufacturing wafer type solar cell | |
| KR102301640B1 (en) | Wafer type Solar Cell and Method of manufacturing the same | |
| KR101564585B1 (en) | Solar cell and Method and System for fabricating the same | |
| JP2014229850A (en) | Method for manufacturing solar cell | |
| KR20100058819A (en) | Method for manufacturing wafer type solar cell | |
| KR101048165B1 (en) | Method for fabricating solar cell |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20180518 Year of fee payment: 4 |