KR20090042445A - 플라즈마 디스플레이 장치 - Google Patents

플라즈마 디스플레이 장치 Download PDF

Info

Publication number
KR20090042445A
KR20090042445A KR1020070108213A KR20070108213A KR20090042445A KR 20090042445 A KR20090042445 A KR 20090042445A KR 1020070108213 A KR1020070108213 A KR 1020070108213A KR 20070108213 A KR20070108213 A KR 20070108213A KR 20090042445 A KR20090042445 A KR 20090042445A
Authority
KR
South Korea
Prior art keywords
signal
sustain
voltage
reset
electrode
Prior art date
Application number
KR1020070108213A
Other languages
English (en)
Inventor
김남진
문성학
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020070108213A priority Critical patent/KR20090042445A/ko
Publication of KR20090042445A publication Critical patent/KR20090042445A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/066—Adjustment of display parameters for control of contrast
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 플라즈마 디스플레이 장치에 관한 것이다.
본 발명의 일실시예에 따른 플라즈마 디스플레이 장치는 서로 나란한 스캔 전극과 서스테인 전극 및 스캔 전극과 서스테인 전극에 교차하는 어드레스 전극을 포함하는 플라즈마 디스플레이 패널과, 프레임의 복수의 서브필드 중 적어도 하나의 서브필드에서는 리셋 기간 이전에 스캔 전극으로 전압이 그라운드 레벨(GND)의 전압보다 높은 제 1 전압(V1)부터 점진적으로 하강하는 제 1 하강 램프 신호를 공급하고, 리셋 기간에서는 스캔 전극으로 전압이 제 1 전압(V1)보다 높은 제 2 전압(V2)부터 점진적으로 하강하는 제 2 하강 램프 신호를 공급하는 구동부를 포함할 수 있다.

Description

플라즈마 디스플레이 장치{Plasma Display Apparatus}
본 발명은 플라즈마 디스플레이 장치에 관한 것이다.
플라즈마 디스플레이 패널은 격벽으로 구획된 방전 셀(Cell) 내에 형성된 형광체 층과, 아울러 복수의 전극(Electrode)을 포함한다.
플라즈마 디스플레이 패널의 전극에 구동 신호를 공급하면, 방전 셀 내에서는 공급되는 구동 신호에 의해 방전이 발생한다. 여기서, 방전 셀 내에서 구동 신호에 의해 방전이 될 때, 방전 셀 내에 충진 되어 있는 방전 가스가 진공자외선(Vacuum Ultraviolet rays)을 발생하고, 이러한 진공 자외선이 방전 셀 내에 형성된 형광체를 발광시켜 가시 광을 발생시킨다. 이러한 가시 광에 의해 플라즈마 디스플레이 패널의 화면상에 영상이 표시된다.
본 발명의 일면은 안정된 구동이 가능한 플라즈마 디스플레이 장치를 제공하는데 그 목적이 있다.
본 발명의 일실시예에 따른 플라즈마 디스플레이 장치는 서로 나란한 스캔 전극과 서스테인 전극 및 스캔 전극과 서스테인 전극에 교차하는 어드레스 전극을 포함하는 플라즈마 디스플레이 패널과, 프레임의 복수의 서브필드 중 적어도 하나의 서브필드에서는 리셋 기간 이전에 스캔 전극으로 전압이 그라운드 레벨(GND)의 전압보다 높은 제 1 전압(V1)부터 점진적으로 하강하는 제 1 하강 램프 신호를 공급하고, 리셋 기간에서는 스캔 전극으로 전압이 제 1 전압(V1)보다 높은 제 2 전압(V2)부터 점진적으로 하강하는 제 2 하강 램프 신호를 공급하는 구동부를 포함할 수 있다.
본 발명의 일실시예에 따른 플라즈마 디스플레이 장치는 구동이 안정됨으로써 영상의 화질을 향상시키는 효과가 있다.
이하, 첨부된 도면을 참조하여 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치의 구성에 대해 설명하기 위한 도면이다.
도 1을 살펴보면, 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치는 플라즈마 디스플레이 패널(100)과 구동부(110)를 포함한다.
플라즈마 디스플레이 패널(100)은 서로 나란한 스캔 전극(Y1~Yn)과 서스테인 전극(Z1~Zn)을 포함하고, 아울러 스캔 전극 및 서스테인 전극과 교차하는 어드레스 전극(X1~Xm)을 포함할 수 있다.
구동부(110)는 플라즈마 디스플레이 패널(100)의 스캔 전극, 서스테인 전극 또는 어드레스 전극 중 적어도 하나로 구동신호를 공급하여, 플라즈마 디스플레이 패널(100)의 화면에 영상이 구현되도록 할 수 있다.
여기, 도 1에서는 구동부(110)가 하나의 보드(Board) 형태로 이루어지는 경우만 도시하고 있지만, 본 발명에서 구동부(110)는 플라즈마 디스플레이 패널(100)에 형성된 전극에 따라 복수개의 보드 형태로 나누어지는 것도 가능하다. 예를 들면, 구동부(110)는 플라즈마 디스플레이 패널(100)의 스캔 전극을 구동시키는 제 1 구동부(미도시)와, 서스테인 전극을 구동시키는 제 2 구동부와, 어드레스 전극을 구동시키는 제 3 구동부(미도시)로 나누어질 수 있는 것이다.
도 2는 플라즈마 디스플레이 패널의 구조에 대해 설명하기 위한 도면이다.
도 2를 살펴보면, 플라즈마 디스플레이 패널(100)은 서로 나란한 스캔 전극(202, Y)과 서스테인 전극(203, Z)이 형성되는 전면 기판(201)과, 스캔 전극(202, Y) 및 서스테인 전극(203, Z)과 교차하는 어드레스 전극(213, X)이 형성되는 후면 기판(211)을 포함할 수 있다.
스캔 전극(202, Y)과 서스테인 전극(203, Z)이 형성된 전면 기판(201)에는 스캔 전극(202, Y) 및 서스테인 전극(203, Z)의 방전 전류를 제한하며 스캔 전극(202, Y)과 서스테인 전극(203, Z) 간을 절연시키는 상부 유전체 층(204)이 배치될 수 있다.
상부 유전체 층(204)이 형성된 전면 기판(201)에는 방전 조건을 용이하게 하 기 위한 보호 층(205)이 형성될 수 있다. 이러한 보호 층(205)은 2차 전자 방출 계수가 높은 재질, 예컨대 산화마그네슘(MgO) 재질을 포함할 수 있다.
후면 기판(211) 상에는 어드레스 전극(213, X)이 형성되고, 이러한 어드레스 전극(213, X)이 형성된 후면 기판(211)의 상부에는 어드레스 전극(213, X)을 덮으며 어드레스 전극(213, X)을 절연시키는 하부 유전체 층(215)이 형성될 수 있다.
하부 유전체 층(215)의 상부에는 방전 공간 즉, 방전 셀을 구획하기 위한 스트라이프 타입(Stripe Type), 웰 타입(Well Type), 델타 타입(Delta Type), 벌집 타입 등의 격벽(212)이 형성될 수 있다. 이에 따라, 전면 기판(201)과 후면 기판(211)의 사이에서 적색(Red : R)광을 방출하는 제 1 방전 셀, 청색(Blue : B)광을 방출하는 제 2 방전 셀 및 녹색(Green : G)광을 방출하는 제 3 방전 셀 등이 형성될 수 있다.
또한, 제 1, 2, 3 방전 셀 이외에 백색(White : W) 또는 황색(Yellow : Y)광을 방출하는 제 4 방전 셀이 더 형성되는 것도 가능하다.
한편, 제 1, 2, 3 방전 셀의 폭은 실질적으로 동일할 수도 있지만, 제 1 방전 셀, 제 2 방전 셀 및 제 3 방전 셀 중 적어도 하나의 폭이 다른 방전 셀의 폭과 다르게 할 수도 있다.
예컨대, 적색(R)광을 방출하는 제 1 방전 셀의 폭이 가장 작고, 녹색(G)광을 방출하는 제 3 방전 셀 및 청색(B)광을 방출하는 제 2 방전 셀의 폭을 제 1 방전 셀의 폭보다 크게 할 수 있다. 그러면, 구현되는 영상의 색온도 특성이 향상될 수 있다. 제 2 방전 셀의 폭은 제 3 방전 셀의 폭과 실질적으로 동일하거나 상이할 수 있다.
또한, 도 2에 도시된 격벽(212)의 구조뿐만 아니라, 다양한 형상의 격벽의 구조도 가능할 것이다. 예컨대, 격벽(212)은 제 1 격벽(212b)과 제 2 격벽(212a)을 포함하고, 여기서, 제 1 격벽(212b)의 높이와 제 2 격벽(212a)의 높이가 서로 다른 차등형 격벽 구조, 제 1 격벽(212b) 또는 제 2 격벽(212a) 중 하나 이상에 배기 통로로 사용 가능한 채널(Channel)이 형성된 채널형 격벽 구조, 제 1 격벽(212b) 또는 제 2 격벽(212a) 중 하나 이상에 홈(Hollow)이 형성된 홈형 격벽 구조 등이 가능할 것이다.
여기서, 차등형 격벽 구조인 경우에는 제 1 격벽(212b)의 높이가 제 2 격벽(212a)의 높이보다 더 낮을 수 있다. 아울러, 채널형 격벽 구조인 경우에는 제 1 격벽(212b)에 채널이 형성될 수 있다.
또한, 제 1, 2, 3 방전 셀 각각이 동일한 선상에 배열되는 것으로 도시 및 설명되고 있지만, 다른 형상으로 배열되는 것도 가능할 것이다. 예컨대, 제 1, 2, 3 방전 셀이 삼각형 형상으로 배열되는 델타(Delta) 타입의 배열도 가능할 것이다. 또한, 방전 셀의 형상도 사각형상뿐만 아니라 오각형, 육각형 등의 다양한 다각 형상도 가능할 것이다.
또한, 여기 도 2에서는 후면 기판(211)에 격벽(212)이 형성된 경우만을 도시하고 있지만, 격벽(212)은 전면 기판(201) 또는 후면 기판(211) 중 적어도 어느 하나에 형성될 수 있다.
격벽(212)에 의해 구획된 방전 셀 내에는 소정의 방전 가스가 채워질 수 있 다.
아울러, 격벽(212)에 의해 구획된 방전 셀 내에는 어드레스 방전 시 화상표시를 위한 가시 광을 방출하는 형광체 층(214)이 형성될 수 있다. 예를 들면, 적색 광을 발생시키는 제 1 형광체 층, 청색 광을 발생시키는 제 2 형광체 층 및 녹색 광을 발생시키는 제 3 형광체 층이 형성될 수 있다.
또한, 제 1, 2, 3 형광체 이외에 백색(White : W) 및/또는 황색(Yellow : Y) 광을 발생시키는 제 4 형광체 층이 더 형성되는 것도 가능하다.
또한, 제 1, 2, 3 형광체 층의 두께가 다른 형광체 층과 상이할 수 있다. 예를 들면, 제 2 형광체 층 또는 제 3 형광체 층의 두께가 제 1 형광체 층의 두께보다 더 두꺼울 수 있다. 여기서, 제 2 형광체 층의 두께는 제 3 형광체 층의 두께와 실질적으로 동일하거나 상이할 수 있다.
또한, 이상의 설명에서는 번호 204의 상부 유전체 층 및 번호 215의 하부 유전체 층이 각각 하나의 층(Layer)인 경우만을 도시하고 있지만, 이러한 상부 유전체 층 및 하부 유전체 층 중 하나 이상은 복수의 층으로 이루지는 것도 가능한 것이다.
아울러, 번호 212의 격벽으로 인한 외부 광의 반사를 방지하기 위해 격벽(212)의 상부에 외부 광을 흡수할 수 있는 블랙 층(미도시)을 더 배치하는 것도 가능하다.
또한, 격벽(212)과 대응되는 전면 기판(201) 상의 특정 위치에 또 다른 블랙 층(미도시)이 더 형성되는 것도 가능하다.
또한, 후면 기판(211) 상에 형성되는 어드레스 전극(213)은 폭이나 두께가 실질적으로 일정할 수도 있지만, 방전 셀 내부에서의 폭이나 두께가 방전 셀 외부에서의 폭이나 두께와 다를 수도 있을 것이다. 예컨대, 방전 셀 내부에서의 폭이나 두께가 방전 셀 외부에서의 그것보다 더 넓거나 두꺼울 수 있을 것이다.
도 3은 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에서 영상의 계조를 구현하기 위한 영상 프레임(Frame)에 대해 설명하기 위한 도면이다.
도 3을 살펴보면 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에서 영상의 계조(Gray Level)를 구현하기 위한 영상 프레임은 발광횟수가 다른 복수의 서브필드로 나누어질 수 있다.
아울러, 도시하지는 않았지만 복수의 서브필드 중 하나 이상의 서브필드는 다시 방전 셀을 초기화시키기 위한 리셋 기간(Reset Period), 방전될 방전 셀을 선택하기 위한 어드레스 기간(Address Period) 및 방전횟수에 따라 계조를 구현하는 서스테인 기간(Sustain Period)으로 나누어 질 수 있다.
예를 들어, 256 계조로 영상을 표시하고자 하는 경우에 예컨대 하나의 영상 프레임은, 도 3과 같이 8개의 서브필드들(SF1 내지 SF8)로 나누어지고, 8개의 서브 필드들(SF1 내지 SF8) 각각은 리셋 기간, 어드레스 기간 및 서스테인 기간으로 다시 나누어질 수 있다.
한편, 서스테인 기간에 공급되는 서스테인 신호의 개수를 조절하여 해당 서브필드의 계조 가중치를 설정할 수 있다. 즉, 서스테인 기간을 이용하여 각각의 서브필드에 소정의 계조 가중치를 부여할 수 있다. 예를 들면, 제 1 서브필드의 계조 가중치를 20 으로 설정하고, 제 2 서브필드의 계조 가중치를 21 으로 설정하는 방법으로 각 서브필드의 계조 가중치가 2n(단, n = 0, 1, 2, 3, 4, 5, 6, 7)의 비율로 증가되도록 각 서브필드의 계조 가중치를 결정할 수 있다. 이와 같이 각 서브필드에서 계조 가중치에 따라 각 서브필드의 서스테인 기간에서 공급되는 서스테인 신호의 개수를 조절함으로써, 다양한 영상의 계조를 구현할 수 있다.
여기, 도 3에서는 하나의 영상 프레임이 8개의 서브필드로 이루어진 경우만으로 도시하고 설명하였지만, 이와는 다르게 하나의 영상 프레임을 이루는 서브필드의 개수는 다양하게 변경될 수 있다. 예를 들면, 제 1 서브필드부터 제 12 서브필드까지의 12개의 서브필드로 하나의 영상 프레임을 구성할 수도 있고, 10개의 서브필드로 하나의 영상 프레임을 구성할 수도 있는 것이다.
또한, 여기 도 3에서는 하나의 영상 프레임에서 계조 가중치의 크기가 증가하는 순서에 따라 서브필드들이 배열되었지만, 이와는 다르게 하나의 영상 프레임에서 서브필드들이 계조 가중치가 감소하는 순서에 따라 배열될 수도 있고, 또는 계조 가중치에 관계없이 서브필드들이 배열될 수도 있는 것이다.
도 4는 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치의 동작의 일례를 설명하기 위한 도면이다.
도 4를 살펴보면, 제 1 서브필드의 리셋 기간 이전의 프리 리셋 기간(Pre-Reset Period)에서 스캔 전극(Y)에는 프리 리셋 신호(PRS)가 공급될 수 있다.
또한, 스캔 전극에 프리 리셋 신호가 공급되는 동안 프리 리셋 신호, 바람직 하게는 제 1 하강 램프 신호에 대응되는 제 1 서스테인 바이어스 신호(Vzb1)가 서스테인 전극에 공급될 수 있다. 제 1 서스테인 바이어스 신호(Vzb1)는 제 1 하강 램프 신호와 역극성일 수 있다.
이와 같이, 프리 리셋 기간에서 스캔 전극에 프리 리셋 신호가 공급되고, 서스테인 전극에 제 1 서스테인 바이어스 신호가 공급되면, 스캔 전극 상에 소정 극성의 벽 전하(Wall Charge)가 쌓이고 서스테인 전극 상에는 스캔 전극과 반대 극성의 벽 전하들이 쌓일 수 있다. 예를 들면, 스캔 전극 상에는 양(+)의 벽 전하(Wall Charge)가 쌓이고, 서스테인 전극 상에는 음(-)의 벽 전하가 쌓일 수 있다.
이에 따라, 프리 리셋 기간 이후의 리셋 기간에서 충분한 세기의 셋업 방전을 발생시킬 수 있게 되고, 결국 초기화를 충분히 안정적으로 수행할 수 있게 된다.
아울러, 리셋 기간에서 스캔 전극으로 공급되는 상승 램프 신호(RU)의 전압이 더 작아지더라도 충분한 세기의 셋업 방전을 발생시킬 수 있게 된다.
구동 시간을 확보하는 관점에서 프레임의 서브필드 중에서 가장 먼저 배열되는 서브필드에서의 리셋 기간이전에 프리 리셋 기간이 포함되거나 2개 또는 3개의 서브필드에서 리셋 기간이전에 프리 리셋 기간이 포함되는 것도 가능하다.
제 1 서브필드(Sub-Field 1)의 초기화를 위한 리셋 기간에서는 스캔 전극(Y)으로 제 1 리셋 신호(RS1)가 공급될 수 있다. 제 1 리셋 신호는 상승 램프(RU) 신호와 제 2 하강 램프(RD) 신호를 포함할 수 있다.
스캔 전극에 상승 램프 신호가 공급되면, 상승 램프 신호에 의해 방전 셀 내 에는 약한 암방전(Dark Discharge), 즉 셋업 방전이 일어난다. 이 셋업 방전에 의해 방전 셀 내에는 어느 정도의 벽 전하(Wall Charge)가 쌓일 수 있다.
이후, 스캔 전극에 제 2 하강 램프 신호가 공급되면, 방전 셀 내에서 미약한 소거 방전(Erase Discharge), 즉 셋다운 방전이 발생한다. 이 셋다운 방전에 의해 방전 셀 내에는 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 균일하게 잔류될 수 있다.
리셋 기간에서 스캔 전극에 상승 램프 신호가 공급되는 동안 어드레스 전극(X)에는 어드레스 바이어스 신호(X-bias)가 공급될 수 있다. 그러면, 스캔 전극에 상승 램프 신호가 공급되는 동안 스캔 전극과 어드레스 전극 간의 전압 차이가 감소함으로써 셋업 방전이 어드레스 전극방향으로 과도하게 끌리는 것을 방지할 수 있다. 그러면, 형광체 층의 열화를 억제할 수 있고, 잔상의 발생을 억제할 수 있다.
어드레스 바이어스 신호의 전압(Vx)은 리셋 기간 이후의 어드레스 기간에서 어드레스 전극으로 공급되는 데이터 신호의 전압과 실질적으로 동일할 수 있다.
리셋 기간 이후의 어드레스 기간에서는 하강 램프 신호의 최저 전압보다는 높은 전압을 갖는 스캔 바이어스 신호(Vsc)가 스캔 전극에 공급될 수 있다.
또한, 어드레스 기간에서는 스캔 바이어스 신호로부터 하강하는 스캔 신호(Scan)가 스캔 전극에 공급될 수 있다.
한편, 적어도 하나의 서브필드의 어드레스 기간에서 스캔 전극으로 공급되는 스캔 신호의 펄스폭은 다른 서브필드의 스캔 신호의 펄스폭과 다를 수 있다. 예컨 대, 시간상 뒤에 위치하는 서브필드에서의 스캔 신호의 폭이 앞에 위치하는 서브필드에서의 스캔 신호의 폭보다 작을 수 있다. 또한, 서브필드의 배열 순서에 따른 스캔 신호 폭의 감소는 2.6㎲(마이크로초), 2.3㎲, 2.1㎲, 1.9㎲ 등과 같이 점진적으로 이루어질 수 있거나 2.6㎲, 2.3㎲, 2.3㎲, 2.1㎲......1.9㎲, 1.9㎲ 등과 같이 이루어질 수도 있다.
이와 같이, 스캔 신호가 스캔 전극으로 공급될 때, 스캔 신호에 대응되게 어드레스 전극(X)에 데이터 신호(Data)가 공급될 수 있다.
이러한 스캔 신호와 데이터 신호가 공급되면, 스캔 신호와 데이터 신호 간의 전압 차와 리셋 기간에 생성된 벽 전하들에 의한 벽 전압이 더해지면서 데이터 신호가 공급되는 방전 셀 내에는 어드레스 방전이 발생될 수 있다.
어드레스 기간에서 서스테인 전극의 간섭에 의해 어드레스 방전이 불안정해지는 것을 방지하기 위해 서스테인 전극(Z)에 제 2 서스테인 바이어스 신호(Vzb2)가 공급될 수 있다. 제 1 서스테인 바이어스 신호가 프리 리셋 신호에 대응된다고 하면, 이러한 제 2 서스테인 바이어스 신호는 리셋 신호에 대응될 수 있다.
또한, 제 1 서스테인 바이어스 신호와 제 2 서스테인 바이어스 신호의 사이에서는 제 1 및 제 2 서스테인 바이어스 신호의 전압(V10, V20)보다 낮은 전압, 바람직하게는 그라운드 레벨(GND)의 전압을 갖는 제 3 서스테인 바이어스 신호(Vzb3)를 공급할 수 있다. 그러면, 프리 리셋 기간과 리셋 기간 사이에서 과도하게 강한 방전이 발생하는 것을 방지할 수 있다.
제 2 서스테인 바이어스 신호의 전압(V20)은 어드레스 기간 이후의 서스테인 기간에서 스캔 전극 또는 서스테인 전극 중 적어도 하나로 공급되는 서스테인 신호(SUS)의 전압(Vs)보다는 작을 수 있다.
어드레스 기간 이후의 서스테인 기간에서는 스캔 전극 또는 서스테인 전극 중 적어도 하나에 서스테인 신호가 공급될 수 있다. 예를 들면, 스캔 전극과 서스테인 전극에 교번적으로 서스테인 신호가 공급될 수 있다.
이러한 서스테인 신호가 공급되면, 어드레스 방전에 의해 선택된 방전 셀은 방전 셀 내의 벽 전압과 서스테인 신호의 서스테인 전압(Vs)이 더해지면서 서스테인 신호가 공급될 때 스캔 전극과 서스테인 전극 사이에 서스테인 방전 즉, 표시방전이 발생될 수 있다.
또한, 적어도 하나의 서브필드에서는 서스테인 기간에서 복수의 서스테인 신호가 공급되고, 복수의 서스테인 신호 중 적어도 하나의 서스테인 신호의 펄스폭은 다른 서스테인 신호의 펄스폭과 다를 수 있다. 예를 들면, 복수의 서스테인 신호 중 가장 먼저 공급되는 서스테인 신호의 펄스폭이 다른 서스테인 신호의 펄스폭보다 클 수 있다. 그러면, 서스테인 방전이 더욱 안정될 수 있다.
이상에서 설명한 제 1 서브필드의 다음 서브필드인 제 2 서브필드에서는 리셋 기간에서 스캔 전극으로 제 2 리셋 신호(RS2)가 공급될 수 있다.
제 2 리셋 신호는 제 1 서브필드의 제 1 리셋 신호와 비교하여 상승 램프 신호가 생략된 것일 수 있다.
즉, 제 1 서브필드에서는 리셋 기간에서 스캔 전극으로 상승 램프 신호(RU)가 공급되고, 제 2 서브필드에서는 리셋 기간에서 스캔 전극으로 상승 램프 신호가 공급되지 않을 수 있다.
또는, 리셋 신호의 전압의 크기의 관점에서 살펴보면 제 2 서브필드에서는 제 1 서브필드의 제 1 리셋 신호에 비해 전압의 크기가 상대적으로 작은 제 2 리셋 신호가 공급되는 것이다.
제 1 서브필드에서는 상대적으로 전압의 크기가 큰 제 1 리셋 신호에 의해 벽 전하의 분포를 안정시켰기 때문에 제 1 서브필드와 연속되는 제 2 서브필드에서는 전압의 크기가 상대적으로 작은 제 2 리셋 신호를 사용하더라도 안정적인 리셋이 가능하다. 또한, 제 2 서브필드에서 상대적으로 전압의 크기가 작은 제 2 리셋 신호를 사용하게 되면, 제 2 서브필드의 리셋 기간에서 발생하는 광량을 감소시킬 수 있어서 콘트라스트(Contrast) 특성을 향상시킬 수 있다.
또한, 제 2 서브필드의 리셋 기간 및 어드레스 기간에서는 서스테인 전극으로 제 4 서스테인 바이어스 신호(Vzb4)가 공급될 수 있다. 제 4 서스테인 바이어스 신호(Vzb4)의 전압(V30)은 제 1 서스테인 바이어스 신호(Vzb1)의 전압(V10) 및 제 2 서스테인 바이어스 신호(Vzb2)의 전압(V20)과 실질적으로 동일할 수 있다.
도 5는 프리 리셋 신호와 리셋 신호를 보다 상세하게 설명하기 위한 도면이다.
도 5를 살펴보면, 프리 리셋 신호(PRS)는 그라운드 레벨(GND)의 전압보다는 높은 제 1 전압(V1)부터 점진적으로 하강하는 제 1 하강 램프 신호(RD1)를 포함할 수 있다.
또한, 리셋 신호(RS1)는 제 5 전압(V5)까지 점진적으로 상승하는 상승 램프 신호(RU)와 제 1 전압(V1)보다 높은 제 2 전압(V2)부터 점진적으로 하강하는 제 2 하강 램프 신호(RD2)를 포함할 수 있다.
만약, 제 1 하강 램프 신호의 제 1 전압이 제 2 하강 램프 신호의 제 2 전압보다 높거나 같은 경우에는 제 1 하강 램프 신호에 발생하는 방전의 세기가 과도하게 강해짐으로써, 프리 리셋 기간에서 과도한 양의 벽 전하가 소거됨으로써 리셋 방전이 불안정해질 수 있다. 따라서, 제 1 전압은 제 2 전압보다 더 낮은 것이 바람직할 수 있는 것이다.
제 1 하강 램프 신호와 제 2 하강 램프 신호의 시간당 전압 변화율의 크기, 즉 기울기는 실질적으로 서로 동일할 수 있다. 이와 같이, 제 1 하강 램프 신호와 제 2 하강 램프 신호의 전압 변화율이 동일한 경우에는 하나의 램프 발생 회로를 아용하여 제 1 하강 램프 신호와 제 2 하강 램프 신호를 모두 발생시킬 수 있기 때문에 제조 단가가 저감될 수 있다.
도 6은 프리 리셋 신호 및 리셋 신호의 전압에 대해 설명하기 위한 도면이다.
도 6을 살펴보면, (a)의 프리 리셋 신호의 최대 전압(V4)은 (b)의 제 2 하강 램프 신호의 최대 전압(V2)과 실질적으로 동일할 수 있다. 또한, (b)의 제 2 하강 램프 신호의 최대 전압(V2)은 (c)와 같이 서스테인 기간에서 스캔 전극 또는 서스테인 전극 중 적어도 하나로 공급되는 서스테인 신호(SUS)의 전압(Vs)과 실질적으로 동일할 수 있다.
도 7은 상승 신호에 대해 설명하기 위한 도면이다.
도 7을 살펴보면, 제 1 하강 램프 신호와 상승 램프 신호의 사이에서 제 1 전압(V1)보다 낮은 제 3 전압(V3)까지 상승하는 상승 신호(rs)가 스캔 전극에 더 공급될 수 있다. 또한, 상승 신호의 펄스폭(W10)은 프리 리셋 신호의 최대 전압(V4)을 유지하는 기간(W20)의 길이 보다 더 작을 수 있다.
이러한 상승 신호가 제 1 하강 램프 신호와 상승 램프 신호 사이에서 공급되면, 리셋 방전이 보다 원활하게 발생할 수 있다.
또한, 상승 신호의 전압(V3)은 리셋 기간 이후의 어드레스 기간에서 스캔 전극으로 공급되는 스캔 바이어스 신호(Vsc)의 전압(V6)과 실질적으로 동일할 수 있다.
도 8은 프리 리셋 신호와 제 1 서스테인 바이어스 신호의 공급 시점에 대해 설명하기 위한 도면이다.
도 8을 살펴보면, 프리 리셋 신호의 공급 시점(t1)과 제 1 서스테인 바이어스 신호의 공급 시점(t2)은 서로 다를 수 있다. 예를 들면, 프리 리셋 신호의 공급 시점(t1)은 제 1 서스테인 바이어스 신호의 공급 시점(t2) 보다 △t1만큼 앞설 수 있다.
프리 리셋 신호의 공급 시점과 제 1 서스테인 바이어스 신호의 공급 시점이 다르면, 노이즈(Noise) 및 전자파 장애(Electro Magnetic Interference, EMI)의 발생을 저감시킬 수 있다.
예를 들어, 프리 리셋 신호의 공급 시점과 제 1 서스테인 바이어스 신호의 공급 시점이 실질적으로 동일하다고 가정하면, 프리 리셋 신호와 제 1 서스테인 바 이어스 신호가 공급되는 시점에서 스캔 전극과 서스테인 전극 간의 커플링(Coupling) 효과에 의해 노이즈 및 전자파 장애가 급격히 증가할 수 있다.
반면에, 프리 리셋 신호의 공급 시점과 제 1 서스테인 바이어스 신호의 공급 시점을 다르게 하면, 커플링 효과를 감소시킬 수 있어서 노이즈 및 전자파 장애의 발생을 저감시킬 수 있는 것이다.
도 9는 리셋 신호와 어드레스 바이어스 신호의 공급 시점에 대해 설명하기 위한 도면이다.
도 9를 살펴보면, 리셋 신호의 공급 시점(t3)과 어드레스 바이어스 신호의 공급 시점(t4)은 서로 다를 수 있다. 예를 들면, 리셋 신호의 공급 시점(t3)은 어드레스 바이어스 신호의 공급 시점(t4) 보다 △t2만큼 앞설 수 있다.
그러면, 노이즈 및 전자파 장애의 발생을 저감시킬 수 있다.
도 10은 서스테인 신호를 공급하지 않는 서브필드에 대해 설명하기 위한 도면이다.
도 10을 살펴보면, 복수의 서브필드 중 적어도 하나의 서브필드에서는 서스테인 기간에 스캔 전극 또는 서스테인 전극 중 적어도 하나에 서스테인 신호를 공급하지 않거나 서스테인 기간을 생략할 수 있다.
예를 들면, 도 10과 같이 제 1 서브필드에서 스캔 전극 및 서스테인 전극에 서스테인 신호를 공급하지 않고, 제 1 서브필드와 연속되며 시간상으로 뒤에 배치되는 제 2 서브필드에서는 프리 리셋 기간에서 스캔 전극으로 프리 리셋 신호를 공급할 수 있다.
이와 같이, 스캔 전극 및 서스테인 전극에 서스테인 신호를 공급하지 않는 이유에 대해 도 11 및 도 12를 참조하여 살펴보면 다음과 같다.
도 11과 도 12는 서스테인 신호를 공급하지 않는 이유에 대해 설명하기 위한 도면이다.
도 11의 (a)에는 서스테인 기간에 스캔 전극과 서스테인 전극에 각각 하나씩 서스테인 신호가 공급되는 경우가 도시되어 있다. 여기, 도 11에서는 어드레스 기간 이후에 서스테인 기간이 포함되고, 서스테인 기간에서 스캔 전극 또는 서스테인 전극 중 적어도 하나에 서스테인 신호가 공급되지 않는 경우가 도시되어 있지만, 도 10의 제 1 서브필드에서와 같이 서스테인 기간이 생략되는 것도 가능한 것이다.
이러한 경우에는, 리셋 기간, 어드레스 기간 및 서스테인 기간에서 발생하는 광이 합산됨으로써 계조가 구현될 수 있다.
여기서, 하나의 서스테인 신호에 의해 발생하는 광의 계조, 즉 서스테인 방전에 의한 계조가 0.5계조이고, 데이터 신호와 스캔 신호에 의해 발생하는 광의 계조, 즉 어드레스 방전에 의한 계조도 0.5계조라고 가정하자. 또한, 리셋 기간에서 발생하는 광은 무시한다. 이러한 가정은 설명의 편의를 위해 임의로 설정한 것이다.
이러한 경우에, 3ㅧ 3 총 9개의 방전 셀로 이루어지는 영역에서 0.5계조 영상을 구현하고자 하면, 도 12의 (a)의 경우와 같이 9개의 방전 셀(a~i) 중 3개의 방전 셀(a, e, i)을 온 시킬 수 있다.
그러면, 9개의 방전 셀로 이루어지는 영역에서 발생하는 광의 계조가 총 1.5 ㅧ 3, 즉 4.5계조가 되고, 이에 따라 9개의 방전 셀 각각이 구현하는 영상의 계조는 0.5인 것으로 인식될 수 있다.
그러나 이러한 방법에서는 화면에 특정 패턴이 보이는 등 영상의 화질이 악화될 수 있다.
반면에, 도 11의 (b)의 경우와 같이 스캔 전극 및 서스테인 전극에 서스테인 신호를 공급하지 않는 경우에는 제 1 서브필드가 구현할 수 있는 영상의 계조는 어드레스 방전에 의한 계조, 즉 0.5계조가 된다.
따라서 3ㅧ 3 총 9개의 방전 셀로 이루어지는 영역에서 0.5계조 영상을 구현하고자 하면, 도 12의 (b)의 경우와 같이 9개의 방전 셀(a~i)을 모두 온 시키면 된다. 이에 따라, 도 12의 (a)에서의 특정 패턴 등이 발생하지 않아 영상의 화질이 향상될 수 있다.
한편, 도 10에서와 같이 제 1 서브필드에서 스캔 전극 및 서스테인 전극에 서스테인 신호를 공급하지 않는 경우에는 제 1 서브필드 이후의 제 2 서브필드에서 방전이 불안정해질 수 있다.
예를 들어, 제 1 서브필드에서 제 1 방전 셀에서는 어드레스 방전이 발생하고, 제 2 방전 셀에서는 어드레스 방전이 발생하지 않는 것을 가정하자.
이러한 경우에는, 제 1 방전 셀에는 서스테인 신호가 공급될 때 서스테인 방전이 발생할 수 있을 만큼의 벽 전하가 충분히 쌓이고, 제 2 방전 셀에는 서스테인 신호가 공급되더라도 서스테인 방전이 발생하지 않을 만큼 충분히 적은 양의 벽 전하가 남아있게 된다.
여기서, 서스테인 신호가 공급되어 서스테인 방전이 발생한다면 제 1 방전 셀에서의 벽 전하의 분포를 흔들어 주기 때문에 이후의 제 2 서브필드의 리셋 기간에서 원활한 리셋이 가능할 수 있다.
그러나 제 1 서브필드에서는 서스테인 신호가 공급되지 않기 때문에 어드레스 기간에서의 벽 전하의 분포 상태가 제 2 서브필드의 리셋 기간까지 유지될 수 있고, 이로 인해 제 2 서브필드의 리셋 방전이 불안정해질 수 있다.
한편, 제 2 서브필드에서 프리 리셋 기간에 스캔 전극으로 프리 리셋 신호가 공급되면, 제 1 방전 셀의 벽 전하를 충분히 소거할 수 있다. 그러면, 제 1 방전 셀과 제 2 방전 셀의 벽 전하의 차이가 감소할 수 있고, 이에 따라 제 2 서브필드의 리셋 방전이 안정될 수 있다.
따라서, 스캔 전극 또는 서스테인 전극 중 적어도 하나에 서스테인 신호가 공급되지 않는 서브필드와 연속된 그 다음 서브필드에서는 프리 리셋 기간에서 프리 리셋 신호를 공급하는 것이 바람직할 수 있다.
도 13은 서스테인 신호를 공급하지 않는 또 다른 방법에 대해 설명하기 위한 도면이다.
도 13을 살펴보면, (a)와 같이 서스테인 기간에 스캔 전극에 하나의 서스테인 신호가 공급되고, 서스테인 전극에는 서스테인 신호가 공급되지 않는 경우도 가능하고, 또는 (b)와 같이 서스테인 기간에 서스테인 전극에 하나의 서스테인 신호가 공급되고, 스캔 전극에는 서스테인 신호가 공급되지 않는 경우도 가능하다.
이러한 경우에도, 서스테인 기간에서 스캔 전극 및 서스테인 전극에 각각 서 스테인 신호가 공급되는 경우에 비해 영상의 화질이 향상될 수 있다.
도 14와 도 15는 서스테인 신호가 공급되지 않는 서브필드의 배치에 대해 설명하기 위한 도면이다.
여기서, 스캔 전극 또는 서스테인 전극 중 적어도 하나에 서스테인 신호가 공급되지 않는 서브필드를 제 1 서브필드라고 하고, 리셋 기간 이전에 프리 리셋 기간이 배치되고 프리 리셋 기간에서 스캔 전극에 프리 리셋 신호가 공급되는 서브필드를 제 2 서브필드라고 하자.
먼저, 도 14를 살펴보면 제 1 서브필드와 제 2 서브필드는 동일 프레임에 포함될 수 있다.
예를 들면, 한 프레임의 첫 번째 서브필드가 제 1 서브필드일 수 있고, 두 번째 서브필드가 제 2 서브필드일 수 있다.
또는, 도 15와 같이 제 1 서브필드와 제 2 서브필드는 서로 다른 프레임에 포함될 수 있다.
예를 들면, 제 1 프레임(Frame 1)의 마지막 서브필드가 제 1 서브필드일 수 있고, 제 1 프레임과 연속되고, 시간상으로 뒤에 배치되는 제 2 프레임(Frame 2)의 첫 번째 서브필드가 제 2 서브필드일 수 있다.
즉, 제 1 서브필드와 제 2 서브필드는 프레임에 관계없이 서로 연속되게 배치되는 것이 바람직할 수 있다.
도 16은 제 1 신호에 대해 설명하기 위한 도면이다.
도 16을 살펴보면, 프레임의 복수의 서브필드 중 적어도 하나의 서브필드에 서는 리셋 신호와 스캔 신호의 사이에서 스캔 전극에 스캔 신호와 역극성인 제 1 신호(S1)가 공급될 수 있다.
예를 들면, 도 16과 같이 제 1 서브필드에서는 스캔 전극 또는 서스테인 전극 중 적어도 하나에 서스테인 신호가 공급되지 않고, 제 1 서브필드와 연속되고 시간상으로 뒤에 배치되는 제 2 서브필드에서는 프리 리셋 기간에서 스캔 전극에 프리 리셋 신호가 공급되고, 제 2 서브필드와 연속되고 시간상으로 뒤에 배치되는 제 3 서브필드에서는 리셋 신호와 스캔 신호 사이에서 제 1 신호가 공급될 수 있다.
이와 같이, 리셋 신호와 스캔 신호의 사이에서 스캔 전극에 제 1 신호가 공급되면, 리셋 기간 이후에 방전 셀 내의 벽 전하를 더욱 균일하게 소거할 수 있고, 이에 따라 오방전의 발생을 방지할 수 있다.
예를 들어, 제 1 방전 셀과 제 2 방전 셀 중에서 제 1 방전 셀에는 스캔 신호와 데이터 신호가 공급되고, 제 2 방전 셀에는 데이터 신호가 공급되지 않는 것으로 가정하여 보자.
만약, 플라즈마 디스플레이 패널의 온도가 상승함에 따라 방전 셀 내에서 벽 전하들의 에너지가 증가함으로써 방전 개시 전압이 낮아진다면, 제 1 방전 셀과 제 2 방전 셀 모두 리셋 기간에서 발생하는 셋업 방전과 셋다운 방전의 세기가 더 강해질 수 있고, 이에 따라 리셋 기간 이후에 과도하게 많은 양의 벽 전하가 남아있을 수 있다.
그러면, 과도한 양의 벽 전하로 인하여 데이터 신호가 공급되는 제 1 방전 셀과 데이터 신호가 공급되지 않은 제 2 방전 셀에서 모두 어드레스 방전이 발생할 수 있다. 즉, 오방전이 발생할 수 있는 것이다. 이러한 오방전은 영상의 화질을 악화시키는 원인이 될 수 있다.
그러나 리셋 신호와 스캔 신호의 사이에서 스캔 전극에 제 1 신호를 공급한다면, 스캔 신호와 리셋 신호의 사이에서 약한 소거 방전이 발생할 수 있다. 그러면, 스캔 신호가 공급되기 이전에 과도하게 많은 양의 벽 전하를 소거시킬 수 있고 이에 따라 오방전의 발생을 방지할 수 있다.
도 17은 제 1 신호 및 제 2 신호에 대해 설명하기 위한 도면이다.
도 17을 살펴보면, 리셋 신호와 스캔 신호의 사이에서 제 1 신호와 역극성인 제 2 신호(S2)가 스캔 전극에 공급될 수 있다. 이러한 제 2 신호는 제 1 신호에 연속될 수 있고, 또한 제 2 신호의 개수는 복수개일 수 있다.
이와 같이, 제 1 신호와 역극성인 제 2 신호가 스캔 전극에 공급되면, 방전 셀 내에서 벽 전하가 보다 균일하게 소거될 수 있어서 오방전의 발생을 더욱 방지할 수 있다.
제 2 신호의 최전 전압 레벨(V7)은 스캔 신호의 최저 전압 레벨(Vy)과 실질적으로 동일할 수 있다. 이와 같이, 제 2 신호의 최저 전압과 스캔 신호의 최저 전압을 동일하면 하나의 전압원을 이용하여 제 2 신호와 스캔 신호를 생성할 수 있기 때문에 그 제조단가가 증가하는 것을 방지할 수 있다.
또한, 제 2 신호의 펄스폭은 제 1 신호의 펄스폭과 실질적으로 동일한 것도 가능하다.
도 18은 제 1 신호의 펄스폭에 대해 설명하기 위한 도면이다.
도 18을 살펴보면, (a)와 같이 제 1 신호의 펄스폭은 W1일 수 있고, 서스테인 신호(SUS)의 펄스폭은 (b)와 같이 W1보다 큰 W2일 수 있다.
만약, 제 1 신호의 펄스폭(W1)이 서스테인 신호의 펄스폭(W2)보다 크다면 제 1 신호에 의해 발생하는 방전에 의해 소거되는 벽 전하의 양이 과도하게 적어지거나 또는 오히려 방전 이후에 벽 전하의 양이 증가할 수 있다. 따라서, 제 1 신호의 펄스폭(W1)이 서스테인 신호의 펄스폭(W2)보다 작은 것이 바람직할 수 있다.
아울러, 도시하지는 않았지만, 제 2 신호(S2)의 펄스폭도 서스테인 신호의 펄스폭(W2)보다 작은 것이 바람직할 수 있다.
도 19는 제 3 신호와 제 4 신호에 대해 설명하기 위한 도면이다.
도 19를 살펴보면, 서스테인 전극에 제 1 신호에 대응되며 제 1 신호에 역극성인 제 3 신호(S3)가 공급될 수 있다. 또한, 제 2 신호에 대응되며 제 2 신호에 역극성인 제 4 신호(S4)가 서스테인 전극에 공급될 수 있다.
이와 같이, 제 1 신호에 대응되는 제 3 신호가 공급되거나, 또는 제 2 신호에 대응되는 제 4 신호가 공급되면 방전 셀 내의 벽 전하를 더욱 균일하게 소거시킬 수 있다. 이에 따라, 오방전의 발생을 더욱 효과적으로 방지할 수 있는 것이다.
제 3 신호의 전압의 크기는 제 1 신호의 전압의 크기보다 작을 수 있고, 또한 제 4 신호의 전압의 크기는 제 2 신호의 전압의 크기보다 작을 수 있다.
또한, 제 3 신호의 전압의 크기 및 제 4 신호의 전압의 크기는 제 1 서스테인 바이어스 신호(Vzb1)의 전압의 크기 또는 제 2 서스테인 바이어스 신호(Vzb2)의 전압의 크기보다 작을 수 있다.
도 20은 서스테인 신호와 제 1 신호를 비교하기 위한 도면이다.
도 20을 살펴보면, (a)의 제 1 신호의 전압의 크기(△V7)는 (b)의 서스테인 신호의 전압의 크기(△Vs)와 실질적으로 동일할 수 있다.
또한, (b)의 서스테인 신호는 전압이 점진적으로 상승하는 전압 상승 기간(d10), 최대 전압을 유지하는 전압 유지 기간(d20), 전압이 점진적으로 하강하는 전압 하강 기간(d30)을 포함할 수 있다.
또한, (a)의 제 1 신호도 전압 상승 기간(d1), 전압 유지 기간(d2) 및 전압 하강 기간(d3)을 포함할 수 있다. 여기서, 제 1 신호의 전압 상승 기간(d1)에서의 시간당 전압 변화율, 즉 기울기는 서스테인 신호의 전압 상승 기간(d10)에서의 시간당 전압 변화율과 실질적으로 동일할 수 있고, 제 1 신호의 전압 하강 기간(d3)에서의 시간당 전압 변화율은 서스테인 신호의 전압 하강 기간(d30)에서의 시간당 전압 변화율과 실질적으로 동일할 수 있다.
이와 같이, 제 1 신호의 전압 상승 기간(d1)에서의 전압 변화율과 전압 하강 기간(d3)에서의 전압 변화율을 서스테인 신호의 전압 상승 기간(d10) 및 전압 하강 기간(d30)에서의 전압 변화율과 각각 동일하고 또한 제 1 신호의 전압의 크기와 서스테인 신호의 전압의 크기를 동일하게 하면, 하나의 에너지 회수 회로(Energy Recovery Circuit)를 이용하여 제 1 신호와 서스테인 신호를 발생시킬 수 있어서 그 제조 단가가 상승하는 것을 방지할 수 있다.
도 21은 제 1 신호와 제 2 신호의 또 다른 형태의 일례에 대해 설명하기 위 한 도면이다.
도 21을 살펴보면, 어드레스 기간에서 스캔 전극으로 공급되는 스캔 바이어스 신호(Vsc)의 전압 레벨이 그라운드 레벨(GND)보다 낮을 수 있다.
이러한 경우에도 제 1 신호(S1)의 전압의 크기(△V7)는 서스테인 신호의 전압의 크기(△Vs)와 실질적으로 동일한 것이 가능하고, 또한 제 2 신호(S2)의 최저 전압 레벨(V7)이 스캔 신호(Scan) 신호의 최저 전압 레벨(Vy)과 실질적으로 동일한 것이 가능하다.
도 1은 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치의 구성에 대해 설명하기 위한 도면.
도 2는 플라즈마 디스플레이 패널의 구조에 대해 설명하기 위한 도면.
도 3은 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에서 영상의 계조를 구현하기 위한 영상 프레임(Frame)에 대해 설명하기 위한 도면.
도 4는 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치의 동작의 일례를 설명하기 위한 도면.
도 5는 프리 리셋 신호와 리셋 신호를 보다 상세하게 설명하기 위한 도면.
도 6은 프리 리셋 신호 및 리셋 신호의 전압에 대해 설명하기 위한 도면.
도 7은 상승 신호에 대해 설명하기 위한 도면.
도 8은 프리 리셋 신호와 제 1 서스테인 바이어스 신호의 공급 시점에 대해 설명하기 위한 도면.
도 9는 리셋 신호와 어드레스 바이어스 신호의 공급 시점에 대해 설명하기 위한 도면.
도 10은 서스테인 신호를 공급하지 않는 서브필드에 대해 설명하기 위한 도면.
도 11과 도 12는 서스테인 신호를 공급하지 않는 이유에 대해 설명하기 위한 도면.
도 13은 서스테인 신호를 공급하지 않는 또 다른 방법에 대해 설명하기 위한 도면.
도 14와 도 15는 서스테인 신호가 공급되지 않는 서브필드의 배치에 대해 설명하기 위한 도면.
도 16은 제 1 신호에 대해 설명하기 위한 도면이다.
도 17은 제 1 신호 및 제 2 신호에 대해 설명하기 위한 도면.
도 18은 제 1 신호의 펄스폭에 대해 설명하기 위한 도면.
도 19는 제 3 신호와 제 4 신호에 대해 설명하기 위한 도면.
도 20은 서스테인 신호와 제 1 신호를 비교하기 위한 도면.
도 21은 제 1 신호와 제 2 신호의 또 다른 형태의 일례에 대해 설명하기 위한 도면.

Claims (20)

  1. 서로 나란한 스캔 전극과 서스테인 전극 및 상기 스캔 전극과 서스테인 전극에 교차하는 어드레스 전극을 포함하는 플라즈마 디스플레이 패널과,
    프레임의 복수의 서브필드 중 적어도 하나의 서브필드에서는 리셋 기간 이전에 상기 스캔 전극으로 전압이 그라운드 레벨(GND)의 전압보다 높은 제 1 전압(V1)부터 점진적으로 하강하는 제 1 하강 램프 신호를 공급하고, 상기 리셋 기간에서는 상기 스캔 전극으로 전압이 상기 제 1 전압(V1)보다 높은 제 2 전압(V2)부터 점진적으로 하강하는 제 2 하강 램프 신호를 공급하는 구동부
    를 포함하는 플라즈마 디스플레이 장치.
  2. 제 1 항에 있어서,
    상기 제 1 하강 램프 신호와 제 2 하강 램프 신호의 시간당 전압 변화율의 크기는 실질적으로 동일한 플라즈마 디스플레이 장치.
  3. 제 1 항에 있어서,
    상기 제 2 하강 램프 신호의 최대 전압은 상기 리셋 기간 이후의 서스테인 기간에서 상기 스캔 전극 또는 상기 서스테인 전극으로 공급되는 서스테인 신호의 전압과 실질적으로 동일한 플라즈마 디스플레이 장치.
  4. 제 1 항에 있어서,
    상기 구동부는
    상기 리셋 기간 이전에는 상기 서스테인 전극에 상기 제 1 하강 램프 신호에 대응되는 제 1 서스테인 바이어스 신호를 더 공급하고, 상기 리셋 기간에서는 상기 서스테인 전극에 상기 제 2 하강 램프 신호에 대응되는 제 2 서스테인 바이어스 신호를 더 공급하는 플라즈마 디스플레이 장치.
  5. 제 4 항에 있어서,
    상기 구동부는
    상기 제 1 서스테인 바이어스 신호와 상기 제 2 서스테인 바이어스 신호의 사이에서 상기 제 1 및 제 2 서스테인 바이어스 신호의 전압보다 낮은 전압을 갖는 제 3 서스테인 바이어스 신호를 공급하는 플라즈마 디스플레이 장치.
  6. 제 1 항에 있어서,
    상기 구동부는
    상기 제 1 하강 램프 신호와 제 2 하강 램프 신호의 사이에서 전압이 점진적으로 상승하는 상승 램프 신호를 더 공급하고,
    상기 상승 램프 신호에 대응되는 어드레스 바이어스 신호를 상기 어드레스 전극에 더 공급하는 플라즈마 디스플레이 장치.
  7. 제 6 항에 있어서,
    상기 어드레스 바이어스 신호의 전압은 상기 리셋 기간 이후의 어드레스 기간에서 상기 어드레스 전극으로 공급되는 데이터 신호의 전압과 실질적으로 동일한 플라즈마 디스플레이 장치.
  8. 제 6 항에 있어서,
    상기 구동부는
    상기 제 1 하강 램프 신호와 상기 상승 램프 신호의 사이에서 상기 제 1 전압보다 낮은 제 3 전압까지 상승하는 상승 신호를 상기 스캔 전극에 더 공급하는 플라즈마 디스플레이 장치.
  9. 제 8 항에 있어서,
    상기 구동부는
    상기 리셋 기간 이후의 어드레스 기간에서 상기 스캔 전극에 스캔 바이어스 신호를 더 공급하고,
    상기 제 3 전압은 상기 스캔 바이어스 신호의 전압과 실질적으로 동일한 플라즈마 디스플레이 장치.
  10. 서로 나란한 스캔 전극과 서스테인 전극 및 상기 스캔 전극과 서스테인 전극에 교차하는 어드레스 전극을 포함하는 플라즈마 디스플레이 패널과,
    제 1 서브필드에서는 서스테인 기간에 상기 스캔 전극 또는 서스테인 전극 중 적어도 하나에 서스테인 신호를 공급하지 않거나 상기 서스테인 기간을 생략하고, 상기 제 1 서브필드와 연속되며 시간상으로 뒤에 배치되는 제 2 서브필드에서는 리셋 기간 이전에 상기 스캔 전극으로 프리 리셋 신호를 공급하고, 상기 리셋 기간에서는 상기 스캔 전극으로 리셋 신호를 공급하는 구동부
    를 포함하고,
    상기 프리 리셋 신호는 그라운드 레벨(GND)의 전압보다는 높은 제 1 전압(V1)부터 점진적으로 하강하는 제 1 하강 램프 신호를 포함하고,
    상기 리셋 신호는 상기 제 1 전압보다 높은 제 2 전압(V2)부터 점진적으로 하강하는 제 2 하강 램프 신호를 포함하는 플라즈마 디스플레이 장치.
  11. 제 10 항에 있어서,
    상기 제 2 서브필드는 상기 제 1 서브필드와 동일 프레임에 포함된 서브필드이거나 서로 다른 프레임에 포함된 서브필드인 플라즈마 디스플레이 장치.
  12. 제 10 항에 있어서,
    상기 프리 리셋 신호의 최대 전압은 상기 제 2 전압과 실질적으로 동일한 플라즈마 디스플레이 장치.
  13. 제 10 항에 있어서,
    상기 구동부는
    상기 제 2 서브필드와 연속되며 시간상으로 뒤에 배치되는 제 3 서브필드의 리셋 기간에서는 상기 스캔 전극에 리셋 신호를 공급하고, 상기 리셋 기간 이후의 어드레스 기간에서는 상기 스캔 전극에 스캔 신호를 공급하고,
    상기 리셋 신호와 상기 스캔 신호의 사이에서 상기 스캔 전극에 상기 스캔 신호와 역극성인 제 1 신호를 더 공급하는 플라즈마 디스플레이 장치.
  14. 제 13 항에 있어서,
    상기 구동부는 상기 리셋 신호와 상기 스캔 신호의 사이에서 상기 스캔 전극에 상기 제 1 신호와 역극성인 제 2 신호를 더 공급하는 플라즈마 디스플레이 장치.
  15. 제 10 항에 있어서,
    상기 제 1 하강 램프 신호와 제 2 하강 램프 신호의 시간당 전압 변화율의 크기는 실질적으로 동일한 플라즈마 디스플레이 장치.
  16. 제 10 항에 있어서,
    상기 제 2 하강 램프 신호의 최대 전압은 상기 리셋 기간 이후의 서스테인 기간에서 상기 스캔 전극 또는 상기 서스테인 전극으로 공급되는 서스테인 신호의 전압과 실질적으로 동일한 플라즈마 디스플레이 장치.
  17. 제 10 항에 있어서,
    상기 구동부는
    상기 리셋 기간 이전에는 상기 서스테인 전극에 상기 프리 리셋 신호에 대응되는 제 1 서스테인 바이어스 신호를 더 공급하고, 상기 리셋 기간에서는 상기 서스테인 전극에 상기 리셋 신호에 대응되는 제 2 서스테인 바이어스 신호를 더 공급하는 플라즈마 디스플레이 장치.
  18. 제 17 항에 있어서,
    상기 프리 리셋 신호의 공급 시점과 상기 제 1 서스테인 바이어스 신호의 공급 시점은 서로 다른 플라즈마 디스플레이 장치.
  19. 제 10 항에 있어서,
    상기 구동부는
    상기 제 1 하강 램프 신호와 제 2 하강 램프 신호의 사이에서 전압이 점진적으로 상승하는 상승 램프 신호를 더 공급하고,
    상기 상승 램프 신호에 대응되는 어드레스 바이어스 신호를 상기 어드레스 전극에 더 공급하는 플라즈마 디스플레이 장치.
  20. 제 19 항에 있어서,
    상기 구동부는
    상기 제 1 하강 램프 신호와 상기 상승 램프 신호의 사이에서 상기 제 1 전압보다 낮은 제 3 전압까지 상승하는 상승 신호를 상기 스캔 전극에 더 공급하는 플라즈마 디스플레이 장치.
KR1020070108213A 2007-10-26 2007-10-26 플라즈마 디스플레이 장치 KR20090042445A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070108213A KR20090042445A (ko) 2007-10-26 2007-10-26 플라즈마 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070108213A KR20090042445A (ko) 2007-10-26 2007-10-26 플라즈마 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20090042445A true KR20090042445A (ko) 2009-04-30

Family

ID=40765173

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070108213A KR20090042445A (ko) 2007-10-26 2007-10-26 플라즈마 디스플레이 장치

Country Status (1)

Country Link
KR (1) KR20090042445A (ko)

Similar Documents

Publication Publication Date Title
KR20080015534A (ko) 플라즈마 디스플레이 장치
KR100775383B1 (ko) 플라즈마 디스플레이 장치
KR20090035384A (ko) 플라즈마 디스플레이 장치
KR20090042445A (ko) 플라즈마 디스플레이 장치
KR100647667B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20090069693A (ko) 플라즈마 디스플레이 패널의 구동방법 및 플라즈마디스플레이 장치
KR20090117418A (ko) 플라즈마 디스플레이 패널의 구동방법
KR20090042444A (ko) 플라즈마 디스플레이 장치
KR100896048B1 (ko) 플라즈마 디스플레이 장치
KR100609177B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR20090043311A (ko) 플라즈마 디스플레이 장치
KR20060028793A (ko) 플라즈마 디스플레이 패널과 그 구동방법 및 장치
KR20080057761A (ko) 플라즈마 디스플레이 장치
KR20080061000A (ko) 플라즈마 디스플레이 패널
KR20090044460A (ko) 플라즈마 디스플레이 장치
KR20090044458A (ko) 플라즈마 디스플레이 장치
KR20080093589A (ko) 플라즈마 디스플레이 장치
WO2009051396A1 (en) Plasma display apparatus
KR20090061394A (ko) 플라즈마 디스플레이 패널의 구동방법 및 플라즈마디스플레이 장치
KR20100058903A (ko) 플라즈마 디스플레이 패널의 구동방법
KR20080043674A (ko) 플라즈마 디스플레이 장치
KR20090081655A (ko) 플라즈마 디스플레이 패널의 구동방법
KR20090076075A (ko) 플라즈마 디스플레이 장치
KR20080014351A (ko) 플라즈마 디스플레이 장치
KR20080056605A (ko) 플라즈마 디스플레이 장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid