KR20090038726A - Soi웨이퍼 전기적 특성 측정장치 - Google Patents

Soi웨이퍼 전기적 특성 측정장치 Download PDF

Info

Publication number
KR20090038726A
KR20090038726A KR1020070104178A KR20070104178A KR20090038726A KR 20090038726 A KR20090038726 A KR 20090038726A KR 1020070104178 A KR1020070104178 A KR 1020070104178A KR 20070104178 A KR20070104178 A KR 20070104178A KR 20090038726 A KR20090038726 A KR 20090038726A
Authority
KR
South Korea
Prior art keywords
soi wafer
chamber
wafer
soi
probe
Prior art date
Application number
KR1020070104178A
Other languages
English (en)
Inventor
김장섭
육형상
이상현
송경환
심정진
Original Assignee
주식회사 실트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실트론 filed Critical 주식회사 실트론
Priority to KR1020070104178A priority Critical patent/KR20090038726A/ko
Publication of KR20090038726A publication Critical patent/KR20090038726A/ko

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/003Environmental or reliability tests

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 SOI 웨이퍼의 전기적 특성을 측정하는 장치로서, 일측에 가스 도입부가 마련된 챔버; 상기 챔버 내부에 배치되어 측정 대상 SOI(Silicon-On-Insulator) 웨이퍼와 접촉을 이루는 측정 프로브(probe); 상기 챔버 내부에 공급되는 SOI 웨이퍼를 상기 측정 프로브 쪽으로 이동시키는 척(chuck); 상기 가스 도입부를 통해 불활성 가스를 상기 챔버 내부로 주입하는 가스 공급부; 및 상기 챔버 내부를 유동하는 상기 불활성 가스를 배기하는 배기부;를 포함하는 것을 특징으로 하는 측정장치를 개시한다.
SOI 웨이퍼, Hg 프로브, 척, 불활성 가스, Pseudo MOSFET

Description

SOI웨이퍼 전기적 특성 측정장치{ELECTRICAL MEASUREMENT EQUIPMENT FOR MEASURING CHARACTERISTICS OF SOI-WAFER}
본 발명은 SOI(Silicon-On-Insulator) 웨이퍼의 전기적 특성을 측정하는 장치에 관한 것으로서, 더욱 상세하게는 Hg(수은) 프로브(probe)를 사용하여 SOI 구조의 웨이퍼에 대한 전기적 특성을 측정하는 장치에 관한 것이다.
SOI(Silicon-On-Insulator) 웨이퍼는 실리콘 기판(Si-sub) 위에 산화막(BOX, buried oxide)과 상부 실리콘(Top Si)을 순차적으로 형성한 웨이퍼로서, 최근 반도체 소자의 집적화 및 고속도, 저전력 소모의 디바이스의 수요가 높아지면서 그 사용량이 증가하고 있다.
SOI 웨이퍼를 이용해 반도체 디바이스를 제작하기에 앞서 SOI 웨이퍼는 그 전기적 특성 품질을 평가하는 공정을 거치게 되는데, 이때 실시하는 품질 측정방법으로는 프로브를 이용한 측정법이 널리 사용되고 있다. 이 측정법은 Pseudo MOSFET(metal-oxide semiconductor field effect transistor) 측정법으로 알려져 있는 것으로서, MOSFET 디바이스의 제특성을 별도의 MOSFET 제작공정 없이 수행할 수 있다.
Pseudo MOSFET 측정법에 있어서 프로브로는 텅스텐 탐침(needle)이나 Hg로 구성된 2개의 프로브가 사용되어 각각 MOSFET의 소스와 드레인 역할을 하고, SOI 웨이퍼를 지지하는 벌크 기판(bulk substrate) 형태의 척(chuck)은 MOSFET의 게이트 역할을 하게 된다. 또한, SOI 웨이퍼의 내부 산화막(BOX)는 게이트 산화막으로 사용된다.
Pseudo MOSFET 측정법의 특징은 트랜지스터를 제작하지 않고 웨이퍼 레벨에서 평가가 가능하며 SOI 웨이퍼의 전기적 특성에 대한 평가가 가능하다는 데 있다.
그런데, 도 1에 도시된 텅스텐 탐침(needle) 프로브(10)를 사용하여 SOI 웨이퍼(1)의 전기적 특성을 검사하는 포인트 컨택(point contact) Pseudo MOSFET 측정법은 탐침의 접촉으로 인해 SOI 웨이퍼(1) 표면에 물리적인 손상을 남길 수 있으며, 정확한 측정을 위해서는 상부 Si(Top Si)에 대하여 패터닝을 실시해야 하는 불편함이 있다.
도 2에 도시된 Hg 프로브(20)를 사용하여 SOI 웨이퍼(1)의 전기적 특성을 검사하는 Hg - Pseudo MOSFET 측정법은 상부 Si(Top Si)를 별도로 가공할 필요가 없는 장점이 있다. 반면에, Hg - Pseudo MOSFET 측정법은 SOI 웨이퍼(1)의 표면에 형성되는 자연 산화막에 의해 경시적으로 특성이 변화하는 문제가 있으며, 자연 산화막 또는 파티클과 Hg 프로브 간의 접촉불량으로 인해 전기측정값의 변동이 초래될 수 있는 단점이 있다. 특히, 자연 산화막은 누설 장벽(leaky barrier)이므로 표면을 통한 누설전류 발생을 유발하게 되며, 이는 전기적 특성 파라미터 추출시 오차를 초래하게 된다.
또한, 종래의 Hg - Pseudo MOSFET 측정법은 MOSFET의 소스, 드레인에 해당하는 Hg 프로브(20)와 SOI 웨이퍼(1)의 접촉저항에 의해 전기특성이 경시적으로 변화하는 문제가 있다.
접촉저항은 쇼트키 장벽(Schottky barrier)과 관련된 것으로서, 상부 Si(Top Si) 표면에 형성되는 자연 산화막인 SiO2막에 의해 발생하게 된다. 이러한 문제를 고려하여 종래에는 측정 전에 HF(불화수소) 용액을 사용하여 자연 산화막을 제거하고 수소를 이용하여 종단처리를 하는 방법이 널리 사용되었다. 그러나, 이 방법도 마찬가지로 시간 경과에 따른 자연 산화막의 형성은 피할 수 없으며, HF 에칭 처리된 SOI 웨이퍼(1) 표면에 패시베이션(passivation)된 이온의 흩어짐(dissipate)에 의해 시간이 지날수록 웨이퍼 표면에 대한 HF 에칭 효과는 감소하게 된다. 따라서, 대구경 SOI 웨이퍼를 측정하는 경우에는 시간 경과로 인해 웨이퍼 전면에 대한 동일한 조건의 측정이 불가능하였으며 웨이퍼 면 내에서의 전기적 특성 분포를 정확히 파악할 수 없는 문제가 있었다.
이와 관련하여 도 3에는 HF 에칭 처리 직후의 전기특성 변화가 나타나 있으며, 도 4에는 HF 에칭 처리 후 2시간이 경과했을 때의 전기특성 변화가 나타나 있다. 도 3 및 도 4를 참조하면 HF 처리 후 시간이 경과함에 따라 전류값이 점차 작아지면서 전기특성치가 변화하게 됨을 확인할 수 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 창안된 것으로서, Hg 프로브를 사용하여 SOI 웨이퍼의 전기적 특성을 수행함에 있어서 웨이퍼 표면상태 변화를 억제하는 처리를 수행할 수 있는 SOI 웨이퍼 전기적 특성 측정장치를 제공하는 데 그 목적이 있다.
상기와 같은 목적을 달성하기 위해 본 발명은 불활성 가스 분위기 하에서 SOI 웨이퍼에 프로브를 접촉시켜 전기적 특성을 측정하는 SOI 웨이퍼 전기적 특성 측정장치를 개시한다.
본 발명의 바람직한 실시예에 따른 SOI 웨이퍼의 전기적 특성 측정장치는 일측에 가스 도입부가 마련된 챔버; 상기 챔버 내부에 배치되어 측정 대상 SOI(Silicon-On-Insulator) 웨이퍼와 접촉을 이루는 측정 프로브(probe); 상기 챔버 내부에 공급되는 SOI 웨이퍼를 상기 측정 프로브 쪽으로 이동시키는 척(chuck); 상기 가스 도입부를 통해 불활성 가스를 상기 챔버 내부로 주입하는 가스 공급부; 및 상기 챔버 내부를 유동하는 상기 불활성 가스를 배기하는 배기부;를 포함한다.
상기 불활성 가스로는 질소 또는 아르곤 가스가 채용되는 것이 바람직하다.
본 발명에는 상기 SOI 웨이퍼의 공급을 위해 SOI 웨이퍼를 그 상면에 탑재하여 상기 챔버 내부로 이송되는 드로우어(drawer);가 더 포함될 수 있다.
상기 측정 프로브로는 수은(Hg) 프로브가 채용되어 MOSFET의 소스와 드레인 역할을 하게 된다.
상기 척은 상기 SOI 웨이퍼를 고정하기 위한 진공 흡입력을 제공하고, MOSFET의 게이트 역할을 하게 된다.
상기 척은 상기 SOI 웨이퍼의 실리콘 기판(Si-sub)과 접촉을 이루고, 상기 측정 프로브는 상기 SOI 웨이퍼의 상부 실리콘(Top Si)과 접촉을 이루는 것이 바람직하다.
본 발명에 따르면 Pseudo MOSFET 측정시 챔버 내부를 불활성 가스 분위기로 조성함으로써 Hg 프로브가 접촉되는 SOI 웨이퍼의 표면에 자연 산화막이 생성되는 것을 억제할 수 있으므로 300㎜ 정도의 대구경 웨이퍼의 측정시에도 시간 경과에 따른 전기특성 변화가 발생하지 않는 장점이 있다.
또한, 종래와는 달리 반복적으로 HF 에칭 처리를 하지 않아도 되므로 잦은 에칭으로 인한 상부 실리콘층의 두께 감소 현상을 방지할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들 이 있을 수 있음을 이해하여야 한다.
도 5는 본 발명의 바람직한 실시예에 따른 SOI 웨이퍼(1) 전기적 특성 측정장치의 주요 구성을 개략적으로 도시한 구성도이다.
도 5를 참조하면, 본 발명은 측정시 내부에 불활성 가스 분위기가 조성되는 챔버(100)와, 챔버(100) 내부에 배치되는 측정 프로브(probe)(103)와, 챔버(100) 내부에서 SOI(Silicon-On-Insulator) 웨이퍼(1)를 측정 프로브(103)로 이동시키는 척(chuck)(103)을 포함한다.
챔버(100)의 내부 공간은 SOI 웨이퍼(1)가 투입되어 대기하는 대기실과, SOI 웨이퍼(1)에 측정 프로브(103)를 접촉시켜 전기적 특성 측정을 수행하는 측정실로 구분되게 형성되는 것이 바람직하나, 이러한 구분이 없는 단일 공간으로 형성될 수도 있다.
챔버(100)의 일측에는 불활성 가스의 도입을 위한 가스 도입부(104)가 마련되고, 이 가스 도입부(104)에는 불활성 가스를 주입하는 가스 공급부(미도시)가 연결된다. 여기서, 불활성 가스로는 질소 가스(N2) 또는 아르곤 가스(Ar)가 채용되는 것이 바람직하나, 이러한 예에 본 발명이 한정되지 않음은 물론이다.
챔버(100)의 타측에는 챔버(100) 내부에 주입된 후 유동하여 불활성 가스 분위기를 조성한 가스를 배기하기 위해 펌프를 구비한 배기부(105)가 구비된다. 배기부(105)의 펌프를 조절하면 측정시 챔버(100) 내의 가스압력을 조절할 수 있다.
챔버(100) 내부로 SOI 웨이퍼(1)를 공급하기 위해 챔버(100)의 외부에는 챔 버(100)의 내부와 외부에 대하여 수평 왕복운동 가능하게 설치되는 드로우어(drawer)(101)가 구비된다. 이때 SOI 웨이퍼(1)는 그 실리콘 기판(Si-sub) 쪽이 위를 향하도록 드로우어(101)의 상면에 탑재된다.
측정 프로브(103)는 측정 대상이 되는 SOI 웨이퍼(1)가 공급되었을 때 SOI 웨이퍼(1)의 상부 실리콘(Top Si)에 접촉하여 MOSFET의 소스와 드레인 역할을 하면서 Pseudo MOSFET 측정을 수행한다. 이러한 측정 프로브(103)로는 바람직하게 수은(Hg) 프로브가 채용된다.
척(103)은 드로우어(101)에 의해 챔버(100) 내부에 공급되는 SOI 웨이퍼(1)의 실리콘 기판(Si-sub)을 그 하면에 고정한 상태에서 측정 프로브(103)의 상부로 이동함으로써 SOI 웨이퍼(1)를 공급하고, 측정이 완료된 후에는 원위치로 복귀하도록 동작한다. 이러한 동작을 위해 척(103)에는 SOI 웨이퍼(1)를 진공 흡입할 수 있는 진공 홀(vacuum hole)(미도시)이 형성되고, 예컨대 에어 실린더(air cylinder)과 같은 구동수단에 연결되어 이송력을 제공받는다.
SOI 웨이퍼(1)의 상부 실리콘(Top Si)에 측정 프로브(103)가 접촉되었을 때, 척(103)은 SOI 웨이퍼(1)의 실리콘 기판(Si-sub)과 접촉한 상태를 유지함으로써 MOSFET의 게이트 역할을 하게 된다.
그러면, 본 발명의 바람직한 실시예에 따른 SOI 웨이퍼(1) 전기적 특성 측정장치의 작동을 설명하기로 한다.
먼저 SOI 웨이퍼(1)를 드로우어(101)에 탑재한 후 드로우어(101)를 챔버(100) 내부로 이송시키게 되면, 챔버(100) 내부에서 척(103)이 SOI 웨이퍼(1)를 진공 흡입하여 측정 프로브(103)가 위치한 쪽으로 이동한다.
척(103)에 의해 SOI 웨이퍼(1)가 공급되면 측정 프로브(103)를 SOI 웨이퍼(1)의 상부 실리콘(Top Si)에 접촉시킨 후 가스 도입부(104)를 통해 챔버(100) 내부로 질소 가스나 아르곤 가스에 해당하는 불활성 가스를 흘려 주고, 아울러 배기동작을 수행하여 적정 불활성 가스 압력을 유지한 상태에서 Pseudo MOSFET 측정이 진행된다. 이때 척(103)은 SOI 웨이퍼(1)의 실리콘 기판(Si-sub)과 접촉한 상태를 유지하게 되며 게이트 전압이 공급된다. 또한, 측정 프로브(103)는 SOI 웨이퍼(1)의 상부 실리콘(Top Si)에 접촉한 상태에서 MOSFET의 소스와 드레인 역할을 하게 된다.
불활성 가스는 측정 전후에 SOI 웨이퍼(1)의 Si 표면과 산소가 반응하는 것을 억제하여 자연 산화막의 생성을 억제하는 작용을 하게 되며, 이에 따라 SOI 웨이퍼(1)의 표면상태 변화를 방지할 수 있으므로 SOI 웨이퍼(1) 면 내에서의 전기적 특성을 정확하고 균일성있게 파악할 수 있다.
이상에서 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.
본 명세서에 첨부되는 다음의 도면들은 본 발명의 바람직한 실시예를 예시하는 것이며, 상술한 발명의 상세한 설명과 함께 본 발명의 기술사상을 더욱 이해시키는 역할을 하는 것이므로, 본 발명은 그러한 도면에 기재된 사항에만 한정되어 해석되어서는 아니된다.
도 1은 종래기술에 따른 포인트 컨택 Pseudo MOSFET 측정법을 개략적으로 도시한 구성도이다.
도 2는 종래기술에 따른 Hg - Pseudo MOSFET 측정법을 개략적으로 도시한 구성도이다.
도 3 및 도 4는 종래의 Hg - Pseudo MOSFET 측정법에 따라 HF 에칭 처리를 수행한 후의 전기특성 변화를 도시한 그래프이다.
도 5는 본 발명의 바람직한 실시예에 따른 SOI 웨이퍼의 전기적 특성 측정장치의 주요 구성을 개략적으로 도시한 구성도이다.
<도면의 주요 참조부호에 대한 설명>
1: SOI 웨이퍼 100: 챔버
101: 드로우어 102: 척
103: 측정 프로브 104: 가스 도입부
105: 배기부

Claims (6)

  1. 일측에 가스 도입부가 마련된 챔버;
    상기 챔버 내부에 배치되어 측정 대상 SOI(Silicon-On-Insulator) 웨이퍼와 접촉을 이루는 측정 프로브(probe);
    상기 챔버 내부에 공급되는 SOI 웨이퍼를 상기 측정 프로브 쪽으로 이동시키는 척(chuck);
    상기 가스 도입부를 통해 불활성 가스를 상기 챔버 내부로 주입하는 가스 공급부; 및
    상기 챔버 내부를 유동하는 상기 불활성 가스를 배기하는 배기부;를 포함하는 SOI 웨이퍼 전기적 특성 측정장치.
  2. 제1항에 있어서,
    상기 불활성 가스는 질소 또는 아르곤 가스인 것을 특징으로 하는 SOI 웨이퍼 전기적 특성 측정장치.
  3. 제1항에 있어서,
    상기 SOI 웨이퍼의 공급을 위해 SOI 웨이퍼를 그 상면에 탑재하여 상기 챔버 내부로 이송되는 드로우어(drawer);를 더 포함하는 SOI 웨이퍼 전기적 특성 측정장치.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 측정 프로브로는 수은(Hg) 프로브가 채용되어 MOSFET의 소스와 드레인 역할을 하는 것을 특징으로 하는 SOI 웨이퍼 전기적 특성 측정장치.
  5. 제4항에 있어서,
    상기 척은 상기 SOI 웨이퍼를 그 일면에 고정하기 위한 진공 흡입력을 제공하고, MOSFET의 게이트 역할을 하는 것을 특징으로 하는 SOI 웨이퍼 전기적 특성 측정장치.
  6. 제5항에 있어서,
    상기 척은 상기 SOI 웨이퍼의 실리콘 기판(Si-sub)과 접촉을 이루고,
    상기 측정 프로브는 상기 SOI 웨이퍼의 상부 실리콘(Top Si)과 접촉을 이루는 것을 특징으로 하는 SOI 웨이퍼 전기적 특성 측정장치.
KR1020070104178A 2007-10-16 2007-10-16 Soi웨이퍼 전기적 특성 측정장치 KR20090038726A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070104178A KR20090038726A (ko) 2007-10-16 2007-10-16 Soi웨이퍼 전기적 특성 측정장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070104178A KR20090038726A (ko) 2007-10-16 2007-10-16 Soi웨이퍼 전기적 특성 측정장치

Publications (1)

Publication Number Publication Date
KR20090038726A true KR20090038726A (ko) 2009-04-21

Family

ID=40762826

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070104178A KR20090038726A (ko) 2007-10-16 2007-10-16 Soi웨이퍼 전기적 특성 측정장치

Country Status (1)

Country Link
KR (1) KR20090038726A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101452118B1 (ko) * 2013-05-29 2014-10-16 세메스 주식회사 디스플레이 셀들을 검사하기 위한 장치
EP2813858A1 (en) * 2013-06-14 2014-12-17 Rasco GmbH Method of contacting integrated circuit components in a test system

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101452118B1 (ko) * 2013-05-29 2014-10-16 세메스 주식회사 디스플레이 셀들을 검사하기 위한 장치
EP2813858A1 (en) * 2013-06-14 2014-12-17 Rasco GmbH Method of contacting integrated circuit components in a test system
WO2014198521A1 (en) * 2013-06-14 2014-12-18 Rasco Gmbh Method of contacting integrated circuit components in a test system
CN105283771A (zh) * 2013-06-14 2016-01-27 罗斯柯公司 测试***中接触集成电路元件的方法
EP3062117A1 (en) * 2013-06-14 2016-08-31 Rasco GmbH Method of contacting integrated circuit components in a test system

Similar Documents

Publication Publication Date Title
CN104347418B (zh) Mos晶体管的形成方法
US20100052046A1 (en) Semiconductor structures formed on substrates and methods of manufacturing the same
WO2008047478A1 (fr) Procédé d&#39;évaluation d&#39;une tranche de semi-conducteur
KR20090038726A (ko) Soi웨이퍼 전기적 특성 측정장치
CN101800178B (zh) 一种铪硅铝氧氮高介电常数栅介质的制备方法
US7633305B2 (en) Method for evaluating semiconductor wafer and apparatus for evaluating semiconductor wafer
US20230317530A1 (en) Etching apparatus and method
TWI403719B (zh) 半導體基板之重金屬檢測方法
Pirro et al. Split-CV for pseudo-MOSFET characterization: Experimental setups and associated parameter extraction methods
WO2006001156A1 (ja) Soiウエーハの評価方法
Draper et al. Radiation response of a gate-all-around silicon nano-wire transistor
JP2009016766A (ja) Soiウェーハの評価方法
Uchida et al. Short-channel a-Si thin-film MOS transistors
JP4419712B2 (ja) Soiウエーハの評価方法
KR101045621B1 (ko) 정전척 및 상기 정전척을 이용한 기판의 바이어스 전압 측정방법
JP5003288B2 (ja) シリコンウェーハの評価方法およびシリコンウェーハの製造方法
Lee et al. A novel charge pumping technique with gate-induced drain leakage current
JP4640204B2 (ja) Soiウエーハの評価方法
Kamei et al. Comparative study of plasma-charging damage in high-k dielectric and p–n junction and their effects on off-state leakage current of metal–oxide–semiconductor field-effect transistors
Cristoloveanu et al. Asymmetrical irradiation effects in SIMOX MOSFETs
JP4379597B2 (ja) Soiウエーハの評価方法
JP2007042942A (ja) シリコンウェーハの品質評価方法およびシリコンウェーハの製造方法
KR20150127144A (ko) 금속 옥사이드 반도체 tft용 유전체 막들의 핀홀 평가 방법
JP4419711B2 (ja) Soiウエーハの評価方法
JP2006093597A (ja) 半導体ウェーハの評価方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application