KR20090035452A - 배선 기판 및 그 제조 방법 - Google Patents

배선 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20090035452A
KR20090035452A KR1020080097286A KR20080097286A KR20090035452A KR 20090035452 A KR20090035452 A KR 20090035452A KR 1020080097286 A KR1020080097286 A KR 1020080097286A KR 20080097286 A KR20080097286 A KR 20080097286A KR 20090035452 A KR20090035452 A KR 20090035452A
Authority
KR
South Korea
Prior art keywords
wiring
wiring board
reinforcing member
wiring member
manufacturing
Prior art date
Application number
KR1020080097286A
Other languages
English (en)
Inventor
요시타카 마츠시타
가즈히로 오시마
아키오 호리우치
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20090035452A publication Critical patent/KR20090035452A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09136—Means for correcting warpage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • H05K2201/10318—Surface mounted metallic pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

배선 보드는 배선 부재, 제 1 보강 부재 및 제 2 보강 부재를 갖고 있다. 배선 부재는 적층되어 있는 배선층 및 절연층을 가지고 있으며, 상기 배선층은 상기 배선 부재의 일 표면 상에 형성된 제 1 접속 전극 및 상기 배선 부재의 일 배면 상에 형성된 제 2 접속 전극을 구비하고 있다. 상기 제 2 접속 전극 상에는 핀(pin)이 형성되어 있다. 상기 제 2 보강 부재는 수지(resin)로 형성되어 있으며, 상기 배선 부재를 보강하고 있다. 상기 제 1 보강 부재는 상기 제 2 접속 전극 상에 상기 핀이 형성된 곳을 제외한 상기 배선 부재의 배면의 전면(全面)에 형성되어 있다.
보강 부재, 배선층, 절연층, 배선 부재, 접속 전극, 핀(pin), 수지

Description

배선 기판 및 그 제조 방법{WIRING B0ARD AND METHOD OF MANUFACTURING THE SAME}
본 발명은 배선 기판 및 그 배선 기판의 제조 방법에 관한 것이다. 더욱 구체적으로, 본 발명은 보강 부재가 배선층을 적층하여 형성된 배선 부재 및 지지체 상의 절연층 상에 제공되고 이후에 상기 지지체를 제거하는 배선 보드 및 상기 배선 보드의 제조 방법에 관한 것이다.
반도체 패키지에 사용되는 배선 보드에 있어서, 배선 기판의 밀도를 증가시키기 위해서, 코어(core) 기판의 상면 및 하면의 양면에 적층된 배선층 및 절연층을 갖는 빌드업(build-up) 배선 기판이 사용되고 있었다.
그러나, 반도체 칩의 고밀도화가 진행되고 있다. 빌드업 배선 기판에 대해서, 배선 패턴의 고밀도화 및 배선 기판의 박형화에 대한 요구 또한 있었다. 이상의 요구를 충족시키기 위해서, 특허 문헌 1에 기술된 빌드업 배선 기판(코어리스 기판, coreless board)이 개발되어 있다.
이 코어리스 기판에 있어서, 소정 개수의 배선층 및 절연층이 지지체 상에 적층되어 있으며, 나중에 상기 지지체는 제거된다. 따라서, 종래 기술의 빌드업 배선 기판과는 달리, 코어 기판이 존재하지 않고 또한 배선 기판의 박형화를 달성할 수 있었다. 또한, 배선층은 평탄한 지지체 상에 형성되어 있었다. 따라서, 제조 정밀도가 향상되었으며 또한 배선 패턴의 고밀도화도 달성할 수 있었다.
도 1a는 이상의 제조 방법에 의해서 제조된 배선 기판(반도체 패키지로서도 사용됨)의 일례를 나타내고 있다. 도 1a에 나타낸 배선 기판(100)은 배선층(102) 및 절연층(103)이 적층되어 배선 부재(101)를 형성하고 있으며, 배선 부재(101)의 상부에는 상부 전극 패드(107)가 형성되고 또한 배선 부재(101)의 하부에는 하부 전극 패드(108)가 형성된 구성을 가지고 있다. 또한, 상부 전극 패드(107)의 상부 상에는 솔더 범프(110)가 형성되어 있으며, 하부 전극 패드(108)는 배선 부재(101)의 하면 상에 형성된 솔더 레지스트(109)로부터 노출되어 있다.
지지체가 완전하게 제거된 배선 기판(100)에 있어서, 코어 기판은 존재하지 않는다. 따라서, 박형화에 대한 요구는 달성될 수 있었다. 그러나, 배선 기판 자체의 기계적인 강도는 낮았다. 따라서, 도 1b에 나타낸 바와 같이 외력이 가해지는 경우에 배선 기판(100)이 쉽게 변형된다고 하는 문제점이 있었다. 글래스 에폭시 수지(glass epoxy resin)를 사용하는 일반적인 배선 기판에 있어서, 배선 기판 상에, 밀봉 수지로 구성되는 프레임 형상의 보강 부재를 형성하고, 따라서 배선 기판의 기계적인 강도를 높이는 방법이 제안되었다. 더욱 구체적으로, 반도체 칩과 같은 전기 소자가 실장된 일측면에서 배선 기판의 주위를 따라서 프레임 형상의 보강 부재를 형성하고 있었다(특허 문헌 2 참조).
[특허 문헌 1] 일본국 특개 2000-323613 호 공보
[특허 문헌 2] 일본국 특개 2000-323613 호 공보
상술한 바와 같이 수지로 보강 부재를 형성하는 방법은 효율적인데, 그 이유는 상기 보강 부재가 금형(metal mold)에 의해서 용이하고 저렴하게 형성될 수 있기 때문이다. 종래 기술에서의 프레임 형상의 보강 부재에 있어서, 보강 부재가 배열 설치된 부분에 있어서의 기계적인 강도는 향상되어 있었다. 그러나, 중앙부에 형성되어 있는 개구에 외력이 가해지는 경우에는, 여전히 배선 기판 전체에 걸쳐서 변형이 발생한다고 하는 문제가 있었다.
본 발명의 예시적인 실시예는 보강 부재로서 수지를 사용하고 또한 기판의 변형을 확실하게 방지할 수 있는 배선 기판, 및 이 배선 기판을 제조하는 방법을 제공한다.
본 발명의 제 1 측면에 따르면, 배선 기판은,
배선 부재로서, 배선층 및 절연층을 가지고 있으며, 상기 배선층은 상기 배선 부재의 제 1 면 상에 형성된 제 1 접속 전극 및 상기 배선 부재의 제 2 면 상에 형성된 제 2 접속 전극을 구비하고 있는 배선 부재와,
상기 제 2 접속 전극 상에 형성된 외부 접속 단자, 및
수지로 형성되고 또한 상기 외부 접속 단자는 포함하고 상기 제 2 접속 전극은 제외한 상기 배선 부재의 상기 제 2 면 전체에 형성되는 제 1 보강 부재를 포함하는 것을 특징으로 하는 배선 기판이다.
또한, 본 발명의 다른 측면에 따르면, 배선 기판은,
배선 부재로서, 배선층 및 절연층을 가지고 있으며, 상기 배선층은 상기 배선 부재의 제 1 면 상에 형성된 제 1 접속 전극 및 상기 배선 부재의 제 2 면 상에 형성된 제 2 접속 전극을 구비하고 있는 배선 부재와,
상기 제 2 접속 전극 상에 형성된 외부 접속 단자, 및
수지로 형성되고 또한 상기 외부 접속 단자를 제외하고 상기 외부 접속 단자 및 상기 제 2 접속 전극의 접합 위치를 포함하는 상기 접속 부재의 상기 제 2 면 전체에 형성되는 제 1 보강 부재를 포함하는 보강 부재이다.
또한, 본 발명에 있어서, 상기 제 2 면 상에 전자 부품을 배열 설치하고 상기 제 1 보강 부재로 밀봉한 구조를 채택할 수도 있다.
또한, 본 발명에 있어서, 상기 제 1 면 상에 수지제의 제 2 보강 부재가 상기 제 1 접속 전극을 제외하고 형성된 구조를 채택할 수도 있다.
본 발명의 다른 측면에 따르면, 배선 기판의 제조 방법은,
배선 부재로서, 배선층 및 절연층을 가지고 있으며, 상기 배선층은 상기 배선 부재의 제 1 면 상에 형성된 제 1 접속 전극 및 상기 배선 부재의 제 2 면 상에 형성된 제 2 접속 전극을 구비하고 있는 배선 부재를 형성하는 공정과,
상기 제 2 접속 전극 상에 외부 접속 단자를 형성하는 공정, 및
상기 외부 접속 단자를 제외한 상기 외부 접속 단자 및 상기 제 2 접속 전극의 접합 위치를 포함하는 상기 배선 부재의 상기 제 2 면 전체에 수지를 성형하여 제 1 보강 부재를 형성하는 공정을 포함하는 것을 특징으로 하는 배선 기판의 제조 방법이다.
본 발명의 다른 측면에 따르면, 배선 기판의 제조 방법은,
배선 부재로서, 배선층 및 절연층을 가지고 있으며, 상기 배선층은 상기 배선 부재의 제 1 면 상에 형성된 제 1 접속 전극 및 상기 배선 부재의 제 2 면 상에 형성된 제 2 접속 전극을 구비하고 있는 배선 부재를 형성하는 공정과,
상기 제 2 접속 전극을 제외한 상기 배선 부재의 상기 제 2 면 전체에 수지를 성형하여 제 1 보강 부재를 형성하는 공정, 및
상기 제 1 보강 부재를 형성한 이후에 상기 제 2 접속 전극 상에 외부 접속 단자를 형성하는 공정을 포함하는 것을 특징으로 하는 배선 기판의 제조 방법이다.
또한, 본 발명에 있어서, 상기 배선 부재의 상기 제 2 면 상에 전자 부품을 배열 설치하고, 이 때 상기 전자 부품은 상기 제 1 보강 부재를 성형할 때 상기 제 1 보강 부재와 함께 밀봉되는 공정을 더 제공할 수도 있다.
또한, 본 발명에 있어서, 상기 제 1 보강 부재를 성형할 때, 상기 제 1 접속 전극을 제외한 상기 제 1 면 상에 제 2 보강 부재를 동시에 성형할 수도 있다.
또한, 본 발명에 있어서, 상기 제 1 보강 부재를 형성한 이후에 배선 기판을 얻기 위해서 상기 제 1 보강 부재와 함께 상기 배선 부재를 절단하는 공정을 더 제공할 수도 있다.
또한, 본 발명에 있어서, 상기 배선 부재의 형상보다 더 큰 형상의 상기 제 1 보강 부재를 형성할 수도 있으며, 또한 상기 제 1 보강 부재를 형성한 이후에 배선 기판을 얻기 위해서 상기 제 1 보강 부재를 절단하는 공정을 더 제공할 수도 있 다.
본 발명에 따르면, 상기 제 1 보강 부재는 상기 배선 부재의 상기 제 2 면의 거의 전체에 걸쳐서 성형된다. 따라서, 종래 기술의 프레임 형상의 보강 부재와 대비하였을 때, 배선 부재의 거의 전체면에 걸친 변형의 발생을 더욱 확실하게 방지할 수 있다. 따라서, 배선 기판의 신뢰성을 향상시킬 수 있다.
또한, 상기 제 1 보강 부재가 상기 배선 기판의 상기 제 2 면의 거의 전체에 걸쳐서 형성되는 경우에, 상기 제 2 면의 상기 제 2 접속 전극 상에 배열 설치되는 단자를 포함하도록 형성된다. 따라서, 상기 제 1 보강 부재를 통한 상기 단자의 유지도 가능하게 된다.
기타 특징 및 장점은 이하의 발명의 상세한 설명과, 첨부 도면, 및 특허청구범위로부터 더욱 명확해질 것이다.
다음으로, 도면을 참조하여 본 발명을 실시하기 위한 최상의 형태에 대해서 설명한다.
도 2는 본 발명의 제 1 실시예에 따른 배선 기판(1A)을 모식적으로 도시한 도면이다. 본 실시예에 따른 배선 기판(1A)은, 대략적으로, 배선 부재(30), 제 1 보강 부재(50), 및 제 2 보강 부재(51)로 구성되어 있다. 배선 부재(30)는, 이하에서 더욱 상세하게 설명하는 바와 같이, 배선 기판(1A)을 제조하기 위한 공정에서, 절연층 및 배선층이 적층된 구성을 가지고 있다(도 5c 참조).
배선 부재(30)의 표면(30a) 상에는, 제 1 접속 단자(C1)가 되는 제 1 배선층(18)[발명의 상세한 설명에 있어서, 접속 패드(18)로도 참조됨]에 접속된 솔더 범프(29)가 배치되어 있다. 또한, 배선 부재(30)의 배면(背面)에는 솔더 레지스트(22)가 형성되어 있으며, 솔더 레지스트(22) 상에는 개구부(22X)가 배열 설치되어 있다. 개구부(22X) 내에는 제 2 접속 단자(C2)가 되는 제 4 배선층(18c)(제 2 접속 전극)이 위치하고 있다.
제 4 배선층(18c)에는, 솔더(45)를 사용하여 핀(40)이 접합되어 있다. 핀(40)은 배선 기판(1A)의 외부 접속 단자로서 기능한다.
제 1 및 제 2 보강 부재(50, 51)는 배선 부재(30)의 보강 부재(보강재, stiffener)로서 기능한다. 제 1 및 제 2 보강 부재(50, 51)는, 후술하는 바와 같이, 금형(19A)(metal mold)을 사용하여 성형된다. 또한, 제 1 및 제 2 보강 부재(50, 51)를 형성하기 위한 성형용 수지로서는, 플라스틱 패키지 재료인 에폭시계 수지(예를 들면, 반도체 장치의 밀봉재로서 사용되는 에폭시 수지)를 적용할 수 있다. 이 경우에, 실리카(silica) 등의 필러(filler)의 함유량을 조정함으로써, 제 1 및 제 2 보강 부재(50, 51)의 강도를 조정할 수 있다. 필러의 함유량으로서는, 예를 들면 85 ~ 90 wt%가 되는 것이 바람직하다.
배선 부재(30)의 표면(30a)(제 1 면) 상에는 제 2 보강 부재(51)가 형성된다. 제 2 보강 부재(51)는 그 중앙부에 개구부(51X)를 가지고 있다.
접속 패드(18)(제 1 접속 전극)는 개구부(51X) 내에 위치하도록 구성되어 있다. 개구부(51X) 상에는, 도면에서 일점 쇄선으로 나타내고 있는 바와 같이, 반도 체 칩과 같은 전자 소자(12)가 실장된다. 전자 소자(12)를 접속 패드(18)[솔더 범프(29)]에 접속시키기 위해서, 제 2 보강 부재(51) 상에 개구부(51X)가 형성되어 있다.
이 경우, 제 2 보강 부재(51)의 배선 부재(30)의 표면(30a)로부터의 높이와, 배선 부재(30)에 실장된 상태에 있어서의 전자 소자(12)의 배면의 배선 부재(30)의 표면(30a)로부터의 높이를 동일하게 설정하는 구성도 가능하다. 이 구성에 의하면, 전자 소자(12)의 배면은 제 2 보강 부재(51)의 표면과 동일한 수준에 있게 된다. 예를 들면, 배선 부재(30)의 표면(30a)으로부터의 제 2 보강 부재(51)의 높이는 1 mm이고, 배선 부재(30)의 높이는 0.7 mm이며, 배선 부재(30)의 배면(30b)으로부터의 제 1 보강 부재(50)의 높이는 0.3 mm이다. 전자 소자(12) 냉각용 방열 핀(fin)을 배열 설치할 필요가 있다면, 방열 핀과 전자 소자(12)의 열적인 접속을 용이하게 수행할 수 있도록 할 수도 있다.
한편, 배선 부재(30)의 배면(30b)(제 2 면)에는, 제 1 보강 부재(50)가 형성되어 있다. 제 1 보강 부재(50)는 배선 부재(30)의 배면(30b)의 전면(全面)에 형성되어 있다. 특히, 본 실시예에서는 제 1 보강 부재(50)는 개구부(22X) 내에 배치되어 있다. 따라서, 제 1 보강 부재(50)는, 배면(30b) 상에 형성되어 제 4 배선층(18c) 및 핀(pin)(40)의 접합 위치도 포함하도록 형성되어 있다.
이하, 상술한 구성을 갖는 배선 기판(1A)의 기계적 강도에 대해서 살펴보기로 한다.
배선 부재(30)의 표면(30a) 상에는, 제 2 보강 부재(51)가 형성되어 있다. 이에 따라, 배선 부재(30)의 기계적인 강도를 향상시킬 수 있다. 그러나, 상술한 바와 같이, 전자 소자(12)를 실장하기 위해서는, 제 2 보강 부재(51) 상에 개구부(51X)를 반드시 형성해야 할 필요가 있다. 따라서, 단순히 배선 부재(30)의 표면(30a) 상에만 제 2 보강 부재(51)를 배열 설치한 보강 구조에서는, 제 2 보강 부재(51) 내의 기계적 강도가 약해지므로 충분한 강도를 얻을 수가 없게 된다.
따라서, 본 실시예는, 배선 부재(30)의 배면(30b)의 전면에 제 1 보강 부재(50)를 형성한 구성을 채택하였다. 이와 같이, 제 1 보강 부재(50) 및 제 2 보강 부재(51) 사이에 배선 부재(30)가 끼워지도록 형성함으로써, 배선 기판(1A)의 기계적 강도를 증가시킬 수 있다.
이 경우, 제 1 보강 부재(50) 및 제 2 보강 부재(51)의 두께는, 배선 부재(30) 상에 발생되는 휘어짐의 정도에 따라서 적절하게 설정할 수 있다. 예를 들면, 제 1 보강 부재(50) 및 제 2 보강 부재(51)의 두께를 동일한 두께로 하는 것도 가능하다.
또한, 제 1 보강 부재(50)는 제 2 보강 부재(51) 상에 형성된 개구부(51X)와 대향하는 위치에도 형성된다. 따라서, 배선 부재(30)의 개구부(51X)와 대향하는 위치에서의 기계적 강도는 제 1 보강 부재(50)에 의해 더욱 더 높일 수 있다. 이에 따라, 배선 부재(30)는 그 전체 부품에 걸쳐 기계적 강도가 증가하게 된다. 따라서 외력의 인가에 의한 배선 기판(1A)의 변형 발생을 방지할 수 있다.
또한, 본 실시예에서는 제 1 보강 부재(50)는 솔더 레지스트(22) 내에도 삽입되므로, 핀(40)과 제 4 배선층(18c)의 접합 위치 또한 제 1 보강 부재(50)로 덮 혀진다. 이 때문에, 핀(40)과 제 4 배선층(18c)의 접합 위치 또한 제 1 보강 부재(50)에 의해 보강되므로, 핀(40)과 제 4 배선층(18c)의 접합 강도를 높일 수 있다.
다음으로, 상술한 배선 기판(1A)의 제조 방법에 대해서 설명하기로 한다. 도 3a ~ 도 7c는, 본 발명의 제 1 실시예의 배선 기판(1A)의 제조 방법을 설명하기 위한 도면이다.
배선 기판(1A)을 제조하기 위해서는, 먼저 도 3a에 나타낸 바와 같이, 지지체(10)를 준비한다. 본 실시예에 있어서, 지지체(10)로서는 동박(銅薄, copper foil)이 사용되었다. 동박의 두께는, 예를 들면, 35 내지 100 ㎛이다. 도 3b에 나타낸 바와 같이, 지지체(10) 상에는 레지스트막(16)이 형성되어 있다. 레지스트막(16)으로서는, 예를 들면, 드라이막(dry film)을 사용할 수 있다.
다음으로, 레지스트막(16)에 대하여 패터닝 처리를 행하고, 도 3c에 나타낸 바와 같이, 소정의 부분(후술하는 접속 패드(18)의 형성 위치에 대응하는 위치)에 개구부(16X)를 형성한다. 또한, 드라이 필름 모양의 레지스트막(16) 상에 미리 개구부(16X)를 형성해 두고, 이 개구부(16X)가 형성된 레지스트막(16)을 지지체(10)에 배열 설치해도 된다.
다음으로, 도 4a에 나타낸 바와 같이, 지지체(10)를 도금 급전층으로 사용하는 전해 도금에 의해, 지지체(10) 상에 제 1 배선층으로 기능하는 접속 패드(18)를 형성한다. 접속 패드(18)는, 레지스트막(16)에 형성된 개구부(16X) 내에 배열 설치되며 또한 패드 표면 도금층(25)과 패드 본체(26)로 구성되어 있다.
패드 표면 도금층(25)은, Au막, Pd막, Ni막이 배열 설치된 구조를 갖고 있다. 따라서, 접속 패드(18)를 형성하기 위해서는, 먼저 Au막, Pd막, Ni막을 순차적으로 도금함으로써 패드 표면 도금층(25)을 형성하고, 계속해서 이 패드 표면 도금층(25) 상에 Cu로 구성되는 패드 본체(26)를 도금에 의해 형성한다.
이와 같이 접속 패드(18)가 형성되면, 이후에, 도 4b에 나타낸 바와 같이, 레지스트막(16)을 제거한다. 접속 패드(18)는 전자 소자(12)에 접속되어지는 제 1 접속 단자(C1)로서 기능한다.
계속해서, 도 4c에 나타낸 바와 같이, 지지체(10)에 접속 패드(18)를 덮는 제 1 절연층(20)을 형성한다. 제 1 절연층(20)의 재료로서는, 에폭시계 수지 또는 폴리이미드계 수지와 같은 수지 재료가 사용된다. 제 1 절연층(20)의 형성 방법의 일례로서는, 지지체(10)에 수지 필름을 적층(laminate)한 후에, 수지 필름을 가압하면서 130 ~ 150 ℃의 온도에서 열처리하여 경화시킴으로써 제 1 절연층(20)을 얻을 수 있다.
이어서, 도 4d에 나타낸 바와 같이, 지지체(10) 상에 형성된 제 1 절연층(20) 상에, 접속 패드(18)가 노출되도록, 레이저 가공법 등을 사용하여 제 1 비아 홀(20X)을 형성한다. 제 1 절연층(20)은, 감광성 수지막을 포토 리소그래피에 의해 패터닝하여 형성하거나, 스크린 인쇄에 의해 개구부를 구비하는 수지막을 패터닝하는 방법을 사용하여 형성할 수도 있다.
계속해서, 도 4e에 나타낸 바와 같이, 지지체(10)에 제 1 비아홀(20X)을 통해서 (제 1 배선층을 구성하는) 접속 패드(18)에 접속되는 제 2 배선층(18a)을 형 성한다. 제 2 배선층(18a)은 Cu(구리, copper)로 구성되며, 제 1 절연층(20) 상에 형성된다. 제 2 배선층(18a)은, 예를 들면, 세미 애디티브법(semiadditive method)에 의해 형성된다.
이하, 상세하게 설명하기로 한다. 먼저, 무전해 도금 또는 스퍼터링법에 의해, 제 1 비아홀(20X) 내 및 제 1 절연층(20) 상에 Cu 시드층(seed layer)(도시 생략)을 형성한 후에, 제 2 배선층(18a)에 대응하는 개구부를 포함하는 레지스트막(도시 생략)을 형성한다. 이어서, Cu 시드층을 도금 급전층으로 사용하는 전해 도금에 의해, 레지스트막의 개구부 상에 Cu층 패턴(도시 생략)을 형성한다.
계속해서, 레지스트막을 제거한 후에, Cu층 패턴을 마스크(mask)로 하여 Cu시드층을 에칭한다. 따라서, 제 2 배선층(18a)이 얻어진다. 또한, 제 2 배선층(18a)의 형성 방법으로서는, 상술한 세미 애디티브법 이외에 서브트랙티브법(subtractive method) 등의 다양한 배선 형성 방법을 채택할 수 있다.
다음으로, 도 5a에 나타내는 바와 같이, 동일한 공정을 반복한다. 이에 따라, 제 2 배선층(18a)을 덮는 제 2 절연층(20a)이 지지체(10) 상에 형성되고 또한 이후에 제 2 배선층(18a) 상에 배열 설치된 제 2 절연층(20a)의 일부에 제 2 비아 홀(20Y)이 형성된다. 또한,제 2 비아 홀(20Y)을 통해서 지지체(10)의 제 2 절연층(20a) 상에는 제 2 배선층(18a)에 접속되어질 제 3 배선층(18b)이 형성된다.
또한, 제 3 배선층(18b)을 덮는 제 3 절연층(20b)이 지지체(10) 상에 형성되고 또한 이후에 제 3 배선층(18b) 상에 배열 설치된 제 3 절연층(20b)의 일부에 제 3 비아 홀(20Z)이 형성된다. 또한, 지지체(10)의 제 3 절연층(20b) 상에는 제 3 비아 홀(20Z)을 통해서 제 3 배선층(18b)에 접속되어질 제 4 배선층(18c)이 형성된다.
계속하여, 지지체(10)의 제 4 배선층(18c) 상에는 개구부(22X)가 배열 설치된 솔더 레지스트막(22)이 형성된다. 이에 따라, 제 4 배선층(18c)은 솔더 레지스트막(22)의 개구부(22X) 내로 노출되어 제 2 접속 단자(C2)로서 기능하게 된다.
또한, 후술하는 바와 같이, 배선 부재(30)의 제 4 배선층(18c)이 형성되는 쪽의 측면에는 제 1 보강 부재(50)가 형성된다. 제 1 보강 부재(50)는 솔더 레지스트(22)로서 기능한다. 따라서, 솔더 레지스트(22)의 형성을 생략할 수도 있다.
또한, 필요에 따라, 솔더 레지스트 막(22)의 개구부(22X) 내의 제 4 배선층(18c) 상에 Ni/Au 도금층과 같은 컨택트층을 형성할 수도 있다.
이와 같이 하여, 지지체(10)상의 접속 패드(18)[제 1 접속 단자(C1)] 상에 소정의 빌드업 배선층이 형성된다. 상술한 실시예에서는, 4 네개의 빌드업 배선층[(제 1 ~ 제 4 배선층(18 ~ 18c)]을 형성하였지만, n 층(n은 1 이상의 정수)의 빌드업 배선층(들)을 형성할 수도 있다.
다음으로, 도 5b에 나타낸 바와 같이 지지체(10)를 제거한다. 지지체(10)는 염화 제 2 철 수용액, 염화 제 2 구리 수용액 또는 과황산 암모니아 수용액 등을 사용한 습식 에칭에 의해 제거될 수 있다. 이 경우, 접속 패드(18)는 최표면 상에 형성된 패드 표면 도금층(25)이 형성되어 있다. 따라서, 제 1 배선층(18) 및 제 1 절연층(20)에 대하여, 지지체(10)를 선택적으로 에칭 및 제거할 수 있다. 이에 따라, 제 1 접속 단자(C1)로서 기능하는 접속 패드(18)는 제 1 절연층(20)으로부터 노출되고, 따라서 배선층(18, 18a, 18b, 18c) 및 절연층(20, 20a, 20b)이 적층(stack)된 구조를 갖는 배선 부재(30)가 형성된다.
다음으로, 본 실시예에서는, 도 5c에 나타낸 바와 같이, 접속 패드(18) 상에 솔더 범프(29)(접합 금속)를 형성한다. 솔더 범프(29)는 제 1 절연층(20)로부터 노출된 접속 패드(18)에 솔더(solder)를 인쇄(print)하고, 또한 솔더가 인쇄된 배선 부재(30)를 리플로 노(reflow furnace)에 장착하여 리플로 처리하는 것에 의해서 얻어진다. 솔더 범프(29)는 후술하는 배선 부재(30) 상에 보강 부재(50, 51)가 배열 설치된 이후에 형성할 수도 있다.
계속해서, 제 4 배선층(18c)에 솔더(45)를 사용하여 핀(40)을 접합한다. 이에 따라, 도 6a에 나타낸 접속 패드(18) 상에 솔더 범프(29)가 배열 설치되는 동시에, 제 4 배선층(18c) 상에 핀(40)이 배열 설치된 배선 부재(30)가 형성된다. 지지체(10)가 복수 캐버티(multicavity)인 경우에는, 도 5b 또는 도 5c에 나타낸 공정을 종료한 후에, 개개의 배선 기판(1A)에 대응하는 영역에서, 배선 부재(30)를 절단(다이싱, dicing) 하고, 이에 따라 배선 기판(1A)을 개편화하는 공정이 추가된다.
도 6a는 배선 부재(30)를 간단하게 나타낸 도면이다. 도 6a 이후의 각 도면에 있어서는, 도시의 편의상, 배선 부재(30)는 도 6a에서와 같이 간단하게 나타내는 것으로 한다.
계속해서, 도 6a에 나타낸 배선 부재(30)에 대하여, 제 1 보강 부재(50) 및 제 2 보강 부재(51)를 성형하는 공정이 실시된다. 제 1 및 제 2 보강 부재(50, 51)를 성형하기 위해서는, 도 6b에 나타낸 바와 같이, 배선 부재(30)를 금형(19A)(metal mold)에 장착한다.
금형(19A)은, 상형(19a)과 하형(19b)으로 구성되어 있다. 상형(19a)과 하형(19b)의 내측 상에는 성형하려고 하는 제 1 및 제 2 보강 부재(50, 51)의 형상에 대응하는 캐버티(19g, 19h)가 형성되어 있다. 또한, 상형(19a)및 하형(19b)이 있는 소정 위치에는 댐부(19d)(dam portion)가 형성되는 동시에, 하형(19b) 상에는 배선 부재(30)의 배면(30b) 상에 설치된 핀(40)을 삽입하기 위한 핀 삽입 오목부(19e)가 형성되어 있다.
또한, 상형(19a)및 하형(19b)의 내벽(캐버티(19g, 19h)의 내벽) 상에는, 릴리스 필름(62)(release film)이 배열 설치되어 있다. 릴리스 필름(62)은 상형(19a)및 하형(19b)의 내벽에 몰드 수지(60)가 직접적으로 접촉하는 것을 방지하기 위해서 배열 설치되어 있다.
릴리스 필름(62)으로는, 성형용 금형의 가열 온도에 견딜 수 있는 내열성을 갖는 것으로서, 상형(19a)및 하형(19b)의 내벽으로부터 용이하게 박리될 수 있는 것이며, 또한, 캐버티(19g, 19h)의 형상에 일치하여 용이하게 변형될 수 있는 유연성 및 확장성을 갖는 재질이 선정된다. 더욱 구체적으로는, 릴리스 필름(62)으로서는, 예를 들면, PTFE, ETFE, PET, FEP 필름, 불소 함침 글래스 클로스(fluorine impregnating glass cloth), 폴리프로필렌 필름, 폴리 염화 비닐리딘 등을 사용할 수 있다. 릴리스 필름(62)은, 금형(19A)에 자동적으로 공급되는 구성을 가질 수도 있다.
배선 부재(30)가 금형(19A)에 장착된 상태에서, 댐부(19d)는 배선 부재(30)의 표면(30a) 및 배면(30b)의 소정 위치 상에서 접촉한다. 핀(40)은 릴리스 필름(62)을 뚫고, 따라서 핀 삽입용 오목부(19e)의 내부에 삽입된다.
본 실시예에서는 댐부(19d)는 배선 부재(30)의 표면(30a) 및 배면(30b)과 접촉하고 있다. 따라서 금형(19A)으로부터 측면(30c)이 노출되어 있다. 또한, 댐부(19d)의 일부는 솔더 범프(29)를 둘러 싸도록 배열 설치되어 있다. 따라서, 솔더 범프(29)는 몰드 수지(60)에 의해 밀봉되는 것이 방지되어 있다.
또한, 핀(40)은 릴리스 필름(62)을 뚫고, 따라서 핀 삽입용 오목부(19e) 내로 삽입된다. 하지만, 릴리스 필름(62)은 핀(40)과 밀착한 상태를 유지하고 있다. 따라서, 몰드 수지(60)가 핀 삽입용 오목부(19e) 내로 삽입되는 것을 방비할 수 있다. 또한, 도면 중의 우측 끝에서의 배선 부재(30)와 금형(19A) 사이에는, 캐버티(19g, 19h) 내에 몰드 수지(60)를 주입하기 위한 수지 주입구(19c)가 형성된다.
배선 부재(30)가 금형(19A)에 장착되면, 도 6c에 나타낸 바와 같이, 수지 공급 장치(도시하지 않음)로부터 금형(19A) 내로 수지 주입구(19c)를 거쳐서 몰드 수지(60)가 주입된다.
상술한 바와 같이, 상형(19a)에는 솔더 범프(29)가 형성된 영역을 둘러싸도록 몰드 수지(60)의 진행을 차단하기 위한 댐부(19d)가 배열 설치되어 있다. 따라서, 몰드 수지(60)와 함께 솔더 범프(29)가 밀봉되지는 않는다. 이에 따라, 배선 부재(30)의 표면(30A) 상에는, 솔더 범프(29)를 둘러싸는 개구부(51X)를 갖는 제 2 보강 부재(51)가 성형된다.
반면, 하형(19b)에 형성된 댐부(19d)는, 배선 부재(30)의 외주에서 배면(30b)과 접촉하고 있다. 따라서, 수지 주입구(19c)로부터 주입되는 몰드 수지(60)는, 배선 부재(30)의 배면(30b) 전체에 공급된다. 따라서, 제 1 보강 부재(50)는, 제 2 접속 단자(C2)의 핀(40)으로의 접합 위치를 포함하여 배면(30b)의 전면을 덮도록 성형된다.
도 7a는, 금형(19A) 내에서 제 1 보강 부재(50) 및 제 2 보강 부재(51)가 성형된 상태를 나타내고 있다. 제 1 및 제 2 보강 부재(50, 51)가 성형되면, 보강 부재(50, 51)가 성형된 배선 부재(30)는 금형(19A)로부터 이형된다. 도 7b는, 금형(19A)으로부터 꺼내어진 배선 부재(30)를 나타내고 있다. 계속해서, 배선 기판(1A)의 형상에 대응하는 소정 절단 위치(도면에서 A1 - A2로 나타냄)에서 배선 부재(30) 및 보강 부재(50, 51)의 절단 공정을 행한다. 이에 따라, 도 7c에 나타낸 배선 기판(1A)이 제조된다.
상술한 바와 같이 본 실시예에 따른 제조 방법에 의하면, 제 1 및 제 2 보강 부재(50, 51)는 동시에 성형될 수 있다. 따라서, 상술한 바와 같이 기계적인 강도가 향상된 배선 기판(1A)을 용이하게 제조할 수 있게 된다. 또한, 핀(40)을 구비하고 있는 배선 부재(30)에 있어서, 하형(19b) 상에 핀 삽입용 오목부(19e)를 형성하고, 릴리스 필름(62)을 배열 설치한 후, 이어서 수지 성형 처리를 수행한다. 따라서, 핀 삽입용 오목부(19e)에 몰드 수지(60)가 삽입되는 것을 방지할 수 있으므로, 핀 삽입용 오목부(19e)를 세정하는 것과 같은 메인터넌스가 불필요해진다. 또한, 제 1 및 제 2 보강 부재(50, 51)의 성형시에 핀(40)에 몰드 수지(60)가 부착되 는 것을 방지할 수 있다.
다음으로, 본 발명의 제 2 실시예에 따른 배선 기판 및 그 제조 방법에 관하여 설명하기로 한다. 도 8a는 제 2 실시예에 따른 배선 기판(1B)의 단면도이며, 도 9는 상기 배선 기판(1B)의 제조 방법을 설명하기 위한 도면이다. 또한, 이하의 설명에 사용하는 도 8a ~ 도 29b에 나타낸 구성에 있어서, 도 2 내지 도 7c에 나타낸 구성(제 1 실시예에 따른 구성)에 대응하는 구성에 대해서는, 동일한 도면 부호를 첨부하고, 그 설명을 생략하기로 한다.
제 2 실시예에 따른 배선 기판(1B)의 기본 구성은, 도 2 내지 도 7c를 참조하여 설명한 제 1 실시예에 따른 배선 기판(1A)과 거의 동일하다. 그러나, 본 실시예에 따른 배선 기판(1B)은, 배선 부재(32)의 배면(30b)에 전자 부품을 배열 설치하는 동시에, 제 1 보강 부재(50)와 함께 밀봉한 것을 특징으로 하고 있다.
본 실시예에서는, 전자 부품으로서 칩 커패시터(70)를 사용한 예를 설명하기로 한다. 전자 부품은 칩 커패시터에 한정되는 것은 아니고, 저항(resistor)이나 인덕터(inductor) 등의 다른 전자 부품을 배열 설치하는 것도 가능하다.
칩 커패시터(70)는, 솔더(45)를 사용하여 제 4 배선층(18c)에 접합되어 있다. 또한, 본 실시예에 있어서도 제 1 보강 부재(50)는 전체 배면(30b)에 걸쳐서 성형되어 있다. 그러나, 성형된 상태에 있어서, 칩 커패시터(70)는 제 1 보강 부재(50) 내에 매립되어 있다. 이 구성에 의해서, 칩 커패시터(70)로부터의 절연성이 향상되고, 소위 칩 내장 기판(chip integrated board)의 신뢰성을 높일 수 있다.
상기 구성을 갖는 제 2 실시예에 따른 배선 기판(1B)을 제조하기 위해서는, 도 9a에 나타낸 바와 같이, 미리 칩 커패시터(70)를 배선 부재(32)의 배면(30b)에 솔더(45)를 사용하여 배열 설치하여 둔다. 칩 커패시터(70)는 소형의 칩 모양의 부품이다. 칩 커패시터(70)를 배선 부재(32)의 배면(30b) 상에 배열 설치하는 경우에라도, 배면(30b)으로부터 크게 돌출하지는 않는다.
도 9b는, 칩 커패시터(70)를 갖는 배선 부재(32)를 금형(19A)에 장착한 상태를 나타내고 있다. 이 상태에서, 칩 커패시터(70)는 하측의 캐버티(19h)의 내부에 위치하고 있으며, 이 캐버티(19h)의 내벽과 칩 커패시터(70) 사이에는 틈(gap)이 형성되어 있다.
이와 같이, 배선 부재(32)가 금형(19A)에 장착되면, 도 6c 및 도 7을 참조하여 설명한 바와 같이, 몰드 수지(60)를 금형(19A) 내로 주입하는 공정이 실시되어, 제 1 및 제 2 보강 부재(50, 51)가 성형된다. 이에 따라 도 8a에 나타낸 배선 기판(1B)이 제조된다. 이와 같이, 배선 부재(32) 상에 칩 커패시터(70)를 배열 설치한 구성에 있어서, 제 1 실시예에서와 동일한 성형 방법으로 배선 기판(1B)을 제조할 수 있다.
또한, 칩 커패시터(70)를 배열 설치하는 위치는 배선 부재(32)의 배면(32b)에 한정되지 않고, 도 8b에 나타낸 바와 같이, 배선 부재(32)의 표면(30a) 상에 배치하는 것도 가능하다. 이 구성의 배선 기판을 제조하기 위해서는, 도 9c에 나타낸 바와 같이, 미리 배선 부재(32)의 표면/배면(30a, 30b)의 배선층이 있는 소정 위치에 칩 커패시터(70)를 배열 설치해 두는 것이 바람직하다. 이후에, 도 9d에 나타낸 바와 같이, 금형(19A)에 칩 커패시터(70)를 구비한 배선 부재(32)를 장착하고, 칩 커패시터(70)를 덮도록(밀봉하도록) 제 1 및 제 2 보강 부재(50, 51)를 성형한다.
]다음으로, 본 발명의 제 3 실시예에 따른 배선 기판 및 그 제조 방법에 관하여 설명하기로 한다. 도 10은 제 3 실시예에 따른 배선 기판(1C)의 단면도이며, 도 11 및 도 12은 그 제조 방법을 설명하기 위한 도면이다.
제 3 실시예에 따른 배선 기판(1C)도, 기본 구성은 도 2 내지 도 7c를 참조하여 설명한 제 1 실시예에 따른 배선 기판(1A)과 동일하다. 그러나, 본 실시예에 따른 배선 기판(1C)은, 배선 부재(30)의 측면(30c)과 대향하는 위치에 제 3 보강 부재(52)를 설치한 것을 특징으로 하고 있다.
상술한 제 1 및 제 2 실시예에 따른 배선 기판(1A, 1A)은, 배선 부재(30, 32)의 표면(30a) 상에 제 2 보강 부재(51)가 형성되고, 배면(30b) 상에 제 1 보강 부재(50)가 형성되고, 측면(30c)은 노출한 구성을 가지고 있었다. 그러나, 제 1 보강 부재(50) 및 제 2 보강 부재(51)를 분리한 구성에서, 더욱 강한 기계적 강도가 요구되는 경우에 충분한 강도를 구현할 수 없을 가능성도 있었다.
반면, 본 실시예에 따른 배선 기판(1C)은, 배선 부재(30)의 측면(30c) 상에도 제 3 보강 부재(52)를 형성하고, 제 1 보강 부재(50) 및 제 2 보강 부재(51)를 제 3 보강 부재(52)를 통해 일체로 접속한 구성을 가지고 있다. 이에 따라 배선 부재(30)는 개구부(51X)과 대향하는 영역을 제외하고 제 1 ~ 제 3 보강 부재(50 ~ 52)와 함께 밀동되어 있다. 따라서, 배선 기판(1C)의 기계적 강도를 더욱 증가시 킬 수 있다.
계속하여, 상기 구성을 갖는 제 3 실시예에 따른 배선 기판(1C)의 제조 방법에 관하여 설명하기로 한다. 배선 부재(30)의 제조 공정(도 3a ~ 도 5c에 나타낸 공정)은 제 1 실시예와 동일하다. 이하의 설명에서는, 배선 부재(30)에 대하여 제 1 ~ 제 3 보강 부재(50 ~ 52)을 성형하는 공정에 대해서만 설명하기로 한다.
도 11a는, 배선 부재(30)를 금형(19B)에 장착한 상태를 나타내고 있다. 본 실시예에서 사용하는 금형(19B)은, 도 6b에 나타낸 금형(19A)과는 다르게, 캐버티(19g, 19h) 내에 배선 부재(30)를 완전하게 수용되도록 구성되어 있다. 더욱 구체적으로, 본 실시예는 배선 부재(30)가 금형(19B)에 장착된 상태에서, 배선 부재(30)의 측면(30c)이 금형(19B)의 외부로 노출된 구성을 특징으로 하고 있다.
이렇게 하여, 배선 부재(30)가 금형(19B)에 장착되면, 도 11b에 나타낸 바와 같이, 수지 주입구(19c)로부터 몰드 수지(60)가 금형(19B) 내로 주입된다. 이에 따라, 도 12a에 나타낸 바와 같이, 배선 부재(30)의 표면(30a)과 대향하는 위치에는 제 2 보강 부재(51)가 형성되고, 배면(30b)과 대향하는 위치에는 제 1 보강 부재(50)가 형성되며, 더욱이 측면(30c)과 대향하는 위치에는 제 3 보강 부재(52)가 형성된다. 계속해서, 도 12b에 나타낸 바와 같이, 금형(19B)으로부터 보강 부재(50, 51, 52)가 형성된 배선 부재(30)를 꺼내어, 배선 기판(1C)의 형상에 대응하는 소정 절단 위치(도면에서 A1 - A2로 나타냄)에서 보강 부재에 대한 절단 공정을 행한다. 이에 따라서, 배선 기판(1C)이 제조된다.
다음으로, 본 발명의 제 4 실시예에 따른 배선 기판 및 그 제조 방법에 관하 여 설명하기로 한다. 도 13은 제 4 실시예에 따른 배선 기판(1D)의 단면도이며, 도 14는 상기 배선 기판(1D)의 제조 방법을 설명하기 위한 도면이다.
제 4 실시예에 따른 배선 기판(1D)의 기본 구성은, 도 8a를 참조하여 설명한 제 2 실시예에 따른 배선 기판(1B)과 동일하다. 그러나, 본 실시예에 따른 배선 기판(1D)은, 배선 부재(32)의 측면(30c) 상에 제 3 보강 부재(52)를 설치한 것을 특징으로 하고 있다. 이와 같이, 배선 부재(32) 상에 칩 커패시터(70)가 배열 설치된 배선 기판(1D)에 있어서, 측면(30c) 상에 제 3 보강 부재(52)를 배열 설치하는 것이 가능해지며, 따라서 기계적인 강도를 증가시킬 수 있다.
또한, 상술한 각 배선 기판(1A ~ 1D)은, 모두 배면(30b)과 대향하는 위치의 전면(全面)에 제 1 보강 부재(50)가 형성되어 있다. 따라서, 개구부(51X)와 대향하는 위치에서의 강도가 증가하고 되고, 또한 제 4 배선층(18c)과 핀(40)이 서로 접합된 접합 위치는 제 1 실시예에 따른 배선 기판(1A)과 동일하게 보강되어 있다.
다음으로, 본 발명의 제 5 실시예에 따른 배선 기판 및 그 제조 방법에 관하여 설명하기로 한다. 도 15는 제 5 실시예에 따른 배선 기판(1E)의 단면도이며, 도 16a ~ 도 17c는 상기 배선 기판(1E)의 제조 방법을 설명하기 위한 도면이다.
상술한 제 1 ~ 제 4 실시예에 따른 배선 기판(1A ~ 1D)은, 배선 부재(30, 32)의 배면(30b)의 전면에 제 1 보강 부재(50)를 형성하고, 이에 따라 제 4 배선층(18c)과 핀(40)의 접합 위치도 제 1 보강 부재(50)에 의해 보강되는 구성을 가지고 있었다. 반면, 본 실시예에 따른 배선 기판(1E)은, 배선 부재(30)의 배면(30b)에서, 제 2 접속 단자로서 패드 모양으로 제 4 배선층(18c)이 형성된 위치를 제외 한 전면에 제 1 보강 부재(50)를 형성한 구성을 특징으로 하고 있다.
더욱 구체적으로는, 배선 부재(30)의 배면에는 솔더 레지스트(22)가 형성되고 있으며, 솔더 레지스트(22)의 제 4 배선층(18c)과 대향하는 위치에는 개구부(22X)가 형성되어 있다. 따라서, 제 4 배선층(18c)은 솔더 레지스트(22)를 통하여 외부로 노출된 구성으로 되어 있다. 제 1 보강 부재(50)는, 개구부(22X)를 제외하고 솔더 레지스트(22)의 전면에 적층된 상태로 형성되어 있다. 따라서, 본 실시예에서 제 4 배선층(18c)은 개구부(22X) 및 제 1 보강 부재(50)에 형성된 개구부(50X)를 통해서 외부로 노출된 구성으로 되어 있다.
상술한 바와 같이 구성된 제 1 보강 부재(50)를 형성하는 경우, 제 1 보강 부재(50)는 개구부(50X) 및 개구부(22X)의 내부에 형성되지 않는다. 따라서, 제 4 배선층(18c)에 대하여 임의 구조를 갖는 외부 접속 단자를 배치할 수 있게 된다.
도 15에 나타낸 제 5 실시예에 따른 배선 기판(1E)에서는, 제 2 접속 단자가 되는 제 4 배선층(18c)에 핀(40)을 솔더(45)를 사용하여 접합한 예를 나타내고 있다. 반면, 도 16a 및 16b에 나타낸 제 6 실시예에 따른 배선 기판(1F)에서는, 제 4 배선층(18c)에 솔더 볼(solder ball)에 의해 볼 모양 단자(41)를 접합되어 있다. 이와 같이, 제 1 보강 부재(50)가 제 4 배선층(18c)을 덮지 않도록 구성함으로써, 제 4 배선층(18c)에 접속되어지는 외부 접속 단자에 대한 선택의 자유도를 증가시킬 수 있다.
본 실시예의 구성을 채택함으로써, 제 1 보강 부재(50) 상에는 개구부(50X)가 필연적으로 형성된다. 그러나, 제 2 보강 부재(51)에 형성되는 솔더 범프(29) 의 형성 영역의 전면에 걸쳐서 형성되는 개구부(51X)와는 달리, 소경의 개구부(50X)가 서로 이간해서 복수개 형성되어 있다. 따라서, 제 1 보강 부재(50)는 제 4 배선층(18c)[개구부(22X, 50X)]이 배열 설치된 영역을 제외한 배면(30b)의 전면에 형성된다. 따라서, 배선 부재(30)에 대한 기계적 강도를 향상시키는 기능은 유지된다. 이와 같이, 본 실시예에 의한 배선 기판(1E, 1F)에 의하면, 외부 접속 단자의 선택의 자유도를 높이면서 배선 기판(1E, 1F)의 강도도 높일 수 있다.
도 15에 나타낸 제 5 실시예에 따른 배선 기판(1E)에서는, 제 4 배선층(18c)에 핀(40)가 배열 설치되어 있다. 또한, 도 16a에 나타낸 제 6 실시예에 따른 배선 기판(1F)에서는 제 4 배선층(18c)에 볼 모양 단자(41)가 배열 설치되어 있다. 그러나, 핀(40) 및 볼 모양 단자(41)를 반드시 배열 설치할 필요는 없으며, 제 4 배선층(18c)을 직접 외부 접속 단자로서 사용하는 것도 가능하다.
계속해서, 상기 구성을 갖는 제 5 실시예에 따른 배선 기판(1E)의 제조 방법에 관하여 설명하기로 한다. 또한, 본 실시예에 있어서도 배선 부재(30)의 제조 공정(도 3a ~ 도 5c에 나타낸 공정)은 제 1 실시예와 동일하다. 이하의 설명에서는, 배선 부재(30)에 대하여 제 1 및 제 2 보강 부재(50, 51)를 성형하는 공정에 대해서만 설명하기로 한다.
도 17a는, 본 실시예에 따른 제조 방법에서 사용되는 배선 부재(30)를 나타내고 있다. 도 17a에 나타낸 바와 같이, 핀(40) 또는 볼 모양 단자(41) 등의 외부 접속 단자는 배선 부재(30)에 배열 설치되어 있지 않고, 제 4 배선층(18c)은 솔더 레지스트(22)에 형성된 개구부(22X)로부터 노출되어 있다.
또한, 후술하는 바와 같이 배선 부재(30)의 제 4 배선층(18c)이 형성된 표면 상에는 제 1 보강 부재(50)가 형성되어 있다. 제 1 보강 부재(50)는 솔더 레지스트(22)로서 기능한다. 따라서, 솔더 레지스트(22)의 배열 설치를 생략할 수도 있다.
도 17b는 배선 부재(30)를 금형(19A)에 장착한 상태를 나타내고 있다. 본 실시예에서 사용하는 금형(19A)은 도 6b에서 나타낸 금형(19A)과는 달리 핀 삽입용 오목부(19e)가 설치되어 있지 않고, 대신 제 4 배선층(18c)과 접촉하는 돌출부(19f)가 형성되어 있다. 이 돌출부(19f)는 주입되는 몰드 수지(60)가 제 4 배선층(18c)에 부착되는 것을 방지하는 기능을 한다. 또한, 제 4 배선층(18c)은, 예를 들면 원형 패드(pad) 모양으로 배열 설치되어 있다.
이와 같이, 배선 부재(30)가 금형(19A)에 장착되면, 도 17c에 나타낸 바와 같이, 수지 주입구(19c)로부터 몰드 수지(60)가 금형(19A) 내로 주입된다. 이에 따라, 도 18a에 나타낸 바와 같이, 배선 부재(30)의 표면(30a) 상에는 제 2 보강 부재(51)가 형성되고, 또한 배면(30b)의 제 4 배선층(18c)의 형성 위치를 제외하고 제 1 보강 부재(50)가 형성된다.
계속해서, 도 18b에 나타낸 바와 같이, 금형(19A)으로부터 제 1 및 제 2 보강 부재(50, 51)가 형성된 배선 부재(30)를 꺼내어, 배선 기판(1E)의 형상에 대응하는 소정 절단 위치(도면 중 A1 - A2로 나타냄)에서 절단 공정을 행한다. 이에 따라, 도 18c에 나타낸 바와 같이, 배선 기판이 제조된다. 배선 기판 상에 핀(40)을 배열 설치함으로써 도 15에 나타낸 배선 기판(1E)이 제조된다. 또한, 볼 모양 단자(41)를 배열 설치함으로써 도 16a에 나타낸 배선 기판(1F)이 제조된다.
다음으로, 본 발명의 제 7 실시예에 따른 배선 기판 및 그 제조 방법에 관하여 설명하기로 한다. 도 19는 제 7 실시예에 따른 배선 기판(1G)의 단면도이며, 도 20은 상기 배선 기판(1G)의 제조 방법을 설명하기 위한 도면이다.
제 7 실시예에 따른 배선 기판(1G)의 기본 구성은, 도 15 내지 도 18c를 참조하여 설명한 제 5 및 제 6 실시예에 따른 배선 기판(1E, 1F)과 거의 동일하다. 그러나, 본 실시예에 따른 배선 기판(1G)은 배선 부재(32)의 배면(30b)에 칩 커패시터(70)(전자 부품)을 탑재하는 동시에, 이 칩 커패시터(70)를 제 1 보강 부재(50)에 의해 밀봉한 것을 특징으로 하고 있다.
칩 커패시터(70)는 솔더(45)를 사용하여 제 4 배선층(18c)에 접합되어 있다. 또한, 본 실시예에 있어서도, 배선 부재(32)의 배면(30b)에는, 제 4 배선층(18c)의 형성 위치를 제외하고, 그 전면에 걸쳐서 제 1 보강 부재(50)가 성형되어 있다. 이 성형 상태에서, 칩 커패시터(70)는 제 1 보강 부재(50)의 내부에 매립되어 있다. 따라서, 본 실시예에 의해서도, 칩 커패시터(70)에 대한 절연성이 향상되며, 따라서 소위 칩 내장 기판의 신뢰성을 높일 수 있다.
상기 구성을 갖는 제 7 실시예에 따른 배선 기판(1G)을 제조하기 위해서는, 도 20에 나타낸 바와 같이, 칩 커패시터(70)가 배열 설치된 배선 부재(32)를 금형(19A)에 장착한다. 이 상태에서, 칩 커패시터(70)는 하측의 캐버티(19h)의 내부에 위치하고 있고, 이 캐버티(19h)의 내벽과 칩 커패시터(70) 사이에는 틈이 형성되어 있다. 또한, 하형(19b)에 형성된 돌출부(19f)는, 배선 부재(30)의 제 4 배선 층(18c)과 접촉한 상태로 설정되어 있다.
이와 같이, 배선 부재(32)가 금형(19A)에 장착되면, 도 17c, 도 18a 및 18b의 공정이 실행되어, 도 19에 나타낸 배선 기판(1G)이 제조된다. 이와 같이, 배선 부재(32) 상에 칩 커패시터(70)를 배열 설치하는 경우에도, 제 5 및 제 6 실시예에서와 동일한 성형 방법으로 배선 기판(1G)을 제조할 수 있다.
다음으로, 본 발명의 제 8 실시예에 따른 배선 기판 및 그 제조 방법에 관하여 설명하기로 한다. 도 21은 제 8 실시예에 따른 배선 기판(1H)의 단면도이며, 도 22a ~ 23b는 상기 배선 기판(1H)의 제조 방법을 설명하기 위한 도면이다.
제 8 실시예에 따른 배선 기판(1H)도, 기본 구성은 도 15 내지 도 18c를 참조하여 설명한 제 5 및 제 6 실시예에 따른 배선 기판(1E, 1F)과 거의 동일하다. 그러나, 본 실시예에 따른 배선 기판(1H)은, 배선 부재(30)의 측면(30c)과 대향하는 위치에 제 3 보강 부재(52)를 설치한 것을 특징으로 하고 있다. 이에 따라, 배선 부재(30)는, 개구부(50X, 51X)와 대향하는 영역을 제외하고, 제 1 ~ 제 3 보강 부재(50 ~ 52)와 함께 밀봉된 상태로 된다. 이에 따라, 배선 기판(1H)의 기계적인 강도를 더욱 향상시킬 수 있다.
계속해서, 상기 구성을 갖는 제 8 실시예에 따른 배선 기판(1H)의 제조 방법에 관하여 설명하기로 한다. 배선 부재(30)의 제조 공정(도 3a ~ 도 5c에 나타낸 공정)은 제 1 실시예와 동일하다. 따라서, 본 실시예의 설명에 있어서도, 배선 부재(30)에 대하여 제 1 ~ 제 3 보강 부재(50 ~ 52)를 성형하는 공정에 대해서만 설명하기로 한다.
도 22a는, 본 실시예에 따른 제조 방법에 사용되는 배선 부재(30)를 나타내고 있다. 도 22a에 나타낸 바와 같이, 핀(40) 또는 볼 모양 단자(41) 등의 외부 접속 단자는 배선 부재(30)에 배열 설치되어 있지 않고, 제 4 배선층(18c)은 솔더 레지스트(22)에 형성된 개구부(22X)로부터 노출되어 있다.
도 22b는, 이 배선 부재(30)를 금형(19B)에 장착한 상태를 나타내고 있다. 본 실시예에서 사용하는 금형(19B)은, 도 17b에 나타낸 금형(19A)과는 다르게, 캐버티(19g, 19h) 내에 배선 부재(30)를 완전하게 수용되도록 구성되어 있다. 더욱 구체적으로, 본 실시예는 배선 부재(30)가 금형(19B)에 장착된 상태에서, 배선 부재(30)의 측면(30c)이 금형(19B)의 외부로 노출되어 있다.
이와 같이 배선 부재(30)가 금형(19B)에 장착되면, 도 22c에 나타낸 바와 같이, 수지 주입구(19c)로부터 몰드 수지(60)가 금형(19b) 내로 주입된다. 이에 따라, 도 23a에 나타낸 바와 같이, 배선 부재(30)의 표면(30a)과 대향하는 위치에는 제 2 보강 부재(51)가 형성되고, 배면(30b)과 대향하는 위치에는 제 1 보강 부재(50)가 형성되며, 더욱이 측면(30c)과 대향하는 위치에는 제 3 보강 부재(52)가 형성된다. 계속해서, 도 23b에 나타낸 바와 같이, 금형(19b)으로부터 보강 부재(50, 51, 52)가 형성된 배선 부재(30)를 꺼내어, 배선 기판(1H)의 형상에 대응하는 소정 절단 위치(도면 중 A1 - A2로 나타냄)에서 절단 공정을 행한다. 이에 따라서, 배선 기판(1H)이 제조된다.
다음으로, 본 발명의 제 9 실시예에 따른 배선 기판 및 그 제조 방법에 관하여 설명하기로 한다. 도 24는 제 9 실시예에 따른 배선 기판(1I)의 단면도이며, 도 25은 상기 배선 기판(1I)의 제조 방법을 설명하기 위한 도면이다.
제 9 실시예에 따른 배선 기판(1I)의 기본 구성은, 도 19을 참조하여 설명한 제 7 실시예에 따른 배선 기판(1G)과 동일하다. 그러나, 본 실시예에 따른 배선 기판(1I)은, 배선 부재(32)의 측면(30c)에 제 3 보강 부재(52)를 설치한 것을 특징으로 하고 있다. 이와 같이, 배선 부재(32) 상에 칩 커패시터(70)가 배열 설치된 배선 기판(1I)에 있어서, 측면(30c) 상에 제 3 보강 부재(52)를 배열 설치하는 것이 가능해지며, 따라서 기계적인 강도를 증가시킬 수 있다.
또한, 상술한 각 배선 기판(1G ~ 1I)은, 모두 배선 부재(30)의 배면(30b)에 있어서 제 4 배선층(18c)과 대향하는 위치에는 제 1 보강 부재(50)가 형성되고 있지 않으며, 외부 접속 단자[핀(40), 볼 모양 단자(41)]의 선택의 자유도를 갖고 있는 것은, 제 5 및 제 6 실시예에 따른 배선 기판(1E, 1F)과 동일하다.
다음으로, 본 발명의 제 10 실시예에 따른 배선 기판 및 그 제조 방법에 관하여 설명하기로 한다. 도 26은 제 10 실시예에 따른 배선 기판(1J)의 단면도이며, 도 27은 상기 배선 기판(1J)의 제조 방법을 설명하기 위한 도면이다.
제 10 실시예에 따른 배선 기판(1J)의 기본 구성은, 도 2을 참조하여 설명한 제 1 실시예에 따른 배선 기판(1A)과 동일하다. 그러나, 본 실시예에 따른 배선 기판(1J)은 배선 부재(30)의 상면 상에 조면(31)을 형성한 것을 특징으로 하고 있다. 조면(31)은, 후술하는 제조 공정에서, 지지체(10)와 접촉하는 면이며, 본 실시예에서는 배선 부재(30)의 전자 소자(12)가 탑재되는 쪽의 면 상에 형성되어 있다.
이와 같이, 배선 부재(30)에 조면(31)을 형성함으로써, 배선 부재(30)와 제 2 보강 부재(51)의 밀착성을 향상시킬 수 있다. 따라서, 따라서, 배선 기판(1J)의 신뢰성을 개선할 수 있다.
상기 구성의 배선 기판(1J)을 제조하기 위해서는, 도 27a에 나타낸 지지체(10)의 표면에 대하여 조면화 처리[roughening(粗面化) treatment]를 행한다. 조면화 처리 방법으로서는, 예를 들면, 습식 에칭이나 샌드 블래스트(sand blast)를 사용할 수 있다. 도 27b는, 조면(10a)이 형성된 지지체(10)를 나타내고 있다.
계속해서, 지지체(10)의 조면(10a)의 상부에는, 상술한 제조 방법과 같은 제조 방법에 의해 배선 부재(30)가 형성된다. 도 27c는, 조면(10a)의 상부에 배선 부재(30)가 적층 형성된 상태를 나타내고 있다.
지지체(10) 상에 배선 부재(30)가 형성되면, 에칭에 의해 지지체(10)를 제거한다. 도 27d는, 지지체(10)가 제거된 상태의 배선 부재(30)를 나타내고 있다. 도 27d에 나타내는 바와 같이, 지지체(10) 상에 형성된 조면(10a)은 배선 부재(30)에 전사된다. 따라서 지지체(10)와 접촉하도록 배열 설치된 배선 부재(30)의 일 표면 상에 조면(31)이 형성된다.
다음으로, 제 4 배선층(18c)에 핀(40)을 배열 설치하고, 또한 도 6a 내지 도 7c를 참조하여 설명한 것과 동일한 방법으로, 조면(31)이 형성된 배선 부재(30)를 금형(19A)에 부착하여 제 1 및 제 2 보강 부재(50, 51)의 성형 처리를 수행한다.
도 27e는, 제 1 및 제 2 보강 부재(50, 51)가 성형된 배선 부재(30)를 금형(19A)로부터 이형한 상태를 나타내고 있다. 도 27e에 나타내는 바와 같이, 제 2 보강 부재(51)는 조면(31) 상에 성형되어 있다. 따라서, 제 2 보강 부재(51)는 조면(31)의 요철 내로 먹혀 들어간 상태가 된다.
이 때문에, 제 2 보강 부재(51)는 배선 부재(30)에 견고하게 고정된다. 따라서, 제 2 보강 부재(51)의 배선 부재(30)로부터의 박리가 방지된다. 따라서, 배선 기판(1J)의 신뢰성을 향상시킬 수 있다. 계속하여, 제 1 및 제 2 보강 부재(50, 51)가 배열 설치된 배선 부재(30)는, 도 27e에 나타낸 A1-A2 단면에서 절단된다. 이에 따라 도 26에 나타낸 배선 기판(1J)이 제조된다.
다음으로, 본 발명의 제 11 실시예에 따른 배선 기판 및 그 제조 방법에 관하여 설명하기로 한다. 도 28은 제 11 실시예에 따른 배선 기판(1K)의 단면도이며, 도 29는 상기 배선 기판(1K)의 제조 방법을 설명하기 위한 도면이다.
제 11 실시예에 따른 배선 기판(1K)의 기본 구성은, 도 26을 참조하여 설명한 제 10 실시예에 따른 배선 기판(1J)과 동일하다. 그러나, 제 10 실시예에 따른 배선 기판(1J)에서는 제조 공정시에 지지체(10)와 접하여 배열 설치된 면[조면(31)]이 전자 소자(12)의 실장면이 되고, 이것과 반대측의 면이 외부 접속용의 면으로 되어 있었다. 반면, 본 실시예에 따른 배선 기판(1K)은 제조 공정시에 지지체(10)와 접하여 배열 설치된 면[조면(31)]을 외부 접속용 면이 되고, 이것과 반대측의 면이 전자 소자(12)의 실장면으로 된 것을 특징으로 한다.
본 실시예에 따른 배선 기판(1K)은, 조면(31) 상에 제 1 보강 부재(50)가 성형된 구성이며, 제 1 보강 부재(50)는 조면(31)의 요철에 먹혀 들어간 채로 유지되어 있다. 이 때문에, 제 1 보강 부재(50)는 배선 부재(30)에 견고하게 고정된다. 따라서, 제 1 보강 부재(50)의 배선 부재(30)로부터의 박리가 방지된다. 따라서, 배선 기판(1K)의 신뢰성을 향상시킬 수 있다.
상기 구성의 배선 기판(1K)을 제조하는 공정은, 기본적으로는 도 27a ~ 27d에 나타낸 제 10 실시예의 제조 방법과 동일하다. 더욱 구체적으로는, 도 27a ~ 27d에 나타낸 공정은, 본 실시예에 따른 제조 방법과 동일하다. 도 29a는 도 27d에 나타낸 배선 부재(30)와 동등한 도면이며, 지지체(10)가 제거된 상태를 나타낸 도면이다.
본 실시예에서, 지지체(10)가 제거된 면인 조면(31) 상에 배열 설치된 접속 패드(18) 상에 핀(40)을 배열 설치하고, 또한, 배선 부재(30)를 금형(19A)에 장착하여 제 1 및 제 2 보강 부재(50, 51)의 성형 처리를 수행한다. 도 29b는 조면(10a) 상에 보강 부재가 형성된 상태를 나타내고 있다.
도 29b에 나타낸 바와 같이, 제 1 보강 부재(50)는 조면(31)에 성형되어 있다. 따라서, 제 1 보강 부재(50)는 조면(31)의 요철에 먹혀 들어간 상태가 된다. 이 때문에, 제 1 보강 부재(50)는 배선 부재(30)에 견고하게 고정된다. 따라서, 제 1 보강 부재(50)의 배선 부재(30)로부터의 박리가 방지된다. 따라서, 배선 기판(1K)의 신뢰성을 향상시킬 수 있다.
계속하여, 제 1 및 제 2 보강 부재(50, 51)가 배열 설치된 배선 부재(30)는, 도 29b에 나타낸 A1 - A2 단면에서 절단된다. 이에 따라, 도 28에 나타낸 배선 기판(1K)이 제조된다.
이상, 본 발명의 바람직한 실시예에 대해서 상세하게 설명하였지만, 본 발명 은 상술한 특정 실시예에 한정되지 않고, 특허청구범위에 기재된 본 발명의 요지의 범위 내에서, 여러 가지 변형 및 변경이 가능하다.
예를 들면, 도 13, 19, 24에 나타낸 배선 기판(1D, 1G, 1I)에서는, 배선 부재(32)의 배면(30b)측에만 칩 커패시터(70)를 배치하고, 이것을 제 1 보강 부재(50)로 밀봉한 구성을 설명하였지만, 도 8a에 나타낸 배선 기판(1B)과 동일한 방식으로, 배선 부재(32) 측면의 표면(30a) 상에 칩 커패시터(70)를 배치하고, 이것을 제 2 보강 부재(51)로 밀봉하는 구성으로 하는 것도 가능하다.
또한, 제 1 내지 제 10의 각 실시예에서는 각 배선 기판(1A ~ 1J)의 제조 공정에 있어서, 지지체(10)와 접촉하고 있었던 면이 전자 소자(12)의 탑재면이 되고, 그 반대측의 면이 외부적으로 접속되는 면으로 하고 있었다. 그러나, 상술한 제 11 실시예에서와 같이, 각 배선 기판(1A ~ 1J)의 제조 공정에 있어서, 지지체(10)와 접촉하고 있었던 면을 외부적으로 접속되는 면으로 하고, 그 반대측의 면을 전자 소자(12)의 탑재면으로 설정하는 것도 가능하다.
또한, 배선 부재(30) 상에 조면(31)을 형성한 구성은 상술한 제 11 실시예에서 설명하였지만, 제 1 내지 제 10 실시예에서의 배선 부재(30, 32) 상에 조면(31)을 형성하는 것도 가능하다. 이에 따라 보강 부재(50, 51)와 배선 부재(30, 32)의 밀착성 및 접합성을 향상시킬 수 있다.
또한, 상술한 제 5 내지 제 9 실시예에서는, 패드 모양의 제 4 배선층(18c)은, 주연부(peripheral edge)가 솔더 레지스트(22)나 제 1 보강 부재(50)에 피복된 구성을 가지고 있었다. 그러나, 또한 패드 모양인 제 4 배선층(18c)의 전체를 솔 더 레지스트(22)의 개구부(22X) 내로 또는 제 1 보강 부재(50)의 개구부(50X) 내로 노출시키는 구성으로 하는 것도 가능하다.
도 1a 및 1b는, 종래 기술의 일례에 따른 배선 기판 및 그 문제점을 설명하기 위한 도면.
도 2는, 본 발명의 제 1 실시예에 따른 배선 기판의 단면도.
도 3a ~ 3c는, 본 발명의 제 1 실시예에 따른 배선 기판의 제조 방법을 설명하기 위한 단면도(그 1).
도 4a ~ 4e는, 본 발명의 제 1 실시예에 따른 배선 기판의 제조 방법을 설명하기 위한 단면도(그 2).
도 5a ~ 5c는, 본 발명의 제 1 실시예에 따른 배선 기판의 제조 방법을 설명하기 위한 단면도(그 3).
도 6a ~ 6c는, 본 발명의 제 1 실시예에 따른 배선 기판의 제조 방법을 설명하기 위한 단면도(그 4).
도 7a ~ 7c는, 본 발명의 제 1 실시예에 따른 배선 기판의 제조 방법을 설명하기 위한 단면도(그 5).
도 8a 및 8b는, 본 발명의 제 2 실시예에 따른 배선 기판의 단면도.
도 9a 내지 9d는, 본 발명의 제 2 실시예에 따른 배선 기판의 제조 방법을 설명하기 위한 단면도.
도 10은, 본 발명의 제 3 실시예에 따른 배선 기판의 단면도.
도 11a 및 11b는, 본 발명의 제 3 실시예에 따른 배선 기판의 제조 방법을 설명하기 위한 단면도(그 1).
도 12a 및 12b는, 본 발명의 제 3 실시예에 따른 배선 기판의 제조 방법을 설명하기 위한 단면도(그 2).
도 13은, 본 발명의 제 4 실시예에 따른 배선 기판의 단면도.
도 14는, 본 발명의 제 4 실시예에 따른 배선 기판의 제조 방법을 설명하기 위한 단면도.
도 15는, 본 발명의 제 5 실시예에 따른 배선 기판의 단면도.
도 16a 및 16b는, 본 발명의 제 6 실시예에 따른 배선 기판의 단면도 및 저면도.
도 17a ~ 17c는, 본 발명의 제 5 실시예에 따른 배선 기판의 제조 방법을 설명하기 위한 단면도(그 1).
도 18a ~ 18c는, 본 발명의 제 5 실시예에 따른 배선 기판의 제조 방법을 설명하기 위한 단면도(그 2).
도 19는, 본 발명의 제 7 실시예에 따른 배선 기판의 단면도.
도 20은, 본 발명의 제 7 실시예에 따른 배선 기판의 제조 방법을 설명하기 위한 단면도.
도 21은, 본 발명의 제 8 실시예에 따른 배선 기판의 단면도.
도 22a ~ 22c는, 본 발명의 제 8 실시예에 따른 배선 기판의 제조 방법을 설명하기 위한 단면도(그 1).
도 23a 및 23b는, 본 발명의 제 8 실시예에 따른 배선 기판의 제조 방법을 설명하기 위한 단면도(그 2).
도 24는, 본 발명의 제 9 실시예에 따른 배선 기판의 단면도.
도 25는, 본 발명의 제 9 실시예에 따른 배선 기판의 제조 방법을 설명하기 위한 단면도.
도 26은, 본 발명의 제 10 실시예에 따른 배선 기판의 단면도.
도 27a ~ 27e는, 본 발명의 제 10 실시예에 따른 배선 기판의 제조 방법을 설명하기 위한 단면도.
도 28은, 본 발명의 제 11 실시예에 따른 배선 기판의 단면도.
도 29a 및 29b는, 본 발명의 제 11 실시예에 따른 배선 기판의 제조 방법을 설명하기 위한 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
1A ~ 1K 배선 기판
110 지지체
10a, 31 조면
11 반도체 칩
16 레지스트막
18 접속 패드
18a 제 2 배선층
18b 제 3 배선층
18c 제 4 배선층
19A, 19B 금형
19e 핀 삽입 오목부
19f 볼록부
20 제 1 절연층
22 솔더 레지스트
29 솔더 범프
30, 32 배선 부재
50 제 1 보강 부재
50X, 51X 개구부
51 제 2 보강 부재
53 제 3 보강 부재
60 몰드 수지
62 릴리스 필름
70 칩 커패시터

Claims (13)

  1. 배선 기판에 있어서,
    배선 부재로서, 배선층 및 절연층을 가지고 있으며, 상기 배선층은 상기 배선 부재의 제 1 면 상에 형성된 제 1 접속 전극 및 상기 배선 부재의 제 2 면 상에 형성된 제 2 접속 전극을 구비하고 있는 배선 부재와,
    상기 제 2 접속 전극 상에 형성된 외부 접속 단자, 및
    수지로 형성되고 또한 상기 외부 접속 단자는 포함하고 상기 제 2 접속 전극은 제외한 상기 배선 부재의 상기 제 2 면 전체에 형성되는 제 1 보강 부재를 포함하는 것을 특징으로 하는 배선 기판.
  2. 제 1 항에 있어서,
    상기 제 1 보강 부재는, 상기 외부 접속 단자를 제외한 상기 외부 접속 단자와 상기 제 2 접속 전극의 접합 위치를 포함하는 상기 배선 부재의 상기 제 2 면 전체에 형성되는 것을 특징으로 하는 배선 기판.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 배선 부재의 상기 제 2 면 상에 배열 설치된 전자 부품을 더 포함하며,
    상기 전자 부품은 상기 제 1 보강 부재로 밀봉되어 있는 것을 특징으로 하는 배선 기판.
  4. 제 1 항 또는 제 2 항에 있어서,
    수지로 형성되고 또한 상기 제 1 접속 전극을 제외한 상기 배선 부재의 상기 제 1 면 상에 형성되는 제 2 보강 부재를 더 포함하는 것을 특징으로 하는 배선 기판.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 배선 부재의, 상기 제 1 보강 부재가 배치된 표면 상에 조면(粗面)이 형성되는 것을 특징으로 하는 배선 기판.
  6. 제 4 항에 있어서,
    상기 배선 부재의, 상기 제 2 보강 부재가 배치된 표면 상에 조면이 형성되는 것을 특징으로 하는 배선 기판.
  7. 제 1 항 또는 제 2 항에 있어서,
    수지로 형성되고 또한 상기 배선 부재의 일측면 상에 형성되는 제 3 보강 부재를 더 포함하는 것을 특징으로 하는 배선 기판.
  8. 배선 기판의 제조 방법에 있어서,
    배선 부재로서, 배선층 및 절연층을 가지고 있으며, 상기 배선층은 상기 배 선 부재의 제 1 면 상에 형성된 제 1 접속 전극 및 상기 배선 부재의 제 2 면 상에 형성된 제 2 접속 전극을 구비하고 있는 배선 부재를 형성하는 공정과,
    상기 제 2 접속 전극 상에 외부 접속 단자를 형성하는 공정, 및
    상기 외부 접속 단자를 제외한 상기 외부 접속 단자와 상기 제 2 접속 전극의 접합 위치를 포함하는 상기 배선 부재의 상기 제 2 면 전체에 수지를 성형하여 제 1 보강 부재를 형성하는 공정을 포함하는 것을 특징으로 하는 배선 기판의 제조 방법.
  9. 배선 기판의 제조 방법에 있어서,
    배선 부재로서, 배선층 및 절연층을 가지고 있으며, 상기 배선층은 상기 배선 부재의 제 1 면 상에 형성된 제 1 접속 전극 및 상기 배선 부재의 제 2 면 상에 형성된 제 2 접속 전극을 구비하고 있는 배선 부재를 형성하는 공정과,
    상기 제 2 접속 전극을 제외한 상기 배선 부재의 상기 제 2 면 전체에 수지를 성형하여 제 1 보강 부재를 형성하는 공정, 및
    상기 제 1 보강 부재를 형성한 이후에 상기 제 2 접속 전극 상에 외부 접속 단자를 형성하는 공정을 포함하는 것을 특징으로 하는 배선 기판의 제조 방법.
  10. 제 8 항 또는 제 9 항에 있어서,
    상기 배선 부재의 상기 제 2 면 상에 전자 부품을 배열 설치하는 공정을 더 포함하며,
    상기 전자 부품은 상기 제 1 보강 부재를 성형할 때 상기 제 1 보강 부재와 함께 밀봉되는 것을 특징으로 하는 배선 기판의 제조 방법.
  11. 제 8 항 또는 제 9 항에 있어서,
    상기 제 1 보강 부재를 성형할 때 동시에 수지를 성형하여 상기 제 1 접속 전극을 제외한 상기 배선 부재의 상기 제 1 면 상에 제 2 보강 부재를 형성하는 공정을 더 포함하는 것을 특징으로 하는 배선 기판의 제조 방법.
  12. 제 8 항 또는 제 9 항에 있어서,
    상기 제 1 보강 부재를 형성한 이후에 배선 기판을 얻기 위해서 상기 제 1 보강 부재와 함께 상기 배선 부재를 절단하는 공정을 더 포함하는 것을 특징으로 하는 배선 기판의 제조 방법.
  13. 제 8 항 또는 제 9 항에 있어서,
    상기 배선 부재의 형상보다 더 큰 형상의 상기 제 1 보강 부재가 형성되며,상기 제 1 보강 부재를 형성한 이후에 배선 기판을 얻기 위해서 상기 제 1 보강 부재를 절단하는 공정을 더 포함하는 것을 특징으로 하는 배선 기판의 제조 방법.
KR1020080097286A 2007-10-05 2008-10-02 배선 기판 및 그 제조 방법 KR20090035452A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007261850A JP5394625B2 (ja) 2007-10-05 2007-10-05 配線基板及びその製造方法
JPJP-P-2007-261850 2007-10-05

Publications (1)

Publication Number Publication Date
KR20090035452A true KR20090035452A (ko) 2009-04-09

Family

ID=40533077

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080097286A KR20090035452A (ko) 2007-10-05 2008-10-02 배선 기판 및 그 제조 방법

Country Status (4)

Country Link
US (1) US8410375B2 (ko)
JP (1) JP5394625B2 (ko)
KR (1) KR20090035452A (ko)
TW (1) TWI469287B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9899238B2 (en) 2014-12-18 2018-02-20 Intel Corporation Low cost package warpage solution

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4841609B2 (ja) * 2008-12-01 2011-12-21 第一精工株式会社 配線基板製造用金型およびこれを用いた配線基板の製造方法
JP5313047B2 (ja) * 2009-05-28 2013-10-09 Ｔｏｗａ株式会社 電子部品の樹脂封止用の成形型及び樹脂封止方法
US8742603B2 (en) * 2010-05-20 2014-06-03 Qualcomm Incorporated Process for improving package warpage and connection reliability through use of a backside mold configuration (BSMC)
US8964403B2 (en) * 2010-11-17 2015-02-24 Ngk Spark Plug Co., Ltd. Wiring board having a reinforcing member with capacitors incorporated therein
US8461676B2 (en) 2011-09-09 2013-06-11 Qualcomm Incorporated Soldering relief method and semiconductor device employing same
JP5304940B2 (ja) * 2011-11-01 2013-10-02 住友ベークライト株式会社 半導体パッケージの製造方法
KR20130097481A (ko) * 2012-02-24 2013-09-03 삼성전자주식회사 인쇄회로기판(ｐｃｂ) 및 그 ｐｃｂ를 포함한 메모리 모듈
US8890284B2 (en) * 2013-02-22 2014-11-18 Infineon Technologies Ag Semiconductor device
US9263329B2 (en) * 2014-03-19 2016-02-16 Intel Corporation Methods of connecting a first electronic package to a second electronic package
KR102419893B1 (ko) 2018-01-15 2022-07-12 삼성전자주식회사 보호 부재를 가지는 인쇄 회로 기판 및 이를 포함하는 반도체 패키지 제조 방법
JP7202785B2 (ja) * 2018-04-27 2023-01-12 新光電気工業株式会社 配線基板及び配線基板の製造方法
JP2020031089A (ja) * 2018-08-21 2020-02-27 イビデン株式会社 プリント配線板
JP7362280B2 (ja) 2019-03-22 2023-10-17 キヤノン株式会社 パッケージユニットの製造方法、パッケージユニット、電子モジュール、および機器
CN111599700B (zh) * 2019-06-20 2022-08-26 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构
TWI690040B (zh) * 2019-07-11 2020-04-01 晶化科技股份有限公司 保護膜片
KR20210020198A (ko) 2019-08-13 2021-02-24 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
US11224132B2 (en) * 2019-09-06 2022-01-11 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11261228A (ja) 1998-03-13 1999-09-24 Ibiden Co Ltd 多層プリント配線板
JP2000058736A (ja) * 1998-08-07 2000-02-25 Sumitomo Kinzoku Electro Device:Kk 樹脂基板へのピン接続方法
JP2000208903A (ja) 1999-01-19 2000-07-28 Ibiden Co Ltd プリント配線板およびその製造方法
JP2000243867A (ja) 1999-02-24 2000-09-08 Hitachi Ltd 半導体装置及びその製造方法並びに半導体装置の積層構造並びに半導体装置の実装構造
JP3635219B2 (ja) * 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
DE60031680T2 (de) * 1999-06-02 2007-09-06 Ibiden Co., Ltd., Ogaki Mehrschichtige, gedruckte leiterplatte und herstellungsmethode für eine mehrschichtige, gedruckte leiterplatte
JP2001223295A (ja) 2000-02-08 2001-08-17 Hitachi Chem Co Ltd 半導体素子支持基板及びその製造方法並びにそれを用いた半導体装置
JP4427874B2 (ja) 2000-07-06 2010-03-10 住友ベークライト株式会社 多層配線板の製造方法および多層配線板
JP2002151853A (ja) 2000-11-08 2002-05-24 Matsushita Electric Ind Co Ltd 多層配線基板とその製造方法
KR101199285B1 (ko) * 2004-02-04 2012-11-12 이비덴 가부시키가이샤 다층프린트배선판
JP2006332321A (ja) 2005-05-26 2006-12-07 Fujitsu Ltd 半導体装置及びその製造方法
JP4509972B2 (ja) * 2005-09-01 2010-07-21 日本特殊陶業株式会社 配線基板、埋め込み用セラミックチップ
JP4802666B2 (ja) 2005-11-08 2011-10-26 住友金属鉱山株式会社 エポキシ樹脂接着組成物及びそれを用いた光半導体用接着剤
JP2007081437A (ja) 2006-12-21 2007-03-29 Nec Toppan Circuit Solutions Inc 印刷配線板の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9899238B2 (en) 2014-12-18 2018-02-20 Intel Corporation Low cost package warpage solution
US10741419B2 (en) 2014-12-18 2020-08-11 Intel Corporation Low cost package warpage solution
US11328937B2 (en) 2014-12-18 2022-05-10 Intel Corporation Low cost package warpage solution
US11764080B2 (en) 2014-12-18 2023-09-19 Intel Corporation Low cost package warpage solution

Also Published As

Publication number Publication date
JP5394625B2 (ja) 2014-01-22
JP2009094195A (ja) 2009-04-30
US8410375B2 (en) 2013-04-02
TWI469287B (zh) 2015-01-11
TW200919671A (en) 2009-05-01
US20090095518A1 (en) 2009-04-16

Similar Documents

Publication Publication Date Title
KR20090035452A (ko) 배선 기판 및 그 제조 방법
US8035035B2 (en) Multi-layer wiring board and method of manufacturing the same
JP5290017B2 (ja) 多層配線基板及びその製造方法
JP4334005B2 (ja) 配線基板の製造方法及び電子部品実装構造体の製造方法
JP5306634B2 (ja) 配線基板及び半導体装置及び配線基板の製造方法
KR100274360B1 (ko) 돌기전극을가진프린트배선기판과그제조방법
TWI414221B (zh) 多層配線基板及其製造方法
JP4635033B2 (ja) 配線基板の製造方法及び電子部品実装構造体の製造方法
KR20070024374A (ko) 배선 기판의 제조 방법
US20060180344A1 (en) Multilayer printed wiring board and process for producing the same
CN101257775A (zh) 制造布线基板的方法和制造电子元件装置的方法
KR20120032514A (ko) 적어도 2 개의 인쇄회로기판 영역들로 구성되는 인쇄회로기판을 제조하는 방법, 및 인쇄회로기판
JP4213191B1 (ja) 配線基板の製造方法
JP5025399B2 (ja) 配線基板及びその製造方法
US7772109B2 (en) Manufacturing method of multilayer wiring substrate
JP5006252B2 (ja) 配線基板の製造方法及び配線基板
JP5340622B2 (ja) 多層配線基板
JP4783812B2 (ja) 配線基板の製造方法
JP2010141049A (ja) 配線構造体
JP5712260B2 (ja) 配線基板及びその製造方法
JP4696140B2 (ja) 配線基板の製造方法
JP5124389B2 (ja) 配線基板
JP5250055B2 (ja) 配線基板
CN115348725A (zh) 电路板结构及其制作方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application