KR20080087758A - 전기 광학 장치 - Google Patents

Abstract

전기 광학 장치의 단자부에서 계면 저항의 증가를 억제하는 것이다. 전기 광학 장치인 액정 표시 장치의 아래 기판의 화소부(14)에서, 화소용 접속 배선(24), 화소용 몰리브덴막(96), 화소용 투명 도전막(28)의 도전 적층막이 형성되고, 단자부(20)에서, 단자용 접속 배선(124), 단자용 몰리브덴막(196), 단자용 투명 도전막(128)의 도전 적층막이 형성된다. 화소용 접속 배선(24)과 단자용 접속 배선(124)은 동일 공정에서 형성되고, 티탄을 함유하는 최상층을 갖는다. 또한, 화소용 몰리브덴막(96)과 단자용 몰리브덴막(196)은 동일 공정에서 형성되고, 화소용 투명 도전막(28)은 단자용 투명 도전막(128)과 동일 공정에서 형성된다. 몰리브덴막 대신에, 다른 웨트 에칭 가능한 도전 재료를 이용할 수도 있다.

화소부, 화소용 몰리브덴막, 화소용 투명 도전막, 단자부, 단자용 접속 배선, 단자용 몰리브덴막, 단자용 투명 도전막

Description

전기 광학 장치{ELECTRO-OPTIC DEVICE}

본 발명은, 전기 광학 장치에 관한 것으로, 특히 중앙부에 배치되는 화소부와, 주변부에 별도의 반도체 회로 또는 별도의 배선 기판을 실장하기 위한 단자부를 구비하는 전기 광학 장치에 관한 것이다.

액정 표시 장치와 같은 전기 광학 장치에서는, 표시를 행하는 화소부를 중앙부에 배치하고, 그 주변부에, 화소부를 구동하기 위한 회로를 배치하는 것이 행해진다. 구동을 위한 회로가 대규모인 경우, 혹은 고속인 경우 등에서, 별도의 반도체 회로 또는 별도의 배선 기판에 탑재된 반도체 회로를 이용할 필요가 있을 때에는, 전기 광학 장치의 주변부에 단자부를 형성하고, 별도의 반도체 회로 또는 별도의 배선 기판이 실장된다.

이와 같이, 중앙부에 화소부를, 주변부에 단자부를 형성할 필요가 있는 경우, 화소부와 단자부를 동일 공정에서 형성하는 것이 바람직하다.

예를 들면, 특허 문헌 1에는 표시 장치 등에서, COG(Chip On Glass) 기술에 적합한 단자부를 형성하는 방법이 개시되어 있다. 여기서는, 화소부에서의 몰리브덴 게이트 전극 형성과 동일 공정에서 단자부에도 몰리브덴 배선이 형성되고, 화소 부에서의 데이터 라인 형성과 동일 공정에서 단자부에도 접속 배선이 형성된다. 그리고, 보호막과 평탄화막이 전체면에 형성되고, 그 후 화소부에서 데이터 라인 상의 평탄화막 제거와 동일 공정에서 단자부에서는 데이터 라인의 종단부보다 외측의 평탄화막이 제거된다. 그리고, 화소부에서 보호막에 컨택트 홀이 뚫려지는 것과 동일 공정에서 단자부도 보호막이 비교적 좀 넓게 제거된다. 그리고 화소부에서는, 이 컨택트 홀에 접속하는 투명 도전막이 평탄화막 위에 형성되어 화소 전극으로 되고, 단자부에서는, 접속 배선 위에 투명 도전막이 형성되고, 이 위에서 COG 기술이 적용된다. 여기서, 데이터 라인 및 접속 배선에는 몰리브덴/알루미늄/몰리브덴의 적층 구조, 혹은 티탄/알루미늄/티탄의 적층 구조가 이용되고, 보호막으로서 SixNy(질화 실리콘)가 이용되고, 평탄화막에는 아크릴 수지가 이용되고, 투명 도전막에는 ITO(산화 주석 인듐) 혹은 IZO(산화 아연 인듐)가 이용되고 있다. 단자부에도 ITO(산화 주석 인듐) 혹은 IZO(산화 아연 인듐)가 이용되는 것은, 단자부 형성부터 COG 실장까지의 표시 장치 제조 공정에서, 단자부의 부식의 발생이나 단자부 표면의 산화 피막의 형성을 억제하여, COG 실장에서의 양호한 전기적 접속을 얻는 것 및 COG 실장 후의 제품 신뢰성 확보를 위해서이다.

[특허 문헌 1] 일본 특허 공개 제2006-309028호 공보

상기한 바와 같이, 특허 문헌 1에서는 화소부의 형성에 이용되는 몰리브덴 배선과, 몰리브덴/알루미늄/몰리브덴의 적층 구조 혹은 티탄/알루미늄/티탄의 적층 구조와, 투명 도전막이, 각각 단자부의 형성을 위해서도 이용되는 것이 기술되어 있다.

여기서 접속 배선층으로서 몰리브덴계와 티탄계가 기술되어 있지만, 양자에는 각각 일장 일단이 있다. 즉, 몰리브덴계는 웨트 에칭이 용이하고, 또한 분위기에 의해 형성되는 표면막은 산화막 또는 수산화막으로서 물 등으로 용이하게 제거할 수 있는 반면, 드라이 에칭이 곤란하여 미세화에 한도가 있다. 한편 티탄계는, 드라이 에칭이 가능하여 미세화에 적합하지만, 산화되기 쉽고, 예를 들면 ITO를 그 위에 형성하면, 그 형성 분위기에서 산화막 등이 생겨, 계면 저항이 높아진다.

또한, 배선 및 단자부의 미세화를 진행시키면, 특허 문헌 1과 같이 SixNy의 보호막도 불소계의 가스를 이용하는 드라이 에칭으로 원하는 형상으로 형성하게 되지만, 그 때에 불소를 함유하는 반응성 성분이 표면 생성물로서 접속 배선의 표면에 형성된다. 접속 배선이 몰리브덴계인 경우에는, 물 등의 세정으로 몰리브덴 수산화막과 함께 이들의 생성물이 제거되지만, 티탄계인 경우에는 단순한 수세정만으로서는 제거가 곤란하다.

이와 같이, 배선이나 단자부의 미세화를 위해서는 티탄계의 접속 배선을 이용하는 것이 바람직하지만, 상기한 바와 같이 단자부의 접속 배선과 ITO 사이의 계면 저항이 증가하는 것과, 표면 생성물의 제거가 곤란한 것이 과제로 된다.

본 발명의 목적은, 투명 도전막 형성에 수반하는 계면 저항의 증가를 억제할 수 있는 전기 광학 장치 및 전기 광학 장치 제조 방법을 제공하는 것이다. 또한, 다른 목적은, 불소계의 가스를 이용하는 드라이 에칭 시에 생기는 표면 생성물의 제거를 용이하게 하여 계면 저항의 증가를 억제할 수 있는 전기 광학 장치 및 전기 광학 장치 제조 방법을 제공하는 것이다. 이하의 수단은, 이들 목적 중 적어도 하나에 공헌한다.

본 발명에 따른 전기 광학 장치는 중앙부에 배치되는 화소부와, 주변부에 별도의 반도체 회로 또는 별도의 배선 기판을 실장하기 위한 단자부를 구비하고, 상기 단자부는 티탄을 함유하는 최상층을 갖는 단자용 접속 배선과, 웨트 에칭 가능한 도전 재료로 구성되는 단자용 중간막과, 단자용 투명 도전막이, 이 순으로 하층측으로부터 상층측을 향하여 적층된 적층 구조를 갖는 것을 특징으로 한다.

상기 구성의 전기 광학 장치는 단자부의 적층 구조에서, 투명 도전막과 티탄을 함유하는 층 간에 중간막이 배치되어 있다. 이에 의해, 티탄을 함유하는 층 위에 직접 투명 도전막을 형성하는 것보다도, 산화막의 형성이 억제되어 계면 저항의 증가를 억제할 수 있다.

또한, 예를 들면, SixNy의 보호막을, 중간막 형성 후에 형성하는 경우에는, 불소계의 드라이 에칭에 의해 형성되는 표면 생성물도 중간막 위에 형성되므로, 중간막 표면의 웨트 에칭, 혹은 경우에 따라서 물 등의 세정으로 용이하게 제거할 수 있다.

또한, 본 발명에 따른 전기 광학 장치에서, 상기 화소부는, 상기 단자용 접속 배선을 형성하는 것과 동일 공정에서 형성된 화소용 접속 배선과, 상기 단자용 중간막을 형성하는 것과 동일 공정에서 형성된 화소용 중간막과, 상기 단자용 투명 도전막을 형성하는 것과 동일 공정에서 형성된 화소용 투명 도전막이, 이 순으로 하층측으로부터 상층측을 향하여 적층된 적층 구조를 갖는 것이 바람직하다.

이와 같이, 화소부의 적층 구조를 구성하는 각 층은, 단자부의 적층 구조를 구성하는 각 층을 형성하는 것과 동일 공정에서 형성되므로, 형성 공정이 공통화되어, 특별한 공정을 요하지 않고, 단자부의 적층 구조와 화소부의 적층 구조를 동시에 형성할 수 있다.

또한, 본 발명에 따른 전기 광학 장치는 중앙부에 배치되는 화소부와, 주변부에 별도의 반도체 회로 또는 별도의 배선 기판을 실장하기 위한 단자부를 구비하고, 단자부는 티탄을 함유하는 최상층을 갖는 단자용 접속 배선과, 단자용 보호 절연막과, 상기 단자용 보호 절연막에 형성된 단자용 개구부에 노출되는 상기 단자용 접속 배선을 덮는 막으로서, 웨트 에칭 가능한 도전 재료로 구성되는 단자용 중간막과, 단자용 투명 도전막이, 이 순으로 하층측으로부터 상층측을 향하여 적층된 적층 구조를 갖는 것을 특징으로 한다.

상기 구성에 따르면, 보호 절연막이 티탄을 함유하는 층을 최상층으로 하는 접속 배선 위에 형성된다. 즉, 여기까지의 구조는 종래 기술의 구조와 동일하다. 이 경우에서도, 단자부의 적층 구조에서, 투명 도전막과 티탄을 함유하는 층 간에 중간막이 배치되어 있다. 이에 의해, 티탄을 함유하는 층 위에 직접 투명 도전막을 형성하는 것보다도, 산화막의 형성이 억제되어 계면 저항의 증가를 억제할 수 있다.

예를 들면, 보호 절연막을 형성하기 전에, 티탄을 함유하는 층을 최상층으로 하는 접속 배선에 이어서 중간막을 형성하는 것도 가능하지만, 이 경우에는 연속 성막 장치 등을 요하는 경우가 있다. 상기 구성에 따르면, 종래 장치를 이용하여 티탄을 함유하는 층을 최상층으로 하는 접속 배선과 보호 절연막을 구성하고, 그 후 투명 도전막을 형성하기 전에, 계면 저항을 억제하고자 하는 단자부에서, 중간막을 추가적으로 가하는 구조로 할 수 있다. 이에 의해 고가의 연속 성막 장치 등을 요하지 않고, 단자부의 계면 저항의 증가를 억제할 수 있다. 또한, 단자부를 구성하는 복수의 단자의 전부에 중간막을 추가적으로 가하는 구조로 할 수도 있고, 계면 저항을 억제하고자 하는 특정한 단자에만 중간막을 추가적으로 가하는 구조로 할 수도 있다.

또한, 본 발명에 따른 전기 광학 장치에서, 상기 화소부는, 상기 단자용 접속 배선을 형성하는 것과 동일 공정에서 형성된 화소용 접속 배선과, 상기 단자용 보호 절연막을 형성하는 것과 동일 공정에서 형성된 화소용 보호 절연막과, 상기 화소용 보호 절연막에 형성된 화소용 개구부에 노출되는 상기 화소용 접속 배선을 덮는 화소용 투명 도전막으로서, 상기 단자용 투명 도전막을 형성하는 것과 동일 공정에서 형성된 화소용 투명 도전막이, 이 순으로 하층측으로부터 상층측을 향하여 적층된 적층 구조를 갖고, 상기 단자용 중간막은 화소부에서 제거되어 있는 것이 바람직하다.

상기 구성에 따르면, 단자부에서는 중간막을 포함하는 구조로 하고, 화소부에서는 중간막을 포함하지 않는 구조로 할 수 있다. 따라서, 화소부의 구조를 종래 기술과 동일하게 하면서, 단자부에서 계면 저항의 증가를 억제할 수 있다.

또한, 본 발명에 따른 전기 광학 장치에서, 상기 중간막은 몰리브덴인 것이 바람직하다. 몰리브덴은 전기 광학 장치에서 일반적으로 이용되며, 웨트 에칭 가능한 도전 재료이다. 또한, 그 표면은 수세정으로 용이하게 제거할 수 있다. 따라서, 상기 구성에 의해, 일반적인 재료막을 이용하여, 계면 저항의 증가를 억제할 수 있다.

또한, 본 발명에 따른 전기 광학 장치에서, 상기 중간막은 IZO 또는 ITO인 것이 바람직하다. IZO 및 ITO는 전기 광학 장치에서 일반적으로 이용되는 웨트 에칭 가능한 도전 재료이다. 또한, 그 표면을 웨트 에칭함으로써, 표면 부착물을 용이하게 제거할 수 있다. 따라서 상기 구성에 의해, 일반적인 재료막을 이용하여, 계면 저항의 증가를 억제할 수 있다.

본 발명에 따른 전기 광학 장치는 중앙부에 배치되는 화소부와, 주변부에 별도의 반도체 회로 또는 별도의 배선 기판을 실장하기 위한 단자부를 구비하고, 상기 화소부는 티탄을 함유하는 최상층을 갖는 화소용 접속 배선과, 웨트 에칭 가능한 도전 재료로 구성되는 화소용 중간막과, 화소용 투명 도전막이, 이 순으로 하층측으로부터 상층측을 향하여 적층된 적층 구조를 갖는 것을 특징으로 한다.

상기 구성의 전기 광학 장치는 화소부의 적층 구조에서, 투명 도전막과 티탄을 함유하는 층 간에 웨트 에칭 가능한 도전 재료로 구성되는 화소용 중간막이 배치되어 있다. 이에 의해, 티탄을 함유하는 층 위에 직접 투명 도전막을 형성하는 것보다도, 산화막의 형성이 억제되어 계면 저항의 증가를 억제할 수 있다.

또한, 본 발명에 따른 전기 광학 장치에서, 상기 화소용 중간막과 상기 화소 용 투명 도전막 사이에 형성되는 화소용 보호 절연막을 포함하고, 상기 단자부는, 상기 화소용 접속 배선을 형성하는 것과 동일 공정에서 형성된 단자용 접속 배선과, 상기 화소용 중간막을 형성하는 것과 동일 공정에서 형성된 단자용 중간막과, 상기 화소용 보호 절연막을 형성하는 것과 동일 공정에서 형성된 단자용 보호 절연막과, 상기 단자용 보호 절연막과 상기 단자용 중간막을 통하여 형성된 단자용 개구부를 덮는 단자용 투명 도전막으로서, 상기 화소용 투명 도전막을 형성하는 것과 동일 공정에서 형성된 단자용 투명 도전막이, 이 순으로 하층측으로부터 최상층측을 향하여 적층된 적층 구조를 갖는 것이 바람직하다.

상기 구성의 전기 광학 장치는 단자부의 적층 구조에서, 투명 도전막과 티탄을 함유하는 층 간에 중간막이 적층된 후에, 보호 절연막과 중간막을 통하여 단자용 개구부가 형성되고, 이 단자용 개구부를 덮어 단자용 투명 도전막이 형성된다. 이 단자용 개구부의 형성 시에, 중간막은 개구부의 부분이 제거된다. 즉, 보호 절연막을 불소계의 드라이 에칭에 의해 개구할 때에 중간막 위에 형성되는 표면 생성물도, 중간막의 제거와 함께 제거된다. 이와 같이, 계면 저항이 낮은 것이 요망되는 단자부에서, 불소계의 가스를 이용하는 드라이 에칭 시에 생기는 표면 생성물의 제거를 용이하게 하여 계면 저항의 증가를 억제할 수 있다.

또한, 본 발명에 따른 전기 광학 장치에서, 상기 중간막은 몰리브덴인 것이 바람직하다. 몰리브덴은 전기 광학 장치에서 일반적으로 이용되는 웨트 에칭 가능한 도전 재료이다. 따라서, 상기 구성에 의해, 일반적인 막 재료를 이용하여, 계면 저항의 증가를 억제할 수 있다.

또한, 본 발명에 따른 전기 광학 장치에서, 상기 중간막은 IZO 또는 ITO인 것이 바람직하다. IZO 및 ITO는 전기 광학 장치에서 일반적으로 이용되는 웨트 에칭 가능한 도전 재료이다. 따라서, 상기 구성에 의해, 일반적인 막 재료를 이용하여, 계면 저항의 증가를 억제할 수 있다.

이하에 도면을 이용하여 본 발명에 따른 실시 형태에 대해 상세하게 설명한다. 이하에서는, 전기 광학 장치의 예로서, 액정 표시 장치를 설명하지만, 액정 표시 장치 이외의 전기 광학 장치이어도 된다. 예를 들면, 일렉트로루미네센스 장치, 플라즈마 디스플레이 장치, 전기 영동 디스플레이 장치, 전자 방출 소자를 이용하는 장치이어도 된다.

또한, 이하에서는 액정 표시 장치로서, 단자부에 COG(Chip On Glass) 기술을 이용하여 별도의 칩의 반도체 회로를 탑재하는 것, 혹은 OLB(Outer Lead Bonding) 기술을 이용하여 FPC(Flexible Printed Circuitboard) 등의 별도의 배선 기판을 접속하는 것을 설명하지만, 물론 글래스 기판 위에 저온 폴리실리콘 기술을 이용하여 주사선 구동 회로, 신호선 구동 회로 등을 형성하는 것이어도 된다.

또한, 이하에서는 액정 표시 장치의 구성으로서, 투과형 풀컬러 매트릭스형을 설명하지만, 이는 화소부와 단자부의 각 요소의 형성 공정을 공통으로 이용하는 것의 설명의 일례이다. 따라서, 화소부의 게이트 전극, 데이터 라인, 화소 전극의 재료를 그대로 단자부의 적층 구조에 이용하는 것을 제외하면, 그 밖의 구조 등은 전기 광학 장치의 사양에 따라서, 적절하게 변경이 가능하다.

<실시예 1>

도 1은 액정 표시 장치(10)의 구성을 도시하는 도면이다. 이 액정 표시 장치(10)는 투과형 풀컬러 매트릭스형의 것으로, 아래 기판(12)과 위 기판(13) 사이에 액정 분자가 협지되어 있는 구조를 갖고, 화소부(14)의 주위에 복수의 단자로 구성되는 단자부(20)를 갖는다. 도 1에서는 단자부(20)에서, COG 기술에 의해 접속되어 아래 기판(12) 위에 탑재되는 별도의 칩의 반도체 회로(16)와, OLB 기술에 의해 접속되는 별도의 배선 기판인 FPC(18)가 도시되어 있다.

도 2는 화소부(14)로부터 1화소를 추출하고, 단자부(20)로부터 1단자를 추출하여, 평면 배치를 설명하는 도면이다.

화소부(14)에서의 화소는 게이트 전극(22), 데이터 라인(25)이 직교하는 교차에 대응하여 각각 배치된다. 그리고 1개의 화소에 1개의 스위칭 소자(26)가 형성되고, 스위칭 소자(26)의 소스 단자는 데이터 라인(25), 화소용 몰리브덴막(96)의 적층 배선에 접속되고, 드레인 단자는 화소용 접속 배선(24), 화소용 몰리브덴막(96)의 적층 배선을 통하여 화소용 투명 도전막(28)인 화소 전극에 접속된다. 여기서 화소용 접속 배선(24)과 데이터 라인(25)은 동일한 재료로 구성되며 동일 공정에서 형성된다. 또한, 스위칭 소자(26)의 소스 단자와 드레인 단자는 호환성이 있어, 상기에서 설명한 드레인 단자를 소스 단자라고 부르고, 상기에서 설명한 소스 단자를 드레인 단자라고 불러도 무방하다.

단자부(20)에서의 단자는 화소부(14)로부터 인출되어 온 인출 배선(121)과, 이 인출 배선(121)에 접속되는 하부 배선(122)과, 하부 배선(122)에 접속되는 단자 용 접속 배선(124), 단자용 몰리브덴막(196), 단자용 투명 도전막(128)을 포함하여 구성된다. 여기서 후술하는 바와 같이, 인출 배선(121)과 단자용 접속 배선(124)은 화소부(14)에서의 화소용 접속 배선(24)과 데이터 라인(25)과 동일한 재료로 구성되며, 이들과 동일 공정에서 형성된다. 또한, 하부 배선(122)은 화소부(14)에서의 게이트 전극(22)과 동일한 재료로 구성되며, 이것과 동일 공정에서 형성된다. 또한, 단자용 몰리브덴막(196)은 화소용 몰리브덴막(96)과 동일한 재료로 구성되며, 이것과 동일 공정에서 형성된다. 또한, 단자용 투명 도전막(128)은 화소용 투명 도전막(28)과 동일한 재료로 구성되며, 이것과 동일 공정에서 형성된다.

액정 표시 장치(10)의 구성을 설명하기 위해, 도 2의 A-A선에서의 단면도를 도 3에 도시한다. 도 3의 좌측에 화소부(14)의 1개의 화소에 대응하는 단면도가 도시되고, 우측에 단자부(20)의 1개의 단자에 대응하는 단면도가 도시되어 있다. 액정 표시 장치(10)는, 상기한 바와 같이 아래 기판(12)과 위 기판(13) 사이에 액정 분자(30)가 협지되어 있는 구조를 갖고, 단자부(20)는 위 기판(13)이 연장되어 있지 않은 주변부에 아래 기판(12) 위에 배치된다.

처음에 화소부(14)의 구조를 설명한다. 화소부(14)에서, 위 기판(13)은 위 글래스(40) 위에 블랙 매트릭스(BM)를 갖는 컬러 필터(CF)(42)가 배치되고, 그 위에 대향 전극(44)이 배치된다. 그리고, 액정 표시 장치(10)를 구성할 때에는, 대향 전극(44)의 측을 액정 분자(30) 쪽으로 향하게 하여, 아래 기판(12)에 대향한다. 또한, 배향막 등의 도시는 생략하고 있다.

아래 기판(12)은 아래 글래스(50) 위에 버퍼층(52)이 배치되고, 이 위에 반 도체층(54), 게이트 절연막(56), 게이트 전극(22), 층 간 절연막(60)이 적층된다. 그리고, 게이트 절연막(56)과 층 간 절연막(60)에 뚫려진 컨택트 홀을 통하여, 반도체층(54)의 소스에 데이터 라인(25), 드레인에 화소용 접속 배선(24)이 접속된다. 또한, 데이터 라인(25)과 화소용 접속 배선(24) 위에는 화소용 몰리브덴막(96)이 형성된다. 그리고 그 위에 보호 절연막(62), 평탄화막(64)이 더 적층된다. 또한, 보호 절연막(62)과 평탄화막(64)에 뚫려진 개구를 통하여, 화소용 접속 배선(24) 상의 화소용 몰리브덴막(96)에 화소용 투명 도전막(28)이 접속되고, 평탄화막(64) 위에 형성된 부분이 화소 전극으로 된다.

다음으로 단자부(20)의 구조를 설명한다. 단자부(20)는, 상기한 바와 같이 COG 기술, OLB 기술을 이용하여 별도의 칩의 반도체 회로(16), 별도의 배선 기판인 FPC(18)가 접속되므로, 위 글래스(40)가 배치되지 않는다. 즉, 단자부(20)는 아래 글래스(50) 상의 구조만이다. 단자부(20)에서는, 아래 글래스(50) 위에 버퍼층(52)이 배치되고, 이 위에 게이트 절연막(56), 하부 배선(122), 층 간 절연막(60)이 적층된다. 그리고, 층 간 절연막(60)에 뚫려진 컨택트 홀을 통하여, 하부 배선(122)에 단자용 접속 배선(124)이 접속된다. 그리고 단자용 접속 배선(124) 위에는 단자용 몰리브덴막(196)이 형성되고, 그 위에 보호 절연막(62)이 더 적층된다. 또한, 단자부(20)에서는, 평탄화막(64)은 전체면 제거되기 때문에, 도 3의 단자부(20)에는 나타나지 않는다. 그리고 보호 절연막(62)에 뚫려진 개구를 통하여, 단자용 접속 배선(124) 상의 단자용 몰리브덴막(196)에 단자용 투명 도전막(128)이 접속된다.

도 4는, 화소부(14)에서의 화소용 접속 배선(24)의 주변의 부분과, 단자부(20)에서의 단자용 접속 배선(124)의 주변의 부분의 적층 구조를 확대하여 도시하는 부분도이다. 또한, 이하에서는, 도 1 내지 도 3과 마찬가지의 요소에는 동일한 부호를 붙이고, 상세한 설명을 생략한다. 또한, 이하에서는 도 1 내지 도 3의 부호를 이용하여 설명한다. 도 4에서는, 위 기판(13), 액정 분자(30)의 도시를 생략하고, 아래 기판(12)에서 아래 글래스(50), 버퍼층(52)의 도시를 생략하고 있다.

도 4의 좌측에는, 화소부(14)에서의 화소용 접속 배선(24)과 화소용 몰리브덴막(96)의 부분 확대도가 도시되어 있다. 화소용 접속 배선(24)은, 도시되어 있지 않은 버퍼층(52) 위에 배치되는 반도체층(54)에 형성되는 스위칭 소자(26)의 드레인에 접속되는 배선이다. 화소용 접속 배선(24)은 게이트 절연막(56)과 층 간 절연막(60)에 뚫려진 컨택트 홀에 의해 노출된 반도체층(54)에 접속하고, 하층측으로부터 상층측을 향하여, 티탄(90), 알루미늄(92), 최상층의 티탄(94)이 이 순으로 적층되어 구성된다. 화소용 몰리브덴막(96)은 화소용 접속 배선(24)의 최상층의 티탄(94) 위에 적층되어 배치된다. 또한, 여기서는, 게이트 절연막(56) 위에 층 간 절연막(60)이 직접 배치되도록 도시되어 있지만, 이는 이 영역에서 게이트 절연막(56)의 다음에 형성되는 게이트 전극(22)이 제거되어 있기 때문이다. 여기서, 티탄(90, 94)은 티탄을 함유하는 층이면 되고, 금속 티탄 외에, 질화 티탄(TiN) 등 이어도 된다. 이하에서는, 티탄을 함유하는 층을, 간단히 티탄으로 하여 설명한다.

그리고, 화소용 몰리브덴막(96) 위에는 보호 절연막(62)과 평탄화막(64)이 적층하여 배치되고, 이 적층 절연막에, 화소용 몰리브덴막(96)의 일부가 노출되도록 컨택트 홀이 뚫려진다. 이 컨택트 홀에 노출된 화소용 몰리브덴막(96)을 덮도록, 화소용 투명 도전막(28)이 배치된다. 이와 같이 하여, 도 2에서 설명한 바와 같이, 화소용 투명 도전막(28)은 스위칭 소자(26)의 드레인에 접속되어, 평탄화막(64) 위에 배치되는 화소 전극으로 된다.

도 4의 우측에는, 단자부(20)에서의 단자용 접속 배선(124)과 단자용 몰리브덴막(196)의 부분 확대도가 도시되어 있다. 화소용 접속 배선(24)과 달리, 단자용 접속 배선(124)은, 도시되어 있지 않은 버퍼층(52) 및 게이트 절연막(56) 위에 배치되는 하부 배선(122)에 접속되는 배선이다. 또한, 후술하는 바와 같이, 하부 배선(122)은 화소부(14)에서의 게이트 전극(22)이 형성되는 것과 동일 공정에서 형성된다. 예를 들면, 게이트 전극(22)이 몰리브덴막으로 형성될 때에는, 하부 배선(122)은 몰리브덴막으로 형성된다. 또한, 단자부(20)에서는 게이트 전극(22)과 동일 공정에서 형성되는 하부 배선(122)이 배치되어 있으므로, 층 간 절연막(60)이 게이트 절연막(56) 위에 직접 배치되는 화소부(14)의 구성과 달리, 하층측으로부터 상층측을 향하여, 게이트 전극(22)과 동일한 하부 배선(122), 층 간 절연막(60)의 순으로 적층되어 있다.

단자용 접속 배선(124)은 층 간 절연막(60)에 뚫려진 컨택트 홀에 의해 노출된 하부 배선(122)에 접속하고, 하층측으로부터 상층측을 향하여, 티탄(190), 알루미늄(192), 최상층의 티탄(194)이 이 순으로 적층되어 구성된다. 단자용 몰리브덴막(196)은 단자용 접속 배선(124)의 최상층의 티탄(194) 위에 적층되어 배치된다.

그리고, 단자부(20)에서는 평탄화막(64)이 전면적으로 제거되고, 단자용 몰리브덴막(196) 위에는 보호 절연막(62)이 배치되고, 이 보호 절연막(62)에, 단자용 몰리브덴막(196)의 일부가 노출되도록 컨택트 홀이 뚫려진다. 이 컨택트 홀에 노출된 단자용 몰리브덴막(196)을 덮도록, 단자용 투명 도전막(128)이 배치된다. 또한, 단자용 투명 도전막(128)은 단자부(20)에서, 단자용 몰리브덴막(196)의 표면 산화의 진행을 억제함과 함께 단자부의 부식을 방지하는 기능을 갖는다.

이와 같이 하여, 화소부(14)에서, 화소용 접속 배선(24), 화소용 몰리브덴막(96), 화소용 투명 도전막(28)의 도전 적층막이 형성되고, 단자부(20)에서, 단자용 접속 배선(124), 단자용 몰리브덴막(196), 단자용 투명 도전막(128)의 도전 적층막이 형성된다. 여기서, 화소용 접속 배선(24)과 단자용 접속 배선(124)은 동일 공정에서 형성되고, 화소용 몰리브덴막(96)과 단자용 몰리브덴막(196)은 동일 공정에서 형성되고, 화소용 투명 도전막(28)은 단자용 투명 도전막(128)과 동일 공정에서 형성된다. 또한, 화소용 접속 배선(24)과 단자용 접속 배선(124)은 티탄/알루미늄/티탄의 적층 구조로 하였지만, 질화 티탄(TiN)/알루미늄/질화 티탄(TiN)의 적층 구조, 티탄/알루미늄-실리콘 합금(Al-Si) 등의 적층 구조이어도 된다.

다음으로, 도 1 내지 도 4에서 설명한 구조를 형성하는 공정을 설명한다. 공정 설명을 위해, 도 5와 도 6의 플로우차트를 이용하고, 또한 도 7 내지 도 12의 구성도를 이용하여 설명한다. 또한, 도 13과 도 14를 이용하여, 몰리브덴막을 이용하는 효과에 대해서 설명한다. 또한, 이하에서는, 도 1 내지 도 4와 마찬가지의 요소에는 동일한 부호를 붙이고, 상세한 설명을 생략한다. 또한, 이하에서는 도 1 내지 도 4의 부호를 이용하여 설명한다.

도 5는 티탄/알루미늄/티탄의 적층 구조를 갖는 접속 배선층을 성막하는 공정까지의 수순을 설명하는 플로우차트이며, 도 6은, 그 후의 공정의 수순을 설명하는 플로우차트이다. 또한, 이들 공정은 아래 기판(12)의 제조 공정이며, 위 기판(13)의 제조 공정, 아래 기판(12)과 위 기판(13)에 의해 액정 분자를 협지하는 공정 등을 거쳐, 액정 표시 장치(10)가 제조된다.

또한, 도 1 내지 도 4에서 설명한 액정 표시 장치(10)의 아래 기판(12)의 제조에서는, 도 5의 최후의 공정인 티탄/알루미늄/티탄 성막 공정과, 도 6의 최초의 공정인 몰리브덴막 성막 공정과는 연속하여 행해진다. 즉, 티탄/알루미늄/티탄/몰리브덴과 연속 성막이 행해지지만, 종래 기술은 몰리브덴막을 이용하지 않으므로, 비교하기 쉽도록, 여기서는 종래 기술과 동일한 공정 부분을 도 5의 플로우차트에 통합한 것이다.

도 5는 아래 글래스(50)로부터 출발하여, 티탄/알루미늄/티탄 성막 공정까지의 각 수순을 설명하는 플로우차트이며, 도 7은 티탄/알루미늄/티탄 성막 공정이 완료된 상태의 화소부(14)와 단자부(20)의 모습을 도시하는 구조도이다. 도 7에서는 좌측에 화소부(14)의 구조가 도시되고, 우측에 단자부(20)의 구조가 도시된다. 또한, 도 8 이후 도 12까지에 대해서도 마찬가지이다.

도 5에서, 우선 아래 글래스(50) 위에 버퍼층(52)이 아래 글래스 전체면에 형성되고(S10), 그 위에 아몰퍼스 실리콘(a-Si)막이 성막된다(S12). 여기서, 버퍼 층(52)은 SiO₂/SiN의 적층막이며, 두께는 100∼200㎚, a-Si막은 두께 30∼50㎚ 정도로 한다. 또한, 이들 막은 플라즈마 CVD로 형성된다. 이에 의해, 아래 글래스(50) 위에는 a-Si/SiO₂/SiN/glass(글래스 기판)라고 하는 막이 적층된다.

다음으로, 레이저를 조사(레이저 어닐링)하여, 아몰퍼스 실리콘막에 대해서 저온에서의 결정화가 행해진다(S14). 이에 의해, 아몰퍼스 실리콘이 결정화되어 폴리실리콘층이 형성된다. 다음으로, 얻어진 폴리실리콘층이 패터닝되어, 주어진 부분에 폴리실리콘의 아일랜드(반도체층(54))가 형성된다(S16). 그 후, 포토리소그래피에 의해 레지스트 패턴을 형성하고, 스위칭 소자(26)가 n채널 TFT인 경우, 그 소스ㆍ드레인 영역 등에 불순물(예를 들면 인)이 도프된다(S18).

다음으로, 이 반도체층(54)을 포함시켜 기판 전체면에 SiO₂의 단층막 또는 SixNy/SiO₂의 적층막으로 이루어지는 게이트 절연막(56)이 형성된다(S20).

이에 의해, 화소부(14)에서는 스위칭 소자(26)나 용량을 형성하는 영역 등에 형성된 폴리실리콘으로 이루어지는 반도체층(54)을 덮어 게이트 절연막(56)이 형성된다. 한편, 단자부(20)에서는 반도체층(54)이 제거되고, 버퍼층(52) 위에 게이트 절연막(56)이 형성된다.

다음으로, 게이트 절연막(56) 상의, 반도체층(54)의 채널 영역의 상방에 해당하는 위치에 게이트 전극(22)이 스퍼터링에 의해 형성된다(S22). 여기서, 게이트 전극(22)은 재료로서 몰리브덴(Mo), 텅스텐 몰리브덴 합금(MoW) 등이 이용되고, 200∼300㎚의 두께로 성막된다. 이 게이트 전극(22)은 화소부(14)에서 수평 방향 으로 1행에 배치되는 복수의 화소에 공통의 게이트 라인의 일부로서 형성된다. 또한, 도시되어 있지 않지만, 축적 용량용의 SC 라인도 게이트 라인과 동일 프로세스에서 형성되고, 축적 용량은 축적 용량용으로 형성된 반도체층(54)이 게이트 절연막(56)을 개재하여, SC 라인과 대향 배치됨으로써 형성된다. 또한, 화소부(14)에서 게이트 전극(22)이 형성될 때에, 단자부(20)에서는 하부 배선(122)이 동일 프로세스에서 형성된다.

게이트 전극(22), 하부 배선(122)의 형성 후, 주변 회로에서 스위칭 소자로서의 p채널 TFT가 있는 경우에는, 그 소스ㆍ드레인 영역에 불순물(예를 들면, 붕소)이 도프된다(S24). 이는, 포토리소그래피에 의해, 도프가 필요한 영역 이외에 형성한 레지스트 등을 마스크로 한 붕소의 이온 도프에 의해 행해진다. 이 때, 단자부(20)에서는, 아무런 처리도 이루어지지 않는다(불순물 도프도 이루어지지 않는다). 또한, 스위칭 소자에 n채널 TFT만을 이용하는 구성일 때에는, S24의 공정을 생략할 수 있다.

다음으로, 아래 글래스(50)의 전체면에 SiO₂의 단층막 또는 SiO₂/SixNy의 적층막으로 이루어지는 층 간 절연막(60)을 플라즈마 CVD에 의해 성막한다(S26). 두께는, 예를 들면 400∼800㎚ 정도로 한다. 이 층 간 절연막(60)을 형성한 후, 열처리에 의한 활성화 어닐링에 의해 불순물을 도프한 영역의 반도체층(54)에 대해서 활성화하고(S28), 이들 영역에서의 캐리어의 이동도를 충분한 것으로 한다.

이 처리에서는, 화소부(14)에서 층 간 절연막(60)이 형성되고, 단자부(20)에 서도 층 간 절연막(60)이 형성된다.

또한, 층 간 절연막(60) 및 게이트 절연막(56)의, 반도체층(54)의 소스 영역, 드레인 영역에 대해, 포토리소그래피 및 드라이 에칭 또는 웨트 에칭에 의해 컨택트 홀을 형성한다(S30). 이 때에, 단자부(20)의 하부 배선(122)의 상방의 층 간 절연막(60)에 대해서도, 화소부(14)에서의 보다도 좀 넓은 영역에서 제거가 행해진다. 제거 영역이 넓은 것은, COG 기술 혹은 OLB 기술에 의해 접속되는 단자의 크기에 따라서, 단자부의 접속 저항을 보다 저저항화로 하는 것이다. 따라서, S22의 공정에서, 하부 배선(122)도 화소부(14)의 게이트 전극(22)의 폭 치수 등과 비교하면 좀 넓은 크기로 패터닝되어 있다.

다음으로, 데이터 라인(소스 전극)(25), 화소용 접속 배선(드레인 전극)(24)을 위한 접속 배선층을 아래 글래스(50)의 전체면에 성막한다(S32). 도 7에는, 이 공정이 행해진 상태가 도시되어 있고, 여기서는 접속 배선층(70)이 화소부(14)와 단자부(20)에 걸쳐 전체면에 성막되어 있는 모습이 도시되어 있다. 접속 배선층(70)은 티탄/알루미늄/티탄의 적층 구조이며, 최하층의 티탄은 화소부(14)에서는 반도체층(54)에 접속되고, 단자부(20)에서는 하부 배선(122)에 접속된다. 중간의 알루미늄은 도전 배선의 중핵부로 되는 것이며, 그 하층과 상층에 각각 티탄을 배치한 구성으로, 접속 배선층(70)이 구성되어 있다. 접속 배선층(70)은, 도 7에 도시된 바와 같이 반도체층(54) 위에 뚫려진 컨택트 홀, 하부 배선(122) 위에 뚫려진 컨택트 홀을 각각 덮어 성막된다. 접속 배선층(70)은 스퍼터링에 의한 티탄/알루미늄/티탄의 적층막(두께 400∼800㎚)에 의해 성막된다.

상기한 바와 같이, 도 5의 S32까지는 종래 기술과 마찬가지의 수순이다. 도 6은 그 이후의 수순을 설명하는 플로우차트이다. 도 8 내지 도 12는 각 공정에 대응하는 구조도이다.

도 6에서의 최초의 공정은 몰리브덴막 성막의 공정이다(S34). 이 공정은, 아래 글래스(50)의 전체면에 걸쳐 몰리브덴막을 성막하는 공정에서, 실제로는 도 5의 S32의 공정과 연속하여 행해진다. 즉, 스퍼터링에 의한 몰리브덴/티탄/알루미늄/티탄의 적층막(두께 500∼900㎚)에 의해 성막된다. 이 4층 성막은, 예를 들면 매엽식의 연속 스퍼터링 성막 장치를 이용하여, S30의 공정에 이어서, 티탄층 성막-알루미늄층 성막-티탄층 성막-몰리브덴층 성막의 순으로 성막함으로써 행할 수 있다. 물론, 이들 막을 각각 따로 따로의 전용 장치로 성막할 수도 있다. 도 8에는 몰리브덴막(72)이 접속 배선층(70) 위에 전체면에 성막되어 있는 모습이 도시되어 있다.

다음으로, 몰리브덴/티탄/알루미늄/티탄의 적층 배선이 포토리소그래피 및 드라이 에칭에 의해 형성된다(S36). 드라이 에칭은, 예를 들면 염소계의 에칭 가스를 이용하여 행할 수 있다. 또한, 몰리브덴막을 웨트 에칭에 의해 패터닝한 후, 티탄/알루미늄/티탄의 적층막을 염소계의 드라이 에칭 가스로 패터닝하는 것으로 하여도 된다. 몰리브덴막의 웨트 에칭에는 인산과 질산을 함유하는 적절한 에칭액을 이용할 수 있다. 그와 같은 에칭액으로서, 인산과 질산과 아세트산을 함유하는 혼합액인 소위 PAN액을 이용할 수 있다.

도 9는, S36의 공정의 모습을 도시하는 도면이다. 여기서는, 화소부(14)에 서, 화소용 접속 배선(24)과 화소용 몰리브덴막(96)이 적층 구조로 형성된다. 화소부(14)에서 패턴 형성된 이 적층 배선부는 스위칭 소자(26)의 드레인 전극에 상당한다. 또한, 단자부(20)에서도, 단자용 접속 배선(124)과 단자용 몰리브덴막(196)이 적층 구조로 형성된다. 단자부(20)에서 패턴 형성된 이 적층 배선부는 COG 기술 혹은 OLB 기술에서의 접속부에 상당한다.

다음으로, SixNy로 이루어지는 보호 절연막(62)이 아래 글래스(50)의 전체면에 형성된다(S38). 그리고 이어서 감광성 아크릴 수지의 평탄화막(64)이 아래 글래스(50)의 전체면에 형성되고, 포토리소그래피에 의해 화소 전극의 컨택트 개구부를 개구하고, 단자부 및 단자부 주변의 평탄화막(64)을 제거한다. 이와 같이 하여 평탄화막 패턴 형성이 행해진다(S40). 그리고, 평탄화막(64)을 개구 또는 제거한 부분의 보호 절연막(62)에 대해서, 포토리소그래피에 의해 필요한 개소에 개구부가 형성된다. 이와 같이 하여, 보호 절연막 컨택트 홀 형성이 행해진다(S42).

개구부의 형성은 다음과 같이 하여 행할 수 있다. 우선 포토리소그래피에 의해, 평탄화막(64)에 대해서 패터닝이 행해진다. 화소부(14)에서는, 드레인 전극에 대응하는 화소용 접속 배선(24)과 화소용 몰리브덴막(96)의 적층 배선부의 상방의 평탄화막(64)이 제거된다. 또한, 화소부(14)에서의 데이터 라인(25)의 종단부보다도 외측의 영역의 평탄화막(64)이 제거된다. 따라서, 단자부(20)에서는 평탄화막(64)이 전면적으로 제거되어, 보호 절연막(62)이 노출된다. 그 모습을 도 10에 도시한다.

다음으로, 보호 절연막(62)에 대해서 패터닝이 행해진다. 화소부(14)에서 는, 평탄화막(64)이 제거된 개소의 보호 절연막(62)이 제거된다. 또한, 단자부(20)에서, COG 기술 혹은 OLB 기술에서의 접속부에 대응하는 단자용 접속 배선(124)과 단자용 몰리브덴막(196)의 적층 배선부의 부분의 보호 절연막(62)이 제거된다. 보호 절연막(62)의 패터닝에는, SF₆ 혹은 CF₄+O₂ 등의 에칭 가스를 이용한 드라이 에칭 혹은 버퍼드 불산(BHF)을 이용한 웨트 에칭이 이용된다.

이와 같이 하여, 필요한 개소에 개구부가 형성된다. 도 11은, 보호 절연막(62)에 필요한 개구부가 형성된 상태를 도시하는 도면이다. 상기한 바와 같이, 단자부(20)에는 평탄화막(64)이 제거되어 있다.

그리고, 다음으로 몰리브덴막의 세정이 행해진다(S44). 몰리브덴막의 표면에 형성되는 막은 산화막 또는 수산화막으로, 수세정에 의해 용이하게 제거할 수 있어, 청정한 몰리브덴막을 노출시킬 수 있다.

청정한 몰리브덴막이 노출된 부분에서, 투명 도전막이 형성된다(S46). 투명 도전막으로서는, ITO 또는 IZO를 이용할 수 있다. 그리고 포토리소그래피에 의해, 소정의 형상으로 패터닝된다. 패터닝에는 옥살산계의 에칭액을 이용할 수 있다.

여기서, 화소부(14)에서는 화소용 투명 도전막(28)은 화소 전극으로서 이용된다. 즉, 화소용 투명 도전막(28)은 드레인 전극에 대응하는 화소용 접속 배선(24)과 화소용 몰리브덴막(96)의 적층 배선부에 접속하고, 평탄화막(64) 상의 화소 영역에 걸쳐 퍼져서 배치된다. 한편, 단자부(20)에서는 단자용 투명 도전막(128)이 COG 기술 혹은 OLB 기술에서의 접속부로서 이용된다. 즉, 단자용 투명 도전막(128)은 하부 배선(122)에 접속하는 단자용 접속 배선(124)과 단자용 몰리브덴막(196)의 적층 배선부 위에 배치된다. 도 12는, 그 모습을 도시하는 도면이다.

이와 같이, 액정 표시 장치(10)의 아래 기판(12)의 화소부(14)와 단자부(20)에서는 도전 배선층으로서, 몰리브덴/티탄/알루미늄/티탄의 적층 배선 구조가 이용된다. 종래 기술에서는 도전 배선 구조로서, 티탄/알루미늄/티탄의 적층 배선 구조가 이용되고 있다. 따라서, 도 13과 도 14를 이용하여, 이 2 종류의 적층 배선 구조의 작용의 상위를 설명한다. 또한, 이하에서는, 도 1 내지 도 12와 마찬가지의 요소에는 동일한 부호를 붙이고, 상세한 설명을 생략한다. 또한, 이하에서는 도 1 내지 도 12의 부호를 이용하여 설명한다.

여기서, 도 13에는, 종래 기술에서의 단자부의 적층 배선 구조의 형성 공정 중, 티탄/알루미늄/티탄의 적층 배선이 패터닝되었을 때부터 투명 도전막 형성까지의 각 공정의 구조도가 도시되어 있다. 도 14에는, 도 6의 플로우차트의 방법에 의한 단자부의 적층 배선 구조의 형성 공정 중, 몰리브덴/티탄/알루미늄/티탄의 적층 배선이 패터닝되었을 때부터 투명 도전막 형성까지의 각 공정의 구조도가 도시되어 있다.

종래 기술의 단자부(20)에서는, 이미 도 5의 S32에서 설명한 바와 같이, 티탄/알루미늄/티탄의 적층막으로 구성되는 접속 배선층(70)이 성막된다. 그리고, 포토리소그래피와 드라이 에칭에 의해, 단자용 접속 배선(124)이 패터닝되어 형성된다. 드라이 에칭은 염소계의 에칭 가스를 이용할 수 있다. 그 모습을 도 13a에 도시한다. 이 때, 드라이 에칭의 분위기 등에 의해, 최상층의 티탄(194)의 표면에 는 산화막이 형성된다. 또한, 티탄/알루미늄/티탄의 적층막의 성막으로부터 보호 절연막(62)의 성막까지의 공정간의 체류에 의해서도, 산화막이 형성된다. 도 13a에서 계면 상태(200)로서 도시되어 있는 것은, 이들 산화막이 형성된 상태이다.

다음으로, 보호 절연막(62)이 형성된다. 보호 절연막(62)에는 단자용 접속 배선(124)에 대응하는 개소에 개구부가 형성된다. 보호 절연막(62)에 개구부를 형성할 때에는, 도 6의 S42에서 설명한 내용과 마찬가지로, SF₆ 혹은 CF₄+O₂ 등의 에칭 가스를 이용하는 드라이 에칭 기술에 의해 행할 수 있다. 그 모습이 도 13b에 도시된다.

이 때, 최상층의 티탄의 산화막은 일부 제거된다. 그러나, 보호 절연막(62)을 구성하는 SixNy와 에칭 가스 사이의 반응에 의해 생기는 표면 생성물이 보호 절연막(62)의 개구부의 최상층의 티탄(194)의 표면에 형성된다. 도 13b에서 계면 상태(202)로서 도시되어 있는 것은, 이 표면 생성물이 형성된 상태이다.

이 표면 생성물의 상세한 성분은 아직 완전하게 해명되어 있지 않지만, F 성분을 포함하는 막이며, 그 두께는, 예를 들면 약 10㎚ 내지 약 30㎚이다. 티탄의 표면에서의 이 표면 생성물은 적어도 수세정으로는 티탄 표면으로부터 제거할 수 없는 것을 알고 있다. 또한, 예를 들면 HF계의 에칭액을 이용하면, 이 표면 생성물을 제거할 수 있지만, 그 경우에는 최상층의 티탄도 대부분 제거되게 되어, ITO와의 계면 저항이 오히려 증대되게 될 뿐만 아니라, 보호 절연막(62)의 컨택트 홀의 형상 불량에 의해 단자부 ITO의 ITO 피막이 불충분하게 되어, 부식에 대한 단자 부의 신뢰성을 손상시키게 된다. 이와 같이, 이 표면 생성물을 제거하는 것을 간단하지 않다.

그 표면 생성물이 제거되지 않은 것으로 하여, 다음에 단자용 투명 도전막(128)이 형성된다. 그 모습이 도 13c에 도시된다. 단자용 투명 도전막(128)과 단자용 접속 배선(124)의 표면 근방에는, 도 13c에서 계면 상태(204)로서 도시한 바와 같이, 표면 생성물과 산화막이 남겨진 상태로 된다.

이와 같이, 종래 기술의 단자부(20)에서, 단자용 투명 도전막(128)과 단자용 접속 배선(124)의 표면 근방에, 표면 생성물과 산화막이 남겨져 있으므로, 단자용 투명 도전막(128)과 단자용 접속 배선(124) 사이의 계면 저항이 증대되어, 각 단자에서의 실장 접속성이 저하된다.

도 14는, 도 6에서 설명한 플로우차트에 의한 단자부(20)의 형성의 모습을 설명하는 도면으로, 도 14a는, 도 6의 S36, 도 9의 구조도에 대응하고, 도 14b는 도 6의 S42, 도 11의 구조도에 대응하고, 도 14c는, 도 6의 S44에 대응하고, 도 14d는, 도 6의 S46, 도 12의 구조도에 대응한다.

상기의 각 수순, 각 구조도에서 설명한 바와 같이, 여기서는 몰리브덴/티탄/알루미늄/티탄의 적층막으로 구성되는 적층 배선층이 성막된다. 그리고, 포토리소그래피와 드라이 에칭에 의해, 단자용 접속 배선(124)과 단자용 몰리브덴막(196)이 패터닝되어 형성된다. 패터닝에 드라이 에칭을 이용할 때에는, 상기한 바와 같이 염소계의 에칭 가스를 이용할 수 있다. 그 모습이 도 14a에 도시된다. 이 때, 드라이 에칭의 분위기 등에 의해, 단자용 몰리브덴막(196)의 표면에도 산화막 또는 수산화막이 형성된다. 따라서, 단자용 몰리브덴막(196)의 표면 근방에는 산화막 또는 수산화막이 생성되어 있다. 도 14a에서 계면 상태(206)로서 도시되어 있는 것은, 이 산화막 또는 수산화막이 형성된 상태이다.

다음으로, 보호 절연막(62) 및 도시되어 있지 않은 평탄화막이 형성된다. 단자부 및 단자부 주변에서는 평탄화막은 일단 형성된 후, 모두 제거된다. 그 후, 보호 절연막(62)에는 단자용 몰리브덴막(196), 단자용 접속 배선(124)에 대응하는 개소에 개구부가 형성된다. 보호 절연막(62)에 개구부를 형성할 때에는, 도 6의 S42에서 설명한 내용과 마찬가지로, SF₆ 혹은 CF₄+O₂ 등의 에칭 가스를 이용하는 드라이 에칭 기술에 의해 행할 수 있다. 그 모습이 도 14b에 도시된다.

이 때, 최상층의 단자용 몰리브덴막(196)의 표면의 산화막 또는 수산화막은 일부 제거된다. 그러나, 보호 절연막(62)을 구성하는 SixNy와 에칭 가스 사이의 반응 및 그 후의 애싱 프로세스에 의해 생기는 표면 생성물이 최상층의 단자용 몰리브덴막(196)의 표면에 형성된다. 도 13b에 관련하여 설명한 바와 같이, 이 표면 생성물의 상세한 성분은 아직 완전하게 해명되어 있지 않지만, F 성분을 포함하는 막이며, 그 두께는, 예를 들면 약 10㎚ 내지 약 30㎚이다. 도 14b에서 계면 상태(208)로서 도시되어 있는 것은, 도 14a의 상태 외에, 이 표면 생성물이 더 형성된 상태이다.

다음으로, 도 6의 S44에서 설명한 바와 같이, 몰리브덴막 세정이 행해진다. 이 세정은 수세정이지만, 몰리브덴의 표면의 산화막 또는 수산화막을 제거할 수 있 다. 도 14b에서 설명한 표면 생성물은 단자용 몰리브덴막(196)의 표면에 생성되지만, 단자용 몰리브덴막(196)의 표면에는 산화막 또는 수산화막이 형성되어 있으므로, 이 표면 생성물도 몰리브덴의 산화막 또는 수산화막 위에 생성되게 된다. 따라서, 수세정으로 산화막 또는 수산화막이 제거될 때에, 그 위에 생성되어 있는 표면 생성물도, 소위 리프트 오프 작용에 의해, 함께 제거된다. 그 모습을 도 14c에 도시한다. 여기서는, 계면 상태(210)로서, 단자용 몰리브덴막(196) 표면에 청정면이 노출되는 모습이 도시되어 있다.

이 단자용 몰리브덴막(196)의 청정면 위에, 단자용 투명 도전막(128)이 형성된다. 그 모습이 도 14d에 도시된다. 상기한 바와 같이, 투명 도전막으로서는 ITO 또는 IZO가 이용되고, 그 생성에는 열 공정을 수반하지만, 단자용 접속 배선(124)의 최상층의 티탄(194)과 단자용 투명 도전막(128) 사이에는 단자용 몰리브덴막(196)이 배치되어 있으므로, 최상층의 티탄(194)의 표면에는 산화막이 거의 생성되지 않는다. 이 상태가 도 14d에서는 계면 상태(212)로서 도시된다.

이와 같이, 도 6의 플로우차트의 방법에 따르면, 종래 기술의 방법에 비해, 단자용 투명 도전막(128)과 단자용 접속 배선(124)의 계면 저항을 증대하는 요인으로 되는 생성물은 대부분 없앨 수 있어, 단자용 투명 도전막(128)과 단자용 접속 배선(124) 사이의 계면 저항의 증대를 억제할 수 있어, 각 단자에서의 실장 접속성의 저하를 억제할 수 있다.

<실시예 2>

상기에서는, 몰리브덴/티탄/알루미늄/티탄의 적층 구조를 형성하기 위해, 이 들 4층의 막을 각각 성막하는 장치를 요하고, 이들 막을 각각 따로 따로의 전용 장치로 성막할 수도 있지만, 투명 도전막과 접속 배선 사이의 접속 저항의 증대의 억제 및 공정의 단축, 막 특성의 안정성 등을 고려하면, 바람직하게는 이 4층 구조를 연속 성막할 수 있는 장치를 이용하는 것이 좋다. 그러나, 이와 같은 연속 성막 장치를 이용하지 않더라도, 계면 저항을 낮게 억제하고자 하는 단자부에만, 투명 도전막과 접속 배선 사이에 몰리브덴막을 배치함으로써, 티탄의 산화막 생성을 억제하여, 투명 도전막과 접속 배선 사이의 계면 저항의 증대를 억제할 수 있다.

예를 들면, 상기의 예에서는 연속 성막 장치에 의해, 화소부와 단자부의 쌍방에서 몰리브덴/티탄/알루미늄/티탄의 적층 구조를 형성하고 있지만, 이 대신에 티탄/알루미늄/티탄의 적층 구조를 연속 성막 장치 등으로 형성한 후, 보호 절연막을 형성하고, 그 후에 몰리브덴막을 단자부만에 형성하는 것으로 할 수 있다. 이 방법에 따르면, 몰리브덴/티탄/알루미늄/티탄의 4층 연속 성막 장치를 이용하지 않더라도, 단자부에서의 투명 도전막과 접속 배선 사이의 계면 저항의 증대를 억제할 수 있다.

이하에서는, 그와 같은 제조 방법 및 그 제조 방법에 의해 얻어지는 액정 표시 장치에 대해, 도 15의 확대 부분도, 도 16의 플로우차트, 도 17 내지 도 22까지의 구조도를 이용하여 설명한다. 또한, 이하에서는, 도 1 내지 도 14와 마찬가지의 요소에는 동일한 부호를 붙이고, 상세한 설명을 생략한다. 또한, 이하에서는 도 1 내지 도 14의 부호를 이용하여 설명한다. 또한, 도 15, 도 17 내지 도 22의 구조도에서는 좌측에 화소부(14)를, 우측에 단자부(20)의 모습을 도시하는 것으로 한다.

도 15는, 도 4에 대응하는 도면으로, 화소용 접속 배선(24)의 부분과, 단자용 접속 배선(124)과 단자용 몰리브덴막(196)의 부분의 적층 구조를 확대하여 도시하는 부분도이다. 도 15에서는, 도 4와 마찬가지로, 위 기판(13), 액정 분자(30)의 도시를 생략하고, 아래 기판(12)에서 아래 글래스(50), 버퍼층(52)의 도시를 생략하고 있다.

도 15의 좌측에는, 화소부(14)에서의 화소용 접속 배선(24)의 부분 확대도가 도시되어 있다. 화소용 접속 배선(24)은 게이트 절연막(56)과 층 간 절연막(60)에 뚫려진 컨택트 홀에 의해 노출된 반도체층(54)에 접속하고, 하층측으로부터 상층측을 향하여, 티탄(90), 알루미늄(92), 최상층의 티탄(94)이 이 순으로 적층되어 구성된다. 그리고, 최상층의 티탄(94) 위에는 보호 절연막(62)과 평탄화막(64)이 적층하여 배치되고, 이 적층 절연막에, 최상층의 티탄(94)의 일부가 노출되도록 컨택트 홀이 뚫려진다. 이 컨택트 홀에 노출된 최상층의 티탄(94)을 덮도록, 화소용 투명 도전막(28)이 배치된다. 이와 같이 하여, 도 2에서 설명한 바와 같이, 화소용 투명 도전막(28)은 스위칭 소자(26)의 드레인에 접속되어, 평탄화막(64) 위에 배치되는 화소 전극으로 된다.

도 15의 우측에는, 단자부(20)에서의 단자용 접속 배선(124)과 단자용 몰리브덴막(196)의 부분 확대도가 도시되어 있다. 단자용 접속 배선(124)은, 도시되어 있지 않은 버퍼층(52) 및 게이트 절연막(56) 위에 배치되는 하부 배선(122)에 접속되는 배선이다. 단자용 접속 배선(124)은 층 간 절연막(60)에 뚫려진 컨택트 홀에 의해 노출된 하부 배선(122)에 접속하고, 하층측으로부터 상층측을 향하여, 티탄(190), 알루미늄(192), 최상층의 티탄(194)이 이 순으로 적층되어 구성된다.

그리고, 단자부(20)에서는 평탄화막(64)이 전면적으로 제거되고, 최상층의 티탄(194) 위에는 보호 절연막(62)이 배치되고, 이 보호 절연막(62)에, 최상층의 티탄(194)의 일부가 노출되도록 컨택트 홀이 뚫려진다. 이 컨택트 홀에 노출된 최상층의 티탄(194)을 덮도록, 단자용 몰리브덴막(196)이 배치된다. 그리고, 그 위에, 단자용 투명 도전막(128)이 배치된다.

이와 같이 하여, 화소부(14)에서, 화소용 접속 배선(24), 화소용 투명 도전막(28)의 도전 적층막이 형성되고, 단자부(20)에서, 단자용 접속 배선(124), 단자용 몰리브덴막(196), 단자용 투명 도전막(128)의 도전 적층막이 형성된다. 즉, 화소부(14)에서는 화소용 투명 도전막(28)과 화소용 접속 배선(24) 사이에 몰리브덴막이 배치되지 않고, 이에 대해 계면 저항의 억제를 도모하고자 하는 단자부(20)에서는, 단자용 투명 도전막(128)과 단자용 접속 배선(124) 사이에 단자용 몰리브덴막(196)이 배치되어 있다.

다음으로, 도 15의 구조를 얻기 위한 제조 방법의 수순을 도 16의 플로우차트와, 도 17 이하의 구조도를 이용하여 설명한다. 도 16은, 이미 도 5에서 설명한 종래 기술의 공정의 S32의 이후의 수순을 설명하는 플로우차트로서, 도 6에 대응하는 것이다.

도 16에서의 최초의 공정은, 도 5의 S32에서 성막된 티탄/알루미늄/티탄의 적층 배선을 포토리소그래피 및 드라이 에칭에 의해 패터닝하여, 티탄/알루미늄/티 탄의 접속 배선을 형성하는 공정이다(S50). 드라이 에칭은, 예를 들면 염소계의 에칭 가스를 이용하여 행할 수 있다.

도 17은, S50의 공정의 모습을 도시하는 도면이다. 여기서는, 화소부(14)에서, 화소용 접속 배선(24)이 적층 구조로 형성된다. 화소부(14)에서 패턴 형성된 이 적층 배선부는 스위칭 소자(26)의 드레인 전극에 상당한다. 또한, 단자부(20)에서도, 단자용 접속 배선(124)이 적층 구조로 형성된다. 단자부(20)에서 패턴 형성된 이 적층 배선부는 COG 기술 혹은 OLB 기술에서의 접속부에 상당한다.

다음으로, SixNy로 이루어지는 보호 절연막(62)이 아래 글래스(50)의 전체면에 형성된다(S52). 그리고 이어서 감광성 아크릴 수지의 평탄화막(64)이 아래 글래스(50)의 전체면에 형성되고, 포토리소그래피에 의해 화소부 전극 컨택트 개구부와, 단자부 및 단자부 주변의 평탄화막(64)을 패터닝에 의해 제거한다(S54). 그리고, 평탄화막(64)을 제거한 부분의 보호 절연막(62)에 대해서, 포토리소그래피에 의해 필요한 개소에 개구부가 형성된다(S56).

개구부의 형성은 다음과 같이 하여 행할 수 있다. 우선 포토리소그래피에 의해, 평탄화막(64)에 대해서 패터닝이 행해진다. 화소부(14)에서는, 드레인 전극에 대응하는 화소용 접속 배선(24)의 적층 배선부의 상방의 평탄화막(64)이 제거된다. 또한, 화소부(14)에서의 데이터 라인(25)의 종단부보다도 외측의 영역의 평탄화막(64)이 제거된다. 따라서, 단자부(20)에서는 평탄화막(64)이 전면적으로 제거되어, 보호 절연막(62)이 노출된다. 그 모습이 도 18에 도시된다.

다음으로, 보호 절연막(62)에 대해서 패터닝이 행해진다. 화소부(14)에서는 평탄화막(64)이 제거된 개소의 보호 절연막(62)이 제거된다. 또한, 단자부(20)에서, COG 기술 혹은 OLB 기술에서의 접속부에 대응하는 단자용 접속 배선(124)의 적층 배선부의 보호 절연막(62)이 제거된다. 보호 절연막(62)의 패터닝에는 드라이 에칭이 이용된다. 예를 들면, SF₆ 혹은 CF₄+O₂ 등의 에칭 가스를 이용할 수 있다.

이와 같이 하여, 필요한 개소에 개구부가 형성된다. 도 19는, 보호 절연막(62)에 필요한 개구부가 형성된 상태를 도시하는 도면이다. 상기한 바와 같이, 단자부(20)에는 평탄화막(64)이 제거되어 있다.

다음으로 몰리브덴막이 성막된다(S58). 이 공정은, 아래 글래스(50)의 전체면에 걸쳐 몰리브덴막을 성막하는 공정이다. 이 공정은, 몰리브덴막의 성막을 위한 전용 장치를 이용할 수 있다. 예를 들면, 스퍼터 장치를 이용하여, 몰리브덴막을 두께 약 100㎚ 정도로 성막하는 것으로 할 수 있다. 도 20에는, 몰리브덴막(72)이, 도 19에서 설명한 개구부를 덮어 전체면에 성막되어 있는 모습이 도시되어 있다.

그리고, 몰리브덴막의 일부 제거가 행해진다(S60). 이 공정은, 몰리브덴막의 패터닝 공정이지만, 계면 저항의 증가를 억제하고자 하는 개소에만, 몰리브덴막을 남기고, 그 밖의 영역의 몰리브덴막을 제거하는 것이다. 예를 들면, 계면 저항을 억제하고자 하는 부분이 단자부(20)일 때에는, 단자부(20)의 몰리브덴막(72)을 패터닝하고, 화소부(14)에서는 몰리브덴막을 제거할 수 있다. 몰리브덴막의 일부 제거, 즉 패터닝에는 웨트 에칭 기술을 이용할 수 있다. 웨트 에칭에는 인산과 질 산을 함유하는 적절한 에칭액을 이용할 수 있다. 그와 같은 에칭액으로서, 인산과 질산과 아세트산을 함유하는 혼합액인 소위 PAN액을 이용할 수 있다.

도 21에는, 몰리브덴막의 일부 제거가 행해진 모습이 도시되어 있다. 여기서는, 화소부(14)의 영역에서 몰리브덴막이 전면적으로 제거되고, 단자부(20)에서, 단자용 접속 배선(124) 위에 단자용 몰리브덴막(196)이 형성되어 있는 모습이 도시되어 있다.

상기 설명에서는 보호 절연막 형성(S52) 후, 평탄화막 패터닝(S54), 보호 절연막 컨택트 홀 형성(S56)을 순차적으로 행하고, 그 후 몰리브덴막 성막(S58), 몰리브덴막 일부 제거(S60)의 순으로 행하였지만, 보호 절연막 형성(S52) 후에 보호 절연막 컨택트 홀 형성(S56)을 우선 행하고, 계속해서 몰리브덴막 성막(S58), 몰리브덴막 일부 제거(S60)를 행한 후, 마지막으로 평탄화막 패터닝(S54)을 행하여도, 동일한 접속 구조와 효과가 얻어진다. 또한, 몰리브덴막 일부 제거(S60)의 공정에서, 화소부의 몰리브덴을 남긴 경우, 앞서 설명한 실시예 1과 동일한 접속 구조와 효과가 얻어진다.

그리고, 다음으로 몰리브덴막의 세정이 행해진다(S62). 이 공정은, 도 6에서의 S44와 마찬가지의 내용으로, 단자용 몰리브덴막(196)의 표면에 형성되는 막인 산화막 또는 수산화막을 수세정에 의해 제거하여, 청정한 몰리브덴막을 노출시키기 위해 행해진다.

단자부(20)에서 청정한 단자용 몰리브덴막(196)의 표면이 노출된 부분에서, 투명 도전막이 형성된다(S64). 상기한 바와 같이, 투명 도전막으로서는 ITO 또는 IZO를 이용할 수 있고, 옥살산계의 에칭액을 이용하여, 포토리소그래피에 의해, 소정의 형상으로 패터닝된다. 그 모습이 도 22에 도시된다.

이와 같이 하여, 화소부(14)에서는 최상층에 티탄을 갖는 화소용 접속 배선(24) 위에 화소용 투명 도전막(28)이 배치되고, 이것이 화소 전극으로서 이용된다. 그리고, 단자부(20)에서는 단자용 투명 도전막(128)과 단자용 접속 배선(124) 사이에, 단자용 몰리브덴막(196)이 배치된다. 이 구성에 의해, 투명 도전막을 성막할 때의 열 이력에 의해 단자용 접속 배선(124)의 최상층의 티탄이 산화하는 것을 억제할 수 있어, 단자용 투명 도전막(128)과 단자용 접속 배선(124) 사이의 계면 저항의 증가를 억제할 수 있다.

<실시예 3>

상기에서는, 티탄을 함유하는 최상층을 갖는 접속 배선과, 투명 도전막 사이에 중간막으로서 몰리브덴막을 형성하였다. 몰리브덴막 대신에, 웨트 에칭 가능한 도전 재료로 구성되는 다른 재료막을 중간막으로서 이용할 수 있다. 상기한 바와 같이, 몰리브덴막의 경우에는 수세정 등에 의해 몰리브덴막의 표면 부착물을 제거할 수 있지만, 웨트 에칭 가능한 도전 재료의 경우라도, 웨트 에칭으로 그 표면 부착물을 용이하게 제거할 수 있다. 그런데, 상기의 ITO(산화 주석 인듐), IZO(산화 아연 인듐)는 투명 도전막이지만, 웨트 에칭 가능하다. 따라서, ITO, IZO를 몰리브덴막 대신에 중간막으로서 이용하여, 계면 저항의 억제를 도모할 수 있다.

이하에서는, 화소용 투명 도전막 및 단자용 투명 도전막으로서 ITO를 이용하고, 중간막에 IZO를 이용하는 예를 설명한다. 물론, 이와 같은 경우라도 ITO를 중 간막으로서 이용하여도 된다. 또한, 화소용 투명 도전막 및 단자용 투명 도전막으로서 IZO를 이용하는 경우에, 중간막에 ITO 또는 IZO를 이용할 수도 있다.

중간막에 IZO를 이용하는 경우, 티탄/알루미늄/티탄의 접속 배선층의 성막까지는, 상기의 도 5에서 설명한 내용과 동일하다. 도 23은, 도 5의 S32에서의 티탄/알루미늄/티탄의 접속 배선층 형성의 이후의 수순을 설명하는 플로우차트이다.

도 23의 플로우차트는, 몰리브덴막을 중간막으로서 이용하는 경우의 플로우차트인 도 6에서, 몰리브덴막을 IZO막으로 치환한 것과 동일하다. 그리고, 이들 수순에 대응하는 구조도도, 몰리브덴막을 중간막으로 하는 구조도인 도 8 내지 도 12에서, 몰리브덴막(72)을 IZO막으로 치환한 것과 마찬가지의 내용으로 된다. 따라서, 이하에서는 몰리브덴막을 이용하는 경우와 상이한 점을 중심으로, 도 23을 이용하여 그 수순을 설명하고, 각각에 대응하는 구조도에 대해서는 대응도를 나타내고, 상세한 설명을 생략한다. 또한, 이하에서는, 도 1 내지 도 22의 부호를 이용하여 설명한다.

도 23에서의 최초의 공정은, IZO막 성막의 공정이다(S35). 이 공정은, 아래 글래스(50)의 전체면에 걸쳐 IZO막을 성막하는 공정에서, 실제로는 도 5의 S32의 공정과 연속하여 행해진다. 즉, 스퍼터링에 의해 티탄/알루미늄/티탄의 성막 공정에 연속하여, IZO막이 성막된다. 성막된 IZO/티탄/알루미늄/티탄의 전체의 막 두께는 500∼900㎚이다. 이 4층 성막은, 예를 들면 매엽식의 연속 스퍼터링 성막 장치를 이용하여, S30의 공정에 이어서, 티탄층 성막-알루미늄층 성막-티탄층 성막-IZO층 성막의 순으로 성막함으로써 행할 수 있다.

IZO막 성막에서는, 성막 조건에서 극력 산소 도입을 억제하도록 하는 것이 바람직하다. 이와 같이 함으로써, 접속 배선층의 최상층인 티탄에 대해서, IZO막 성막 시의 표면 산화를 최소한으로 멈출 수 있다. S35에 대응하는 구조도는 도 8이며, 이 도면에서 몰리브덴막(72)을 IZO막으로 대체함으로써, IZO막이 접속 배선층(70) 위에 전체면에 성막되어 있는 모습을 알 수 있다.

다음으로, IZO/티탄/알루미늄/티탄의 적층 배선이 포토리소그래피 및 드라이 에칭에 의해 형성된다(S37). 드라이 에칭은, 예를 들면 염소계의 에칭 가스를 이용하여 행할 수 있다. 또한, IZO막을 웨트 에칭에 의해 패터닝한 후, 티탄/알루미늄/티탄의 적층막을 염소계의 드라이 에칭 가스에 의해 패터닝하는 것으로 하여도 된다. IZO막의 웨트 에칭에는 인산과 질산을 함유하는 적절한 에칭액을 이용할 수 있다. 그와 같은 에칭액으로서, 인산과 질산과 아세트산을 함유하는 혼합액인 소위 PAN액을 이용할 수 있다.

S37의 공정에 대응하는 구조도는 도 9이다. 여기서도 화소용 몰리브덴막(96), 단자용 몰리브덴막(196)을 각각 화소용 IZO막, 단자용 IZO막으로 대체할 수 있다. 즉, 화소부(14)에서, 화소용 접속 배선(24)과 화소용 IZO막이 적층 구조로 형성되고, 이 적층 배선부가 스위칭 소자(26)의 드레인 전극에 상당하는 것으로 된다. 또한, 단자부(20)에서도, 단자용 접속 배선(124)과 단자용 IZO막(196)이 적층 구조로 형성된다. 단자부(20)에서 패턴 형성된 이 적층 배선부는 COG 기술 혹은 OLB 기술에서의 접속부에 상당한다.

다음으로, SixNy로 이루어지는 보호 절연막(62)이 아래 글래스(50)의 전체면 에 형성된다(S38). IZO막은, 이 보호 절연막 형성 시의 열, 예를 들면 CVD 성막 시의 열에 의해 결정화되지 않는다. 따라서, 후술하는 웨트 에칭에 의해 용이하게 제거할 수 있다. 그리고 이어서 감광성 아크릴 수지의 평탄화막(64)이 아래 글래스(50)의 전체면에 형성되고, 포토리소그래피에 의해 화소 전극의 컨택트 개구부를 개구하고, 단자부 및 단자부 주변의 평탄화막(64)을 제거하여 평탄화막 패턴 형성이 행해진다(S40). 그리고, 평탄화막(64)을 개구 또는 제거한 부분의 보호 절연막(62)에 대해서, 포토리소그래피에 의해 필요한 개소에 개구부가 형성되어, 보호 절연막 컨택트 홀 형성이 행해진다(S42). 이들 공정의 내용은, 도 6에서 설명한 것과 동일하다.

개구부의 형성의 구체적 내용도 도 6에서 설명한 것과 동일하다. 즉, 우선 포토리소그래피에 의해, 평탄화막(64)에 대해서 패터닝이 행해지고, 화소부(14)에서, 드레인 전극에 대응하는 화소용 접속 배선(24)과 화소용 IZO막의 적층 배선부의 상방의 평탄화막(64)이 제거되고, 화소부(14)에서의 데이터 라인(25)의 종단부보다도 외측의 영역의 평탄화막(64)이 제거된다. 따라서, 단자부(20)에서는 평탄화막(64)이 전면적으로 제거되어, 보호 절연막(62)이 노출된다. 그 상태를 도시하는 대응 구조도는, 도 10이다.

다음으로, 보호 절연막(62)에 대해서 패터닝이 행해진다. 여기서는, 화소부(14)에서는 평탄화막(64)이 제거된 개소의 보호 절연막(62)이 제거되고, 단자부(20)에서, COG 기술 혹은 OLB 기술에서의 접속부에 대응하는 단자용 접속 배선(124)과 단자용 IZO막의 적층 배선부의 부분의 보호 절연막(62)이 제거된다. 보 호 절연막(62)의 패터닝에는, SF₆ 혹은 CF₄+O₂ 등의 에칭 가스를 이용한 드라이 에칭 혹은 버퍼드 불산(BHF)을 이용한 웨트 에칭이 이용되는 것도 마찬가지이다. 이 보호 절연막(62)의 패터닝 시, 그 개구부에서는 접속 배선층의 최상층인 티탄 위에 IZO막이 있으므로, 보호 절연막(62)의 패터닝에서의 생성 부착물의 티탄에의 영향을 회피할 수 있다.

이와 같이 하여, 필요한 개소에 개구부가 형성된다. 보호 절연막(62)에 필요한 개구부가 형성되고, 단자부(20)에는 평탄화막(64)이 제거되어 있는 모습을 도시하는 대응 구조도는 도 11이다. 개구부 형성 공정에서 이용되는 레지스트는, 그 후 애싱과 웨트 박리에 의해 제거된다.

그리고, 다음으로 IZO막의 세정이 행해진다(S45). 여기서 세정이란, IZO막 전체를 제거하는 것이 아니라, IZO막의 표면층을 웨트 에칭으로 제거하는 것이다. IZO막은 보호 절연막 형성 공정의 열 이력에 의해 결정화되지 않으므로, 웨트 에칭에 의해 그 표면층을 제거할 수 있다. 그리고, 이 공정에 의해, IZO막의 표면 부착물을 용이하게 제거할 수 있어, 청정한 IZO막을 노출시킬 수 있다.

IZO막의 세정, 즉 그 표면의 가벼운 에칭에는 웨트 에칭 기술을 이용할 수 있다. 웨트 에칭에는 인산과 질산을 함유하는 적절한 에칭액을 이용할 수 있다. 그와 같은 에칭액으로서, 인산과 질산과 아세트산을 함유하는 혼합액인 소위 PAN액을 이용할 수 있다. 또한, PAN액에 의해 티탄은 용해 또는 손상을 받지 않기 때문에, 설령 웨트 에칭을 과도하게 행하였다고 하여도, 접속 배선층의 최상층의 티탄 에의 영향은 거의 생기지 않는다.

청정한 IZO막이 노출된 부분에서, 투명 도전막이 형성된다(S46). 이 공정은, 도 6에서 설명한 것과 동일하며, 투명 도전막으로서 ITO를 이용할 수 있고, 포토리소그래피에 의해, 소정의 형상으로 패터닝된다. 패터닝에는 옥살산계의 에칭액을 이용할 수 있다.

여기서, 화소부(14)에서는 화소용 투명 도전막(28)은 화소 전극으로서 이용된다. 즉, 화소용 투명 도전막(28)은 드레인 전극에 대응하는 화소용 접속 배선(24)과 화소용 IZO막의 적층 배선부에 접속하고, 평탄화막(64) 상의 화소 영역에 걸쳐 퍼져서 배치된다. 한편, 단자부(20)에서는 단자용 투명 도전막(128)이 COG 기술 혹은 OLB 기술에서의 접속부로서 이용된다. 즉, 단자용 투명 도전막(128)은 하부 배선(122)에 접속하는 단자용 접속 배선(124)과 단자용 IZO막의 적층 배선부 위에 배치된다. 대응하는 구조도는 도 12이다.

도 24는, 도 23에서 설명한 플로우차트에 의한 단자부(20)의 형성의 모습을 설명하는 도면으로, 도 14에 대응하는 것이다. 그리고 도 24a는, 도 23의 S37, 도 9의 구조도에 대응하고, 도 24b는 도 23의 S42, 도 11의 구조도에 대응하고, 도 24c는, 도 23의 S45에 대응하고, 도 24d는, 도 23의 S46, 도 12의 구조도에 대응한다. 이하에서는, 도 1 내지 도 22의 부호를 이용하고, IZO막에는 새로운 부호를 붙여 설명한다.

상기의 각 수순, 각 구조도에서 설명한 바와 같이, 여기서는 IZO/티탄/알루미늄/티탄의 적층막으로 구성되는 적층 배선층이 성막된다. 그리고, 포토리소그래 피와 드라이 에칭에 의해, 단자용 접속 배선(124)과 단자용 IZO막(198)이 패터닝되어 형성된다. 패터닝에 드라이 에칭을 이용할 때에는, 상기한 바와 같이 염소계의 에칭 가스를 이용할 수 있다. 그 모습이 도 24a에 도시된다. 이 때, 드라이 에칭의 분위기 등에 의해, 단자용 IZO막(198)의 표면에도 산화막 등이 형성된다. 도 24a에서 계면 상태(206)로서 도시되어 있는 것은, 이 산화막 등이 형성된 상태이다.

다음으로, 보호 절연막(62)이 형성된다. 상기한 바와 같이, 이 형성 열에 의해서는 IZO막은 결정화되지 않는다. 그리고 도시되어 있지 않은 평탄화막이 형성된다. 단자부 및 단자부 주변에서는 평탄화막은 일단 형성된 후, 모두 제거된다. 그 후, 보호 절연막(62)에는 단자용 IZO막(198), 단자용 접속 배선(124)에 대응하는 개소에 개구부가 형성된다. 보호 절연막(62)에 개구부를 형성할 때에는, 도 6의 S42에서 설명한 내용과 마찬가지로, SF₆ 혹은 CF₄+O₂ 등의 에칭 가스를 이용하는 드라이 에칭 기술에 의해 행할 수 있다. 그 모습이 도 17의 (b)에 도시된다.

이 때, 최상층의 단자용 IZO막(198)의 표면의 산화막 등은 일부 제거된다. 그러나, 보호 절연막(62)을 구성하는 SixNy와 에칭 가스 사이의 반응 및 그 후의 애싱 프로세스에 의해 생기는 표면 생성물이 최상층의 단자용 IZO막(198)의 표면에 형성된다. 도 13b에 관련하여 설명한 바와 같이, 이 표면 생성물의 상세한 성분은 아직 완전하게 해명되어 있지 않지만, F 성분을 포함하는 막이며, 그 두께는, 예를 들면 약 10㎚ 내지 약 30㎚이다. 도 24b에서 계면 상태(208)로서 도시되어 있는 것은, 도 24a의 상태 외에, 이 표면 생성물이 더 형성된 상태이다.

다음으로, 도 23의 S45에서 설명한 바와 같이, IZO막 세정, 즉 웨트 에칭에 의한 IZO막의 표면층의 제거가 행해진다. 이 공정에 의해, 단자용 IZO막(198)의 표면의 산화막 등을 제거할 수 있다. 도 24b에서 설명한 표면 생성물은 단자용 IZO막(198)의 표면에 생성되지만, 단자용 IZO막(198)의 표면에는 산화막 등이 형성되어 있으므로, 이 표면 생성물도 IZO막(198)의 산화막 등 위에 생성되게 된다. 따라서, 이 공정에서 IZO막의 표면이 제거될 때에, 그 위에 생성되어 있는 산화막 등과 함께 표면 생성물도, 소위 리프트 오프 작용에 의해, 함께 제거된다. 그 모습을 도 24c에 도시한다. 여기서는, 계면 상태(210)로서, 단자용 IZO막(198) 표면에 청정면이 노출되는 모습이 도시되어 있다.

이 단자용 IZO막(198)의 청정면 위에, 단자용 투명 도전막(128)이 형성된다. 그 모습이 도 24d에 도시된다. 상기한 바와 같이, 투명 도전막으로서는 ITO가 이용되고, 그 생성에는 열 공정을 수반하지만, 단자용 접속 배선(124)의 최상층의 티탄(194)과 단자용 투명 도전막(128) 사이에는 단자용 IZO막(198)이 배치되어 있으므로, 최상층의 티탄(194)의 표면에는 산화막이 거의 생성되지 않는다. 이 상태가 도 24d에서는 계면 상태(212)로서 도시된다.

이와 같이, 도 23의 플로우차트의 방법에 따르면, IZO가 SixNy의 형성 열에 의해 결정화되지 않아, 티탄에 손상을 주지 않는 웨트 에칭으로 제거할 수 있다고 하는 이점을 살리고, 종래 기술의 방법에 비해, 단자용 투명 도전막(128)과 단자용 접속 배선(124)의 계면 저항을 증대하는 요인으로 되는 생성물을 대부분 없앨 수 있다. 이에 의해, 단자용 투명 도전막(128)과 단자용 접속 배선(124) 사이의 계면 저항의 증대를 억제할 수 있어, 각 단자에서의 실장 접속성의 저하를 억제할 수 있다.

상기한 바와 같이, 몰리브덴막 대신에, 웨트 에칭 가능한 도전 재료로 구성되는 것 외의 재료막을 중간막으로서 이용하는 기술을, 도 15, 도 16에서 설명한 구조, 즉 계면 저항을 낮게 억제하고자 하는 단자부에만, 투명 도전막과 접속 배선 사이에 중간막을 배치하는 구조로 적용할 수 있다. 이하에서는, 도 1 내지 도 24까지의 부호를 이용하여 설명한다.

<실시예 4>

도 25는, 도 15에 대응하는 도면으로, 화소용 접속 배선(24)의 부분과, 단자용 접속 배선(124)과 단자용 IZO막(196)의 부분의 적층 구조를 확대하여 도시하는 부분도이다. 여기서는, 도 25의 좌측에, 화소부(14)에서의 화소용 접속 배선(24)의 부분 확대도가 도시되고, 도 25의 우측에 단자부(20)에서의 단자용 접속 배선(124)과 단자용 IZO막(198)의 부분 확대도가 도시되어 있다. 즉, 도 25는, 도 15에서의 단자용 몰리브덴막(196)을 단자용 IZO막(198)으로 치환한 구조로 되어 있다.

즉, 도 15에서의 구조와 마찬가지로, 화소부(14)에서, 화소용 접속 배선(24), 화소용 투명 도전막(28)의 도전 적층막이 형성되고, 단자부(20)에서, 단자용 접속 배선(124), 단자용 IZO막(198), 단자용 투명 도전막(128)의 도전 적층막이 형성된다. 즉, 화소부(14)에서는 화소용 투명 도전막(28)과 화소용 접속 배선(24) 사이에 IZO막이 배치되지 않고, 이에 대해 계면 저항의 억제를 도모하고자 하는 단자부(20)에서는, 단자용 투명 도전막(128)과 단자용 접속 배선(124) 사이에 단자용 IZO막(198)이 배치되어 있다.

다음으로, 도 25의 구조를 얻기 위한 제조 방법의 수순을 도 26의 플로우차트를 이용하여 설명한다. 도 26의 플로우차트는, 몰리브덴막을 중간막으로서 이용하는 경우의 플로우차트인 도 16에서, 몰리브덴막을 IZO막으로 치환한 것과 동일하다. 그리고, 이들 수순에 대응하는 구조도도, 몰리브덴막을 중간막으로 하는 구조도인 도 17 내지 도 22에서, 몰리브덴막(72)을 IZO막으로 치환한 것과 마찬가지의 내용으로 된다. 따라서, 이하에서는 몰리브덴막을 이용하는 경우와 상이한 점을 중심으로, 도 26을 이용하여 그 수순을 설명하고, 각각에 대응하는 구조도에 대해서는 대응도를 나타내고, 상세한 설명을 생략한다. 또한, 이하에서는, 도 1 내지 도 25의 부호를 이용하여 설명한다.

도 26에서의 최초의 공정은, 도 5의 S32에서 성막된 티탄/알루미늄/티탄의 적층 배선을 포토리소그래피 및 드라이 에칭에 의해 패터닝하여, 티탄/알루미늄/티탄의 접속 배선을 형성하는 공정이다(S50). 이 공정은 도 16에서 설명한 내용과 동일하며, 대응하는 구조도는 도 17이다.

다음으로, SixNy로 이루어지는 보호 절연막(62)이 아래 글래스(50)의 전체면에 형성된다(S52). 그리고 이어서 감광성 아크릴 수지의 평탄화막(64)이 아래 글래스(50)의 전체면에 형성되고, 포토리소그래피에 의해 화소부 전극 컨택트 개구부와, 단자부 및 단자부 주변의 평탄화막(64)을 패터닝에 의해 제거한다(S54). 그리 고, 평탄화막(64)을 제거한 부분의 보호 절연막(62)에 대해서, 포토리소그래피에 의해 필요한 개소에 개구부가 형성된다(S56). 이들 공정도 도 16에서 설명한 내용과 동일하며, 개구부의 형성의 수순도 동일하다. 또한, 평탄화막 패터닝이 행해지고, 단자부(20)에서 평탄화막(64)이 전면적으로 제거되어, 보호 절연막(62)이 노출되는 모습의 대응 구조도는 도 18이다. 또한, 보호 절연막(62)에 필요한 개구부가 형성된 상태를 도시하는 대응 구성도는 도 19이다.

다음에 IZO막이 성막된다(S59). 이 공정은, 아래 글래스(50)의 전체면에 걸쳐 IZO막을 성막하는 공정이다. 이 공정은, IZO막의 성막을 위한 전용 장치를 이용할 수 있다. 예를 들면, 스퍼터 장치를 이용하여, IZO막을 두께 약 100㎚ 정도로 성막할 수 있다. 대응 구성도인 도 20에는, 몰리브덴막(72)을 IZO막으로 치환하고, 도 19에서 설명한 개구부를 덮어 IZO막이 전체면에 성막되어 있는 모습이 도시되어 있다.

그리고, IZO막의 일부 제거가 행해진다(S61). 이 공정은, IZO막의 패터닝 공정이지만, 계면 저항의 증가를 억제하고자 하는 개소에만, IZO막을 남기고, 그 밖의 영역의 IZO막을 제거하는 것이다. 예를 들면, 계면 저항을 억제하고자 하는 부분이 단자부(20)일 때에는, 단자부(20)의 IZO막을 원하는 형상으로 패터닝하고, 화소부(14)에서는 IZO막을 제거할 수 있다. IZO막의 일부 제거, 즉 패터닝에는 웨트 에칭 기술을 이용할 수 있다. 웨트 에칭에는 인산과 질산을 함유하는 적절한 에칭액을 이용할 수 있다. 그와 같은 에칭액으로서, 인산과 질산과 아세트산을 함유하는 혼합액인 소위 PAN액을 이용할 수 있다.

대응 구성도인 도 21에는 단자용 몰리브덴막(196)을, 단자용 IZO막으로 치환하고, IZO막의 일부 제거가 행해진 모습이 도시되어 있다. 여기서는, 화소부(14)의 영역에서 IZO막이 전면적으로 제거되고, 단자부(20)에서, 단자용 접속 배선(124) 위에 단자용 IZO막이 형성되어 있는 모습이 도시되어 있다.

또한, 도 16에 관련하여 설명한 바와 같이, 상기 설명에서는 보호 절연막 형성(S52) 후, 평탄화막 패터닝(S54), 보호 절연막 컨택트 홀 형성(S56)을 순차적으로 행하고, 그 후 IZO막 성막(S59), IZO막 일부 제거(S61)의 순으로 행하였지만, 보호 절연막 형성(S52) 후에 보호 절연막 컨택트 홀 형성(S56)을 우선 행하고, 계속해서 IZO막 성막(S59), IZO막 일부 제거(S61)를 행한 후, 마지막으로 평탄화막 패터닝(S54)을 행하여도, 동일한 접속 구조와 효과가 얻어진다. 또한, IZO막 일부 제거(S61)의 공정에서, 화소부의 IZO막을 남긴 경우, 앞서 설명한 실시예 1, 3과 동일한 접속 구조와 효과가 얻어진다.

그리고, 다음으로 IZO막의 세정이 행해진다(S63). 여기서 세정이란, 도 23의 S45에서 설명한 것과 마찬가지로, IZO막 전체를 제거하는 것이 아니라, IZO막의 표면층을 웨트 에칭으로 제거하는 것이다. IZO막은, 보호 절연막 형성 공정의 열 이력에 의해 결정화되지 않으므로, 웨트 에칭에 의해 그 표면층을 제거할 수 있다. 그리고, 이 공정에 의해 IZO막의 표면 부착물을 용이하게 제거할 수 있어, 청정한 IZO막을 노출시킬 수 있다.

IZO막의 세정, 즉 그 표면층의 에칭에는 웨트 에칭 기술을 이용할 수 있다. 웨트 에칭에는 인산과 질산을 함유하는 적절한 에칭액을 이용할 수 있다. 그와 같 은 에칭액으로서, 인산과 질산과 아세트산을 함유하는 혼합액인 소위 PAN액을 이용할 수 있다. 또한, PAN액에 의해 티탄은 용해 또는 손상을 받지 않기 때문에, 설령 웨트 에칭을 과도하게 행하였다고 하여도, 접속 배선층의 최상층의 티탄에의 영향은 거의 생기지 않는다.

청정한 IZO막이 노출된 부분에서, 투명 도전막이 형성된다(S64). 이 공정은, 도 16에서 설명한 것과 동일하며, 투명 도전막으로서 ITO를 이용할 수 있고, 포토리소그래피에 의해, 소정의 형상으로 패터닝된다. 패터닝에는 옥살산계의 에칭액을 이용할 수 있다. 대응 구성도는 도 22이다.

이와 같이 하여, 화소부(14)에서는 최상층에 티탄을 갖는 화소용 접속 배선(24) 위에 화소용 투명 도전막(28)이 배치되고, 이것이 화소 전극으로서 이용된다. 그리고, 단자부(20)에서는 단자용 투명 도전막(128)과 단자용 접속 배선(124) 사이에, 단자용 IZO막이 배치된다. 이 구성에 의해, 투명 도전막을 성막할 때의 열 이력에 의해 단자용 접속 배선(124)의 최상층의 티탄이 산화되는 것을 억제할 수 있어, 단자용 투명 도전막(128)과 단자용 접속 배선(124) 사이의 계면 저항의 증가를 억제할 수 있다.

<실시예 5>

본 실시예는, 실시예 1에서, 도 27과 같이, 단자부(20)에서 몰리브덴막(197)의 일부가 제거된 구성으로 되어 있다.

티탄/알루미늄/티탄의 적층 구조를 갖는 접속 배선층을 성막하는 공정까지는, 실시예 1의 순서와 마찬가지이며, 플로우차트는 도 5와 마찬가지이다.

도 28은, 그 이후의 수순을 설명하는 플로우차트이다. 도 29 내지 도 35는 각 공정에 대응하는 구조도이다.

도 28의 평탄화막에 개구부를 형성하는 공정까지(S70∼S78), 도 29∼도 33까지의 공정은, 실시예 1의 도 6의 공정(S34∼S42), 도 7 내지 도 11까지의 공정과 마찬가지이다.

도 33은, 보호 절연막(62)에 필요한 개구부가 형성된 상태를 도시하는 도면이다. 단자부(20)에는 평탄화막(64)이 제거되어 있다.

그리고, 다음으로, 단자부(20)에서 몰리브덴막의 제거가 행해진다(S80). 이 공정은 보호 절연막(62)을 마스크로 하여 행해진다. 즉, S78에서 개구된 보호 절연막(62)의 개구부와 실질적으로 동일한 크기의 개구부가 단자용 몰리브덴막(196)에 형성되어, 개구부를 갖는 단자용 몰리브덴막(197)으로 된다. 따라서, 단자용 몰리브덴막(197)은 보호 절연막(62)의 하부에만 남겨지고, 보호 절연막(62)의 개구부와 동일한 개구부를 갖고, 이 개구부가 컨택트 홀로 되며, 이 컨택트 홀에 단자용 접속 배선(124)의 최상층의 티탄(194)이 노출된다. 그 모습이 도 34에 도시된다. 또한, 단자부(20)에서 이와 같이 하여 패턴 형성된 이 부분이, COG 기술 혹은 OLB 기술에서의 접속부에 상당한다.

몰리브덴막의 제거는 단자부(20)에서만 행해지고, 화소부(14)에서는 화소용 몰리브덴막(96)의 형상 등은 그대로이다. 몰리브덴막의 제거, 즉 패터닝에는 웨트 에칭 기술을 이용할 수 있다. 웨트 에칭에는 인산과 질산을 함유하는 적절한 에칭액을 이용할 수 있다. 그와 같은 에칭액으로서, 인산과 질산과 아세트산을 함유하 는 혼합액인 소위 PAN액을 이용할 수 있다.

다음으로 투명 도전막이 형성된다(S82). 투명 도전막으로서는 ITO 또는 IZO를 이용할 수 있다. 그리고 포토리소그래피에 의해, 소정의 형상으로 패터닝된다. 패터닝에는 옥살산계의 에칭액을 이용할 수 있다.

여기서, 화소부(14)에서는, 화소용 투명 도전막(28)은 화소 전극으로서 이용된다. 즉, 화소용 투명 도전막(28)은, 드레인 전극에 대응하는 화소용 접속 배선(24)과 화소용 몰리브덴막(96)의 적층 배선부에 접속하고, 평탄화막(64) 상의 화소 영역에 걸쳐 퍼져서 배치된다. 한편, 단자부(20)에서는 단자용 투명 도전막(128)이 COG 기술 혹은 OLB 기술에서의 접속부로서 이용된다. 즉, 단자용 투명 도전막(128)은, 하부 배선(122)에 접속하는 단자용 접속 배선(124) 위에 배치된다. 단자용 몰리브덴막(197)은 단자용 투명 도전막(128)과 실질상 거의 접속되지 않는다. 도 35는, 그 모습을 도시하는 도면이다.

이와 같이, 액정 표시 장치(10)의 아래 기판(12)의 화소부(14)와 단자부(20)에서는 도전 배선층으로서, 몰리브덴/티탄/알루미늄/티탄의 적층 배선 구조가 이용된다. 단, 단자부(20)에서는 몰리브덴/티탄/알루미늄/티탄의 적층 배선 구조가 형성된 후, 보호 절연막(62)의 개구부와 동일한 영역이 개구부로서 제거된다. 이에 대해, 종래 기술에서는 도전 배선 구조로서, 티탄/알루미늄/티탄의 적층 배선 구조가 이용되고 있다. 따라서, 도 36과 도 37을 이용하여, 이 2종류의 적층 배선 구조의 작용의 상위를 설명한다. 또한, 이하에서는, 도 29 내지 도 35와 마찬가지의 요소에는 동일한 부호를 붙이고, 상세한 설명을 생략한다. 또한, 이하에서는 도 29 내지 도 35의 부호를 이용하여 설명한다.

여기서, 도 36에는, 종래 기술에서의 단자부의 적층 배선 구조의 형성 공정 중, 티탄/알루미늄/티탄의 적층 배선이 패터닝되었을 때부터 보호 절연막(62)에 개구부가 형성될 때까지의 각 공정의 구조도가 도시되어 있다. 도 37에는, 도 28의 플로우차트의 방법에 의한 단자부의 적층 배선 구조의 형성 공정 중, 몰리브덴/티탄/알루미늄/티탄의 적층 배선이 패터닝되었을 때부터 보호 절연막(62)에 개구부가 형성될 때까지의 각 공정의 구조도가 도시되어 있다.

종래 기술의 단자부(20)에서는, 이미 도 5의 S32에서 설명한 바와 같이, 티탄/알루미늄/티탄의 적층막으로 구성되는 접속 배선층(70)이 성막된다. 그리고, 포토리소그래피와 드라이 에칭에 의해, 단자용 접속 배선(124)이 패터닝되어 형성된다. 드라이 에칭은 염소계의 에칭 가스를 이용할 수 있다. 그 모습을 도 36a에 도시한다. 이 때, 드라이 에칭의 분위기 등에 의해, 최상층의 티탄(194)의 표면에는 산화막이 형성된다. 도 36a에서 계면 상태(200)로서 도시되어 있는 것은, 이 산화막이 형성된 상태이다.

다음으로, 보호 절연막(62)이 형성된다. 보호 절연막(62)에는 단자용 접속 배선(124)에 대응하는 개소에 개구부가 형성된다. 보호 절연막(62)에 개구부를 형성할 때에는, 도 28의 S78에서 설명한 내용과 마찬가지로, SF₆ 혹은 CF₄+O₂ 등의 에칭 가스를 이용하는 드라이 에칭 기술에 의해 행할 수 있다. 그 모습이 도 36b에 도시된다.

이 때, 최상층의 티탄의 산화막은 일부 제거된다. 그러나, 보호 절연막(62)을 구성하는 SixNy와 에칭 가스 사이의 반응에 의해 생기는 표면 생성물이 최상층의 티탄(194)의 표면에 형성된다. 도 36b에서 계면 상태(202)로서 도시되어 있는 것은, 이 표면 생성물이 형성된 상태이다.

이 표면 생성물은 불소(F), 티탄, 산소(O) 등의 성분을 포함하는 막이며, 그 두께는, 예를 들면 약 10㎚ 내지 약 30㎚이다. 티탄의 표면에서의 이 표면 생성물(202)은, 적어도 수세정으로는 티탄 표면으로부터 제거할 수 없는 것을 알고 있다. 예를 들면, HF(불수소)계의 에칭액을 이용하면, 이 표면 생성물을 제거할 수 있지만, 그 경우에는 최상층의 티탄도 상당히 제거되게 된다. 이와 같이, 이 표면 생성물을 제거하는 것은 간단하지 않다.

이 후에 단자용 투명 도전막(128)이 형성되므로, 상기의 표면 생성물이 남은 상태 그대로 이면, 단자용 투명 도전막(128)과 단자용 접속 배선(124) 사이의 계면 저항이 증대되어, 각 단자에서의 접속성이 저하될 가능성이 있다.

도 37은, 도 28에서 설명한 플로우차트에 의한 단자부(20)의 형성의 모습을 설명하는 도면으로, 도 37a는, 도 28의 S72, 도 31의 구조도에 대응하고, 도 37b는 도 28의 S78, 도 33의 구조도에 대응하고, 도 37c는, 도 28의 S80, 도 34의 구조도에 대응한다.

상기의 각 수순, 각 구조도에서 설명한 바와 같이, 여기서는 몰리브덴/티탄/알루미늄/티탄의 적층막으로 구성되는 적층 배선층이 성막된다. 그리고, 포토리소그래피와 드라이 에칭에 의해, 단자용 접속 배선(124)과 단자용 몰리브덴막(196)이 패터닝되어 형성된다. 패터닝에 드라이 에칭을 이용할 때에는, 상기한 바와 같이 염소계의 에칭 가스를 이용할 수 있다. 그 모습이 도 37a에 도시된다.

다음으로, 보호 절연막(62)이 형성된다. 보호 절연막(62)에는 단자용 몰리브덴막(196), 단자용 접속 배선(124)에 대응하는 개소에 개구부가 형성된다. 보호 절연막(62)에 개구부를 형성할 때에는, 도 28의 S78에서 설명한 내용과 마찬가지로, SF₆ 혹은 CF₄+O₂ 등의 에칭 가스를 이용하는 드라이 에칭 기술에 의해 행할 수 있다. 그 모습이 도 37b에 도시된다.

이 때, 보호 절연막(62)을 구성하는 SixNy와 에칭 가스 사이의 반응에 의해 생기는 표면 생성물이 최상층의 단자용 몰리브덴막(196)의 표면에 형성된다. 도 36b에 관련하여 설명한 바와 같이, 이 표면 생성물의 상세한 성분은 아직 완전하게 해명되어 있지 않지만, F 성분을 포함하는 막이며, 그 두께는, 예를 들면 약 10㎚ 내지 약 30㎚이다. 도 37b에서 계면 상태(208)로서 도시되어 있는 것은, 도 37a의 상태 외에, 이 표면 생성물이 더 형성된 상태이다.

다음으로, 도 28의 S80에서 설명한 바와 같이, 단자부(20)에서는 몰리브덴막의 제거가 행해진다. 상기한 바와 같이, 몰리브덴막의 제거, 즉 패터닝에는, 예를 들면 PAN액을 이용하여 웨트 에칭 기술에 의해 행할 수 있다. 몰리브덴막의 제거는 보호 절연막(62)을 마스크로 하여 행할 수 있다. 따라서, 보호 절연막(62)의 개구부의 부분의 몰리브덴막이 제거되고, 그 제거와 함께 몰리브덴막 상의 표면 생성물이 제거된다. 이에 의해, 단자용 접속 배선(124)의 최상층의 티탄(194)이 노 출된다. 그 모습을 도 37c에 도시한다. 여기서는, 계면 상태(212)로서, 몰리브덴막과 함께 그 위의 표면 생성물이 제거되어, 최상층의 티탄(194)의 표면이 노출되는 모습이 도시되어 있다. 그리고, 이 위에 단자용 투명 도전막(128)이 형성되게 된다.

이와 같이, 도 28의 플로우차트의 방법에 따르면, 보호 절연막(62)의 드라이 에칭에 관련하여 생성되는 표면 생성물을 제거할 수 있으므로, 종래 기술의 방법에 비해, 단자용 투명 도전막(128)과 단자용 접속 배선(124)의 표면 근방에 남겨지는 막은 얼마 안 되어, 단자용 투명 도전막(128)과 단자용 접속 배선(124) 사이의 계면 저항의 증대를 억제할 수 있어, 각 단자에서의 접속성의 저하를 억제할 수 있다.

<실시예 6>

상기에서는, 티탄을 함유하는 최상층을 갖는 접속 배선과, 투명 도전막 사이에 중간막으로서 몰리브덴막을 형성하였다. 몰리브덴막 대신에, 웨트 에칭 가능한 도전 재료로 구성되는 다른 재료막을 중간막으로서 이용할 수 있다. 상기의 ITO(산화 주석 인듐), IZO(산화 아연 인듐)은 투명 도전막이지만, 웨트 에칭 가능하다. 따라서, ITO, IZO를 몰리브덴막 대신에 중간막으로서 이용하여, 계면 저항의 억제를 도모할 수 있다.

이하에서는, 화소용 투명 도전막 및 단자용 투명 도전막으로서 ITO를 이용하고, 중간막에 IZO를 이용하는 예를 설명한다. 물론, 이와 같은 경우라도 ITO를 중간막으로서 이용하여도 된다. 또한, 화소용 투명 도전막 및 단자용 투명 도전막으 로서 IZO를 이용하는 경우에, 중간막에 ITO 또는 IZO를 이용할 수도 있다.

중간막에 IZO를 이용하는 경우, 티탄/알루미늄/티탄의 접속 배선층의 성막까지는, 상기의 도 5에서 설명한 내용과 동일하다. 도 38은, 도 5의 S32에서의 티탄/알루미늄/티탄의 접속 배선층 형성의 이후의 수순을 설명하는 플로우차트이다.

도 38의 플로우차트는 몰리브덴막을 중간막으로서 이용하는 경우의 플로우차트인 도 28에서, 몰리브덴막을 IZO막으로 치환한 것과 동일하다. 그리고, 이들 수순에 대응하는 구조도도, 몰리브덴막을 중간막으로 하는 구조도인 도 30 내지 도 35에서, 몰리브덴막(72)을 IZO막으로 치환한 것과 마찬가지의 내용으로 된다. 따라서, 이하에서는 몰리브덴막을 이용하는 경우와 상이한 점을 중심으로, 도 38을 이용하여 그 수순을 설명하고, 각각에 대응하는 구조도에 대해서는 대응도를 나타내고, 상세한 설명을 생략한다. 또한, 이하에서는, 도 29 내지 도 37의 부호를 이용하여 설명한다.

도 38의 평탄화막에 개구부를 형성하는 공정까지(S71∼S78)는, 실시예 1의 도 6의 공정(S34∼S42), 도 7 내지 도 11까지의 공정과 마찬가지이다.

도 16의 플로우차트는 몰리브덴막을 중간막으로서 이용하는 경우의 플로우차트인 도 6에서, 몰리브덴막을 IZO막으로 치환한 것과 동일하다. 그리고, 이들 수순에 대응하는 구조도도, 몰리브덴막을 중간막으로 하는 구조도인 도 8 내지 도 13에서, 몰리브덴막(72)을 IZO막으로 치환한 것과 마찬가지의 내용으로 된다. 따라서, 이하에서는 몰리브덴막을 이용하는 경우와 상이한 점을 중심으로, 도 16을 이용하여 그 수순을 설명하고, 각각에 대응하는 구조도에 대해서는 대응도를 나타내 고, 상세한 설명을 생략한다. 또한, 이하에서는, 도 1 내지 도 15의 부호를 이용하여 설명한다.

도 16에서의 최초의 공정은, IZO막 성막의 공정이다(S71). 이 공정은, 아래 글래스(50)의 전체면에 걸쳐 IZO막을 성막하는 공정에서, 실제로는 도 5의 S32의 공정과 연속하여 행해진다. 즉, 스퍼터링에 의해 티탄/알루미늄/티탄의 성막 공정에 연속하여, 얇게 IZO막이 성막된다. 성막된 IZO/티탄/알루미늄/티탄의 전체의 막 두께는 500∼900㎚이다. 이 4층 성막은, 예를 들면 매엽식의 연속 스퍼터링 성막 장치를 이용하고, S30의 공정에 이어서, 티탄층 성막-알루미늄층 성막-티탄층 성막-IZO층 성막의 순으로 성막함으로써 행할 수 있다. 물론, 이들 막을 각각 따로 따로의 전용 장치로 성막할 수도 있다.

IZO막 성막에서는, 성막 조건에서 극력 산소 도입을 억제하도록 하는 것이 바람직하다. 이와 같이 함으로써, 접속 배선층의 최상층인 티탄에 대해서, IZO막 성막 시의 표면 산화를 최소한으로 멈출 수 있다. S71에 대응하는 구조도는 도 8이며, 이 도면에서 몰리브덴막(72)을 IZO막으로 대체함으로써, IZO막이 접속 배선층(70) 위에 전체면에 성막되어 있는 모습을 알 수 있다.

다음으로, IZO/티탄/알루미늄/티탄의 적층 배선이 포토리소그래피 및 드라이 에칭에 의해 형성된다(S73). 드라이 에칭은, 예를 들면 염소계의 에칭 가스를 이용하여 행할 수 있다. 또한, IZO막을 웨트 에칭에 의해 패터닝한 후, 티탄/알루미늄/티탄의 적층막을 염소계의 드라이 에칭 가스로 패터닝하는 것으로 하여도 된다. IZO막의 웨트 에칭에는 인산과 질산을 함유하는 적절한 에칭액을 이용할 수 있다. 그와 같은 에칭액으로서, 인산과 질산과 아세트산을 함유하는 혼합액인 소위 PAN액을 이용할 수 있다.

S73의 공정에 대응하는 구조도는 도 31이다. 여기서도 화소용 몰리브덴막(96), 단자용 몰리브덴막(196)을 각각 화소용 IZO막, 단자용 IZO막으로 바꿔 읽을 수 있다. 즉, 화소부(14)에서, 화소용 접속 배선(24)과 화소용 IZO막이 적층 구조로 형성되고, 이 적층 배선부가 스위칭 소자(26)의 드레인 전극에 상당하는 것으로 된다. 또한, 단자부(20)에서도, 단자용 접속 배선(124)과 단자용 IZO막(196)이 적층 구조로 형성된다. 또한, S73의 공정에 관련하여 설명한 바와 같이, 여기서는 아직 단자용 IZO막은 단자용 접속 배선(124)과 동일한 형상이지만, 최종적으로는 후술하는 S81에서 개구부가 형성된 단자용 IZO막으로 된다.

다음으로, SixNy로 이루어지는 보호 절연막(62)이 아래 글래스(50)의 전체면에 형성된다(S74). IZO막은 이 보호 절연막 형성 시의 열, 예를 들면 CVD 성막 시의 열에 의해 결정화되지 않는다. 따라서, 후술하는 웨트 에칭에 의해 용이하게 제거할 수 있다. 그리고, 이어서 감광성 아크릴 수지의 평탄화막(64)이 아래 글래스(50)의 전체면에 형성되고, 포토리소그래피에 의해 화소 전극의 컨택트 개구부를 개구하고, 단자부 및 단자부 주변의 평탄화막(64)이 제거되고(S76), 이어서 평탄화막(64)을 개구 또는 제거한 부분의 보호 절연막(62)에 대해서, 포토리소그래피에 의해 필요한 개소에 개구부가 형성된다(S78). 이들 공정은, 도 28에서 설명한 내용과 동일하다.

개구부의 형성의 구체적 내용도 도 28에서 설명한 것과 동일하다. 즉, 우선 포토리소그래피에 의해, 평탄화막(64)에 대해서 패터닝이 행해진다. 화소부(14)에서는, 드레인 전극에 대응하는 화소용 접속 배선(24)과 화소용 IZO막의 적층 배선부의 상방의 평탄화막(64)이 제거되고, 화소부(14)에서의 데이터 라인(25)의 종단부보다도 외측의 영역의 평탄화막(64)이 제거된다. 따라서, 단자부(20)에서는 평탄화막(64)이 전면적으로 제거되어, 보호 절연막(62)이 노출된다. 그 상태를 도시하는 대응 구조도는, 도 32이다.

다음으로, 보호 절연막(62)에 대해서 패터닝이 행해진다. 여기서는, 화소부(14)에서는 평탄화막(64)이 제거된 개소의 보호 절연막(62)이 제거되고, 단자부(20)에서, COG 기술 혹은 OLB 기술에서의 접속부에 대응하는 단자용 접속 배선(124)과 단자용 IZO막의 적층 배선부의 부분의 보호 절연막(62)이 제거된다. 보호 절연막(62)의 패터닝에는 SF₆ 혹은 CF₄+O₂ 등의 에칭 가스를 이용한 드라이 에칭 혹은 버퍼드 불산(BHF)을 이용한 웨트 에칭이 이용되는 것도 마찬가지이다. 이 보호 절연막(62)의 패터닝 시, 그 개구부에서는 접속 배선층의 최상층인 티탄 위에 IZO막이 있으므로, 보호 절연막(62)의 패터닝에서의 생성 부착물의 티탄에의 영향을 회피할 수 있다.

이와 같이 하여, 필요한 개소에 개구부가 형성된다. 보호 절연막(62)에 필요한 개구부가 형성되고, 단자부(20)에는 평탄화막(64)이 제거되어 있는 모습을 도시하는 대응 구조도는 도 33이다. 개구부 형성 공정에서 이용되는 레지스트는, 그 후 애싱과 웨트 박리에 의해 제거된다.

그리고, 다음으로 단자부(20)에서 IZO막의 제거가 행해진다(S81). 이 공정은 보호 절연막(62)을 마스크로 하여 행해진다. 즉, S78에서 개구된 보호 절연막(62)의 개구부와 실질적으로 동일한 크기의 개구부가 단자용 IZO막에 형성되어, 개구부를 갖는 단자용 IZO막으로 된다. 따라서, S81의 공정 후에는, 단자용 IZO막은 보호 절연막(62)의 하부에만 남겨지고, 보호 절연막(62)의 개구부와 동일한 개구부를 갖고, 이 개구부가 컨택트 홀로 되며, 이 컨택트 홀에 단자용 접속 배선(124)의 최상층의 티탄(194)이 노출된다. 그 모습을 도시하는 대응 구조도는 도 34이다. 그리고, 단자부(20)에서 이와 같이 하여 패턴 형성된 이 부분이, COG 기술 혹은 OLB 기술에서의 접속부에 상당하는 것으로 된다.

IZO막의 제거는 단자부(20)에서만 행해지고, 화소부(14)에서는 화소용 IZO막의 형상 등은 그대로이다. IZO막의 제거, 즉 패터닝에는 웨트 에칭 기술을 이용할 수 있다. 웨트 에칭에는 인산과 질산을 함유하는 적절한 에칭액을 이용할 수 있다. 그와 같은 에칭액으로서, 인산과 질산과 아세트산을 함유하는 혼합액인 소위 PAN액을 이용할 수 있다. PAN액에 의해 티탄은 용해 또는 손상을 받지 않기 때문에, IZO막의 제거를 위한 웨트 에칭에 의해 접속 배선층의 최상층의 티탄에의 영향을 억제할 수 있다.

다음으로 투명 도전막이 형성된다(S82). 이 공정은, 도 28에서 설명한 것과 동일하며, 투명 도전막으로서, ITO를 이용할 수 있고, 포토리소그래피에 의해, 소정의 형상으로 패터닝된다. 패터닝에는 옥살산계의 에칭액을 이용할 수 있다.

여기서, 화소부(14)에서는 화소용 투명 도전막(28)은 화소 전극으로서 이용 된다. 즉, 화소용 투명 도전막(28)은 드레인 전극에 대응하는 화소용 접속 배선(24)과 화소용 IZO막의 적층 배선부에 접속하고, 평탄화막(64) 상의 화소 영역에 걸쳐 퍼져서 배치된다. 한편, 단자부(20)에서는 단자용 투명 도전막(128)이 COG 기술 혹은 OLB 기술에서의 접속부로서 이용된다. 즉, 단자용 투명 도전막(128)은 하부 배선(122)에 접속하는 단자용 접속 배선(124) 위에 배치된다. 개구부를 갖는 단자용 IZO막은 단자용 투명 도전막(128)과 실질상 거의 접속되지 않는다. 도 35는, 그 모습을 도시하는 대응 구조도이다.

이와 같이, 액정 표시 장치(10)의 아래 기판(12)의 화소부(14)와 단자부(20)에서는 도전 배선층으로서, IZO/티탄/알루미늄/티탄의 적층 배선 구조가 이용된다. 단, 단자부(20)에서는 IZO/티탄/알루미늄/티탄의 적층 배선 구조가 형성된 후, 보호 절연막(62)의 개구부와 동일한 영역이 개구부로서 제거된다.

도 39는, 도 38에서 설명한 플로우차트에 의한 단자부(20)의 형성의 모습을 설명하는 도면으로서, 도 37에 대응하는 것이다. 그리고, 도 37a는, 도 38의 S73, 도 31의 구조도에 대응하고, 도 39b는 도 38의 S78, 도 33의 구조도에 대응하고, 도 39c는, 도 38의 S81, 도 34의 구조도에 대응한다. 이하에서는, 도 29 내지 도 37의 부호를 이용하고, IZO막에는 새로운 부호를 붙여서 설명한다.

상기의 S73에서 설명한 바와 같이, IZO/티탄/알루미늄/티탄의 적층막으로 구성되는 적층 배선층이 성막된다. 그리고, 포토리소그래피와 드라이 에칭에 의해, 단자용 접속 배선(124)과 단자용 IZO막(198)이 패터닝되어 형성된다. 그 모습이 도 37a에 도시되어 있다. 패터닝에 드라이 에칭을 이용할 때에는, 상기한 바와 같 이 염소계의 에칭 가스를 이용할 수 있다. 이 때에, IZO막(198)의 표면에는 산화막 등이 형성된다. 도 39a에서 계면 상태(206)로서 도시되어 있는 것은, 이 산화막 등이 형성된 상태이다.

다음으로, 보호 절연막(62)이 형성된다. 상기한 바와 같이, 이 형성 열에 의해서는 IZO막은 결정화되지 않는다. 보호 절연막(62)에는 단자용 IZO막(198), 단자용 접속 배선(124)에 대응하는 개소에 개구부가 형성된다. 보호 절연막(62)에 개구부를 형성할 때에는, 도 38의 S78에서 설명한 내용과 마찬가지로, SF₆ 혹은 CF₄+O₂ 등의 에칭 가스를 이용하는 드라이 에칭 기술에 의해 행할 수 있다. 그 모습이 도 39b에 도시된다.

이 때, 보호 절연막(62)을 구성하는 SixNy와 에칭 가스 사이의 반응에 의해 생기는 표면 생성물이 최상층의 단자용 IZO막(196)의 표면에 형성된다. 도 36b에 관련하여 설명한 바와 같이, 이 표면 생성물의 상세한 성분은 아직 완전하게 해명되어 있지 않지만, F 성분을 포함하는 막이며, 그 두께는, 예를 들면 약 10㎚ 내지 약 30㎚이다. 도 39b에서 계면 상태(208)로서 도시되어 있는 것은, 도 39a의 상태 외에, 이 표면 생성물이 더 형성된 상태이다.

다음으로, 도 38의 S81에서 설명한 바와 같이, 단자부(20)에서는 IZO막의 제거가 행해진다. 상기한 바와 같이, IZO막의 제거, 즉 패터닝에는, 예를 들면 PAN액을 이용하여 웨트 에칭 기술에 의해 행할 수 있다. 또한, 상기한 바와 같이, PAN액에 의해 티탄은 손상을 받는 일이 없다. IZO막의 제거는 보호 절연막(62)을 마스크로 하여 행할 수 있다. 따라서, 보호 절연막(62)의 개구부의 부분의 IZO막이 제거되고, 그 제거와 함께, IZO막 상의 표면 생성물이 제거된다. 이에 의해, 단자용 접속 배선(124)의 최상층의 티탄(194)이 노출된다. 그 모습을 도 39c에 도시한다. 여기서는, 계면 상태(212)로서, IZO막과 함께 그 위의 표면 생성물이 제거되어, 최상층의 티탄(194)의 표면이 노출되는 모습이 도시되어 있다. 그리고, 이 위에 단자용 투명 도전막(128)이 형성되게 된다.

이와 같이, 도 38의 플로우차트의 방법에 따르면, IZO가 SixNy의 형성 열에 의해 결정화되지 않아, 티탄에 손상을 주지 않는 웨트 에칭으로 제거할 수 있다고 하는 이점을 살려, 보호 절연막(62)의 드라이 에칭에 관련하여 생성되는 표면 생성물을 제거할 수 있으므로, 종래 기술의 방법에 비해, 단자용 투명 도전막(128)과 단자용 접속 배선(124)의 표면 근방에 남겨지는 막은 얼마 안되어, 단자용 투명 도전막(128)과 단자용 접속 배선(124) 사이의 계면 저항의 증대를 억제할 수 있어, 각 단자에서의 접속성의 저하를 억제할 수 있다.

도 1은 본 발명에 따른 실시 형태의 액정 표시 장치의 평면도.

도 2는 본 발명에 따른 실시 형태에서, 화소부와 단자부를 도시하는 도면.

도 3은 본 발명에 따른 실시 형태의 액정 표시 장치의 단면 구조도.

도 4는 본 발명에 따른 실시 형태에서, 화소부와 단자부에 대해서, 적층 구조를 확대하여 도시하는 부분도.

도 5는 본 발명에 따른 실시 형태에서, 아래 기판의 제조 수순의 전반 부분을 설명하는 플로우차트.

도 6은 본 발명에 따른 실시 형태에서, 아래 기판의 제조 수순의 후반 부분을 설명하는 플로우차트.

도 7은 도 5의 플로우차트에서의 S32의 공정의 모습을 도시하는 구조 단면도.

도 8은 도 6의 플로우차트에서의 S34의 공정의 모습을 도시하는 구조 단면도.

도 9는 도 6의 플로우차트에서의 S36의 공정의 모습을 도시하는 구조 단면도.

도 10은 도 6의 플로우차트에서의 S42의 공정의 도중의 모습을 도시하는 구조 단면도.

도 11은 도 6의 플로우차트에서의 S42의 공정이 완료된 모습을 도시하는 구조 단면도.

도 12는 도 6의 플로우차트에서의 S46의 공정의 모습을 도시하는 구조 단면도.

도 13은 본 발명에 따른 실시 형태에서의 몰리브덴막의 작용을 설명하기 위해 종래 기술을 설명하는 도면.

도 14는 본 발명에 따른 실시 형태에서의 몰리브덴막의 작용을 설명하는 도면.

도 15는 다른 실시 형태에서의 구조 단면도.

도 16은 다른 실시 형태에서, 아래 기판의 제조의 후반 부분의 수순을 설명하는 플로우차트.

도 17은 도 16의 플로우차트에서의 S50의 공정의 모습을 도시하는 구조 단면도.

도 18은 도 16의 플로우차트에서의 S56의 공정의 도중의 모습을 도시하는 구조 단면도.

도 19는 도 16의 플로우차트에서의 S56의 공정이 완료된 모습을 도시하는 구조 단면도.

도 20은 도 16의 플로우차트에서의 S58의 공정의 모습을 도시하는 구조 단면도.

도 21은 도 16의 플로우차트에서의 S60의 공정의 모습을 도시하는 구조 단면도.

도 22는 도 16의 플로우차트에서의 S64의 공정의 모습을 도시하는 구조 단면도.

도 23은 다른 실시 형태에서, 아래 기판의 제조 수순의 후반 부분을 설명하는 플로우차트.

도 24는 다른 실시 형태에서의 IZO막의 작용을 설명하는 도면.

도 25는 다른 실시 형태에서의 구조 단면도.

도 26은 다른 실시 형태에서, 아래 기판의 제조의 후반 부분의 수순을 설명하는 플로우차트.

도 27은 다른 실시 형태에서, 화소부와 단자부에 대해서, 적층 구조를 확대하여 도시하는 부분도.

도 28은 다른 실시 형태에서, 아래 기판의 제조 수순의 후반 부분을 설명하는 플로우차트.

도 29는 도 5의 플로우차트에서의 S32의 공정의 모습을 도시하는 구조 단면도.

도 30은 도 28의 플로우차트에서의 S70의 공정의 모습을 도시하는 구조 단면도.

도 31은 도 28의 플로우차트에서의 S72의 공정의 모습을 도시하는 구조 단면도.

도 32는 도 28의 플로우차트에서의 S78의 공정의 도중의 모습을 도시하는 구조 단면도.

도 33은 도 28의 플로우차트에서의 S78의 공정이 완료된 모습을 도시하는 구조 단면도.

도 34는 도 28의 플로우차트에서의 S80의 공정의 모습을 도시하는 구조 단면도.

도 35는 도 28의 플로우차트에서의 S82의 공정의 모습을 도시하는 구조 단면도.

도 36은 다른 실시 형태에서의 몰리브덴막의 작용을 설명하기 위해 종래 기술을 설명하는 도면.

도 37은 다른 실시 형태에서의 몰리브덴막의 작용을 설명하는 도면.

도 38은 다른 실시 형태에서, 아래 기판의 제조 수순의 후반 부분을 설명하는 플로우차트.

도 39는 다른 실시 형태에서의 IZO막의 작용을 설명하는 도면.

<도면의 주요 부분에 대한 부호의 설명>

10 : 액정 표시 장치

12 : 아래 기판

13 : 위 기판

14 : 화소부

16 : 반도체 회로

18 : FPC

20 : 단자부

22 : 게이트 전극

24 : 화소용 접속 배선

25 : 데이터 라인

26 : 스위칭 소자

28 : 화소용 투명 도전막

30 : 액정 분자

40 : 위 글래스

42 : 컬러 필터

44 : 대향 전극

50 : 아래 글래스

52 : 버퍼층

54 : 반도체층

56 : 게이트 절연막

60 : 층 간 절연막

62 : 보호 절연막

64 : 평탄화막

70 : 접속 배선층

72 : 몰리브덴(Mo)막

90, 94, 190, 194 : 티탄(Ti)

92, 192 : 알루미늄(Al)

96 : 화소용 몰리브덴막

121 : 인출 배선

122 : 하부 배선

124 : 단자용 접속 배선

128 : 단자용 투명 도전막

196, 197 : 단자용 몰리브덴막

198, 199 : 단자용 IZO막

200, 202, 204, 206, 208, 210, 212 : 계면 상태

Claims (16)

1. 화소부와,

   상기 화소부의 주변부에 별도의 반도체 회로 또는 별도의 배선 기판을 실장하기 위한 단자부

   를 구비하고,

   상기 단자부는,

   티탄을 함유하는 최상층을 갖는 단자용 접속 배선과,

   웨트 에칭 가능한 도전 재료로 구성되는 단자용 중간막과,

   단자용 투명 도전막이,

   이 순으로 하층측으로부터 상층측을 향하여 적층된 적층 구조를 갖는 것을 특징으로 하는 전기 광학 장치.
2. 제1항에 있어서,

   상기 화소부는,

   상기 단자용 접속 배선을 형성하는 것과 동일 공정에서 형성된 화소용 접속 배선과,

   상기 단자용 중간막을 형성하는 것과 동일 공정에서 형성된 화소용 중간막과,

   상기 단자용 투명 도전막을 형성하는 것과 동일 공정에서 형성된 화소용 투 명 도전막이,

   이 순으로 하층측으로부터 상층측을 향하여 적층된 적층 구조를 갖는 것을 특징으로 하는 전기 광학 장치.
3. 제1항에 있어서,

   상기 단자용 중간막은 몰리브덴인 것을 특징으로 하는 전기 광학 장치.
4. 제1항에 있어서,

   상기 단자용 중간막은 IZO 또는 ITO인 것을 특징으로 하는 전기 광학 장치.
5. 제2항에 있어서,

   상기 화소용 중간막은 몰리브덴인 것을 특징으로 하는 전기 광학 장치.
6. 제2항에 있어서,

   상기 화소용 중간막은 IZO 또는 ITO인 것을 특징으로 하는 전기 광학 장치.
7. 화소부와,

   상기 화소부의 주변부에 별도의 반도체 회로 또는 별도의 배선 기판을 실장하기 위한 단자부

   를 구비하고,

   상기 단자부는,

   티탄을 함유하는 최상층을 갖는 단자용 접속 배선과,

   단자용 보호 절연막과,

   상기 단자용 보호 절연막에 형성된 단자용 개구부에 노출되는 상기 단자용 접속 배선을 덮는 막으로서, 웨트 에칭 가능한 도전 재료로 구성되는 단자용 중간막과,

   단자용 투명 도전막이,

   이 순으로 하층측으로부터 상층측을 향하여 적층된 적층 구조를 갖는 것을 특징으로 하는 전기 광학 장치.
8. 제7항에 있어서,

   상기 화소부는,

   상기 단자용 접속 배선을 형성하는 것과 동일 공정에서 형성된 화소용 접속 배선과,

   상기 단자용 보호 절연막을 형성하는 것과 동일 공정에서 형성된 화소용 보호 절연막과,

   상기 화소용 보호 절연막에 형성된 화소용 개구부에 노출되는 상기 화소용 접속 배선을 덮는 화소용 투명 도전막으로서, 상기 단자용 투명 도전막을 형성하는 것과 동일 공정에서 형성된 화소용 투명 도전막이,

   이 순으로 하층측으로부터 상층측을 향하여 적층된 적층 구조를 갖고, 상기 단자용 중간막은 화소부에서 제거되어 있는 것을 특징으로 하는 전기 광학 장치.
9. 제7항에 있어서,

   상기 단자용 중간막은 몰리브덴인 것을 특징으로 하는 전기 광학 장치.
10. 제7항에 있어서,

    상기 단자용 중간막은 IZO 또는 ITO인 것을 특징으로 하는 전기 광학 장치.
11. 화소부와,

    상기 화소부의 주변부에 별도의 반도체 회로 또는 별도의 배선 기판을 실장하기 위한 단자부

    를 구비하고,

    상기 화소부는,

    티탄을 함유하는 최상층을 갖는 화소용 접속 배선과,

    웨트 에칭 가능한 도전 재료로 구성되는 화소용 중간막과,

    화소용 투명 도전막이,

    이 순으로 하층측으로부터 상층측을 향하여 적층된 적층 구조를 갖는 것을 특징으로 하는 전기 광학 장치.
12. 제11항에 있어서,

    상기 화소용 중간막과 상기 화소용 투명 도전막 사이에 형성되는 화소용 보호 절연막을 포함하고,

    상기 단자부는,

    상기 화소용 접속 배선을 형성하는 것과 동일 공정에서 형성된 단자용 접속 배선과,

    상기 화소용 중간막을 형성하는 것과 동일 공정에서 형성된 단자용 중간막과,

    상기 화소용 보호 절연막을 형성하는 것과 동일 공정에서 형성된 단자용 보호 절연막과,

    상기 단자용 보호 절연막과 상기 단자용 중간막을 개구하여 형성된 단자용 개구부를 덮는 단자용 투명 도전막으로서, 상기 화소용 투명 도전막을 형성하는 것과 동일 공정에서 형성된 단자용 투명 도전막이,

    이 순으로 하층측으로부터 최상층측을 향하여 적층된 적층 구조를 갖는 것을 특징으로 하는 전기 광학 장치.
13. 제12항에 있어서,

    상기 단자용 중간막은 몰리브덴인 것을 특징으로 하는 전기 광학 장치.
14. 제12항에 있어서,

    상기 단자용 중간막은 IZO 또는 ITO인 것을 특징으로 하는 전기 광학 장치.
15. 제12항에 있어서,

    상기 화소용 중간막은 몰리브덴인 것을 특징으로 하는 전기 광학 장치.
16. 제12항에 있어서,

    상기 화소용 중간막은 IZO 또는 ITO인 것을 특징으로 하는 전기 광학 장치.

Images