KR20080086997A - Junction structure of device - Google Patents

Junction structure of device Download PDF

Info

Publication number
KR20080086997A
KR20080086997A KR1020087017069A KR20087017069A KR20080086997A KR 20080086997 A KR20080086997 A KR 20080086997A KR 1020087017069 A KR1020087017069 A KR 1020087017069A KR 20087017069 A KR20087017069 A KR 20087017069A KR 20080086997 A KR20080086997 A KR 20080086997A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
nitrogen
layer
forming
atoms
Prior art date
Application number
KR1020087017069A
Other languages
Korean (ko)
Inventor
히로나리 우라베
요시노리 마츠우라
다카시 구보타
Original Assignee
미쓰이 긴조꾸 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰이 긴조꾸 고교 가부시키가이샤 filed Critical 미쓰이 긴조꾸 고교 가부시키가이샤
Publication of KR20080086997A publication Critical patent/KR20080086997A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

Disclosed is a junction structure of a device, which enables to prevent mutual diffusion of Al and Si when a semiconductor layer such as an n+-Si layer and an Al alloy layer are directly joined with each other, while maintaining ohmic characteristics and assuring low resistance characteristics of the Al alloy layer. Specifically disclosed is a junction structure of a device, which comprises a semiconductor layer and an Al alloy layer directly joined to the semiconductor layer. This junction structure of a device is characterized in that the semiconductor layer directly joined with the Al alloy layer is composed of Si containing nitrogen. The nitrogen content contained in Si is from 1 x 1018 to 5 x 1021 atoms/cm3.

Description

소자의 접합 구조{JUNCTION STRUCTURE OF DEVICE}Junction structure of device {JUNCTION STRUCTURE OF DEVICE}

본 발명은 액정 디스플레이 등의 표시 장치를 구성하는 소자의 접합 구조에 관하며, 특히, 배선 회로 재료로서 Al계 합금을 사용한 소자의 제조 기술에 관한 것이다.TECHNICAL FIELD This invention relates to the junction structure of the elements which comprise display devices, such as a liquid crystal display, and especially relates to the manufacturing technique of the element using Al type alloy as a wiring circuit material.

근래, 액정 디스플레이로 대표되는 박형 텔레비전 등의 표시 디바이스에는, 그 구성 재료로서 알루미늄(이하, 단순히 Al로 기재하는 경우가 있다)계 합금의 배선 재료가 널리 보급되어 있다. 이러한 이유는 Al계 합금 배선 재료의 비저항값이 낮고, 배선 가공이 용이한 특성을 갖는 것에 의한다.In recent years, wiring materials of aluminum-based alloys (hereinafter may be simply referred to as Al) -based alloys are widely used in display devices such as thin televisions represented by liquid crystal displays. The reason for this is that the resistivity value of the Al-based alloy wiring material is low and the wiring processing is easy.

예를 들면, 액티브 매트릭스 타입의 액정 디스플레이의 경우, 스위칭 소자로서의 박막 트랜지스터(Thin Film Transistor, 이하, TFT로 약칭한다)는 ITO(Indium Tin Oxide) 혹은 IZO(Indium Zinc Oxide) 등의 투명 전극(이하, 투명 전극층이라 하는 경우가 있다)과, Al계 합금에 의해 형성된 배선 회로(이하, Al계 합금층이라 한다)로 소자가 구성된다. 이와 같은 소자에서는, Al계 합금층이 투명 전극과 접합되는 부분이나, TFT 내에 있어서의 n+-Si(인 도핑된 반도체층)와 접합시키는 부분이 존재한다.For example, in the case of an active matrix type liquid crystal display, a thin film transistor (hereinafter, referred to as TFT) as a switching element is a transparent electrode such as indium tin oxide (ITO) or indium zinc oxide (IZO). And a transparent electrode layer) and a wiring circuit formed of an Al-based alloy (hereinafter referred to as Al-based alloy layer). In such a device, there is a portion where the Al-based alloy layer is bonded to the transparent electrode, or a portion where the Al-based alloy layer is bonded to n + -Si (phosphorus doped semiconductor layer) in the TFT.

상술한 바와 같은 소자를 구성하는 경우, Al계 합금층에 형성되는 알루미늄산화물의 영향을 고려하여, Al계 합금층과 투명 전극층 사이에, 몰리브덴(Mo)이나 티탄(Ti) 등의 고융점금속 재료를 이른바 캡층으로서 형성하고 있다. 또한, n+-Si와 같은 반도체층과 배선 회로의 접합에 있어서는, 제조 공정 중의 열 프로세스에 의해, Al과 Si가 상호 확산하는 것을 방지하고자, 반도체층과 Al계 합금층 사이에, 상기 캡층과 동일한 몰리브덴(Mo)이나 티탄(Ti) 등의 고융점금속 재료를 개재시키도록 하고 있다.In the case of constituting the device as described above, in consideration of the influence of the aluminum oxide formed on the Al-based alloy layer, a high melting point metal material such as molybdenum (Mo) or titanium (Ti) between the Al-based alloy layer and the transparent electrode layer Is formed as a so-called cap layer. In addition, in the junction of a semiconductor layer such as n + -Si and a wiring circuit, in order to prevent Al and Si from mutually diffusing by the thermal process during the manufacturing process, the cap layer and the semiconductor layer may be interposed between the semiconductor layer and the Al-based alloy layer. The same high molten metal material, such as molybdenum (Mo) and titanium (Ti), is interposed.

여기서, 도 1을 참조하면서, 상기한 소자 구조에 대하여 구체적으로 설명한다. 도 1에는, 액정 디스플레이에 관한 a-Si 타입의 TFT 단면개략도를 나타내고 있다. 이 TFT 구조에서는, 유리 기판(1) 위에, 게이트 전극부(G)를 구성하는 Al계 합금 배선 재료로 이루어지는 전극 배선 회로층(2)과, Mo나 Mo-W 등으로 이루어지는 캡층(3)이 형성되어 있다. 그리고, 이 게이트 전극부(G)에는, 그 보호막으로서 SiNx의 게이트 절연막(4)이 마련되어 있다. 또한, 이 게이트 절연막(4) 위에는, a-Si 반도체층(5), 채널 보호막층(6), n+-Si 반도체층(7), 캡층(3), 전극 배선 회로층(2), 캡층(3)이 순차 퇴적되어, 적절히 패턴 형성됨으로써, 드레인 전극부(D)와 소스 전극부(S)가 마련된다. 이 드레인 전극부(D)와 소스 전극부(S) 위에는, 소자의 표면 평탄화용 수지 또는 SiNx의 절연막(4')이 피복된다. 또한, 소스 전극부(S)측에는, 절연층(4')에 콘택트홀(CH)이 마련되고, 그 부분에 ITO나 IZO의 투명 전극 층(7')이 형성된다. 이와 같은 전극 배선 회로층(2)에 Al계 합금 배선 재료를 사용하는 경우에서는, n+-Si 반도체층(7)과 전극 배선층(2) 사이나 콘택트홀(CH)에 있어서의 투명 전극층(7')과 전극 배선층(2) 사이에, 캡층(3)을 개재시키는 구조로 되어 있다.Here, with reference to FIG. 1, the above-mentioned element structure is demonstrated concretely. Fig. 1 shows a schematic cross-sectional view of a-Si type TFT relating to a liquid crystal display. In this TFT structure, on the glass substrate 1, the electrode wiring circuit layer 2 which consists of Al-type alloy wiring material which comprises the gate electrode part G, and the cap layer 3 which consists of Mo, Mo-W, etc. are Formed. Then, the gate electrode part (G) there is provided with a gate insulating film 4 of SiN x as the protective film. Further, on the gate insulating film 4, the a-Si semiconductor layer 5, the channel protective film layer 6, the n + -Si semiconductor layer 7, the cap layer 3, the electrode wiring circuit layer 2, the cap layer The drain electrode portion D and the source electrode portion S are provided by sequentially depositing (3) and forming a pattern appropriately. On the drain electrode portion D and the source electrode portion S, a resin for surface planarization of the element or an insulating film 4 'of SiN x is coated. In addition, a contact hole CH is provided in the insulating layer 4 'at the source electrode part S side, and the transparent electrode layer 7' of ITO or IZO is formed in the part. In the case where an Al-based alloy wiring material is used for the electrode wiring circuit layer 2, the transparent electrode layer 7 between the n + -Si semiconductor layer 7 and the electrode wiring layer 2 or in the contact hole CH is formed. ') And the electrode wiring layer 2, the cap layer 3 is interposed.

이 도 1에 나타내는 소자 구조에서는, Mo 등의 캡층을 형성하기 위해서, 재료나 제조 설비 등의 비용 상승을 피할 수 없고, 제조 공정의 복잡화가 지적되고 있었다.In the element structure shown in FIG. 1, in order to form a cap layer such as Mo, an increase in cost of materials, manufacturing facilities, and the like is inevitable, and complicated manufacturing processes have been pointed out.

그 때문에, 상기와 같은 캡층을 생략하는 방법으로서, Al계 합금으로 이루어지는 배선층의 일부를 질화하고, 그 질화한 부분을 개재하여 반도체층과 접합시키는 기술이 제안되어 있다(특허문헌 1 참조). 또한, Al계 합금으로 이루어지는 배선층의 전부를 질화시켜, 반도체층과 접합시키는 기술도 제안되어 있다(특허문헌 2 참조).Therefore, as a method of omitting the above-mentioned cap layer, the technique which nitrides a part of wiring layer which consists of Al type alloys, and joins with a semiconductor layer through the nitrided part is proposed (refer patent document 1). Moreover, the technique which nitrides the whole wiring layer which consists of Al type alloys, and joins with a semiconductor layer is also proposed (refer patent document 2).

특허문헌 1 : 일본 특개2003-273109호 공보Patent Document 1: Japanese Patent Application Laid-Open No. 2003-273109

특허문헌 2 : 일본 특개2005-123576호 공보Patent Document 2: Japanese Patent Application Laid-Open No. 2005-123576

[발명의 개시][Initiation of invention]

[발명이 해결하고자 하는 과제][Problem to Solve Invention]

그러나, 상기 특허문헌 1의 대응에서는, Al계 합금의 질화된 부분의 저항이 높아지기 때문에, 반도체층과 Al계 합금층을 직접 접합했을 때에, 오믹 특성을 만족시킬 수 없는 경향이 된다. 또한, 특허문헌 2와 같이, Al계 합금의 배선층의 전 부를 질화시키면, 배선층 자체의 저항값이 너무 커져, 양호한 소자 특성을 만족시킬 수 없게 된다.However, in the correspondence of the said patent document 1, since the resistance of the nitrided part of an Al type alloy becomes high, when it directly joins a semiconductor layer and an Al type alloy layer, it will become a tendency which cannot satisfy an ohmic characteristic. In addition, as in Patent Document 2, when the entirety of the wiring layer of the Al-based alloy is nitrided, the resistance value of the wiring layer itself becomes too large, and satisfactory device characteristics cannot be satisfied.

본 발명은 이상과 같은 사정을 배경으로 이루어진 것이며, n+-Si 등의 반도체층과 Al계 합금층을 직접 접합시키는 경우에 있어서, Al과 Si의 상호 확산을 방지할 수 있고, 오믹 특성을 유지하는 것이 가능하며, Al계 합금층 자체의 저(低)저항 특성을 확보할 수 있는 소자의 접합 구조를 제공한다. 보다 구체적으로는, 250℃ 이상의 열이력이 가해져도, 반도체층과 Al계 합금층이 직접 접합한 계면의 계면 반응을 억제하여, 오믹 특성을 유지함과 동시에, Al계 합금층의 저항값을 10μΩ·cm 이하로 하는 것이 가능해지는 소자의 접합 기술을 제공하는 것을 목적으로 한다.The present invention has been made on the basis of the above circumstances, and in the case of directly joining a semiconductor layer such as n + -Si and an Al-based alloy layer, mutual diffusion of Al and Si can be prevented and the ohmic characteristics are maintained. It is possible to provide a bonding structure of an element capable of securing a low resistance characteristic of the Al-based alloy layer itself. More specifically, even if a thermal history of 250 ° C. or higher is applied, the interface reaction at the interface directly bonded between the semiconductor layer and the Al-based alloy layer is suppressed, the ohmic characteristics are maintained, and the resistance value of the Al-based alloy layer is 10 μΩ ·. It aims at providing the joining technique of the element which becomes possible to be cm or less.

[과제를 해결하기 위한 수단][Means for solving the problem]

상기 과제를 해결하고자, 본 발명자들은 반도체층과 Al계 합금층의 직접 접합을 실현하기 위해, 반도체층을 형성하는 Si의 검토를 행한 바, Si에 질소가 함유되어 있는 경우, 양호한 직접 접합을 실현할 수 있는 것을 알아냈다.In order to solve the above problems, the present inventors have conducted examination of Si for forming a semiconductor layer in order to realize direct bonding between a semiconductor layer and an Al-based alloy layer, and when Si contains nitrogen, a good direct bonding can be realized. I found out that I could.

본 발명은 반도체층과, 그 반도체층에 직접 접합되는 Al계 합금층을 구비한 소자의 접합 구조에 있어서, Al계 합금층과 직접 접합되는 반도체층은 질소를 함유하는 Si인 것으로 했다.According to the present invention, in the bonding structure of a device having a semiconductor layer and an Al-based alloy layer directly bonded to the semiconductor layer, the semiconductor layer directly bonded to the Al-based alloy layer is Si containing nitrogen.

그리고, 본 발명에 있어서의 반도체층을 형성하는 Si의 질소 함유량은 1×1018atoms/cm3∼5×1021atoms/cm3인 것이 바람직하고, 1×1018atoms/cm3∼1× 1020atoms/cm3인 것이 보다 바람직하다.And it is preferable that the nitrogen content of Si which forms the semiconductor layer in this invention is 1 * 10 <18> atoms / cm <3> -5 * 10 <21> atoms / cm <3> , and it is 1 * 10 <18> atoms / cm <3> -1 * It is more preferable that it is 10 20 atoms / cm <3> .

본 발명에 따른 소자의 접합 구조에 있어서의 반도체층은, Al계 합금층과 직접 접합되는 표면측으로부터 100Å 이상의 깊이가 질소를 함유한 Si로 이루어지는 것으로 할 수 있다.The semiconductor layer in the junction structure of the element which concerns on this invention can be made from Si in which the depth of 100 micrometers or more contains nitrogen from the surface side directly joined with an Al type alloy layer.

또한, 본 발명에 있어서의 반도체층은 아모퍼스의 n+-Si 또는 p+-Si로 이루어지는 것이 바람직하다. 이 경우의 「n」이라 함은 전자가 캐리어로서 지배적인 반도체층인 것을, 「p」라 함은 정공이 캐리어로서 지배적인 반도체층인 것을, 「+」라 함은 Si에의 첨가 원소를 고(高)도핑하고 있는 것을 의미하고 있다. 본 발명에 있어서의 반도체층은 인, 붕소, 안티몬에서 선택되는 도펀트를 5×1017atoms/cm3∼5×1021atoms/cm3 함유하는 것이 바람직하다.Moreover, it is preferable that the semiconductor layer in this invention consists of amorphous n + -Si or p + -Si. In this case, "n" means that the electron is the dominant semiconductor layer as the carrier, "p" means that the hole is the semiconductor layer dominant as the carrier, and " + " means that the addition element to Si is high ( High doping. A semiconductor layer of the present invention, phosphorus, boron, preferably contains a dopant selected from antimony, 5 × 10 17 atoms / cm 3 ~5 × 10 21 atoms / cm 3.

또한, 본 발명에 있어서의 Al계 합금은 Ni를 0.5at%∼10.0at% 함유하는 것이 바람직하다. 더하여, 붕소를 0.1at%∼0.8at% 함유하는 것이 보다 바람직하다. 또한, 본 발명에 따른 소자의 접합 구조를 형성하는 경우, Al계 합금층은 스퍼터링법에 의해 형성하는 것이 바람직하다. 그 때의 스퍼터링 타겟은 Ni를 0.5at%∼10.0at% 함유하는 Al계 합금으로 이루어지는 것이 바람직하다.Moreover, it is preferable that the Al alloy in this invention contains 0.5at%-10.0at% of Ni. In addition, it is more preferable to contain 0.1 at%-0.8 at% of boron. In addition, when forming the junction structure of the element which concerns on this invention, it is preferable to form an Al type alloy layer by the sputtering method. It is preferable that the sputtering target at that time consists of Al type alloy containing 0.5at%-10.0at% of Ni.

그리고, Ni에 더하여 붕소를 0.1at%∼0.8at% 함유하는 Al계 합금 스퍼터링 타겟을 사용하는 것이 바람직하다.In addition to Ni, it is preferable to use an Al-based alloy sputtering target containing 0.1 at% to 0.8 at% of boron.

본 발명은 상기한 소자의 접합 구조를 구비하는 소자로 형성된 박막 트랜지 스터에 관한 것이다.The present invention relates to a thin film transistor formed of an element having a junction structure of the above element.

상기한 본 발명에 따른 소자 구조는 화학 기상 증착법에 의해 반도체층이 되는 Si를 성막할 때의 성막 분위기에, N2, NH3, NOx의 적어도 어느 하나를 함유하는 가스를 도입하여 성막할 수 있다.The device structure according to the present invention described above can be formed by introducing a gas containing at least any one of N 2 , NH 3 , and NO x into a film formation atmosphere when forming Si as a semiconductor layer by chemical vapor deposition. have.

또한, 본 발명에 따른 소자 구조는, N2를 함유하는 가스를 도입하여 반도체층이 되는 Si를 성막하는 경우, 질소 분압비를 0.001%∼20%로 하여 성막을 개시하거나, 혹은 성막 도중부터 질소 분압비를 0.001%∼20%로 조정함으로써 형성할 수 있다.In addition, in the element structure according to the present invention, when forming Si to form a semiconductor layer by introducing a gas containing N 2 , the film formation is started with a nitrogen partial pressure ratio of 0.001% to 20%, or nitrogen is formed during film formation. It can form by adjusting partial pressure ratio to 0.001%-20%.

그리고, 본 발명에 따른 소자 구조는 반도체층이 되는 Si를 성막한 후에, 질소 분위기 중, 200℃∼500℃의 열처리를 행함으로써 형성할 수도 있다.The device structure according to the present invention may be formed by performing a heat treatment at 200 ° C. to 500 ° C. in a nitrogen atmosphere after depositing Si as a semiconductor layer.

도 1은 TFT 개략단면도.1 is a schematic cross-sectional view of a TFT.

도 2는 오믹 특성 평가 샘플 개략도.2 is a schematic diagram of an ohmic characteristic evaluation sample.

도 3은 Si 확산 내열성 평가의 광학 현미경 사진.3 is an optical micrograph of Si diffusion heat resistance evaluation.

도 4는 Si 확산 내열성 평가의 광학 현미경 사진.4 is an optical micrograph of Si diffusion heat resistance evaluation.

도 5는 2차 이온 질량 분석 장치에 의한 반도체층 중의 질소 분석 결과를 나타내는 개념 그래프.5 is a conceptual graph showing the results of nitrogen analysis in the semiconductor layer by the secondary ion mass spectrometer.

도 6은 TFT 소자의 배선 구조를 나타내는 평면개념도.6 is a plan view showing a wiring structure of a TFT element;

[발명을 실시하기 위한 최량의 형태]Best Mode for Carrying Out the Invention

이하, 본 발명에 있어서의 최량의 실시 형태에 대하여 설명하지만, 본 발명은 하기 실시 형태에 한정되는 것은 아니다.EMBODIMENT OF THE INVENTION Hereinafter, although the best embodiment in this invention is described, this invention is not limited to the following embodiment.

본 발명에 있어서의 소자는 반도체층과, 그 반도체층에 직접 접합되는 Al계 합금층을 구비하고 있고, 이 Al계 합금층과 직접 접합되는 반도체층은 질소가 함유된 Si이다. 이 질소 함유량은 1×1018atoms/cm3∼5×1021atoms/cm3인 것이 바람직하고, 1×1018atoms/cm3∼1×1020atoms/cm3인 것이 보다 바람직하다.The device in the present invention includes a semiconductor layer and an Al-based alloy layer directly bonded to the semiconductor layer, and the semiconductor layer directly bonded to the Al-based alloy layer is Si containing nitrogen. The nitrogen content is preferably 1 × 10 18 atoms / cm 3 to 5 × 10 21 atoms / cm 3 , and more preferably 1 × 10 18 atoms / cm 3 to 1 × 10 20 atoms / cm 3 .

Si의 질소 함유량이 1×1018atoms/cm3 미만이면, Al과 Si의 상호 확산이 발생하기 쉬워져, 계면 반응을 충분히 억제할 수 없는 경향이 된다. 구체적으로는, 250℃ 이상의 열이력이 가해지면, 계면 반응이 일어나기 쉬워져, 직접 접합이 곤란해지는 경향이 있다. 반대로, 5×1021atoms/cm3을 초과하면, 소자를 형성했을 때의 트랜지스터 특성에 있어서의 on 전류가 저하하여, on/off비가 저하하는 경향이 된다. 그리고, Si의 질소 함유량이 1×1018atoms/cm3∼1×1020atoms/cm3이면, 280℃ 이상의 내열성을 구비하고, 소자의 스위칭 특성인 on/off비를 5자리 이상 확실히 취할 수 있게 된다.When the nitrogen content of Si is less than 1 × 10 18 atoms / cm 3 , mutual diffusion of Al and Si tends to occur, and the interfacial reaction tends not to be sufficiently suppressed. Specifically, when a thermal history of 250 ° C. or more is applied, an interfacial reaction tends to occur, and direct bonding tends to be difficult. On the contrary, when it exceeds 5 * 10 <21> atoms / cm < 3 >, the on current in transistor characteristics at the time of forming an element will fall, and it will become a tendency for an on / off ratio to fall. And if the nitrogen content of Si is 1 * 10 <18> atoms / cm <3> -1 * 10 <20> atoms / cm <3>, it is equipped with the heat resistance of 280 degreeC or more, and can ensure 5 or more digits of on / off ratio which is a switching characteristic of an element. Will be.

본 발명에 따른 소자의 접합 구조에서는, 반도체층의 전체가 상기한 질소 함유량의 Si로 이루어지는 것이 바람직하지만, 그 반도체층의 일부가 상기 질소 함유량의 Si로 이루어지도록 해도 좋다. 예를 들면, Al계 합금층에 직접 접합되는 반도체층의 표면으로부터 100Å 이상의 깊이가 질소를 함유한 Si로 이루어지는 것으 로 하는 것이다. 요컨데, Al계 합금층과 직접 접합하는 부분의 반도체층이 상기 질소 함유량의 Si이면, Al과 Si의 상호 확산을 방지할 수 있고, 오믹 특성을 유지하는 것이 가능해지는 것이다.In the junction structure of the device according to the present invention, it is preferable that the whole of the semiconductor layer is made of Si having the above nitrogen content, but a part of the semiconductor layer may be made of Si having the above nitrogen content. For example, the depth of 100 kPa or more is made of Si containing nitrogen from the surface of the semiconductor layer directly bonded to the Al-based alloy layer. In other words, if the semiconductor layer in the portion directly bonded to the Al-based alloy layer is Si having the above nitrogen content, the mutual diffusion of Al and Si can be prevented and the ohmic characteristics can be maintained.

반도체층을 형성하는 Si에 질소를 함유시키는 방법으로서는, 화학 기상 증착법, 이른바 CVD(Chemical Vapour Deposition)에 의해 반도체층을 성막할 때에, 아르곤으로 희석한 SiH4, PH3 등의 도입 가스에 더하여, N2가스, NH3가스, NOx가스를 단독 혹은 병용하여, 적량 첨가하는 방법을 채용할 수 있다. 또한, 반도체층의 일부에 질소를 함유시키는 방법으로서는, CVD에 의해 성막할 때에, 수소 희석의 SiH4, PH3 등의 도입 가스에 더하여 N2, NH3가스를 첨가하는 타이밍을 콘트롤하거나, 반도체층의 성막 후, 질소 분위기 하에서 열처리하는 방법 등이 있다. 예를 들면, 액정 디스플레이의 TFT 제조 프로세스에 있어서 반도체층에 질소를 함유시키는 경우, 반도체층의 전체 혹은 반도체층의 표면 일부의 어디라도 좋지만, 제조 프로세스의 공정수의 증감이나 질소 함유량의 조정 난이도 등을 고려하여, 현상태의 제조 프로세스에 있어서 용이하게 대응할 수 있는 방법을 채용하는 것이 바람직하다.As a method of adding nitrogen to the Si forming the semiconductor layer, when forming the semiconductor layer by a chemical vapor deposition method, a so-called CVD (Chemical Vapour Deposition), in addition to the introduction of gas such as a SiH 4, PH 3 diluted by argon, an N 2 gas, NH 3 gas, NO x gases can be alone or in combination, employ a method of adding an appropriate amount. In addition, as a method of containing nitrogen in a part of the semiconductor layer, when forming a film by CVD, the timing of adding N 2 , NH 3 gas in addition to the introduction gas such as SiH 4 , PH 3 of hydrogen dilution is controlled, or the semiconductor After film formation of a layer, there is a method of heat treatment in a nitrogen atmosphere. For example, when nitrogen is contained in a semiconductor layer in the TFT manufacturing process of a liquid crystal display, although the whole of a semiconductor layer or a part of the surface of a semiconductor layer may be sufficient, the increase or decrease of the number of processes of a manufacturing process, the difficulty of adjusting nitrogen content, etc. In consideration of this, it is preferable to adopt a method that can be easily coped with in the manufacturing process in the present state.

보다 구체적으로는, 화학 기상 증착법(CVD)에 의해 반도체층이 되는 Si를 성막하는 성막 분위기에, N2가스를 첨가하는 경우, 0.001%∼20% 질소 분압비로서 성막을 개시하거나, 성막 도중부터 0.001%∼20% 질소 분압비로 조정함으로써, 반도체층이 되는 Si에 질소 함유시킬 수 있다. 이 질소 분압비는 Si를 성막하는 분위기에 질소 가스를 도입했을 때의 분압비이며, 이것이 0.001% 미만이면, CVD에 있어서의 다른 성막 조건을 변동시켜도, 내열성을 확보할 수 있는 질소 함유량(1×1018atoms/cm3)을 달성할 수 없어지기 때문이다. 또한, 20%를 초과하면, 반도체층의 저항이 높아져 트랜지스터 특성이 악화되는 경향이 된다. 또, 이 질소 분압비라 함은, 컨버전 팩터(conversion factor)에 의한 실유량(實流量)으로부터 구한 것이다. 이 CVD 성막에 있어서 질소의 함유를 행하면, 반도체층 전체에 질소를 함유시킬 수 있고, 혹은, 반도체층의 일부에 질소를 함유하는 것이 가능해진다. 이 질소 가스 대신에, 암모니아(NH3) 가스를 사용하는 경우에는, 그 분압비는 0.001∼2%로 하는 것이 바람직하다.More specifically, when N 2 gas is added to the film forming atmosphere for forming Si as a semiconductor layer by chemical vapor deposition (CVD), film formation is started at 0.001% to 20% nitrogen partial pressure ratio, or from the middle of film formation. By adjusting to 0.001%-20% nitrogen partial pressure ratio, nitrogen can be contained in Si used as a semiconductor layer. This nitrogen partial pressure ratio is a partial pressure ratio when nitrogen gas is introduced into an Si film-forming atmosphere, and if it is less than 0.001%, even if the film formation conditions in CVD are varied, nitrogen content which can ensure heat resistance (1 × This is because 10 18 atoms / cm 3 ) cannot be achieved. Moreover, when it exceeds 20%, the resistance of a semiconductor layer will become high and there will be a tendency for transistor characteristics to deteriorate. In addition, this nitrogen partial pressure ratio is calculated | required from the actual flow amount by a conversion factor. When nitrogen is contained in this CVD film formation, nitrogen can be contained in the whole semiconductor layer, or it becomes possible to contain nitrogen in a part of semiconductor layer. In place of the nitrogen gas, in the case of using an ammonia (NH 3) gas, the partial pressure ratio is preferably in the 0.001~2%.

또한, 다른 방법으로서는, 반도체층이 되는 Si를 성막한 후에, 질소 분위기 중, 200℃∼500℃의 열처리를 행함으로써 반도체층의 Si에 질소를 함유시킬 수도 있다. 이 질소 분위기 중에서의 열처리에 의해 반도체층의 Si에 질소를 함유시키는 경우, 반도체층의 표면으로부터 깊이 방향을 향해 질소 함유량이 연속적으로 저하한 반도체층이 된다. 본원 발명에 있어서의 질소 분위기라 함은, 질소를 주성분으로 하는 가스, 예를 들면, N2가스, NH3가스, NOx가스 등의 가스종을 사용하고, 의도적으로 제어된 환경을 나타내고, 바람직하게는, 질소를 주성분으로 하는 가스를 분압으로 90% 이상, 보다 바람직하게는 99% 이상의 환경이다.In addition, as another method, after forming the Si used as a semiconductor layer, nitrogen may be contained in Si of a semiconductor layer by heat-processing 200 degreeC-500 degreeC in nitrogen atmosphere. When nitrogen is contained in Si of a semiconductor layer by the heat processing in this nitrogen atmosphere, it becomes a semiconductor layer which nitrogen content fell continuously from the surface of a semiconductor layer toward the depth direction. The term nitrogen atmosphere according to the present invention, for gas, for example, mainly composed of nitrogen, using the gas species such as N 2 gas, NH 3 gas, and NO x gas, and exhibits an intentional controlled environment, preferably Preferably, the gas containing nitrogen as a main component is 90% or more, more preferably 99% or more in partial pressure.

상기와 같이 질소를 함유시킨 Si는 이른바 도펀트된 것, 즉, n+-Si 또는 p+-Si이고, 그 결정 형태가 아모퍼스인 것이 바람직하다. 이와 같은 반도체층으로서 는, 인, 붕소, 안티몬에서 선택되는 도펀트를 5×1017atoms/cm3∼5×1021atoms/cm3 함유하는 것이 바람직하다. 이 인, 붕소, 안티몬를 고도핑시킨 Si이면, Al계 합금층과의 직접 접합에 있어서 오믹 특성을 확보할 수 있기 때문이다. 이 도핑량이 5×1017atoms/cm3∼5×1021atoms/cm3이면, 도펀트종, 활성화 열처리 조건에도 따르지만, 소자의 트랜지스터 특성을 충분히 확보할 수 있는 것이 된다. 도펀트종에 따라서는 5×1021atoms/cm3을 초과하는, 더욱 고도핑도 가능하지만, 아모퍼스 Si의 반도체 소자의 경우, 도펀트의 활성화율이 커지지 않기 때문에 실용적인 것으로는 되지 않는다.As described above, the Si-containing Si is so-called dopant, that is, n + -Si or p + -Si, and the crystal form is preferably amorphous. In such a semiconductor layer, phosphorus, boron, preferably contains a dopant selected from antimony, 5 × 10 17 atoms / cm 3 ~5 × 10 21 atoms / cm 3. This is because if the phosphorus, boron and antimony are highly doped Si, ohmic characteristics can be secured in direct bonding with the Al-based alloy layer. When this doping amount is 5 * 10 <17> atoms / cm <3> -5 * 10 <21> atoms / cm <3>, although it depends also on dopant type and activation heat processing conditions, it becomes a thing which can fully ensure the transistor characteristic of an element. Depending on the dopant species, a higher degree of doping, which exceeds 5x10 21 atoms / cm 3 , is possible. However, in the case of the semiconductor element of amorphous Si, the activation rate of the dopant does not increase, so it is not practical.

또, Si에의 각 도펀트종의 도입은 이른바 열확산법이나 이온 주입법 등의 공지의 방법에 의해 행하는 것이 가능하다. 그리고, Si 중의 도펀트종이나 그 함유량에 대하여는, 2차 이온 질량 분석 장치(Dynamic SIMS)에 의해 측정할 수 있다.Moreover, introduction of each dopant species into Si can be performed by well-known methods, such as what is called a thermal diffusion method and an ion implantation method. And the dopant species in Si and its content can be measured by a secondary ion mass spectrometer (Dynamic SIMS).

또한, 본 발명의 소자를 형성하는 경우, Al계 합금층은 Ni(니켈)를 함유하는 Al계 합금인 것이 바람직하다. Al계 합금층이 순(純)Al이어도 본 발명은 유효하지만, Ni를 함유하는 Al계 합금이면, Al계 합금층 자체의 저항을 10μΩ·cm 이하로 하는 것이 용이함과 동시에, 양호한 소자 특성을 구비하는 직접 접합을 실현하기 쉽기 때문이다. Ni를 함유하는 Al계 합금으로서는, 구체적으로는, Al-Ni 합금, Al-Ni-B(붕소) 합금, Al-Ni-C(탄소) 합금, Al-Ni-Nd(네오듐) 합금, Al-Ni-La(란탄) 합금 등을 들 수 있다. 그리고, 이 Ni 함유량은 0.5at%∼10.0at%인 것이 바람직하다. 또한, Nd, La를 사용하는 경우에는, Ni 함유량은 0.5at%∼2.0at%의 함유량으 로 하는 것이 바람직하다. B, C, Nd, La의 함유량은 0.1at%∼1.0at%인 것이 바람직하다.Moreover, when forming the element of this invention, it is preferable that an Al type alloy layer is Al type alloy containing Ni (nickel). Even if the Al-based alloy layer is pure Al, the present invention is effective. However, if the Al-based alloy contains Ni, it is easy to set the resistance of the Al-based alloy layer itself to 10 mu OMEGA -cm or less, and has good device characteristics. This is because it is easy to realize direct bonding. Specific examples of Al-based alloys containing Ni include Al-Ni alloys, Al-Ni-B (boron) alloys, Al-Ni-C (carbon) alloys, Al-Ni-Nd (neodium) alloys, and Al. -Ni-La (lanthanum) alloy etc. are mentioned. And it is preferable that this Ni content is 0.5at%-10.0at%. In addition, when using Nd and La, it is preferable to make Ni content into content of 0.5at%-2.0at%. It is preferable that content of B, C, Nd, and La is 0.1 at%-1.0 at%.

또한, Al계 합금으로서는, Al-Ni-B 합금으로서 B(붕소)를 0.1at%∼0.8at% 함유한 것이 보다 바람직하다. 이와 같은 조성의 Al-Ni-B 합금이면, ITO나 IZO 등의 투명 전극층과의 직접 접합이 가능함과 동시에, n+-Si 등의 반도체층과 직접 접합도 가능해지고, 투명 전극층 혹은 반도체층과 직접 접합했을 때의 접합 저항값이 낮고, 내열성도 뛰어난 소자를 형성하는 것이 가능해진다. 이 Al-Ni-B 합금을 채용하는 경우, Ni 함유량이 4.0at% 이상이며, B함유량이 0.80at% 이하인 것이 바람직하다. 보다 바람직하게는, Ni 함유량이 3.0at%∼6.0at%이며, B함유량이 0.20at%∼0.80at%이다. 이와 같은 조성의 Al-Ni-B 합금이면, 소자의 제조 공정에 있어서의 각 열이력에 대한 뛰어난 내열 특성을 구비하는 것이 되기 때문이다. 또, 본 발명의 Al계 합금은 저저항 특성의 관점에서, Al 자체를 75at% 이상 함유하고 있는 것이 바람직하다. 또한, 상기 Al계 합금층은 질화 처리나 산화 처리가 실시되어도 특별히 문제는 없다.Moreover, as Al type alloy, it is more preferable to contain 0.1 at%-0.8 at% of B (boron) as Al-Ni-B alloy. The Al-Ni-B alloy having such a composition enables direct bonding with transparent electrode layers such as ITO and IZO, and direct bonding with semiconductor layers such as n + -Si, and directly with transparent electrode layers or semiconductor layers. It becomes possible to form the element which is low in junction resistance at the time of joining, and excellent also in heat resistance. When employ | adopting this Al-Ni-B alloy, it is preferable that Ni content is 4.0 at% or more and B content is 0.80 at% or less. More preferably, Ni content is 3.0at%-6.0at%, and B content is 0.20at%-0.80at%. This is because the Al-Ni-B alloy having such a composition is provided with excellent heat resistance for each thermal history in the manufacturing process of the device. Moreover, it is preferable that Al alloy of this invention contains 75at% or more of Al itself from a low resistance characteristic. Further, the Al-based alloy layer does not have any problem even if nitriding treatment or oxidation treatment is performed.

상기한 본 발명에 따른 소자의 접합 구조이면, 반도체층과 Al계 합금층이 직접 접합한 계면의 계면 반응을 억제하여, 오믹 특성을 유지함과 동시에, Al계 합금층의 저항값을 10μΩ·cm 이하로 하는 것이 가능해지는 소자가 되기 때문에, 박막 트랜지스터(TFT)를 형성하기 위해서 적합한 것이라 할 수 있다. 또한, 본 발명에 따른 소자의 접합 구조는 게이트 전극이 기판측에 위치하는, 이른바 보텀 게이트 구조의 TFT를 형성할 때에 매우 적합한 소자 구조가 된다.In the junction structure of the device according to the present invention described above, the interface reaction of the interface directly bonded between the semiconductor layer and the Al-based alloy layer is suppressed, the ohmic characteristics are maintained, and the resistance value of the Al-based alloy layer is 10 μΩ · cm or less. Since it becomes an element which becomes possible, it can be said that it is suitable for forming a thin-film transistor (TFT). Further, the junction structure of the device according to the present invention is a device structure that is very suitable for forming a TFT of a so-called bottom gate structure in which the gate electrode is located on the substrate side.

[실시예 1]Example 1

계속해서, 본 발명의 실시예에 대하여 설명한다. 이 실시예 1에서는, Al계 합금층으로서, 순Al막(비저항값 2.8μΩ·cm), Al-5.0at%Ni 합금막(비저항값 4.0μΩ·cm), Al-5.0at%Ni-0.4at%B막(비저항값 4.2μΩ·cm)의 3종을 사용하여, Si에 의한 반도체층을 직접 접합시켜, 그 소자의 특성 평가를 행했다(비교예에는 Al-5.0at%Ni-0.3at%C막(비저항값 4.8μΩ·cm)도 더했다). 특성 평가로서는, 이하에 설명하는 오믹 특성, Si 확산 내열성에 대하여 조사했다. 또, 각막의 비저항값은 유리 기판 위에 스퍼터링(마그네트론·스퍼터링 장치, 투입 전력 3.0W/cm2, 아르곤 가스 유량 100sccm, 아르곤 압력 0.5Pa)에 의해 단막(두께 약 0.3㎛)을 형성하고, 질소 가스 분위기 중, 300℃, 30분간의 열처리를 행한 후, 4단자 저항 측정 장치에 의해 측정한 것이다.Subsequently, an embodiment of the present invention will be described. In Example 1, as the Al-based alloy layer, a pure Al film (resistance value of 2.8 μΩ · cm), Al-5.0at% Ni alloy film (resistance of 4.0 μΩ · cm), Al-5.0at% Ni-0.4at Using three kinds of% B films (specific resistance 4.2 μΩ · cm), a semiconductor layer made of Si was directly bonded to each other to evaluate characteristics of the device (Comparative Example: Al-5.0at% Ni-0.3at% C A film (specific resistance value 4.8 µΩ · cm) was also added). As characteristic evaluation, it investigated about the ohmic characteristic and Si diffusion heat resistance demonstrated below. Moreover, the specific resistance value of a cornea forms a single film (about 0.3 micrometer in thickness) by sputtering (magnetron sputtering apparatus, input power 3.0W / cm <2> , argon gas flow rate 100sccm, argon pressure 0.5Pa) on a glass substrate, and nitrogen gas After performing heat processing for 300 degreeC and 30 minute (s) in atmosphere, it measures with the 4-terminal resistance measuring apparatus.

오믹 특성 : 이 오믹 특성 평가는 도 2에 나타낸 평가 샘플을 제작하여 행했다(도 2(a)는 샘플 단면도, 도 2(b)는 샘플 평면도를 나타낸다). 우선, CVD(섬코가부시키가이샤제 : PD-2202L)에 의해 유리 기판(1)(코닝사제 : #1737) 위에 500Å의 n+-Si 반도체층(2)을 성막했다. 이 n+-Si 반도체층(2)을 성막 조건은 RF 100W(0.31W/cm2), SiH4가스(수소 희석) 유량 300sccm, 인(P) 성분 함유 가스(수소 희석) 유량 50sccm, 기판 온도 300℃에서, 막두께 300Å의 n+-Si 반도체층(2)을 형 성했다. 그리고, 그 위에 스퍼터링(마그네트론·스퍼터링 장치, 투입 전력 3.0W/cm2, 아르곤 가스 유량 100sccm, 아르곤 압력 0.5Pa)에 의해, Al계 합금층(3)을 2000Å 두께로 성막했다. 그리고, 그 Al계 합금층(3)을 포토리소그래프에 의해 세로 1000㎛×가로 300㎛ 전극 패드를, 패드 간격을 50㎛가 되도록 하여 형성한 평가 샘플을 제작했다. 그리고, 이 평가 샘플에 형성된 양 전극 패드 사이에서, +5V∼-5V의 범위에 있어서의 전류-전압 측정을 행함으로써, 오믹 특성을 평가했다. 이 오믹 특성의 평가 방법은 측정한 전류-전압 그래프로부터, 전류와 전압의 상관성이 선형적인 것이었던 평가 샘플을 오믹 접합이 되어 있는 것이라 하여 평가 ○라 하고, 전류와 전압의 상관성이 비선형적인 것을 오믹 접합이 되어 있지 않은 것이라 하여 평가 ×라 했다.Ohmic characteristic: This ohmic characteristic evaluation was performed by producing the evaluation sample shown in FIG. 2 (FIG. 2 (a) shows a sample sectional drawing, FIG. 2 (b) shows a sample top view). First, 500 nV n + -Si semiconductor layers 2 were formed on the glass substrate 1 (Corning Corporation: # 1737) by CVD (PD-2202L, manufactured by Sumko Corp.). The film forming conditions of the n + -Si semiconductor layer 2 were RF 100W (0.31W / cm 2 ), SiH 4 gas (hydrogen dilution) flow rate 300sccm, phosphorus (P) component-containing gas (hydrogen dilution) flow rate 50sccm, substrate temperature At 300 ° C, an n + -Si semiconductor layer 2 having a film thickness of 300 GPa was formed. And the Al type alloy layer 3 was formed into 2000 film thickness by sputtering (magnetron sputtering apparatus, input electric power 3.0W / cm <2> , argon gas flow volume 100sccm, argon pressure 0.5Pa). And the evaluation sample which produced this Al type alloy layer 3 with the photolithographic graph and formed the electrode pad of 1000 micrometers in length x 300 micrometers in width so that a pad space | interval may be 50 micrometers was produced. And ohmic characteristic was evaluated by performing the current-voltage measurement in the range of + 5V --5V between the positive electrode pad formed in this evaluation sample. The method for evaluating ohmic characteristics is an evaluation of an evaluation sample in which the correlation between the current and the voltage is linear from the measured current-voltage graph, which is referred to as an ohmic junction. It was called evaluation x because it was not joined.

Si 확산 내열성 : 이 특성의 평가 샘플에는, 유리 기판 위에 n+-Si 반도체층(300Å)을 CVD(상기 오믹 특성의 경우와 동일한 조건)에 의해 형성하고, 그 반도체층 위에 스퍼터링(마그네트론·스퍼터링 장치, 투입 전력 3.0W/cm2, 아르곤 가스 유량 100sccm, 아르곤 압력 0.5Pa)에 의해, 각 Al계 합금층(2000Å)을 형성한 것을 사용했다.Si diffusion heat resistance: In the evaluation sample of this characteristic, an n + -Si semiconductor layer (300 microseconds) was formed on a glass substrate by CVD (same conditions as in the case of the ohmic characteristic), and sputtering (magnetron sputtering apparatus) on the semiconductor layer. And an Al-based alloy layer (2000 kPa) were used at an input power of 3.0 W / cm 2 , argon gas flow rate of 100 sccm, and argon pressure of 0.5 Pa).

n+-Si 반도체층에 있어서의 질소의 함유는 CVD에 의해 성막할 때에, 수소로 희석한 SiH4가스, 인(P) 성분 함유 가스의 도입 가스에 더하여, N2가스를 분압비로 0.001∼20%의 범위가 되도록 첨가함으로써 조정했다.The content of nitrogen in the n + -Si semiconductor layer, when formed by CVD, is in addition to SiH 4 gas diluted with hydrogen and introduction gas of phosphorus (P) component-containing gas, and N 2 gas in a partial pressure ratio of 0.001 to 20. It adjusted by adding so that it might become range of%.

그리고, 각 평가 샘플을 200∼380℃의 온도역에서 10℃마다 열처리 온도를 설정하여, 질소 가스 분위기 중, 30분간의 열처리를 행한 후, 인산계 Al 에칭액(간토가가쿠(주)사제, 액온 32℃의 Al 혼산 에천트/조성(용량비)인산:옥살산:아세트산:물=16:1:2:1)으로 10분간 침지시킴으로써, 상층에 형성한 각 조성막만을 용해하여, 반도체층을 노출시켰다. 이 노출한 반도체층 표면을 광학 현미경(200배)으로 관찰하여, Si와 Al의 상호 확산이 발생되어 있는가를 조사했다.And after setting each heat-treatment temperature for every 10 degreeC in the temperature range of 200-380 degreeC, and heat-processing for 30 minutes in nitrogen gas atmosphere, phosphoric acid type Al etching liquid (manufactured by Kanto Chemical Co., Ltd., liquid temperature) By immersing for 10 minutes in an Al mixed acid etchant / composition (volume ratio) phosphoric acid: oxalic acid: acetic acid: water = 16: 1: 2: 1 at 32 ° C, only each of the composition films formed on the upper layer was dissolved to expose the semiconductor layer. . The exposed semiconductor layer surface was observed with an optical microscope (200 times) to investigate whether interdiffusion of Si and Al occurred.

도 3 및 도 4에는, 노출한 반도체층 표면에 있어서의, 대표적인 광학 현미경 사진을 나타낸다. 도 3은 상호 확산이 전혀 인정되지 않은 반도체층 표면이며(평가 결과 : ○), 도 4는 상호 확산의 흔적(사진 중의 흑점)이 인정된 것이다(평가 결과 : ×). 또, 도 3 및 도 4에 대하여는, 상호 확산의 유무를 판단했을 때에 참고로 한 이미지이며, 본 실시예의 관찰 결과를 나타낸 것은 아니다.3 and 4 show typical optical micrographs on the exposed semiconductor layer surface. Fig. 3 shows the surface of the semiconductor layer where no interdiffusion is recognized at all (evaluation result: ○), and Fig. 4 shows a trace of interdiffusion (black spots in the photograph). 3 and 4 are images for reference when determining the presence or absence of interdiffusion, and do not show the observation result of the present embodiment.

표 1∼표 3에 상기 특성 평가 결과를 나타낸다. 시료 No. 1-1∼1-3은 Si 반도체층에 질소를 함유했을 경우이고, 시료 No. 1-4∼1-7은 Si 반도체층에 질소를 함유하고 있지 않은 경우이다. 또한, 표 1은 Si 반도체층의 질소 함유량이 4×1019atoms/cm3의 경우, 표 2는 1×1018atoms/cm3의 경우, 표 3은 1×1020atoms/cm3의 경우의 결과를 나타내고 있다. 여기서의 질소 함유량은 평균값이다.Table 1-Table 3 show the above characteristics evaluation results. Sample No. 1-1 to 1-3 are cases where nitrogen was contained in the Si semiconductor layer, 1-4 to 1-7 are the cases where nitrogen is not contained in a Si semiconductor layer. Table 1 shows the case where the nitrogen content of the Si semiconductor layer is 4 × 10 19 atoms / cm 3 , Table 2 shows the case of 1 × 10 18 atoms / cm 3 , and Table 3 shows 1 × 10 20 atoms / cm 3 . The results are shown. The nitrogen content here is an average value.

또, Si 반도체층의 질소 함유량은 4×1019atoms/cm3 이상의 경우, 2차 이온 질량 분석 장치(Dynamic SIMS)에 의해 측정했다. 2차 이온 질량 분석 장치(Dynamic SIMS)에 의해, 반도체층 중의 질소를 측정하면, 도 5에 나타내는 바와 같은 분석 결과가 얻어진다. 도 5에서는, 질소를 함유시킨 n+-Si에 의해 형성된 반도체층(소스 혹은 드레인)을 2차 이온 질량 분석 장치에 의해 깊이 방향으로, 질소를 분석한 측정 결과의 일례를 나타내고 있다. 도 5에 나타내는 바와 같이, 반도체층의 Si의 일부에 질소가 함유되어 있는 경우, 질소가 함유한 Si 반도체층의 부분에 있어서, 질소가 함유되어 있는 부분의 두께에 상당하는 부분에서 질소가 검출된다. 그리고, 그 질소 함유량(농도)은 도 5와 같은 사다리꼴 형상의 피크의 윗변 부분에 해당하는 측정값의 평균값에 의해, 특정되어 있다.In addition, the nitrogen content of the Si semiconductor layer was measured by a secondary ion mass spectrometer (Dynamic SIMS) when it was 4x10 19 atoms / cm 3 or more. When nitrogen in a semiconductor layer is measured with a secondary ion mass spectrometer (Dynamic SIMS), the analysis result as shown in FIG. 5 is obtained. In FIG. 5, an example of the measurement result which analyzed nitrogen in the depth direction with the secondary ion mass spectrometer was carried out the semiconductor layer (source or drain) formed with n + -Si containing nitrogen. As shown in FIG. 5, when nitrogen is contained in a part of Si of a semiconductor layer, nitrogen is detected in the part corresponded to the thickness of the part containing nitrogen in the part of the Si semiconductor layer containing nitrogen. . And the nitrogen content (concentration) is specified by the average value of the measured value corresponding to the upper side part of trapezoidal peak like FIG.

또한, 질소 함유량이 1×1018atoms/cm3의 경우에는, 2차 이온 질량 분석 장치의 검출 한계 이하가 되므로, X선 광전자 분광 분석 장치(XPS)에 의해 Si 반도체층의 깊이 방향으로 50∼100Å 정도 스퍼터링을 행하고, 그 후, 그 스퍼터링 부분을 X선 광전자 분광 분석 장치(XPS)에 의해 측정하고, 질소 함유량이 이미 알고 있는 샘플 측정의 결과로부터 얻어진 질소 검출 피크의 적분 강도와 비교하여, 그 질소 함유량을 산출했다. 또, 이 질소 함유량의 측정은 2차 이온 질량 분석 장치, X선 광전자 분광 분석 장치의 어느 쪽이라도 측정 가능하지만, 2차 이온 질량 분석 장치의 검출 한계 부근의 함유량의 경우, 그 측정값의 신뢰성의 관점에서 X선 광전자 분광 분석 장치에 의한 측정을 행하는 경우가 있다.In addition, when nitrogen content is 1 * 10 <18> atoms / cm <3> , since it becomes below the detection limit of a secondary ion mass spectrometer, it is 50-50 in the depth direction of a Si semiconductor layer by X-ray photoelectron spectroscopy (XPS). Sputtering is carried out at about 100 Hz, and then the sputtering part is measured by X-ray photoelectron spectroscopy (XPS), and the nitrogen content is compared with the integral intensity of the nitrogen detection peak obtained from the known sample measurement result. The nitrogen content was calculated. In addition, although the measurement of this nitrogen content can measure either a secondary ion mass spectrometer or an X-ray photoelectron spectroscopy apparatus, in the case of content near the detection limit of a secondary ion mass spectrometer, the reliability of the measured value is From a viewpoint, the measurement by an X-ray photoelectron spectroscopy apparatus may be performed.

[표 1]TABLE 1

Figure 112008050422869-PCT00001
Figure 112008050422869-PCT00001

[표 2]TABLE 2

Figure 112008050422869-PCT00002
Figure 112008050422869-PCT00002

[표 3]TABLE 3

Figure 112008050422869-PCT00003
Figure 112008050422869-PCT00003

표 1∼표 3의 결과로부터, n+-Si 반도체층에 질소를 함유시켰을 경우에는, 250℃ 이상의 열이력이 가해져도, 접합 계면의 반응이 억제되어 있는 것이 판명되었다. 또한, 표 2에 나타내는 바와 같이 질소 함유량이 1×1018atoms/cm3이 되면, 표 1의 결과에 비해 확산 내열성이 10∼20℃ 낮아지는 경향이 확인되었다. 한편, 표 3에 나타내는 바와 같이 질소 함유량이 1×1020atoms/cm3이 되면, 표 2의 결과에 비해 확산 내열성이 40∼50℃ 높아지는 경향이 확인되었다. 또한, 질소 함유량이 1×1020atoms/cm3을 초과하면, 소자의 스위칭 특성인 on/off비를 6자리로 취할 수 없어지는 경향이 된다. 예를 들면, on 전류 10-4A, off 전류 10-10A일 때의 on/off비는 6자리가 되는데, 이와 같은 on/off비를 유지할 수 없게 되기 때문에, 질소 함유량은 1×1020atoms/cm3 이하로 하는 것이 실용적이라고 여겨진다.From the results of Tables 1 to 3, it was found that when nitrogen was contained in the n + -Si semiconductor layer, even when a heat history of 250 ° C or higher was applied, the reaction at the bonding interface was suppressed. Moreover, as shown in Table 2, when nitrogen content became 1 * 10 <18> atoms / cm <3> , the tendency for diffusion heat resistance to fall 10-20 degreeC compared with the result of Table 1 was confirmed. On the other hand, as shown in Table 3, when nitrogen content became 1x10 <20> atoms / cm <3> , the tendency which diffusion heat resistance increased 40-50 degreeC compared with the result of Table 2 was confirmed. Moreover, when nitrogen content exceeds 1 * 10 <20> atoms / cm < 3 >, it will become a tendency that the on / off ratio which is a switching characteristic of an element cannot be taken in six digits. For example, the on / off ratio for the on current 10 -4 A and the off current 10 -10 A becomes six digits. Since this on / off ratio cannot be maintained, the nitrogen content is 1 × 10 20. It is considered practical to use atoms / cm 3 or less.

[실시예 2]Example 2

다음으로, 이 실시예 2에서는, 각종 조성의 Al계 합금과 질소 함유량을 변화시킨 Si 반도체층에 관하며, Si 확산 내열성과 소자의 스위칭 특성(on/off비)에 대하여 상세히 조사한 결과를 설명한다.Next, in Example 2, the results of the detailed investigation of the Si diffusion heat resistance and the switching characteristics (on / off ratio) of the element are described for the Si semiconductor layer having the Al-based alloy and nitrogen content of various compositions. .

이 실시예 2에서 평가한 Al계 합금은 표 4 및 표 5에 나타내는 시료 No. 2-1∼시료 No. 2-9의 9종류이다.The Al-based alloys evaluated in this Example 2 were sample Nos. Shown in Tables 4 and 5. 2-1 to sample No. It is nine kinds of 2-9.

그리고, 이 실시예 2에서는, 상기 실시예 1에서 설명한 방법과 마찬가지로 하여, 반도체층의 질소 함유량이 다른 6종류 샘플에 대하여 평가를 행했다. 또한, 반도체층의 Si에 대하여는, P(인)가 2×1018∼5×1018atoms/cm3 정도 함유된, 고도핑 n+-Si로 했다.In Example 2, six samples having different nitrogen contents of the semiconductor layer were evaluated in the same manner as in the method described in Example 1. In addition, about Si of a semiconductor layer, P (phosphorus) was set as highly dope n + -Si containing about 2 * 10 <18> -5 * 10 <18> atoms / cm <3> .

스위칭 특성 : 소자의 스위칭 특성으로서는, on/off비를 측정함으로써 행했다. 평가 샘플은 다음의 순서에 따라 제작했다.Switching characteristic: The switching characteristic of an element was performed by measuring on / off ratio. An evaluation sample was produced in the following order.

우선, 유리 기판(코닝사제 : #1737) 위에, 각 조성의 Al계 합금 타겟을 사용하여, 두께 3000Å의 Al계 합금막을 형성했다. 스퍼터링 조건은 기판 가열 온도 100℃, DC Power 1000W(3.1W/cm2), 아르곤 가스 유량 100sccm, 아르곤 압력 0.5Pa에서 행했다. 계속해서, 포토리소그래피에 의해 Al계 합금막을 에칭하여, 게이트 배선폭 50㎛를 형성하고, 게이트 전극폭 15㎛를 형성했다(도 6 참조). 포토리소그래피 조건은 Al계 합금막 표면에 레지스트(TFR-970 : 도쿄오카고교(주)사제/도포 조건 : 스핀코터 3000rpm, 베이킹 후 레지스트 두께 1㎛ 목표)를 피복하여, 프리베이킹(pre-baking) 처리(110℃, 1.5분간)를 행하고, 소정의 패턴 필름을 배치하여 노광 처리(마스크얼라이너 MA-20 : 미카사(주)사제/노광 조건 15mJ/cm2)를 행했다. 계속해서, 농도 2.38%, 액온 23℃의 테트라메틸암모늄하이드로옥사이드를 함유하는 알칼리 현상액(이하, TMAH 현상액으로 약한다)으로 현상 처리를 하고, 현상 처리 후, 핫플레이트에 의해 포스트베이킹(post-baking) 처리(110℃, 3분간)를 행하고, 인산계 혼산 에칭액(간토가가쿠(주)사제/조성 인산:질산:아세트산:물=16:1:2:1(용량비))에 의해 회로 형성을 행했다. 이와 같은 조건으로 회로 형성을 행함으로써, 회로의 테이퍼각이 45°가 되도록 제어했다.First, an Al-based alloy film having a thickness of 3000 kPa was formed on a glass substrate (Corning Company: # 1737) using Al-based alloy targets of each composition. Sputtering conditions were performed at the substrate heating temperature of 100 degreeC, DC Power 1000W (3.1W / cm <2> ), argon gas flow volume 100sccm, and argon pressure 0.5Pa. Subsequently, the Al-based alloy film was etched by photolithography to form a gate wiring width of 50 mu m and a gate electrode width of 15 mu m (see Fig. 6). The photolithography conditions were coated with a resist (TFR-970: manufactured by Tokyo Okago Co., Ltd./coating conditions: a spin coater of 3000 rpm, and a resist thickness of 1 μm after baking) on the Al-based alloy film surface, pre-baking. The process (110 degreeC, 1.5 minutes) was performed, and the predetermined | prescribed pattern film was arrange | positioned, and exposure process (mask aligner MA-20: make / exposure condition 15mJ / cm <2> by Mikasa Co., Ltd.) was performed. Subsequently, the developer is treated with an alkaline developer (hereinafter, weakly with TMAH developer) containing a concentration of 2.38% and tetramethylammonium hydroxide at a liquid temperature of 23 ° C., followed by post-baking with a hot plate after development. ) (110 ° C. for 3 minutes) to form a circuit by a phosphoric acid mixed acid etching solution (produced by Kanto Chemical Co., Ltd. / composition phosphoric acid: nitric acid: acetic acid: water = 16: 1: 2: 1 (capacity ratio)). Done. By forming a circuit on such conditions, it controlled so that the taper angle of a circuit might be 45 degrees.

에칭 처리 후, 박리액(ST106 : 도쿄오카고교(주)사제)에 의해 레지스트의 제거를 행하여, 게이트 배선 회로의 형성 후, RF 스퍼터링에 의해, 절연층이 되는 SiNx를 두께 2200Å으로 성막했다. 성막 조건은 기판 가열 온도 350℃, RF Power 1000W(3.1W/cm2), 아르곤 가스 유량 90sccm, 질소 가스 유량 10sccm, 압력 0.5Pa로 했다. 또한, 이 절연층 위에, CVD에 의해, 아모퍼스의 i-Si, 인 도핑된 n+-Si를 수시 성막했다. i-Si(도핑되지 않은 Si막)의 성막 조건은 기판 가열 온도 300℃, RF Power 100W(0.31W/cm2), SiH4 유량(10% 아르곤 가스 희석) 300sccm이고, 두께 2000Å으로 했다. 질소 첨가 n+-Si(P(인) 도핑막)의 성막 조건은 기판 가열 온도 200℃, RF Power 100W(0.31W/cm2), SiH4 유량(8% 아르곤 가스　희석)　300sccm이고, 인(P) 성분 함유 가스 유량(8% 아르곤 가스　희석)　50sccm에 대하여, 질소 가스 유량(0sccm, 1sccm, 10sccm, 20sccm, 40sccm, 100sccm)을 변화시켜, 두께 500Å의 질소 함유한 n+-Si층을 형성했다. 각 질소 가스 유량으로 형성한 n+-Si층의 질소 함유량에 대하여는, 상기 실시예 1에서 나타낸 측정 방법으로 분석을 행했다.After the etching treatment, the resist was removed with a stripping solution (ST106: manufactured by Tokyo Okago Co., Ltd.), and after formation of the gate wiring circuit, SiN x serving as an insulating layer was formed to a thickness of 2200 kPa by RF sputtering. Film-forming conditions were made into the board | substrate heating temperature of 350 degreeC, RF Power 1000W (3.1 W / cm <2> ), argon gas flow volume 90sccm, nitrogen gas flow volume 10sccm, and pressure 0.5Pa. Further, on the insulating layer, amorphous i-Si and phosphorus doped n + -Si were formed at any time by CVD. Film-forming conditions of i-Si (undoped Si film) were substrate heating temperature of 300 ° C., RF Power 100 W (0.31 W / cm 2 ), SiH 4 flow rate (10% argon gas dilution) of 300 sccm, and thickness of 2000 kPa. The deposition conditions of the nitrogen-added n + -Si (P (phosphorus) doped film) were substrate heating temperature of 200 ° C, RF Power 100W (0.31W / cm 2 ), SiH 4 flow rate (8% argon gas dilution) 300sccm, and phosphorus ( P) Nitrogen gas flow rate (0sccm, 1sccm, 10sccm, 20sccm, 40sccm, 100sccm) is changed with respect to 50sccm of component-containing gas flow volume (8% argon gas dilution), and the nitrogen-containing n + -Si layer with a thickness of 500 kPa is formed. did. About the nitrogen content of the n + -Si layer formed by each nitrogen gas flow volume, it analyzed by the measuring method shown in the said Example 1.

그 후, n+-Si층 위에, 처음에 유리 기판 위에 성막한 것과 동일한 조성의 Al계 합금막을 두께 2000Å으로 성막했다. 성막 조건은 상기 게이트 배선과 동일 조건으로 행했다.After that, an Al-based alloy film having the same composition as that formed on the glass substrate was first formed on the n + -Si layer with a thickness of 2000 kPa. Film-forming conditions were performed on the same conditions as the said gate wiring.

그리고, 포토리소그래피에 의해 소스 배선, 드레인 배선, 및 전극을 형성했다. 이 포토리소그래피 조건은 상기 게이트 배선과 동일하다. 이 때, Al계 합금 막의 에칭 후에는, n+-Si층의 드라이 에칭을 행했다. 드라이 에칭 조건은 RF Power 50W, SF6가스 유량 30sccm, 압력 10Pa에서 행했다. 그 후, 박리액(ST106 : 도쿄오카고교(주)사제)에 의해 레지스트의 제거를 행했다.The source wiring, the drain wiring, and the electrode were formed by photolithography. This photolithography condition is the same as that of the gate wiring. At this time, after etching the Al-based alloy film, dry etching of the n + -Si layer was performed. The dry etching conditions were RF Power 50W, SF 6 gas flow was carried out at 30sccm, pressure 10Pa. Thereafter, the resist was removed with a stripping solution (ST106: manufactured by Tokyo Okago Co., Ltd.).

다음으로, 패시베이션이 되는 SiNx 절연막을 2500Å 두께로 성막하고, 게이트, 소스, 드레인의 각 전극 부분만 드라이 에칭에 의해 노출시켰다. 드라이 에칭 조건은 RF Power 100W, SF6가스 유량 30sccm, O2가스 유량 5sccm, 압력 10Pa에서 행했다. 상기 조건에 의해, 채널 폭 25㎛, 채널 길이 5㎛의 트랜지스터를 형성했다(도 6 참조).Next, a SiN x insulating film to be passivated was formed to have a thickness of 2500 kPa, and only electrode portions of the gate, source, and drain were exposed by dry etching. The dry etching conditions were RF Power 100W, SF 6 gas flow rate of 30sccm, O 2 gas flow was carried out at 5sccm, a pressure 10Pa. Under the above conditions, a transistor having a channel width of 25 μm and a channel length of 5 μm was formed (see FIG. 6).

이상과 같이 하여 제작한 평가 샘플에 대하여, 3단자법에 의해 소자의 스위칭 특성의 on/off비를 측정했다. 측정기는 어질런트테크놀로지사제의 B1500A 장치를 사용하여, Vg-Id 측정을 행했다. 그리고, Vg=-10V, +20V에서의 Id값으로부터 on/off비를 계산했다.About the evaluation sample produced as mentioned above, the on / off ratio of the switching characteristic of an element was measured by the 3-terminal method. The measuring device measured Vg-Id using the B1500A apparatus by Agilent Technologies. The on / off ratio was then calculated from the Id values at Vg =-10V and + 20V.

또, Si 확산 내열성에 대하여는, 실시예 1에서 설명한 방법과 마찬가지로 하여 행했다. 표 4 및 표 5에는, 각 조성의 Al계 합금과 질소 함유량을 변화시킨 Si 반도체층에 있어서의, Si 확산 내열성 평가(표 4) 및 on/off비 측정의 결과(표 5)를 나타낸다.In addition, Si diffusion heat resistance was performed similarly to the method described in Example 1. Table 4 and Table 5 show the results of Si diffusion heat resistance evaluation (Table 4) and on / off ratio measurement (Table 5) in the Si semiconductor layer in which the Al-based alloy and nitrogen content of each composition were changed.

[표 4]TABLE 4

Figure 112008050422869-PCT00004
Figure 112008050422869-PCT00004

[표 5]TABLE 5

Figure 112008050422869-PCT00005
Figure 112008050422869-PCT00005

표 4 및 표 5의 결과로부터, Si 반도체층의 질소 함유량이 커지면, Si 확산 내열성이 높아지는 경향이 있고, on/off비도 5자리(on/off비가 105대의 값이 되는 것)가 되는 경향이 인정되었다. 특히, 질소 함유량이 1018atoms/cm3오더∼1021atoms/cm3오더이면, 순Al를 제외하고는, on/off비도 5자리 이상이 되고, Si 확산 내열성도 280℃ 이상이 되는 것이 판명되었다. 그러나, 질소 함유량이 1022atoms/cm3오더가 되면, on/off비가 4자리가 되었다. 이 표 4 및 표 5의 결과로부터, Si 반도체층의 질소 함유량은 1018atoms/cm3오더∼1021atoms/cm3오더인 것이 바람직하다. 또한, Al-5.0at%Ni-0.4at%B 합금(시료 No. 2-3), Al-3.0at%Ni-0.4at%B 합금(시료 No. 2-6), Al-3.2at%Ni-0.2at%B 합금(시료 No. 2-7), Al-2.0at%Ni-0.4at%B 합금(시료 No. 2-8)의 결과로부터, 1019atoms/cm3오더 혹은 1020atoms/cm3오더에 있어서, 6자리의 on/off비가 실현될 수 있는 것이 확인되었다. 표 1∼표 5에 나타낸 결과로부터 총합적으로 판단하면, Si 반도체층의 질소 함유량은 1018atoms/cm3오더∼1021atoms/cm3오더인 것이 실용상 바람직한 것으로 여겨졌다.As a result of Table 4 and Table 5, when the nitrogen content of the Si semiconductor layer increases, the Si diffusion heat resistance tends to increase, and the on / off ratio also tends to be 5 digits (the on / off ratio becomes 10 5 values). Admitted. In particular, when the nitrogen content is 10 18 atoms / cm 3 order to 10 21 atoms / cm 3 order, except for pure Al, the on / off ratio is 5 digits or more, and the Si diffusion heat resistance is found to be 280 ° C or more. It became. However, when the nitrogen content was 10 22 atoms / cm 3 order, the on / off ratio became four digits. From the results of Tables 4 and 5, the nitrogen content of the Si semiconductor layer is preferably 10 18 atoms / cm 3 orders to 10 21 atoms / cm 3 orders. Furthermore, Al-5.0at% Ni-0.4at% B alloy (sample No. 2-3), Al-3.0at% Ni-0.4at% B alloy (sample No. 2-6), Al-3.2at% Ni From the result of -0.2at% B alloy (sample No. 2-7), Al-2.0at% Ni-0.4at% B alloy (sample No. 2-8), 10 19 atoms / cm 3 order or 10 20 atoms In the order of / cm 3 , it was confirmed that a six-digit on / off ratio could be realized. Judging from the results shown in Tables 1 to 5, it was considered practically preferable that the nitrogen content of the Si semiconductor layer was 10 18 atoms / cm 3 order to 10 21 atoms / cm 3 order.

본 발명에 의하면, 캡층을 생략하여, n+-Si 등의 반도체층과 Al계 합금층을 직접 접합시켜도, Al과 Si의 상호 확산을 방지할 수 있고, 오믹 특성을 유지하는 것이 가능하며, Al계 합금층 자체의 저저항 특성을 구비한 소자를 실현할 수 있다.According to the present invention, even if a cap layer is omitted and a semiconductor layer such as n + -Si is directly bonded to an Al-based alloy layer, mutual diffusion of Al and Si can be prevented, and ohmic characteristics can be maintained. The element provided with the low resistance characteristic of the system alloy layer itself can be implement | achieved.

Claims (13)

반도체층과, 그 반도체층에 직접 접합되는 Al계 합금층을 구비한 소자의 접합 구조에 있어서,In the joining structure of the element provided with the semiconductor layer and the Al-type alloy layer directly bonded to this semiconductor layer, Al계 합금층과 직접 접합되는 반도체층은 질소를 함유하는 Si이며, Si의 질소 함유량이 1×1018atoms/cm3∼5×1021atoms/cm3인 것을 특징으로 하는 소자의 접합 구조.A semiconductor layer directly bonded to an Al-based alloy layer is Si containing nitrogen, and the nitrogen content of Si is 1 × 10 18 atoms / cm 3 to 5 × 10 21 atoms / cm 3 . 제1항에 있어서,The method of claim 1, Al계 합금은 Ni를 0.5at%∼10.0at% 함유하는 소자의 접합 구조.Al-based alloy is a junction structure of a device containing 0.5at% to 10.0at% of Ni. 제2항에 있어서,The method of claim 2, Al계 합금은 붕소를 0.1at%∼0.8at% 함유하는 소자의 접합 구조.Al-based alloy is a joining structure of a device containing 0.1 at% to 0.8 at% of boron. 제1항 내지 제3항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 3, Si의 질소 함유량이 1×1018atoms/cm3∼1×1020atoms/cm3인 소자의 접합 구조.Bonding structure of the element whose nitrogen content of Si is 1 * 10 <18> atoms / cm <3> -1 * 10 <20> atoms / cm <3> . 제1항 내지 제4항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 4, 반도체층은, Al계 합금층과 직접 접합되는 표면측으로부터 100Å 이상의 깊 이가 질소를 함유한 Si로 이루어지는 소자의 접합 구조.The semiconductor layer is a joining structure of an element composed of Si containing a nitrogen at a depth of 100 GPa or more from the surface side directly bonded to the Al-based alloy layer. 제1항 내지 제5항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 5, 반도체층은 아모퍼스의 n+-Si 또는 p+-Si로 이루어지는 소자의 접합 구조.A semiconductor layer is a junction structure of an element consisting of amorphous n + -Si or p + -Si. 제6항에 있어서,The method of claim 6, 반도체층은 인, 붕소, 안티몬에서 선택되는 도펀트를 5×1017atoms/cm3∼5×1021atoms/cm3 함유하는 소자의 접합 구조.The semiconductor layer is a junction structure of an element containing 5 × 10 17 atoms / cm 3 to 5 × 10 21 atoms / cm 3 of a dopant selected from phosphorus, boron, and antimony. 제1항 내지 제7항 중 어느 한 항에 기재된 소자의 접합 구조를 구비하는 소자로 형성된 박막 트랜지스터.The thin film transistor formed from the element provided with the junction structure of the element of any one of Claims 1-7. 반도체층과, 그 반도체층에 직접 접합되는 Al계 합금층을 구비한 소자의 접합 구조를 형성하는 소자의 형성 방법에 있어서,In the method for forming a device for forming a junction structure of a device having a semiconductor layer and an Al-based alloy layer directly bonded to the semiconductor layer, 화학 기상 증착법에 의해 반도체층이 되는 Si를 성막할 때의 성막 분위기에, N2, NH3, NOx의 적어도 어느 하나를 함유하는 가스를 도입하여 성막하는 것을 특징으로 하는 소자의 형성 방법.A method of forming an element, wherein a gas containing at least any one of N 2 , NH 3 , and NO x is introduced and formed into a film forming atmosphere when forming a Si as a semiconductor layer by chemical vapor deposition. 제9항에 있어서,The method of claim 9, N2를 함유하는 가스를 도입하여 반도체층이 되는 Si를 성막할 때에, 질소 분압비를 0.001%∼20%로 하여 성막을 개시하는 소자의 형성 방법.A method of forming an element in which film formation is performed with a nitrogen partial pressure ratio of 0.001% to 20% when a gas containing N 2 is introduced to form Si as a semiconductor layer. 제9항에 있어서,The method of claim 9, N2를 함유하는 가스를 도입하여 반도체층이 되는 Si를 성막할 때에, 질소 분압비를 0.001%∼20%로 성막 도중부터 조정하는 소자의 형성 방법.A method of forming an element in which a nitrogen partial pressure ratio is adjusted to 0.001% to 20% from the middle of film formation when introducing Si into a semiconductor layer by introducing a gas containing N 2 . 반도체층과, 그 반도체층에 직접 접합되는 Al계 합금층을 구비한 소자의 접합 구조를 형성하는 소자의 형성 방법에 있어서,In the method for forming a device for forming a junction structure of a device having a semiconductor layer and an Al-based alloy layer directly bonded to the semiconductor layer, 반도체층이 되는 Si를 성막한 후에, 질소 분위기 중, 200℃∼500℃의 열처리를 행하는 것을 특징으로 하는 소자의 형성 방법.After forming Si into a semiconductor layer, 200 to 500 degreeC heat processing is performed in nitrogen atmosphere, The formation method of the element characterized by the above-mentioned. 제2항에 기재된 소자의 접합 구조를 형성하기 위한 스퍼터링 타겟으로서,As a sputtering target for forming the junction structure of the element of Claim 2, Ni를 0.5at%∼10.0at% 함유하는 Al계 합금 스퍼터링 타겟.Al-based alloy sputtering target containing 0.5at%-10.0at% of Ni.
KR1020087017069A 2006-08-09 2007-08-08 Junction structure of device KR20080086997A (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00217228 2006-08-09
JP2006217228 2006-08-09
JP2006282051 2006-10-16
JPJP-P-2006-00282051 2006-10-16

Publications (1)

Publication Number Publication Date
KR20080086997A true KR20080086997A (en) 2008-09-29

Family

ID=39033007

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087017069A KR20080086997A (en) 2006-08-09 2007-08-08 Junction structure of device

Country Status (4)

Country Link
JP (1) JPWO2008018478A1 (en)
KR (1) KR20080086997A (en)
TW (1) TW200813236A (en)
WO (1) WO2008018478A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8658009B2 (en) 2009-03-11 2014-02-25 Mitsubishi Materials Corporation Thin film transistor having a barrier layer as a constituting layer and Cu-alloy sputtering target used for sputter film formation of the barrier layer

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7968880B2 (en) 2008-03-01 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and display device
JP5518366B2 (en) * 2008-05-16 2014-06-11 株式会社半導体エネルギー研究所 Thin film transistor
CN102349159B (en) * 2009-03-09 2014-03-12 株式会社半导体能源研究所 Thin film transistor

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63178559A (en) * 1987-01-19 1988-07-22 Sanyo Electric Co Ltd Thin-film transistor
JP2000294556A (en) * 1999-04-05 2000-10-20 Hitachi Metals Ltd Aluminum alloy wiring film excellent in dry etching and target for aluminum alloy wiring film formation
JP4179489B2 (en) * 1999-08-11 2008-11-12 日立金属株式会社 Method for producing Al alloy electrode film
JP3940385B2 (en) * 2002-12-19 2007-07-04 株式会社神戸製鋼所 Display device and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8658009B2 (en) 2009-03-11 2014-02-25 Mitsubishi Materials Corporation Thin film transistor having a barrier layer as a constituting layer and Cu-alloy sputtering target used for sputter film formation of the barrier layer

Also Published As

Publication number Publication date
JPWO2008018478A1 (en) 2009-12-24
TW200813236A (en) 2008-03-16
WO2008018478A1 (en) 2008-02-14

Similar Documents

Publication Publication Date Title
CN102473730B (en) Wiring structure and manufacture method thereof and possess the display unit of Wiring structure
KR101361303B1 (en) Wiring structure and display apparatus having wiring structure
CN102265323B (en) Display device
US9748396B2 (en) Thin film transistor and method of manufacturing the same
CN104885229B (en) Thin film transistor (TFT) and its manufacture method
US7902670B2 (en) Display panel structure and manufacture method thereof
CN104904017B (en) Thin film transistor (TFT) and its manufacture method
KR101132582B1 (en) Method for forming wiring film
TW200415429A (en) Electronic device, method of manufacture of the same, and sputtering target
US20060202203A1 (en) Structure of TFT electrode for preventing metal layer diffusion and manufacturing method therefor
JP2010065317A (en) DISPLAY DEVICE, AND Cu ALLOY FILM FOR USE IN THE DISPLAY DEVICE
KR20080086997A (en) Junction structure of device
KR101413337B1 (en) Thin film transistor(tft) having copper electrodes
EP2447999A1 (en) Method for depositing a thin film electrode and thin film stack
KR101010949B1 (en) Element structure of display device and manufacturing method of the same
JP2009280834A (en) Target, wiring film forming method, and manufacturing method of thin film transistor
US20150115273A1 (en) Array substrate, method for manufacturing the same and display device
JP2009124136A (en) DISPLAY DEVICE AND Cu ALLOY FILM FOR USE IN SAME
JP5357515B2 (en) Al alloy film for display device, display device and sputtering target
TW200914971A (en) Display device and sputtering target
JP2010258347A (en) DISPLAY DEVICE AND Cu ALLOY FILM USED FOR THE SAME
CN101390215A (en) Junction structure of device
Kugimiya et al. 60.4: Single Layer Al‐Ni Interconnections for TFT‐LCDs using Direct Contacts with ITO and a‐Si
KR20180033060A (en) Thin film transistor and manufacturing method thereof
KR102160278B1 (en) Thin film transistor and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application