KR20080084604A - 디스플레이 장치 및 전자 장치 - Google Patents

디스플레이 장치 및 전자 장치 Download PDF

Info

Publication number
KR20080084604A
KR20080084604A KR1020080019555A KR20080019555A KR20080084604A KR 20080084604 A KR20080084604 A KR 20080084604A KR 1020080019555 A KR1020080019555 A KR 1020080019555A KR 20080019555 A KR20080019555 A KR 20080019555A KR 20080084604 A KR20080084604 A KR 20080084604A
Authority
KR
South Korea
Prior art keywords
transistor
signal
signal level
voltage
pixel
Prior art date
Application number
KR1020080019555A
Other languages
English (en)
Inventor
카쓰히데 우치노
테츠로 야마모토
준이치 야마시타
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20080084604A publication Critical patent/KR20080084604A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

발광소자를 구동하는 트랜지스터를 구동용 전원에 접속하는 트랜지스터와, 발광소자를 구동하는 트랜지스터의 소스 전압을 소정 전압으로 세트하는 트랜지스터를 3값 중 하나에 의한 공통의 제어 신호로 제어한다.
Figure P1020080019555
디스플레이, 트랜지스터, 제어, 발광소자

Description

디스플레이 장치 및 전자 장치{DISPLAY DEVICE AND ELECTRONIC APPARATUS}
본 발명은 2007년 3월 13일에 일본 특허청에 출원된 일본 특허 JP 2007-062776에 관한 주제를 포함하고, 그 모든 내용은 여기에 참조에 의해 인용된다.
본 발명은 디스플레이 장치에 관한 것으로서, 특히 유기ＥＬ(Electro Luminescence) 소자 등의 전류 구동에 의한 자발광형 디스플레이 장치에 관한 것이다. 더 상세하게는, 본 발명은 발광소자를 구동하는 트랜지스터를 구동용 전원에 접속하는 트랜지스터와, 이 발광소자를 구동하는 트랜지스터의 소스 전압을 소정 전압으로 세트하는 트랜지스터를 3값의 제어 신호 중 하나로 제어함으로써, 주사선 수를 줄일 수 있는 자발광형 디스플레이 장치에 관한 것이다.
종래, 유기ＥＬ소자를 사용한 디스플레이 장치에 관해서, 예를 들면 ＵＳＰ 5,684,365, 일본국 공개특허공보 특개 평8-234683호 등에 여러 가지 기술이 제안되었다.
도 21은 종래의 유기ＥＬ소자를 사용한 액티브 매트릭스형 디스플레이 장 치(1)를 나타내는 블럭도다. 디스플레이 장치(1)에 있어서, 화소부(2)에는, 매트릭스 모양의 화소(ＰＸ)(3)가 포함된다. 매트릭스 모양으로 배치한 화소(3)에 대하여, 주사선 ＳＣＮ이 라인 단위로 수평방향으로 설치되고, 또 주사선 ＳＣＮ과 직교하도록 신호선 ＳＩＧ가 열마다 설치된다.
도 22에 나타낸 바와 같이, 각 화소(3)는 전류 구동에 의한 자발광형 발광소자인 유기ＥＬ소자(8)와, 유기ＥＬ소자(8)를 구동하는 각 화소(3)의 구동회로(이하, 화소회로라고 부른다)로 형성된다.
화소회로에서는, 신호레벨 유지용 콘덴서 C1의 일단이 일정 전위로 유지되고, 기록 신호 ＷＳ에 의해 온 오프 동작하는 트랜지스터 ＴＲ1을 통하여, 신호레벨 유지용 콘덴서 C1의 타단이 신호선 ＳＩＧ에 접속된다. 화소회로에서는, 기록 신호 ＷＳ의 상승에 의해 트랜지스터 ＴＲ1이 온 동작하고, 신호레벨 유지용 콘덴서 C1의 타단 전위가 신호선 ＳＩＧ의 신호레벨로 설정되고, 트랜지스터 ＴＲ1이 온 상태에서 오프 상태로 전환하는 타이밍에서, 신호선 ＳＩＧ의 신호레벨이 신호레벨 유지용 콘덴서 C1의 타단에 샘플 홀드 된다.
화소회로에서는, 소스를 전원 Ｖｃｃ에 접속한 Ｐ채널 트랜지스터 ＴＲ2의 게이트에, 신호레벨 유지용 콘덴서 C1의 타단이 접속된다. 트랜지스터 ＴＲ2의 드레인이 유기ＥＬ소자(8)의 애노드에 접속된다. 화소회로는, 트랜지스터 ＴＲ2가 항상 포화 영역에서 동작하도록 설정된다. 그 결과, 트랜지스터 ＴＲ2는, 식 (2)로 나타내는 드레인 소스 전류 Ｉｄｓ에 의한 정전류회로를 구성한다:
Ids=1/2 x μ x W/L x Cox (Vgs-Vth)2 ... (1)
여기에서 Ｖｇs는 트랜지스터 ＴＲ2의 게이트 소스간 전압이며, μ는 이동도, W는 채널 폭, L은 채널 길이, Ｃｏｘ는 게이트 용량, Ｖｔｈ는 트랜지스터 ＴＲ2의 역치전압이다. 화소회로에서는, 신호레벨 유지용 콘덴서 C1에 의해 샘플 홀드된 신호선 ＳＩＧ의 신호레벨에 따른 구동전류 Ｉｄｓ에 의해 유기ＥＬ소자(8)를 구동한다.
디스플레이 장치(1)는 수직구동회로(4)의 라이트 스캔 회로(ＷＳＣＮ)(4A)에 의해, 소정의 샘플링 펄스를 순차 전송하여, 각 화소(3)에의 기록을 지시하는 타이밍 신호로서 기록 신호 ＷＳ를 생성한다. 수평구동회로(5)의 수평 셀렉터(ＨＳＥ L)(5A)에 의해, 소정의 샘플링 펄스를 순차 전송해서 타이밍 신호를 생성하고, 이 타이밍 신호를 기준으로 해서 각 신호선 ＳＩＧ를 입력 신호 S1의 신호레벨로 설정한다. 디스플레이 장치(1)는, 점 순차 또는 선 순차로, 각 화소부(3)에 설치된 신호레벨 유지용 콘덴서 C1의 단자 전압을 입력 신호 S1에 따라 설정하고, 입력 신호 S1에 의한 화상을 표시한다.
유기ＥＬ소자(8)는 도 23에 나타낸 바와 같이 사용에 의해 전류가 흐르기 어려워지는 방향으로 전류전압 특성이 시간에 따라 변화한다. 도 23에 있어서, 부호 L1이 초기의 특성을 나타내고, 부호 L2가 시간에 따른 변화에 의한 특성을 나타내는 것이다. 도 22에 나타내는 회로 구성에서는 P채널 트랜지스터 ＴＲ2로 유기ＥＬ소자(8)를 구동한다. 이러한 경우, 신호선 ＳＩＧ의 신호레벨에 따라 설정된 게이 트 소스간 전압 Ｖｇｓ에 의해 트랜지스터 ＴＲ2가 유기ＥＬ소자(8)를 구동한다. 전류전압 특성의 시간에 따른 변화에 의한 각 화소의 휘도 변화가 방지된다.
화소회로, 수평구동회로(5), 수직구동회로(4)를 구성하는 트랜지스터를 모두 N채널형 트랜지스터로 구성하면, 아모포스 실리콘 프로세스로 이들 회로를 함께 유리 기판 등의 절연 기판 위에 제조할 수 있다. 이에 따라 디스플레이 장치를 간이하게 제조할 수 있다.
도 22와의 대비에 의해 도 24에 나타낸 바와 같이, 트랜지스터 ＴＲ2에 N채널형을 적용해서 각 화소(13)를 형성하고, 화소(13)를 포함한 화소부(12)로 디스플레이 장치(11)를 구성한다. 트랜지스터 ＴＲ2의 소스가 유기ＥＬ소자(8)에 접속됨으로써, 도 23에 나타내는 전류전압 특성의 변화에 의해, 트랜지스터 ＴＲ2의 게이트 소스간 전압 Ｖｇｓ가 변화하게 된다. 이 경우, 사용에 의해 유기ＥＬ소자(8)에 흐르는 전류가 서서히 감소하고, 각 화소(13)의 휘도가 서서히 저하하게 된다. 도 24에 나타낸 바와 같이, 트랜지스터 ＴＲ2의 특성의 편차에 의해 화소마다 발광 휘도가 변동하게 된다. 발광 휘도의 편차는, 표시 화면에 있어서의 균일성을 저해한다. 사용자는 이에 따른 불균일성을 화면상에서 지각할 수 있다.
이러한 유기ＥＬ소자의 시간에 따른 변화에 의한 발광 휘도의 저하, 트랜지스터의 특성의 편차로 인한 발광 휘도의 편차를 제어하기 위해 도 25에 나타낸 회로 구성이 제안되었다.
도 25에 나타내는 디스플레이 장치(21)에 있어서, 화소부(22)에는, 화소(23)를 매트릭스 모양으로 배치한다. 화소(23)에서는, 신호레벨 유지용 콘덴서 C1의 일 단이 유기ＥＬ소자(8)의 애노드에 접속되고, 기록 신호 ＷＳ에 따라 온 오프 동작하는 트랜지스터 ＴＲ1을 통하여, 신호레벨 유지용 콘덴서 C1의 타단이 신호선 ＳＩＧ에 접속된다. 화소(23)에서는, 기록 신호 ＷＳ에 따라 신호레벨 유지용 콘덴서 C1의 타단의 전압이, 신호선 ＳＩＧ의 신호레벨로 설정된다.
화소(23)에서는, 신호레벨 유지용 콘덴서 C1의 양단이 트랜지스터 ＴＲ2의 소스 및 게이트에 각각 접속된다. 구동 펄스 신호 ＤＳ에 의해 온 오프 동작하는 트랜지스터 ＴＲ3을 통하여, 트랜지스터 ＴＲ2의 드레인이 전원 Ｖｃｃ에 접속된다. 화소(23)의 유기ＥＬ소자(8)는 트랜지스터 ＴＲ2에 의해 구동된다. 트랜지스터 ＴＲ2는 게이트 전위가 신호선 ＳＩＧ의 신호레벨로 설정된 소스 폴로워로 구성된다. 여기에서 Ｖｃａｔ는 유기 ＥＬ소자(8)의 캐소드 전위를 나타낸다. 구동 펄스 신호 ＤＳ는, 각 화소(3)의 발광 기간을 제어하는 타이밍 신호다. 드라이브 스캔 회로(ＤＳＣＮ)(24B)는 소정의 샘플링 펄스를 순차 전송해서 구동 펄스 신호 ＤＳ를 생성한다.
각각 제어 신호 ＡＺ1, ＡＺ2에 의해 온 오프 동작하는 트랜지스터 ＴＲ4, ＴＲ5를 통하여, 신호레벨 유지용 콘덴서 C1의 양단이 소정의 고정 전위 Ｖｏｆｓ, Ｖｓｓ에 접속된다. 수직구동회로(24)에 설치된 제어 신호 생성 회로(ＡＺ1, ＡＺ2)(24C, 24D)는 소정의 샘플링 펄스를 순차 전송해서 타이밍 신호로서 제어 신호 ＡＺ1, ＡＺ2를 생성한다.
도 26은 디스플레이 장치(21)에 있어서의 1개의 화소(23)의 타이밍 차트다. 도 26에는, 대응하는 신호에 의해 온 오프 동작하는 트랜지스터의 부호도 병기해서 나타낸다. 도 27에 나타낸 바와 같이, 유기ＥＬ소자(8)를 발광시키는 발광 기간 T1에, 기록 신호 ＷＳ, 제어 신호 ＡＺ1, ＡＺ2(도 26의 파형도 (A）∼（C))의 신호레벨이 하강하여 화소(23)의 트랜지스터 ＴＲ1, ＴＲ4, ＴＲ5가 오프 상태로 설정된다. 구동 펄스 신호 ＤＳ(도 26의 파형도 (D))의 신호레벨이 상승하여 트랜지스터 ＴＲ3이 온 상태로 설정된다.
화소(23)에서는, 신호레벨 유지용 콘덴서 C1의 양단 전위차에 의한 게이트 소스간 전압 Ｖｇｓ에 따른 정전류회로를 트랜지스터 ＴＲ2, 신호레벨 유지용 콘덴서 C1로 구성한다. 게이트 소스간 전압 Ｖｇｓ로 결정되는 드레인 소스 전류 Ｉｄｓ로 유기ＥＬ소자(8)를 발광시킨다. 유기ＥＬ소자(8)의 시간에 따른 변화에 의한 휘도 저하가 방지된다. 구동 전류 Ｉｄｓ는 도 22에 관하여 설명한 식 (1)로 나타낸다. 이하에 있어서는, 적절히, 각 트랜지스터를 대응하는 스위치의 부호로 각 도면에 나타낸다.
화소(23)에서는, 발광 기간 T1이 종료되면, 이어지는 기간 T2에, 도 28에 나타낸 바와 같이 트랜지스터 ＴＲ4, ＴＲ5가 온 상태로 설정된다. 화소회로(23)에서는, 신호레벨 유지용 콘덴서 C1의 양단 전위가 소정의 고정 전위 Ｖｏｆｓ, Ｖｓｓ로 설정된다(도 26의 파형도 (E) 및 (F)). 고정 전위 Ｖｏｆｓ, Ｖｓｓ의 전위차 Ｖｏｆｓ-Ｖｓｓ에 의한 게이트 소스간 전압 Ｖｇｓ에 따른 드레인 소스 전류 Ｉｄｓ가, 트랜지스터 ＴＲ2에서 트랜지스터 ＴＲ5로 흐른다. 기간 T2 동안, 유기ＥＬ소자(8)의 양단 전위차가 유기ＥＬ소자(8)의 역치전압 Ｖｔｈｅｌ보다 작아져서 유기ＥＬ소자(8)가 발광하지 않도록, 또 트랜지스터 ＴＲ2가 포화 영역에서 동작하도 록, 고정 전위 Ｖｏｆｓ, Ｖｓｓ가 설정된다.
화소(23)에서는, 소정 기간 T3 동안, 도 29에 나타낸 바와 같이 트랜지스터 ＴＲ5가 오프 상태로 설정된다. 화소(23)에서는, 도 29에 있어서 파선으로 나타낸 바와 같이, 트랜지스터 ＴＲ2의 드레인 소스 전류 Ｉｄｓ로 신호레벨 유지용 콘덴서 C1의 트랜지스터 ＴＲ5측 단자 전압을 상승시킨다.
도 30에 다이오드와 용량 Ｃｅｌ의 콘덴서와의 병렬회로로서 유기ＥＬ소자(8)의 등가회로를 나타낸다. 트랜지스터 ＴＲ2의 드레인 소스 전류 Ｉｄｓ에 의해, 트랜지스터 ＴＲ2의 소스 전압 Ｖｓ는, 기간 T3에, 도 31에 나타낸 바와 같이 서서히 상승한다. 소스 전압 Ｖｓ가 트랜지스터 ＴＲ2의 역치전압 Ｖｔｈ에 도달하면, 트랜지스터 ＴＲ2의 소스 전압 Ｖｓ는 상승을 정지한다. 화소(23)에서는, 신호레벨 유지용 콘덴서 C1의 양단 전위차가, 트랜지스터 ＴＲ2의 역치전압 Ｖｔｈ로 설정되고, 신호레벨 유지용 콘덴서 C1의 트랜지스터 ＴＲ5측 단자 전압이, 고정 전위 Ｖｏｆｓ에서 트랜지스터 ＴＲ2의 역치전압 Ｖｔｈ를 감산한 전압 Ｖｏｆs-Ｖｔｈ로 설정된다. 이 상태에서, 유기ＥＬ소자(8)의 애노드 전위 Ｖｅｌ은, Ｖｅｌ=Ｖｏｆｓ-Ｖｔｈ로 나타낸다. 디스플레이 장치(21)에서는, Ｖｅｌ≤Ｖｃａｔ ＋Ｖｔｈｅｌ이 되도록 고정 전위 Ｖｏｆｓ를 설정해서, 기간 T3에 유기ＥＬ소자(8)가 발광하지 않도록 한다.
화소(23)에서는, 기간 T4에, 도 32에 나타낸 바와 같이 트랜지스터 ＴＲ3, ＴＲ4가 순차 오프 상태로 설정된다. 트랜지스터 ＴＲ4보다 먼저 트랜지스터 ＴＲ3을 오프 상태로 설정함으로써 트랜지스터 ＴＲ2의 게이트 전압 Ｖｇ의 변동을 억제 할 수 있다. 화소(23)에서는, 계속해서 트랜지스터 ＴＲ1이 온 상태로 설정되고, 이에 따라 신호레벨 유지용 콘덴서 C1의 트랜지스터 ＴＲ5측 단자 전압을 전압 Ｖｏｆｓ-Ｖｔｈ로 설정한 때, 신호레벨 유지용 콘덴서 C1의 트랜지스터 ＴＲ5측 단자의 전압을 신호선 ＳＩＧ의 신호레벨 Ｖｓｉｇ로 설정한다.
화소(23)에서는, 트랜지스터 ＴＲ2의 게이트 소스간 전압 Ｖｇｓ가, 신호선 ＳＩＧ의 신호레벨 Ｖｓｉｇ에 역치전압 Ｖｔｈ를 가산한 전압 Ｖｓｉｇ+Ｖｔｈ로 설정된다. 이러한 구성으로 트랜지스터 ＴＲ2의 특성의 하나인 트랜지스터 ＴＲ2의 역치전압 Ｖｔｈ의 편차로 인한 발광 휘도의 편차를 방지할 수 있다.
트랜지스터 ＴＲ2의 게이트 소스간 전압 Ｖｇｓ는 식 (2)로 나타낸다:
Vgs=Ce1/(Ce1+C1+C2) x (Vsig - Vofs) + Vth ... (2)
여기에서 C2는 트랜지스터 ＴＲ2의 게이트 소스간 용량을 나타낸다. 유기ＥＬ소자(8)의 기생 용량 Ｃｅｌ이, 신호레벨 유지용 콘덴서 C1의 용량, 트랜지스터 ＴＲ2의 게이트 소스간 용량 C2에 비해서 크면, 트랜지스터 ＴＲ2의 게이트 소스간 전압 Ｖｇｓ는, 실용상 충분한 정밀도로, 전압 Ｖｓｉｇ+Ｖｔｈ로 설정된다.
일정 기간 T5 동안, 도 33에 나타낸 바와 같이 트랜지스터 ＴＲ1을 온 상태로 설정한 상태에서, 트랜지스터 ＴＲ3이 온 상태로 설정된다. 화소(23)에서는, 신호레벨 유지용 콘덴서 C1의 양단 전압차에 의한 게이트 소스 전압 Ｖｇｓ에 의해 트랜지스터 ＴＲ2가 드레인 소스 전류 Ｉｄｓ를 흘려보낸다. 트랜지스터 ＴＲ2의 소스 전압 Ｖｓ가, 유기ＥＬ소자(8)의 역치전압 Ｖｔｈｅｌ과 캐소드 전압 Ｖｃａｔ와의 합보다 작고, 유기ＥＬ소자(8)에 흐르는 전류가 작을 경우, 도 34에 나타낸 바와 같이 트랜지스터 ＴＲ2의 드레인 소스 전류 Ｉｄｓ에 의해 트랜지스터 ＴＲ2의 소스 전압 Ｖｓ가 전압 Ｖｓ0으로부터 서서히 상승하게 된다. 전압 Ｖｓ0은 식 (3)으로부터 계산된다.
Vs0=Vofs-Vth+(C1+C2)/(Ce1+C1+C2) x (Vsig-Vofs) ... (3)
소스 전압 Ｖｓ의 상승 속도는 트랜지스터 ＴＲ2의 이동도 μ에 의존한다. 부호 Ｖｓ1 및 Ｖｓ2에 의해 각각 이동도 μ가 큰 경우와 작은 경우의 소스 전압을 나타낸다. 이동도가 클수록, 소스 전압 Ｖｓ의 상승 속도는 빨라진다.
화소(23)에서는, 일정한 기간 T5 동안, 트랜지스터 ＴＲ1을 온 상태로 설정한 상태에서, 트랜지스터 ＴＲ3을 온 상태로 설정한다. 이에 따라 트랜지스터 ＴＲ2의 특성의 하나인 이동도의 편차로 인한 발광 휘도의 편차가 방지된다.
도 27에 나타낸 바와 같이 트랜지스터 ＴＲ1이 오프 상태로 설정되고, 역치전압 Ｖｔｈ, 이동도 μ를 보정해서 설정된 게이트 소스간 전압 Ｖｇｓ에 의해 유기ＥＬ소자(8)를 구동한다. 트랜지스터 ＴＲ2의 소스 전압 Ｖｓ는, 트랜지스터 ＴＲ1의 오프에 의해, 유기ＥＬ소자(8)에 트랜지스터 ＴＲ2의 드레인 소스 전류 Ｉｄｓ를 흐르게 하는 전압까지 상승한다. 이에 따라 유기ＥＬ소자(8)가 발광을 하게 되고, 트랜지스터 ＴＲ2의 게이트 전압 Ｖｇ도 상승하게 된다.
도 25에 나타내는 회로 구성에 의하면, 유기ＥＬ소자(8)의 시간에 따른 변화에 의해 발광 휘도의 저하를 방지할 수 있고, 또 트랜지스터 ＴＲ2의 특성의 편차로 인한 발광 휘도의 편차를 방지할 수 있다.
도 25에 나타내는 회로 구성의 경우, 1개의 화소(23)에 대하여, 1개의 신호 선 ＳＩＧ, 제어 신호 ＡＺ2, ＡＺ1, 구동 펄스 신호 ＤＳ, 기록 신호 ＷＳ에 의한 4개의 주사선, 고정 전위 Ｖｃｃ, Ｖｏｆｓ, Ｖｓｓ, Ｖｃａｔ의 4개의 배선 패턴을 설치할 필요가 있다. 적색, 청색, 녹색의 화소로 주사선을 공통화하고, 캐소드 전압 Ｖｃａt를 별도로 설치하더라도, 적색, 청색, 녹색의 1조의 화소에, 4개의 주사선이 필요하게 된다.
N채널형 트랜지스터를 사용한 종래의 디스플레이 장치에서는, 주사선 수가 많아지는 문제가 있었다. 주사선 수가 많아지면, 화소를 고밀도로 효율적으로 배치하기가 곤란하다. 고화질 디스플레이 장치를 고수율로 제조하기 어려워진다.
주사선 수가 적은 디스플레이 장치를 제안하려는 것이다.
본 발명의 일 실시예에 따르면, 디스플레이 장치는 화소를 매트릭스 모양으로 배치한 화소회로와, 상기 화소회로를 구동하는 구동회로를 포함한다. 각 화소는, 신호레벨 유지용 콘덴서와, 기록 신호에 의해 온 오프 동작하고, 상기 신호레벨 유지용 콘덴서의 일단을, 신호선에 접속하는 제1 트랜지스터와, 상기 신호레벨 유지용 콘덴서의 상기 제1 트랜지스터측 단자를 게이트에 접속하고, 상기 신호레벨 유지용 콘덴서의 타단을 소스에 접속하는 제2 트랜지스터와, 캐소드가 캐소드 전위 로 유지되고, 애노드가 상기 제2 트랜지스터의 소스에 접속되는 전류 구동형 자발광 소자와, 구동 펄스 신호에 의해 온 오프 동작하고, 상기 제2 트랜지스터의 드레인을 전원전압에 접속하는 제3 트랜지스터와, 제어 신호에 의해 온 오프 동작하고, 상기 신호레벨 유지용 콘덴서의 상기 제1 트랜지스터측 단자를 제1 고정 전위에 접속하는 제4 트랜지스터와, 상기 신호레벨 유지용 콘덴서의 타단에 접속하는 제5 트랜지스터를 포함한다. 상기 제5 트랜지스터는, 게이트에 제2 고정 전위가 접속되고, 드레인에 상기 신호레벨 유지용 콘덴서의 타단이 접속되고, 소스에 상기 구동 펄스 신호가 입력된다. 상기 구동회로는, 상기 기록 신호, 상기 구동 펄스 신호, 상기 제어 신호를 출력한다. 상기 제3 트랜지스터를 선택적으로 온 상태로 설정하는 제1 신호레벨과, 상기 제5 트랜지스터를 선택적으로 온 상태로 설정하는 제2 신호레벨과, 상기 제3 및 제5 트랜지스터를 오프 상태로 설정하는 제3 신호레벨의 3개의 신호레벨 중 하나에 의해, 상기 구동 펄스 신호를 출력한다.
본 발명의 전술한 실시예에 따르면, 제3 및 제5 트랜지스터를 1개의 구동 펄스 신호에 의해 온 오프 제어한다. 이에 따라 2개의 다른 트랜지스터는 다른 제어 신호로 제어되는 듯이 제어된다. 따라서 2개의 트랜지스터를 각각 다른 제어 신호로 제어할 경우에 비해, 제어 신호의 전송에 사용하는 주사선의 수를 줄일 수 있다.
본 발명의 일 실시예에 따르면, 디스플레이 장치는 화소를 매트릭스 모양으로 배치한 화소회로와, 상기 화소회로를 구동하는 구동회로를 포함한다. 각 화소는, 신호레벨 유지용 콘덴서와, 기록 신호에 의해 온 오프 동작하고, 상기 신호레 벨 유지용 콘덴서의 일단을, 신호선에 접속하는 제1 트랜지스터와, 상기 신호레벨 유지용 콘덴서의 상기 제1 트랜지스터측 단자를 게이트에 접속하고, 상기 신호레벨 유지용 콘덴서의 타단을 소스에 접속하는 제2 트랜지스터와, 캐소드가 캐소드 전위로 유지되고, 애노드가 상기 제2 트랜지스터의 소스에 접속되는 전류 구동형 자발광 소자와, 구동 펄스 신호에 의해 온 오프 동작하고, 상기 제2 트랜지스터의 드레인을 전원전압에 접속하는 제3 트랜지스터와, 상기 신호레벨 유지용 콘덴서의 타단에 접속된 제4 트랜지스터를 포함한다. 상기 제4 트랜지스터는, 게이트에 제1 고정 전위가 접속되고, 드레인에 상기 신호레벨 유지용 콘덴서의 타단이 접속되고, 소스에 상기 구동 펄스 신호가 입력된다. 상기 구동회로는, 상기 기록 신호, 상기 구동 펄스 신호를 출력한다. 상기 제3 트랜지스터를 선택적으로 온 상태로 설정하는 제1 신호레벨과, 상기 제4 트랜지스터를 선택적으로 온 상태로 설정하는 제2 신호레벨과, 상기 제3 및 제4 트랜지스터를 오프 상태로 설정하는 제3 신호레벨의 3개의 전압레벨에 의해, 상기 구동 펄스 신호를 출력한다. 제2 고정 전위의 기간을 제외하고, 상기 신호선에 접속된 각 화소의 계조를 나타내는 신호레벨에 상기 신호선의 신호레벨을 설정하고, 상기 신호선에서 상기 제2 고정 전위가 반복되는 기간 동안, 상기 기록 신호에 의해 상기 제1 트랜지스터를 온 상태로 설정하고, 상기 신호선에서 상기 제2 고정 전위가 시작하는 타이밍에서, 상기 구동 펄스 신호를 상기 제1 신호레벨로 설정하고, 상기 신호선에서 상기 제2 고정 전위가 종료하는 타이밍에서, 상기 구동 펄스 신호를 상기 제3 신호레벨로 설정한다.
상기 신호선을 이용해서 제2 고정 전위를 설정하여, 주사선의 수를 더욱 줄 일 수 있다.
본 발명에 의하면, 종래에 비해서 주사선 수를 줄일 수 있다.
이하, 도면을 참조하면서 본 발명의 실시예를 상세히 설명한다.
도 1은, 도 25와의 대비에 의해 본 발명의 실시예 1의 디스플레이 장치(31)를 나타내는 블럭도다. 도 1에 있어서, 도 21, 도 25 등을 사용해서 전술한 디스플레이 장치(1, 11, 21)와 동일한 구성은 대응하는 부호를 부착해서 나타내고, 중복된 설명은 생략한다. 디스플레이 장치(31)는 N채널형 트랜지스터로 구성된다. 아모포스 실리콘 프로세스에 의해, 투명절연 기판인 유리 기판 위에, 화소부(32), 수직구동회로(34), 수평구동회로(35)가 일체로 형성된다.
화소부(32)는 매트릭스 모양의 화소(33)를 포함한다. 화소(33)는 트랜지스터 ＴＲ5의 게이트가 고정 전위 Ｖｉｎｉ에 접속되고, 트랜지스터 ＴＲ5의 소스에 구동 펄스 신호 ＤＳ가 접속되어 있는 점을 제외하고, 도 25에 대해서 전술한 디스플레이 장치(21)의 화소(23)와 동일하게 구성된다. 발광 기간을 제어하는 트랜지스터 ＴＲ3과, 특성 편차를 제어하는 트랜지스터 ＴＲ5가, 같은 제어 신호에 의해 제어된다. 이에 따라 주사선 수는 각 화소(33)에 대해 3개로 설정된다.
수직구동회로(34)에서는, 각각 라이트 스캔 회로(ＷＳＣＮ)(34A), 드라이브 스캔 회로(ＤＳＣＮ)(34B), 제어 신호 생성 회로(ＡＺ1)(34C)로, 각각 기록 신호 ＷＳ, 구동 펄스 신호 ＤＳ, 제어 신호 ＡＺ1을 생성한다. 드라이브 스캔 회로(ＤＳＣＮ)(34B)에서는 구동 펄스 신호 ＤＳ를 3값 중 하나로 출력함으로써, 트랜지스터 ＴＲ3, ＴＲ5를 선택적으로 온 상태로 설정하거나, 동시에 오프 상태로 설정한다.
도 2는 화소(33)의 동작의 설명에 제공하는 타이밍 차트다. 도 2에 있어서는, 대응하는 신호에 의해 온 오프 동작하는 트랜지스터의 부호를 각 신호에 병기해서 나타낸다. 도 3에 나타낸 바와 같이, 유기ＥＬ소자(8)를 발광시키는 발광 기간 T11에 있어서, 화소(33)에서는, 기록 신호 ＷＳ, 제어 신호 ＡＺ1(도 2의 파형도 (A) 및 (B))의 전압레벨이 하강하면 트랜지스터 ＴＲ1, ＴＲ4가 오프 상태로 설정된다. 구동 펄스 신호 ＤＳ(도 2의 파형도 (C))의 신호레벨이 3값의 전압레벨 중 가장 높은 제1 신호레벨로 상승하면, 트랜지스터 ＴＲ3, ＴＲ5가 각각 온 상태 및 오프 상태로 설정된다. 구동 펄스 신호 ＤＳ의 제1 신호레벨은, 트랜지스터 ＴＲ3을 온 동작시키는 트랜지스터 ＴＲ3의 게이트 전압 이상으로 설정된다. 트랜지스터 ＴＲ5의 게이트 전위 Ｖｉｎｉ는, 트랜지스터 ＴＲ3의 게이트 전압(즉 트랜지스터 ＴＲ3을 오프 동작시키는 오프 전압과, 트랜지스터 ＴＲ3의 역치전압의 합)에 비해 낮으며, 이어지는 기간 T2에, 트랜지스터 ＴＲ2의 소스 전압 Ｖｓ를 구동 펄스 신호 ＤＳ의 전압 Ｖｓｓ에 유지하도록, 전압 Vｓｓ에 트랜지스터 ＴＲ5의 역치전압 ＶｔｈＴ5를 가산한 전압보다 큰 전압으로 설정한다.
화소(33)에서는, 신호레벨 유지용 콘덴서 C1의 양단 전위차에 의한 게이트 소스간 전압 Ｖｇｓ에 따른 정전류회로를 트랜지스터 ＴＲ2, 신호레벨 유지용 콘덴서 C1로 구성한다. 게이트 소스간 전압 Ｖｇｓ로 결정되는 드레인 소스 전류 Ｉｄｓ로 유기E L소자(8)를 발광시킨다. 이렇게 디스플레이 장치(31)는 유기ＥＬ소자(8)의 발광 휘도 저하를 저감한다. 드레인 소스 전류 Ｉｄｓ는 식 (1)로 나타낸다.
T11에 이어지는 기간 T12에, 구동 펄스 신호 ＤＳ의 신호레벨이 3값 중 가장 낮은 제2 신호레벨인 전압 Ｖｓｓ로 하강한다. 도 4에 나타낸 바와 같이 트랜지스터 ＴＲ3 및 ＴＲ5가 각각 오프 상태 및 온 상태로 설정된다. 트랜지스터 ＴＲ5의 온 동작에 의해, 트랜지스터 ＴＲ5의 소스 전압 Ｖｓ는 전압 Ｖｓｓ로 설정된다. 더 구체적으로, 트랜지스터 ＴＲ5의 역치전압 Ｖｔｈ5와, 트랜지스터 ＴＲ5의 게이트 전압 Ｖｉｎｉ 사이에는, Ｖｉｎｉ>Ｖｔｈ5+Ｖｓｓ의 관계가 성립한다. 전압 Ｖｓｓ는, 유기ＥＬ소자(8)의 캐소드 전위 Ｖｃａｔ와, 유기ＥＬ소자(8)의 역치전압 Ｖｔｈｅｌ 사이에서, Ｖｓｓ≤Ｖｔｈｅｌ＞Ｖｃａｔ의 관계가 성립하도록 설정된다. 기간 T12에는, 유기ＥＬ소자(8)가 발광을 정지한다.
기간 T13 동안, 제어 신호 ＡＺ1이 상승하여, 도 5에 나타낸 바와 같이 트랜지스터 ＴＲ4가 온 상태로 설정된다. 이에 따라 화소(33)에서는, 신호레벨 유지용 콘덴서 C1의 트랜지스터 ＴＲ4측 단자가 고정 전위 Ｖｏｆｓ로 설정된다.
이어지는 기간 T14에, 구동 펄스 신호 ＤＳ가 3값 중 가장 높은 전압레벨로 상승한다. 도 6에 나타낸 바와 같이, 트랜지스터 ＴＲ3, 및 ＴＲ5가 각각 온 상태, 및 오프 상태로 설정된다. 도 7에 나타낸 바와 같이 트랜지스터 ＴＲ2의 게이트 소 스간 전압 Ｖｇｓ가, 트랜지스터 ＴＲ5의 역치전압이 될 때까지, 트랜지스터 ＴＲ2의 드레인 소스 전류 Ｉｄｓ로 트랜지스터 ＴＲ2의 소스 전압 Ｖｓ가 상승한다. 신호레벨 유지용 콘덴서 C1의 양단 전위차는, 트랜지스터 ＴＲ2의 역치전압 Ｖｔｈ로 설정된다. 트랜지스터 ＴＲ2의 게이트 소스간 전압 Ｖｇｓ는, 기간 T14의 시작 시점에는, Ｖｏｆｓ-Ｖｓｓ다. 유기ＥＬ소자(8)의 애노드 전위 Ｖｅｌ은 Ｖｅｌ=Ｖｏｆｓ-Ｖｔｈ가 된다. Ｖｅｌ≤Ｖｃａｔ+Ｖｔｈｅｌ이 되도록 고정 전위 Ｖｏｆｓ가 설정된다. 트랜지스터 ＴＲ2의 소스 전압 Ｖｓ는 Ｖｏｆｓ-Ｖｔｈ로 나타낸다.
이어지는 기간 T15에, 구동 펄스 신호 ＤＳ는 3값 중 중간값인 신호레벨 Ｖｏｆｆ로 설정된다. 도 8에 나타낸 바와 같이 트랜지스터 ＴＲ3, ＴＲ5가 모두 오프 상태로 설정된다. 중간값인 신호레벨 Ｖｏｆｆ는, 트랜지스터 ＴＲ5의 역치전압 ＶｔｈＴ5에 대하여, Ｖｉｎｉ-Ｖｏｆｆ<ＶｔｈＴ5의 관계를 만족하는 값이다. 기간 T15에, 트랜지스터 ＴＲ2의 게이트 전압 Ｖｇ, 소스 전압 Ｖｓ는 기간 T14의 종료 시점의 전압으로 유지된다.
기간 T16에, 제어 신호 ＡＺ1이 낮은 전압레벨로 하강하고, 도 9에 나타낸 바와 같이 트랜지스터 ＴＲ4가 오프 상태로 설정된다. 기록 신호 ＷＳ가 높은 전압으로 상승하여, 트랜지스터 ＴＲ1이 온 상태로 설정된다. 신호레벨 유지용 콘덴서 C1의 트랜지스터 ＴＲ5측의 단자 전압을 전압 Ｖｏｆｓ-Ｖｔｈ로 설정한 상태에서, 신호레벨 유지용 콘덴서 C1의 타단의 단자 전압을 신호선 ＳＩＧ의 신호레벨 Ｖｓｉｇ로 설정한다.
화소(33)에서 트랜지스터 ＴＲ2의 게이트 소스간 전압 Ｖｇｓ가, 신호선 Ｓ ＩＧ의 신호레벨 Ｖｓｉｇ에 역치전압 Ｖｔｈ를 가산한 전압 Ｖｓｉｇ+Ｖｔｈ로 설정된다. 이에 따라 트랜지스터 ＴＲ2의 역치전압 Ｖｔｈ의 편차로 인한 발광 휘도의 편차가 제어된다.
트랜지스터 ＴＲ2의 게이트 소스간 전압 Ｖｇｓ는, 정확하게는, 식 (2)로 표현된다. 유기ＥＬ소자(8)의 기생 용량 Ｃｅｌ이, 신호레벨 유지용 콘덴서 C1의 용량, 트랜지스터 ＴＲ2의 게이트 소스간 용량 C2에 비해서 크면, 트랜지스터 ＴＲ2의 게이트 소스간 전압 Ｖｇｓ는, 실용상 충분한 정밀도로, 전압 Ｖｓｉｇ+Ｖｔｈ로 설정된다.
화소(33)에서는 이어지는 기간 T17에, 구동 펄스 신호 ＳＤ의 신호레벨이 3값 중 가장 높은 신호레벨로 설정된다. 도 10에 나타낸 바와 같이, 트랜지스터 ＴＲ1을 온 상태로 설정한 상태에서, 트랜지스터 ＴＲ3이 온 상태로 설정된다. 신호레벨 유지용 콘덴서 C1의 양단 전압차에 의한 게이트 소스 전압 Ｖｇｓ에 의해 트랜지스터 ＴＲ2가 드레인 소스 전류 Ｉｄａ를 흐르게 한다. 트랜지스터 ＴＲ2의 소스 전압 Ｖｓ가, 유기ＥＬ소자(8)의 역치전압 Ｖｔｈｅｌ과 캐소드 전압 Ｖｃａｔ와의 합보다 작고, 유기ＥＬ소자(8)에 흐르게 하는 전류가 작을 경우, 도 33, 도 34를 참조해서 전술한 바와 마찬가지로, 트랜지스터 ＴＲ2의 소스 전압 Ｖｓ가 전압 Ｖｓ0으로부터 서서히 상승한다. 소스 전압 Ｖｓ의 상승 속도는, 트랜지스터 ＴＲ2의 이동도 μ에 의존하게 된다. 화소(33)에서, 트랜지스터 ＴＲ1이 온 상태로 설정된 상태에서, 트랜지스터 ＴＲ3이 온 상태로 설정되고, 트랜지스터 ＴＲ2의 이동도의 편차가 보정된다.
화소(33)에서는, 도 3에 나타낸 바와 같이 트랜지스터 ＴＲ1이 오프 상태로 설정되고, 역치전압 Ｖｔｈ, 이동도 μ를 보정해서 설정된 게이트 소스간 전압 Ｖｇｓ에 의해 유기ＥＬ소자(8)를 구동한다.
디스플레이 장치(31)에서는(도 2), 수직구동회로(34)에 의한 주사선의 구동에 의해, 라인 단위로 화소부(32)의 화소(33)에 신호선 ＳＩＧ의 신호레벨이 설정된다. 설정된 신호레벨에 의해 각 화소(33)가 발광하고, 원하는 화상이 화소부(32)에 표시된다.
즉 디스플레이 장치(31)에서는, 트랜지스터 ＴＲ1이 온 상태로 설정된다. 이에 따라 신호선 ＳＩＧ의 신호레벨이 신호레벨 유지용 콘덴서 C1에 세트된다(도 2, 기간 T16). 트랜지스터 ＴＲ1, ＴＲ4, ＴＲ5를 오프 상태로 설정하는 것과 함께, 트랜지스터 ＴＲ3을 온 상태로 설정한다. 이에 따라 신호레벨 유지용 콘덴서 C1에 세트된 전압에 의해 트랜지스터 ＴＲ2로 유기ＥＬ소자(8)를 발광시킨다(도 2, 기간 T11).
디스플레이 장치(31)에서는, 유기ＥＬ소자(8)를 구동하는 트랜지스터 ＴＲ2의 게이트 및 소스에, 신호레벨 유지용 콘덴서 C1에 양단이 접속되고, 트랜지스터 ＴＲ2의 소스가 유기ＥＬ소자(8)의 애노드에 접속된다. 이에 따라 화소(33)가 형성된다. 디스플레이 장치(31)에서는, 신호레벨 유지용 콘덴서 C1에 신호선 ＳＩＧ의 신호레벨이 세트된 후, 신호레벨 유지용 콘덴서 C1의 양단 전위차에 의한 게이트 소스간 전압 Ｖｇｓ에 의해 유기ＥＬ소자(8)를 구동한다. 디스플레이 장치(31)를 구성하는 모든 트랜지스터를 N채널형으로 구성했을 경우에도, 유기ＥＬ소자(8)의 시간에 따른 변화에 의한 발광 휘도의 저하가 방지된다.
신호선 ＳＩＧ의 신호레벨을 신호레벨 유지용 콘덴서 C1에 세트할 경우, 트랜지스터 ＴＲ3∼ＴＲ5의 온 오프 제어에 의해, 유기ＥＬ소자(8)를 제어하는 트랜지스터 ＴＲ2의 특성을 보정한다. 이에 따라 트랜지스터 ＴＲ2의 특성의 편차로 인한 발광 휘도의 편차가 방지된다.
트랜지스터 ＴＲ3∼ＴＲ5의 온 오프 제어하는 데에 3개의 주사선이 필요하게 되는데(도 25), 주사선 수의 증대에 의해 화소(33)를 고밀도 및 고효율로 배치할 수 없게 된다.
디스플레이 장치(31)에서는, 트랜지스터 ＴＲ1, ＴＲ4를 각각 기록 신호 ＷＳ, 제어 신호 ＡＺ1로 제어하도록 하고, 트랜지스터 ＴＲ3, ＴＲ5는, 구동 펄스 신호 ＤＳ에 의해 제어한다.
트랜지스터 ＴＲ5의 게이트 및 소스를 각각 고정 전위 Ｖｉｎｉ 및 구동 펄스 신호 ＤＳ에 접속한다. 트랜지스터 ＴＲ3을 선택적으로 온 상태로 설정하는 제1 신호레벨과, 트랜지스터 ＴＲ5를 선택적으로 온 상태로 설정하는 제2 신호레벨과, 트랜지스터 ＴＲ3, ＴＲ5를 모두 오프 상태로 설정하는 제3 신호레벨의 3값 중 하나에 의해 구동 펄스 신호 ＤＳ를 출력한다.
트랜지스터 ＴＲ3, ＴＲ5를 공통의 제어 신호로 온 오프 제어하는 배치의 경우에도, 트랜지스터 ＴＲ3, ＴＲ5를 개별의 제어 신호로 온 오프 제어하는 경우와 마찬가지로, 트랜지스터 ＴＲ3, ＴＲ5를 선택적으로 제어할 수 있다. 이에 따라 주사선 수를 줄일 수 있다.
보다 구체적으로, 디스플레이 장치(31)에서는, 구동 펄스 신호 ＤＳ의 제1 신호레벨이, 트랜지스터 ＴＲ3을 온 상태로 설정하는 전압으로 설정된다. 제1 신호레벨에 의해 구동 펄스 신호 ＤＳ를 출력해서, 트랜지스터 ＴＲ3을 선택적으로 온 상태로 설정할 수 있다. 구동 펄스 신호의 제2 신호레벨이, 트랜지스터 ＴＲ2의 소스 전압 Ｖｓ를 제2 신호레벨로 설정하는 전압 Ｖｓｓ로 설정된다. 이에 따라 트랜지스터 ＴＲ5가 선택적으로 온 상태로 설정된다. 또한 트랜지스터 ＴＲ2의 특성의 하나인 트랜지스터 ＴＲ2의 역치전압 Ｖｔｈ의 편차가 조절된다. 구동 펄스 신호 ＤＳ의 제3 신호레벨은, 트랜지스터 ＴＲ2의 역치전압 Ｖｔｈ와 트랜지스터 ＴＲ2의 게이트 전압 Ｖｇ의 전압차보다 높게 설정된다. 트랜지스터 ＴＲ3, ＴＲ5는 모두 오프 상태로 설정된다.
트랜지스터 ＴＲ5의 게이트에 접속되는 고정 전위 Ｖｉｎｉ는, 제2 신호레벨 Ｖｓｓ에 트랜지스터 ＴＲ5의 역치전압 ＶｔｈＴ5를 가산한 전압보다 높고, 트랜지스터 ＴＲ3을 오프 동작시키는 게이트 전압에 트랜지스터 ＴＲ5의 역치전압 ＶｔｈＴ5를 가산한 전압보다 낮게 설정된다. 이에 따라 트랜지스터 ＴＲ3, ＴＲ5를 1개의 제어 신호로 선택적으로 제어할 수 있다.
신호선 ＳＩＧ의 신호레벨을 신호 유지용 콘덴서 C1에 세트할 경우에는, 구동 펄스 신호 ＤＳ를 제2 신호레벨에서 전압 Ｖｓｓ로 설정해서 유기ＥＬ소자(8)의 발광을 정지시킨다. 그리고 트랜지스터 ＴＲ4가 온 상태로 설정되고 신호레벨 유지용 콘덴서 C1의 트랜지스터 ＴＲ4측 단자의 전압이 고정 전위 Ｖｏｆｓ로 설정된다. 그 후에 구동 펄스 신호 ＤＳ는 제1 신호레벨로 설정된다. 고정 전위 Ｖｏｆｓ 를 기준으로 해서 신호레벨 유지용 콘덴서 C1의 양단 전위차가 유기ＥＬ소자(8)를 구동하는 트랜지스터 ＴＲ2의 역치전압 Ｖｔｈ와 거의 동일한 전압으로 설정된다.
디스플레이 장치(31)에서는, 신호레벨 유지용 콘덴서 C1에 트랜지스터 ＴＲ2의 역치전압 Ｖｔｈ가 세트되면, 구동 펄스 신호 ＤＳ는 제3 신호레벨로 설정되어 트랜지스터 ＴＲ3, ＴＲ5가 오프 상태로 설정된다. 트랜지스터 ＴＲ4는 오프 상태로 설정되고 트랜지스터 ＴＲ1은 온 상태로 설정된다. 신호레벨 유지용 콘덴서 C1의 트랜지스터 ＴＲ4측 단자의 전위가 신호선 ＳＩＧ의 신호레벨 Ｖｓｉｇ로 설정된다. 이에 따라 디스플레이 장치(31)에서는, 트랜지스터 ＴＲ2의 역치전압 Ｖｔｈ가 보정되고, 신호레벨 유지용 콘덴서 C1에 신호선 ＳＩＧ의 신호레벨 Ｖｓｉｇ가 세트된다. 이에 따라 트랜지스터 ＴＲ2의 역치전압 Ｖｔｈ의 편차로 인한 발광 휘도의 편차가 조절된다.
트랜지스터 ＴＲ1, ＴＲ4, ＴＲ5를 오프 상태로 설정하고 트랜지스터 ＴＲ3을 온 상태로 설정하여, 신호레벨 유지용 콘덴서 C1에 세트된 전압에 의해 유기ＥＬ소자(8)를 발광시킨다. 이 경우, 구동 펄스 신호 ＤＳ를 제1 신호레벨로 상승시킨 후, 일정 기간 경과하고, 트랜지스터 ＴＲ1을 오프 상태로 설정한다. 신호레벨 유지용 콘덴서 C1의 양단 전위차를 트랜지스터 ＴＲ2의 이동도를 사용해서 보정할 수 있다. 이에 따라 트랜지스터 ＴＲ2의 이동도의 편차로 인한 발광 휘도의 편차가 조절된다.
이상의 구성에 의하면, 유기ＥＬ소자(8)를 구동하는 트랜지스터 ＴＲ2를 전원에 접속하는 트랜지스터 ＴＲ3과, 유기ＥＬ소자(8)를 구동하는 트랜지스터 ＴＲ2 의 소스 전압을 소정 전압에 세트하는 트랜지스터 ＴＲ5를 3값 중 하나에 의한 공통의 제어 신호로 제어한다. 이에 따라, 종래에 비해서 주사선 수를 적게 할 수 있다.
3개의 전압레벨에 의한 제2 신호레벨을 제2 트랜지스터 ＴＲ2의 소스 전압을 제2 신호레벨로 유지하는 전압 Ｖｓｓ로 설정하고, 제3 신호레벨을 트랜지스터 ＴＲ2의 게이트 전압에서 트랜지스터 ＴＲ2의 역치전압 Ｖｔｈ를 감산한 전압보다 높은 전압으로 설정한다. 트랜지스터 ＴＲ3, ＴＲ5를 선택적으로 또는 동시에 오프 상태로 설정한다. 여러 가지 특성의 편차를 보정해서 유기ＥＬ소자(8)를 발광시킨다.
트랜지스터 ＴＲ5의 고정 전위 Ｖｉｎｉ는, 제2 신호레벨에 트랜지스터 ＴＲ5의 역치전압 ＶｔｈＴ5를 가산한 전압보다 높고, 트랜지스터 ＴＲ3의 게이트 전압에 트랜지스터 ＴＲ5의 역치전압 ＶｔｈＴ5를 가산한 전압보다 낮게 설정된다. 트랜지스터 ＴＲ3, ＴＲ5를 1개의 제어 신호로 확실하게 제어할 수 있다.
신호레벨 유지용 콘덴서 C1에 트랜지스터 ＴＲ2의 역치전압 Ｖｔｈ를 세트한 후, 신호선 ＳＩＧ의 신호레벨 Ｖｓｉｇ를 세트한다. 이로써, 트랜지스터 ＴＲ2의 역치전압 Ｖｔｈ의 편차로 인한 발광 휘도의 편차를 방지할 수 있다.
구동 펄스 신호 ＤＳ를 제1 신호레벨로 상승시킨 후, 일정 기간 경과하고, 트랜지스터 ＴＲ1을 오프 상태로 설정한다. 이로써, 트랜지스터 ＴＲ2의 이동도의 편차로 인한 발광 휘도의 편차를 방지할 수 있다.
화소회로, 구동회로를 모두 N채널형 트랜지스터로 형성하고, 이 회로들을 아 모포스 실리콘 프로세스에 의해 유리 기판과 같은 절연 기판 위에 함께 형성한다. 이로써, 간이한 공정으로 디스플레이 장치를 제조할 수 있다.
도 11은 본 발명의 실시예 2의 디스플레이 장치(41)를 나타내는 블럭도다. 디스플레이 장치(41)에 있어서, 도 1의 디스플레이 장치(31)와 동일한 구성은 대응하는 부호를 부착해서 나타내고, 중복된 설명은 생략한다. 디스플레이 장치(41)의 모든 트랜지스터는 N채널형 트랜지스터로 형성된다. 아모포스 실리콘 프로세스에 의해, 투명절연 기판인 유리 기판 위에, 화소부(42), 수평구동회로(45), 수직구동회로(44)가 일체로 형성된다.
수평구동회로(45)의 수평 셀렉터(ＨＳＥＬ)(45A)에 의해, 소정의 샘플링 펄스를 순차 전송해서 타이밍 신호를 생성하고, 그 타이밍 신호를 기준으로 해서 각 신호선 ＳＩＧ를 입력 신호 S1의 신호레벨로 설정한다. 도 1과의 대비로서 도 12에 나타낸 바와 같이, 1 수평주사 기간(1H)의 거의 전반의 기간 동안, 신호선 ＳＩＧ의 신호레벨을 실시예 1에 대해서 전술한 고정 전위 Ｖｏｆｓ로 설정하고, 이어지는 1 수평주사 기간의 거의 후반의 기간 동안, 신호선 ＳＩＧ의 신호레벨에 대응하는 화소(44)의 계조에 반응하는 신호레벨 Ｖｓｉｇ로 설정한다(도 12의 파형도 (A)).
수평구동회로(55)의 구성과는 대조적으로 수직구동회로(44)는 고정 전위 Ｖｏｆｓ를 제어하는 제어 신호를 출력하는 제어 신호 생성 회로(ＡＺ1)를 포함하지 않는다. 수직구동회로(44)에서는, 라이트 스캔 회로(ＷＳＣＮ)(44A), 드라이브 스캔 회로(ＤＳＣＮ)(44B)에 의해 각각 기록 신호 ＷＳ, 구동 펄스 신호 ＤＳ를 생성 한다.
화소부(42)는 매트릭스 모양으로 배치한 화소(43)를 포함한다. 각 화소(43)는 트랜지스터 ＴＲ1∼ＴＲ3, ＴＲ5, 신호레벨 유지용 콘덴서 C1, 유기ＥＬ소자(8)를 포함한다. 화소부(42)는 고정 전위 Ｖｏｆｓ의 온 오프 제어에 관련되는 트랜지스터 ＴＲ4를 포함하지 않는다.
화소(43)에서는, 도 13에 나타낸 바와 같이 유기ＥＬ소자(8)를 발광시키는 발광 기간 T21에, 기록 신호 ＷＳ(도 2의 파형도 (B))의 신호레벨이 하강하여 트랜지스터 ＴＲ1이 오프 상태로 설정된다. 구동 펄스 신호 ＤＳ(도 2의 파형도 (C))의 신호레벨이 하강하여 트랜지스터 ＴＲ3, ＴＲ5가 각각 온 상태 및 오프 상태로 설정된다. 화소(23)에서는, 신호레벨 유지용 콘덴서 C1의 양단 전위차에 의한 게이트 소스간 전압 Ｖｇｓ에 따른 정전류회로를 트랜지스터 ＴＲ2, 신호레벨 유지용 콘덴서 C1로 구성한다. 게이트 소스간 전압 Ｖｇｓ로 결정되는 구동 전류 Ｉｄｓ로 유기ＥＬ소자(8)를 발광시킨다.
화소(43)에서는, 발광 기간 T21에 이어지는 일정 기간 T22에, 구동 펄스 신호 ＤＳ가 제2 신호레벨 Ｖｓｓ로 변화한다. 도 14에 나타낸 바와 같이 트랜지스터 ＴＲ3, ＴＲ5가 각각 오프 상태 및 온 상태로 설정된다. 유기ＥＬ소자(8)의 발광이 정지된다. 트랜지스터 ＴＲ2의 소스 전압 Ｖｓ는 제2 신호레벨인 전압 Ｖｓｓ로 설정된다.
이어지는 기간 T23에, 신호선 ＳＩＧ의 신호레벨이 고정 전위 Ｖｏｆｓ로 설정되는 기간에, 기록 신호 ＷＳ의 신호레벨이 상승한다. 도 15에 나타낸 바와 같이 트랜지스터 ＴＲ1이 온 상태로 설정된다. 화소(43)에서는, 신호레벨 유지용 콘덴서 C1의 트랜지스터 ＴＲ2측 단자의 전압이, 고정 전위 Ｖｏｆｓ로 설정된다.
발광 기간 T21을 시작하는 시점에서 소정 수의 수평주사 기간만큼 거슬러 올라간 시점에, 신호선 ＳＩＧ의 신호레벨이 고정 전위 Ｖｏｆｓ로 설정되는 기간에, 구동 펄스 신호 ＤＳ가 제1 신호레벨로 변화한다. 도 16에 나타낸 바와 같이, 트랜지스터 ＴＲ3가 온 상태로 설정되고, ＴＲ5가 오프 상태로 설정된다. 도 6에 대해서 전술한 바와 같은 방법으로, 구동 펄스 신호 ＤＳ가 제1 신호레벨로 유지되는 기간 동안, 화소(43)에서는, 신호레벨 유지용 콘덴서 C1의 양단 전위차가 트랜지스터 ＴＲ2의 역치전압 Ｖｔｈ가 되는 방향으로, 트랜지스터 ＴＲ2의 소스 전압 Ｖｓ가 서서히 상승한다.
도 16에 나타내는 상태에 있어서, 화소(43)에서는, Ｖｅｌ≤Ｖｃａｔ+Ｖｔｈｅｌ의 관계가 유지된다. 트랜지스터 ＴＲ2의 드레인 소스 전류 Ｉｄｓ는, 신호레벨 유지용 콘덴서 C1과, 유기ＥＬ소자(8)를 충전하는 데에 사용된다. 유기ＥＬ소자(8)는 발광을 정지하고 대기 상태로 유지된다.
신호선 ＳＩＧ의 신호레벨이 화소의 계조에 대응하는 신호레벨 Ｖｓｉｇ로 상승하는 타이밍에서, 구동 펄스 신호 ＤＳ의 신호레벨이 제3 신호레벨로 설정된다. 도 17에 나타낸 바와 같이, 트랜지스터 ＴＲ3, ＴＲ5가 오프 상태로 설정된다. 트랜지스터 ＴＲ2의 소스 전압 Ｖｓ의 변화는 식 (4)로 표현된다:
ΔVs=(C1+C2)/(Ce1+C1+C2) x (Vsig-Vofs) ... (4)
일정 기간 경과 후, 신호선 ＳＩＧ의 신호레벨은 고정 전위 Ｖｏｆｓ로 설정 되고, 트랜지스터 ＴＲ2의 게이트에 입력된다. 트랜지스터 ＴＲ2의 소스 전압 Ｖｓ의 변화는 다음 식 (5)로 표현된다.
ΔVs=Ce1/(Ce1+C1+C2) x (Vofs-Vsig) ... (5)
상기 동작 중에, 트랜지스터 ＴＲ2의 소스 전압은 변화하지 않는다.
화소(33)에서는, 구동 펄스 신호 ＤＳ를 제1 신호레벨로 설정한 도 16에 나타내는 상태와, 구동 펄스 신호 ＤＳ를 제3 신호레벨로 설정한 도 17에 나타내는 상태가 소정 회수만큼 반복된다. 서서히 트랜지스터 ＴＲ2의 소스 전압 Ｖｓ를 상승시켜서, 신호레벨 유지용 콘덴서 C1의 양단 전위차를 트랜지스터 ＴＲ2의 역치전압 Ｖｔｈ로 설정한다. 도 12에 나타낸 바와 같이, 기간 ＴＡ, ＴＢ, ＴＣ 동안에, 신호레벨 유지용 콘덴서 C1의 양단 전위차를 트랜지스터 ＴＲ2의 역치전압 Ｖｔｈ로 설정한다. 도 18은 신호선 ＳＩＧ의 신호레벨 및 구동 펄스 신호 ＤＳ를 장시간, 고정 전위 Ｖｏｆｓ 및 제1 신호레벨에 유지했을 경우의, 트랜지스터 ＴＲ2의 소스 전압의 변화를 나타내는 특성 곡선도다. 최종적으로 트랜지스터 ＴＲ2의 게이트 소스간 전압 Ｖｇｓ는, 역치전압 Ｖｔｈ가 된다. 이렇게 디스플레이 장치(41)는, 신호레벨 유지용 콘덴서 C1의 양단 전위차를 트랜지스터 ＴＲ2의 역치전압 Ｖｔｈ로 설정하는 데에 충분한 횟수만큼, 도 16 및 도 17에 나타내는 상태를 반복한다.
화소(33)에서는, 기간 T23에, 트랜지스터 ＴＲ2의 역치전압 Ｖｔｈ가 신호레벨 유지용 콘덴서 C1에 세트된다. 발광 기간 T21이 시작하기 직전에, 신호선 ＳＩＧ의 신호레벨이 대응하는 화소의 신호레벨 Ｖｓｉｇ로 상승하는 타이밍에, 구동 펄스 신호 ＤＳ의 신호레벨이 제3 신호레벨로 변화한다. 도 19에 나타낸 바와 같이, 신호레벨 유지용 콘덴서 C1의 일단의 전압이 신호선 ＳＩＧ의 신호레벨로 설정된다. 신호선 ＳＩＧ의 신호레벨이, 대응하는 화소의 신호레벨로 설정되는 기간에, 구동 펄스 신호 ＤＳ의 신호레벨이 제3 신호레벨에서 제1 신호레벨로 변화한다. 신호레벨 유지용 콘덴서 C1에 신호선 ＳＩＧ의 신호레벨이 샘플 홀드 된다.
화소(43)에서는, 기록 신호 ＷＳ가 낮은 전압레벨로 하강한다. 도 13에 나타낸 바와 같이, 트랜지스터 ＴＲ1이 오프 상태로 설정되고, 발광 기간 T21이 개시된다. 구동 펄스 신호 ＤＳ의 신호레벨이 제3 신호레벨에서 제1 신호레벨로 변화한 후, 기록 신호 ＷＳ가 하강할 때까지의 기간 T24 동안에, 도 20에 나타낸 바와 같이, 트랜지스터 ＴＲ2의 이동도에 의존해서 트랜지스터 ＴＲ2의 소스 전압 Ｖｓ가 변화한다. 이에 따라 트랜지스터 ＴＲ2의 이동도의 편차가 보정된다.
실시예 1뿐만 아니라 실시예 2에 따르면, 고정 전위 Ｖｏｆｓ의 지속 기간을 제외하고, 신호선 ＳＩＧ의 신호레벨을 각 화소의 계조를 나타내는 신호레벨로 설정한다. 신호선 ＳＩＧ의 설정과 함께, 구동 펄스 신호 ＤＳ는 제1 신호레벨과 제3 신호레벨 사이에서 전환된다. 트랜지스터 ＴＲ2의 역치전압 Ｖｔｈ의 편차로 인한 발광 휘도의 편차를 방지하도록 한다. 주사선의 수를 더욱 줄일 수 있다. 화소회로를 구성하는 트랜지스터의 수도 줄일 수 있다. 구동 펄스 신호 ＤＳ의 신호레벨의 전환을 복수 회 반복함으로써, 충분한 시간을 들여서 트랜지스터 ＴＲ2의 역치전압을 신호레벨 유지용 콘덴서에 세트 할 수 있다. 확실하게 트랜지스터 ＴＲ2의 역치전압 Ｖｔｈ의 편차로 인한 발광 휘도의 편차를 방지할 수 있다.
구동 펄스 신호 ＤＳ의 제2 신호레벨을 제2 트랜지스터 ＴＲ2의 소스 전압을 제2 신호레벨로 유지하는 고정 전압 Ｖｓｓ로 설정한다. 구동 펄스 신호 ＤＳ의 제3 신호레벨은 트랜지스터 ＴＲ2의 게이트 전압과 트랜지스터 ＴＲ2의 역치전압 Ｖｔｈ와의 전압차보다 높게 설정한다. 트랜지스터 ＴＲ3, ＴＲ5를 선택적으로 또는 동시에 오프 상태로 설정한다. 트랜지스터의 특성의 편차로 인한 발광 휘도의 편차를 조절할 수 있다.
트랜지스터 ＴＲ5의 고정 전위 Ｖｉｎｉ는, 제2 신호레벨에 트랜지스터 ＴＲ5의 역치전압 ＶｔｈＴ5를 가산한 전압보다 높고, 트랜지스터 ＴＲ3을 오프 동작시키는 게이트 전압에 트랜지스터 ＴＲ5의 역치전압을 가산한 전압보다 낮게 설정된다. 이에 따라, 트랜지스터 ＴＲ3, ＴＲ5를 1개의 제어 신호로 확실하게 제어할 수 있다.
발광 기간의 시작 직전에, 구동 펄스 신호 ＤＳ의 신호레벨을 제1 신호레벨로 설정한 후, 기록 신호에 의해 제1 트랜지스터를 오프 동작시킨다. 이로써, 트랜지스터 ＴＲ2의 이동도의 편차로 인한 발광 휘도의 편차를 조절할 수 있다.
화소회로, 구동회로를 모두 N채널형 트랜지스터로 절연 기판 위에 형성함으로써, 간이한 제조 공정으로 디스플레이 장치를 제조할 수 있다.
상기 실시예에서는, 유기ＥＬ소자에 의한 발광소자를 전류 구동하는 것으로 했다. 본 발명은 유기ＥＬ소자에 한정되지 않는다. 본 발명은 전류 구동에 관련된 여러 가지 발광소자에 의한 디스플레이 장치에 널리 적용할 수 있다.
본 발명의 일 실시예의 디스플레이 장치는 도 35에 나타낸 박막 디바이스를 가진다. 도 35는 절연 기판에 형성된 화소를 모식적으로 나타내는 단면도다. 나타낸 바와 같이, 화소는 복수의 박막 트랜지스터(TFT)(도 35에는 한 개의 TFT를 나타내었다)를 포함한 트랜지스터부와, 용량소자 등의 용량부와, 유기ＥＬ소자 등의 발광부를 포함한다. 트랜지스터부와 용량부는 TFT 프로세스를 사용해서 기판에 형성한다. 유기ＥＬ소자 등의 발광부는 트랜지스터부와 용량부의 상부에 적층된다. 그리고 대향 기판은 접착제를 사이에 두고 발광부에 접착되어 플랫 패널이 제조된다.
본 발명의 일 실시예의 디스플레이 장치는 도 36에 나타낸 바와 같이 플랫형이다. 디스플레이 장치는 매트릭스 모양을 배치된 화소로 구성된 화소 어레이부를 포함하고, 각 화소는 유기ＥＬ소자, 박막 트랜지스터, 박막 용량을 포함한다. 접착제를 사용해서 화소 어레이부를 둘러싸고, 대향 기판으로서의 유리 기판을 접착제에 부착해서 디스플레이 모듈을 형성한다. 컬러 필터, 보호층, 차광층 등을 필요에 따라 투명 대향 기판에 배치할 수 있다. 플렉시블 프린트 회로(FPC)도 외부와 신호를 교환하는 커넥터로서 배치할 수 있다.
전술한 디스플레이 장치는 플랫 패널 구조를 가지고, 다양한 전자 장치의 디스플레이에 적용할 수 있다. 디스플레이 장치는 거기에 입력된 영상 신호나 거기에서 생성된 영상 신호를 표시한다. 이러한 전자 장치에는 디지털 카메라, 노트북 컴퓨터, 휴대전화, 비디오 카메라가 포함된다.
도 37의 본 발명의 일 실시예에 따른 텔레비전 수상기는 프런트 패널(12)과 필터 유리(13)를 포함하는 영상 디스플레이 스크린(11)을 포함한다. 본 발명의 일 실시예의 디스플레이 장치를 영상 디스플레이 스크린(11)으로 사용할 수 있다.
도 38은 본 발명의 일 실시예에 따른 디지털 카메라를 나타낸다. 도 38의 윗부분은 디지털 카메라의 앞면을 나타내고, 도 38의 아랫부분은 디지털 카메라의 뒷면을 나타낸다. 디지털 카메라는 촬상렌즈, 플래시(15), 디스플레이(16), 컨트롤 스위치, 메뉴 스위치, 셔터(19) 등을 포함한다. 본 발명의 일 실시예의 디스플레이 장치는 디스플레이(16)로 사용할 수 있다.
도 39의 노트북 개인용 컴퓨터는 메인부(20)에 텍스트 등을 입력하는 동작을 수행하는 키보드(31), 메인부의 커버에 위치하고 이미지를 표시하는 디스플레이(22)를 포함한다. 본 발명의 일 실시예의 디스플레이 장치는 디스플레이(22)에 사용할 수 있다.
도 40은 휴대전화를 나타낸다. 도 40의 왼쪽 부분은 열린 상태의 휴대전화를 나타내고, 도 40의 오른쪽 부분은 닫힌 상태의 휴대전화를 나타낸다. 휴대전화는 상측 케이싱(23), 하측 케이싱(24), 힌지부(25), 디스플레이(26), 서브 디스플레이(27), 픽쳐 라이트(28), 카메라(29) 등을 포함한다. 본 발명의 일 실시예의 디스플레이 장치는 디스플레이(26)나 서브 디스플레이(27)에 사용할 수 있다.
도 41의 비디오 카메라는 메인부(30), 열린 상태에서 앞쪽을 향하는 촬상 렌즈(34), 촬영용 스타트/스톱 스위치(35), 모티터(36) 등을 포함한다. 본 발명의 일 실시예의 디스플레이 장치는 모티터(36)에 사용할 수 있다.
첨부된 청구항이나 그와 동등한 범위 내에 있는 한, 설계 요구나 다른 요소에 따라 다양한 변형, 조합, 하위 조합, 변경을 할 수 있다는 것은 당업자에게 당연하게 이해된다.
도 1은 본 발명의 실시예 1의 디스플레이 장치를 나타내는 블럭도다.
도 2는 도 1의 디스플레이 장치의 타이밍 차트다.
도 3은 도 2의 기간 T11에 있어서의 화소의 설정을 나타내는 접속도다.
도 4는 도 2의 기간 T12에 있어서의 화소의 설정을 나타내는 접속도다.
도 5는 도 2의 기간 T13에 있어서의 화소의 설정을 나타내는 접속도다.
도 6은 도 2의 기간 T14에 있어서의 화소의 설정을 나타내는 접속도다.
도 7은 역치전압의 보정의 설명에 제공하는 특성 곡선도다.
도 8은 도 2의 기간 T15에 있어서의 화소의 설정을 나타내는 접속도다.
도 9는 도 2의 기간 T16에 있어서의 화소의 설정을 나타내는 접속도다.
도 10은 도 2의 기간 T17에 있어서의 화소의 설정을 나타내는 접속도다.
도 11은 본 발명의 실시예 2의 디스플레이 장치를 나타내는 블럭도다.
도 12는 도 11의 디스플레이 장치의 타이밍 차트다.
도 13은 도 12의 기간 T21에 있어서의 화소의 설정을 나타내는 접속도다.
도 14는 도 12의 기간 T22에 있어서의 화소의 설정을 나타내는 접속도다.
도 15는 도 12의 기간 T23에 있어서의 화소의 설정을 나타내는 접속도다.
도 16은 도 15에 이어지는 화소의 설정을 나타내는 접속도다.
도 17은 도 16에 이어지는 화소의 설정을 나타내는 접속도다.
도 18은 역치전압의 보정의 설명에 제공하는 특성 곡선도다.
도 19는 도 12의 기간 T24에 있어서의 화소의 설정을 나타내는 접속도다.
도 20은 이동도의 보정의 설명에 제공하는 특성 곡선도다.
도 21은 종래의 디스플레이 장치를 나타내는 블럭도다.
도 22는 도 21의 디스플레이 장치를 상세하게 나타내는 블럭도다.
도 23은 유기ＥＬ소자의 시간에 따른 변화를 나타내는 특성 곡선도다.
도 24는 도 22의 디스플레이 장치에 N채널형 트랜지스터를 사용했을 경우를 나타내는 블럭도다.
도 25는 N채널형 트랜지스터를 사용한 종래의 디스플레이 장치를 나타내는 블럭도다.
도 26은 도 25의 디스플레이 장치의 타이밍 차트다.
도 27은 도 26의 기간 T1에 있어서의 화소의 설정을 나타내는 접속도다.
도 28은 도 26의 기간 T2에 있어서의 화소의 설정을 나타내는 접속도다.
도 29는 도 26의 기간 T3에 있어서의 화소의 설정을 나타내는 접속도다.
도 30은 도 29의 설정에 이어져서 실행되는 화소의 설정을 나타내는 접속도다.
도 31은 역치전압의 보정의 설명에 제공하는 특성 곡선도다.
도 32는 도 26의 기간 T4에 있어서의 화소의 설정을 나타내는 접속도다.
도 33은 도 26의 기간 T5에 있어서의 화소의 설정을 나타내는 접속도다.
도 34는 이동도의 보정의 설명에 제공하는 특성 곡선도다.
도 35는 본 발명의 일 실시예에 따른 디스플레이 장치의 디바이스 구성을 나타내는 단면도다.
도 36은 본 발명의 일 실시예에 따른 디스플레이 장치의 모듈 구성을 나타내는 평면도다.
도 37은 본 발명의 일 실시예에 따른 디스플레이 장치를 설치한 텔레비전 세트를 나타내는 사시도다.
도 38은 본 발명의 일 실시예에 따른 디스플레이 장치를 설치한 디지털 카메라를 나타내는 사시도다.
도 39는 본 발명의 일 실시예에 따른 디스플레이 장치를 설치한 노트형 개인용 컴퓨터를 나타내는 사시도다.
도 40은 본 발명의 일 실시예에 따른 디스플레이 장치를 설치한 휴대전화를 나타내는 모식도다.
도 41은 본 발명의 일 실시예에 따른 디스플레이 장치를 설치한 비디오 카메라를 나타내는 사시도다.

Claims (13)

  1. 화소를 매트릭스 모양으로 배치한 화소회로와, 상기 화소회로를 구동하는 구동회로를 구비한 디스플레이 장치로서,
    각 화소는,
    신호레벨 유지용 콘덴서와,
    기록 신호에 의해 온 오프 동작하고, 상기 신호레벨 유지용 콘덴서의 일단을, 신호선에 접속하는 제1 트랜지스터와,
    상기 신호레벨 유지용 콘덴서의 상기 제1 트랜지스터측 단자를 게이트에 접속하고, 상기 신호레벨 유지용 콘덴서의 타단을 소스에 접속하는 제2 트랜지스터와,
    캐소드가 캐소드 전위로 유지되고, 애노드가 상기 제2 트랜지스터의 소스에 접속되는 전류 구동형 자발광 소자와,
    구동 펄스 신호에 의해 온 오프 동작하고, 상기 제2 트랜지스터의 드레인을 전원전압에 접속하는 제3 트랜지스터와,
    제어 신호에 의해 온 오프 동작하고, 상기 신호레벨 유지용 콘덴서의 상기 제1 트랜지스터측 단자를 제1 고정 전위에 접속하는 제4 트랜지스터와,
    상기 신호레벨 유지용 콘덴서의 타단에 접속하는 제5 트랜지스터를 포함하고,
    상기 제5 트랜지스터는, 게이트에 제2 고정 전위가 접속되고, 드레인에 상기 신호레벨 유지용 콘덴서의 타단이 접속되고, 소스에 상기 구동 펄스 신호가 입력되고, 상기 구동회로는, 상기 기록 신호, 상기 구동 펄스 신호, 상기 제어 신호를 출력하고, 상기 제3 트랜지스터를 선택적으로 온 상태로 설정하는 제1 신호레벨과, 상기 제5 트랜지스터를 선택적으로 온 상태로 설정하는 제2 신호레벨과, 상기 제3 및 제5 트랜지스터를 오프 상태로 설정하는 제3 신호레벨인 제1 내지 제3 신호레벨의 3개의 신호레벨 중 하나에 의해, 상기 구동 펄스 신호를 출력하는 것을 특징으로 하는 디스플레이 장치.
  2. 제 1항에 있어서,
    상기 제1 신호레벨로 설정된 상기 구동 펄스 신호는 상기 제3 트랜지스터를 온 상태로 설정하는 전압이고,
    상기 제2 신호레벨로 설정된 상기 구동 펄스 신호는 상기 제2 트랜지스터의 소스 전압을 상기 제2 신호레벨로 유지하는 전압이고,
    상기 제3 신호레벨로 설정된 상기 구동 펄스 신호는 상기 제2 트랜지스터의 게이트 전압에서 상기 제2 트랜지스터의 역치전압을 감산해서 구한 전압차보다 높은 것을 특징으로 하는 디스플레이 장치.
  3. 제 1항에 있어서,
    상기 제2 고정 전위는, 상기 제2 신호레벨로 설정된 상기 구동 펄스 신호에 상기 제5 트랜지스터의 역치전압을 가산한 전압보다 높고, 상기 제3 트랜지스터를 온 오프 동작시키는 상기 제3 트랜지스터의 게이트 전압에 상기 제5 트랜지스터의 역치전압을 가산한 전압보다 낮은 것을 특징으로 하는 디스플레이 장치.
  4. 제 1항에 있어서,
    상기 구동회로는, 제1 내지 제5 기간의 설정을 순환적으로 반복하여, 상기 화소회로를 구동하고,
    상기 제1 기간 동안, 상기 기록 신호 및 상기 제어 신호에 의해, 상기 제1 트랜지스터 및 제4 트랜지스터를 각각 오프 상태로 설정하고, 상기 구동 펄스 신호를 상기 제1 신호레벨로 설정해서 상기 제3 트랜지스터를 온 상태로 설정하고 제5 트랜지스터를 오프 상태로 설정함으로써, 상기 신호레벨 유지용 콘덴서의 양단 전위에 의한 게이트 소스간 전압에 따른 전류치에 의해 상기 제2 트랜지스터로 상기 자발광 소자를 구동해서 발광시키고,
    상기 제2 기간 동안, 상기 구동 펄스 신호를 상기 제2 신호레벨로 설정해서 상기 자발광 소자의 발광을 정지시키고,
    상기 제3 기간 동안, 상기 제어 신호에 의해, 상기 제4 트랜지스터를 온 상태로 설정하고,
    상기 제4 기간 동안, 상기 구동 펄스 신호를 상기 제1 신호레벨로 설정하고, 상기 신호레벨 유지용 콘덴서의 양단 전위차를 상기 제2 트랜지스터의 역치전압과 거의 동일하게 설정하고,
    상기 제5 기간 동안, 상기 구동 펄스 신호를 상기 제3 신호레벨로 설정하고, 상기 기록 신호, 상기 제어 신호에 의해, 상기 제3 내지 제5 트랜지스터를 오프 상태로 설정하고 상기 제1 트랜지스터를 온 상태로 설정하여, 상기 신호레벨 유지용 콘덴서의 상기 제1 트랜지스터측 단자의 전위를, 상기 신호선의 신호레벨로 설정하는 것을 특징으로 하는 디스플레이 장치.
  5. 제 1항에 있어서,
    상기 제5 기간에 이어 상기 제1 기간이 시작될 때, 상기 구동 펄스 신호를 상기 제1 신호레벨로 상승시킨 후, 일정 기간 경과하고, 상기 기록 신호에 의해 상기 구동회로로 상기 제1 트랜지스터를 오프 상태로 설정하는 것을 특징으로 하는 디스플레이 장치.
  6. 제 1항에 있어서,
    상기 화소회로, 상기 구동회로에 포함된 모든 트랜지스터는 N채널형 트랜지스터이고,
    각각의 상기 화소회로, 상기 구동회로는, 아모포스 실리콘 프로세스에 의해 절연 기판 위에 형성된 것을 특징으로 하는 디스플레이 장치.
  7. 화소를 매트릭스 모양으로 배치한 화소회로와, 상기 화소회로를 구동하는 구동회로를 구비한 디스플레이 장치로서,
    각 화소는,
    신호레벨 유지용 콘덴서와,
    기록 신호에 의해 온 오프 동작하고, 상기 신호레벨 유지용 콘덴서의 일단을 신호선에 접속하는 제1 트랜지스터와,
    상기 신호레벨 유지용 콘덴서의 상기 제1 트랜지스터측 단자를 게이트에 접속하고, 상기 신호레벨 유지용 콘덴서의 타단을 소스에 접속하는 제2 트랜지스터와,
    캐소드가 캐소드 전위로 유지되고, 애노드가 상기 제2 트랜지스터의 소스에 접속되는 전류 구동형 자발광 소자와,
    구동 펄스 신호에 의해 온 오프 동작하고, 상기 제2 트랜지스터의 드레인을 전원전압에 접속하는 제3 트랜지스터와,
    상기 신호레벨 유지용 콘덴서의 타단에 접속된 제4 트랜지스터를 포함하고,
    상기 제4 트랜지스터는, 게이트에 제1 고정 전위가 접속되고, 드레인에 상기 신호레벨 유지용 콘덴서의 타단이 접속되고, 소스에 상기 구동 펄스 신호가 입력되고, 상기 구동회로는, 상기 기록 신호, 상기 구동 펄스 신호를 출력하고, 상기 제3 트랜지스터를 선택적으로 온 상태로 설정하는 제1 신호레벨과, 상기 제4 트랜지스터를 선택적으로 온 상태로 설정하는 제2 신호레벨과, 상기 제3 및 제4 트랜지스터를 오프 상태로 설정하는 제3 신호레벨인 제1 내지 제3 신호레벨의 3개의 신호레벨 중 하나에 의해, 상기 구동 펄스 신호를 출력하고, 상기 구동회로는, 제2 고정 전위의 기간을 제외하고, 상기 신호선에 접속된 각 화소의 계조를 나타내는 신호레벨에 상기 신호선의 신호레벨을 설정하고, 상기 신호선에서 상기 제2 고정 전위가 반복되는 기간 동안, 상기 기록 신호에 의해 상기 제1 트랜지스터를 온 상태로 설정하고, 상기 신호선에서 상기 제2 고정 전위가 시작하는 타이밍에서, 상기 구동 펄스 신호를 상기 제1 신호레벨로 설정하고, 상기 신호선에서 상기 제2 고정 전위가 종료하는 타이밍에서, 상기 구동 펄스 신호를 상기 제3 신호레벨로 설정하는 것을 특징으로 하는 디스플레이 장치.
  8. 제 7항에 있어서,
    상기 제1 신호레벨로 설정된 상기 구동 펄스 신호는 상기 제3 트랜지스터를 온 상태로 설정하는 전압이고,
    상기 제2 신호레벨로 설정된 상기 구동 펄스 신호는 상기 제2 트랜지스터의 소스 전압을 상기 제2 신호레벨로 유지하는 전압이고,
    상기 제3 신호레벨로 설정된 상기 구동 펄스 신호는 상기 제2 트랜지스터의 게이트 전압에서 상기 제2 트랜지스터의 역치전압을 감산해서 구한 전압차보다 높 은 것을 특징으로 하는 디스플레이 장치.
  9. 제 7항에 있어서,
    상기 제1 고정 전위는, 상기 제2 신호레벨로 설정된 상기 구동 펄스 신호에 상기 제4 트랜지스터의 역치전압을 가산한 전압보다 높고, 상기 제3 트랜지스터를 온 오프 동작시키는 상기 제3 트랜지스터의 게이트 전압에 상기 제4 트랜지스터의 역치전압을 가산한 전압보다 낮은 것을 특징으로 하는 디스플레이 장치.
  10. 제 7항에 있어서,
    상기 구동회로는, 상기 신호선에서 상기 제2 고정 전위가 복수 회 반복되는 기간의 경과 후, 상기 신호선에 있어서의 화소의 계조에 대응하는 신호레벨의 기간에, 상기 구동 펄스 신호의 신호레벨을 상기 제1 신호레벨로 설정한 후, 상기 기록 신호에 의해 상기 제1 트랜지스터를 오프 동작시키는 것을 특징으로 하는 디스플레이 장치.
  11. 제 7항에 있어서,
    상기 화소회로, 상기 구동회로에 포함된 모든 트랜지스터는 N채널형 트랜지 스터이고,
    각각의 상기 화소회로, 상기 구동회로는, 아모포스 실리콘 프로세스에 의해 절연 기판 위에 형성된 것을 특징으로 하는 디스플레이 장치.
  12. 제 1항의 디스플레이 장치를 구비한 전자 장치.
  13. 제 7항의 디스플레이 장치를 구비한 전자 장치.
KR1020080019555A 2007-03-13 2008-03-03 디스플레이 장치 및 전자 장치 KR20080084604A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007062776A JP4300491B2 (ja) 2007-03-13 2007-03-13 ディスプレイ装置
JPJP-P-2007-00062776 2007-03-13

Publications (1)

Publication Number Publication Date
KR20080084604A true KR20080084604A (ko) 2008-09-19

Family

ID=39762196

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080019555A KR20080084604A (ko) 2007-03-13 2008-03-03 디스플레이 장치 및 전자 장치

Country Status (5)

Country Link
US (4) US7969394B2 (ko)
JP (1) JP4300491B2 (ko)
KR (1) KR20080084604A (ko)
CN (1) CN101266749B (ko)
TW (1) TW200901128A (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4300491B2 (ja) * 2007-03-13 2009-07-22 ソニー株式会社 ディスプレイ装置
TW201013495A (en) * 2008-09-30 2010-04-01 Hannstar Display Corp In-cell capacitive type sensing input display device
JP2010145581A (ja) * 2008-12-17 2010-07-01 Sony Corp 表示装置、表示装置の駆動方法および電子機器
SG178058A1 (en) * 2009-10-21 2012-03-29 Semiconductor Energy Lab Display device and electronic device including display device
TWI415076B (zh) * 2010-11-11 2013-11-11 Au Optronics Corp 有機發光二極體之像素驅動電路
CN103069477B (zh) * 2011-08-09 2016-03-09 株式会社日本有机雷特显示器 图像显示装置
TWI460704B (zh) * 2012-03-21 2014-11-11 Innocom Tech Shenzhen Co Ltd 顯示器及其驅動方法
GB201321285D0 (en) * 2013-12-03 2014-01-15 Plastic Logic Ltd Pixel driver circuit
CN109559650B (zh) * 2019-01-16 2021-01-12 京东方科技集团股份有限公司 一种像素渲染方法及装置、图像渲染方法及装置、显示装置
CN112309332B (zh) * 2019-07-31 2022-01-18 京东方科技集团股份有限公司 像素电路及其驱动方法、显示基板和显示面板
CN113892132B (zh) * 2021-06-23 2022-08-09 京东方科技集团股份有限公司 像素电路、驱动方法和显示装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5684365A (en) 1994-12-14 1997-11-04 Eastman Kodak Company TFT-el display panel using organic electroluminescent media
TW457389B (en) * 1998-03-23 2001-10-01 Toshiba Corp Liquid crystal display element
AUPP554698A0 (en) 1998-08-28 1998-09-17 University Of Queensland, The Cyclone separation apparatus
JP2002014644A (ja) * 2000-06-29 2002-01-18 Hitachi Ltd 画像表示装置
TWI229312B (en) * 2003-09-16 2005-03-11 Toppoly Optoelectronics Corp Method and the circuit for driving a liquid crystal display
TWI262469B (en) * 2004-03-04 2006-09-21 Tpo Displays Corp A driving circuit used in liquid crystal display (LCD) panels
JP4192819B2 (ja) * 2004-03-19 2008-12-10 ソニー株式会社 情報処理装置および方法、記録媒体、並びにプログラム
JP4103850B2 (ja) * 2004-06-02 2008-06-18 ソニー株式会社 画素回路及、アクティブマトリクス装置及び表示装置
US7046225B2 (en) * 2004-08-06 2006-05-16 Chen-Jean Chou Light emitting device display circuit and drive method thereof
US7573444B2 (en) * 2004-12-24 2009-08-11 Samsung Mobile Display Co., Ltd. Light emitting display
JP2006215275A (ja) * 2005-02-03 2006-08-17 Sony Corp 表示装置
KR20080032072A (ko) * 2005-06-08 2008-04-14 이그니스 이노베이션 인크. 발광 디바이스 디스플레이 구동 방법 및 시스템
JP4788216B2 (ja) * 2005-07-21 2011-10-05 コニカミノルタホールディングス株式会社 駆動装置および表示装置ならびに駆動装置および表示装置の駆動方法
EP1777689B1 (en) * 2005-10-18 2016-08-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device and electronic equipment each having the same
US7692610B2 (en) * 2005-11-30 2010-04-06 Semiconductor Energy Laboratory Co., Ltd. Display device
JP4300491B2 (ja) * 2007-03-13 2009-07-22 ソニー株式会社 ディスプレイ装置

Also Published As

Publication number Publication date
US20080225025A1 (en) 2008-09-18
US20110193843A1 (en) 2011-08-11
TW200901128A (en) 2009-01-01
CN101266749A (zh) 2008-09-17
CN101266749B (zh) 2010-06-16
US8599178B2 (en) 2013-12-03
US8830218B2 (en) 2014-09-09
JP4300491B2 (ja) 2009-07-22
US20140049530A1 (en) 2014-02-20
US9024929B2 (en) 2015-05-05
US20140347337A1 (en) 2014-11-27
JP2008225018A (ja) 2008-09-25
US7969394B2 (en) 2011-06-28

Similar Documents

Publication Publication Date Title
KR20080084604A (ko) 디스플레이 장치 및 전자 장치
TWI397039B (zh) Display device and its driving method and electronic machine
US8044894B2 (en) Display apparatus and driving method therefor, and electronic device
TWI384446B (zh) 顯示裝置及電子設備
KR101498571B1 (ko) 표시장치 및 그 구동방법과 전자기기
US20080238830A1 (en) Display device, driving method thereof, and electronic apparatus
USRE48891E1 (en) Display apparatus and electronic apparatus
KR20080103000A (ko) 표시장치, 그 구동방법, 및 전자기기
KR20080087721A (ko) 표시장치, 표시장치의 구동방법 및 전자기기
KR20080084603A (ko) 디스플레이 장치
US20090278833A1 (en) Display apparatus, display-apparatus driving method and eletronic instrument
JP2009157018A (ja) 表示装置及びその駆動方法と電子機器
JP2007156460A (ja) 表示装置及びその駆動方法
KR20090050010A (ko) 표시장치, 표시장치의 구동방법 및 전자기기
JP2007156460A5 (ko)
CN101140730A (zh) 显示装置和电子设备
JP2008241782A (ja) 表示装置及びその駆動方法と電子機器
JP2009168967A (ja) 表示装置及び電子機器
JP2012058634A (ja) 表示装置、表示装置の駆動方法、及び、電子機器
JP2009080367A (ja) 表示装置及びその駆動方法と電子機器
JP2008286905A (ja) 表示装置、表示装置の駆動方法および電子機器
US8269800B2 (en) Display device and electronic apparatus
US20110013100A1 (en) Display unit, method of driving the same, and electronics device
JP2010091640A (ja) 表示装置及びその駆動方法と電子機器
JP2010122604A (ja) 表示装置及び電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application