JP2006303338A - 多層回路基板とその製造方法 - Google Patents

多層回路基板とその製造方法 Download PDF

Info

Publication number
JP2006303338A
JP2006303338A JP2005125945A JP2005125945A JP2006303338A JP 2006303338 A JP2006303338 A JP 2006303338A JP 2005125945 A JP2005125945 A JP 2005125945A JP 2005125945 A JP2005125945 A JP 2005125945A JP 2006303338 A JP2006303338 A JP 2006303338A
Authority
JP
Japan
Prior art keywords
circuit board
conductor
bump
layer
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005125945A
Other languages
English (en)
Inventor
Noboru Shinkai
昇 新開
Katsuro Aoshima
克郎 青島
Yogo Takahashi
要吾 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
J MACC CO Ltd
Jmacc
MACC CO Ltd J
Original Assignee
J MACC CO Ltd
Jmacc
MACC CO Ltd J
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by J MACC CO Ltd, Jmacc, MACC CO Ltd J filed Critical J MACC CO Ltd
Priority to JP2005125945A priority Critical patent/JP2006303338A/ja
Publication of JP2006303338A publication Critical patent/JP2006303338A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】 少なくとも一方の面が平滑で、層間の導通構造は信頼性の高い柱状導体で形成されている新規な多層回路基板とその製造方法を提供する。
【解決手段】 複数の回路基板を積層して一体化した構造の多層回路基板において、
少なくとも片側の表面は、ランド部と導体回路が前記表面と面一状態にある平滑面であり、
上層の回路基板1と下層の回路基板2を接続する導通構造の少なくとも1つは、上層の回路基板1の下面に突出するバンプ導体51の先端部と下層の回路基板2の上面に突出するバンプ導体52の先端部とを、直接または導電材を介して結合した柱状導体5から成る多層回路基板P。
【選択図】 図1

Description

本発明は多層回路基板とその製造方法に関し、更に詳しくは、部品の実装面が平滑面であり、かつ部品の高密度実装が可能であり、そして層間の導通構造の信頼性が高い新規な多層回路基板とその製造方法に関する。
コンピュータ、携帯用通信機器、液晶パネルなどの各種電子機器に組込まれる半導体素子パッケージは、所定の半導体部品を回路基板に実装し、全体を樹脂モールドした構造になっている。
そして、最近では電子機器の小型化、高速化、多機能化が顕著に進んでいるが、このことに対応して半導体部品の高密度実装が可能で、ファインな導体回路パターンを備えた回路基板への要請が強い。
このような要請に対応できる回路基板としては、複数の単位回路基板を積層した構造の多層回路基板が好適である。
この多層回路基板の製造方法としては、各種の方法が提案されているが、いずれにおいても、下層の回路基板と上層の回路基板の間に導通構造を形成することが必要である。
例えば、所定の導体回路パターンが形成されている下層回路基板のランド部にAgぺーストをパターン印刷して、そこに突起形状をしたバンプ導体を形成し、この下層回路基板と積層すべき上層回路基板の間に、両面に接着剤層が形成されている電気絶縁性のフィルムを配置し、全体を熱圧プレスすることにより、バンプ導体でフィルムを突き破らせ、そのバンプ導体を上層回路基板のランド部に接合させて上層と下層間の導通構造を形成する方法がある。
また、多層回路基板の製造方法としては、ビルドアップ工法が広く実施されているが、この方法の場合、下層回路基板の導体回路やそのランド部を所定厚みの絶縁層で埋設し、ついでこの絶縁層の表面から下層回路基板の導体回路の表面にまで至るレーザビアを穿孔し、無電解めっきと電気めっき法によって、そのレーザビアの内壁、絶縁層の表面にCuめっき層を形成したのち、ビア内の凹部に絶縁材または樹脂材を充填し、全面に再び電気めっき法でCuめっき層を形成し、そしてこのCuめっき層を所定パターンの導体回路に加工して目的とする上層回路基板を形成している。この場合、下層回路基板と上層回路基板の間には、ビアホール内の内壁に形成されたCuめっき層で導通構造が形成されている。
また、レーザビアに導電ペーストを充填し、この導通ペーストで上層と下層の導通構造が形成されることもある。
最近、多層回路基板においても従来にましてより高密度な部品実装が要求されているが、このことに対応して、層間の導通構造のファイン化が要求されている。
この要求との関係でいうと、フィルムをバンプ導体で突き破って上層と下層の導通をとる方法の場合、突起形状のバンプ導体はAgペーストをパターン印刷して形成されているので、その径は200μm程の比較的大径となり、ファイン化の要請に充分応えることができない。また、そのバンプ導体はフィルムを突き破ることができる程度の強度を保持しなければならないので、例えば50μm程度に小径化できたとしても、それでフィルムを突き破れるとは限らず、熱圧プレス時に折損する虞れがあり、導通構造としての信頼性に欠ける。
また、上記したビルドアップ工法の場合、絶縁層表面のCuめっき層は厚くなるので、それを加工してファインな導体回路のパターンを形成することが困難であるという問題がある。そして、導電ペーストをレーザビアに充填する方法で形成された層間の導通構造は、電気特性や信頼性の点で制約がある。
本発明は、このような問題を解決して、ファイン化が可能で、高い信頼性も備えている導通構造を有し、また部品実装に好適な実装面を有する多層回路基板とその製造方法の提供を目的とする。
上記した目的を達成するために、本発明においては、
複数の回路基板を積層して一体化した構造の多層回路基板において、
少なくとも片側の表面は、ランド部と導体回路が前記表面と面一状態にある平滑面であり、
上層の回路基板と下層の回路基板を接続する導通構造の少なくとも1つは、前記上層の回路基板の下面に突出するバンプ導体の先端部と前記下層の回路基板の上面に突出するバンプ導体の先端部とを、直接または導電材を介して結合した柱状導体から成ることを特徴とする多層回路基板が提供される。
好適には、
上面にはランド部と導体回路が前記上面と面一状態で形成され、かつ、下面にはバンプ導体が突出している単層または多層の第1回路基板と、
下面にはランド部と導体回路が前記下面と面一状態で形成され、かつ上面にはバンプ導体が突出している単層または多層の第2回路基板とが、絶縁基板を介して接合され、前記絶縁基材内に形成された前記柱状導体の導通構造を有し、かつ両面が平滑面である多層回路基板が提供される。
また本発明においては、
平滑基板の片面に形成された導電薄層の表面に、複数の回路基板が順次積層され、最後に積層された回路基板の表面には所定の平面パターンでバンプ導体が突出している中間材を製造する工程A;
2個の前記中間材のバンプ導体側の表面を、各表面のバンプ導体の平面パターンに対応してバンプ導体よりも大径の貫通孔が形成されている絶縁基材を介して対向させ、
各バンプ導体を前記貫通孔に挿入したのち全体に熱圧プレスを行なって2個の前記中間材を前記絶縁基材を介して接合することにより一体化構造にすると同時に、前記バンプ導体の先端部を前記貫通孔内で結合する工程B;および
前記一体化構造から、前記平滑基板と前記導電薄層を順次除去する工程C;
を備えることを特徴とする多層回路基板の製造方法が提供される。
その場合、
前記工程Aが、
平滑基板の表面に導体薄層を形成したのち、前記導体薄層の表面を被覆して絶縁層aを形成し、前記絶縁層aに露光・現像処理を行って、ランド部と導体回路を形成すべき箇所の前記絶縁層aを除去して、そこに前記導体薄層が表出している凹部パターンaを形成し、ついで、電気めっき法で、前記凹部パターンaの中に、残置する前記絶縁層aの表面と面一状態になるまでめっき材料を充填してめっき充填部aを形成する工程A1と、
前工程で形成しためっき充填部を含む表面全部を被覆して絶縁層bを形成し、前記絶縁層bに露光・現像処理を行って、ランド部と導体回路を形成すべき箇所の前記絶縁層bを除去し、そこに前記めっき充填部が表出している凹部パターンbを形成し、ついで電気めっき法で、前記凹部パターンbの中に、残置する前記絶縁層の表面と面一状態になるまでめっき材料を充填して新たなめっき充填部を形成することを1回行なうかまたは複数回反復する工程A2と、
工程A2で形成された最後のめっき充填部を含む表面全部を被覆して絶縁層cを形成し、前記絶縁層cに露光・現像処理を行なって、バンプ導体を形成すべき箇所の前記絶縁層を除去し、そこに前記めっき充填部が表出しているバンプ導体用凹孔を形成し、ついで電気めっき法で、前記バンプ導体用凹孔の中にめっき材料を充填したのち、前記絶縁層cを全て除去して、前記めっき充填部の表面にバンプ導体を突設する工程Cとを備えている。
この多層回路基板の導通構造は、上層回路基板の下面に突出するバンプ導体と下層回路基板の上面に突出するバンプ導体のそれぞれの先端部を、絶縁基材の貫通孔の中で熱圧プレスすることにより例えば拡散結合して一体化した柱状導体で構成されているので、この柱状導体は高い結合強度を有し、また絶縁基板の貫通孔の中で遊動することなく固定されていて、導通構造として高い信頼性を備えている。
そして、この多層回路基板は、このバンプ導体の径が最小で10μmという細径にすることが可能であるため、形成された導通構造はファイン化しており、また表面は平滑面になっているので、従来にまして高密度実装が可能となる。
図1に、本発明の多層回路基板の一例Pの断面構造を示す。
この回路基板Pは、上層に位置する回路基板1と下層に位置する回路基板2が絶縁基材3を介して接合・一体化され、上層の回路基板1のランド部または導体回路(以後、まとめて導体回路と表現する)41と下層の回路基板2のランド部または導体回路(以後、まとめて導体回路と表現する)42との間の導通は、絶縁基材3の中に形成された後述の柱状導体5でとる構造になっている。
上層の回路基板1と下層の回路基板2は、いずれも、2層構造の回路基板であるため、この回路基板Pは、柱状導体5を有する絶縁基材3を含めて全体で5層構造の多層回路基板になっている。
そして、この回路基板Pの場合、上層回路基板1の表面1aと下層回路基板2の表面2aに形成されている導体回路は、各回路基板の絶縁層に埋設され、その絶縁層の表面と面一状態でそれぞれの表面に表出しているので、各回路基板1、2の表面1a、2aはいずれも平滑面になっている。
なお、本発明の多層回路基板にあっては、回路基板Pのように両面が平滑面ではなくてもよく、どちらか一方の表面は平滑面でなくてもよい。しかし、本発明の多層回路基板では、後述する製造工程との関係で、どちらか一方の表面は平滑面になっている。
この回路基板Pにおける最大の特徴は、図1で示したように、上層回路基板1の導体回路41の下面に突出して形成されたバンプ導体51と、下層回路基板2の導体回路42の上面に突出して形成されたバンプ導体52とが、絶縁基材3に形成されている貫通孔3aの中で、互いの先端部で結合・一体化して柱状導体5を形成し、各導体回路41、42間の導通構造を形成していることである。
そして、この柱状導体5は後述する製造工程で形成されるのであるが、その工程中の熱圧プレスの過程で、柱状導体5の外周は絶縁基材3の貫通孔3aの内壁と密着するので、遊動することなく当該貫通孔3aによって強固に把持されている。
なお、回路基板Pにおける導体回路(ランド部も含む)と上記したバンプ導体は通常いずれもCuで形成される。
次に、本発明の多層回路基盤の製造方法を詳細に説明する。それを図1で示した回路基板Pの場合について説明する。
本発明の製造方法は、まず、上層の回路基板(第1回路基板)1と下層の回路基板(第2回路基板)2をそれぞれ別個に製造する工程Aと,各回路基板1、2を絶縁基板3を介して接合することにより一体化構造にする工程Bと、得られた一体化構造の表面を平滑面にする工程Cで構成されている。
そして、上記した工程Aは、図1で示した回路基板Pにおける最も外側の表面に位置する回路基板を製造する工程A1と、工程A1で製造された回路基板の表面(下面)に別の回路基板を順次組付けて複数層の回路基板を製造する工程A2と、工程A2で製造された回路基板の表面(下面)に突出するバンプ導体を形成する工程A3で構成されている。
最初に工程A1について説明する。
まず、図2で示したように、表面が平滑で、比較的厚く、剛性を有する平滑基板6を用意し、その片面に、電気めっき法やスパッタ法のような公知の薄膜形成法で導体薄層7を成膜する。
平滑基板6としては表面が平滑であればその材質は問わないが、例えば、ステンレス鋼板、ガラス板などをあげることができる。また、導体薄層の材料としては、例えばCuやNiをあげることができ、その厚みは3〜5μmとピンホールのない程度の厚みにすればよい。
ついで、図3に示したように、導体薄層7の表面7aを被覆して所定厚みの絶縁層81を形成する。具体的には、例えば所定厚みのドライフィルムの粘着、液体レジストの印刷などによって形成する。
なお、絶縁層81の厚みは、形成すべき導体回路やランド部の設計厚みとの関係で適宜に選択すればよい。
ついで、この絶縁層81に露光・現像処理を施して、導体回路とランド部を形成する箇所の絶縁層81をエッチング除去し、図4で示したように、導体薄層7の表面7aが表出している凹部パターン9を形成する。
ついで、導体薄層7(または平滑基板が導電材である場合は平滑基板)をマイナス極にして電気めっきを行ない、凹部パターン9の中に例えばCuのようなめっき材料を充填して、図5で示したようなめっき充填部101を形成する。
その場合、めっき充填部101の表面と、残置している絶縁層81の表面が面一状態となるように電気めっきを行なう。このめっき充填部101が図1で示した回路基板Pの最も外側の表面に位置する導体回路になる。
このようにして、工程A1では、導体薄層7の表面の絶縁層81の中に、所定のパターンで配線されているめっき充填部(導体回路)が形成され、かつ、絶縁層81の表面とめっき充填部101の表面が面一状態になっている中間材P1が製造される。
次に工程A2を説明する。
工程A2では、図5の中間材P1のめっき充填部101も含めた全体の表面を被覆して絶縁層を形成し、その後は、工程A1の場合と同じように、導体回路を形成する箇所の絶縁層を除去して、そこに中間層P1のめっき充填材101の表面が表出している凹部パターンを形成し、ついで導電薄層7をマイナス極とする電気めっきを行なって凹部パターンの中をめっき材で充填し、新たなめっき充填部を形成する。
このとき、めっき充填部の表面と残置している絶縁層の表面を面一状態にすることは工程A1の場合と同じである。
その結果、図6で示したように、中間材P1のめっき充填部101と新たなめっき充填部が一体化した新たなめっき充填部102と、中間材P1の絶縁層81と形成した絶縁層とが一体化した新たな絶縁層82とを有する中間材P2が製造される。
そして、中間材P2に対して同様の処理を行なうことにより、図7で示した中間材P3、すなわち導電薄層7の表面には図1の回路基板Pにおける上層の回路基板1の一部が一体化している中間材が製造される。
次の工程A3で、この中間材P3の表面にバンプ導体が突設される。
工程A3では、まず、図8で示したように、中間材P3のめっき充填部10を含む全面を被覆して絶縁層83がドライフィルムの粘着やレジスト印刷によって形成される。
この絶縁層83の厚みは、図1の回路基板Pにおける柱状導体5の設計上の長さの1/2値と同じ値の厚みか若干厚くするとよい。
ついで、絶縁層83に露光・現像処理を施して、バンプ導体を形成する箇所の絶縁層83をエッチング除去し、図9で示したように、めっき充填部10の表面10aが表出している凹孔11を形成する。この凹孔11はそこにバンプ導体を形成するための凹孔である。このような凹孔の径は最小でも10μm程度にまですることができる。
ついで、導体薄層7をマイナス極にして電気めっきを行ない、凹孔11の中にめっき材料を充填して、図10で示したようにめっき充填部12を形成する。
このとき、めっき充填部12と残置している絶縁層83の表面は面一状態にすることが好ましい。
そして、残置している絶縁層83の全てをエッチング除去する。その結果、図11で示したように、導体回路10の表面(下面)から突出するめっき充填部12を有する中間材P4が製造される。
この中間材P4は、図1の回路基板Pにける上層回路基板1が導電薄層7の表面に組付けられた構造になっていて、めっき充填部12が上層回路基板1のバンプ導体51になっている。そして、このバンプ導体51の径は、凹孔11の径を最小で10μm程度にすることができるので、最小10μm程度にまで細径化することが可能である。
次に工程Bについて説明する。
まず、図12で示したように、工程Aで製造した2個の中間材P4,P4'を、絶縁基材3を中間に置いて、互いのめっき充填部側の表面を対向させた状態で配置する。
なお、中間材P4のバンプ導体51の面内分布パターンと、中間材P4'のバンプ導体52の面内分布パターンは、2個の中間材P4,P4'を当接したときにそれぞれのバンプ導体が互いに同じ位置座標となるように設計されていて、その設計基準に基づいて工程Aで形成されている。
また、絶縁基材3には、それぞれのバンプ導体の座標位置に貫通孔3aが形成されている。そして絶縁基材3の厚みは、中間材P4,P4'に形成されているバンプ導体51,52の高さの合計と等しいか、若干それよりも薄くなっている。
絶縁基材3としては、例えばプリプレグ材やポリイミドフィルムなどを使用することができ、その両面に接着剤層を形成したものであることが好ましい。
また、絶縁基材3に形成されている貫通孔3aの口径は、中間材P4,P4'に形成されているバンプ導体51,52が挿通できる大きさであればよく、格別の加工精度で形成しなくてもよい。
そして、中間材P4と中間材P4'を絶縁基材3を介して重ね合せる。それぞれのバンプ導体は、絶縁基材3の貫通孔3aの中に挿入され、バンプ導体51の先端部とバンプ導体52の先端部は互いに接触するか、微小クリアランスを置いて対向配置された状態になる。
このとき、貫通孔3aの口径はバンプ導体の径よりも大きいので、バンプ導体の貫通孔への挿入は円滑に進む。
そして、2個の中間材を重ね合せた状態で、熱圧プレスを行なって2個の中間材を一体化にする。熱圧プレスは真空中で行なうのが好ましい。それは絶縁基材が樹脂成分を含むため、その熱分解時のガスを接着面から除去するためである。
熱圧プレス時の温度は、用いる絶縁基材の軟化点や後述するバンプ導体の先端部の結合との関係で適宜に選定されるが、概ね150〜340℃であればよい。また印加圧力は、得られた一体化構造の強度と、形成される柱状導体の信頼性向上の点から、概ね2.0〜4.5MPa程度に設定される。
この熱圧プレス時に絶縁基材3は軟化して変形する。そして、表面の接着剤層の働きで中間材P4と中間材P4'はそれぞれ絶縁基材3の表面と接着する。
一方、貫通孔3a内のバンプ導体51,52は互いの先端部が圧接し、熱と圧力により相互拡散をまたは溶融して一体化し、1本の柱状導体5に転化する。そして、その柱状導体5は、変形する貫通孔3aの内壁と密着した状態で貫通孔内に固定される。
なお、バンプ導体の貫通孔への挿入時に、それぞれのバンプ導体の中心軸線が多少ずれていても、熱圧プレス時における絶縁基材の変形により、形成された柱状導体はやはり貫通孔の内壁と密着して孔内で固定されることになる。
ここで、バンプ導体を形成するときに用いるめっき材は、導体回路やランド部の場合と同様に、通常、Cuである。
そして、熱圧プレス時におけるバンプ導体51,52の結合強度を高めるためには、用いる中間材P4と中間材P4'の少なくとも一方のバンプ導体の先端部に、熱によって拡散もしくは溶融する金属または合金を薄くめっきしておくことが好ましい。例えば、Auめっき、はんだめっき、Snめっきなどを施しておくことが好ましい。
例えば、図12の中間材P4のバンプ導体51の先端部にAuめっきを施し、中間材P4'バンプ導体52はCuのままである場合、熱圧プレス時に、CuとAuの間で相互拡散が起こり、そのことによってバンプ導体51とバンプ導体52の間では高い結合高度が得られる。
また、バンプ導体の先端部に、はんだやSnのような低融点材料をめっきしておくと、熱圧プレス時にバンプ導体51とバンプ導体52とが互いの先端部で接触していない状態の場合であっても、溶融固化した上記低融点材料によって両バンプ導体間の電気的結合を確保することができる。
このことは、図11の中間材P4,P4'の製造時に、突出形成するバンプ導体の高さに自由度をもたせることができることを意味する。
また、バンプ導体の結合に際しては、例えば両面に接着材層が形成されているガラス繊維−エポキシ樹脂基板や、両面に接着材層が形成されているポリイミドフィルムのような樹脂フィルムや、プリプレグ材のような絶縁基材3に、穿孔ドリルやレーザ光で所望口径の貫通孔3aを形成したのち、その貫通孔3aにAgペースト、Cuペーストのように、金属粉体を樹脂バインダに分散させたような導電ペーストを充填した絶縁基材を用いることもできる。
この場合には、中間材P4,P4'におけるバンプ導体51,52の高さを低くすることができる。バンプ導体が相互の先端部では接触していなくても、先端部の間に導電ペーストが介在しているので、導通は確保されて実質的に柱状導体が形成されるからである。
この工程Bを終了した時点で、図13で示したように、両面に導電薄層7と平滑基板6が配置されている中間材P5が得られる。
そして工程Cで中間材P5から平滑基板と導電薄層が順次除去される。
具体的には、例えばエッチング処理によって平滑基板6を除去する。ついで、所定のエッチング処理を行なって導電薄層7を除去する。
その結果、図1で示した回路基板Pが得られる。すなわち、両面が平滑で、上層の回路基板1と下層の回路基板2が絶縁基材を介して一体化している構造で、上層の回路基板1と下層の回路基板2の間は、絶縁基材3内に形成された柱状導体5で導通がとられている多層回路基板である。
なお、以上の説明は、上層回路基板と下層回路基板がいずれも多層回路基板になっている図1の回路基板Pに関するものであるが、本発明はこれに限定されるものではない。
例えば、上層(または下層)の回路基板として、図5で示した中間材P1を使用し、この中間材P1のめっき充填部101の表面にバンプ導体を突設し、下層(または上層)の回路基板も同様なものを用いてもよい。
また、例えば上層(または下層)の回路基板として表面が平滑であるものを用い、下層(または上層)の回路基板としては表面に導体回路やランド部がある厚みをもって形成されているようなものを用いれば、片面が平滑な多層回路基板にすることができる。
本発明の多層回路基板の場合、層間の導通構造が絶縁層内に固定された中実の柱状導体で形成されているので、信頼性の高い導通構造になっている。そして、柱状導体を形成するときに、結合すべきバンプ導体の少なくとも一方にAuめっき、はんだめっきなどを施すことにより、バンプ導体の結合強度は向上し、したがってより一層信頼性の高い層間の導通構造にすることができる。
また、バンプ導体の径を最小で10μm程度にまで細径化することができるので、層間の貫通構造は非常にファインとなり、その結果、各種部品の高密度実装が可能となる。
本発明の多層回路基板の1例Pを示す断面図である。 平滑基板の片面に導電薄層を形成した状態を示す断面図である。 導電薄層を被覆して絶縁層を形成した状態を示す断面図である。 絶縁層に導体回路とランド部用の凹部パターンの形成した状態を示す断面図である。 凹部パターンにめっき材料が充填された中間材P1を示す断面図である。 中間材P2を示す断面図である。 中間材P3を示す断面図である。 中間材P3の表面に絶縁層を形成した状態を示す断面図である。 絶縁層にバンプ導体用の凹孔を形成した状態を示す断面図である。 凹孔にめっき材料を充填した状態を示す断面図である。 中間材P4を示す断面図である。 中間材P4と絶縁基材と中間材P4'の配置関係を示す断面図である。 中間材P5を示す断面図である。
符号の説明
1 上層の回路基板
1a 上層の回路基板1の表面
2 下層の回路基板
2a 下層の回路基板2の表面
3 絶縁基材
3a 貫通孔
1,42 導体回路とランド部
5,51,52 バンプ導体
6 平滑基板
7 導電薄層
7a 絶縁層7の表面
1,82,83 絶縁層
9 凹部パターン
10,101,102 めっき充填部
11 凹孔
12 めっき充填部(バンプ導体)

Claims (8)

  1. 複数の回路基板を積層して一体化した構造の多層回路基板において、
    少なくとも片側の表面は、ランド部と導体回路が前記表面と面一状態にある平滑面であり、
    上層の回路基板と下層の回路基板を接続する導通構造の少なくとも1つは、前記上層の回路基板の下面に突出するバンプ導体の先端部と前記下層の回路基板の上面に突出するバンプ導体の先端部とが、直接または導電材を介して結合された柱状導体から成ることを特徴とする多層回路基板。
  2. 上面にはランド部と導体回路が前記上面と面一状態で形成され、かつ、下面にはバンプ導体が突出している単層または多層の第1回路基板と、
    下面にはランド部と導体回路が前記下面と面一状態で形成され、かつ上面にはバンプ導体が突出している単層または多層の第2回路基板とが、絶縁基材を介して接合され、前記絶縁基材内に形成された前記柱状導体の導体構造を有し、かつ両面が平滑面である、請求項1の多層回路基板。
  3. 平滑基板の片面に形成された導電薄層の表面に、複数の回路基板が順次積層され、最後に積層された回路基板の表面には所定の平面パターンでバンプ導体が突出している中間材を製造する工程A;
    2個の前記中間材のバンプ導体側の表面を、各表面のバンプ導体の平面パターンに対応してバンプ導体よりも大径の貫通孔が形成されている絶縁基材を介して対向させ、
    各バンプ導体を前記貫通孔に挿入したのち全体に熱圧プレス処理を行って2個の前記中間材を前記絶縁基材を介して接合することにより一体化構造にすると同時に、前記バンプ導体の先端部を前記貫通孔内で結合する工程B;および
    前記一体化構造から、前記平滑基板と前記導電薄層を順次除去する工程C;
    を備えることを特徴とする多層回路基板の製造方法。
  4. 2個の前記中間材のバンプ導体がいずれもCuから成り、少なくとも一方の中間材のバンプ導体の少なくとも先端部には、熱により溶融もしくは拡散する金属または合金のめっきが施されている請求項3の多層回路基板の製造方法。
  5. 前記金属または合金のめっきが、Auめっき、Snめっき、またははんだめっきである請求項4の多層回路基板の製造方法。
  6. 前記絶縁基材の前記貫通孔に充填された導電ペーストを介して2個の前記中間材のバンプ導体を互いに電気的に結合する請求項3の多層回路基板の製造方法。
  7. 前記熱圧プレス処理が真空熱圧プレス処理である請求項3の多層回路基板の製造方法。
  8. 前記工程Aが、
    平滑基板の表面に導体薄層を形成したのち、前記導体薄層の表面を被覆して絶縁層aを形成し、前記絶縁層aに露光・現像処理を行って、ランド部と導体回路を形成すべき箇所の前記絶縁層aを除去して、そこに前記導体薄層が表出している凹部パターンaを形成し、ついで、電気めっき法で、前記凹部パターンaの中に、残置する前記絶縁層aの表面と面一状態になるまでめっき材料を充填してめっき充填部aを形成する工程A1と、
    前工程で形成しためっき充填部を含む表面全部を被覆して絶縁層bを形成し、前記絶縁層bに露光・現像処理を行って、ランド部と導体回路を形成すべき箇所の前記絶縁層bを除去し、そこに前記めっき充填部が表出している凹部パターンbを形成し、ついで電気めっき法で、前記凹部パターンbの中に、残置する前記絶縁層bの表面と面一状態になるまでめっき材料を充填して新たなめっき充填部bを形成することを1回行なうかまたは複数回反復する工程A2と、
    工程A2で形成された最後のめっき充填部を含む表面全部を被覆して絶縁層cを形成し、前記絶縁層cに露光・現像処理を行って、バンプ導体を形成すべき箇所の前記絶縁層cを除去し、そこに前記めっき充填部が表出しているバンプ導体用凹孔を形成し、ついで電気めっき法で、前記バンプ導体用凹孔の中にめっき材料を充填したのち、前記絶縁層cを全て除去して、前記めっき充填部の表面にバンプ導体を突設する工程A3とを備えている請求項3の多層回路基板の製造方法。
JP2005125945A 2005-04-25 2005-04-25 多層回路基板とその製造方法 Pending JP2006303338A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005125945A JP2006303338A (ja) 2005-04-25 2005-04-25 多層回路基板とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005125945A JP2006303338A (ja) 2005-04-25 2005-04-25 多層回路基板とその製造方法

Publications (1)

Publication Number Publication Date
JP2006303338A true JP2006303338A (ja) 2006-11-02

Family

ID=37471242

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005125945A Pending JP2006303338A (ja) 2005-04-25 2005-04-25 多層回路基板とその製造方法

Country Status (1)

Country Link
JP (1) JP2006303338A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008192878A (ja) * 2007-02-06 2008-08-21 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法
WO2013031815A1 (ja) * 2011-08-31 2013-03-07 株式会社フジクラ 多層配線板の製造方法
JP2014130969A (ja) * 2012-12-28 2014-07-10 Fujikura Ltd 配線基板及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008192878A (ja) * 2007-02-06 2008-08-21 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法
WO2013031815A1 (ja) * 2011-08-31 2013-03-07 株式会社フジクラ 多層配線板の製造方法
JP2014130969A (ja) * 2012-12-28 2014-07-10 Fujikura Ltd 配線基板及びその製造方法

Similar Documents

Publication Publication Date Title
EP2172089B1 (en) Method for manufacturing a multilayer wiring element having pin interface
JP4767269B2 (ja) 印刷回路基板の製造方法
JP4558776B2 (ja) 回路基板の製造方法
JP2011501410A (ja) 頑健な多層配線要素および埋設された超小型電子素子とのアセンブリ
JP2008300507A (ja) 配線基板とその製造方法
TW200524502A (en) Method of providing printed circuit board with conductive holes and board resulting therefrom
JP2005310946A (ja) 半導体装置
KR100757910B1 (ko) 매립패턴기판 및 그 제조방법
WO2004014114A1 (ja) 素子内蔵基板の製造方法および素子内蔵基板、ならびに、プリント配線板の製造方法およびプリント配線板
JP5163806B2 (ja) 部品内蔵モジュールの製造方法及び部品内蔵モジュール
TWI463931B (zh) 電路板及其製作方法
US20080061115A1 (en) Method for electrically connecting to a contact of a microelectronic component on a circuit board or substrate
KR20070068445A (ko) 유전체의 표면에 매입된 금속 트레이스들을 갖는 상호접속소자를 제조하는 구조와 방법
JP3299679B2 (ja) 多層配線基板及びその製造方法
JPH11204939A (ja) 多層回路基板及びその製造方法
JPH10303561A (ja) 多層配線基板及びその製造方法
JP2006303338A (ja) 多層回路基板とその製造方法
JP2002151853A (ja) 多層配線基板とその製造方法
JP2006049536A (ja) 多層回路基板
JPH03101194A (ja) 多層プリント配線基板の接続方法
CN108461405A (zh) 线路载板及其制造方法
JP2004031738A (ja) 配線基板およびその製造方法
JP3863534B2 (ja) 多層プリント配線板の製造方法及び多層プリント配線板
JP3922350B2 (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP2004119464A (ja) 半田バンプ付き配線基板およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070718

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080305