KR20080069336A - 소오스 라인 공유구조를 갖는 저항성 랜덤 억세스 메모리및 그에 따른 데이터 억세스 방법 - Google Patents
소오스 라인 공유구조를 갖는 저항성 랜덤 억세스 메모리및 그에 따른 데이터 억세스 방법 Download PDFInfo
- Publication number
- KR20080069336A KR20080069336A KR1020070006916A KR20070006916A KR20080069336A KR 20080069336 A KR20080069336 A KR 20080069336A KR 1020070006916 A KR1020070006916 A KR 1020070006916A KR 20070006916 A KR20070006916 A KR 20070006916A KR 20080069336 A KR20080069336 A KR 20080069336A
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- memory
- memory cell
- data
- line
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0071—Write using write potential applied to access device gate
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/009—Write using potential difference applied between cell electrodes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/30—Resistive cell, memory material aspects
- G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/79—Array wherein the access device being a transistor
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Static Random-Access Memory (AREA)
Abstract
Description
Claims (20)
- 선택된 메모리 셀에 제1상태의 데이터와 제2상태의 데이터를 기록하는 라이트 동작이 서로 반대 방향을 이루는 제1 및 제2 라이트 경로를 통해 수행되어지는 저항성 랜덤 억세스 메모리에 있어서:워드라인들 및 비트라인들과;하나의 억세스 트랜지스터와 저항성 메모리 소자로 이루어진 상기 메모리 셀이 상기 워드라인들과 비트라인들의 교차점마다 행과 열의 매트릭스 형태로 배치된 메모리 셀 어레이와;상기 워드라인들 사이에서 상기 워드라인들과 동일한 방향으로 각기 배치되며, 라이트 동작 모드에서 포지티브 소오스 전압이 대응되는 하나의 라인을 통해 인가될 경우에, 동일 워드라인에 각각의 게이트가 연결된 제1 그룹 억세스 트랜지스터들의 소오스들과, 상기 동일 워드라인에 인접한 인접 워드라인에 각각의 게이트가 연결된 제2 그룹 억세스 트랜지스터들의 소오스들에, 상기 포지티브 소오스 전압이 공통으로 인가되어지는 어레이 구조를 이루도록 하는 복수의 소오스 라인들을 구비함을 특징으로 하는 저항성 랜덤 억세스 메모리.
- 제1항에 있어서,상기 복수의 소오스 라인들은 상기 메모리 셀 어레이의 셀 블록 단위로 소오 스 라인 공유 구조를 갖도록 배치됨을 특징으로 하는 저항성 랜덤 억세스 메모리.
- 제1항에 있어서,상기 저항성 메모리 소자는 상부 및 하부의 두 전극들과 상기 두 전극들 사이에 인터포즈된 SrZrO3물질로 구성됨을 특징으로 하는 저항성 랜덤 억세스 메모리.
- 제1항에 있어서,상기 저항성 메모리 소자는 상부 및 하부의 두 전극들과 상기 두 전극들 사이에 인터포즈된 폴리크리스탈 PrCaMnO3 재질의 박막 필름으로 구성됨을 특징으로 하는 저항성 랜덤 억세스 메모리.
- 제3항에 있어서,상기 메모리 셀은 상기 두 전극들을 통해 흐르는 전류에 의해 상기 저항성 메모리 소자의 저항 값이 변화됨으로써, 상기 제1상태의 데이터와 제2상태의 데이터를 기록함을 특징으로 하는 저항성 랜덤 억세스 메모리.
- 제4항에 있어서,상기 메모리 셀은 상기 두 전극들을 통해 흐르는 전류에 의해 상기 저항성 메모리 소자의 저항 값이 변화됨으로써, 상기 제1상태의 데이터와 제2상태의 데이터를 기록함을 특징으로 하는 저항성 랜덤 억세스 메모리.
- 제3항에 있어서,상기 제1 라이트 경로는 상기 제1 상태의 데이터를 기록하기 위한 경로이고, 상기 제2 라이트 경로는 상기 제2 상태의 데이터를 기록하기 위한 경로임을 특징으로 하는 저항성 랜덤 억세스 메모리.
- 제7항에 있어서,상기 제1 라이트 경로가 프로그램 동작을 행하는 경로에 대응될 경우에, 상기 제2 라이트 경로는 소거 동작을 행하는 경로에 대응되며, 프로그램 및 소거 동작 시에 상기 비트라인들 중 선택된 비트라인에는 네거티브 전압의 인가 없이, 포지티브 전압과 접지전압이 대응적으로 각기 인가됨을 특징으로 하는 저항성 랜덤 억세스 메모리.
- 제1항에 있어서,상기 라이트 동작 모드에서, 선택된 소오스 라인과 선택된 비트라인의 전위는 포지티브 전압 영역에서 설정됨을 특징으로 하는 저항성 랜덤 억세스 메모리.
- 제1항에 있어서,상기 저항성 랜덤 억세스 메모리의 리드 동작 모드에서, 선택된 워드라인에는 워드라인 구동 전압이, 선택된 소오스 라인에는 접지전압이, 선택된 비트라인에는 클램프 전압이 인가됨을 특징으로 하는 저항성 랜덤 억세스 메모리.
- 워드라인들 및 비트라인들과; 하나의 억세스 트랜지스터와 저항성 메모리 소자로 이루어진 상기 메모리 셀이 상기 워드라인들과 비트라인들의 교차점마다 행과 열의 매트릭스 형태로 배치된 메모리 셀 어레이를 구비하며, 선택된 메모리 셀에 제1상태의 데이터와 제2상태의 데이터를 기록하는 라이트 동작이 서로 반대 방향을 이루는 제1 및 제2 라이트 경로를 통해 수행되어지는 저항성 랜덤 억세스 메모리에 서의 데이터 억세스 방법에 있어서:상기 워드라인들 사이에서 상기 워드라인들과 동일한 방향으로 각기 배치되며, 대응되는 하나의 소오스 라인이 동일 워드라인에 각각의 게이트가 연결된 제1 그룹 억세스 트랜지스터들의 소오스들과, 상기 동일 워드라인에 인접한 인접 워드라인에 각각의 게이트가 연결된 제2 그룹 억세스 트랜지스터들의 소오스들에, 공통으로 연결되는 복수의 소오스 라인들을 준비하는 단계와;제1 라이트 경로를 통한 라이트 동작 시에는 선택된 워드라인에 워드라인 구동전압을, 선택된 소오스 라인에 포지티브 소오스 전압을, 선택된 비트라인에 상기 포지티브 소오스 전압의 2배 이상의 전압을 인가하여, 상기 제1 상태의 데이터가 기록되도록 하는 단계와;제2 라이트 경로를 통한 라이트 동작 시에는 선택된 워드라인에 워드라인 구동전압을, 선택된 소오스 라인에 포지티브 소오스 전압을, 선택된 비트라인에 접지전압을 인가하여, 상기 제2 상태의 데이터가 기록되도록 하는 단계를 가짐을 특징으로 하는 저항성 랜덤 억세스 메모리에서의 데이터 억세스 방법.
- 제11항에 있어서, 상기 제1 상태의 데이터가 로직 레벨 "1"인 경우에, 상기 제2 상태의 데이터는 로직 레벨 "0"임을 특징으로 하는 저항성 랜덤 억세스 메모리에서의 데이터 억세스 방법.
- 제11항에 있어서,상기 메모리 셀은 상기 두 전극들을 통해 흐르는 전압 펄스에 의해 상기 저 항성 메모리 소자의 저항 값이 변화됨으로써, 데이터를 기록함을 특징으로 하는 저항성 랜덤 억세스 메모리에서의 데이터 억세스 방법.
- 제11항에 있어서,상기 복수의 소오스 라인들은 상기 메모리 셀 어레이의 셀 블록 단위로 소오스 라인 공유 구조를 이루도록 배치됨을 특징으로 하는 저항성 랜덤 억세스 메모리에서의 데이터 억세스 방법.
- 제11항에 있어서,상기 저항성 메모리 소자는 상부 및 하부의 두 전극들과 상기 두 전극들 사이에 인터포즈된 크롬 도우프드 SrZrO3물질로 구성됨을 특징으로 하는 저항성 랜덤 억세스 메모리에서의 데이터 억세스 방법.
- 제11항에 있어서,상기 저항성 메모리 소자는 상부 및 하부의 두 전극들과 상기 두 전극들 사이에 인터포즈된 폴리크리스탈 PrCaMnO3 재질의 박막 필름으로 구성됨을 특징으로 하는 저항성 랜덤 억세스 메모리에서의 데이터 억세스 방법.
- 제11항에 있어서,상기 저항성 랜덤 억세스 메모리의 리드 동작 모드에서, 선택된 워드라인에는 워드라인 구동 전압이, 선택된 소오스 라인에는 접지전압이, 선택된 비트라인에는 클램프 전압이 인가됨을 특징으로 하는 저항성 랜덤 억세스 메모리에서의 데이터 억세스 방법.
- 선택된 메모리 셀에 제1상태의 데이터와 제2상태의 데이터를 기록하는 라이트 동작이 서로 반대 방향을 이루는 제1 및 제2 라이트 경로를 통해 수행되어지는 저항성 랜덤 억세스 메모리에서의 소오스 라인 배치구조에 있어서:워드라인들 사이에서 상기 워드라인들과 동일한 방향으로 각기 배치되며, 인에이블되는 셀 블록 단위로 공유하게 되는 소오스 라인 배치구조를 가짐을 특징으로 하는 저항성 랜덤 억세스 메모리에서의 소오스 라인 배치구조.
- 제18항에 있어서,상기 저항성 랜덤 억세스 메모리는,하나의 억세스 트랜지스터와 저항성 메모리 소자로 이루어진 상기 메모리 셀이 상기 워드라인들과 비트라인들의 교차점마다 행과 열의 매트릭스 형태로 배치된 메모리 셀 어레이를 구비함을 특징으로 하는 저항성 랜덤 억세스 메모리에서의 소오스 라인 배치구조.
- 제18항에 있어서, 상기 저항성 메모리 소자는 RRAM 메모리 셀을 구성하는 가변저항물질로 이루어짐을 특징으로 하는 저항성 랜덤 억세스 메모리에서의 소오스 라인 배치구조.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070006916A KR100855585B1 (ko) | 2007-01-23 | 2007-01-23 | 소오스 라인 공유구조를 갖는 저항성 랜덤 억세스 메모리및 그에 따른 데이터 억세스 방법 |
US11/964,142 US7903448B2 (en) | 2007-01-23 | 2007-12-26 | Resistance random access memory having common source line |
US13/004,251 US20110103134A1 (en) | 2007-01-23 | 2011-01-11 | Resistance random access memory having common source line |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070006916A KR100855585B1 (ko) | 2007-01-23 | 2007-01-23 | 소오스 라인 공유구조를 갖는 저항성 랜덤 억세스 메모리및 그에 따른 데이터 억세스 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080069336A true KR20080069336A (ko) | 2008-07-28 |
KR100855585B1 KR100855585B1 (ko) | 2008-09-01 |
Family
ID=39641027
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070006916A KR100855585B1 (ko) | 2007-01-23 | 2007-01-23 | 소오스 라인 공유구조를 갖는 저항성 랜덤 억세스 메모리및 그에 따른 데이터 억세스 방법 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7903448B2 (ko) |
KR (1) | KR100855585B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9053786B2 (en) | 2011-03-23 | 2015-06-09 | Kabushiki Kaisha Toshiba | Resistance-change memory |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8194433B2 (en) * | 2008-02-20 | 2012-06-05 | Ovonyx, Inc. | Method and apparatus for accessing a bidirectional memory |
DE112010000015B4 (de) * | 2008-07-29 | 2021-07-22 | Micron Technology, Inc. | Umkehren einer Potentialpolarität zum Auslesen von Phasenwechselzellen, um eine Wiederherstellungsverzögerung nach einer Programmierung zu verkürzen |
US8050072B2 (en) * | 2008-10-08 | 2011-11-01 | Seagate Technology Llc | Dual stage sensing for non-volatile memory |
TWI453744B (zh) * | 2008-10-09 | 2014-09-21 | Micron Technology Inc | 反轉極性以讀取相變單元致使縮短程式化後之延遲 |
JP4846813B2 (ja) * | 2009-03-12 | 2011-12-28 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP5197448B2 (ja) * | 2009-03-13 | 2013-05-15 | 株式会社東芝 | 抵抗変化メモリ装置 |
US8238149B2 (en) * | 2009-06-25 | 2012-08-07 | Macronix International Co., Ltd. | Methods and apparatus for reducing defect bits in phase change memory |
US9249498B2 (en) | 2010-06-28 | 2016-02-02 | Micron Technology, Inc. | Forming memory using high power impulse magnetron sputtering |
US9405614B2 (en) | 2011-07-27 | 2016-08-02 | Hewlett Packard Enterprise Development Lp | Method and system for reducing write-buffer capacities within memristor-based data-storage devices |
US9570164B2 (en) * | 2011-08-24 | 2017-02-14 | Rambus Inc. | System and method for performing memory operations on RRAM cells |
CN103123804B (zh) * | 2011-11-21 | 2016-08-03 | 复旦大学 | 基于阻变栅介质的1.5t动态存储单元、阵列以及其操作方法 |
US9042159B2 (en) * | 2012-10-15 | 2015-05-26 | Marvell World Trade Ltd. | Configuring resistive random access memory (RRAM) array for write operations |
US9047945B2 (en) | 2012-10-15 | 2015-06-02 | Marvell World Trade Ltd. | Systems and methods for reading resistive random access memory (RRAM) cells |
US8885388B2 (en) | 2012-10-24 | 2014-11-11 | Marvell World Trade Ltd. | Apparatus and method for reforming resistive memory cells |
WO2014070852A1 (en) | 2012-10-31 | 2014-05-08 | Marvell World Trade Ltd. | Sram cells suitable for fin field-effect transistor (finfet) process |
CN105190760B (zh) | 2012-11-12 | 2018-04-24 | 马维尔国际贸易有限公司 | 在存储器***中并行地使用具有nmos通过门和pmos通过门两者的sram单元 |
KR101431215B1 (ko) * | 2012-12-04 | 2014-08-19 | 성균관대학교산학협력단 | 반도체 메모리 장치, 리프레쉬 방법 및 시스템 |
TWI493548B (zh) | 2013-01-31 | 2015-07-21 | Ind Tech Res Inst | 可組態邏輯區塊及其操作方法 |
US9424917B2 (en) * | 2013-03-07 | 2016-08-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for operating RRAM memory |
CN106256003B (zh) * | 2014-03-13 | 2019-07-05 | 东芝存储器株式会社 | 可变变化存储器及其写入方法 |
US9431083B2 (en) | 2014-03-25 | 2016-08-30 | Samsung Electronics Co., Ltd. | Nonvolatile memory device and storage device having the same |
TWI544670B (zh) * | 2014-03-26 | 2016-08-01 | 華邦電子股份有限公司 | 非揮發性記憶體元件及其製造方法 |
US9336881B2 (en) * | 2014-06-16 | 2016-05-10 | Panasonic Intellectual Property Management Co., Ltd. | Variable resistance nonvolatile memory device including a variable resistance layer that changes reversibly between a low resistance state and a high resistance state according to an applied electrical signal |
US9281043B1 (en) * | 2014-12-24 | 2016-03-08 | Intel Corporation | Resistive memory write circuitry with bit line drive strength based on storage cell line resistance |
US10483321B2 (en) * | 2015-06-02 | 2019-11-19 | Intel Corporation | High density memory architecture using back side metal layers |
US11037052B2 (en) * | 2015-12-30 | 2021-06-15 | SK Hynix Inc. | Method of reading data from synapses of a neuromorphic device |
US9679643B1 (en) * | 2016-03-09 | 2017-06-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Resistive memory device having a trimmable resistance of at least on of a driver and a sinker is trimmed based on a row location |
US10755779B2 (en) | 2017-09-11 | 2020-08-25 | Silicon Storage Technology, Inc. | Architectures and layouts for an array of resistive random access memory cells and read and write methods thereof |
CN109300933A (zh) * | 2018-11-20 | 2019-02-01 | 苏州大学 | 一种阻型存储器结构 |
CN111383685B (zh) * | 2018-12-27 | 2022-04-01 | 华邦电子股份有限公司 | 用于执行存储器操作的可变电阻式存储器装置与方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0172422B1 (ko) * | 1995-06-30 | 1999-03-30 | 김광호 | 스냅백 브레이크다운 현상을 제거한 공통 소오스 라인 제어회로 |
JPH10154803A (ja) * | 1996-11-25 | 1998-06-09 | Toshiba Corp | 不揮発性半導体メモリ |
JP4282314B2 (ja) * | 2002-06-25 | 2009-06-17 | シャープ株式会社 | 記憶装置 |
JP4192060B2 (ja) * | 2003-09-12 | 2008-12-03 | シャープ株式会社 | 不揮発性半導体記憶装置 |
JP2006099866A (ja) * | 2004-09-29 | 2006-04-13 | Sony Corp | 記憶装置及び半導体装置 |
JP4475174B2 (ja) * | 2005-06-09 | 2010-06-09 | ソニー株式会社 | 記憶装置 |
US7272035B1 (en) * | 2005-08-31 | 2007-09-18 | Grandis, Inc. | Current driven switching of magnetic storage cells utilizing spin transfer and magnetic memories using such cells |
US7187577B1 (en) * | 2005-11-23 | 2007-03-06 | Grandis, Inc. | Method and system for providing current balanced writing for memory cells and magnetic devices |
-
2007
- 2007-01-23 KR KR1020070006916A patent/KR100855585B1/ko active IP Right Grant
- 2007-12-26 US US11/964,142 patent/US7903448B2/en active Active
-
2011
- 2011-01-11 US US13/004,251 patent/US20110103134A1/en not_active Abandoned
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9053786B2 (en) | 2011-03-23 | 2015-06-09 | Kabushiki Kaisha Toshiba | Resistance-change memory |
US9601192B2 (en) | 2011-03-23 | 2017-03-21 | Kabushiki Kaisha Toshiba | Resistance-change memory having on-state, off-state, and intermediate state |
US9928908B2 (en) | 2011-03-23 | 2018-03-27 | Toshiba Memory Corporation | Resistance-change memory operating with read pulses of opposite polarity |
Also Published As
Publication number | Publication date |
---|---|
US20080175036A1 (en) | 2008-07-24 |
US7903448B2 (en) | 2011-03-08 |
KR100855585B1 (ko) | 2008-09-01 |
US20110103134A1 (en) | 2011-05-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100855585B1 (ko) | 소오스 라인 공유구조를 갖는 저항성 랜덤 억세스 메모리및 그에 따른 데이터 억세스 방법 | |
TWI492231B (zh) | 可變電阻記憶體裝置及其驅動方法 | |
JP5268481B2 (ja) | 不揮発性半導体記憶装置 | |
KR100745516B1 (ko) | 비휘발성 반도체 기억장치 및 판독방법 | |
KR100827697B1 (ko) | 3차원 구조를 가지는 반도체 메모리 장치 및 셀 어레이구조 | |
US8223530B2 (en) | Variable-resistance memory device and its operation method | |
JP2020074252A (ja) | メモリおよびその動作を含む装置および方法 | |
JP5032621B2 (ja) | 不揮発性半導体メモリ及びその製造方法 | |
JP5072564B2 (ja) | 半導体記憶装置及びメモリセル電圧印加方法 | |
US20070041235A1 (en) | Semiconductor storage device | |
WO2015012406A1 (ja) | マルチコンテキストコンフィグレーションメモリ | |
US10553647B2 (en) | Methods and apparatus for three-dimensional non-volatile memory | |
US9361976B2 (en) | Sense amplifier including a single-transistor amplifier and level shifter and methods therefor | |
JP5713942B2 (ja) | 抵抗変化型不揮発性半導体記憶装置 | |
JP2014075170A (ja) | 抵抗変化メモリ | |
JP2011198445A (ja) | 半導体記憶装置 | |
JP5209013B2 (ja) | 不揮発性半導体記憶装置 | |
JP5197512B2 (ja) | 半導体記憶装置 | |
JPWO2016072173A1 (ja) | 不揮発性メモリ装置、および不揮発性メモリ装置の制御方法 | |
JP2011054223A (ja) | 不揮発性半導体記憶装置 | |
US10192616B2 (en) | Ovonic threshold switch (OTS) driver/selector uses unselect bias to pre-charge memory chip circuit and reduces unacceptable false selects | |
JP5630742B2 (ja) | 半導体記憶装置 | |
KR101884203B1 (ko) | 자기 메모리 소자 및 자기 메모리 소자의 데이터 기록 방법 | |
US10355049B1 (en) | Methods and apparatus for three-dimensional non-volatile memory | |
JPWO2013128854A1 (ja) | 不揮発性半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120802 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20130731 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20140731 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20160801 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20180731 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20190731 Year of fee payment: 12 |