KR20080051642A - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device Download PDF

Info

Publication number
KR20080051642A
KR20080051642A KR1020060123125A KR20060123125A KR20080051642A KR 20080051642 A KR20080051642 A KR 20080051642A KR 1020060123125 A KR1020060123125 A KR 1020060123125A KR 20060123125 A KR20060123125 A KR 20060123125A KR 20080051642 A KR20080051642 A KR 20080051642A
Authority
KR
South Korea
Prior art keywords
film
amorphous carbon
etching
pattern
gas
Prior art date
Application number
KR1020060123125A
Other languages
Korean (ko)
Inventor
이재균
이해정
조상훈
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060123125A priority Critical patent/KR20080051642A/en
Publication of KR20080051642A publication Critical patent/KR20080051642A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

A method of fabricating a semiconductor device is provided to prevent deformation of a pattern layer by etching the pattern layer using an amorphous carbon layer as an etch barrier. A pattern layer(20) and an amorphous carbon layer(30) are formed on a wafer(10), and then the amorphous carbon layer is etched. The pattern layer is etched by using the amorphous carbon layer as an etch mask. The amorphous carbon layer is removed from an edge region of the wafer through bevel etching. The step of etching the amorphous carbon layer includes forming an anti-reflective layer(40) on the amorphous carbon layer, forming a photoresist mask pattern on the anti-reflective layer, and etching the anti-reflective layer and the amorphous carbon layer.

Description

반도체 소자의 제조 방법{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}Method for manufacturing a semiconductor device {METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}

도 1a 내지 도 1f는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 도시한 공정 단면도.1A to 1F are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

10 : 기판10: substrate

20 : 패턴막20: pattern film

30 : 비정질 카본막30: amorphous carbon film

40 : 반사 방지막40: antireflection film

50 : 감광막 마스크 패턴50: photosensitive film mask pattern

본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체 소자의 웨이퍼 베벨(wafer bevel) 식각에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor manufacturing techniques, and more particularly to wafer bevel etching of semiconductor devices.

반도체 제조 공정 중에는 다수의 증착 공정을 통해 반도체 웨이퍼 에지에 원하지 않는 박막이 증착되게 되고, 이로 인해 웨이퍼 뒤틀림 등의 많은 문제가 발생하고 있다. During the semiconductor manufacturing process, an undesired thin film is deposited on a semiconductor wafer edge through a plurality of deposition processes, which causes a lot of problems such as wafer distortion.

따라서, 종래에는 베벨 식각을 통해 웨이퍼 에지(wafer edge) 영역의 박막을 제거한 다음 웨이퍼 중앙 영역의 막들을 식각하였다. 그러나, 이러한 베벨 식각시 발생하는 이물질(불순물)에 의해 웨이퍼 중앙 영역의 패터닝 불량이 발생하는 문제가 있다. Therefore, conventionally, the thin film of the wafer edge region is removed by bevel etching, and then the films of the center region of the wafer are etched. However, there is a problem in that patterning defects in the center region of the wafer are caused by foreign matter (impurity) generated during such bevel etching.

특히 비정질 카본(amorphous carbon)막을 하드 마스크의 용도 등으로 사용하는 경우, 웨이퍼 상에 비정질 카본막을 증착하고, 베벨 식각 공정을 통해 웨이퍼 에지 영역의 비정질 카본막을 제거한 다음, 웨이퍼 중앙 영역의 비정질 카본막을 식각한다. 하지만, 웨이퍼 에지 영역의 비정질 카본막 제거를 위한 베벨 식각시 O2 가스와 N2 가스가 추가로 혼합됨으로 인해 이물질의 발생이 증대된다. 이로인해 이러한 베벨 식각시 이물질이 웨이퍼 중앙 영역으로 잔류하여 패턴 불량을 발생시키는 문제가 있다. In particular, when an amorphous carbon film is used for a hard mask or the like, an amorphous carbon film is deposited on the wafer, a bevel etching process removes the amorphous carbon film in the wafer edge region, and then the amorphous carbon film in the center region of the wafer is etched. do. However, since the O 2 gas and the N 2 gas are further mixed during the bevel etching for removing the amorphous carbon film in the wafer edge region, generation of foreign matters is increased. As a result, foreign materials remain in the center region of the wafer during such bevel etching, causing a pattern defect.

따라서, 본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 반도체 소자의 웨이퍼 베벨 식각시 발생하는 이물질에 기인한 패턴 불량을 방지할 수 있는 반도체 소자의 제조 방법을 제공하는데 그 목적이 있다. Accordingly, an object of the present invention is to provide a method for manufacturing a semiconductor device capable of preventing a pattern defect due to a foreign matter generated during wafer bevel etching of a semiconductor device, which has been proposed to solve the problems of the prior art. have.

상기한 목적을 달성하기 위한 일 측면에 따른 본 발명은 웨이퍼 상에 패턴막과 비정질 카본막을 순차적으로 형성하는 단계와, 상기 비정질 카본막을 식각하는 단계와, 상기 비정질 카본막을 식각 마스크로 하여 상기 패턴막을 식각하는 단계와, 베벨 식각을 통해 상기 웨이퍼 에지 영역의 상기 비정질 카본막을 제거하는 단계를 포함하는 반도체 소자의 제조 방법을 제공한다. According to an aspect of the present invention, there is provided a method of sequentially forming a pattern film and an amorphous carbon film on a wafer, etching the amorphous carbon film, and using the amorphous carbon film as an etching mask. A method of manufacturing a semiconductor device comprising etching and removing the amorphous carbon film in the wafer edge region through bevel etching.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. 또한, 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이며, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나, 또는 그들 사이에 제3의 층이 개재될 수도 있다. 또한 명세서 전체에 걸쳐서 동일한 도면번호(참조번호)로 표시된 부분은 동일한 요소들을 나타낸다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. In addition, in the drawings, the thicknesses of layers and regions are exaggerated for clarity, and in the case where the layers are said to be "on" another layer or substrate, they may be formed directly on another layer or substrate or Or a third layer may be interposed therebetween. In addition, parts denoted by the same reference numerals (reference numbers) throughout the specification represent the same elements.

도 1a 내지 도 1f는 본 발명의 실시예에 따른 웨이퍼 에지 식각 방법을 설명하기 위한 공정 단면도이다. 1A to 1F are cross-sectional views illustrating a wafer edge etching method according to an embodiment of the present invention.

먼저, 도 1a에 도시된 바와 같이, 반도체 웨이퍼(10) 상에 소정의 패턴막(20)을 형성한다. 이때, 패턴막(20)은 후속 식각 공정을 통해 식각될 막을 지칭하는 것으로 반도체 제조 공정에서 사용되는 절연막 또는 도전성막 등이 사용될 수 있다. 물론, 패턴막(20)은 다른 물질막을 식각하기 위한 하드 마스크막일 수도 있 다. 본 실시예에서는 패턴막(20)으로 실리콘산화막을 사용한다. First, as shown in FIG. 1A, a predetermined pattern film 20 is formed on the semiconductor wafer 10. In this case, the pattern film 20 refers to a film to be etched through a subsequent etching process, and an insulating film or a conductive film used in a semiconductor manufacturing process may be used. Of course, the pattern film 20 may be a hard mask film for etching another material film. In this embodiment, a silicon oxide film is used as the pattern film 20.

이어서, 패턴막(20) 상에 300 내지 3000Å 두께의 비정질 카본막(30)을 형성한다. 이때, 비정질 카본막(30)은 후속 패턴막 식각시 하드 마스크막 역할을 한다. 동도면에 도시된 바와 같이, 비정질 카본막(30)은 웨이퍼(10)의 에지 영역(즉, 베벨 영역)에도 형성된다. 물론, 종래에는 비정질 카본막(30) 형성 후, 베벨 식각공정을 실시하여 웨이퍼(10)의 에지 영역의 비정질 카본막(30)을 제거하였다. 하지만, 베벨 식각시 발생하는 불순물에 의해 웨이퍼(10) 중앙 영역에 결함이 발생하였다. Subsequently, an amorphous carbon film 30 having a thickness of 300 to 3000 GPa is formed on the pattern film 20. In this case, the amorphous carbon layer 30 serves as a hard mask layer during subsequent pattern layer etching. As shown in the same figure, the amorphous carbon film 30 is also formed in the edge region (that is, bevel region) of the wafer 10. Of course, conventionally, after the amorphous carbon film 30 is formed, a bevel etching process is performed to remove the amorphous carbon film 30 in the edge region of the wafer 10. However, a defect occurred in the central region of the wafer 10 due to impurities generated during bevel etching.

이에 본 실시예는 패턴막(20) 상에 비정질 카본막(30)을 형성한 다음, 계속하여 비정질 카본막(30) 상에 후속 포토리소그라피 공정시 광 반사를 방지하는 반사 방지막(40)을 형성한다. 여기서, 상기 반사 방지막(40)으로 SiON막을 사용하는 것이 효과적이다. 반사 방지막(40)은 비정질 카본막(30) 상에 200 내지 600Å 두께로 형성하는 것이 효과적이다. In this embodiment, the amorphous carbon film 30 is formed on the pattern film 20, and then the antireflection film 40 is formed on the amorphous carbon film 30 to prevent light reflection during subsequent photolithography processes. do. Here, it is effective to use a SiON film as the anti-reflection film 40. It is effective to form the antireflection film 40 on the amorphous carbon film 30 to a thickness of 200 to 600 mm 3.

이어서, 도 1b 및 도 1c에 도시된 바와 같이 상기 반사 방지막(40) 상에 감광막을 도포한 다음, 포토 마스크를 이용한 노광 및 현상공정을 실시하여 감광막 마스크 패턴(50)을 형성한다. 감광막 마스크 패턴(50)을 식각 마스크로 하는 식각 공정을 실시하여 반사 방지막(40), 비정질 카본막(30) 및 패턴막(20)을 순차적으로 식각한다. Subsequently, as illustrated in FIGS. 1B and 1C, a photoresist film is coated on the antireflection film 40, and then an exposure and development process using a photo mask is performed to form a photoresist mask pattern 50. An etching process using the photoresist mask pattern 50 as an etching mask is performed to sequentially etch the antireflection film 40, the amorphous carbon film 30, and the pattern film 20.

한편, 상기 식각공정을 살펴보면, 먼저, 감광막 마스크 패턴(50)을 식각 마스크로 하는 1차 식각을 통해 감광막 마스크 패턴(50)에 의해 노출된 반사 방지 막(40)을 식각한다. 이후, 반사 방지막(40)을 식각 마스크로 하는 2차 식각을 통해 노출된 비정질 카본막(30)과 감광막 마스크 패턴(50)을 식각한다. 즉, 비정질 카본막(30)의 식각은 산소(O2) 가스를 메인 가스(main gas)로 하는 식각을 실시하기 때문에 감광막 마스크 패턴(50)도 함께 제거된다. 이때, 감광막 마스크 패턴(50)의 식각율은 비정질 카본막(30)에 비하여 2배 내지 3배가 높기 때문에 감광막 마스크 패턴(50)도 함께 제거될 수 있다. 따라서, 상기 2차 식각시 식각 마스크로 반사 방지막(40)이 사용된다. 그리고, 상기 감광막 마스크 패턴(50)의 두께가 높아 완전히 제거되지 않는 경우에는 과도 식각(over etch)을 실시하여 이를 완전히 제거한다. 그런 다음, 비정질 카본막(30)을 식각 마스크로 하는 3차 식각을 실시하여 패턴막(20)의 일부를 제거하여 식각한다. 이때, 패턴막(20)과 함께 비정질 카본막(30) 상에 마련된 반사 방지막(40)이 제거된다. 이때, 반사 방지막(40)으로 SiON막을 사용하고, 패턴막(20)으로 실리콘산화막을 사용하는 경우 실리콘산화막을 식각하기 위한 식각 조건하에서는 SiON막도 함께 제거된다. 이는 실리콘산화막과 SiON막의 식각율이 유사하기 때문이다. 한편, 패턴막(20)의 식각시 비정질 카본막(30)이 식각 배리어(식각 마스크)로 사용되기 때문에 기존의 감광막 마스크 패턴(50)을 이용하여 패턴막(20)을 패터닝할 때 발생하였던 패턴 변형을 방지할 수 있다. 또한, 감광막 마스크 패턴(50)의 경우 그 하부에 마련된 반사 방지막(40)의 식각시에만 사용되기 때문에 그 두께 제약이 없다. 즉, 감광막의 두께가 얇아져도 미세 패턴을 형성할 수 있다. Meanwhile, referring to the etching process, first, the anti-reflection film 40 exposed by the photoresist mask pattern 50 is etched through primary etching using the photoresist mask pattern 50 as an etching mask. Thereafter, the amorphous carbon film 30 and the photoresist mask pattern 50 exposed through the second etching using the anti-reflection film 40 as an etching mask are etched. That is, since the etching of the amorphous carbon film 30 performs etching using oxygen (O 2 ) gas as the main gas, the photoresist mask pattern 50 is also removed. In this case, since the etching rate of the photoresist mask pattern 50 is two to three times higher than that of the amorphous carbon film 30, the photoresist mask pattern 50 may also be removed. Therefore, the anti-reflection film 40 is used as the etching mask during the secondary etching. In addition, when the thickness of the photoresist mask pattern 50 is not completely removed, an overetch is performed to completely remove it. Thereafter, a third etching is performed using the amorphous carbon film 30 as an etching mask to remove a portion of the pattern film 20 for etching. At this time, the anti-reflection film 40 provided on the amorphous carbon film 30 together with the pattern film 20 is removed. In this case, when the SiON film is used as the anti-reflection film 40 and the silicon oxide film is used as the pattern film 20, the SiON film is also removed under the etching conditions for etching the silicon oxide film. This is because the etching rates of the silicon oxide film and the SiON film are similar. On the other hand, since the amorphous carbon film 30 is used as an etching barrier (etch mask) when the pattern film 20 is etched, the pattern generated when the pattern film 20 is patterned using the conventional photoresist mask pattern 50. The deformation can be prevented. In addition, since the photoresist mask pattern 50 is used only during the etching of the anti-reflection film 40 provided thereunder, there is no thickness restriction. That is, a fine pattern can be formed even if the thickness of a photosensitive film becomes thin.

상술한 설명에서는 1차 내지 3차의 식각을 통해 패턴막(20)을 패터닝함에 관해 설명하였다. 하지만, 본 실시예는 이에 한정되지 않고, 식각된 패턴막(20)을 하드 마스크로 하는 별도의 공정을 더 진행할 수도 있다. 예를 들어, 식각된 패턴막(20) 하부의 웨이퍼(10) 중 일부를 식각하여 트랜치(미도시)를 더 형성할 수도 있다. 그리고, 1차 내지 3차의 식각은 단일 챔버 내에서 수행되는 것이 바람직하다. 물론 이에 한정되지 않고, 각기 서로 다른 챔버 내에서 수행될 수 있다. 한편, 웨이퍼(10)의 에지 영역에서는 원활한 식각이 수행되지 않기 때문에 도 1c와 같이 비정질 카본막(30)과 반사 방지막(40)이 잔류하게 된다. In the above description, the patterning layer 20 is patterned through first to third order etching. However, the present exemplary embodiment is not limited thereto, and an additional process of using the etched pattern layer 20 as a hard mask may be further performed. For example, a portion of the wafer 10 under the etched pattern layer 20 may be etched to further form a trench (not shown). In addition, the first to third etching is preferably performed in a single chamber. Of course, the present invention is not limited thereto and may be performed in different chambers. Meanwhile, since the smooth etching is not performed in the edge region of the wafer 10, the amorphous carbon film 30 and the anti-reflection film 40 remain as shown in FIG. 1C.

이어서, 도 1d 및 도 1e에 도시된 바와 같이, 패턴막(20) 식각 후 베벨 식각을 실시하여 웨이퍼(10) 에지 영역의 반사 방지막(40) 및 비정질 카본막(30)을 제거한다. 이때, 베벨 식각 공정은 웨이퍼(10) 에지 영역에만 선택적으로 플라즈마를 발생시키고, 식각 가스를 공급하여, 플라즈마화된 식각 가스를 통해 웨이퍼(10) 에지 영역의 박막을 선택적으로 제거한다. 1D and 1E, after the pattern film 20 is etched, bevel etching is performed to remove the anti-reflection film 40 and the amorphous carbon film 30 in the edge region of the wafer 10. In this case, the bevel etching process selectively generates a plasma only in the wafer 10 edge region, and supplies an etching gas to selectively remove the thin film in the wafer 10 edge region through the plasmalized etching gas.

본 실시예에서는 웨이퍼(10) 에지 영역에 반사 방지막(40)과 비정질 카본막(30)이 존재한다. 따라서, SF6 가스, CF4 가스 및 플루오르계의 가스 중 적어도 어느 하나의 가스를 이용하여 반사 방지막(40)을 제거한 다음, O2 가스, N2 가스 및 Ar 가스를 이용하여 비정질 카본막(30)을 제거한다. 이를 위해, 베벨 식각을 위한 챔버에 웨이퍼(10) 에지 영역에 비정질 카본막(30)과 반사 방지막(40)이 마련된 웨이퍼(10)를 배치시킨다. 챔버 내에 반사 방지막(40) 식각을 위한 식각 가스로 20 내지 200sccm의 SF6 가스와 20 내지 200sccm의 CF4 가스를 공급하고, 웨이퍼(10) 에지 영역 둘레에 플라즈마를 발생시킨다. 이를 통해, 웨이퍼(10) 에지 영역 둘레에 식각 가스가 플라즈마화 된다. 이후, 바이어스 전압을 인가하여 상기 플라즈마화된 식각 가스를 이용하여 상기 반사 방지막(40)을 제거한다. 이때, 상기 챔버 내에 30 내지 200sccm의 O2 가스, N2 가스 및 Ar 가스 중 어느 하나의 가스가 더 첨가될 수 있다. In this embodiment, the anti-reflection film 40 and the amorphous carbon film 30 exist in the edge region of the wafer 10. Therefore, the anti-reflection film 40 is removed using at least one of SF 6 gas, CF 4 gas, and fluorine-based gas, and then the amorphous carbon film 30 using O 2 gas, N 2 gas, and Ar gas. ). To this end, the wafer 10 having the amorphous carbon film 30 and the anti-reflection film 40 is disposed in the edge region of the wafer 10 in the chamber for bevel etching. 20 to 200 sccm SF 6 gas and 20 to 200 sccm CF 4 gas are supplied as an etching gas for etching the anti-reflection film 40 into the chamber, and plasma is generated around the edge region of the wafer 10. As a result, the etching gas is plasmaated around the edge region of the wafer 10. Thereafter, a bias voltage is applied to remove the anti-reflection film 40 using the plasmalized etching gas. In this case, any one of 30 to 200 sccm of O 2 gas, N 2 gas, and Ar gas may be further added to the chamber.

한편, 반사 방지막(40)이 제거된 다음, 챔버 내에 공급되던 SF6 가스, CF4 가스의 공급을 차단하고, 30 내지 200sccm의 O2 가스, 30 내지 200sccm의 N2 가스 및 50 내지 300sccm의 Ar 가스를 공급한다. 이를 통해, 플라즈마화된 가스들로 인해 웨이퍼(10) 에지 영역의 비정질 카본막(30)이 선택적으로 제거된다.On the other hand, after the anti-reflection film 40 is removed, the supply of SF 6 gas, CF 4 gas supplied into the chamber is cut off, 30 to 200 sccm O 2 gas, 30 to 200 sccm N 2 gas and 50 to 300 sccm Ar Supply gas. As a result, the amorphous carbon film 30 in the edge region of the wafer 10 is selectively removed due to the plasmalized gases.

상술한 설명은 반사 방지막(40)과 비정질 카본막(30)이 연속 공정을 통해 제거됨을 설명하였지만, 이에 한정되지 않고, 반사 방지막(40)을 식각한 다음 챔버 내부의 불순물을 완전히 배기한 상태에서 다시 O2 가스, N2 가스 및 Ar 가스를 공급하고, 플라즈마를 발생시켜 비정질 카본막(30)을 형성할 수도 있다. 또한, 단일의 챔버 내에서 베벨 식각을 통해 반사 방지막(40)과 비정질 카본막(30)이 식각됨을 설명하였지만, 이에 한정되지 않고 각기 서로 다른 챔버에서 베벨 식각을 실시할 수도 있다. Although the above description has described that the anti-reflection film 40 and the amorphous carbon film 30 are removed through a continuous process, the present invention is not limited thereto, and the anti-reflection film 40 is etched and then impurities in the chamber are completely exhausted. The O 2 gas, the N 2 gas, and the Ar gas may be supplied again, and plasma may be generated to form the amorphous carbon film 30. In addition, although the anti-reflection film 40 and the amorphous carbon film 30 are etched through the bevel etching in a single chamber, the bevel etching may be performed in different chambers without being limited thereto.

이어서, 도 1f에 도시된 바와 같이, 스트립 공정 또는 습식 식각을 실시하여 웨이퍼(10) 상에 잔류하는 비정질 카본막(30)을 제거한다. 이에, 베벨 식각시 발생한 불순물과 잔류할 수 있는 감광막이 함께 제거된다. 이와 같이, 본 실시예에서는 비정질 카본막 및 그 하부의 패턴막을 패터닝한 후 베벨 식각을 실시하여 베벨 식각시 발생하는 불순물에 의한 패턴막의 패터닝 불량을 해결할 수 있다. Subsequently, as shown in FIG. 1F, a strip process or wet etching is performed to remove the amorphous carbon film 30 remaining on the wafer 10. Thus, impurities generated during bevel etching and photoresist that may remain are removed together. As described above, in the present exemplary embodiment, the patterning of the amorphous carbon film and the pattern film thereunder may be performed after the bevel etching to solve the patterning defect of the pattern film due to the impurities generated during the bevel etching.

본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다. Although the technical spirit of the present invention has been described in detail in the preferred embodiments, it should be noted that the above-described embodiments are for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

이상에서 설명한 바와 같이, 본 발명에 의하면, 다음과 같은 효과들을 얻을 수 있다. As described above, according to the present invention, the following effects can be obtained.

첫째, 본 발명에 의하면, 베벨 식각시 발생하는 불순물에 의한 패턴막의 패터닝 불량을 해결할 수 있다. First, according to the present invention, it is possible to solve the patterning failure of the pattern film due to impurities generated during the bevel etching.

둘째, 본 발명에 의하면, 패턴막의 식각시 비정질 카본막이 식각 배리어로 사용되기 때문에 기존의 감광막 마스크 패턴을 이용하여 패턴막을 패터닝할 때 발생하였던 패턴 변형을 방지할 수 있다.Second, according to the present invention, since the amorphous carbon film is used as an etch barrier when the pattern film is etched, it is possible to prevent the pattern deformation generated when the pattern film is patterned by using the existing photoresist mask pattern.

Claims (7)

웨이퍼 상에 패턴막과 비정질 카본막을 순차적으로 형성하는 단계;Sequentially forming a pattern film and an amorphous carbon film on the wafer; 상기 비정질 카본막을 식각하는 단계;Etching the amorphous carbon film; 상기 비정질 카본막을 식각 마스크로 하여 상기 패턴막을 식각하는 단계; 및Etching the patterned film using the amorphous carbon film as an etching mask; And 베벨 식각을 통해 상기 웨이퍼 에지 영역의 상기 비정질 카본막을 제거하는 단계Removing the amorphous carbon film in the wafer edge region by bevel etching 를 포함하는 반도체 소자의 제조 방법.Method for manufacturing a semiconductor device comprising a. 제 1 항에 있어서, The method of claim 1, 상기 비정질 카본막을 식각하는 단계는, Etching the amorphous carbon film, 상기 비정질 카본막 상에 반사 방지막을 형성하는 단계;Forming an anti-reflection film on the amorphous carbon film; 상기 반사 방지막 상에 감광막 마스크 패턴을 형성하는 단계; 및Forming a photoresist mask pattern on the anti-reflection film; And 상기 감광막 마스크 패턴을 식각 마스크로 하여 상기 반사 방지막과 상기 비정질 카본막을 식각하는 단계Etching the anti-reflection film and the amorphous carbon film using the photoresist mask pattern as an etching mask 를 포함하는 반도체 소자의 제조 방법.Method for manufacturing a semiconductor device comprising a. 제 2 항에 있어서, The method of claim 2, 상기 베벨 식각을 통해 상기 웨이퍼 에지 영역의 상기 비정질 카본막을 제거하는 단계 전, 20 내지 200sccm의 SF6 가스와 20 내지 200sccm의 CF4 가스 그리고, 30 내지 200sccm의 O2 가스, N2 가스 및 Ar 가스를 이용하여 상기 웨이퍼 에지 영역의 반사 방지막을 제거하는 단계를 더 포함하는 반도체 소자의 제조 방법. 20 to 200 sccm SF 6 gas and 20 to 200 sccm CF 4 gas, and 30 to 200 sccm O 2 gas, N 2 gas, and Ar gas before removing the amorphous carbon film in the wafer edge region through the bevel etching. Removing the anti-reflection film in the wafer edge region by using the semiconductor device manufacturing method. 제 2 항에 있어서, The method of claim 2, 상기 비정질 카본막의 식각시 상기 감광막 마스크 패턴도 함께 제거되는 반도체 소자의 제조 방법.The photoresist mask pattern is also removed when the amorphous carbon film is etched. 제 2 항에 있어서, The method of claim 2, 상기 반사 방지막으로 상기 패턴막과 식각율이 유사한 물질막을 사용하는 반도체 소자의 제조 방법. A method of manufacturing a semiconductor device using a material film having an etching rate similar to that of the pattern film as the anti-reflection film. 제 1 항에 있어서, The method of claim 1, 상기 비정질 카본막을 제거하기 위한 베벨 식각은 30 내지 200sccm의 O2 가스, 30 내지 200sccm의 N2 가스 및 50 내지 300sccm의 Ar 가스를 이용하는 반도체 소자의 제조 방법.The bevel etching for removing the amorphous carbon film is a semiconductor device manufacturing method using 30 to 200sccm O 2 gas, 30 to 200sccm N 2 gas and 50 to 300sccm Ar gas. 제 1 항에 있어서, The method of claim 1, 상기 베벨 식각을 통해 상기 웨이퍼 에지 영역의 상기 비정질 카본막을 제거하는 단계 후, 상기 웨이퍼 상에 잔류하는 비정질 카본막을 제거하는 단계를 더 포함하는 반도체 소자의 제조 방법.And removing the amorphous carbon film remaining on the wafer after removing the amorphous carbon film of the wafer edge region through the bevel etching.
KR1020060123125A 2006-12-06 2006-12-06 Method for manufacturing semiconductor device KR20080051642A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060123125A KR20080051642A (en) 2006-12-06 2006-12-06 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060123125A KR20080051642A (en) 2006-12-06 2006-12-06 Method for manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
KR20080051642A true KR20080051642A (en) 2008-06-11

Family

ID=39806604

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060123125A KR20080051642A (en) 2006-12-06 2006-12-06 Method for manufacturing semiconductor device

Country Status (1)

Country Link
KR (1) KR20080051642A (en)

Similar Documents

Publication Publication Date Title
US8778807B2 (en) Method of reducing delamination in the fabrication of small-pitch devices
KR100598105B1 (en) Method of forming semiconductor patterns
KR20000044928A (en) Method for forming trench of semiconductor device
JP5638413B2 (en) Method for forming mask pattern
US6989219B2 (en) Hardmask/barrier layer for dry etching chrome films and improving post develop resist profiles on photomasks
US20080157177A1 (en) Flash Device and the Manufacturing Method
US9513542B2 (en) Lithography mask and method of forming a lithography mask
US7851371B2 (en) Method for manufacturing semiconductor device
KR100551071B1 (en) Method for fabrication of semiconductor device
KR20080069346A (en) Method of forming pattern of semiconductor device
KR20070113604A (en) Method for forming micro pattern of semiconductor device
JPS61185928A (en) Pattern forming method
KR20080051642A (en) Method for manufacturing semiconductor device
KR100282416B1 (en) Method for fabricating semiconductor device
KR20080085280A (en) Method for forming pattern in semiconductor device
KR100912958B1 (en) Method for fabricating fine pattern in semiconductor device
US20080124914A1 (en) Method of fabricating flash memory device
KR100744089B1 (en) Method for fabricating semiconductor device
KR100831978B1 (en) Method for fabricating bitline conatct hole using anti-reflection coating
KR20050047300A (en) Pattern formation method using silicon protective layer for improving an etching selectivity of a photoresist film in a semiconductor device
KR100753097B1 (en) A fabricating method of semiconductor device using ArF photolithography
JP2004158538A (en) Method for manufacturing semiconductor device
KR100770540B1 (en) Manufacturing method of a semiconductor device
KR20070021431A (en) Method for fabrication of fine pattern in semiconductor device
KR20030091452A (en) Method of forming pattern inhibiting pitting effect

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination