KR20080037347A - 표시 기판의 제조 방법 - Google Patents

표시 기판의 제조 방법 Download PDF

Info

Publication number
KR20080037347A
KR20080037347A KR1020060104307A KR20060104307A KR20080037347A KR 20080037347 A KR20080037347 A KR 20080037347A KR 1020060104307 A KR1020060104307 A KR 1020060104307A KR 20060104307 A KR20060104307 A KR 20060104307A KR 20080037347 A KR20080037347 A KR 20080037347A
Authority
KR
South Korea
Prior art keywords
layer
aluminum
molybdenum
metal layer
metal
Prior art date
Application number
KR1020060104307A
Other languages
English (en)
Inventor
정창오
김상갑
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060104307A priority Critical patent/KR20080037347A/ko
Publication of KR20080037347A publication Critical patent/KR20080037347A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

제조 공정을 단순화하기 위한 표시 기판의 제조 방법이 개시된다. 표시 기판의 제조 방법은 게이트 배선 및 박막 트랜지스터의 게이트 전극을 포함하는 제1 금속패턴이 형성된 기판 상에 게이트 절연층을 형성하는 단계와, 게이트 절연층 상에 몰리브덴을 포함하는 제1 금속층 및 알루미늄을 포함하는 제2 금속층을 적층하는 단계와, 제1 및 제2 금속층을 동시에 패터닝하여 데이터 배선, 박막 트랜지스터의 소스 전극 및 드레인 전극을 포함하는 제2 금속패턴을 형성하는 단계와, 제2 금속패턴이 형성된 기판 상에 드레인 전극의 일부를 노출시키는 콘택홀이 형성된 패시베이션층을 형성하는 단계와, 콘택홀을 통해 노출된 드레인 전극의 제2 금속층을 선택적으로 건식 식각하는 단계 및 제2 금속층이 제거된 드레인 전극과 접촉하는 화소 전극을 형성하는 단계를 포함한다. 건식 식각에 의해 화소 전극과의 접촉 저항을 증가시키는 제2 금속층을 선택적으로 식각할 수 있으므로, 종래의 몰리브덴/알루미늄/몰리브덴 3층 적층 구조에서 화소 전극과의 접촉저항 감소를 위해 형성하던 상부 몰리브덴 층을 생략할 수 있다.
Figure P1020060104307
몰리브덴/알루미늄, Mo,Al, 건식 식각, 접촉 저항

Description

표시 기판의 제조 방법{METHOD FOR MANUFACTURING DISPLAY SUBSTRATE}
도 1은 본 발명의 실시예에 따른 표시 기판의 제조 방법으로 제조한 표시 기판의 평면도이다.
도 2 내지 도 6은 도 1의 I-I'선을 따라 절단한 단면을 이용하여 본 발명의 실시예에 따른 표시 기판의 제조 방법을 도시한 공정도들이다.
<도면의 주요부분에 대한 부호의 설명>
110 : 베이스 기판 120 : 게이트 전극
140 : 액티브층 150a : 제1 금속층
150b : 제2 금속층 154 : 소스 전극
156 : 드레인 전극 160 : 패시베이션층
170 : 화소 전극 P : 단위 화소
본 발명은 표시 기판의 제조 방법에 관한 것으로, 보다 상세하게는 제조 공정을 단순화하기 위한 표시 기판의 제조 방법에 관한 것이다.
일반적으로 액정 표시 장치(Liquid Crystal Display; LCD)는 표시 기판(Thin Film Transistor substrate)과 대향 기판(counter substrate) 사이에 주입된 액정층을 포함한다. 상기 액정층은 이방성 유전율로서, 전기장(electric field)의 세기에 따라 배열이 변화되어 투과되는 광의 양을 조절함으로써 화상을 표시한다.
표시 기판 상에는 서로 평행한 복수 개의 게이트 배선들 및 게이트 배선들과 절연되어 교차하는 복수 개의 소스 배선들이 형성되며, 이들 게이트 배선들과 소스 배선들에 의해 둘러 쌓인 영역마다 화소가 형성된다. 각 화소에는 화소 전극 및 화소 전극에 화소 전압을 인가하는 스위칭 소자(Thin Film Transistor)가 배치된다.
액정 표시 장치(LCD)가 대면적화 되고 고화질화 되어 감에 따라 표시 기판의 저저항 배선에 대한 필요성이 점점 높아지므로, 비저항값이 낮은 알루미늄(Al) 내지 알루미늄 합금을 표시 기판의 금속 배선으로 사용하고자 하는 요구가 커지고 있다. 그러나, 알루미늄(Al)의 경우, 화소 전극과의 직접 접촉이 어렵고 실리콘(Si) 막으로 확산되는 문제점이 있다. 따라서, 소스 배선 및 스위칭 소자의 소스/드레인 전극에 알루미늄 배선을 사용할 경우에는 상하부에 몰리브덴(Mo)막을 적층한 Mo/Al/Mo 3층막 구조가 개발된 바 있다.
그러나, 이와 같은 3층 구조를 적용하기 위해서는 기본적으로 세 개의 스퍼터링 챔버가 필요하며 증착 시간이 증가하는 단점이 있다. 이에 따라, Mo/Al 2층막 구조로 형성할 경우, 스위칭 소자의 드레인 전극과 화소 전극이 접촉하는 콘택부에서는 알루미늄과 화소 전극이 접촉함에 따라 접촉저항이 증가하는 문제점이 있다.
이를 방지하기 위해 콘택부에 형성된 알루미늄층 만을 식각하고자 해도 종래의 습식 식각 공정으로는 알루미늄층과 몰리브덴층의 식각 선택비가 없어 알루미늄 층 하부의 몰리브덴층까지 식각되어 버리는 문제점이 있다.
이에 본 발명의 기술적 과제는 이러한 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 제조 공정을 단순화하기 위한 표시 기판의 제조 방법을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위하여 실시예에 따른 표시 기판의 제조 방법은, 게이트 배선 및 박막 트랜지스터의 게이트 전극을 포함하는 제1 금속패턴이 형성된 기판 상에 게이트 절연층을 형성하는 단계와, 상기 게이트 절연층 상에 몰리브덴을 포함하는 제1 금속층 및 알루미늄을 포함하는 제2 금속층을 적층하는 단계와, 상기 제1 및 제2 금속층을 동시에 패터닝하여 데이터 배선, 박막 트랜지스터의 소스 전극 및 드레인 전극을 포함하는 제2 금속패턴을 형성하는 단계와, 상기 제2 금속패턴이 형성된 기판 상에 상기 드레인 전극의 일부를 노출시키는 콘택홀이 형성된 패시베이션층을 형성하는 단계와, 상기 콘택홀을 통해 노출된 상기 드레인 전극의 제2 금속층을 선택적으로 건식 식각하는 단계 및 상기 제2 금속층이 제거된 상기 드레인 전극과 접촉하는 화소 전극을 형성하는 단계를 포함한다.
이러한 표시 기판의 제조 방법에 의하면, 종래의 몰리브덴/알루미늄/몰리브덴 3층 적층 구조에서 화소 전극과의 접촉저항 감소를 위해 형성하던 상부 몰리브덴 층을 생략할 수 있어 제조 공정을 단순화시킬 수 있다.
이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한 다.
도 1은 본 발명의 실시예에 따른 표시 기판의 제조 방법으로 제조한 표시 기판의 평면도이다.
도 2 내지 도 6은 도 1의 I-I'선을 따라 절단한 단면을 이용하여 본 발명의 실시예에 따른 표시 기판의 제조 방법을 도시한 공정도들이다.
도 1 및 도 2를 참조하면, 기판(110) 상에 제1 금속층(미도시)을 증착한다.
상기 제1 금속층은 예를 들면, 크롬, 알루미늄, 탄탈륨, 몰리브덴, 티타늄, 텅스텐, 구리, 은 등의 금속 또는 이들의 합금 등으로 형성될 수 있으며, 물리적 성질이 다른 두 개 이상의 층으로 형성될 수 있다. 상기 제1 금속층(미도시)은 스퍼터링 공정에 의해 증착된다.
이어서, 상기 제1 금속층 상에 포토레지스트막(미도시)을 도포하고 제1 마스크(MASK 1)를 이용한 사진 공정(Photolithography)으로 상기 포토레지스트막을 패터닝하여 제1 포토레지스트 패턴(PR1)을 형성한다. 상기 제1 마스크(MASK 1)는 차광부(2) 및 투광부(4)를 포함하며, 상기 포토레지스트막은 일례로 노광된 영역이 현상액에 의해 용해되는 포지티브형 포토레지스트로 이루어진다.
이어서, 상기 제1 포토레지스트 패턴을 이용한 식각 공정으로 상기 제1 금속층(미도시)을 패터닝하여 게이트 배선(GL) 및 게이트 전극(120)을 포함하는 제1 금속패턴을 형성한다.
상기 게이트 배선(GL)은 기판(110) 상에서 제1 방향(X)으로 연장되고, 상기 게이트 전극(120)은 상기 게이트 배선(GL)으로부터 돌출되어 형성된다.
상기 제1 금속패턴을 형성하는 식각공정은 일례로, 습식식각 공정으로 진행되며, 상기 습식식각 공정이 종료되면 상기 제1 금속패턴 상에 잔류하는 제1 포토레지스트 패턴(PR1)을 스트립 공정으로 제거한다.
도 3을 참조하면, 상기 제1 금속패턴이 형성된 기판(110) 상에 화학 기상 증착 방법(Plasma Enhanced Chemical Vapor Deposition)을 이용하여 게이트 절연층(130), 반도체층(140a) 및 오믹 콘택층(140b)을 연속적으로 형성한다.
일례로, 상기 게이트 절연층(130)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)으로 이루어진다. 상기 반도체층(140a)은 일례로, 비정질 실리콘으로 이루어진다. 상기 오믹 콘택층(140b)은 일례로, n형 이온이 고농도로 도핑된 비정질 실리콘으로 이루어진다.
이어서, 상기 오믹 콘택층(140b) 상에 포토레지스트막(미도시)을 형성하고, 제2 마스크(MASK2)를 이용한 사진 공정으로 상기 포토레지스트막을 패터닝하여 제2 포토레지스트 패턴(PR2)을 형성한다. 이어서, 상기 제2 포토레지스트 패턴(PR2)을 이용한 식각 공정으로 상기 반도체층(140a) 및 오믹 콘택층(140b)을 동시에 패터닝한다.
상기 반도체층(140a) 및 오믹 콘택층(140b)을 패터닝하는 식각 공정은 건식 식각으로 진행된다.
이에 따라, 상기 게이트 절연층(130) 상에서 상기 게이트 전극(120)과 중첩되며, 비정질 실리콘층(140a) 및 오믹 콘택층(140b)이 적층된 구조의 액티브층(140)이 형성된다.
상기 액티브층(140)을 형성하는 식각공정은 일례로, 건식 식각 공정으로 진행되며, 상기 건식 식각 공정이 종료되면 상기 액티브층(140) 상에 잔류하는 제2 포토레지스트 패턴(PR2)을 스트립 공정으로 제거한다.
도 1 및 도 5를 참조하면, 상기 액티브층(140)이 형성된 게이트 절연막(130) 상에 제2 금속층을 형성한다. 상기 제2 금속층은 몰리브덴(Mo)을 포함하는 제1 층(150a) 및 알루미늄(Al)을 포함하는 제2 층(150b)이 적층된 구조로 형성되며, 상기 제1 층(150a) 및 제2 층(150b)이 적층된 제2 금속층은 스퍼터링 방법으로 증착할 수 있다.
상기 제1 층(150a)은 예를 들어, 몰리브덴(Mo), 몰리브덴 니오븀(MoNb), 몰리브덴 티타늄(MoTi), 몰리브덴 텅스텐(MoW), 몰리브덴 질코늄(MoZr), 몰리브덴 탄탈륨(MoTa), 몰리브덴 바나듐(MoV), 몰리브덴 크롬(MoCr) 중에서 선택된 어느 하나로 이루어질 수 있다. 상기 제1 층(150a)의 두께는 100 내지 2000 Å의 두께로 형성되는 것이 바람직하다.
상기 제2 층(150b)은 예를들어, 알루미늄(Al), 알루미늄 네오디뮴(AlNd), 알루미늄 이트륨(AlY), 알루미늄 질코늄(AlZr), 알루미늄 티타늄(AlTi), 알루미늄 탄탈륨(AlTa), 알루미늄 구리(AlCu), 알루미늄 니켈 란타늄(AlNiLa) 중에서 선택된 어느 하나로 이루어질 수 있다. 상기 제2 층(150b)의 두께는 500 내지 10000Å의 두께로 형성되는 것이 바람직하다. 이때, 상기 제2 층(150b)은 상기 제1 층(150a)의 5배 이상의 두께로 형성된다.
다음으로, 제3 마스크(MASK3)를 이용한 사진 공정으로 상기 제2 금속층 상에 제3 포토레지스트 패턴(PR3)을 형성하고, 상기 제3 포토레지스트 패턴(PR3)을 이용한 식각 공정으로 제2 금속층을 패터닝하여 데이터 배선(DL), 소스 전극(154) 및 드레인 전극(156)을 포함하는 제2 금속 패턴을 형성한다. 상기 제2 금속패턴 형성을 위한 식각 공정은 습식식각으로 진행된다.
상기 데이터 배선(DL)은 상기 게이트 배선(GL)과 교차하는 제2 방향(Y)으로 연장되며, 상기 게이트 배선(GL)과 교차하여 복수의 단위 화소(P)를 정의한다.
상기 소스 전극(154)은 상기 데이터 배선(GL)으로부터 돌출되어 형성되며 상기 액티브층(140)과 일부 중첩된다. 상기 드레인 전극(156)은 상기 소스 전극(154)으로부터 소정 간격 이격되어 형성되며 상기 액티브층(140)과 일부 중첩된다.
다음으로, 상기 소스 전극(154) 및 드레인 전극(156)의 이격부에서 노출된 상기 오믹 콘택층(140b)을 식각한다. 상기 오믹 콘택층(140b)의 식각은 일례로 건식 식각 공정으로 진행된다.
이에 따라, 각 단위 화소(P)내에는 게이트 전극(120), 게이트 절연막(130) 액티브층(140), 소스 전극(154), 및 드레인 전극(156)을 포함하는 박막 트랜지스터(TFT)가 형성된다.
도 5를 참조하면 박막 트랜지스터(TFT)가 형성된 베이스 기판(110) 상에 화학 기상 증착 방법(Chemical Vapor Deposition)으로 패시베이션층(160)을 형성한다. 상기 패시베이션층(160)은 예를 들어 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)으로 이루어질 수 있다.
다음으로, 제4 마스크(MASK4)를 이용한 사진 공정으로 상기 패시베이션 층(160)상에 제4 포토레지스트 패턴(PR4)을 형성하고, 상기 제4 포토레지스트 패턴(PR4)을 이용한 식각 공정으로 상기 패시베이션층(160)을 패터닝하여 드레인 전극(156)의 일단부를 노출시키는 콘택홀(162)을 형성한다. 상기 콘택홀(162)에서는 상기 드레인 전극(156)의 제2 층(150b)이 노출된다.
이어서, 콘택홀(162)에서 노출된 상기 드레인 전극(156)의 상기 제2 층(150b) 만을 선택적으로 건식 식각한다.
상기 제2 층(150b)의 건식 식각 공정에 사용되는 식각 가스는 염소 가스(Cl2)를 포함한다. 상기 식각 가스는 염화 붕소 가스(BCl3)를 더 포함할 수도 있다. 상기 식각 가스가 염화 붕소 가스를 더 포함할 경우, 상기 염소 가스와 상기 염화 붕소 가스는 100: 1 내지 100 : 100 의 유량비를 갖도록 공급되는 것이 바람직하다.
더욱 바람직하게는 100: 66 내지 100 :100 의 유량비를 갖도록 공급된다.
일례로, 상기 건식 식각 공정은 15mT(milli torr)의 압력이 유지되고, 2000W 의 전압이 제공되는 플라즈마 챔버내에서 40 내지 55초 동안 진행한다. 이와 같은 건식 식각 중에는 제2 층(150b)만이 선택적으로 식각되도록 조절이 가능하며, 상기 제2 층(150b)의 하부에 형성된 제1 층(150a)은 충분히 잔류시킬 수 있다.
도 6을 참조하면, 콘택홀(162)을 통해 드레인 전극(156)의 제1 층(150a)이 노출된 베이스 기판(110) 상에 투명 전극층(미도시)을 형성한다. 상기 투명 전극층은 예를 들어 인듐 틴 옥사이드(Indium Tin Oxide), 인듐 징크 옥사이드(Indium Zinc Oxide), 비정질 인듐 틴 옥사이드(Amorphous Indium Tin Oxide) 등으로 이루 어질수 있으며 스퍼터링 방법으로 형성할 수 있다.
이어서, 제5 마스크(Mask5)를 이용한 사진 공정으로 상기 투명 전극층 상에 상기 단위 화소(P)에 대응하는 제5 포토레지스트 패턴(PR5)을 형성한다. 다음으로, 상기 제5 포토레지스트 패턴(PR5)을 이용한 식각 공정으로 상기 투명 전극층을 패터닝한다. 이에 따라, 상기 패시베이션층(160) 상에는 상기 단위 화소(P)에 대응하며 상기 콘택홀(162)을 통해 상기 드레인 전극(156)과 접촉하는 화소 전극(PE)이 형성된다. 이에 따라, 본 발명의 실시예에 따른 표시 기판의 완성된다.
본 발명의 실시예에 따르면 제2 층(150b)의 두께를 제1 층(150a) 두께의 5배 이상으로 형성하고, 콘택홀에서 노출된 드레인 전극을 건식 식각 함으로써 제2 층(150b)만을 선택적으로 제거할 수 있다.
화소 전극(PE)과 드레인 전극(156)간의 접촉저항을 높이는 요인인 알루미늄이 포함된 제2 층(150b)이 선택적으로 제거되므로 종래의 Mo/Al/Mo 3층 적층 구조가 아닌 Mo/Al 2층 적층 구조의 제2 금속패턴을 적용하면서도, 드레인 전극(156)과 화소 전극(PE) 간의 접촉 저항을 감소시킬 수 있다.
이에 따라, 제2 금속패턴을 이루는 금속층의 적층 구조가 단순화 되므로 표시 기판의 제조 시간이 감소하며, 제조 원가를 절감할 수 있다.
한편, 본 발명의 실시예에서는 5매의 마스크를 이용한 표시 기판의 제조 방법을 예로 들어 설명하였으나, 몰리브덴을 포함하는 제1 층과 알루미늄을 포함하는 제2 층이 적층된 구조의 제2 금속패턴을 적용한 4매 내지 3매 마스크 공정의 표시 기판의 제조 방법에도 적용될 수 있음은 당업자라면 자명하다.
이상에서 설명한 바와 같이, 몰리브덴을 포함하는 제1 층과 알루미늄을 포함하는 제2 층이 적층된 구조의 드레인 전극을 형성하고, 콘택홀에서 노출된 드레인 전극의 제2 층을 건식 식각함으로써 화소 전극과의 접촉 저항을 증가시키는 제2 층만을 선택적으로 제거할 수 있다. 이에 따라, 종래의 Mo/Al/Mo 3층 적층 구조가 아닌 Mo/Al 2층 적층 구조의 제2 금속패턴을 적용하면서도, 드레인 전극과 화소 전극 간의 접촉 저항을 감소시킬 수 있다. 또한, 제2 금속패턴을 이루는 금속층의 적층수가 감소되므로 표시 기판의 제조 시간이 감소하며, 제조 원가를 절감할 수 있다.
이상에서는 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (8)

  1. 게이트 배선 및 박막 트랜지스터의 게이트 전극을 포함하는 제1 금속패턴이 형성된 기판 상에 게이트 절연층을 형성하는 단계;
    상기 게이트 절연층 상에 몰리브덴을 포함하는 제1 금속층 및 알루미늄을 포함하는 제2 금속층을 적층하는 단계;
    상기 제1 및 제2 금속층을 동시에 패터닝하여 데이터 배선, 박막 트랜지스터의 소스 전극 및 드레인 전극을 포함하는 제2 금속패턴을 형성하는 단계;
    상기 제2 금속패턴이 형성된 기판 상에 상기 드레인 전극의 일부를 노출시키는 콘택홀이 형성된 패시베이션층을 형성하는 단계;
    상기 콘택홀을 통해 노출된 상기 드레인 전극의 제2 금속층을 선택적으로 건식 식각하는 단계; 및
    상기 제2 금속층이 제거된 상기 드레인 전극과 접촉하는 화소 전극을 형성하는 단계를 포함하는 표시 기판의 제조 방법.
  2. 제1 항에 있어서, 상기 제2 금속층은 상기 제1 금속층의 5배 내지 10배의 두께로 형성되는 것을 특징으로 하는 표시 기판의 제조 방법.
  3. 제2 항에 있어서, 상기 제1 금속층은 100 내지 2000Å의 두께로 형성되는 것을 특징으로 하는 표시 기판의 제조 방법.
  4. 제1 항에 있어서, 상기 제2 금속층을 선택적으로 건식 식각하는 단계에서 사용되는 식각 가스는 염소 가스(Cl2)를 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  5. 제4 항에 있어서, 상기 식각 가스는 염화 붕소 가스(BCl)를 더 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  6. 제5 항에 있어서, 상기 염소 가스와 상기 염화 붕소 가스는 100:1 내지 100:100의 유량비로 제공되는 것을 특징으로 하는 표시 기판의 제조 방법.
  7. 제1 항에 있어서, 상기 제1 금속층은 몰리브덴(Mo), 몰리브덴 니오븀(MoNb), 몰리브덴 티타늄(MoTi), 몰리브덴 텅스텐(MoW), 몰리브덴 질코늄(MoZr), 몰리브덴 탄탈륨(MoTa), 몰리브덴 바나듐(MoV), 몰리브덴 크롬(MoCr) 중에서 선택된 어느 하나로 이루어진 것을 특징으로 하는 표시 기판의 제조 방법.
  8. 제1 항에 있어서, 상기 제2 금속층은 알루미늄(Al), 알루미늄 네오디뮴(AlNd), 알루미늄 이트륨(AlY), 알루미늄 질코늄(AlZr), 알루미늄 티타늄(AlTi), 알루미늄 탄탈륨(AlTa), 알루미늄 구리(AlCu), 알루미늄 니켈 란타늄(AlNiLa) 중에서 선택된 어느 하나로 이루어진 것을 특징으로 하는 표시 기판의 제조 방법.
KR1020060104307A 2006-10-26 2006-10-26 표시 기판의 제조 방법 KR20080037347A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060104307A KR20080037347A (ko) 2006-10-26 2006-10-26 표시 기판의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060104307A KR20080037347A (ko) 2006-10-26 2006-10-26 표시 기판의 제조 방법

Publications (1)

Publication Number Publication Date
KR20080037347A true KR20080037347A (ko) 2008-04-30

Family

ID=39575355

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060104307A KR20080037347A (ko) 2006-10-26 2006-10-26 표시 기판의 제조 방법

Country Status (1)

Country Link
KR (1) KR20080037347A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8067774B2 (en) 2008-08-20 2011-11-29 Samsung Electronics Co., Ltd. Thin film transistor panel and method of manufacturing the same
US9812518B2 (en) 2015-04-07 2017-11-07 Samsung Display Co., Ltd. Thin film transistor array substrate and organic light-emitting display apparatus including the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8067774B2 (en) 2008-08-20 2011-11-29 Samsung Electronics Co., Ltd. Thin film transistor panel and method of manufacturing the same
US9812518B2 (en) 2015-04-07 2017-11-07 Samsung Display Co., Ltd. Thin film transistor array substrate and organic light-emitting display apparatus including the same

Similar Documents

Publication Publication Date Title
US8927993B2 (en) Array substrate for fringe field switching mode liquid crystal display and method of manufacturing the same
US7948570B2 (en) Thin film transistor array substrate and manufacturing method thereof
US6765270B2 (en) Thin film transistor array gate electrode for liquid crystal display device
US8497507B2 (en) Array substrate for liquid crystal display device and method of fabricating the same
TWI393970B (zh) 薄膜電晶體陣列面板及其製造方法
US8031285B2 (en) Thin film transistor substrate, method of manufacturing the same, and liquid crystal display panel having the same
US7425476B2 (en) Manufacturing method of a thin film transistor array panel
US7833813B2 (en) Thin film transistor array panel and method of manufacturing the same
KR101137861B1 (ko) 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조방법
US7858412B2 (en) Thin-film transistor substrate and method of fabricating the same
JP2008010440A (ja) アクティブマトリクス型ｔｆｔアレイ基板およびその製造方法
KR20070009329A (ko) 컨택홀 형성 방법 및 이를 이용한 박막 트랜지스터 기판의제조 방법
US20090039354A1 (en) Tft array substrate and manufacturing method thereof
JP2008098642A (ja) 薄膜トランジスタ基板の製造方法
US6958788B2 (en) Liquid crystal display device and method of fabricating the same
KR20080037347A (ko) 표시 기판의 제조 방법
KR20080074356A (ko) 표시 기판 및 이의 제조 방법
US20040266047A1 (en) Thin film array panel and manufacturing method thereof
KR100843472B1 (ko) 액정표시장치 및 그의 제조방법
KR100603927B1 (ko) 박막트랜지스터 액정표시장치
US9798201B2 (en) Liquid crystal display device and method of manufacturing the same
KR20020058917A (ko) 박막트랜지스터 및 그 제조방법
KR100799465B1 (ko) 액정표시장치 및 그 제조방법
KR100625030B1 (ko) 액정표시소자의 제조방법
KR102375127B1 (ko) 박막 트랜지스터 기판 및 그 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination