KR100843472B1 - 액정표시장치 및 그의 제조방법 - Google Patents

액정표시장치 및 그의 제조방법 Download PDF

Info

Publication number
KR100843472B1
KR100843472B1 KR1020010014219A KR20010014219A KR100843472B1 KR 100843472 B1 KR100843472 B1 KR 100843472B1 KR 1020010014219 A KR1020010014219 A KR 1020010014219A KR 20010014219 A KR20010014219 A KR 20010014219A KR 100843472 B1 KR100843472 B1 KR 100843472B1
Authority
KR
South Korea
Prior art keywords
layer
metal layer
gate
electrode
gate line
Prior art date
Application number
KR1020010014219A
Other languages
English (en)
Other versions
KR20020074302A (ko
Inventor
이경묵
권오남
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020010014219A priority Critical patent/KR100843472B1/ko
Publication of KR20020074302A publication Critical patent/KR20020074302A/ko
Application granted granted Critical
Publication of KR100843472B1 publication Critical patent/KR100843472B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 구리배선의 불량을 방지하도록 한 액정표시장치 및 그 제조방법에 관한 것이다.
본 발명에 따른 액정표시장치는 기판상에 형성된 게이트전극 및 게이트라인과, 게이트전극 및 게이트라인 상에 형성된 게이트절연막과, 게이트절연막 상에 형성된 활성층 및 오믹접촉층과, 오믹접촉층 상에 형성된 소스 및 드레인전극과, 게이트라인과 교차되게 형성된 데이터라인;을 포함하고, 게이트전극, 게이트라인, 데이터라인, 소스 및 드레인전극은 식각공정시 하층물질과 막분리가 가능한 구리(Cu)로 이루어진 제1 금속층과, 제1 금속층과 다른 계면특성을 가짐으로써 하층물질과 상기 제1 금속층 사이의 계면특성을 보상하기 위한 타이타늄(Ti), 탄탈늄(Ta) 및 니켈(Ni) 중 어느 하나로 이루어진 제2 금속층을 포함하여 이루어진다.
이에 따라, 구리배선 아래에 타이타늄층을 형성시킴으로써 식각공정시 막분리를 방지할 수 있으며, 소정 온도이상에서 반도체층과의 화학 반응을 방지할 수 있다.

Description

액정표시장치 및 그의 제조방법{Liquid Crystal Display and Fabricating Method Thereof}
도 1은 종래의 액정표시장치의 TFT기판에 대한 전극배치도를 도시한 평면도.
도 2는 도 1에 도시된 TFT 기판을 A-A'선을 따라 절취한 단면도.
도 3a 내지 도 3e는 도 2에 도시된 TFT의 제조방법을 단계적으로 도시한 단면도.
도 4는 본 발명의 실시예에 따른 액정표시장치의 TFT기판에 대한 단면도.
도 5a 내지 도 5g는 도 4에 도시된 TFT의 제조방법을 단계적으로 도시한 단면도.
도 6는 (NH4)2S2O8 수용액의 농도에 따른 구리(Cu)막의 식각속도를 나타낸 그래프.
도 7은 옥손(Oxone)의 농도에 따른 구리(Cu)막의 식각속도를 나타낸 그래프.
도 8은 HF계 불화물의 농도에 따른 타이타늄(Ti)층의 식각속도를 나타낸 그래프.
<도면의 주요 부분에 대한 부호의 간단한 설명>
10,30 : 투명기판 12,32 : 게이트전극
15,35 : 게이트라인 14,34 : 데이터라인
16,36 : 게이트절연막 18,38 : 활성층
20,40 : 오믹접촉층 22,42 : 소스전극
24,44 : 드레인전극 26,46 : 보호층
28,48 : 화소전극 29,49 : 컨택홀
본 발명은 액정표시장치 및 그 제조방법에 관한 것으로, 특히 구리배선의 불량을 방지하도록 한 액정표시장치 및 그의 제조방법에 관한 것이다
통상적으로, 액정표시장치(Liquid Crystal Display; LCD)는 비디오신호에 따라 액정셀들의 광투과율을 조절하여 화상을 표시하게 된다. 액정표시장치 중 액정셀별로 스위칭소자가 마련된 액티브 매트릭스(Active Matrix) 타입은 동영상을 표시하기에 적합하다. 액티브 매트릭스 타입의 액정표시장치에서 스위칭소자로는 주로 박막트랜지스터(Thin Film Transistor; 이하 "TFT"라 함)가 이용되고 있다.
도 1은 종래의 액정표시장치의 TFT기판에 대한 전극배치도이다.
도 2는 도 1에 도시된 TFT기판을 A-A'선을 따라 절취한 단면도이다.
도 1 및 도 2를 참조하면, 게이트라인(15)과 데이터라인(14)의 교차부에 형성된 TFT와, 게이트라인(15)과 데이터라인(14)의 교차구조로 마련된 화소영역에 형성된 화소전극(28)을 구비한다.
TFT는 TFT기판(10) 상에 형성된 게이트전극(12), 게이트절연막(16), 활성층(18), 소스 및 드레인전극(22,24)이 순차적으로 적층되어 구성된다. 게이트전극(12)은 게이트라인(15)과 연결되며, 소스전극(22)은 데이터라인(14)과 연결된다. 드레인전극(24)은 TFT를 보호하기 위한 보호층(26)에 형성된 컨택홀(29)을 통해 화소전극과 접촉된다.
이러한, TFT는 게이트전극(12)에 인가되는 스캔펄스 공급기간동안 데이터라인(14)상의 데이터신호를 화소전극(28)에 공급하여 액정셀을 구동하게 된다.
도 3a 내지 도 3e는 도 2에 도시된 TFT의 제조방법을 단계적으로 도시한 도면이다.
도 3a를 참조하면, 게이트전극(12)이 TFT기판(10) 상에 형성된다. 게이트전극(12)은 스퍼터링(sputtering) 등의 방법으로 금속박막을 형성한 후, 습식방법을 포함하는 포토리쏘그래피방법으로 패터닝함으로써 게이트라인(15)과 함께 형성된다. 게이트전극(12)의 재료로는 알루미늄(Al) 또는 구리(Cu) 등의 금속물질이 사용되며, 식각액으로는 (NH4)2S2O8 수용액 등이 사용된다.
도 3b를 참조하면, 게이트전극(12)이 형성된 TFT기판(10) 상에 게이트절연막(16), 활성층(18) 및 오믹접촉층(20)이 순차적으로 적층된다.
게이트절연막(16)은 질화실리콘 또는 산화실리콘의 절연물질을 투명기판(10) 상에 전면 증착함으로써 형성된다. 게이트절연막(16) 상에 비정질실리콘층 및 불순물이 도핑된 비정질실리콘층을 화학기상증착방법(Chemical Vapor Deposition : 이하 "CVD"라 함)을 이용하여 순차적으로 적층한다. 이러한, 비정질실리콘층 및 불순물이 도핑된 비정질실리콘층은 포토리쏘그래피방법으로 패터닝하여 활성층(18) 및 오믹접촉층(20)을 형성하게 된다.
도 3c를 참조하면, 게이트절연막(16) 상에 오믹접촉층(20)을 덮도록 소스 및 드레인전극(22,24)이 형성된다. 소스 및 드레인(22,24)전극은 금속층을 게이트절연막(16) 상에 오믹접촉층(20)을 덮도록 CVD방법 또는 스퍼터링(sputtering)방법으로 증착한 후, 포토리쏘그래피방법으로 패터닝함으로써 데이터라인과 함께 형성된다. 소스 및 드레인전극(22,24)은 몰리브덴(Mo), MoW, MoTa 또는 MoNb등의 몰리브덴 합금(Mo alloy)을 사용하고, 식각액으로 (NH4)2S2O8 수용액을 사용한다. 이러한 소스 및 드레인전극(22,24)을 마스크를 이용하여 노출된 오믹접촉층(20)을 건식 식각하여 소스 및 드레인전극(22,24) 사이로 활성층(18)이 노출되도록 한다. 상기에서 활성층(18)의 소스 및 드레인전극(22,24)사이의 게이트전극(12)과 대응하는 부분은 채널이 된다.
도 3d를 참조하면, 보호층(26)은 절연물질을 전면 증착한 후 패터닝하여 형성된다. 이 경우, 드레인전극(24)을 노출시키는 콘택홀(29)이 형성된다. 보호층(26)은 질화실리콘 또는 산화실리콘등의 무기절연물질 또는 아크릴계(acryl) 유기화합물, 테프론(Teflon), BCB (benzocyclobutene), 사이토프 (cytop) 또는 PFCB(perfluorocyclobutane) 등의 유전상수가 작은 유기절연물로 형성된다.
도 3e를 참고하면, 보호층(26) 상에 화소전극(28)을 형성한다. 화소전극(28)은 투명전도성물질인 인듐-주석-옥사이드(Indium-Tin-Oxide ; 이하 "ITO"라 함), 인듐-아연-옥사이드(Indium-Zinc-Oxide ; 이하 "IZO"라 함), 인듐-주석-아연-옥사이드(Indium-Tin-Zinc-Oxide ; 이하 "ITZO"라 함)들 중 어느 하나로 증착한 후 패터닝됨으로써 형성된다. 화소전극(28)은 드레인전극(24)과 콘택홀(29)을 통해 전기적으로 접촉한다.
이러한 종래의 액정표시장치에서는 통상 금속전극의 재료로서 도전율이 좋은 금속물질 특히, 구리(Cu)를 이용하게 된다. 그런데, 게이트전극으로 구리(Cu)를 사용하는 경우, 게이트전극 형성시 구리(Cu) 단층막은 투명기판과의 밀착성이 좋지 않아 식각 공정 진행 중에 구리막이 벗겨지기가 쉽다. 이에 따라, 공정 진행시 게이트배선 불량이 발생하며, 수율저하를 초래하는 문제점이 대두된다.
또한, 소스 및 드레인전극으로 구리(Cu)막을 사용할 경우, 소정의 온도(200
Figure 112001006100282-pat00001
C) 이상에서 구리 원자가 비정질실리콘층으로 확산(deffusion)되어 TFT의 특성이 저하되는 문제점이 발생한다. 따라서, 소스 및 드레인전극으로 구리(Cu)막을 사용하기가 어렵다.
따라서, 본 발명의 목적은 구리배선의 불량을 방지하도록 한 액정표시장치 및 그의 제조방법을 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명에 따른 액정표시장치는 기판상에 형성된 게이트전극 및 게이트라인과, 상기 게이트전극 및 상기 게이트라인 상에 형성된 게이트절연막과, 상기 게이트절연막 상에 형성된 활성층 및 오믹접촉층과, 상기 오믹접촉층 상에 형성된 소스 및 드레인전극과, 상기 게이트라인과 교차되게 형성된 데이터라인;을 포함하고, 상기 게이트전극, 상기 게이트라인, 상기 데이터라인, 상기 소스 및 드레인전극은 식각공정시 하층물질과 막분리가 가능한 구리(Cu)로 이루어진 제1 금속층과, 상기 제1 금속층과 다른 계면특성을 가짐으로써 상기 하층물질과 상기 제1 금속층 사이의 계면특성을 보상하기 위한 타이타늄(Ti), 탄탈늄(Ta) 및 니켈(Ni) 중 어느 하나로 이루어진 제2 금속층을 포함하는 것을 특징으로 한다.
본 발명에 따른 액정표시장치는 기판상에 형성된 게이트전극 및 게이트라인과, 상기 게이트전극 및 상기 게이트라인 상에 형성된 게이트절연막과, 상기 게이트절연막 상에 형성된 활성층 및 오믹접촉층과, 상기 오믹접촉층 상에 형성된 소스 및 드레인전극과, 상기 게이트라인과 교차되게 형성된 데이터라인;을 포함하고, 상기 게이트전극, 상기 게이트라인, 상기 데이터라인, 상기 소스 및 드레인전극은 제조공정시 일정한 온도에서 하층물질과 화학적 반응이 일어나는 구리(Cu)로 이루어진 제1 금속층과, 상기 제1 금속층과 다른 계면특성을 가짐으로써 상기 하층물질과 상기 제1 금속층 사이의 계면특성을 보상하기 위한 타이타늄(Ti), 탄탈늄(Ta) 및 니켈(Ni) 중 어느 하나로 이루어진 제2 금속층을 포함하는 것을 특징으로 한다.
본 발명에 따른 액정표시장치의 제조방법은 기판 상에 게이트전극과 게이트라인을 형성하는 단계과, 상기 게이트전극 및 상기 게이트라인 상에 게이트절연막을 형성하는 단계와, 상기 게이트절연막 상에 활성층 및 오믹접촉층을 순차적으로 형성하는 단계와, 상기 오믹접촉층 상에 소스전극, 드레인전극 및 데이터라인을 형성하는 단계를 포함하고, 상기 게이트전극, 상기 게이트라인, 상기 데이터라인, 상기 소스 및 드레인전극을 형성하는 단계는 옥손(Oxone)이 포함된 식각액을 사용하여 제1 금속층 패턴을 형성하는 단계와, 버퍼 옥사이드 에천트(Buffer Oxide Etchant) 또는 F계 화합물을 사용하여 제2 금속층 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.
삭제
삭제
또한, 본 발명에 따른 액정표시장치는 상기 신호배선은 제2 금속층과 제1 금속층이 순차적으로 형성되는 단계와, 상기 제1 금속층과 제2 금속층이 포토리쏘그래피 방법으로 순차적으로 패터닝되는 단계를 포함하는 것을 특징으로 하고, 상기 제1 금속층이 구리로 형성되고, 상기 제2 금속층이 타이타늄, 탄탈늄 또는 니켈로 이루어진 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 설명예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 4 내지 8를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 4는 본 발명의 실시예에 따른 액정표시장치의 TFT기판에 대한 단면도이 다.
도 4를 참조하면, 도시되지 않은 게이트라인과 데이터라인의 교차부에 형성된 TFT와, 게이트라인과 데이터라인의 교차구조로 마련된 화소영역에 형성된 화소전극(48)을 구비한다.
TFT는 TFT 기판(30) 상에 형성된 게이트전극(32), 게이트절연막(36), 활성층(38), 오믹접촉층(40), 소스 및 드레인전극(42,44)이 순차적으로 적층되어 구성된다. 게이트전극(32)은 게이트라인(도시되지 않음)과 연결되며, 소스전극(42)은 데이터라인(도시되지 않음)과 연결된다. 드레인전극(44)은 보호층(36)에 형성된 컨택홀(49)을 통해 화소전극(48)과 접촉된다.
게이트라인과 게이트전극(32)은 제1 금속층과 제2 금속층으로 구성된다.
마찬가지로, 데이터라인과 소스 및 드레인전극(42,44)도 제1 금속층 및 제2 금속층으로 구성된다.
이러한, TFT는 게이트전극(32)에 인가되는 스캔펄스 공급기간동안 데이터라인(도시되지 않음) 상의 데이터신호를 화소전극(48)에 공급하여 액정셀을 구동하게 된다.
도 5a 내지 도 5g는 도 4에 도시된 TFT의 제조방법을 단계적으로 도시한 도면이다.
도 5a를 참조하면, 투명기판(30) 상에 제1 금속층(32A)과 제2 금속층(32B)이 순착적으로 형성된다. 제1 금속층은 전도성이 좋은 구리(Cu)를 사용하며, 제2 금 속층은 타이타늄(Ti), 탄탈늄(Ta), 니켈(Ni), 알루미늄(Al) 중 어느 하나를 사용한다. 제1 금속층(31)과 제2 금속층(30)은 스퍼터링(sputtering) 등의 방법으로 형성된다.
도 5b를 참조하면, 제1 금속층(32A)이 포토리쏘그래피방법으로 패터닝된다. 여기서 식각액으로 옥손(Oxone)이 포함된 식각액(예를 들어, 2KHSO5, KHSO4, K2SO4)이 사용된다.
이어서, 도 5c를 참조하면, 제1 및 제2 금속층(32A,32B)으로 구성된 게이트전극(32)이 형성된다. 게이트전극(32)은 제1 금속층(32A)에 이어 제2 금속층(32B)이 포토리쏘그래피방법으로 패터닝되어 형성된다. 여기서 식각액으로 버퍼 옥사이드 에천트(Buffer Oxide Etchant : 이하 "BOE"라 함) 또는 F계 화합물(예를 들면, HF, KF, NH4F, NaF)이 사용된다.
도 5d를 참조하면, 게이트전극(32)이 형성된 TFT기판(30) 상에 게이트절연막(36), 활성층(38) 및 오믹접촉층(40)이 적층된다.
게이트절연막(36)은 질화실리콘 또는 산화실리콘으로 절연물질을 TFT기판(30) 상에 전면 증착함으로써 형성된다. 게이트절연막(36) 상에 비정질실리콘층 및 불순물이 고농도로 도핑된 비정질실리콘층을 CVD방법을 이용하여 순차적으로 적층한다. 이러한, 비정질실리콘층 및 불순물이 도핑된 비정질실리콘층은 포토리쏘그래피방법으로 패터닝하여 활성층(38) 및 오믹접촉층(40)을 형성하게 된다.
도 5e를 참조하면, 게이트절연막(36) 상에 오믹접촉층(40)을 덮도록 소스 및 드레인전극(42,44)이 형성된다. 소스 및 드레인전극(42,44)은 제1 금속층(42A,44A) 및 제2 금속층(42B,44B)으로 구성된다.
소스 및 드레인전극(42,44)은 제1 금속층(42A,44A) 및 제2 금속층(42B,44B)을 게이트절연막(36) 상에 오믹접촉층(40)을 덮도록 CVD 방법 또는 스퍼터링(Sputtering)방법으로 증착한 후, 포토리쏘그래피방법으로 패터닝됨으로써 데이터라인과 함께 형성된다. 여기서, 제1 금속층(42A,44A)을 식각하는 식각액으로 옥손(Oxone)이 포함된 식각액(예를 들어, 2KHSO5, KHSO4, K2SO4)을 사용하며, 제2 금속층(42B,44B)을 식각하는 식각액으로 버퍼 옥사이드 에천트(Buffered Oxide Etchant : 이하 "BOE"라 함) 또는 F계 화합물(예를 들면, HF, KF, NH4F, NaF)이 사용된다. 소스 및 드레인전극(42,44)의 제1 금속층은 전도성이 좋은 구리(Cu)를 사용하며, 제2 금속층은 타이타늄(Ti), 탄탈늄(Ta), 니켈(Ni), 알루미늄(Al) 중 어느 하나를 사용한다. 이러한 소스 및 드레인전극(42,44)을 마스크를 이용하여 노출된 오믹접촉층(40)을 식각하여 소스 및 드레인전극(42,44) 사이로 활성층(18)이 노출되도록 한다. 상기에서 활성층(38)의 소스 및 드레인전극(42,44)사이의 게이트전극과 대응하는 부분은 채널이 된다.
도 5f를 참조하면, 보호층(46)은 절연물질을 전면 증착한 후 패터닝하여 형성된다. 이 경우, 드레인전극(44)을 노출시키는 콘택홀(49)이 형성된다. 보호층(46)은 질화실리콘 또는 산화실리콘등의 무기절연물질 또는 아크릴계(acryl) 유기화합물, 테프론(Teflon), BCB (benzocyclobutene), 사이토프(cytop) 또는 PFCB(perfluorocyclobutane) 등의 유전상수가 작은 유기절연물로 형성된다.
도 5g를 참고하면, 보호층(46) 상에 화소전극(48)을 형성한다. 화소전극(48)은 투명전도성물질인 ITO, IZO, ITZO 들 중 어느 하나로 증착된 후, 패터닝됨으로써 형성된다. 화소전극(48)은 드레인전극(44)과 콘택홀(29)을 통해 전기적으로 접촉한다.
도 6 내지 도 8은 서로 다른 식각액에 의한 구리(Cu) 또는 타이타늄(Ti)배선의 식각속도를 나타낸 그래프이다.
도 6 내지 도 8에 있어서, 각 식각액의 식각속도를 척도로 하여 각 금속물질을 식각한다. 금속물질이 너무 빠르게 식각되거나, 너무 느리게 식각되면 공정 제어가 어려우므로 알맞은 식각속도로 금속물질을 식각해야 한다.
도 6은 옥손(Oxone)의 농도에 따른 구리(Cu)막의 식각속도를 나타낸다.
도 6과 같이 구리(Cu)막은 옥손(Oxone)의 농도가 0.03~0.3(mol) 사이의 식각액을 사용하여 650~5000(
Figure 112001006100282-pat00002
/min)의 속도로 식각하는 것이 적당하다.
도 7은 (NH4)2S2O8 수용액의 농도에 따른 구리(Cu)막의 식각속도를 나타낸다.
도 7과 같이 구리(Cu)막은 (NH4)2S2O8 수용액의 농도가 0.025~0.15(mol) 사이의 식각액을 사용하여 400~2400(
Figure 112001006100282-pat00003
/min)의 속도로 식각하는 것이 적당하다.
도 8은 HF의 농도에 따른 타이타늄(Ti)층의 식각속도를 나타낸다.
도 8과 같이 타이타늄(Ti)층은 HF의 농도 0.1~0.5(mol) 사이의 식각액을 사용하여 1100~2400(
Figure 112001006100282-pat00004
/min)의 속도로 식각하는 것이 적당하다.
상술한 바와 같이, 본 발명에 따른 액정표시장치 및 그의 제조방법은 구리배선 아래에 타이타늄층을 형성시킴으로써 식각공정시 막분리를 방지할 수 있으며, 소정 온도이상에서 반도체층과의 화학 반응을 방지할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (14)

  1. 기판상에 형성된 게이트전극 및 게이트라인;
    상기 게이트전극 및 상기 게이트라인 상에 형성된 게이트절연막;
    상기 게이트절연막 상에 형성된 활성층 및 오믹접촉층;
    상기 오믹접촉층 상에 형성된 소스 및 드레인전극; 및
    상기 게이트라인과 교차되게 형성된 데이터라인;을 포함하고,
    상기 게이트전극, 상기 게이트라인, 상기 데이터라인, 상기 소스 및 드레인전극은 식각공정시 하층물질과 막분리가 가능한 구리(Cu)로 이루어진 제1 금속층과, 상기 제1 금속층과 다른 계면특성을 가짐으로써 상기 하층물질과 상기 제1 금속층 사이의 계면특성을 보상하기 위한 타이타늄(Ti), 탄탈늄(Ta) 및 니켈(Ni) 중 어느 하나로 이루어진 제2 금속층을 포함하는 것을 특징으로 하는 액정표시장치.
  2. 삭제
  3. 삭제
  4. 기판상에 형성된 게이트전극 및 게이트라인;
    상기 게이트전극 및 상기 게이트라인 상에 형성된 게이트절연막;
    상기 게이트절연막 상에 형성된 활성층 및 오믹접촉층;
    상기 오믹접촉층 상에 형성된 소스 및 드레인전극; 및
    상기 게이트라인과 교차되게 형성된 데이터라인;을 포함하고,
    상기 게이트전극, 상기 게이트라인, 상기 데이터라인, 상기 소스 및 드레인전극은 제조공정시 일정한 온도에서 하층물질과 화학적 반응이 일어나는 구리(Cu)로 이루어진 제1 금속층과, 상기 제1 금속층과 다른 계면특성을 가짐으로써 상기 하층물질과 상기 제1 금속층 사이의 계면특성을 보상하기 위한 타이타늄(Ti), 탄탈늄(Ta) 및 니켈(Ni) 중 어느 하나로 이루어진 제2 금속층을 포함하는 것을 특징으로 하는 액정표시장치.
  5. 삭제
  6. 삭제
  7. 기판 상에 게이트전극과 게이트라인을 형성하는 단계;
    상기 게이트전극 및 상기 게이트라인 상에 게이트절연막을 형성하는 단계;
    상기 게이트절연막 상에 활성층 및 오믹접촉층을 순차적으로 형성하는 단계;
    상기 오믹접촉층 상에 소스전극, 드레인전극 및 데이터라인을 형성하는 단계를 포함하고,
    상기 게이트전극, 상기 게이트라인, 상기 데이터라인, 상기 소스 및 드레인전극을 형성하는 단계는 옥손(Oxone)이 포함된 식각액을 사용하여 제1 금속층 패턴을 형성하는 단계와, 버퍼 옥사이드 에천트(Buffer Oxide Etchant) 또는 F계 화합물을 사용하여 제2 금속층 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  8. 제 7 항에 있어서,
    상기 제1 및 제2 금속층 패턴을 형성하는 단계는,
    제2 금속층과 제1 금속층이 순차적으로 형성되는 단계 및
    상기 제1 금속층과 제2 금속층이 포토리쏘그래피 방법으로 순차적으로 패터닝되는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  9. 제 7 항에 있어서,
    상기 제1 금속층 패턴은 구리(Cu)로 이루어진 것을 특징으로 하는 액정표시장치의 제조방법.
  10. 제 7 항에 있어서,
    상기 제2 금속층 패턴은 타이타늄(Ti), 탄탈늄(Ta), 니켈(Ni) 중 어느 하나로 이루어진 것을 특징으로 하는 액정표시장치의 제조방법.
  11. 제 7 항에 있어서,
    상기 옥손(Oxone)이 포함된 식각액은 2KHSO5, KHSO4, K2SO4 중 어느 하나를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  12. 제 7 항에 있어서,
    상기 F계 화합물은 HF, KF, NH4F, NAF 중 어느 하나를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  13. 삭제
  14. 삭제
KR1020010014219A 2001-03-20 2001-03-20 액정표시장치 및 그의 제조방법 KR100843472B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010014219A KR100843472B1 (ko) 2001-03-20 2001-03-20 액정표시장치 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010014219A KR100843472B1 (ko) 2001-03-20 2001-03-20 액정표시장치 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20020074302A KR20020074302A (ko) 2002-09-30
KR100843472B1 true KR100843472B1 (ko) 2008-07-03

Family

ID=27697940

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010014219A KR100843472B1 (ko) 2001-03-20 2001-03-20 액정표시장치 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR100843472B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100897505B1 (ko) * 2002-11-19 2009-05-15 삼성전자주식회사 액정 표시 장치의 박막 트랜지스터 기판 및 이의 제조 방법
KR100934810B1 (ko) 2002-12-18 2009-12-31 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR100904524B1 (ko) * 2002-12-31 2009-06-25 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
KR100971950B1 (ko) * 2003-06-30 2010-07-23 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
KR101054344B1 (ko) 2004-11-17 2011-08-04 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980020646A (ko) * 1996-09-10 1998-06-25 구자홍 액정표시소자 제조방법
JPH11284195A (ja) * 1998-03-31 1999-10-15 Mitsubishi Electric Corp 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置
JP2000347221A (ja) * 1999-05-27 2000-12-15 Sharp Corp 液晶ディスプレイ画素アレイのための、銅金属配線を用いた多結晶シリコンｔｆｔを形成する方法。
KR20010009015A (ko) * 1999-07-06 2001-02-05 윤종용 액정표시장치의 박막트랜지스터 및 그 형성방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980020646A (ko) * 1996-09-10 1998-06-25 구자홍 액정표시소자 제조방법
JPH11284195A (ja) * 1998-03-31 1999-10-15 Mitsubishi Electric Corp 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置
JP2000347221A (ja) * 1999-05-27 2000-12-15 Sharp Corp 液晶ディスプレイ画素アレイのための、銅金属配線を用いた多結晶シリコンｔｆｔを形成する方法。
KR20010009015A (ko) * 1999-07-06 2001-02-05 윤종용 액정표시장치의 박막트랜지스터 및 그 형성방법

Also Published As

Publication number Publication date
KR20020074302A (ko) 2002-09-30

Similar Documents

Publication Publication Date Title
KR100415617B1 (ko) 에천트와 이를 이용한 금속배선 제조방법 및박막트랜지스터의 제조방법
KR100799464B1 (ko) 액정표시장치 및 그 제조방법
US8497949B2 (en) Liquid crystal display device and fabricating method thereof
US7858412B2 (en) Thin-film transistor substrate and method of fabricating the same
KR101002338B1 (ko) 금속 배선의 형성방법 및 이를 이용한 액정표시장치의제조방법
KR20070053472A (ko) 표시기판 및 이의 제조 방법
KR20020005968A (ko) 액티브 매트릭스 기판, 표시 장치 및 액티브 매트릭스기판의 제조 방법
US7492418B2 (en) Liquid crystal display device with particular metal layer configuration of TFT and fabricating method thereof
US6628361B2 (en) Liquid crystal display device and wiring structure therefor
US6509940B2 (en) Liquid crystal display and fabricating method thereof
JP4121723B2 (ja) 液晶表示装置及びその製造方法
KR100843472B1 (ko) 액정표시장치 및 그의 제조방법
KR20010066346A (ko) 엑스-선 검출소자 및 그의 제조방법
KR101875940B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR100443829B1 (ko) 액정표시소자용 어레이기판 및 그 제조방법
KR100799465B1 (ko) 액정표시장치 및 그 제조방법
KR20020058917A (ko) 박막트랜지스터 및 그 제조방법
US7158203B2 (en) Method of fabricating pixel electrode in liquid crystal display
KR20080037347A (ko) 표시 기판의 제조 방법
KR100486686B1 (ko) 액정표시장치 및 그 제조방법
KR100696264B1 (ko) 박막트랜지스터의 제조방법
KR100843959B1 (ko) 액정표시소자용 어레이기판 및 그 제조방법
KR100625030B1 (ko) 액정표시소자의 제조방법
KR20060057874A (ko) 트랜지스터의 제조 방법 및 어레이 기판의 제조 방법
KR100433208B1 (ko) 액정표시소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150528

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180515

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 12