KR20080034094A - 화상 부호화 장치 및 화상 부호화 방법 - Google Patents

화상 부호화 장치 및 화상 부호화 방법 Download PDF

Info

Publication number
KR20080034094A
KR20080034094A KR1020077028921A KR20077028921A KR20080034094A KR 20080034094 A KR20080034094 A KR 20080034094A KR 1020077028921 A KR1020077028921 A KR 1020077028921A KR 20077028921 A KR20077028921 A KR 20077028921A KR 20080034094 A KR20080034094 A KR 20080034094A
Authority
KR
South Korea
Prior art keywords
address
orthogonal transform
block
dimensional orthogonal
transform processing
Prior art date
Application number
KR1020077028921A
Other languages
English (en)
Inventor
히데키 구로키
Original Assignee
마쯔시다덴기산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마쯔시다덴기산교 가부시키가이샤 filed Critical 마쯔시다덴기산교 가부시키가이샤
Publication of KR20080034094A publication Critical patent/KR20080034094A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/436—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation using parallelised computational arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computing Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression Of Band Width Or Redundancy In Fax (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Color Television Systems (AREA)

Abstract

직교 변환 처리의 고속화를 실현하고, 여러 가지 포맷 구성이나 블록 사이즈의 부호화 규격에 대응할 수 있는 화상 부호화 장치를 제공한다.
화상 부호화 장치(1)는 제1 일차원 직교 변환 처리부(10)와 전치 처리용 2포트 메모리(20)와 제2 일차원 직교 변환 처리부(30)와 제1 어드레스 생성부(40)와 제2 어드레스 생성부(50)와 계수 테이블 유지부(60)와 파라미터 세트 기억부(70)와 제어부(80)를 구비한다. 제어부(80)는 제1 일차원 직교 변환 처리부(10) 및 제2 일차원 직교 변환 처리부(30)가 지정된 사이즈의 블록마다 병행하여 일차원 직교 변환 처리하도록 제어함과 함께 제1 어드레스 생성부(40) 및 제2 어드레스 생성부(50)가 지정된 사이즈에 대응하는 어드레스를 전치 처리용 2포트 메모리(20)에 병행하여 공급하도록 제어한다.

Description

화상 부호화 장치 및 화상 부호화 방법 {IMAGE ENCODING DEVICE AND IMAGE ENCODING METHOD}
본 발명은, 동화상이나 정지 화상을 부호화하는 화상 부호화 장치 및 화상 부호화 방법에 관한 것으로, 특히 소정의 포맷으로 구성된 휘도 성분 및 색차 성분을 포함한 화상 데이터를 지정된 사이즈의 블록마다 직교 변환 처리하는 기술에 관한 것이다.
종래의 동화상 부호화 방식에는 규격으로서 MPEG1, MEGP2, MPEG4, H.264／AVC 등의 MPEG(Moving picture expert group)가 있고, 화상 사이즈나 이용 매체에 의해서 대응할 수 있도록 규격으로 정해져 있다. 예를 들어, MPEG1／MPEG2이면 DVD 등의 비교적 화상 사이즈가 큰 매체에 대해서 사용되고, MPEG4는 휴대 전화 등의 비교적 화상 사이즈가 작은 매체에 대해서 사용되며, H.264／AVC에서는 HDTV 등의 화상 사이즈가 매우 큰 매체에 대해서 사용된다.
동화상 부호화를 행하는 경우에는, 동화상을 매크로 블록(MB)이라 불리는 처리 단위로 분할하여 처리를 행한다. MB는 휘도 성분과 색차 성분으로 구성되어 있고, 일반적인 4：2：0 포맷에 있어서는 휘도 성분은 Y0, Y1, Y2, Y3의 4개가 되고, 또한 색차 성분은 Cb, Cr의 2개로 되어 있다. 각 Y, C 성분은 8×8의 블록인 64개 의 화소 성분으로 구성되어 있다. MPEG1, MPEG2, MPEG4, H.264／AVC에 공통되는 처리로서 직교 변환이 있고, 직교 변환 처리는 Y0, Y1, Y2, Y3, Cb, Cr 성분마다 행해지는 처리이며, 화상 데이터를 직교 변환 처리한 화상 성분은 값에 치우침을 갖고, 데이터의 압축을 행하기에 적합한 형식이 된다. MPEG1, MPEG2, MPEG4에서는 이산 코사인 변환(DCT)을, H.264에서는 정수 정밀도 DCT를 이용한다.
도 1은, 종래의 화상 부호화 장치의 구성이다.
화상 부호화 장치(900)는 MPEG에서의 동화상 부호화에서는 매크로 블록의 화상 데이터(4：2：0 포맷에서는, Y0, Y1, Y2, Y3, Cb, Cr 성분)를 단위로 하여 이차원 직교 변환 처리하는 것이고, 도 1에 나타내는 바와 같이 제1 일차원 직교 변환 처리부(910)와, 제2 일차원 직교 변환 처리부(920)와, 어드레스 생성부(930)와, 전치 처리용 1포트 메모리(940) 등을 구비한다.
제1 일차원 직교 변환 처리부(910)는, 미리 유지하는 8×8의 블록용의 계수 테이블에 의거하여 수직 방향의 일차원 직교 변환 처리를 행한다. 수직 방향의 일차원 직교 변환 처리가 완료된 화상 성분은 수시, 전치 처리를 행하기 때문에 전치 처리용 1포트 메모리(940)에 기록된다. 그 때, 제1 일차원 직교 변환 처리부(910)는 어드레스 생성부(930)에 대해서 처리 상황을 전달한다. 어드레스 생성부(930)는 그 정보로부터 전치 처리용 1포트 메모리(940)에 대해서 기록 요구 신호와 거기에 부수한 어드레스를 출력한다.
전치 처리용 1포트 메모리(940)는, 도 2에 나타나는 바와 같이 8×8의 블록을 6개 기억하는 기억 영역을 갖고, 어드레스 생성부(930)로부터의 라이트 신호 및 어드레스 지정에 따라 각 기억 영역에 Y0, Y1, Y2, Y3, Cb, Cr 성분을 기억한다.
수직 방향의 일차원 직교 변환 처리된 화상 성분이 모두 전치 처리용 1포트 메모리(940)에 기록된 후, 제2 일차원 직교 변환 처리부(920)에서 수평 방향의 일차원 직교 변환 처리를 행하기 때문에, 전치 처리용 1포트 메모리(940)에서 화상 성분을 취출하여 수평 방향의 직교 변환 처리를 행한다. 그 때, 제2 일차원 직교 변환 처리부(920)는 어드레스 생성부(930)에 대해서 처리 상황을 전달한다. 어드레스 생성부(930)는 그 정보로부터 전치 처리용 1포트 메모리(940)에 대해서 독출 요구 신호와 거기에 부수한 어드레스를 출력한다.
즉, 종래의 화상 부호화 장치(900)에서는 동화상 부호화로 직교 변환 처리를 실현하는 경우, 수직 방향의 일차원 직교 변환 처리를 행한 결과를 전치 처리하고, 그 전치 처리된 결과에 대해서 수평 방향의 일차원 직교 변환 처리를 행함으로써 이차원의 직교 변환 처리를 실현하고 있다. 또한, 화상 데이터(휘도／색차 성분)는 개개로 독립되어 있고, 예를 들어 Y0 성분의 수직 방향 일차원 직교 변환이 완료되고, 전치 메모리로의 기록이 완료되어 있으면, 다른 화상 데이터의 처리를 기다리지 않고 수평 방향 일차원 직교 변환을 행하는 것이 가능하다.
이와 같이 MPEG에서의 동화상 부호화에서는, 직행 변환인 직교 변환 처리를 행함으로써 저주파 성분에는 큰 값, 저주파 성분에는 작은 값이라는 값에 치우침을 갖게 함으로써 부호화 처리에서의 데이터의 압축 정밀도를 높이고 있다.
비특허 문헌 1：「MPEG－4의 모든 것」미키 스케이치 편저, 공업 조사회, 1999년 1월 20일
비특허 문헌 2：「H.264／AVC 교과서」오쿠보 사카에［감수］, 카도노 신야, 기쿠치 요시히로, 스즈키 테루히코 ［공동편찬］임프레스 2004년 8월 11일
그러나, 종래의 화상 부호화 장치(900)에서는, 전치 처리용 메모리가 1포트이고 또한 어드레스 생성부가 읽기 쓰기 겸용이기 때문에, 매크로 블록의 화상 데이터(Y0, Y1, Y2, Y3, Cb, Cr 성분) 모두에 대한 수직 방향의 일차원 직교 변환 처리가 완료되고, 전치 메모리로의 기록이 완료되지 않으면, 수평 방향의 일차원 직교 변환 처리를 행할 수 없다. 즉, 도 3a에 나타나는 바와 같이, 제1 일차원 직교 변환 처리부(910)가 매크로 블록의 화상 데이터(Y0, Y1, Y2, Y3, Cb, Cr 성분)에 대한 수직 방향의 일차원 직교 변환 처리를 행하면, 그 계수값이 어드레스 생성부(930)의 각 기억 영역에 차례로 전치 처리되면서 저장되고(도 3b 참조), 모두에 대한 수직 방향의 일차원 직교 변환 처리가 완료되고 전치 메모리로의 기록이 완료되고 나서, 매크로 블록의 계수값(Y0, Y1, Y2, Y3, Cb, Cr 성분)이 독출되고, 수평 방향의 일차원 직교 변환 처리가 행해진다. 따라서, 이차원의 직교 변환 처리에 필요한 처리 시간이 증가하는 문제가 생긴다.
또한, 매크로 블록의 화상 데이터의 각 성분 단위로 어드레스의 관리를 행하는 것은 아니고, 매크로 블록으로서 일괄된 어드레스 관리가 되어 있기 때문에, 화상 데이터를 구성하는 각 성분의 화소 데이터의 개수(포맷 구성)가 변경되거나 블록 사이즈가 변경되거나 하면 이 변경에 대응하지 못하고 범용성이 저하된다.
최근의 반도체 집적 회로에서는 복잡하고 또한 여러 가지 화상 부호화 처리를 실현하는 것이 요구되고 있다. 또한, 저소비 전력화도 필수이다. 이러한 배경 중에서 처리 시간이 증가하는 것은, 반도체 집적 회로 전체의 성능을 열화시키게 되고 여러 가지 화상 부호화 처리의 실현을 방해하게 된다. 또한, 처리 시간의 증가는 회로의 동작 기간의 장기화도 초래하기 때문에 전력 소비도 증가되고 저소비 전력화의 실현도 방해하게 된다. 또한, 직교 변환 처리를 행하는 화소 데이터의 개수가 고정이라면 여러 가지 화상 부호화 처리를 실현할 수 없게 된다.
본 발명은 상기의 문제를 해결하는 것으로, 직교 변환 처리를 고속으로 실현함으로써 반도체 집적 회로 전체의 성능 향상을 행하고, 또한 저소비 전력화도 실현되며, 또한 직교 변환 처리를 행하는 화상 데이터를 구성하는 화소 데이터의 개수를 가변으로 함으로써 여러 가지 부호화 규격에 대응할 수 있는 것을 목적으로 한다. 즉, 직교 변환 처리의 고속화를 실현하고, 여러 가지 포맷 구성이나 블록 사이즈의 부호화 규격에 대응할 수 있는 화상 부호화 장치 및 화상 부호화 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해서, 본 발명에 따른 화상 부호화 장치에 있어서는 소정의 포맷으로 구성되는 휘도 성분 및 색차 성분을 포함한 화상 데이터를, 지정된 사이즈의 블록마다 직교 변환 처리하는 화상 부호화 장치로서, 소정의 블록 사이즈마다의 계수 테이블을 미리 유지하는 계수 테이블 유지 수단과, 지정된 사이즈의 블록에 대응하는 계수 테이블에 의거하여 상기 휘도 성분 및 색차 성분의 화상 데이터에 대해서 블록마다 수직 방향으로 일차원 직교 변환 처리하는 제1 직교 변환 처리 수단과, 상기 제1 직교 변환 처리 수단으로 일차원 직교 변환 처리되는 가장 큰 블록에 대한 계수값을, 2블록분 기억 가능한 기억 영역을 갖는 데이터 전치 처리용 메모리와, 상기 제1 직교 변환 처리 수단으로 일차원 직교 변환 처리되어 지정된 사이즈의 계수값을, 상기 기억 영역의 어느 한 쪽에 전치하면서 기억시키도록 상기 데이터 전치 처리용 메모리에 대한 어드레스를 생성하는 제1 어드레스 생성 수단과, 상기 데이터 전치 처리용 메모리의 기억 영역의 어느 한 쪽에 기억된 지정된 사이즈의 계수값을 독출하도록 상기 데이터 전치 처리용 메모리에 대한 어드레스를 생성하는 제2 어드레스 생성 수단과, 지정된 사이즈의 블록에 대응하는 계수 테이블에 의거하여 상기 데이터 전치 처리용 메모리로부터 독출되고, 지정된 사이즈의 계수값에 대해서 수평 방향으로 일차원 직교 변환 처리를 행하는 제2 직교 변환 처리 수단과, 상기 제1 및 제2 직교 변환 처리 수단이 지정된 사이즈의 블록마다 병행하여 일차원 직교 변환 처리하도록 제어함과 함께 제1 및 제2 어드레스 생성 수단이 지정된 사이즈에 대응하는 어드레스를 상기 데이터 전치 처리용 메모리에 병행하여 공급하도록 제어하는 제어 수단을 구비하는 것을 특징으로 한다.
이 때문에, 제1 직교 변환 처리 수단으로 처리된 결과의 전치 처리용 메모리로의 기록 제어와, 제2 직교 변환 처리 수단으로의 전치 처리용 메모리로부터의 독출 제어를 제1 및 어드레스 생성 수단에 의해 병행하여 행할 수 있다. 그 때문에, 모든 화상 데이터가 수직 방향의 일차원 직교 변환이 완료되는 것을 기다리지 않고, 수직 방향의 일차원 직교 변환 처리가 끝난 매크로 블록의 화상 데이터(Y0, Y1, Y2, Y3, Cb, Cr 성분)로부터 차례차례 지정된 사이즈의 블록마다 수평 방향의 일차원 직교 변환 처리를 파이프 라인으로 행할 수 있다.
즉, 매크로 블록의 각 화상 데이터를 화상 데이터 단위로 파이프 라인 처리할 수 있기 때문에, 직교 변환 처리의 처리 시간을 단축하는 것이 가능해진다. 또한, 제1 어드레스 생성 수단과 제2 어드레스 생성 수단의 어드레스 생성이나 직교 변환 처리를, 소정의 포맷으로 구성된 휘도 성분 및 색차 성분을 포함한 화상 데이터를 지정된 사이즈의 블록마다 관리하고 있기 때문에, 화상 데이터를 구성하는 화소 데이터의 개수가 변화해도 처리를 행하는 것이 가능해진다.
또한, 제어 수단에 의해 전치 처리용 메모리로의 독출 처리가 기록 처리를 추월하지 않도록 제어하는 것을 특징으로 할 수 있다.
이것에 의해, 제1 직교 변환 처리 수단의 일차원 직교 변환 처리가 어떠한 원인으로 처리가 지연되어, 수평 방향의 일차원 직교 변환 처리를 할 수 없는 상황이 발생해도, 전치 처리용 2포트 메모리로부터의 독출 제어를 정지함으로써 제1 및 제2 직교 변환 처리 수단 사이에서 부정합의 발생을 막을 수 있다.
또한, 본 발명에 따른 화상 부호화 장치에 있어서는, 상기 계수 테이블 유지 수단의 소정의 사이즈마다의 계수 테이블에는 각 방식에 대응하는 계수가 각각 미리 저장되어 있고, 상기 제1 및 제2 일차원 직교 변환 처리부는 소정의 방식으로 합치된 계수를 사용하는 것을 특징으로 할 수 있다.
이것에 의해, 계수 테이블의 계수를 치환함으로써 여러 가지 방식의 DCT나 다른 직교 변환도 처리할 수 있다.
또한, 본 발명은 이러한 화상 부호화 장치로서 실현할 수 있을 뿐만 아니라, 이러한 화상 부호화 장치가 구비하는 특징적인 수단을 단계로 하는 화상 부호화 방법으로서 실현되거나, 그러한 단계를 컴퓨터에 실행시키는 프로그램으로서 실현되거나 할 수도 있다. 그리고, 그러한 프로그램은 CD－ROM 등의 기록 매체나 인터넷 등의 전송 매체를 통해 전달할 수 있는 것은 말할 필요도 없다.
이상의 설명으로부터 알 수 있듯이, 수직 방향의 일차원 직교 변환 처리가 끝난 매크로 블록의 화상 데이터(Y0, Y1, Y2, Y3, Cb, Cr 성분)로부터 차례차례 모든 화상 데이터가 수직 방향의 일차원 직교 변환 처리가 완료되는 것을 기다리지 않고 수평 방향의 일차원 직교 변환 처리를 행할 수 있기 때문에, 직교 변환 처리의 처리 시간을 단축할 수 있다. 또한, 본 화상 부호화 장치의 동작 시간의 단축에 의해 저소비 전력화도 실현할 수 있다. 또한, 소정의 포맷으로 구성된 휘도 성분 및 색차 성분을 포함한 화상 데이터를 지정된 사이즈의 블록마다 직교 변환 처리 및 어드레스 생성을 관리하고 있기 때문에, 화상 데이터를 구성하는 화소 데이터의 개수를 변화시켜도 처리가 가능하고 여러 가지 부호화 규격에 적응할 수 있다.
따라서, 본 발명에 의해 여러 가지의 포맷 구성이나 여러 가지 사이즈의 블록에 적응적으로 대응하여 직교 변환 처리의 처리 시간을 단축할 수 있고, 또한 본 화상 부호화 장치의 동작 시간의 단축에 의해 저소비 전력화도 실현할 수 있으며, 여러 가지 규격의 화상 부호화가 보급되어 온 오늘에서의 본원 발명의 실용적 가치는 지극히 높다.
도 1은 종래의 이차원 직교 변환 처리를 실현하기 위한 화상 부호화 장치의 구성도이다.
도 2는 도 1에 나타난 전치 처리용 1포트 메모리(940)의 기억 영역의 구성예를 나타내는 도면이다.
도 3은 화상 부호화 장치(900)의 각부의 실행에 의한 타이밍 차트이다.
도 4는 본 발명의 실시 형태 1에 따른 화상 부호화 장치의 구성을 나타내는 블록도이다.
도 5는 도 4에 나타난 전치 처리용 2포트 메모리(20)의 기억 영역 A, B의 구성예를 나타내는 도면이다.
도 6은 화상 부호화 장치(1)의 각부가 실행하는 처리의 동작을 나타내는 흐름도이다.
도 7은 화상 부호화 장치(1)의 각부의 실행에 의한 타이밍 차트이다.
도 8은 블록 사이즈가 8×4 화소 시에서의 제1 어드레스 생성부(40)의 어드레스 발생 패턴을 나타내는 도면이다.
도 9는 블록 사이즈가 4×8 화소 시에서의 제1 어드레스 생성부(40)의 어드레스 발생 패턴을 나타내는 도면이다.
도 10은 블록 사이즈가 4×4 화소 시의 제1 어드레스 생성부(40)의 어드레스 발생 패턴을 나타내는 도면이다.
도 11은 본 발명의 실시 형태 2에 따른 화상 부호화 장치의 구성을 나타내는 블록도이다.
<도면의 주요부분에 대한 부호의 설명>
1, 2 : 화상 부호화 장치
10 : 제1 일차원 직교 변환 처리부
20 : 전치 처리용 2포트 메모리
30 : 제2 일차원 직교 변환 처리부
40 : 제1 어드레스 생성부
50 : 제2 어드레스 생성부
60 : 계수 테이블 유지부
61~64 : 계수 테이블
70 : 파라미터 세트 기억부
80 : 제어부
90 : 전치 처리용 1포트 메모리
이하, 본 발명의 실시 형태에 대해서, 도면을 이용하여 상세하게 설명한다.
(실시 형태 1)
도 4는 본 발명의 실시 형태 1에 따른 화상 부호화 장치의 구성을 나타내는 블록도이다. 또한, 동 도면에 있어서는, 화상 부호화 장치를 구성하는 감산기, 엔트로피 부호화부 등의 도시가 생략되어 있고, 이차원 직교 변환부의 구성만이 도시되어 있다.
도 4에 나타나는 바와 같이, 화상 부호화 장치(1)는 제1 일차원 직교 변환 처리부(10)와, 전치 처리용 2포트 메모리(20)와, 제2 일차원 직교 변환 처리부(30) 와, 제1 어드레스 생성부(40)와, 제2 어드레스 생성부(50)와, 계수 테이블 유지부(60)와, 파라미터 세트 기억부(70)와, 제어부(80)를 구비한다.
계수 테이블 유지부(60)는 소정의 사이즈마다의 계수 테이블(61~64)을 미리 유지한다. 계수 테이블(61)은, 예를 들어 8×8 화소의 블록용 테이블이며, 계수 테이블(62)은 예를 들어 4×8 화소의 블록용 테이블이며, 계수 테이블(63)은 예를 들어 8×4 화소의 블록용 테이블이며, 계수 테이블(64)은 예를 들어 4×4 화소의 블록용 테이블이다.
또한, 계수 테이블(61~64)에는 MPEG1, MPEG2, MPEG4나 H264AVC 등의 각 방식에 대응하는 계수가 각각 미리 저장되어 있다. 그리고, 소정의 방식으로 화상을 부호화할 때에 제1 일차원 직교 변환 처리부(10) 및 제2 일차원 직교 변환 처리부(30)가 그 소정의 방식에 합치한 계수를 사용함으로써(소정의 방식의 계수에 치환함) DCT나 다른 직교 변환도 처리할 수 있도록 구성되어 있다.
파라미터 세트 기억부(70)는 입력되는 화상 데이터의 포맷 구성이나, 화상 데이터를 처리해야 할 블록 사이즈 등을 기억한다.
제1 일차원 직교 변환 처리부(10)는, 예를 들어 포맷 구성이 4：2：0이고, 8×8 화소의 블록이 제어부(80)로부터 지시된 경우, 계수 테이블(61)에 의거하여 어떠한 처리를 실시한 화상 데이터를 64개씩으로 분할한 블록의 화상 데이터(Y0, Y1, Y 2, Y3, Cb, Cr 성분)를 수직 방향으로 직교 변환 처리한다.
전치 처리용 2포트 메모리(20)는, 도 5에 나타나는 바와 같이 8×8 화소의 블록을 2개 기억하는 기억 영역 A, B를 갖고, 제1 일차원 직교 변환 처리부(10)에 서 처리된 결과를 기억 영역 A, B에 교대로 기억한다. 즉, 예를 들어 Y0, Y2, Cb성분에 대해서는 기억 영역 A에 기억하고, Y1, Y3, Cr 성분에 대해서는 기억 영역 B에 기억한다.
제2 일차원 직교 변환 처리부(30)는, 전치 처리용 2포트 메모리(20)로부터의 화상 성분에 대해서 수평 방향으로 일차원 직교 변환 처리를 행한다.
제1 어드레스 생성부(40)는 제1 일차원 직교 변환 처리부(10)의 처리 결과를 전치 처리용 2포트 메모리(20)에 기록하기 위한 어드레스 생성을 행한다.
제2 어드레스 생성부(50)는 제2 일차원 직교 변환 처리부(30)에 대해서, 전치 처리용 2포트 메모리(20)로부터 화상 성분을 입력하기 위한 어드레스 생성을 행한다.
제어부(80)는 파라미터 세트 기억부(70)에 기억된 파라미터 세트에 의거하여 제1 일차원 직교 변환 처리부(10), 제2 일차원 직교 변환 처리부(30), 제1 어드레스 생성부(40) 및 제2 어드레스 생성부(50)를 통괄적으로 제어한다. 구체적으로는, 제어부(80)는 제1 일차원 직교 변환 처리부(101) 및 제2 일차원 직교 변환 처리부(30)가, 지정된 사이즈의 블록마다 일차원 직교 변환 처리하도록 제어함과 함께 제1 어드레스 생성부(40) 및 제2 어드레스 생성부(50)가, 지정된 사이즈에 대응하는 어드레스를 전치 처리용 2포트 메모리(20)에 공급하도록 제어한다. 또한, 제어부(80)는 제1 일차원 직교 변환 처리부(10) 및 제2 일차원 직교 변환 처리부(30)의 처리 상태에 의거하여 제1 어드레스 생성부(40) 및 제2 어드레스 생성부(50)에 의한 어드레스의 공급／정지를 제어한다. 또한, 제어부(80)는 제2 어드레스 생성 부(50)에서 생성되는 어드레스가 제1 어드레스 생성부(40)에서 생성되는 어드레스와 동일하거나 또는 추월하지 않도록 제어한다. 또한, 제어부(80)는 제2 일차원 직교 변환 처리부(30)에서 생성되는 어드레스가, 제1 어드레스 생성부(40)에서 생성되는 어드레스를 추월하지 않도록 제어할 때, 제2 어드레스 생성부(50) 및 제2 일차원 직교 변환 처리부(30)의 동작을 정지시키도록 제어한다.
그 다음에, 화상 부호화 장치(1)의 각부가 실행하는 처리를 설명한다.
도 6은 화상 부호화 장치(1)의 각부가 실행하는 처리의 동작을 나타내는 흐름도이며, 도 7은 화상 부호화 장치(1)의 각부의 실행에 의한 타이밍 차트이다.
이차원 직교 변환 처리를 개시할 때에 있어서, 제어부(80)는 파라미터 세트로 지정되는 블록 사이즈를 판정한다(S11). 또한, 여기에서는 판정 결과가 블록 사이즈가 8×8 화소로 구성되는 것으로서 설명한다. 또한, 이 판정 시에 제어부(80)는 파라미터 세트로 지정되는 포맷 구성에 대해서도 판정한다. 이 포맷 구성에 대해서도 Y0, Y1, Y2, Y3, Cb, Cr 성분인 4：2：0으로서 설명한다.
블록 사이즈의 판정이 끝나면, 제어부(80)는 제1 일차원 직교 변환 처리부(10) 및 제2 일차원 직교 변환 처리부(30)가 이용하는 계수 테이블을 결정한다(S12). 그리고, 제어부(80)는 어드레스 생성 패턴을 결정한다(S13). 이 어드레스 생성 패턴은 8×8 화소의 블록에 대해서는, 구체적으로는 제1 어드레스 생성부(40)에 있어서는 기억 영역 A, B의 왼쪽 위에서 아래로 8개씩, 좌측에서 우측으로 진행되도록 어드레스를 발생시키고, 제2 어드레스 생성부(50)에 있어서는 기억 영역 A, B의 왼쪽 위에서 오른쪽으로 8개씩, 상측에서 하측으로 진행되도록 어드레 스를 발생시키는 패턴이다.
어드레스 생성 패턴의 결정이 끝나면, 제어부(80)는 제1 일차원 직교 변환 처리부(10)에서의 직교 변환 처리가 최초인지 여부를 판정한다(S14). 최초이면(S14에서 Yes), 제1 어드레스 생성부(40)에 제1 어드레스를 생성시킨다(S15). 이것에 의해, 제1 일차원 직교 변환 처리부(10)에 의해서 생성된 Y0 성분(도 7a 참조)이 전치 처리용 2포트 메모리(20)의 기억 영역 A에 저장된다(도 7b 참조).
최초가 아니면(S14에서 No), 제어부(80)는 제2 일차원 직교 변환 처리부(30)에서의 직교 변환 처리의 최후인지 여부를 판정한다(S16). 최후가 아니면(S16에서 No), 제1 어드레스 생성부(40)에 제1 어드레스를 생성시키고, 제2 어드레스 생성부(50)에 제2 어드레스를 생성시킨다(S17). 이것에 의해, 예를 들어 제1 일차원 직교 변환 처리부(10)에 의해서 생성된 Y1 성분(도 7a 참조)이 전치 처리용 2포트 메모리(20)의 기억 영역 B에 저장됨과 함께(도 7b 참조), 전치 처리용 2포트 메모리(20)의 기억 영역 A에 기억된 Y0 성분이 독출되고(도 7c 참조), 이 Y0 성분에 대해서 제2 일차원 직교 변환 처리부(30)에 의한 직교 변환 처리가 행해진다(도 7d 참조). 즉, 파이프 라인 처리가 행해진다. 또한, 여기에서는 제1 일차원 직교 변환 처리부(10)에 의한 처리와 그 데이터의 전치 처리용 2포트 메모리(20)로의 기록 처리, 전치 처리용 2포트 메모리(20)로부터의 데이터의 독출과 제2 일차원 직교 변환 처리부(30)에 의한 처리에 시간 지연이 없는 것으로서 도시되어 있다.
이러한 단계 S17은 제2 일차원 직교 변환 처리부(30)에서의 직교 변환 처리의 최후가 될 때까지 계속하여 행해진다.
제2 일차원 직교 변환 처리부(30)에서의 직교 변환 처리의 최후가 되면(S16에서 Yes), 제어부(80)는 제2 어드레스 생성부(50)에 제2 어드레스를 생성시킨다(S18). 이것에 의해, 전치 처리용 2포트 메모리(20)의 기억 영역 B에 기억된 Cr 성분이 독출되고(도 7c 참조), 이 Cr 성분에 대해서 제2 일차원 직교 변환 처리부(30)에 의한 직교 변환 처리가 행해진다(도 7d 참조).
그리고, 제2 일차원 직교 변환 처리부(30)에서의 직교 변환 처리의 최후가 끝나면, 일련의 화상 부호화 처리를 종료한다.
이러한 구성에 의하면, 상기 제1 일차원 직교 변환 처리부(10)에서 수직 방향의 일차원 직교 변환 처리가 끝난 소블록의 화상 데이터(Y0, Y1, Y2, Y3, Cb, Cr 성분)로부터 차례차례, 모든 소블록의 화상 데이터가 수직 방향인 일차원 직교 변환이 완료되는 것을 기다리지 않고, 상기 제2 일차원 직교 변환 처리부(30)에서 수평 방향인 일차원 직교 변환 처리를 행할 수 있기 때문에 직교 변환 처리의 처리 시간을 단축할 수 있다.
또한, 제어부(80)는 제1 일차원 직교 변환 처리부(10)와 제2 일차원 직교 변환 처리부(30)의 처리 상황에 의거하여, 제1 어드레스 생성부(40)와 제2 어드레스 생성부(50)의 양 장치에 대해서 어드레스 생성의 타이밍을 전달하고 있다. 그리고, 전치 처리용 2포트 메모리(20)로부터의 독출과 기록이 동시에 발생하기 때문에, 제1 일차원 직교 변환 처리부(10)에서 어떠한 요인으로 블록의 화상 데이터에 대한 수직 방향의 일차원 직교 변환 처리가 중단된 경우, 전치 처리용 2포트 메모리(20)로의 기록을 할 수 없게 되고, 제2 일차원 직교 변환 처리부(30)에서의 수평 방향의 일차원 직교 변환 처리를 할 수 없게 되는 경우가 있다. 이러한 경우, 제어부(80)에 의해, 제1 일차원 직교 변환 처리부(10)의 처리 상황을 인식하고, 제1 어드레스 생성부(40)와 제2 어드레스 생성부(50)를 제어하고 있기 때문에, 전치 처리용 2포트 메모리(20)에 대한 독출 제어가 기록 제어를 추월하지 않도록 하는 것도 가능하다.
따라서, 제1 일차원 직교 변환 처리부(10)와 제2 일차원 직교 변환 처리부(30) 사이에서의 부정합을 막는 것이 가능하다.
또한, 상기 제2 어드레스 생성부(50)에서 추월 제어가 기능한 경우, 제2 일차원 직교 변환 처리부(30)는 정지할 필요가 있기 때문에 회로 전체를 정지하는 기능도 가진다.
또한, 입력되는 화상 데이터를 구성하는 화소 데이터의 개수, 즉 블록의 사이즈가 화상 부호화의 규격에 의해서 증감하는 경우, 제1 어드레스 생성부(40)와 어드레스 생성 장치(25)의 어드레스 생성수를 증감시킴으로써 처리할 수 있기 때문에, 여러 가지 사이즈로 화상 부호화 처리를 행할 수 있다.
또한, MPEG1／2／4에서는 화상 데이터를 구성하는 화소 데이터의 개수는 8×8인 64개이며, H.264／AVC에서는 8×8인 64개, 4×4인 16개로 2종류 존재한다. 또한, 다른 규격에서는 화소 데이터의 개수는 8×4인 32개나, 4×8인 32개도 존재한다.
8×4인 32개의 경우에는, 제1 일차원 직교 변환 처리부(10) 및 제2 일차원 직교 변환 처리부(30)에, 예를 들어 계수 테이블 유지부(60)에 기억되고 있는 계수 테이블(63)을 이용하여 직교 변환 처리시킴과 함께, 이것에 따라 제1 어드레스 생성부(40) 및 제2 어드레스 생성부(50)에 어드레스를 발생시킨다.
구체적으로는, 제1 어드레스 생성부(40)에 있어서는, 기억 영역 A, B의 좌상으로부터 아래에 4개씩, 좌측에서 우측으로 4개 진행되도록 어드레스를 발생시키고(도 8a 참조), 그 다음에 기억 영역 A, B의 옆의 좌상에서 아래로 8개씩, 좌측에서 우측으로 4개 진행되도록 어드레스를 발생시키며(도 8b 참조), 제2 어드레스 생성부(50)에 있어서는, 기억 영역 A, B의 좌상에서 오른쪽으로 4개씩, 위쪽에서 아래쪽으로 진행되도록 어드레스를 발생시키고, 그 다음에 기억 영역 A, B의 옆의 좌상에서 오른쪽으로 4개씩, 위쪽에서 아래쪽으로 진행되도록 어드레스를 발생시키는 패턴으로 어드레스를 발생시킨다.
또한, 4×8인 32개의 경우에는, 제1 일차원 직교 변환 처리부(10) 및 제2 일차원 직교 변환 처리부(30)에 예를 들어 계수 테이블 유지부(60)에 기억되고 있는 계수 테이블(62)을 이용하여 직교 변환 처리시킴과 함께, 이것에 따라 제1 어드레스 생성부(40) 및 제2 어드레스 생성부(50)에 어드레스를 발생시킨다.
구체적으로는, 제1 어드레스 생성부(40)에 있어서는, 기억 영역 A, B의 왼쪽 위에서 아래쪽으로 4개씩, 좌측에서 우측으로 8개 진행되도록 어드레스를 발생시키고(도 9a 참조), 그 다음에 기억 영역 A, B의 옆의 왼쪽 위에서 아래쪽으로 4개씩, 좌측에서 우측으로 8개 진행되도록 어드레스를 발생시키며(도 9b 참조), 제2 어드레스 생성부(50)에 있어서는 기억 영역 A, B의 왼쪽 위에서 오른쪽으로 8개씩, 상측에서 하측으로 진행되도록 어드레스를 발생시키고, 그 다음에 기억 영역 A, B의 옆의 왼쪽 위에서 오른쪽으로 8개씩, 상측에서 하측으로 진행되도록 어드레스를 발생시키는 패턴으로 어드레스를 발생시킨다.
또한, 4×4인 16개의 경우에는, 제1 일차원 직교 변환 처리부(10) 및 제2 일차원 직교 변환 처리부(30)에, 예를 들어 계수 테이블 유지부(60)에 기억되고 있는 계수 테이블(64)을 이용하여 직교 변환 처리시킴과 함께, 이것에 따라 제1 어드레스 생성부(40) 및 제2 어드레스 생성부(50)에 어드레스를 발생시킨다.
구체적으로는, 제1 어드레스 생성부(40)에 있어서는, 기억 영역 A, B의 왼쪽 위에서 아래쪽으로 4개씩, 좌측에서 우측으로 4개 진행되도록 어드레스를 발생시키고(도 10a 참조), 그 다음에 기억 영역 A, B의 옆의 왼쪽 위에서 아래쪽으로 4개씩, 좌측에서 우측으로 4개 진행되도록 어드레스를 발생시키며(도 10b 참조), 제2 어드레스 생성부(50)에 있어서는 기억 영역 A, B의 왼쪽 위에서 오른쪽으로 4개씩, 상측에서 하측으로 진행되도록 어드레스를 발생시키고, 그 다음에 기억 영역 A, B의 옆의 왼쪽 위에서 오른쪽으로 4개씩, 상측에서 하측으로 진행되도록 어드레스를 발생시키는 패턴으로 어드레스를 발생시킨다.
또한, 여기에서는 4：2：0 포맷 구성에 대해 설명했지만, 4：4：4 등 다른 포맷 구성에 대해서도 적용할 수 있는 것은 말할 필요도 없다.
또한, 동화상에 대해 설명했지만, 정지 화면에 대해서도 적용 가능하고, 정지 화상 부호화 규격인 JPEG에서는 4개의 포맷 구성에 대해서도 적용할 수 있다.
(실시 형태 2)
도 11은 본 발명의 실시 형태 2에 따른 화상 부호화 장치의 구성을 나타내는 블록도이다. 또한, 동 도면에 있어서도, 화상 부호화 장치를 구성하는 감산기, 엔트로피 부호화부 등의 도시가 생략되고 있고, 이차원 직교 변환부의 구성만이 도시되고 있다. 또한, 실시 형태 1의 화상 부호화 장치(1)와 대응하는 부분에 동일한 번호를 부여하고, 그 설명을 생략한다.
도 11에 나타난 바와 같이, 화상 부호화 장치(2)는 화상 부호화 장치(1)의 전치 처리용 2포트 메모리(20) 대신에 소정의 사이즈의 가장 큰 블록(8×8의 블록)에 대한 계수값을 1블록분 기억 가능한 1포트 메모리를 2뱅크 가지도록 구성된 전치 처리용 1포트 메모리(90)가 이용되는 점이 화상 부호화 장치(1)와 상이하다.
이 경우에는, 제어부(80)는 매크로 블록의 각 성분 단위, 즉 소정의 사이즈 블록 단위로 뱅크 전환 제어를 행하면 좋다. 구체적으로는 제1 일차원 직교 변환 처리부(10)의 데이터를 기록하는 경우에는 뱅크 A의 1포트 메모리를, 제2 일차원 직교 변환 처리부(30)의 데이터를 취출하는 경우에는 뱅크의 1포트 메모리를 이라는 것처럼, 교대로 뱅크를 전환하도록 전치 처리용 1포트 메모리(90)를 전환 제어하도록 하면 좋다.
이것에 의해, 전치 처리용 2포트 메모리(20)의 경우와 동일하게 파이프 라인 처리를 할 수 있고, 수직 방향의 일차원 직교 변환 처리가 끝난 매크로 블록의 화상 데이터(Y0, Y1, Y2, Y3, Cb, Cr 성분)로부터 차례로 모든 화상 데이터가 수직 방향인 일차원 직교 변환이 완료되는 것을 기다리지 않고 수평 방향의 일차원 직교 변환 처리를 행할 수 있기 때문에, 직교 변환 처리의 처리 시간을 단축할 수 있다. 또한, 본 화상 부호화 장치의 동작 시간의 단축에 의해 저소비 전력화도 실현할 수 있다. 또한, 소정의 포맷으로 구성된 휘도 성분 및 색차 성분을 포함한 화상 데이터를 지정된 사이즈의 블록마다 직교 변환 처리 및 어드레스 생성을 관리하고 있기 때문에, 화상 데이터를 구성하는 화소 데이터의 개수를 변화시켜도 처리가 가능하고, 여러 가지 부호화 규격에 적응할 수 있다.
또한, 제1 일차원 직교 변환 처리부(10)와 제2 일차원 직교 변환 처리부(30)는 처리의 차례를 바꾸어 실시할 수도 있다. 즉, 화상 복호화 장치 및 화상 복호화 방법으로서 실현할 수도 있다.
본 발명에 따른 화상 부호화 장치 및 방법은 MPEG1, MPEG2, MPEG4, H.264／AVC, JPEG 등의 여러 가지 화상 부호화 규격을 1개의 화상 부호화 장치에서 가능하게 하고, 또한 직교 변환 처리의 시간을 단축함으로써 처리 성능을 향상시키고, 저소비 전력화도 실현되기 때문에, 화상 부호화 장치를 구비한 레코더나, 휴대 전화기 등 여러 가지의 AV 기기에 적용할 수 있다.

Claims (12)

  1. 소정의 포맷으로 구성된 휘도 성분 및 색차 성분을 포함한 화상 데이터를, 지정된 사이즈의 블록마다 직교 변환 처리하는 화상 부호화 장치로서,
    소정의 블록 사이즈마다의 계수 테이블을 미리 유지하는 계수 테이블 유지 수단과,
    지정된 사이즈의 블록에 대응하는 계수 테이블에 의거하여 상기 휘도 성분 및 색차 성분의 화상 데이터에 대해서 블록마다 수직 방향으로 일차원 직교 변환 처리하는 제1 직교 변환 처리 수단과,
    상기 제1 직교 변환 처리 수단으로 일차원 직교 변환 처리되는 가장 큰 블록에 대한 계수값을 2블록분 기억 가능한 기억 영역을 갖는 데이터 전치 처리용 메모리와,
    상기 제1 직교 변환 처리 수단으로 일차원 직교 변환 처리되고, 지정된 사이즈의 계수값을 상기 기억 영역의 어느 쪽에 전치하면서 기억시키도록, 상기 데이터전치 처리용 메모리에 대한 어드레스를 생성하는 제1 어드레스 생성 수단과,
    상기 데이터 전치 처리용 메모리의 기억 영역의 어느 쪽에 기억된 지정된 사이즈의 계수값을 독출하도록 상기 데이터 전치 처리용 메모리에 대한 어드레스를 생성하는 제2 어드레스 생성 수단과,
    지정된 사이즈의 블록에 대응하는 계수 테이블에 의거하여 상기 데이터 전치 처리용 메모리로부터 독출되고, 지정된 사이즈의 계수값에 대해서 수평 방향으로 일차원 직교 변환 처리를 행하는 제2 직교 변환 처리 수단과,
    상기 제1 및 제2 직교 변환 처리 수단이 지정된 사이즈의 블록마다 병행하여 일차원 직교 변환 처리하도록 제어함과 함께 제1 및 제2 어드레스 생성 수단이 지정된 사이즈에 대응하는 어드레스를 상기 데이터 전치 처리용 메모리에 병행하여 공급하도록 제어하는 제어 수단을 구비하는 것을 특징으로 하는 화상 부호화 장치.
  2. 청구항 1에 있어서,
    상기 데이터 전치 처리용 메모리는 상기 제1 직교 변환 처리 수단으로부터의 데이터 기록과, 상기 제2 직교 변환 처리 수단으로의 데이터 독출을 병행하여 행하는 것이 가능한 포트를 2개 가지고,
    상기 제어 수단은 상기 제1 및 제2 직교 변환 처리 수단의 처리 상태에 의거하여 제1 및 제2 어드레스 생성 수단에 의한 어드레스의 공급／정지를 제어하는 것을 특징으로 하는 화상 부호화 장치.
  3. 청구항 2에 있어서,
    상기 제어 수단은 상기 제2 어드레스 생성 수단에서 생성되는 어드레스가 상기 제1 어드레스 생성 수단에서 생성되는 어드레스와 동일하거나 또는 추월하지 않도록 제어하는 것을 특징으로 하는 화상 부호화 장치.
  4. 청구항 3에 있어서,
    상기 제어 수단은 상기 제2 어드레스 생성 수단에서 생성되는 어드레스가 상기 제1 어드레스 생성 수단에서 생성되는 어드레스를 추월하지 않도록 제어할 때, 상기 제2 어드레스 생성 수단 및 상기 제2 직교 변환 처리 수단의 동작을 정지시키도록 제어하는 것을 특징으로 하는 화상 부호화 장치.
  5. 청구항 1에 있어서,
    소정의 포맷으로 구성된 휘도 성분 및 색차 성분은 동화상 부호화 규격인 MPEG에서는 6개이며, 정지 화상 부호화 규격인 JPEG에서는 4개인 것을 특징으로 하는 화상 부호화 장치.
  6. 청구항 1에 있어서,
    상기 지정된 사이즈의 화소수는 동화상 부호화 규격이 MPEG1／2에서는 8화소×8화소의 블록을 구성하는 64개인 것을 특징으로 하는 화상 부호화 장치.
  7. 청구항 1에 있어서,
    상기 지정된 사이즈의 화소수는 동화상 부호화 규격이 MPEG4AVC에서는 4화소×4화소의 블록을 구성하는 16개인 것을 특징으로 하는 화상 부호화 장치.
  8. 청구항 2에 있어서,
    상기 데이터 전치 처리용 메모리는 상기 소정의 사이즈의 가장 큰 블록에 대 한 계수값을 1블록분 기억 가능한 1포트 메모리를 2뱅크 갖도록 구성되고, 상기 제어 수단은 상기 1포트 메모리에 대한 뱅크 전환을 제어하는 것을 특징으로 하는 화상 부호화 장치.
  9. 청구항 8에 있어서,
    제어 수단은 상기 1포트 메모리에 대한 뱅크 전환을 상기 지정된 사이즈의 블록 단위로 행하는 것을 특징으로 하는 화상 부호화 장치.
  10. 청구항 1에 있어서,
    상기 계수 테이블 유지 수단의 소정의 사이즈마다의 계수 테이블에는 각 방식에 대응하는 계수가 각각 미리 저장되어 있고,
    상기 제1 및 제2 일차원 직교 변환 처리부는 소정의 방식으로 합치된 계수를 사용하는 것을 특징으로 하는 화상 부호화 장치.
  11. 소정의 포맷으로 구성된 휘도 성분 및 색차 성분을 포함한 화상 데이터를, 지정된 사이즈의 블록마다 직교 변환 처리하는 화상 부호화 방법으로서,
    소정의 사이즈마다의 계수 테이블을 계수 테이블 유지 수단에 미리 유지시키는 계수 테이블 유지 단계와,
    지정된 사이즈의 블록에 대응하는 계수 테이블에 의거하여 상기 휘도 성분 및 색차 성분의 화상 데이터에 대해서 블록마다 수직 방향으로 일차원 직교 변환 처리하는 제1 직교 변환 처리 단계와,
    상기 제1 직교 변환 처리 단계에서 일차원 직교 변환 처리되어 지정된 사이즈의 계수값을, 상기 제1 직교 변환 처리 단계에서 일차원 직교 변환 처리되는 가장 큰 블록에 대한 계수값을, 2블록분 기억 가능한 기억 영역을 갖는 데이터 전치 처리용 메모리의 상기 기억 영역의 어느 쪽에 전치하면서 기억시키도록 상기 데이터 전치 처리용 메모리에 대한 어드레스를 생성하는 제1 어드레스 생성 단계와,
    상기 데이터 전치 처리용 메모리의 기억 영역의 어느 쪽에 기억된 지정된 사이즈의 계수값을 독출하도록 상기 데이터 전치 처리용 메모리에 대한 어드레스를 생성하는 제2 어드레스 생성 단계와,
    지정된 사이즈의 블록에 대응하는 계수 테이블에 의거하여 상기 데이터 전치 처리용 메모리로부터 독출되고, 지정된 사이즈의 계수값에 대해서 수평 방향으로 일차원 직교 변환 처리를 행하는 제2 직교 변환 처리 단계와,
    상기 제1 및 제2 직교 변환 처리 단계가 지정된 사이즈의 블록마다 병행하여 일차원 직교 변환 처리하도록 제어함과 함께 제1 및 제2 어드레스 생성 단계가 지정된 사이즈에 대응하는 어드레스를 상기 데이터 전치 처리용 메모리에 병행하여 공급하도록 제어하는 제어 단계를 포함하는 것을 특징으로 하는 화상 부호화 방법.
  12. 청구항 11에 기재된 화상 부호화 방법에 포함되는 단계를 컴퓨터에 실행시키기 위한 프로그램.
KR1020077028921A 2005-07-15 2006-06-19 화상 부호화 장치 및 화상 부호화 방법 KR20080034094A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005207605 2005-07-15
JPJP-P-2005-00207605 2005-07-15

Publications (1)

Publication Number Publication Date
KR20080034094A true KR20080034094A (ko) 2008-04-18

Family

ID=37668579

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077028921A KR20080034094A (ko) 2005-07-15 2006-06-19 화상 부호화 장치 및 화상 부호화 방법

Country Status (7)

Country Link
US (1) US20090034623A1 (ko)
EP (1) EP1906672A1 (ko)
JP (1) JPWO2007010694A1 (ko)
KR (1) KR20080034094A (ko)
CN (1) CN101223789A (ko)
TW (1) TW200719691A (ko)
WO (1) WO2007010694A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5083170B2 (ja) * 2008-10-23 2012-11-28 富士ゼロックス株式会社 符号化装置、復号装置、画像形成装置、及びプログラム。
JP5284771B2 (ja) * 2008-12-24 2013-09-11 株式会社情報システム総合研究所 画像圧縮装置、および画像圧縮方法
JP6319545B2 (ja) 2013-03-15 2018-05-09 パナソニックＩｐマネジメント株式会社 画像符号化装置、撮影システム、撮影記録システム、画質符号化方法、及び画像符号化制御プログラム
US10356440B2 (en) 2014-10-01 2019-07-16 Qualcomm Incorporated Scalable transform hardware architecture with improved transpose buffer

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4631750A (en) * 1980-04-11 1986-12-23 Ampex Corporation Method and system for spacially transforming images
JP2910124B2 (ja) * 1990-02-14 1999-06-23 松下電器産業株式会社 Ｄｃｔ処理装置
TW219420B (ko) * 1992-04-13 1994-01-21 Philips Electronics Nv
US6137835A (en) * 1993-11-16 2000-10-24 Canon Kabushiki Kaisha Picture coding apparatus using orthogonal transforms
US5583803A (en) * 1993-12-27 1996-12-10 Matsushita Electric Industrial Co., Ltd. Two-dimensional orthogonal transform processor
JP2851804B2 (ja) * 1993-12-27 1999-01-27 松下電器産業株式会社 ２次元直交変換装置
JPH08305819A (ja) * 1995-04-28 1996-11-22 Hitachi Ltd ２次元直交変換演算装置
KR19990022657A (ko) * 1995-06-01 1999-03-25 나시모토 류조 이산코사인변환 연산회로
JP3731191B2 (ja) * 1996-06-19 2006-01-05 沖電気工業株式会社 マトリクス形式データの転置処理方法
JPH1074141A (ja) * 1996-08-30 1998-03-17 Matsushita Electric Ind Co Ltd 信号処理装置
US6414996B1 (en) * 1998-12-08 2002-07-02 Stmicroelectronics, Inc. System, method and apparatus for an instruction driven digital video processor
JP2002109885A (ja) * 2000-09-28 2002-04-12 Toshiba Corp 半導体記憶装置
US6876704B2 (en) * 2001-05-16 2005-04-05 Qualcomm, Incorporated Apparatus and method for encoding and computing a discrete cosine transform using a butterfly processor
JP4336789B2 (ja) * 2002-01-10 2009-09-30 日本電気株式会社 ２次元直交変換と量子化方法及びその装置並びにプログラム
JP4214771B2 (ja) * 2002-12-12 2009-01-28 ソニー株式会社 画像処理装置およびその方法と符号化装置
US7254272B2 (en) * 2003-08-21 2007-08-07 International Business Machines Corporation Browsing JPEG images using MPEG hardware chips

Also Published As

Publication number Publication date
TW200719691A (en) 2007-05-16
CN101223789A (zh) 2008-07-16
EP1906672A1 (en) 2008-04-02
WO2007010694A1 (ja) 2007-01-25
JPWO2007010694A1 (ja) 2009-01-29
US20090034623A1 (en) 2009-02-05

Similar Documents

Publication Publication Date Title
CN101107861B (zh) 重叠平滑与环路内解块之分段处理
CN103404141B (zh) 使用变换的视频编码和解码
CN101160971B (zh) 用于储存中间环路过滤数据之暂存存储器
US9300984B1 (en) Independent processing of data streams in codec
US20140233646A1 (en) Methods, apparatuses, and programs for encoding and decoding picture
JP6085065B2 (ja) 画像圧縮伸長装置
JP2006174486A (ja) ビデオデータの水平及び垂直フィルタリングを同時に行うデブロッキングフィルタ及び動作方法
EP2076049A1 (en) Decoding circuit, decoding method, encoding circuit, and encoding method
JP2011023995A (ja) 動画像処理装置およびその動作方法
CN1652605B (zh) 视频编解码器、数据处理***以及用于上述***的方法
KR20080034094A (ko) 화상 부호화 장치 및 화상 부호화 방법
TWI412281B (zh) A Method of Calculating Reverse Conversion of Low Complexity
JP5087016B2 (ja) 符号化装置及びその制御方法、コンピュータプログラム
JP4644290B2 (ja) 高域係数用符号化ブロックパターン生成方法及び装置
JP2007180723A (ja) 画像処理装置及び画像処理方法
US20050100228A1 (en) Signal processing method and signal processing device
JP2007259323A (ja) 画像復号化装置
JP2007174602A (ja) 復号装置
WO2022116824A1 (zh) 视频解码方法、视频编码方法、相关设备及存储介质
US20020054709A1 (en) Image decoding device and image decoding method
EP2252064B1 (en) Image decoding device, image decoding method, integrated circuit, and reception device
JP2006166308A (ja) 復号化装置及び復号化方法
US10225568B2 (en) Apparatus and method of restoring image
JPWO2010095181A1 (ja) 可変長復号化装置
JP4888224B2 (ja) 画像処理装置およびその方法、並びにプログラム

Legal Events

Date Code Title Description
WITB Written withdrawal of application