KR20080024053A - 반도체 소자의 미세패턴 형성방법 - Google Patents
반도체 소자의 미세패턴 형성방법 Download PDFInfo
- Publication number
- KR20080024053A KR20080024053A KR1020070064135A KR20070064135A KR20080024053A KR 20080024053 A KR20080024053 A KR 20080024053A KR 1020070064135 A KR1020070064135 A KR 1020070064135A KR 20070064135 A KR20070064135 A KR 20070064135A KR 20080024053 A KR20080024053 A KR 20080024053A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- photoresist pattern
- forming
- silicon
- pattern
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Materials For Photolithography (AREA)
Abstract
본 발명은 반도체 소자의 미세패턴 형성방법에 관한 것으로, 피식각층이 형성된 반도체 기판상에 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴 측벽에 실리콘 함유 폴리머를 이용한 가교 결합층을 형성한 다음, 상기 포토레지스트 패턴을 제거하여 가교 결합층으로 이루어진 미세패턴을 형성하고, 이를 식각 마스크로 이용하여 피식각층을 패터닝함으로써, 최소 선폭을 가지는 패턴을 형성할 수 있는 방법에 관한 것이다.
Description
도 1a 내지 도 1f는 본 발명에 따른 반도체 소자의 미세패턴 형성방법을 도시한 공정 단면도이다.
< 도면의 주요부분에 대한 부호의 부호 설명 >
11: 반도체기판 13: 피식각층
13-1: 피식각층 패턴 15: 포토레지스트 패턴
17: 실리콘 함유 폴리머층 19: 가교 결합 층
본 발명은 리소그라피 공정에 의해 얻어지는 최소 피치 크기 (pitch size)보다 더 작은 피치 크기를 가지는 패턴을 형성할 수 있는 미세패턴 형성 방법에 관한 것이다.
오늘날 컴퓨터와 같은 정보 매체의 보급에 따라 반도체 장치도 비약적으로 발전하고 있다. 반도체 장치는 고속으로 동작하는 동시에 대용량의 저장 능력을 가져야 한다. 이러한 요구에 부응하기 위하여, 제조 원자는 낮으면서 집적도, 신뢰도 및 데이터를 액세스(access)하는 전기적 특성은 향상된 반도체 소자를 제조하기 위한 공정 설비나 공정 기술의 개발이 절실히 요구된다.
특히 소자의 집적도를 향상시키기 위하여 더욱 미세한 패턴을 형성할 수 있는 포토리소그라피 기술이 계속 개발되고 있다. 포토리소그라피 기술은 ArF(193nm) 또는 VUV(157nm)와 같은 단파장의 화학증폭형의 원자외선(Deep Ultra Violet; DUV) 광원을 적용하는 노광 기술과, 상기 노광원에 적합한 포토레지스트 물질을 포함하는 기술을 말한다.
한편, 반도체 소자의 처리 속도는 패턴의 선폭 크기에 따라, 그 성능이 결정된다. 예를 들면, 패턴 선폭 크기가 작을수록 처리 속도가 빨라지며, 소자 성능이 향상된다. 따라서 반도체 고집적도에 따른 소자 크기 축소 시에 패턴 선폭의 임계 치수(critical dimension)를 제어하는 것이 중요한 문제로 대두되었다.
현재까지 알려진 반도체 소자의 미세패턴 형성방법은 다음과 같다.
먼저, 반도체 기판상에 피식각층을 형성하고 그 상부에 리소그라피 공정을 이용하여 포토레지스트 패턴을 형성한다. 이때, 포토레지스트 패턴의 형성공정은 상기 피식각층 상부에 포토레지스트를 도포하고 노광마스크를 이용한 노광 및 현상 공정으로 형성한 것이다. 이어서, 상기 포토레지스트 패턴을 식각 마스크로 상기 피식각층을 패터닝하여 미세 피식각층 패턴을 형성한다.
하지만, 현재 패턴 선폭 크기를 축소하는 방법은 리소그라피 장비의 해상도 한계에 의해 어려움에 봉착했다.
본 발명은 리소그라피 한계 이상의 피치를 갖는 미세패턴을 형성하기 위하여, 포토레지스트 패턴 측벽에 실리콘 함유 폴리머층을 형성한 다음, 포토레지스트 패턴을 제거하여 실리콘 함유 폴리머층으로 형성된 미세패턴을 형성하고, 상기 미세패턴을 이용하여 피식각층을 식각하는 반도체 소자의 미세패턴 형성방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여, 본 발명에서는
피식각층이 형성된 반도체 기판상에 포토레지스트 패턴을 형성하는 단계;
상기 포토레지스트 패턴 측벽에 가교 결합층을 형성하는 단계;
상기 포토레지스트 패턴을 제거하여 가교 결합층으로 이루어진 미세패턴을 형성하는 단계; 및
상기 미세 패턴을 식각 마스크로 이용하여 피식각층을 패터닝하는 단계를 포함하는 반도체 소자의 미세패턴 형성방법을 제공한다.
이때, 상기 가교 결합층 형성 단계는
실리콘 함유 폴리머 및 유기 용매를 포함하는 폴리머 조성물을 제공하는 단계;
상기 포토레지스트 패턴 상에 상기 폴리머 조성물을 도포하여 실리콘 함유 폴리머층을 형성하는 단계;
상기 실리콘 함유 폴리머층을 노광 및 베이크하여 포토레지스트 패턴과 실리콘 함유 폴리머층 계면에 가교 결합층을 형성하는 단계;
상기 포토레지스트 패턴과 가교 결합을 형성하지 않은 실리콘 함유 폴리머층을 제거하는 단계; 및
상기 가교 결합층을 에치백 식각하여, 포토레지스트 패턴 상부를 노출하는 단계를 포함한다.
상기 본 발명의 방법에서 사용되는 상기 실리콘 함유 폴리머층은 가교 결합이 가능한 에폭시 작용기를 가지는 폴리머로 이루어진다. 즉, 상기 노광 공정에 의해 포토레지스트 패턴으로부터 발생한 산이 실리콘 함유 폴리머층으로 침투하여, 폴리머의 에폭시기 결합을 분리시킨다. 베이크 공정 시에 그 분리된 에폭시기 말단부와 포토레지스트 패턴 내부 물질 간에 가교 결합층이 형성된다. 후속 현상 공정 시에 포토레지스트 패턴과 가교 결합이 형성되지 않은 실리콘 함유 폴리머층을 제거하여, 포토레지스트 패턴 주변에만 가교 결합층을 남긴다.
또한, 본 발명에서는
피식각층이 형성된 반도체 기판상에 하드마스크막을 형성하는 단계;
상기 하드마스크막 상부에 제1 포토레지스트 패턴을 형성하는 단계;
상기 제1 포토레지스트 패턴 측벽에 제1 가교 결합층을 형성하는 단계;
상기 제1 포토레지스트 패턴을 제거하여 제1 가교 결합층으로 이루어진 제1 미세패턴을 형성하는 단계;
상기 제1 미세 패턴을 식각 마스크로 이용하여 상기 하드마스크막을 패터닝하는 단계;
상기 하드마스크 패턴 사이에 제2 포토레지스트 패턴을 형성하는 단계;
상기 제2 포토레지스트 패턴 측벽에 제2 가교 결합층을 형성하는 단계;
상기 제2 포토레지스트 패턴을 제거하여 제2 가교 결합층으로 이루어진 제2 미세패턴을 형성하는 단계; 및
상기 하드마스크 패턴 및 제2 미세 패턴을 식각 마스크로 피식각층을 패터닝하는 단계를 포함하는 반도체 소자의 미세패턴 형성방법을 제공한다.
이때, 상기 하드마스크막으로 상기 가교 결합층과 식각 선택비가 유사한 식각 선택비를 가지는 비정질 탄소층을 사용할 수 있다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하면 다음과 같다.
도 1a 내지 도 1f 는 본 발명에 따라 형성된 반도체 소자의 미세패턴 형성방법을 도시한 것이다.
도 1a를 참조하면, 소정의 하부구조물이 구비된 반도체기판(11) 상에 피식각층(13)을 형성한다. 이때, 상기 피식각층(13)은 워드라인, 비트라인 또는 금속배선 중에서 적어도 한 가지 물질로 형성한 것이다.
그 다음, 피식각층(13) 상부에 포토레지스트(미도시)를 도포하고 이를 노광 및 현상하여 W1의 선폭을 가지는 포토레지스트 패턴(15)을 형성한다.
이때, 상기 포토레지스트는 화학증폭형 포토레지스트 중합체, 광산발생제 및 유기용매를 포함하는 것으로, 이때 상기 화학증폭형 포토레지스트 중합체는 US 6,051,678 (2000. 4. 18), US 6,132,926 (2000. 10. 17), US 6,143,463 (2000. 11. 7), US 6,150,069 (2000. 11. 21), US 6,180,316 B1 (2001. 1. 30), US 6,225,020 B1 (2001. 5. 1), US 6,235,448 B1 (2001. 5. 22) 및 US 6,235,447 B1 (2001. 5. 22)등에 개시된 것을 포함하는데, 구체적으로 기판 접착성과 가교 결합 효과를 향상시키기 위하여 하이드록시기를 가지는 단량체를 함유하는 폴리(1-사이클로헥센-1-터셔리부틸 카르복실레이트/말레익 안하이드라이드/2-사이클로헥센-1-올); 폴리(1-사이클로헥센-1-터셔리부틸 카르복실레이트/말레익 안하이드라이드/3-사이클로헥센-1-메탄올); 폴리(1-사이클로헥센-1-터셔리부틸 카르복실레이트/말레익 안하이드라이드/3-사이클로헥센-1,1-디메탄올); 폴리(3-사이클로헥센-1-터셔리부틸 카르복실레이트/말레익 안하이드라이드/2-사이클로헥센-1-올); 폴리(3-사이클로헥센-1-터셔리부틸 카르복실레이트/말레익 안하이드라이드/3-사이클로헥센-1-메탄올); 폴리(3-사이클로헥센-1-에톡시프로필 카르복실레이트/말레익 안하이드라이드/3-사이클로헥센-1-메탄올); 폴리(3-사이클로헥센-1-터셔리부틸 카르복실레이트/말레익 안하이드라이드/3-사이클로헥센-1,1-디메탄올); 폴리(3-(5-바이사이클로[2.2.1]-헵텐-2-일)-1,1,1-(트리플루오로메틸)프로판-2-올/말레익 안하이드라이드/2-메틸-2-아다만틸 메타크릴레이트/2-하이드록시에틸 메타크릴레이트); 폴리(3-(5-바이사이클로[2.2.1]-헵텐-2-일)-1,1,1-(트리플루오로메틸)프로판-2-올/말레익 안하이드라이드/2-메틸-2-아다만틸 메타크릴레이트/2-하이드록시에틸 메타크릴레이트/노르보닐렌); 폴리(3-(5-바이사이클로[2.2.1]-헵텐-2-일)-1,1,1-(트리플루오로메틸)프로판-2-올/말레익 안하이드라이드/t-부틸 메타크릴레이트/2-하이드록시에틸 메타크릴레이트); 폴리(t-부틸 바이사이클로[2.2.1]헵트-5-엔-2-카르복실레이트 / 2-히드록시에틸 바이사이클로[2.2.1]헵트-5-엔-2-카르복실레이트 / 바이사이클로[2.2.1]헵트-5-엔-2-카르복실산 / 말레익안하이드라이드/2-히드록시에틸 바이사이클 로[2.2.1]헵트-5-엔-2-카르복실레이트) 및 폴리(t-부틸 바이사이클로[2.2.1]헵트-5-엔-2-카르복실레이트 / 2-히드록시에틸 바이사이클로[2.2.1]헵트-5-엔-2-카르복실레이트 / 바이사이클로[2.2.1]헵트-5-엔-2-카르복실산 / 말레익안하이드라이드/2-히드록시에틸 바이사이클로[2.2.2]옥트-5-엔-2-카르복실레이트)로부터 선택된 하나 이상의 중합반복단위로 포함하는 중합체를 이용한다.
상기 광산발생제는 빛에 의해 산을 발생할 수 있는 화합물이면 무엇이든 사용가능하며, 프탈이미도트리플루오로 메탄설포네이트, 디니트로벤질토실레이트, n-데실디설폰, 나프틸이미도트리플루오로메탄설포네이트, 디페닐요도염 헥사플루오로포스페이트, 디페닐요도염 헥사플루오로 아르세네이트, 디페닐요도염 헥사플루오로 안티모네이트, 디페닐파라메톡시페닐 설포늄트리플레이트, 디페닐파라톨루에닐 설포늄트리플레이트, 디페닐파라이소부틸페닐 설포늄트리플레이트, 트리페닐 헥사플루오로 아르세네이트, 트리페닐 헥사플루오로 안티모네이트, 트리페닐설포늄 트리플레이트 또는 디부틸나프틸설포늄 트리플레이트 등을 들 수 있다.
상기 광산발생제는 포토레지스트 수지에 대해 0.1 내지 10 중량부의 비율로 사용되는 것이 바람직하다. 광산발생제가 0.1중량부 이하의 양으로 사용될 때에는 포토레지스트의 광에 대한 민감도가 취약하게 되고, 10중량부 이상 사용될 때에는 광산발생제가 원자외선을 많이 흡수하고 산이 다량 발생하여 단면이 좋지 않은 패턴을 얻게 된다.
상기 유기용매는 디에틸렌글리콜디에틸에테르 (diethylene glycol diethyl ether), 메틸 3-메톡시프로피오네이트, 에틸 3-에톡시프로피오네이트, 프로필렌글 리콜 메틸에테르아세테이트, 사이클로헥사논 또는 2-헵타논 등을 단독으로 또는 혼합하여 사용할 수 있다. 상기 유기용매는 원하는 두께의 포토레지스트막을 얻기 위하여 포토레지스트 수지에 대해 100 내지 2000 중량부 비율로 사용된다.
도 1b를 참조하면, 포토레지스트 패턴(15)을 포함한 상기 구조물 상부에 실리콘 함유 폴리머층(17)을 형성한다.
이때, 실리콘 함유 폴리머층(17)은 폴리머 총 중량에 대하여 실리콘 분자가 10∼40중량%로 함유되어 있으며, 가교 결합이 가능한 작용기인 에폭시를 함유한 물질을 이용하여 형성한다. 이때, 상기 실리콘 분자 함유량이 폴리머 총 중량에 대하여 10중량% 이하로 함유되는 경우, 포토레지스트 상부가 수평으로 노출되도록 실리콘 함유 폴리머(17)를 제거하는 전면 식각 공정 시에 실리콘 함유 폴리머(17)층 상부에 다수의 기공이 유발된다. 상기 실리콘 분자 함유량이 폴리머 총 중량에 대하여 40중량% 이상 함유되는 경우에는 포토레지스트 패턴 상에 실리콘 함유 폴리머(17)층을 균일하게 도포하기 어렵다.
상기 실리콘 함유 폴리머층은 실리콘 함유 폴리머층은 폴리실록산(polysiloxane) 화합물, 폴리실세스퀴옥산(polysilsesquioxane)계 화합물 또는 이들의 혼합물을 카본수 7∼10의 알칸 용매, 카본수 5∼10의 알코올 및 이들의 혼합 용매에 용해시켜 폴리머 조성물을 얻은 다음, 상기 폴리머 조성물을 스핀 코팅하고, 베이크하여 형성한다.
이때, 상기 카본수 7∼10의 알칸 용매는 헵탄, 옥탄, 노난, 데칸 및 이들의 혼합물로 이루어진 군으로부터 선택된 용매를 들 수 있으며, 상기 카본수 5∼10의 알코올은 부탄올, 펜탄올, 헵탄올, 옥탄올, 노난올, 데칸올 및 이들의 혼합물로 이루어진 군으로부터 선택된 용매를 들 수 있다.
상기 형성된 결과물을 노광하고, 베이크하여 포토레지스트 패턴과 실리콘 함유 폴리머층 계면에 가교 결합층(19)을 형성한다.
이때, 상기 노광 공정은 10∼100 mj/㎠ 의 노광에너지, 구체적으로 40∼60 mj/㎠ 의 에너지로 수행된다.
상기 노광 공정에 의해 포토레지스트 패턴(15)으로부터 발생한 산이 실리콘 함유 폴리머(17)층 내부로 침투하여 애폭시기 결합을 분리하고, 베이크 공정 시에 분리된 에폭시기의 말단기와 포토레지스트 중합체 내에 함유된 히드록시기 간에 가교 결합이 형성된다.
이때, 상기 가교 결합층(19) 두께는 상기 베이크 조건에 따라 조절할 수 있다. 예를 들면, 베이크 공정을 130∼200℃의 온도에서 실시하는 경우, 포토레지스트 패턴(15) 측벽에 포토레지스트 패턴(15) 폭과 동일한 두께의 가교 결합층(19)을 형성할 수 있다.
상기 결과물을 현상하여 포토레지스트 패턴과 가교 결합이 형성되지 않은 실리콘 함유 폴리머층(17)을 제거함으로써, 포토레지스트 패턴(15)의 주변에만 가교 결합층(19)을 형성한다 (도 1c 참조).
상기 현상 공정은 n-펜탄올 용액에 웨이퍼를 50∼70 초간 침지시켜 수행한다.
도 1d를 참조하면, 상기 결과물을 전면 식각하여 포토레지스트 패턴(15) 상 부가 노출될 때까지 가교 결합층(19)을 제거한다.
상기 전면 식각 공정은 CF4, CHF3, C2F6, C3F8, C4F8 및 이들의 조합으로 이루어지는 군에서 선택된 불소 함유 가스를 식각 가스로 이용하여 실시한다.
도 1e를 참조하면, 가교 결합층(19)층만 남도록 포토레지스트 패턴(15)을 제거하여, 가교 결합층(19)으로 이루어진 미세패턴을 형성한다.
이때, 포토레지스트 패턴(15)의 제거 공정은 O2 및 N2 플라즈마를 이용한 혼합가스를 이용하여 실시한다. 여기서, 상기 O2 와 N2 혼합가스는 1∼15 : 80∼99, 바람직하게 10:90의 유량 비율(%)로 구성된 것이다.
본 발명의 방법은 상기 포토레지스트 패턴 제거 단계 후, n-펜탄올 용액에 웨이퍼를 50∼70 초 동안 침지하여 웨이퍼를 세정하는 단계를 더 포함할 수 있다.
도 1f를 참조하면, 상기 미세 패턴을 식각 마스크로 이용하여 하부 피식각층(13)을 패터닝하여, W2의 선폭을 가지는 피식각층 패턴을 얻을 수 있다. (이때, W1>W2)
또한, 본 발명의 다른 실시예에 따른 반도체 소자의 미세패턴 형성방법은,
상기 피식각층(13) 상부에 비정질 탄소층을 이용한 하드마스크막을 형성한 다음, 상기 도 1a 내지 도 1f의 공정을 적어도 2회 이상 반복 수행하여 실시할 수 있다.
즉, 상기 피식각층(13) 상부에 하드마스크막으로 가교 결합층과 비정질 탄소층(미도시) 및 제1 포토레지스트 패턴(미도시)을 형성한다. 이때, 상기 비정질 탄 소층은 상기 가교 결합층과 식각 선택비가 유사하다. 상기 제1 포토레지스트 패턴 측벽에 제1 가교 결합층을 형성하고, 상기 제1 포토레지스트 패턴을 제거하여 가교 결합층으로 이루어진 제1 미세 패턴을 형성한 다음, 상기 제1 미세 패턴을 식각 마스크로 상기 비정질 탄소층을 패터닝한다.
상기 비정질 탄소층 패턴 사이에 제2 포토레지스트 패턴을 형성하고, 제2 포토레지스트 패턴 측벽에 가교 결합층을 다시 형성한다. 상기 제2 포토레지스트 패턴을 제거하여 상기 가교 결합층으로 이루어진 제2 미세 패턴을 형성한다.
상기 제2 미세패턴과 비정질 탄소층 패턴을 식각 마스크로 이용하여 피식각층을 패터닝한다.
그 결과, 현재 노광 장비로 얻을 수 있는 한정된 피치 크기 내에 적어도 두 개 이상의 미세한 피식각층 패턴을 형성할 수 있다.
이상에서 설명한 바와 같이 본 발명의 방법에 의해 현재 리소그라피 공정에 의해 얻어지는 최소 피치 크기 (pitch size)보다 더 작은 피치 크기를 가지는 패턴을 형성하여 리소그라피 공정의 한계를 극복할 수 있으므로, 반도체 소자의 고집적화가 가능하다.
Claims (20)
- 피식각층이 형성된 반도체 기판상에 포토레지스트 패턴을 형성하는 단계;상기 포토레지스트 패턴 측벽에 가교 결합층을 형성하는 단계;상기 포토레지스트 패턴을 제거하여 가교 결합층으로 이루어진 미세패턴을 형성하는 단계; 및상기 미세 패턴을 식각 마스크로 이용하여 피식각층을 패터닝하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
- 제1항에 있어서,상기 피식각층은 워드라인, 비트라인 또는 금속배선인 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
- 제1항에 있어서,상기 가교 결합층 형성 단계는실리콘 함유 폴리머 및 유기 용매를 포함하는 폴리머 조성물을 제공하는 단계;상기 포토레지스트 패턴 상에 상기 폴리머 조성물을 도포하여 실리콘 함유 폴리머층을 형성하는 단계;상기 실리콘 함유 폴리머층을 노광 및 베이크 하여 포토레지스트 패턴과 실 리콘 함유 폴리머층 계면에 가교 결합층을 형성하는 단계;상기 포토레지스트 패턴과 가교 결합을 형성하지 않은 실리콘 함유 폴리머층을 제거하는 단계; 및상기 가교 결합층을 에치백 식각하여, 포토레지스트 패턴 상부를 노출시키는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
- 제3항에 있어서,상기 유기 용매는 카본수 7∼10의 알칸 용매 또는 카본수 5∼10의 알코올인 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
- 제4항에 있어서,상기 알칸 용매는 헵탄, 옥탄, 노난, 데칸 및 이들의 혼합물로 이루어진 군으로부터 선택된 용매인 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
- 제4항에 있어서,상기 알코올은 부탄올, 펜탄올, 헵탄올, 옥탄올, 노난올, 데칸올 및 이들의 혼합물로 이루어진 군으로부터 선택된 용매인 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
- 제3항에 있어서,상기 실리콘 함유 폴리머는 실리콘 분자가 폴리머 총 중량에 대하여 10∼40중량%로 함유된 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
- 제3항에 있어서,상기 실리콘 함유 폴리머는 가교 결합이 가능한 작용기를 함유한 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
- 제8항에 있어서,상기 가교 결합이 가능한 작용기는 에폭시기인 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
- 제3항에 있어서,상기 실리콘 함유 폴리머는 폴리실록산 화합물 또는 폴리실세스퀴옥산계 화합물인 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
- 제3항에 있어서,상기 베이크 공정은 온도를 조절하여 가교 결합층 두께를 조절하는 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
- 제11항에 있어서,상기 베이크 공정은 130∼200℃의 온도에서 실시하는 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
- 제3항에 있어서,상기 가교 결합층에 대한 에치백 공정은 불소를 함유한 식각 가스로 수행되는 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
- 제13항에 있어서,상기 불소 함유 식각 가스는 CF4, CHF3, C2F6, C3F8, C4F8 및 이들의 혼합 가스로 이루어진 군으로부터 선택된 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
- 제1항에 있어서,상기 포토레지스트 패턴의 제거 공정은 O2:N2가 1∼15:80∼99의 유량 비율(%)로 구성된 혼합 식각 가스로 수행되는 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
- 제1항에 있어서,상기 포토레지스트 패턴 제거 후, n-펜탄올 용액에 웨이퍼를 침지하는 단계 를 더 포함하는 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
- 피식각층이 형성된 반도체 기판상에 하드마스크막을 형성하는 단계;상기 하드마스크막 상부에 제1 포토레지스트 패턴을 형성하는 단계;상기 제1 포토레지스트 패턴 측벽에 제1 가교 결합층을 형성하는 단계;상기 제1 포토레지스트 패턴을 제거하여 제1 가교 결합층으로 이루어진 제1 미세패턴을 형성하는 단계;상기 제1 미세 패턴을 식각 마스크로 이용하여 상기 하드마스크막 패턴을 형성하는 단계;상기 하드마스크 패턴 사이에 제2 포토레지스트 패턴을 형성하는 단계;상기 제2 포토레지스트 패턴 측벽에 제2 가교 결합층을 형성하는 단계;상기 제2 포토레지스트 패턴을 제거하여 제2 가교 결합층으로 이루어진 제2 미세패턴을 형성하는 단계; 및상기 하드마스크 패턴과 제2 미세 패턴을 식각 마스크로 상기 피식각층을 패터닝하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
- 제17항에 있어서,상기 하드마스크막은 비정질 탄소층인 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
- 제17항에 있어서,상기 제1 가교 결합층 형성 단계는실리콘 함유 폴리머 및 유기 용매를 포함하는 폴리머 조성물을 제공하는 단계;상기 제1 포토레지스트 패턴 상에 상기 폴리머 조성물을 도포하여 제1 실리콘 함유 폴리머층을 형성하는 단계;상기 제1 실리콘 함유 폴리머층을 노광 및 베이크하여 제1 포토레지스트 패턴과 실리콘 함유 폴리머층 계면에 제1 가교 결합층을 형성하는 단계;상기 제1 포토레지스트 패턴과 가교 결합을 형성하지 않은 실리콘 함유 폴리머층을 제거하는 단계; 및상기 제1 가교 결합층을 에치백 식각하여, 제1 포토레지스트 패턴 상부를 노출시키는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
- 제17항에 있어서,상기 제2 가교 결합층 형성 단계는실리콘 함유 폴리머 및 유기 용매를 포함하는 폴리머 조성물을 제공하는 단계;상기 제2 포토레지스트 패턴 상에 상기 폴리머 조성물을 도포하여 제2 실리콘 함유 폴리머층을 형성하는 단계;상기 제2 실리콘 함유 폴리머층을 노광 및 베이크하여 제2 포토레지스트 패 턴과 실리콘 함유 폴리머층 계면에 제2 가교 결합층을 형성하는 단계;상기 제2 포토레지스트 패턴과 가교 결합을 형성하지 않은 제2 실리콘 함유 폴리머층을 제거하는 단계; 및상기 제2 가교 결합층을 에치백 식각하여, 제2 포토레지스트 패턴 상부를 노출시키는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/772,016 US7959818B2 (en) | 2006-09-12 | 2007-06-29 | Method for forming a fine pattern of a semiconductor device |
TW096125546A TWI353627B (en) | 2006-09-12 | 2007-07-13 | Method for forming a fine pattern of a semiconduct |
CN2007101301542A CN101145515B (zh) | 2006-09-12 | 2007-07-20 | 形成半导体器件的精细图案的方法 |
DE102007033866A DE102007033866A1 (de) | 2006-09-12 | 2007-07-20 | Verfahren zur Bildung einer Feinstruktur für eine Halbleitervorrichtung |
JP2007213653A JP2008072101A (ja) | 2006-09-12 | 2007-08-20 | 半導体素子の微細パターン形成方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20060087853 | 2006-09-12 | ||
KR1020060087853 | 2006-09-12 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080024053A true KR20080024053A (ko) | 2008-03-17 |
KR100855845B1 KR100855845B1 (ko) | 2008-09-01 |
Family
ID=39207930
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070064135A KR100855845B1 (ko) | 2006-09-12 | 2007-06-28 | 반도체 소자의 미세패턴 형성방법 |
Country Status (3)
Country | Link |
---|---|
KR (1) | KR100855845B1 (ko) |
CN (1) | CN101145515B (ko) |
TW (1) | TWI353627B (ko) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100861169B1 (ko) * | 2007-07-27 | 2008-09-30 | 주식회사 하이닉스반도체 | 반도체 소자의 형성 방법 |
KR100955681B1 (ko) * | 2008-04-14 | 2010-05-06 | 주식회사 하이닉스반도체 | 자기조립분자를 이용한 포토마스크의 제조방법 |
KR101120184B1 (ko) * | 2010-05-07 | 2012-02-27 | 주식회사 하이닉스반도체 | 반도체 소자의 패턴 형성 방법 |
US8318408B2 (en) | 2008-07-28 | 2012-11-27 | Hynix Semiconductor Inc. | Method of forming patterns of semiconductor device |
US8846517B2 (en) | 2012-07-06 | 2014-09-30 | Micron Technology, Inc. | Methods of forming a pattern on a substrate |
US8901700B2 (en) | 2008-05-05 | 2014-12-02 | Micron Technology, Inc. | Semiconductor structures |
US9153458B2 (en) | 2011-05-05 | 2015-10-06 | Micron Technology, Inc. | Methods of forming a pattern on a substrate |
US9653315B2 (en) | 2008-12-04 | 2017-05-16 | Micron Technology, Inc. | Methods of fabricating substrates |
KR20220144490A (ko) * | 2021-04-20 | 2022-10-27 | 엠에이치디 주식회사 | 반도체 장치의 미세 패턴 형성방법 |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8852851B2 (en) | 2006-07-10 | 2014-10-07 | Micron Technology, Inc. | Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same |
US8741552B2 (en) | 2009-02-11 | 2014-06-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Double patterning strategy for contact hole and trench in photolithography |
US10151981B2 (en) | 2008-05-22 | 2018-12-11 | Micron Technology, Inc. | Methods of forming structures supported by semiconductor substrates |
KR101096194B1 (ko) * | 2008-05-29 | 2011-12-22 | 주식회사 하이닉스반도체 | 반도체 소자의 패턴 형성 방법 |
KR101435520B1 (ko) * | 2008-08-11 | 2014-09-01 | 삼성전자주식회사 | 반도체 소자 및 반도체 소자의 패턴 형성 방법 |
KR101540083B1 (ko) | 2008-10-22 | 2015-07-30 | 삼성전자주식회사 | 반도체 소자의 패턴 형성 방법 |
US8048813B2 (en) * | 2008-12-01 | 2011-11-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of reducing delamination in the fabrication of small-pitch devices |
US8273634B2 (en) | 2008-12-04 | 2012-09-25 | Micron Technology, Inc. | Methods of fabricating substrates |
US8247302B2 (en) | 2008-12-04 | 2012-08-21 | Micron Technology, Inc. | Methods of fabricating substrates |
US8268543B2 (en) | 2009-03-23 | 2012-09-18 | Micron Technology, Inc. | Methods of forming patterns on substrates |
US9330934B2 (en) | 2009-05-18 | 2016-05-03 | Micron Technology, Inc. | Methods of forming patterns on substrates |
CN102147568A (zh) * | 2010-02-09 | 2011-08-10 | 台湾积体电路制造股份有限公司 | 光刻图案化方法及双重图案化方法 |
TWI418275B (zh) * | 2011-01-05 | 2013-12-01 | Chunghwa Prec Test Tech Co Ltd | 電路板線路導電結構之製造方法 |
US9177794B2 (en) | 2012-01-13 | 2015-11-03 | Micron Technology, Inc. | Methods of patterning substrates |
CN109227036A (zh) * | 2018-08-17 | 2019-01-18 | 基准精密工业(惠州)有限公司 | 非晶合金精密零件的制造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW329539B (en) * | 1996-07-05 | 1998-04-11 | Mitsubishi Electric Corp | The semiconductor device and its manufacturing method |
JP2004014652A (ja) * | 2002-06-04 | 2004-01-15 | Ricoh Co Ltd | 微細パターンの形成方法 |
JP2004179254A (ja) * | 2002-11-25 | 2004-06-24 | Renesas Technology Corp | 半導体装置の製造方法 |
JP2005003840A (ja) * | 2003-06-11 | 2005-01-06 | Clariant Internatl Ltd | 微細パターン形成材料および微細パターン形成方法 |
-
2007
- 2007-06-28 KR KR1020070064135A patent/KR100855845B1/ko not_active IP Right Cessation
- 2007-07-13 TW TW096125546A patent/TWI353627B/zh not_active IP Right Cessation
- 2007-07-20 CN CN2007101301542A patent/CN101145515B/zh not_active Expired - Fee Related
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100861169B1 (ko) * | 2007-07-27 | 2008-09-30 | 주식회사 하이닉스반도체 | 반도체 소자의 형성 방법 |
US8236697B2 (en) | 2007-07-27 | 2012-08-07 | Hynix Semiconductor Inc. | Method for manufacturing semiconductor device |
KR100955681B1 (ko) * | 2008-04-14 | 2010-05-06 | 주식회사 하이닉스반도체 | 자기조립분자를 이용한 포토마스크의 제조방법 |
US7901848B2 (en) | 2008-04-14 | 2011-03-08 | Hynix Semiconductor Inc. | Method of fabricating a photomask using self assembly molecule |
US8901700B2 (en) | 2008-05-05 | 2014-12-02 | Micron Technology, Inc. | Semiconductor structures |
US8318408B2 (en) | 2008-07-28 | 2012-11-27 | Hynix Semiconductor Inc. | Method of forming patterns of semiconductor device |
US9653315B2 (en) | 2008-12-04 | 2017-05-16 | Micron Technology, Inc. | Methods of fabricating substrates |
KR101120184B1 (ko) * | 2010-05-07 | 2012-02-27 | 주식회사 하이닉스반도체 | 반도체 소자의 패턴 형성 방법 |
US9153458B2 (en) | 2011-05-05 | 2015-10-06 | Micron Technology, Inc. | Methods of forming a pattern on a substrate |
US8846517B2 (en) | 2012-07-06 | 2014-09-30 | Micron Technology, Inc. | Methods of forming a pattern on a substrate |
KR20220144490A (ko) * | 2021-04-20 | 2022-10-27 | 엠에이치디 주식회사 | 반도체 장치의 미세 패턴 형성방법 |
Also Published As
Publication number | Publication date |
---|---|
KR100855845B1 (ko) | 2008-09-01 |
TWI353627B (en) | 2011-12-01 |
CN101145515B (zh) | 2011-06-29 |
TW200814146A (en) | 2008-03-16 |
CN101145515A (zh) | 2008-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100855845B1 (ko) | 반도체 소자의 미세패턴 형성방법 | |
US7959818B2 (en) | Method for forming a fine pattern of a semiconductor device | |
JP5047728B2 (ja) | 半導体素子の微細パターン形成方法 | |
JP5374626B2 (ja) | 現像剤でトリムされたハードマスクを有するフォトリソグラフィック構造体の製造方法 | |
JP4826846B2 (ja) | パターン形成方法 | |
KR100861172B1 (ko) | 반도체 소자의 미세패턴 형성방법 | |
JP5336283B2 (ja) | パターン形成方法 | |
JP4826840B2 (ja) | パターン形成方法 | |
KR100876816B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
JP5115752B2 (ja) | パターン形成方法 | |
US8178287B2 (en) | Photoresist composition and method of forming a resist pattern | |
JP4826841B2 (ja) | パターン形成方法 | |
EP2376982A1 (en) | Substrate planarization with imprint materials and processes | |
US11300881B2 (en) | Line break repairing layer for extreme ultraviolet patterning stacks | |
KR100919564B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
JP5124818B2 (ja) | パターン形成方法 | |
KR100551075B1 (ko) | 침수 리소그래피 공정을 이용한 반도체 소자의 미세 패턴형성방법 | |
Lee et al. | The Frog Prince A Brief Review of DUV Resist Technology | |
KR100587083B1 (ko) | 반도체소자의 패턴 형성방법 | |
CN116643459A (zh) | 制造半导体器件的方法 | |
KR20070071630A (ko) | 이머전 리소그라피 공정을 이용한 반도체 소자 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110726 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20120720 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |